JP2008287490A

JP2008287490A - Data transfer system and data transfer method

Info

Publication number: JP2008287490A
Application number: JP2007131671A
Authority: JP
Inventors: Hidenori Okamoto; 英紀岡本
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2007-05-17
Filing date: 2007-05-17
Publication date: 2008-11-27

Abstract

<P>PROBLEM TO BE SOLVED: To provide a data transfer system to more efficiently operate data transfer. <P>SOLUTION: A functional module 1 outputs transfer object data to an FIFO 7. An RAM 2 inputs the transfer object data from the FIFO 7. Prior to the start of burst transfer from the functional module 1 to the RAM2, a control part 20 calculates the number of divisions of the transfer object data from the speed ratio of a clock signal relating to the burst transfer of the functional module 1 and the RAM 2 and transfer object data length, and controls the RAM 2 so as to divide the transfer object data into a plurality of pieces of data according to the number of divisions, and to input the data from the FIFO 7. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、データ転送システムおよびデータ転送方法に関し、特にデータの送信元と受信先のデータ送受信に係る動作周波数が異なる場合のデータ転送を行うシステムおよび方法に関する。 The present invention relates to a data transfer system and a data transfer method, and more particularly, to a system and a method for performing data transfer when operating frequencies related to data transmission / reception of data transmission and reception are different.

半導体装置には、内部にＣＰＵと機能モジュールを備え、外部にデータ記憶用の記憶装置を接続し、さまざまなデジタル処理を行うものがある。このような半導体装置内部の機能モジュールは、画像処理、音声処理など様々なデータ処理を行っており、ＣＰＵを介して外部の記憶装置との間で相互にデータ転送処理を行う。このようなデータ転送では、一定の量（ワード数）のデータを連続して転送するバースト転送方式が一般的に行われる。 Some semiconductor devices include a CPU and a function module inside, and a storage device for data storage is connected to the outside to perform various digital processes. Such functional modules in the semiconductor device perform various data processing such as image processing and sound processing, and perform data transfer processing with an external storage device via the CPU. In such data transfer, a burst transfer method in which a fixed amount (number of words) of data is continuously transferred is generally performed.

ところで、バースト転送が行われる送受信装置（デバイス）は、互いに異なる動作周波数で動作する場合が多い。そこで送受信装置間にバッファメモリを挿入し、このバッファメモリによって異なる動作周波数を実質的に吸収してバースト転送が行われる。例えば、特許文献１には、デュアルポートメモリ内にメモリ空間を複数に分割したブロックを形成し、データが該ブロックに書き込まれてから当該データを読み出すようにして、メモリ空間より大きなサイズのデータ、或いは、微小なサイズのデータであっても、異なる系の動作周波数で動作する２つのデバイス間で、高速に、そして、効率的にデータ転送することができるデータ送受信システムが記載されている。 By the way, transmission / reception apparatuses (devices) that perform burst transfer often operate at different operating frequencies. Therefore, a buffer memory is inserted between the transmission and reception devices, and the burst transfer is performed by substantially absorbing different operating frequencies by this buffer memory. For example, in Patent Document 1, a block in which a memory space is divided into a plurality of portions in a dual port memory is formed, and the data is read out after the data is written to the block, so that data having a size larger than the memory space, Alternatively, a data transmission / reception system is described that can transfer data at high speed and efficiently between two devices operating at different system operating frequencies even for very small data.

また、特許文献２には、異なる速度でデータを転送するバス間におけるデータのバッファリングに使用するための仮想的なＦＩＦＯとして、メモリ装置を、各々が個別のデータバッファとして構成された複数の領域に分割するようなブリッジ装置が開示されている。 Further, Patent Document 2 discloses a plurality of areas each configured as a memory device as a virtual FIFO for use in buffering data between buses that transfer data at different speeds. A bridging device that divides into two is disclosed.

なお、関連する技術として、映像処理を行う装置に対して、データ量が多い色データに対して優先的、かつバースト長を長くして転送を行う技術が特許文献３に記載されている。 As a related technique, Japanese Patent Application Laid-Open No. H10-228561 describes a technique for transferring data with priority to color data having a large amount of data and a long burst length with respect to an apparatus that performs video processing.

特開２００４−１３３７８９号公報JP 2004-133789 A 特表２００１−５２１２４６号公報JP-T-2001-521246 特開２００４−１３３６６１号公報JP 2004-133661 A

ところで、半導体装置等において、処理の高速化が求められ、バースト転送もより高速に動作することが要求されている。これに対し、従来、異なる速度で動作する装置間に存在するバッファを複数の領域に分割することでバースト転送を効率化するような技術が知られている。しかしながら、バースト転送を最短あるいはそれに近い時間で転送する方法は、開示されておらず、データ転送をより効率的に行うことができなかった。 By the way, in a semiconductor device or the like, high-speed processing is required, and burst transfer is also required to operate at higher speed. On the other hand, there is conventionally known a technique for improving the efficiency of burst transfer by dividing a buffer existing between devices operating at different speeds into a plurality of areas. However, a method for transferring burst transfer in the shortest time or a time close thereto is not disclosed, and data transfer cannot be performed more efficiently.

本発明の１つのアスペクトに係るデータ転送システムは、転送対象のデータを記憶部に出力する送信側装置と、転送対象のデータを記憶部から入力する受信側装置と、記憶部と、送信側装置から受信側装置へのバースト転送開始前に、送信側および受信側装置のバースト転送に係るクロック信号の速度比と転送対象のデータ長とから転送対象のデータの分割数を求め、該分割数に従って転送対象のデータを複数のデータに分割して記憶部から入力するように受信側装置を制御する制御部と、を備える。 A data transfer system according to one aspect of the present invention includes a transmission-side device that outputs data to be transferred to a storage unit, a reception-side device that inputs data to be transferred from the storage unit, a storage unit, and a transmission-side device. Before the start of burst transfer from the receiver to the receiving device, the number of divisions of the transfer target data is obtained from the speed ratio of the clock signal related to the burst transfer of the transmitting side and the receiving side device and the data length of the transfer target. And a control unit that controls the receiving side device so that the data to be transferred is divided into a plurality of data and input from the storage unit.

本発明の他のアスペクトに係るデータ転送方法は、転送対象のデータを所望のバースト長の複数のデータに分割して送信側装置から受信側装置へバースト転送を行う方法であって、送信側および受信側装置のバースト転送に係るクロック信号の速度比と転送対象のデータ長とから転送対象のデータの分割数を求め、該分割数に従って転送対象のデータを複数のデータに分割してバースト転送を行う。 A data transfer method according to another aspect of the present invention is a method for performing burst transfer from a transmission side apparatus to a reception side apparatus by dividing data to be transferred into a plurality of pieces of data having a desired burst length. The number of divisions of the data to be transferred is obtained from the speed ratio of the clock signal related to the burst transfer of the receiving side device and the data length of the transfer target, and the transfer target data is divided into a plurality of data according to the division number and burst transfer is performed Do.

本発明によれば、送信側および受信側装置のバースト転送に係るクロック信号の速度比と転送対象のデータ長とから転送対象のデータの分割数を求めるので、動作周波数が異なる送信側および受信側装置間のデータのバースト転送において、適切なバースト長を設定することができる。したがって、データ転送にかかる時間が短縮され、データ転送をより効率的に行うことができる。 According to the present invention, the number of divisions of data to be transferred is obtained from the speed ratio of clock signals related to burst transfer of the transmitting side and the receiving side devices and the data length to be transferred. An appropriate burst length can be set in burst transfer of data between devices. Therefore, the time required for data transfer is shortened, and data transfer can be performed more efficiently.

本発明の実施形態に係るデータ転送システムは、転送対象のデータを記憶部に出力する送信側装置と、転送対象のデータを記憶部から入力する受信側装置と、記憶部と、制御部と、を備える。制御部は、送信側装置から受信側装置へのバースト転送開始前に、送信側および受信側装置のバースト転送に係るクロック信号の速度比と転送対象のデータ長とから転送対象のデータの分割数を求め、該分割数に従って転送対象のデータを複数のデータに分割して記憶部から入力するように受信側装置を制御する。 A data transfer system according to an embodiment of the present invention includes a transmission-side device that outputs data to be transferred to a storage unit, a reception-side device that inputs data to be transferred from the storage unit, a storage unit, a control unit, Is provided. Before starting the burst transfer from the transmission side device to the reception side device, the control unit determines the number of divisions of the transfer target data from the speed ratio of the clock signal related to the burst transfer of the transmission side and the reception side device and the transfer target data length. And the receiving side apparatus is controlled so that the data to be transferred is divided into a plurality of data and input from the storage unit according to the division number.

ここで、制御部は、転送対象のデータを複数のデータに分割して転送する際の総転送時間を、クロック信号の速度比、転送対象のデータ長、および分割数の関数で表し、該総転送時間が最小となる分割数を求めるようにしてもよい。 Here, the control unit represents the total transfer time when the transfer target data is divided and transferred into a plurality of data as a function of the speed ratio of the clock signal, the data length of the transfer target, and the number of divisions. The number of divisions that minimizes the transfer time may be obtained.

また、制御部は、転送対象のデータを複数のデータに分割して転送する際の総転送時間の最小値を、転送対象のデータの分割数を変化させて求めるようにしてもよい。 Further, the control unit may obtain the minimum value of the total transfer time when dividing the transfer target data into a plurality of data and changing the transfer target data division number.

総転送時間は、送信側装置からのデータが記憶部に蓄積されるまでの時間、送信側装置から転送要求を発行するのにかかる時間、該転送要求を非同期処理するための時間、該転送要求を受信側装置で受け取るのに必要な時間、受信側装置が記憶部からデータを読み出すのに必要な時間の和であることが好ましい。 The total transfer time includes the time until data from the transmission side device is accumulated in the storage unit, the time taken to issue a transfer request from the transmission side device, the time for asynchronously processing the transfer request, the transfer request Is preferably the sum of the time required for the receiver to receive the data and the time required for the receiver to read the data from the storage unit.

データ転送システムによるデータ転送方法は、送信側装置から受信側装置へのバースト転送開始前に、送信側および受信側装置のバースト転送に係るクロック信号の速度の遅速に応じて、転送対象のデータを複数のデータに分割して転送する際の総転送時間の最小値を、転送対象のデータの分割数を変化させて求めるステップと、求めた総転送時間の最小値となる時の分割数を元に複数のデータに分割したバースト長を算出するステップと、算出したバースト長を受信側装置における転送手段に設定するステップと、を含んでいてもよい。 In the data transfer method by the data transfer system, before starting the burst transfer from the transmission side device to the reception side device, the data to be transferred is transferred according to the slow speed of the clock signal related to the burst transfer of the transmission side and the reception side device. Determine the minimum value of total transfer time when dividing and transferring multiple data by changing the number of divisions of data to be transferred and the number of divisions when the minimum value of the total transfer time is found The method may include a step of calculating a burst length divided into a plurality of pieces of data and a step of setting the calculated burst length in a transfer means in the receiving side device.

また、送信側装置のバースト転送に係るクロック信号の速度が受信側装置のそれよりも速いときまたは等しいときに、分割数を変化させて求めるステップは、分割数ｎを１とするステップと、転送対象のデータに対する総転送時間ｔ（１）を算出するステップと、ｔ（ｎ）＜ｔ（ｎ＋１）となるまでｎをインクリメントしながら総転送時間ｔ（ｎ）を算出するステップと、ｔ（ｎ）＜ｔ（ｎ＋１）を満たしたときのｎを総転送時間の最小値となる時の分割数とするステップと、を含んでいてもよい。 Further, when the speed of the clock signal related to the burst transfer of the transmission side device is faster than or equal to that of the reception side device, the step of changing the number of divisions includes the step of setting the division number n to 1, Calculating a total transfer time t (1) for the target data, calculating a total transfer time t (n) while incrementing n until t (n) <t (n + 1), and t (n ) <T (n + 1) where n is the number of divisions when the total transfer time becomes the minimum value.

さらに、送信側装置のバースト転送に係るクロック信号の速度が受信側装置のそれよりも遅いときに、分割数を変化させて求めるステップは、分割数ｎを１とするステップと、転送対象のデータに対する総転送時間ｔ（１）を算出するステップと、ｔ（ｎ）＜ｔ（ｎ＋１）となるまでｎをインクリメントしながら総転送時間ｔ（ｎ）を算出するステップと、ｔ（ｎ）＜ｔ（ｎ＋１）と、複数のデータに分割したバースト長がクロック信号の速度比から定まる所定値以上であることの双方を満たしたときのｎを総転送時間の最小値となる時の分割数とするステップと、を含んでいてもよい。 Further, when the speed of the clock signal related to the burst transfer of the transmission side device is slower than that of the reception side device, the steps of changing the number of divisions include the step of setting the division number n to 1, and the data to be transferred A step of calculating a total transfer time t (1) for t, a step of calculating a total transfer time t (n) while incrementing n until t (n) <t (n + 1), and t (n) <t (N + 1) and n when the burst length divided into a plurality of data is equal to or greater than a predetermined value determined from the speed ratio of the clock signal are set as the number of divisions when the total transfer time becomes the minimum value. And a step.

以上のようなデータ転送システムによれば、送信側および受信側装置におけるバースト転送に係る動作周波数比に基づいて適切なバースト長を決定することで、データ転送を効率的に実行することができる。以下、実施例に即し、図面を参照して詳しく説明する。 According to the data transfer system as described above, it is possible to efficiently execute data transfer by determining an appropriate burst length based on the operating frequency ratio relating to burst transfer in the transmission side and reception side devices. Hereinafter, it will be described in detail with reference to the drawings in accordance with embodiments.

図１は、本発明の第１の実施例に係るデータ転送システムの構成を示すブロック図である。図１において、データ転送システムは、機能モジュール１、ＲＡＭ２、ＳＲＡＭなどで構成されるＦＩＦＯ７、制御部２０を備える。また、制御部２０は、ＣＰＵ３、クロック切り替え器４、バースト長設定レジスタ５、コントローラ６ａ、６ｂを含む。機能モジュール１は、バス１４ａ、８ａを介してＦＩＦＯ７と接続される。また、ＲＡＭ２は、バス１４ｂ、８ｂを介してＦＩＦＯ７と接続される。そして、制御部２０は、機能モジュール１とＲＡＭ２とがＦＩＦＯ７を仲立ちとしてデータのバースト転送を行うように制御する。 FIG. 1 is a block diagram showing the configuration of the data transfer system according to the first embodiment of the present invention. In FIG. 1, the data transfer system includes a FIFO 7 including a functional module 1, a RAM 2, and an SRAM, and a control unit 20. The control unit 20 includes a CPU 3, a clock switch 4, a burst length setting register 5, and controllers 6a and 6b. The functional module 1 is connected to the FIFO 7 via the buses 14a and 8a. The RAM 2 is connected to the FIFO 7 via the buses 14b and 8b. Then, the control unit 20 controls the functional module 1 and the RAM 2 to perform data burst transfer with the FIFO 7 as an intermediary.

ここで、機能モジュール１とＲＡＭ２は、それぞれ異なる周波数で動作する。動作モードに応じて、ＣＰＵ３がクロック切り替え器４の内部レジスタ（図示せず）の設定を行う。これにより、機能モジュール１、コントローラ６ａ、６ｂ、ＦＩＦＯ７へ供給されるクロック信号１０ａ、１０ｂの動作周波数が変更される。動作周波数が変更されると、ＣＰＵ３は、クロック信号１０ａ、１０ｂの動作周波数に応じた適切なバースト長を、クロック切り替え器４から出力される信号９によってバースト長設定レジスタ５へ設定する。ＦＩＦＯ７を境界として、機能モジュール１とＲＡＭ２は、それぞれデータの送信および受信の操作を行うコントローラ６ａ、６ｂを備えている。コントローラ６ａ、６ｂは、それぞれＦＩＦＯ７へのデータ書き込みまたは読み込みの操作信号１１ａ、１１ｂを送受する。また、転送要求、要求受付などを適切なタイミングでデータ転送を行うための信号１２ａ、１２ｂを相互に通信する。これらのコントローラ６ａ、６ｂに対して、バースト長設定レジスタ５から出力される信号１３によってバースト長設定値を設定する。コントローラ６ａ、６ｂに設定されるバースト長は、双方とも同じ値である。 Here, the functional module 1 and the RAM 2 operate at different frequencies. Depending on the operation mode, the CPU 3 sets an internal register (not shown) of the clock switch 4. As a result, the operating frequencies of the clock signals 10a and 10b supplied to the functional module 1, the controllers 6a and 6b, and the FIFO 7 are changed. When the operating frequency is changed, the CPU 3 sets an appropriate burst length corresponding to the operating frequency of the clock signals 10 a and 10 b in the burst length setting register 5 by the signal 9 output from the clock switch 4. With the FIFO 7 as a boundary, the functional module 1 and the RAM 2 include controllers 6a and 6b that perform data transmission and reception operations, respectively. The controllers 6a and 6b send and receive operation signals 11a and 11b for writing or reading data to the FIFO 7, respectively. Further, signals 12a and 12b for transferring data at an appropriate timing such as transfer request and request reception are communicated with each other. For these controllers 6a and 6b, the burst length setting value is set by the signal 13 output from the burst length setting register 5. Both burst lengths set in the controllers 6a and 6b have the same value.

以上のようなデータ転送システムにおいて、半導体装置の動作モードによって、機能モジュール１からＲＡＭ２へのデータ送信、またはＲＡＭ２から機能モジュール１へのデータ送信のどちらの場合も行われる。したがって、クロック信号１０ａ、１０ｂの周波数が異なれば、動作周波数の高速側から低速側へのデータ転送、あるいは動作周波数の低速側から高速側へのデータ転送のどちらの場合も存在しうる。 In the data transfer system as described above, either data transmission from the functional module 1 to the RAM 2 or data transmission from the RAM 2 to the functional module 1 is performed depending on the operation mode of the semiconductor device. Accordingly, if the frequencies of the clock signals 10a and 10b are different, there can be either data transfer from the high speed side of the operating frequency to the low speed side or data transfer from the low speed side of the operating frequency to the high speed side.

データ転送を確実に行うために、設定バースト長と同数のワード数のデータが送信側のＦＩＦＯ７に蓄積された時点で、送信側のコントローラ６ａは、転送要求を受信側に発行する。非同期処理を経て転送要求を受けた受信側のコントローラ６ｂは、バースト長と同数のワード数のデータの受信を実行する。以後、この方式で転送が行われるものとする。 In order to ensure data transfer, when data having the same number of words as the set burst length is accumulated in the FIFO 7 on the transmission side, the controller 6a on the transmission side issues a transfer request to the reception side. The controller 6b on the receiving side that has received the transfer request through the asynchronous process executes reception of data having the same number of words as the burst length. Hereinafter, it is assumed that transfer is performed by this method.

動作クロックが異なる機能モジュール間、あるいは機能モジュールとメモリ間での信号の受け渡しには、非同期処理が必要である。非同期処理は、図２に示すようなクロックＢで動作する２段のフリップフロップ５１、５２を経由して、クロックＡで動作するフリップフロップ５０が出力した信号を同期化して受け渡す構成が一般的である。このため、信号の受け取りには、フリップフロップ５１、５２を経由する間のタイムラグが発生する。このタイムラグを非同期処理期間と呼ぶ。非同期処理期間は、データを受け取る側の動作周波数が遅く、なおかつ双方の動作周波数比が大きいときに特に顕著となる。この非同期処理は、データ転送の要求信号および受信信号である信号１２ａ、１２ｂの通信においてそれぞれ発生する。 Asynchronous processing is required for passing signals between function modules having different operation clocks or between a function module and a memory. Asynchronous processing generally has a configuration in which a signal output from the flip-flop 50 operating on the clock A is synchronized and delivered via the two-stage flip-flops 51 and 52 operating on the clock B as shown in FIG. It is. For this reason, a time lag occurs between the reception of the signal and the time through the flip-flops 51 and 52. This time lag is called an asynchronous processing period. The asynchronous processing period is particularly noticeable when the operating frequency on the data receiving side is slow and the operating frequency ratio between the two is large. This asynchronous processing occurs in communication of signals 12a and 12b, which are data transfer request signals and reception signals, respectively.

次に、ＣＰＵ３の制御の詳細について説明する。図３は、ＣＰＵ３によるバースト転送に係る処理を表すフローチャートである。 Next, details of the control of the CPU 3 will be described. FIG. 3 is a flowchart showing processing related to burst transfer by the CPU 3.

まず、ステップＳ１０において、ＣＰＵ３は、動作モードに従い送信側および受信側の動作クロックの設定を行う。 First, in step S10, the CPU 3 sets operation clocks on the transmission side and the reception side according to the operation mode.

ステップＳ１１において、送信側および受信側のバースト転送に係るクロック信号の周波数比に応じてバースト長を算出する。 In step S11, the burst length is calculated according to the frequency ratio of the clock signals related to the burst transfer on the transmission side and the reception side.

ステップＳ１２において、受信側および送信側のコントローラ６ａ、６ｂにバースト長を設定する。 In step S12, burst lengths are set in the reception side and transmission side controllers 6a and 6b.

ステップＳ１３において、バースト長設定が完了し、データ転送処理が実行可能な待ち状態となり一連の処理は終了する。 In step S13, the burst length setting is completed, and a waiting state in which data transfer processing can be executed is entered, and the series of processing ends.

次に、上記のステップＳ１１におけるバースト長の算出方法の詳細について説明する。バースト長算出の方法は、送信側および受信側装置のバースト転送に係るクロック信号の速度の遅速によって異なる。 Next, the details of the burst length calculation method in step S11 will be described. The method of calculating the burst length differs depending on the speed of the clock signal related to the burst transfer of the transmission side and reception side devices.

図４は、送信側が受信側よりも高速な動作周波数で動作している場合におけるバースト長の算出方法を表すフローチャートである。ここでｎは、分割数を示し、ｔ（ｎ）は、バースト長をｎ分割したときの総転送時間を示す。 FIG. 4 is a flowchart showing a burst length calculation method when the transmitting side operates at a higher operating frequency than the receiving side. Here, n indicates the number of divisions, and t (n) indicates the total transfer time when the burst length is divided into n.

ステップＳ２０において、ｎを１に設定する。 In step S20, n is set to 1.

ステップＳ２１において、ＦＩＦＯ７に蓄積することができる最大のデータ数Ｎと同数のバースト長を基準として、総転送時間ｔ（１）を計算する。 In step S21, the total transfer time t (1) is calculated on the basis of the same number of burst lengths as the maximum number of data N that can be stored in the FIFO 7.

ステップＳ２２において、分割数ｎを増加させた時の総転送時間ｔ（ｎ＋１）を計算する。 In step S22, the total transfer time t (n + 1) when the division number n is increased is calculated.

ステップＳ２３において、差分Ｍ＝ｔ（ｎ）−ｔ（ｎ＋１）を求め、Ｍ≧０ならばステップＳ２４においてｎを１増加させてステップＳ２２へ戻る。またＭ＜０であれば、ステップＳ２５に進む。 In step S23, a difference M = t (n) −t (n + 1) is obtained. If M ≧ 0, n is incremented by 1 in step S24, and the process returns to step S22. If M <0, the process proceeds to step S25.

ステップＳ２５において、ｎを求めたい分割数とし、分割数ｎのバースト長を最適なバースト長として一連の処理を終了する。ここで最大バースト長をＮ（Ｎは２以上の整数）としたときの分割数ｎと、分割したバースト長をｂとしたとき、ｂ＝Ｎ／ｎで表される。 In step S25, n is set to the number of divisions to be obtained, and the burst length of the number of divisions n is set to the optimum burst length, and the series of processes is terminated. Here, when the maximum burst length is N (N is an integer equal to or greater than 2), the division number is n, and when the divided burst length is b, b = N / n.

図５は、図４とは逆に受信側装置が送信側装置よりも高速に動作している場合におけるバースト長の算出方法を表すフローチャートであり、図３のステップＳ１１を詳細に記載したものである。図５と図４の違いは、ステップＳ２３ａにおいて、差分Ｍの算出に加え、バースト長ｂに対して後述の式（２４）に示される制約が加わる。 FIG. 5 is a flowchart showing a burst length calculation method when the receiving side device operates at a higher speed than the transmitting side device, contrary to FIG. 4, and describes step S11 in FIG. 3 in detail. is there. The difference between FIG. 5 and FIG. 4 is that, in step S23a, in addition to the calculation of the difference M, the constraint shown in the later-described equation (24) is added to the burst length b.

次に、バースト転送時のタイミングチャートについて説明する。図６は、送信側が受信側よりも高速な動作周波数で動作している場合におけるバースト転送のタイミングチャートである。 Next, a timing chart at the time of burst transfer will be described. FIG. 6 is a timing chart of burst transfer when the transmitting side operates at a higher operating frequency than the receiving side.

図６において、送信側から受信側へＮワードのバースト転送を行うに際し、図６（ａ）、（ｂ）、（ｃ）、（ｄ）のように分割数を１、２、４、８と増加させていった場合におけるバースト長ごとの動作の例を表している。送信データを短いバースト長で複数回に分けて受信すると、１バースト長のデータが揃った時点でデータ転送が開始できるため、その分データ受信開始が早くなり、転送にかかる全体の時間は、短くなる傾向にある。 In FIG. 6, when N word burst transfer is performed from the transmission side to the reception side, the number of divisions is 1, 2, 4, 8, as shown in FIGS. 6 (a), (b), (c), and (d). An example of operation for each burst length in the case of increasing is shown. If transmission data is received in multiple times with a short burst length, data transfer can be started when one burst length of data is ready, so that data reception starts earlier, and the overall transfer time is shorter. Tend to be.

しかし、バースト長を短くし転送回数を増やすに従い、転送の起動、受信、終了を相互に通知するための転送の要求信号および受信信号である信号１２ａ、１２ｂをやりとりするための非同期処理を行う回数が増加する。したがって、図６（ｄ）に示すように、転送回数を余り増やすと、かえって全体の転送時間を長くしてしまうこととなる。また、図２に示した非同期処理回路の構成からも自明なように、送信側と受信側の動作周波数比が大きくなるに従い、非同期処理期間（クロック数）も長くなっていくため、さらに全体の転送時間を長くする要因となる。このことから、送信側と受信側の動作周波数比に対して、全体の転送時間を最も短くする最適なバースト長は異なる。 However, as the burst length is shortened and the number of transfers is increased, the number of times asynchronous processing for exchanging transfer request signals and received signals 12a and 12b for mutual notification of transfer start, reception, and termination is performed. Will increase. Therefore, as shown in FIG. 6 (d), if the number of transfers is increased too much, the overall transfer time becomes longer. Further, as is obvious from the configuration of the asynchronous processing circuit shown in FIG. 2, the asynchronous processing period (number of clocks) becomes longer as the operating frequency ratio between the transmitting side and the receiving side becomes larger. This will increase the transfer time. Therefore, the optimum burst length for shortening the entire transfer time is different with respect to the operating frequency ratio between the transmitting side and the receiving side.

ここで非同期処理時間Ｔ２は、設定バースト長と同数のデータがＦＩＦＯ７に蓄積されたことを送信側から受信側へ知らせる信号（図１の１２ａまたは１２ｂ）が同期化処理（図２のフリップフロップ５０、５１、５２を通過する時間）されるまでの時間である。非同期処理期間Ｔ２は、非同期処理の回路構成（動作仕様）に従って計算することで算出することができる。したがって、転送に係る全体のデータ量とバースト長、非同期処理にかかる時間を数式化することにより、期待される総転送時間を予測することができる。ＣＰＵ３は、送信側と受信側との周波数比において最も総転送時間が短くなるようなバースト長を算出しておく。そして、ＣＰＵ３は、動作モード変更などに伴って動作周波数設定の変更を検知するたびに、送信側と受信側の周波数比に応じてコントローラ６ａ、６ｂに適切なバースト長を設定する。このような設定を行うことで常に高速な転送が可能となる。 Here, the asynchronous processing time T2 is a synchronization process (flip-flop 50 in FIG. 2) that signals from the transmission side to the reception side (12a or 12b in FIG. 1) that the same number of data as the set burst length has been accumulated in the FIFO 7. , 51, 52). The asynchronous processing period T2 can be calculated by calculating according to the circuit configuration (operation specifications) of asynchronous processing. Therefore, the expected total transfer time can be predicted by formulating the total data amount and burst length related to transfer and the time required for asynchronous processing. The CPU 3 calculates a burst length that minimizes the total transfer time in the frequency ratio between the transmission side and the reception side. The CPU 3 sets an appropriate burst length in the controllers 6a and 6b in accordance with the frequency ratio between the transmission side and the reception side every time a change in the operation frequency setting is detected due to the operation mode change or the like. By performing such settings, high-speed transfer can always be performed.

以下に、総転送時間の具体的な計算例を示す。なお、この計算を行う機構を半導体装置に組み込んでおいてもよいし、取りうる動作クロックの組み合わせで計算を別途実行しておき、結果のみをテーブルとして半導体装置に組み込んでおいても同じ効果が得られる。 A specific calculation example of the total transfer time is shown below. A mechanism for performing this calculation may be incorporated in the semiconductor device, or the calculation may be separately executed with a combination of possible operation clocks, and the same effect may be obtained by incorporating only the result into the semiconductor device as a table. can get.

図６において、送信側からの送信データがＦＩＦＯ７に設定バースト長と同じ数まで蓄積されるのにかかる時間をＴ１、送信側から受信側に転送要求を出し、それが同期化処理を経て受信側に認識されるまでの時間をＴ２、受信側がＦＩＦＯ７から設定バースト長と同数のデータを読み出すまでの時間をＴ３とする。受信側からの転送要求解除信号の非同期処理期間は、受信側のデータ読み出しと同時に並行して行えるため、ここでは考慮しない。ただし、転送要求解除信号を送信側で認識するまでＦＩＦＯ７へのデータ蓄積を停止する場合、またはバスのアービトレーションの影響など、処理時間として考慮しなければいけない期間がある動作仕様の場合は、数式への加算が必要となる。 In FIG. 6, the time required for the transmission data from the transmission side to be accumulated in the FIFO 7 up to the same number as the set burst length is T1, and a transfer request is issued from the transmission side to the reception side. Is T2, and the time until the receiving side reads the same number of data as the set burst length from the FIFO 7 is T3. Since the asynchronous processing period of the transfer request cancellation signal from the receiving side can be performed in parallel with the data reading on the receiving side, it is not considered here. However, if the data storage in the FIFO 7 is stopped until the transfer request release signal is recognized on the transmission side, or if the operation specification has a period that must be considered as processing time, such as the influence of bus arbitration, Must be added.

図６は、バースト長をＦＩＦＯ７に蓄積することができる最大のデータ数Ｎと同数のバースト長とした場合の総転送時間を表したものである。取りうるバースト長ｂを、Ｎ、Ｎ÷２、Ｎ÷４、Ｎ÷８としたとき、図６（ｂ）は、バースト長ｂをＮ÷２とし、２分割で受信する場合を表し、図６（ｃ）、（ｄ）は、同様にＮ÷４、Ｎ÷８としたケースを表している。 FIG. 6 shows the total transfer time when the burst length is the same as the maximum number of data N that can be stored in the FIFO 7. When the burst length b that can be taken is N, N ÷ 2, N ÷ 4, and N ÷ 8, FIG. 6B shows a case where the burst length b is N ÷ 2 and reception is performed in two parts. Similarly, 6 (c) and (d) represent cases where N ÷ 4 and N ÷ 8.

図６（ａ）、図６（ｂ）、図６（ｃ）、図６（ｄ）における総転送時間をそれぞれｔ（１）、ｔ（２）、ｔ（３）、ｔ（４）とする。ｔ（１）、ｔ（２）、ｔ（３）、ｔ（４）は、それぞれＴ１、Ｔ２、Ｔ３を用いて、下記の式（１）〜（４）のように表される。
図６（ａ）の場合、
ｔ（１）＝Ｔ１＋Ｔ２＋Ｔ３・・・・式（１）
図６（ｂ）の場合、
ｔ（２）＝Ｔ１÷２＋２×Ｔ２＋２×Ｔ３÷２・・・・式（２）
図６（ｃ）の場合、
ｔ（３）＝Ｔ１÷４＋４×Ｔ２＋４×Ｔ３÷４・・・・式（３）
図６（ｄ）の場合、
ｔ（４）＝Ｔ１÷８＋８×Ｔ２＋８×Ｔ３÷８・・・・式（４） The total transfer times in FIGS. 6 (a), 6 (b), 6 (c), and 6 (d) are t (1), t (2), t (3), and t (4), respectively. . t (1), t (2), t (3), and t (4) are represented by the following formulas (1) to (4) using T1, T2, and T3, respectively.
In the case of FIG.
t (1) = T1 + T2 + T3 (1)
In the case of FIG.
t (2) = T1 ÷ 2 + 2 + T2 + 2 + T3 ÷ 2 Equation (2)
In the case of FIG.
t (3) = T1 ÷ 4 + 4 × T2 + 4 × T3 ÷ 4 Equation (3)
In the case of FIG.
t (4) = T1 ÷ 8 + 8 × T2 + 8 × T3 ÷ 8 Equation (4)

これらの計算を図４に示すフローチャートに沿って行う。Ｔ１、Ｔ２、Ｔ３は、送信側と受信側の周波数比から実数値が入る（詳細後述）。 These calculations are performed according to the flowchart shown in FIG. T1, T2, and T3 are real values based on the frequency ratio between the transmission side and the reception side (details will be described later).

図４のステップＳ２０、Ｓ２１から、最大バースト長Ｎでの転送時間は、ｔ（１）となる。ステップＳ２２において、２分割のバースト長での転送時間はｔ（２）となる。 From steps S20 and S21 in FIG. 4, the transfer time with the maximum burst length N is t (1). In step S22, the transfer time with the burst length divided into two is t (2).

また、差分Ｍ（図６（ｂ）のＭに対応）を取ると、下記に示す式（５）のようになる。
Ｍ＝ｔ（１）−ｔ（２）
＝Ｔ１＋Ｔ２＋Ｔ３−（Ｔ１÷２＋２×Ｔ２＋２×Ｔ３÷２）
＝Ｔ１÷２−Ｔ２・・・・式（５） Further, when the difference M (corresponding to M in FIG. 6B) is taken, the following equation (5) is obtained.
M = t (1) -t (2)
= T1 + T2 + T3- (T1 ÷ 2 + 2 × T2 + 2 × T3 ÷ 2)
= T1 ÷ 2−T2 Equation (5)

ステップＳ２３において、Ｍ≧０であれば、転送時間が改善されたという意味であるので、以後同様ステップＳ２４を経由し、２番目に大きいバースト長（この例ではＮ÷２）からｔ（２）−ｔ（３）、ｔ（３）−ｔ（４）、・・・と繰り返し、Ｍ＜０となった時点で前回（この例ではｔ（３））の時点のバースト長を最適なバースト長として決定する（ステップＳ２５）。 In step S23, if M ≧ 0, it means that the transfer time has been improved, and thereafter, similarly through step S24, from the second largest burst length (N ÷ 2 in this example) to t (2). -T (3), t (3) -t (4),... Are repeated, and when M <0, the burst length at the previous time (in this example, t (3)) is changed to the optimum burst length. (Step S25).

Ｔ１、Ｔ２、Ｔ３を具体的に数値として求める例を以下に示す。本例では送信側のほうが受信側よりも高速に動作していることから、図７に示したようなクロック関係になる。送信側のクロック信号のサイクル時間をＣ１、受信側のクロック信号のサイクル時間をＣ２とする。データ送信側のクロックを基準に考えると、サイクル時間の比ｆは、下記に示す式（６）で表される。
ｆ＝Ｃ２÷Ｃ１・・・・式（６） An example in which T1, T2, and T3 are specifically obtained as numerical values is shown below. In this example, since the transmission side operates faster than the reception side, the clock relationship is as shown in FIG. Assume that the cycle time of the clock signal on the transmission side is C1, and the cycle time of the clock signal on the reception side is C2. Considering the clock on the data transmission side as a reference, the cycle time ratio f is expressed by the following equation (6).
f = C2 ÷ C1 Formula (6)

式（６）は、送信側から見て受信側がｆ倍（ｆ＞１）の動作サイクル（周波数は逆数）で動作しているという意味になる。 Equation (6) means that the receiving side is operating in an operation cycle (frequency is an inverse number) of f times (f> 1) when viewed from the transmitting side.

送信側からのデータがＦＩＦＯ７に蓄積されるまでの時間Ｔ１は、以下の式（７）で表すことができる。
Ｔ１＝Ｃ１×Ｎ・・・・式（７） The time T1 until the data from the transmission side is accumulated in the FIFO 7 can be expressed by the following equation (7).
T1 = C1 × N (7)

図８は、非同期処理期間の算出を説明するためのタイミングチャートである。図８に示すように、非同期処理にかかる時間Ｔ２は、送信側から転送要求を発行するのにかかる時間Ｃ１と、転送要求を非同期処理するための最大時間（２×Ｃ２）と受信側で受け取るのに必要な最大時間Ｃ２、これらを足し合わせ、式（８）が成り立つ。
Ｔ２＝Ｃ１＋３×Ｃ２＝Ｃ１×（１＋３×ｆ）・・・・式（８） FIG. 8 is a timing chart for explaining the calculation of the asynchronous processing period. As shown in FIG. 8, the time T2 required for asynchronous processing is received by the receiving side as the time C1 required to issue the transfer request from the transmitting side, the maximum time (2 × C2) for asynchronously processing the transfer request. Equation (8) is established by adding these together the maximum time C2 required for the above.
T2 = C1 + 3 × C2 = C1 × (1 + 3 × f) (8)

なお、図８に示すように、転送要求解除の非同期処理期間は、データ受信期間に隠蔽され、転送処理時間算出に対して無視することができる。 As shown in FIG. 8, the asynchronous processing period for canceling the transfer request is concealed in the data reception period and can be ignored for the calculation of the transfer processing time.

受信側がＦＩＦＯ７からデータを読み出すのに必要な時間Ｔ３は、以下の式（９）で表すことができる。
Ｔ３＝Ｃ２×Ｎ＝Ｃ１×ｆ×Ｎ・・・・式（９） The time T3 required for the receiving side to read data from the FIFO 7 can be expressed by the following equation (9).
T3 = C2 × N = C1 × f × N (9)

Ｃ１、Ｃ２、ｆは、送信側および受信側の動作周波数が決定されると一意に決まるため、図４に示したフローチャートに基づき、総転送時間はバースト長ｂをＦＩＦＯ７の容量と同数であるＮを基準として計算することができる。 C1, C2, and f are uniquely determined when the operating frequencies of the transmitting side and the receiving side are determined. Therefore, based on the flowchart shown in FIG. 4, the total transfer time is equal to the capacity of the FIFO 7 in the burst length b. Can be calculated on the basis of

以上の説明において、総転送時間の最小値を、転送対象のデータの分割数を変化させて求める方法を示した。しかし、これに限定されること無く以下のように、転送対象のデータを複数のデータに分割して転送する際の総転送時間Ｔｔｏｔａｌを、クロック信号の速度比ｆ、転送対象のデータ長Ｎ、および分割数ｋの関数で表し、総転送時間Ｔｔｏｔａｌが最小となる分割数を求めるようにしてもよい。 In the above description, the method of obtaining the minimum value of the total transfer time by changing the number of divisions of data to be transferred has been shown. However, the present invention is not limited to this, and the total transfer time Ttotal when the transfer target data is divided and transferred into a plurality of data is expressed as follows, with the speed ratio f of the clock signal, the transfer target data length N, Alternatively, the number of divisions may be obtained by a function of the division number k and the total transfer time Ttotal is minimized.

式（１）〜（４）を一般化すれば、ｋ分割の場合、
Ｔｔｏｔａｌ＝Ｔ１／ｋ＋ｋ・Ｔ２＋Ｔ３・・・・式（１０）
となる。 Generalizing the equations (1) to (4), in the case of k division,
Ttotal = T1 / k + k · T2 + T3 (10)
It becomes.

式（７）〜（９）から、Ｔ１＝Ｃ１・Ｎ、Ｔ２＝Ｃ１（１＋３ｆ）、Ｔ３＝Ｃ１・ｆ・Ｎであるので、式（１０）は、式（１１）のように表される。
Ｔｔｏｔａｌ＝Ｃ１・Ｎ／ｋ＋ｋ・Ｃ１（１＋３ｆ）＋Ｃ１・ｆ・Ｎ・・・・式（１１） From Equations (7) to (9), T1 = C1 · N, T2 = C1 (1 + 3f), and T3 = C1 · f · N. Therefore, Equation (10) is expressed as Equation (11). .
Ttotal = C1 · N / k + k · C1 (1 + 3f) + C1 · f · N (11)

Ｔｔｏｔａｌのｋに対する最小値を求める。Ｔｔｏｔａｌをｋで微分し、０とおくと、
−Ｃ１・Ｎ／ｋ^２＋Ｃ１（１＋３ｆ）＝０・・・・式（１２）
∴ｋ＝（Ｎ／（１＋３ｆ））^１／２・・・・式（１３）
となる。 Find the minimum value of Ttotal for k. Differentiate Ttotal by k and set it to 0.
-C1 · N / k ² + C1 (1 + 3f) = 0 (12)
∴k = (N / (1 + 3f)) ^1/2 ... Formula (13)
It becomes.

式（１３）で求めたｋは、非整数である可能性もあるので、この場合は求めたｋの前後の整数のいずれかを分割数とすればよい。なお、Ｎ、ｆが予め限定された値であるような場合、算術演算の煩雑さを避けるために、Ｎ、ｆの組み合わせをテーブル化しておき、ｋを索引するようにして求めてもよい。 Since k obtained by Expression (13) may be a non-integer, in this case, any of the integers before and after k obtained may be used as the division number. In the case where N and f are limited values in advance, the combination of N and f may be tabulated and k may be indexed in order to avoid the complexity of arithmetic operations.

一方、図９は、送信側が受信側よりも低速な動作周波数で動作している場合におけるバースト転送のタイミングチャートである。図６と同様、バースト長をＦＩＦＯ７に蓄積することができる最大のデータ数Ｎと同数のバースト長とした場合の総転送時間を表したものである。取りうるバースト長ｂを、Ｎ、Ｎ÷２、Ｎ÷４、Ｎ÷８としたとき、図９（ｂ）は、バースト長をＮ÷２とし、２分割で受信する場合を表し、図９（ｂ）、（ｃ）は、同様にＮ÷４、Ｎ÷８とした場合を表している。 On the other hand, FIG. 9 is a timing chart of burst transfer when the transmission side operates at a lower operating frequency than the reception side. As in FIG. 6, the total transfer time when the burst length is the same as the maximum number of data N that can be stored in the FIFO 7 is shown. When the burst length b that can be taken is N, N ÷ 2, N ÷ 4, and N ÷ 8, FIG. 9B shows a case where the burst length is N ÷ 2 and reception is performed in two divisions. Similarly, (b) and (c) represent the case where N ÷ 4 and N ÷ 8.

ところで、送信側の動作速度が低速なときは、図６のケースとは考え方が異なる。受信側が送信側のデータがＦＩＦＯ７に所定のバースト数だけ蓄積されるのを待つ状態になるため、最も高速に全データの転送を行うためには、送信側のデータが全てＦＩＦＯ７に蓄積されるのが終了すると同時に最後の１回の転送を開始しなければならない。この例を示したのが図９の各図である。図９（ａ）、（ｂ）、（ｃ）からも明らかなように、バースト長が短いほど総転送時間は短くなる。しかし、短くしすぎると、図９（ｄ）に示すように非同期処理時間の総計のほうが長くなってしまい、最後の１回の転送が始まるまでタイムロスＷが発生してしまう。したがって、非同期処理にかかる時間がデータ蓄積終了までの時間を超えないことという条件が加わる（詳細後述）。 By the way, when the operation speed on the transmission side is low, the idea is different from the case of FIG. Since the receiving side waits for a predetermined number of bursts of data on the transmitting side to be stored in the FIFO 7, all data on the transmitting side is stored in the FIFO 7 in order to transfer all data at the highest speed. The last one transfer must be started at the same time as is finished. This example is shown in FIG. As is clear from FIGS. 9A, 9B, and 9C, the shorter the burst length, the shorter the total transfer time. However, if it is too short, the total asynchronous processing time becomes longer as shown in FIG. 9D, and a time loss W occurs until the last one transfer starts. Therefore, a condition that the time required for asynchronous processing does not exceed the time until the end of data accumulation is added (details will be described later).

送信側からすべてのデータがＦＩＦＯ７に蓄積されるまでの時間をＴ４、送信側から受信側に最後の１転送の転送要求を出し、それが同期化処理を経て受信側に認識されるまでの時間をＴ５、受信側がＦＩＦＯ７から設定バースト長と同数のデータを読み出すまでの時間をＴ６とする。 Time until all data is accumulated in the FIFO 7 from the transmission side is T4, and the time from the transmission side to the transfer side of the last one transfer is issued from the transmission side to the reception side, and it is recognized by the reception side through the synchronization processing Is T5, and the time until the receiving side reads the same number of data as the set burst length from the FIFO 7 is T6.

図９（ａ）、（ｂ）、（ｃ）、（ｄ）のそれぞれにおける総転送時間を、ｔ（１１）、ｔ（１２）、ｔ（１３）、ｔ（１４）とする。ｔ（１１）、ｔ（１２）、ｔ（１３）、ｔ（１４）は、それぞれＴ４、Ｔ５、Ｔ６を用いて以下の式（１４）〜（１７）のように表される。
図９（ａ）の場合、
ｔ（１１）＝Ｔ４＋Ｔ５＋Ｔ６・・・・式（１４）
図９（ｂ）の場合、
ｔ（１２）＝Ｔ４＋Ｔ５＋Ｔ６÷２・・・・式（１５）
図９（ｃ）の場合、
ｔ（１３）＝Ｔ４＋Ｔ５＋Ｔ６÷４・・・・式（１６）
図９（ｄ）の場合、
ｔ（１４）＝Ｔ４＋Ｔ５＋Ｗ＋Ｔ６÷８・・・・式（１７） The total transfer time in each of FIGS. 9A, 9B, 9C, and 9D is assumed to be t (11), t (12), t (13), and t (14). t (11), t (12), t (13), and t (14) are expressed by the following equations (14) to (17) using T4, T5, and T6, respectively.
In the case of FIG.
t (11) = T4 + T5 + T6 Formula (14)
In the case of FIG. 9B,
t (12) = T4 + T5 + T6 ÷ 2 Equation (15)
In the case of FIG.
t (13) = T4 + T5 + T6 ÷ 4 Equation (16)
In the case of FIG.
t (14) = T4 + T5 + W + T6 ÷ 8 Equation (17)

図６のケースと同様に、図５のフローチャートに沿って総転送時間を比較し、最も良いバースト長を求める。 Similar to the case of FIG. 6, the total transfer time is compared along the flowchart of FIG. 5 to obtain the best burst length.

次に、Ｔ４、Ｔ５、Ｔ６を実際に数値として求める例を以下に示す。本例では、データ送信側よりも受信側のほうが高速に動作していることから、図１０に示したようなクロック関係になる。送信側のクロック信号のサイクル時間をＣ３、受信側のクロック信号のサイクル時間をＣ４とする。データ送信側のクロックを基準に考えると、サイクル時間の比ｆａは、以下の式（１８）で表される。
ｆａ＝Ｃ４÷Ｃ３・・・・式（１８） Next, an example in which T4, T5, and T6 are actually obtained as numerical values will be shown below. In this example, since the receiving side operates faster than the data transmitting side, the clock relationship is as shown in FIG. The cycle time of the clock signal on the transmission side is C3, and the cycle time of the clock signal on the reception side is C4. Considering the clock on the data transmission side as a reference, the cycle time ratio fa is expressed by the following equation (18).
fa = C4 ÷ C3 Expression (18)

式（１８）は、送信側から見て受信側がｆａ倍（ｆａ＜１）の動作サイクル（周波数は逆数）で動作しているという意味になる。 Expression (18) means that the receiving side is operating with an operation cycle of fa times (fa <1) (frequency is an inverse number) when viewed from the transmitting side.

Ｔ４、Ｔ５、Ｔ６は、図６の例と同じようにして、以下の式（１９）〜（２１）で表すことができる。
Ｔ４＝Ｃ３×Ｎ・・・・式（１９）
Ｔ５＝Ｃ３＋３×Ｃ４＝Ｃ３×（１＋３×ｆａ）・・・・式（２０）
Ｔ６＝Ｃ４×Ｎ＝Ｃ３×ｆａ×Ｎ・・・・式（２１） T4, T5, and T6 can be expressed by the following equations (19) to (21) in the same manner as in the example of FIG.
T4 = C3 × N (19)
T5 = C3 + 3 × C4 = C3 × (1 + 3 × fa) (20)
T6 = C4 × N = C3 × fa × N (21)

また、前述した図９（ｄ）に示すように非同期処理時間の総計のほうが長くなってしまうケースを防ぐための制約として、受信側の一回のバースト転送にかかる最短の時間Ｔ７よりも送信側の１バースト分のデータ蓄積時間が長いことが必要となる。すなわち、Ｔ７は、ｔ（ｎ）のときのバースト長ｂを用いて、式（２２）のように表すことができる。
Ｔ７＜Ｃ３×ｂ・・・・式（２２） Further, as a constraint for preventing the case where the total asynchronous processing time becomes longer as shown in FIG. 9D described above, the transmission side is shorter than the shortest time T7 required for one burst transfer on the reception side. It is necessary that the data accumulation time for one burst is long. That is, T7 can be expressed as Equation (22) using the burst length b at t (n).
T7 <C3 × b... Formula (22)

図１１は、非同期処理期間の算出を説明するためのタイミングチャートである。図１１に示すように、非同期処理にかかる時間Ｔ７は、図１１に示すように１回の受信処理を最短で終える時間（Ｔ５＋送信側の５ｃｌｋ）であるから、式（２３）が成り立つ。
Ｔ７＝Ｔ５＋５×Ｃ３＝Ｃ３×（１＋３×ｆａ）＋５×Ｃ３・・・・式（２３） FIG. 11 is a timing chart for explaining the calculation of the asynchronous processing period. As shown in FIG. 11, the time T7 required for asynchronous processing is the time (T5 + 5clk on the transmission side) that completes one reception process in the shortest time as shown in FIG.
T7 = T5 + 5 × C3 = C3 × (1 + 3 × fa) + 5 × C3 Expression (23)

式（２２）、（２３）から、式（２４）が成り立つ。
Ｃ３×（１＋３×ｆａ）＋５×Ｃ３＜Ｃ３×ｂ
∴ｂ＞（１＋３×ｆａ）＋５・・・・式（２４） From Expressions (22) and (23), Expression (24) is established.
C3 × (1 + 3 × fa) + 5 × C3 <C3 × b
∴ b> (1 + 3 × fa) +5 Expression (24)

よって、複数のデータに分割したバースト長ｂがクロック信号の速度比ｆａから定まる所定値以上である条件、例えば式（２４）を満たす条件を加えた、図５のフローチャートによって転送時間が最小となるバースト長ｂを決定すればよい。 Therefore, the transfer time is minimized by adding the condition that the burst length b divided into a plurality of data is not less than a predetermined value determined from the speed ratio fa of the clock signal, for example, the condition satisfying the equation (24). The burst length b may be determined.

以上、送信側と受信側が異なる周波数で動作している半導体装置において、最適なバースト長を求める方法を示した。この方法により、データ送信側と受信側との動作周波数比から、分割回数毎に転送時間を計算し、最適なバースト長を決定して最短の転送時間でデータ転送を行うことができる。 As described above, the method for obtaining the optimum burst length in the semiconductor device in which the transmitting side and the receiving side operate at different frequencies has been shown. By this method, it is possible to calculate the transfer time for each number of divisions from the operating frequency ratio between the data transmission side and the reception side, determine the optimum burst length, and perform data transfer with the shortest transfer time.

なお、図１ではデータ転送対象となる機能モジュールが一つである場合を示している。しかし、これに限定されることなく、異なる機能を持つ機能モジュールを複数個接続することもできる。また、各々の機能モジュールに対応するバースト長レジスタを個別に持ち、各々の機能モジュールごとに最適なバースト長を設定することもできる。 FIG. 1 shows a case where there is one functional module that is a data transfer target. However, the present invention is not limited to this, and a plurality of functional modules having different functions can be connected. In addition, it is possible to individually have a burst length register corresponding to each functional module and set an optimum burst length for each functional module.

本発明の第１の実施例に係るデータ転送システムの構成を示すブロック図である。1 is a block diagram showing a configuration of a data transfer system according to a first example of the present invention. 非同期処理のための回路の例を示す図である。It is a figure which shows the example of the circuit for asynchronous processing. ＣＰＵによるバースト転送に係る処理を表すフローチャートである。It is a flowchart showing the process which concerns on the burst transfer by CPU. 送信側装置が受信側装置よりも高速な動作周波数で動作している場合におけるバースト長の算出方法を表すフローチャートである。It is a flowchart showing the calculation method of the burst length in case the transmission side apparatus is operating | moving with the operating frequency faster than the reception side apparatus. 受信側装置が送信側装置よりも高速に動作している場合におけるバースト長の算出方法を表すフローチャートである。It is a flowchart showing the burst length calculation method when the receiving side apparatus is operating at higher speed than the transmitting side apparatus. 送信側装置が受信側装置よりも高速な動作周波数で動作している場合におけるバースト転送のタイミングチャートである。7 is a timing chart of burst transfer when the transmission side device is operating at a higher operating frequency than the reception side device. 受信側装置と送信側装置とにおけるデータ送受信に係るクロック信号の関係を示す第１の図である。It is a 1st figure which shows the relationship of the clock signal which concerns on the data transmission / reception in a receiving side apparatus and a transmission side apparatus. 非同期処理期間の算出を説明するための第１のタイミングチャートである。It is a 1st timing chart for demonstrating calculation of an asynchronous process period. 送信側装置が受信側装置よりも低速な動作周波数で動作している場合におけるバースト転送のタイミングチャートである。10 is a timing chart of burst transfer when the transmission side device is operating at a lower operating frequency than the reception side device. 受信側装置と送信側装置とにおけるデータ送受信に係るクロック信号の関係を示す第２の図である。It is a 2nd figure which shows the relationship of the clock signal which concerns on the data transmission / reception in a receiving side apparatus and a transmission side apparatus. 非同期処理期間の算出を説明するための第２のタイミングチャートである。It is a 2nd timing chart for demonstrating calculation of an asynchronous process period.

符号の説明Explanation of symbols

１機能モジュール
２ＲＡＭ
３ＣＰＵ
４クロック切り替え器
５バースト長設定レジスタ
６ａ、６ｂコントローラ
７ＦＩＦＯ
８ａ、８ｂ、１４ａ、１４ｂバス
９、１２ａ、１２ｂ、１３信号
１０ａ、１０ｂクロック信号
１１ａ、１１ｂ操作信号
２０制御部
５０、５１、５２フリップフロップ 1 Function module 2 RAM
3 CPU
4 Clock switch 5 Burst length setting register 6a, 6b Controller 7 FIFO
8a, 8b, 14a, 14b Bus 9, 12a, 12b, 13 Signal 10a, 10b Clock signal 11a, 11b Operation signal 20 Control unit 50, 51, 52 Flip-flop

Claims

転送対象のデータを記憶部に出力する送信側装置と、
前記転送対象のデータを前記記憶部から入力する受信側装置と、
前記記憶部と、
前記送信側装置から前記受信側装置へのバースト転送開始前に、前記送信側および受信側装置のバースト転送に係るクロック信号の速度比と前記転送対象のデータ長とから前記転送対象のデータの分割数を求め、該分割数に従って前記転送対象のデータを複数のデータに分割して前記記憶部から入力するように前記受信側装置を制御する制御部と、
を備えることを特徴とするデータ転送装置。 A transmission-side device that outputs data to be transferred to the storage unit;
A receiving side device that inputs the data to be transferred from the storage unit;
The storage unit;
Before starting the burst transfer from the transmission side device to the reception side device, dividing the data to be transferred from the speed ratio of the clock signal related to the burst transfer of the transmission side and the reception side device and the data length of the transfer target A control unit that controls the receiving side device so as to obtain a number and divide the data to be transferred into a plurality of data according to the division number and input from the storage unit;
A data transfer device comprising:

前記制御部は、前記転送対象のデータを複数のデータに分割して転送する際の総転送時間を、前記クロック信号の速度比、前記転送対象のデータ長、および前記分割数の関数で表し、該総転送時間が最小となる前記分割数を求めることを特徴とする請求項１記載のデータ転送装置。 The control unit represents the total transfer time when the transfer target data is divided and transferred into a plurality of data as a function of the speed ratio of the clock signal, the data length of the transfer target, and the number of divisions, 2. The data transfer apparatus according to claim 1, wherein the number of divisions that minimizes the total transfer time is obtained.

前記制御部は、前記転送対象のデータを複数のデータに分割して転送する際の総転送時間の最小値を、前記転送対象のデータの分割数を変化させて求めることを特徴とする請求項１記載のデータ転送装置。 The control unit obtains a minimum value of a total transfer time when the transfer target data is divided and transferred into a plurality of data by changing a division number of the transfer target data. 1. The data transfer device according to 1.

前記総転送時間は、前記送信側装置からのデータが前記記憶部に蓄積されるまでの時間、前記送信側装置から転送要求を発行するのにかかる時間、該転送要求を非同期処理するための時間、該転送要求を前記受信側装置で受け取るのに必要な時間、前記受信側装置が前記記憶部からデータを読み出すのに必要な時間の和であることを特徴とする請求項２または３記載のデータ転送装置。 The total transfer time includes a time until data from the transmission side device is accumulated in the storage unit, a time taken to issue a transfer request from the transmission side device, and a time for asynchronously processing the transfer request. 4. The sum of the time required to receive the transfer request by the receiving device and the time required for the receiving device to read data from the storage unit. Data transfer device.

転送対象のデータを所望のバースト長の複数のデータに分割して送信側装置から受信側装置へバースト転送を行う方法であって、
前記送信側および受信側装置のバースト転送に係るクロック信号の速度比と前記転送対象のデータ長とから前記転送対象のデータの分割数を求め、該分割数に従って前記転送対象のデータを複数のデータに分割してバースト転送を行うことを特徴とするデータ転送方法。 A method of performing burst transfer from a transmission side device to a reception side device by dividing data to be transferred into a plurality of data having a desired burst length,
The division number of the data to be transferred is obtained from the speed ratio of the clock signal related to the burst transfer of the transmitting side and the receiving side device and the data length to be transferred, and the data to be transferred is divided into a plurality of data according to the division number A data transfer method characterized by performing burst transfer by dividing into two.

前記転送対象のデータを複数のデータに分割して転送する際の総転送時間を、前記クロック信号の速度比、前記転送対象のデータ長、および前記分割数の関数で表し、該総転送時間が最小となる前記分割数を求めることを特徴とする請求項５記載のデータ転送方法。 The total transfer time when the transfer target data is divided into a plurality of data and transferred is expressed as a function of the speed ratio of the clock signal, the data length of the transfer target, and the number of divisions, and the total transfer time 6. The data transfer method according to claim 5, wherein the minimum number of divisions is obtained.

前記送信側装置から前記受信側装置へのバースト転送開始前に、
前記送信側および受信側装置のバースト転送に係るクロック信号の速度の遅速に応じて、前記転送対象のデータを複数のデータに分割して転送する際の総転送時間の最小値を、前記転送対象のデータの分割数を変化させて求めるステップと、
求めた前記総転送時間の最小値となる時の分割数を元に前記複数のデータに分割したバースト長を算出するステップと、
前記算出したバースト長を前記受信側装置における転送手段に設定するステップと、
を含むことを特徴とする請求項５記載のデータ転送方法。 Before starting the burst transfer from the transmitting device to the receiving device,
The minimum value of the total transfer time when the data to be transferred is divided into a plurality of data and transferred according to the slow speed of the clock signal related to the burst transfer of the transmitting side and the receiving side devices, Changing the number of divisions of the data to obtain,
Calculating the burst length divided into the plurality of data based on the number of divisions when the minimum value of the total transfer time obtained,
Setting the calculated burst length in the transfer means in the receiving side device;
The data transfer method according to claim 5, further comprising:

前記送信側装置のバースト転送に係るクロック信号の速度が前記受信側装置のそれよりも速いときまたは等しいときに、前記分割数を変化させて求めるステップは、
分割数ｎを１とするステップと、
前記転送対象のデータに対する総転送時間ｔ（１）を算出するステップと、
ｔ（ｎ）＜ｔ（ｎ＋１）となるまでｎをインクリメントしながら総転送時間ｔ（ｎ）を算出するステップと、
ｔ（ｎ）＜ｔ（ｎ＋１）を満たしたときのｎを前記総転送時間の最小値となる時の分割数とするステップと、
を含むことを特徴とする請求項７記載のデータ転送方法。 When the speed of the clock signal related to the burst transfer of the transmission side device is faster than or equal to that of the reception side device, the step of changing the number of divisions to obtain,
A step of setting the division number n to 1,
Calculating a total transfer time t (1) for the data to be transferred;
calculating total transfer time t (n) while incrementing n until t (n) <t (n + 1);
setting n when t (n) <t (n + 1) is satisfied as the number of divisions when the total transfer time becomes the minimum value;
The data transfer method according to claim 7, further comprising:

前記送信側装置のバースト転送に係るクロック信号の速度が前記受信側装置のそれよりも遅いときに、前記分割数を変化させて求めるステップは、
分割数ｎを１とするステップと、
前記転送対象のデータに対する総転送時間ｔ（１）を算出するステップと、
ｔ（ｎ）＜ｔ（ｎ＋１）となるまでｎをインクリメントしながら総転送時間ｔ（ｎ）を算出するステップと、
ｔ（ｎ）＜ｔ（ｎ＋１）と、前記複数のデータに分割したバースト長が前記クロック信号の速度比から定まる所定値以上であることの双方を満たしたときのｎを前記総転送時間の最小値となる時の分割数とするステップと、
を含むことを特徴とする請求項７記載のデータ転送方法。 When the speed of the clock signal related to the burst transfer of the transmission side device is slower than that of the reception side device, the step of obtaining by changing the division number,
A step of setting the division number n to 1,
Calculating a total transfer time t (1) for the data to be transferred;
calculating total transfer time t (n) while incrementing n until t (n) <t (n + 1);
When n satisfying both of t (n) <t (n + 1) and the burst length divided into the plurality of data is not less than a predetermined value determined from the speed ratio of the clock signal, n is the minimum of the total transfer time. A step of setting the number of divisions when becoming a value;
The data transfer method according to claim 7, further comprising: