JP2008283191A - シリコンナノワイヤーを利用した発光ダイオード及びその製造方法 - Google Patents

Abstract

【課題】シリコンナノワイヤーを利用した発光ダイオード及びその製造方法を提供する。
【解決手段】半導体基板と、半導体基板の上面で互いに対向して配置された第１及び第２半導体突出部と、第１半導体突出部と第２半導体突出部との間に懸架された半導体ナノワイヤーと、第１及び第２半導体突出部の上面にそれぞれ形成された第１及び第２電極と、を備えることを特徴とする発光ダイオードである。
【選択図】図１

Description

本発明は、発光ダイオード及びその製造方法に係り、特にシリコンナノワイヤーを発光素子として利用する発光ダイオード及びその製造方法に関する。

これまで発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＬＥＤ）の発光材料としては、例えばＧａＮのようなＩＩＩ−Ｖ族またはＩＩ−ＶＩ族化合物半導体を通常的に利用してきた。しかし、ＩＩＩ−Ｖ族またはＩＩ−ＶＩ族化合物半導体の場合、まだシリコンに比べて工程技術が発達せず、特にドーピングの難しさによりＰ‐Ｎ接合を形成するのに相当な難しさが伴っている。したがって、ＬＥＤの製造において高い製造コスト及び長時間がかかっている。それにもかかわらず、かかるＩＩＩ−Ｖ族またはＩＩ−ＶＩ族化合物半導体をＬＥＤの発光材料として主に使用している理由は、それらが非常に大きい直接バンドギャップを有するためである。

一方、シリコンの場合、工程技術が非常に発達しており、多様なドーピング技術が開発されている。しかし、シリコンは、間接バンドギャップ特性を有するだけでなく、バンドギャップの大きさも小さいため、発光材料としては適していないので、ＬＥＤよりは一般的な整流用ダイオードやトランジスタ、ＣＭＯＳのような回路用素子及びメモリなどを製造するのに主に利用されてきた。

しかし、最近の研究結果において、シリコンがナノ構造の大きさに小さくなると、直接バンドギャップに遷移する性質が発見された。特に、シリコンを利用したナノワイヤーの場合、その直径の縮小につれて、量子閉じ込め効果によってバンドギャップが次第に大きくなるということが発見された。これにより、シリコンナノワイヤーの直径を１０ｎｍ以下にすれば、可視光領域の光を発生させ、特にシリコンナノワイヤーの直径が約１．５ｎｍに近接すれば、青色発光も可能であるということがわかっている。

一方、これまでシリコンナノワイヤーを形成する方式は、主に基板上でシリコンナノワイヤーを結晶成長させるいわゆるボトムアップ方式を利用した。しかし、かかる方式は、一定なサイズのナノワイヤーを形成しがたいだけでなく、長時間もかかる。さらに、かかるナノワイヤーの製造方式は、いわゆるトップダウン方式である一般的な半導体製造工程にも結合させがたい。

本発明の目的は、通常的な半導体製造工程を利用して製造されたシリコンナノワイヤーを利用した発光ダイオードを提供するところにある。

本発明の他の目的は、通常的な半導体製造工程を利用してシリコンナノワイヤーを製造することによって、コストを低減し、かつ大量生産が可能な発光ダイオードの製造方法を提供するところにある。

目的を達成するために、本発明の一つの類型による発光ダイオードは、半導体基板と、半導体基板の上面で互いに対向して配置された第１及び第２半導体突出部と、第１半導体突出部と第２半導体突出部との間に懸架された半導体ナノワイヤーと、第１及び第２半導体突出部の上面にそれぞれ形成された第１及び第２電極と、を備えることを特徴とする。

本発明によれば、第１半導体突出部と第１半導体突出部から延伸した半導体ナノワイヤーの一部とがＰタイプにドーピングされており、第２半導体突出部と第２半導体突出部から延伸した半導体ナノワイヤーの残りの一部とがＮタイプにドーピングされていることが望ましい。

また、本発明によれば、第１半導体突出部と第２半導体突出部との間に複数の半導体ナノワイヤーが配列される。

ここで、半導体ナノワイヤーのそれぞれの直径は、いずれも同一でありうる。

また、半導体ナノワイヤーのそれぞれの直径は、異なってもよい。

本発明によれば、半導体として、シリコンを使用できる。

例えば、半導体ナノワイヤーの直径は、１０ｎｍより小さいことが望ましい。

一方、本発明の一つの類型による発光ダイオードの製造方法は、半導体基板上に犠牲層、半導体層及び第１マスク層を順次に形成し、第１マスク層の両側エッジを第１方向にエッチングして除去する工程と、半導体基板、犠牲層及び半導体層の側面と半導体層の上面とを覆うように酸化物層を形成する工程と、酸化物層上に第２マスク層を形成し、第２マスク層の中心を第１方向に直角である第２方向にエッチングして除去する工程と、犠牲層の上面が表れるまで、第２マスク層と酸化物層との間の第１マスク層及び半導体層をエッチングして、半導体基板の上面の両側に第１及び第２半導体突出部を形成する工程と、第２マスク層間の酸化物層を除去する工程と、第２マスク層間の犠牲層を除去すると共に、第１半導体突出部と第２半導体突出部との間の半導体層をエッチングして半導体ナノワイヤーを形成する工程と、残っている第１、第２マスク層及び酸化物層を除去する工程と、第１及び第２半導体突出部上にそれぞれ第１及び第２電極を形成する工程と、を含むことを特徴とする。

本発明によれば、第１半導体突出部と第１半導体突出部から延伸する半導体ナノワイヤーの一部とをＰタイプにドーピングし、第２半導体突出部と第２半導体突出部から延びる半導体ナノワイヤーの残りの一部とをＮタイプにドーピングする工程をさらに含む。

ここで、ドーピングする工程は、第１及び第２半導体突出部と半導体ナノワイヤーとを全体的にＮタイプにドーピングする工程と、第２半導体突出部と第２半導体突出部から延伸する半導体ナノワイヤーの一部とをレジストで覆う工程と、第１半導体突出部と第１半導体突出部から延伸する半導体ナノワイヤーの一部とをＰタイプにドーピングする工程と、レジストを除去する工程と、を含む。

または、第１マスク層を形成する前に、半導体層の一部をＰタイプにドーピングし、半導体層の残りの一部をＮタイプにドーピングする。

本発明によるＬＥＤの場合、Ｓｉを発光材料として使用できるため、既存の半導体製造工程をそのまま利用できる。また、ＩＩＩ−Ｖ族またはＩＩ−ＶＩ族化合物半導体を使用する従来のＬＥＤに比べてＰ‐Ｎドーピングが容易である。したがって、本発明によれば、ＬＥＤをさらに低コストで大量生産できる。さらに、本発明によれば、半導体突出部と電極との間に抵抗の低いオーミックコンタクトを具現化できるため、発光効率をさらに向上させる。

以下、本発明をさらに詳細に説明する。

図１は、本発明の良好な実施形態による半導体ナノワイヤーを利用した発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＬＥＤ）の構造を概略的に示す斜視図である。

図１に示すように、本発明の良好な実施形態による半導体ナノワイヤーを利用したＬＥＤ１０は、半導体基板１１、前記半導体基板１１の上面で互いに対向して配置された第１及び第２半導体突出部１２，１３、前記第１半導体突出部１２と第２半導体突出部１３との間に懸架された半導体ナノワイヤー１４、及び前記第１及び第２半導体突出部１２，１３の上面にそれぞれ形成された第１及び第２電極１５，１６を備えている。また、第１半導体突出部１２と前記第１半導体突出部１２から延びた半導体ナノワイヤー１４の一部１４ａとは、Ｐタイプにドーピングされており、第２半導体突出部１３と前記第２半導体突出部１３から延びた半導体ナノワイヤー１４の残りの一部１４ｂとは、Ｎタイプにドーピングされていることが望ましい。

ここで、半導体基板１１、第１及び第２半導体突出部１２，１３及び半導体ナノワイヤー１４の半導体材料としては、いずれもシリコン（Ｓｉ）を使用することが望ましい。半導体材料としてＳｉを使用する場合、既存の半導体製造工程をそのまま使用できて製造コストを低減でき、ＩＩＩ−Ｖ族またはＩＩ−ＶＩ族化合物半導体に比べてＰ‐Ｎドーピングが容易であるという長所がある。また、半導体材料としてＳｉを使用する場合、第１及び第２半導体突出部１２，１３と第１及び第２電極１５，１６との間に抵抗の低いオーミックコンタクトを具現化できるため、発光効率をさらに向上させるという長所がある。しかし、本発明は、Ｓｉ以外の他の半導体材料の使用を排除するものではない。例えば、前記半導体基板１１、第１及び第２半導体突出部１２，１３及び半導体ナノワイヤー１４の半導体材料として、Ｓｉ以外にもゲルマニウム（Ｇｅ）を使用することもでき、さらには、ＩＩＩ−Ｖ族化合物半導体またはＩＩ−ＶＩ族化合物半導体を使用しても、本発明による半導体ナノワイヤーを利用したＬＥＤの製造が可能である。

かかる構成において、第１及び第２電極に電圧を印加すれば、前記半導体ナノワイヤー１４のＰ‐Ｎ接合部で電子と正孔とが直接結合して光が発生する。このとき、Ｓｉからなる半導体ナノワイヤー１４が発光するためには、前述したように、直接バンドギャップを有する程度に半導体ナノワイヤー１４の直径が小さくなければならない。例えば、Ｓｉからなる半導体ナノワイヤー１４の直径は、約１０ｎｍ以下、さらに望ましくは、５ｎｍ以下となることが適当である。特に、青色発光のためには、前記半導体ナノワイヤー１４の直径が約１．５ｎｍとなることが適当である。

一方、図１には、第１半導体突出部１２と第２半導体突出部１３との間に一つの半導体ナノワイヤー１４のみが連結されていると示されているが、複数の半導体ナノワイヤー１４を形成することも可能である。図２は、複数の半導体ナノワイヤー１４を備える本発明によるＬＥＤ１０の平面図である。図２に示したように、前記第１半導体突出部１２と第２半導体突出部１３との間には、複数の半導体ナノワイヤー１４が平行に形成されている。

本発明によれば、前記複数の半導体ナノワイヤー１４はいずれも同じ直径を有する。この場合、本発明によるＬＥＤ１０は、単一波長の光を放出できる。例えば、複数の半導体ナノワイヤー１４の直径がいずれも約１．５ｎｍである場合、本発明によるＬＥＤ １０は、青色光を放出する。しかし、必要に応じて、前記複数の半導体ナノワイヤー１４の直径をそれぞれ異なって形成することもできる。例えば、半導体ナノワイヤー１４の直径を１．５ｎｍないし５ｎｍで均一に分布させれば、白色発光するＬＥＤ１０を提供することが可能である。

以下、図３Ａないし図３Ｊを参照して、本発明によるＬＥＤの例示的な製造方法について詳細に説明する。

まず、図３Ａに示したように、Ｓｉのような半導体基板２０上に犠牲層２１、半導体層２２及び第１マスク層２３を連続して順次に積層する。ここで、半導体層２２もＳｉを使用できる。犠牲層２１としては、例えばＳｉＧｅを使用でき、第１マスク層２３としては、例えばＳｉＮを使用できる。次いで、図３Ｂに示したように、前記第１マスク層２３の中心部分を除いた両側エッジ部分を、ドライエッチング工程を通じて除去する。このために、図示していないが、前記第１マスク層２３の中心部分にフォトレジストパターンを形成し、前記フォトレジストパターンをマスクとして前記フォトレジストパターンが形成された部分を除いた第１マスク層２３のエッジ部分をエッチングできる。このとき、エッチングガスとしては、Ｃ_４Ｆ_８などのフッ化物系ガスにＡｒやＯ_２を添加して使用できる。これにより、図３Ｂに示したように、半導体層２２の上面中心部分にのみ第１マスク層２３が残っているので、半導体層２２の上面が外部に表れる。

次いで、図３Ｃに示したように、前記半導体基板２０、犠牲層２１及び半導体層２２の側面と前記半導体層２２の上面とをいずれも覆うように酸化物層２４を形成する。ここで、酸化物層２４としては、例えばＳｉＯ_２を使用できる。このように形成された酸化物層２４の上面は、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程を通じて平坦化される。

次いで、図３Ｄに示したように、平坦化された酸化物層２４の上面に第２マスク層２５を全体的に塗布する。そして、図３Ｅに示したように、第２マスク層２５の中心部分を、ドライエッチング工程を通じて除去して、酸化物層２４と第１マスク層２３との上面が部分的に表れる。ここで、第２マスク層２５のエッチング方向は、第１マスク層２３のエッチング方向に対してほぼ垂直となる。すなわち、第１マスク層２３をエッチングする工程では、第１マスク層２３の中心部分を残し、両側エッジ部分を図面の横方向に沿ってエッチングした。一方、第２マスク層２５をエッチングする工程では、第２マスク層２５の両側エッジ部分を残し、中心部分を縦方向に沿ってエッチングする。したがって、図３Ｅに示したように、第２マスク層２５は、酸化物層２４の上面の両側エッジ部分に残り、残っている第２マスク層２５の間に第１マスク層２３と酸化物層２４との上面が表れる。

次いで、図３Ｆに示したように、犠牲層２１の上面が表れるまで、前記第２マスク層２５の間及び酸化物層２４の間にある第１マスク層２３及び半導体層２２をドライエッチングする。これにより、前記半導体層２２の中心部分がエッチングされて除去され、４辺の周囲部分のみが残っている。ここで、第２マスク層２５の下側にある半導体層２２の互いに対向する２辺の部分は、ＬＥＤの第１及び第２半導体突出部となる。そして、前記半導体層２２の残りの２辺の部分は、後述する工程を通じて半導体ナノワイヤーが形成される部分となる。

次いで、図３Ｇに示したように、第２マスク層２５の間の酸化物層２４を除去する。これにより、以後に半導体ナノワイヤーが形成される半導体層２２の上面の２辺の部分が表れ、また、半導体基板２０、犠牲層２１及び半導体層２２の側面がそれぞれ表れる。次いで、図３Ｈに示したように、Ｈ_２Ｏ_２、ＮＨ_４ＯＨ、ＨＦなどをエッチング剤として使用するウェットエッチング工程を通じて第２マスク層２５の間にある犠牲層２１を除去する。この過程で、第２マスク層２５の間の半導体層２２が共にエッチングされつつ、直径の非常に小さい半導体ナノワイヤー２６が形成される。このように形成される半導体ナノワイヤー２６の直径は、ウェットエッチング工程の時間を調節して制御が可能である。このとき、第２マスク層２５の間の半導体層２２の下部にある犠牲層２１が除去されるため、前記半導体ナノワイヤー２６は、第２マスク層２５の下側にある半導体層２２の２辺部分の間に懸架されている形態となる。

次いで、残っている第２マスク層２５と酸化物層２４とを除去すれば、図３Ｉの断面図に示した構造が得られる。すなわち、第２マスク層２５と酸化物層２４とを除去すれば、半導体基板２０上に二つの半導体突出部２２ａ，２２ｂが形成されており、前記二つの半導体突出部２２ａ，２２ｂの間に半導体ナノワイヤー２６が連結されている構造となる。ここで、半導体基板２０と半導体突出部２２ａ，２２ｂとの間には、犠牲層２１が部分的に残っている。最後に、図３Ｊに示したように、前記半導体突出部２２ａ，２２ｂにそれぞれ第１及び第２電極２７ａ，２７ｂを形成する。

一方、ＬＥＤを完成するためには、半導体突出部２２ａ，２２ｂの両側及び半導体ナノワイヤー２６の両側がそれぞれＰタイプ及びＮタイプにドーピングされねばならない。このためのドーピング方法には、二つの方式がある。

まず、図４Ａに示したように、イオン注入及び拡散方法を通じてＮタイプのドーパントで第１及び第２半導体突出部２２ａ，２２ｂと半導体ナノワイヤー２６とを全体的にドーピングする。次いで、図４Ｂに示したように、第２半導体突出部２２ｂと前記第２半導体突出部２２ｂから延びた半導体ナノワイヤー２６の一部とにレジスト２８を塗布した後、その上にイオン注入及び拡散方法を通じてＰタイプのドーパントで全体的にドーピングする。これにより、第１半導体突出部２２ａと前記第１半導体突出部２２ａから延びた半導体ナノワイヤー２６の一部のみがＰタイプにドーピングされ、第２半導体突出部２２ｂと前記第２半導体突出部２２ｂから延びた半導体ナノワイヤー２６の残りの一部とはＮタイプを維持する。このようにＰ‐Ｎドーピングを行った後でレジスト２８を除去すれば、ＬＥＤが完成する。

他の方法として、図３Ａで半導体基板２０上に犠牲層２１と半導体層２２とを形成した後、第１マスク層２３を形成する前に前記半導体層２２をＰ‐Ｎドーピングすることもできる。すなわち、半導体層２２を形成した後、前記半導体層２２の一部をＰタイプにドーピングし、残りの一部をＮタイプにドーピングする。図５は、このようにドーピングされた半導体層２２を示している。ここで、半導体層２２のドーピング方法は、図４Ａ及び図４Ｂに示した方法をそのまま利用できる。このように半導体層２２をあらかじめドーピングした場合、図３Ｈ及び図３Ｉに示した過程で、それぞれＰタイプ及びＮタイプにドーピングされた第１及び第２半導体突出部２２ａ，２２ｂと半導体ナノワイヤー２６とが自然に形成される。

本発明は、発光ダイオード関連の技術分野に適用可能である。

本発明によるシリコンナノワイヤーを利用したＬＥＤの構造を概略的に示す斜視図である。 複数のシリコンナノワイヤーを備える本発明によるＬＥＤの平面図である。 本発明によるシリコンナノワイヤーを利用したＬＥＤの例示的な製造方法を順次に示す図面である。 本発明によるシリコンナノワイヤーを利用したＬＥＤの例示的な製造方法を順次に示す図面である。 本発明によるシリコンナノワイヤーを利用したＬＥＤの例示的な製造方法を順次に示す図面である。 本発明によるシリコンナノワイヤーを利用したＬＥＤの例示的な製造方法を順次に示す図面である。 本発明によるシリコンナノワイヤーを利用したＬＥＤの例示的な製造方法を順次に示す図面である。 本発明によるシリコンナノワイヤーを利用したＬＥＤの例示的な製造方法を順次に示す図面である。 本発明によるシリコンナノワイヤーを利用したＬＥＤの例示的な製造方法を順次に示す図面である。 本発明によるシリコンナノワイヤーを利用したＬＥＤの例示的な製造方法を順次に示す図面である。 本発明によるシリコンナノワイヤーを利用したＬＥＤの例示的な製造方法を順次に示す図面である。 本発明によるシリコンナノワイヤーを利用したＬＥＤの例示的な製造方法を順次に示す図面である。 本発明によるＬＥＤでシリコンナノワイヤーをドーピングしてＰ‐Ｎ接合を形成する過程を示す図面である。 本発明によるＬＥＤでシリコンナノワイヤーをドーピングしてＰ‐Ｎ接合を形成する過程を示す図面である。 シリコンナノワイヤーが形成される部分をあらかじめドーピングした基板の形態を示す断面図である。

符号の説明

１０ ＬＥＤ
１１ 半導体基板
１２ 第１半導体突出部
１３ 第２半導体突出部
１４ 半導体ナノワイヤー
１５ 第１電極
１６ 第２電極

Claims (15)

1. 半導体基板と、
   前記半導体基板の上面で互いに対向して配置された第１及び第２半導体突出部と、
   前記第１半導体突出部と前記第２半導体突出部との間に懸架された半導体ナノワイヤーと、
   前記第１及び第２半導体突出部の上面にそれぞれ形成された第１及び第２電極と、を備えることを特徴とする発光ダイオード。
2. 前記第１半導体突出部と前記第１半導体突出部から延伸した前記半導体ナノワイヤーの一部とがＰタイプにドーピングされており、前記第２半導体突出部と前記第２半導体突出部から延伸した前記半導体ナノワイヤーの残りの一部とがＮタイプにドーピングされていることを特徴とする請求項１に記載の発光ダイオード。
3. 前記第１半導体突出部と前記第２半導体突出部との間に複数の半導体ナノワイヤーが配列されていることを特徴とする請求項２に記載の発光ダイオード。
4. 前記半導体ナノワイヤーのそれぞれの直径が同じであることを特徴とする請求項３に記載の発光ダイオード。
5. 前記半導体ナノワイヤーのそれぞれの直径が異なることを特徴とする請求項３に記載の発光ダイオード。
6. 前記半導体基板と、前記第１及び第２半導体突出部と、前記半導体ナノワイヤーとの半導体は、シリコン、ゲルマニウム、ＩＩＩ−Ｖ族化合物半導体またはＩＩ−ＶＩ族化合物半導体のうちいずれか一つであることを特徴とする請求項１に記載の発光ダイオード。
7. 前記半導体ナノワイヤーの直径は、１０ｎｍより小さいことを特徴とする請求項６に記載の発光ダイオード。
8. 前記半導体ナノワイヤーの直径は、５ｎｍより小さいことを特徴とする請求項７に記載の発光ダイオード。
9. 半導体基板上に犠牲層、半導体層及び第１マスク層を順次に形成し、前記第１マスク層の両側エッジを第１方向にエッチングして除去する工程と、
   前記半導体基板、前記犠牲層及び前記半導体層の側面と前記半導体層の上面とを覆うように酸化物層を形成する工程と、
   前記酸化物層上に第２マスク層を形成し、前記第２マスク層の中心を前記第１方向に直角である第２方向にエッチングして除去する工程と、
   前記犠牲層の上面が表れるまで、前記第２マスク層と前記酸化物層との間の前記第１マスク層及び前記半導体層をエッチングして、前記半導体基板の上面の両側に第１及び第２半導体突出部を形成する工程と、
   前記第２マスク層間の前記酸化物層を除去する工程と、
   前記第２マスク層間の前記犠牲層を除去すると共に、前記第１半導体突出部と前記第２半導体突出部との間の前記半導体層をエッチングして半導体ナノワイヤーを形成する工程と、
   残っている前記第１及び第２マスク層、前記酸化物層を除去する工程と、
   前記第１及び第２半導体突出部上にそれぞれ第１及び第２電極を形成する工程と、を含むことを特徴とする発光ダイオードの製造方法。
10. 前記第１半導体突出部と前記第１半導体突出部から延伸する前記半導体ナノワイヤーの一部とをＰタイプにドーピングし、前記第２半導体突出部と前記第２半導体突出部から延伸する前記半導体ナノワイヤーの残りの一部とをＮタイプにドーピングする工程をさらに含むことを特徴とする請求項９に記載の発光ダイオードの製造方法。
11. 前記ドーピングする工程は、
    前記第１及び第２半導体突出部と前記半導体ナノワイヤーとを全体的にＮタイプにドーピングする工程と、
    前記第２半導体突出部と前記第２半導体突出部から延伸する前記半導体ナノワイヤーの一部とをレジストで覆う工程と、
    前記第１半導体突出部と前記第１半導体突出部から延伸する前記半導体ナノワイヤーの一部とをＰタイプにドーピングする工程と、
    前記レジストを除去する工程と、を含むことを特徴とする請求項１０に記載の発光ダイオードの製造方法。
12. 前記第１マスク層を形成する前に、前記半導体層の一部をＰタイプにドーピングし、前記半導体層の残りの一部をＮタイプにドーピングすることを特徴とする請求項９に記載の発光ダイオードの製造方法。
13. 前記半導体基板及び前記半導体層の半導体は、シリコン、ゲルマニウム、ＩＩＩ−Ｖ族化合物半導体またはＩＩ−ＶＩ族化合物半導体のうちいずれか一つであることを特徴とする請求項９に記載の発光ダイオードの製造方法。
14. 前記半導体ナノワイヤーの直径は、１０ｎｍより小さいことを特徴とする請求項１３に記載の発光ダイオードの製造方法。
15. 前記半導体ナノワイヤーの直径は、５ｎｍより小さいことを特徴とする請求項１４に記載の発光ダイオードの製造方法。

Images