JP2008282189A - Debugging system and information processor - Google Patents
Debugging system and information processor Download PDFInfo
- Publication number
- JP2008282189A JP2008282189A JP2007125290A JP2007125290A JP2008282189A JP 2008282189 A JP2008282189 A JP 2008282189A JP 2007125290 A JP2007125290 A JP 2007125290A JP 2007125290 A JP2007125290 A JP 2007125290A JP 2008282189 A JP2008282189 A JP 2008282189A
- Authority
- JP
- Japan
- Prior art keywords
- debugging
- terminal device
- debug
- external terminal
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Stored Programmes (AREA)
Abstract
Description
本発明は、制御プログラムによって各種動作制御が実行される携帯端末装置等の情報処理装置に関し、特に装置内蔵の制御プログラムのデバッグあるいは性能測定技術に関する。 The present invention relates to an information processing apparatus such as a portable terminal device in which various operation controls are executed by a control program, and more particularly to a debugging or performance measurement technique for a control program built in the apparatus.
携帯電話機等の携帯端末装置の開発段階におけるデバッグ評価ではＩＣＥ（In- Circuit Emulator）が使用されるが、通常、ＩＣＥを使用してデバッグを行う場合には、携帯端末装置内のＣＰＵを取り除いてＩＣＥと接続可能な評価用チップを作製し、目的の制御対象である機器にこの評価用チップを搭載した状態でＩＣＥと接続して、デバッグのための各種処理を実行している。 ICE (In-Circuit Emulator) is used for debugging evaluation at the development stage of mobile terminal devices such as mobile phones. Normally, when debugging using ICE, the CPU in the mobile terminal device is removed. An evaluation chip that can be connected to the ICE is manufactured, connected to the ICE in a state in which the evaluation chip is mounted on a device that is a target control target, and various processes for debugging are executed.
しかし、ＩＣＥを用いてデバッグを行うためには特別に評価用チップを作製する必要があり、また、性能測定を行う場合、搭載されるソフトウェアに測定用コードを組み込む必要があるため効率的ではない。さらに、制御用電子装置が組み込まれてしまった装置の形態になると、ＩＣＥを接続することができないため不具合解析に支障がでてくる。一方で、ＭＰＵの高周波数化および装置機能（ソフトウェア）の高機能化・複雑化が進む中で、装置要件として性能を確保することが重要となってきている。 However, in order to perform debugging using ICE, it is necessary to produce a special evaluation chip, and when performing performance measurement, it is necessary to incorporate measurement code into the installed software, which is not efficient. . Further, when the control electronic device is incorporated, the ICE cannot be connected, and trouble analysis is hindered. On the other hand, as MPU frequency increases and device functions (software) increase in functionality and complexity, it is important to ensure performance as device requirements.
このような問題を解消する手段として、デバッグツールから入力されたデバッグコマンドを実行するためのオンチップデバッグ機能を有する内部デバッグモジュールを内蔵するマイクロコンピュータを備え、デバッグ時に、該マイクロコンピュータ内のデバッグ処理用プログラム格納ＲＯＭに格納されているデバッグ用プログラムを実行することによって所望のデバッグを行う技術が提案されている（例えば特許文献１、２等参照）。
As means for solving such a problem, a microcomputer including an internal debug module having an on-chip debug function for executing a debug command input from a debug tool is provided, and debugging processing in the microcomputer is performed during debugging. There has been proposed a technique for performing desired debugging by executing a debugging program stored in a storage program storage ROM (see, for example,
上記特許文献に記載のデバッグシステムによれば、ホストコンピュータからの指令に応じて、マイクロコンピュータ内部に組み込まれたデバッグ用プログラムを実行させることにより、ＩＣＥを用いることなくデバッグが可能となるが、上記特許文献に記載のデバッグシステムでは、デバッグ処理用プログラムをＲＯＭとして内蔵する構成となっているために、用途（例えば実行結果情報取得やバス性能測定など）によってデバッグ処理の内容を変更することが困難である。 According to the debugging system described in the above-mentioned patent document, debugging can be performed without using ICE by executing a debugging program incorporated in the microcomputer in response to a command from the host computer. Since the debugging system described in the patent document has a configuration in which a debugging processing program is built in as a ROM, it is difficult to change the contents of the debugging processing depending on the use (for example, execution result information acquisition or bus performance measurement). It is.
ＲＯＭに予め処理の内容に応じた各種デバッグ用プログラムを格納しておくことにより、ＣＰＵが各種のデバッグを実行できるようにすることは可能であるが、デバッグ用プログラムを格納するための専用メモリ容量を大きくする必要があり、その分コストが増加するという問題が生ずる。 It is possible to allow the CPU to execute various types of debugging by storing various types of debugging programs corresponding to the processing contents in the ROM in advance, but a dedicated memory capacity for storing the debugging programs Therefore, there is a problem that the cost increases accordingly.
本発明は、上記問題点に鑑み、デバッグ処理用プログラムの内容を用途に応じて容易に変更可能にし、比較的低コストで各種デバッグを実行可能にする手段を提供することにある。 The present invention has been made in view of the above-described problems, and provides a means for making it possible to easily change the contents of a program for debugging processing according to applications and to execute various types of debugging at a relatively low cost.
本発明のデバッグシステムは、装置に実装された各種制御プログラムを格納するＲＯＭと、該ＲＯＭに格納された各種制御プログラムを実行するＣＰＵおよび該ＣＰＵにより実行制御されるデバッグモジュールを備えたオンチップデバッグ機能付きマイクロプロセッサと、前記ＣＰＵが前記ＲＯＭに格納された各種制御プログラムを実行する際に作業領域として使用するＲＡＭを備えている情報処理装置と、該情報処理装置に実装された前記制御プログラムのデバッグあるいは性能測定を行う機能を有する外部端末装置と、前記マイクロプロセッサと接続されて前記外部端末装置との間のインタフェース機能を有する通信Ｉ／Ｆとによって構成され、前記ＣＰＵに、前記外部端末装置から前記通信Ｉ／Ｆを介して転送されたデバッグ処理用プログラムを前記ＲＡＭの所定領域に格納する処理と、該ＲＡＭから前記デバッグ処理用プログラムを読み出して実行することにより前記デバッグモジュールを制御して前記外部端末装置から指定されたデバッグあるいは性能評価のためのデータを取得して前記外部端末装置へ送信する処理を実行させる手段を備えていることを特徴としている。 The debug system of the present invention includes a ROM that stores various control programs installed in the apparatus, a CPU that executes various control programs stored in the ROM, and a debug module that is controlled by the CPU. A microprocessor with a function; an information processing apparatus including a RAM used as a work area when the CPU executes various control programs stored in the ROM; and the control program installed in the information processing apparatus. An external terminal device having a function of performing debugging or performance measurement, and a communication I / F connected to the microprocessor and having an interface function with the external terminal device, the CPU including the external terminal device Debug processing program transferred via the communication I / F from A process for storing a program in a predetermined area of the RAM, and for debugging or performance evaluation designated from the external terminal device by controlling the debug module by reading and executing the debug processing program from the RAM Means is provided for executing processing for acquiring data and transmitting it to the external terminal device.
また本発明の情報処理装置は、実装された各種制御プログラムを格納するＲＯＭと、該ＲＯＭに格納された各種制御プログラムを実行するＣＰＵおよび該ＣＰＵにより実行制御されるデバッグモジュールを備えたオンチップデバッグ機能付きマイクロプロセッサと、前記ＣＰＵが前記ＲＯＭに格納された各種制御プログラムを実行する際に作業領域として使用するＲＡＭと、前記ＣＰＵに、外部端末装置から通信Ｉ／Ｆを介して転送されたデバッグ処理用プログラムを前記ＲＡＭの所定領域に格納する処理、および該ＲＡＭから読み出した前記デバッグ処理用プログラムに従って前記デバッグモジュールを制御することにより前記外部端末装置から指定されたデバッグあるいは性能評価のためのデータを取得して前記外部端末装置へ送信する処理を実行させる手段を備えていることを特徴としている。 The information processing apparatus according to the present invention includes an on-chip debug including a ROM that stores various control programs that are mounted, a CPU that executes the various control programs stored in the ROM, and a debug module that is controlled by the CPU. Microprocessor with function, RAM used as a work area when the CPU executes various control programs stored in the ROM, and debug transferred from the external terminal device to the CPU via a communication I / F Processing for storing a processing program in a predetermined area of the RAM, and data for debugging or performance evaluation designated from the external terminal device by controlling the debug module according to the debugging processing program read from the RAM Is acquired and transmitted to the external terminal device It is characterized in that it comprises a means for executing the management.
本発明の情報処理装置は、好適には携帯電話機等の携帯端末装置として実現可能である。 The information processing apparatus of the present invention can be preferably realized as a mobile terminal device such as a mobile phone.
本発明によれば、携帯端末装置等の情報処理装置に対して、ＩＣＥを使用することなくデバッグが可能となり、また装置要件として重要性を増してきている性能面での評価が装置の形態で、搭載されるソフトウェアに変更を加えることなく行うことが可能となる。 According to the present invention, it is possible to debug an information processing apparatus such as a portable terminal apparatus without using an ICE, and the evaluation in terms of performance, which is becoming increasingly important as an apparatus requirement, is in the form of the apparatus. This can be done without changing the installed software.
さらに本発明では、デバッグ処理用プログラムを外部端末装置から転送して実行させる形態としているので、デバッグ処理用プログラムの内容を用途（たとえば実行結果取得やバス性能測定など）に応じて容易に変更することができる。 Furthermore, in the present invention, since the debug processing program is transferred from the external terminal device and executed, the contents of the debug processing program can be easily changed according to the use (for example, execution result acquisition or bus performance measurement). be able to.
また本発明は、デバッグ機能をオンチップ化したＭＰＵを搭載した情報処理装置において、装置（商品）レベルでの性能測定やデバッグ評価に対して容易に適用可能である。 Further, the present invention can be easily applied to performance measurement and debug evaluation at the device (product) level in an information processing apparatus equipped with an MPU having an on-chip debugging function.
図１は、本発明を携帯端末装置に適用した実施例を示すブロック構成図である。 FIG. 1 is a block diagram showing an embodiment in which the present invention is applied to a portable terminal device.
図１において、本実施例の携帯端末装置１は、オンチップデバッグ機能を備えたマイクロプロセッサ（ＭＰＵ）１０と、該携帯端末装置１に搭載されたソフトウェアが格納されているＲＯＭ２０と、該ＲＯＭ２０に格納されたソフトウェアをマイクロプロセッサ１０が実行する際に作業領域として使用するとともに、外部（ＰＣ）端末装置３からダウンロードされてマイクロプロセッサ１０により実行されるデバッグ用あるいは性能測定用のプログラムが格納されるＲＡＭ３０を備えている。
In FIG. 1, a
マイクロプロセッサ１０は、ＲＯＭ２０に格納されているソフトウェア（制御プログラム）を実行するとともに、ＲＡＭ３０に格納されたデバッグ用あるいは性能測定用のプログラムを実行するＣＰＵ１１と、ＣＰＵ１１がデバッグ用あるいは性能測定用のプログラムを実行する際にＣＰＵ１１により制御されて、ＭＰＵ１０内の任意のハードウェアモジュールのバスアクセスを監視しそのアクセス数をカウントする機能、ＯＳの任意のプロセスを監視しその実行時間をカウントする機能、ＭＰＵの任意のハードウェアイベントを監視しそのイベント発生時のレジスタ内容やメモリ内容およびイベントまでの実行履歴を保存する機能を有するデバッグモジュール１２を備えている。
The
そのためデバッグモジュール１２には、ＭＰＵ１０内の任意のハードウェアモジュールのバスアクセスを監視しそのアクセス数をカウントするカウンタ部１２１と、ＭＰＵ１０の任意のハードウェアイベントを監視するイベント制御部１２２と、イベント発生時のレジスタ内容やメモリ内容およびイベントまでの実行履歴を保存する内部メモリ１２３を備えている。
Therefore, the
デバッグ用あるいは性能測定用のプログラムは、携帯端末装置側のシステムが起動した状態であれば、外部端末装置の通信機能（ＵＳＢなど）を用いて、外部端末装置３から通信インタフェース（Ｉ／Ｆ）２を介して適宜携帯端末装置１に転送することができる。外部端末装置３は、デバッグ用あるいは性能測定用のプログラムを携帯端末装置１へ転送し、該プログラムに従って実行された結果の情報をデバッグモジュールから受信して処理する。
A program for debugging or performance measurement is a communication interface (I / F) from the
次に、図１を参照して本実施例の動作について説明する。 Next, the operation of this embodiment will be described with reference to FIG.
まず、外部端末装置３からデバッグあるいは性能測定を行うためのプログラムが通信インタフェース（Ｉ／Ｆ）２を介して携帯端末装置１に転送され、携帯端末装置１内のＲＡＭ３０に格納される。携帯端末装置１のＣＰＵ１１は、ＲＡＭ３０からこのプログラムを読み出し、プログラムの目的に応じた設定をデバッグモジュール１２に対して行い、プログラムに従ってデバッグモジュール１２の動作制御を開始する。
First, a program for performing debugging or performance measurement from the
性能測定では、前記プログラムがカウンタ値を定期的にデバッグモジュール１２のカウンタレジスタから読み出し、通信Ｉ／Ｆ２を介して外部端末装置３へ転送する。デバッグモジュール１２は、メモリ(フラッシュＲＯＭやＲＡＭ)へのアクセス累積カウンタ（カウンタ部）１２１を有しており、この累積カウンタを定期的(一定周期)で読み出すと、一定周期単位でメモリにどれだけのアクセスを行っているかがわかるため、どれだけのアクセス性能があるかを測定することができる。
In the performance measurement, the program periodically reads the counter value from the counter register of the
また、デバッグでは、デバッグモジュール１２の内部メモリ１２３に保存されたレジスタ情報・実行履歴情報を読み出し、通信Ｉ／Ｆ２を介して外部端末装置３へ転送する。外部端末装置３では、デバッグモジュール１２から転送された性能測定情報やデバッグ情報を処理する。
In debugging, the register information / execution history information stored in the
このように本実施例では、ＭＰＵ１０がもつデバッグモジュール１２の機能を用い、外部端末装置３から転送され実行されるプログラムによりデバッグあるいは性能測定を行うことができる構成になっているため、評価ボードだけでなく装置の形態となってもＩＣＥを使用することなく、さらに装置に搭載されたソフトウェアに変更を加えることなく、デバッグ作業・性能検証作業を実施することができる。
As described above, in this embodiment, the function of the
即ち本実施例では、目的（デバッグあるいは性能測定）に応じた作業を実施するソフトウェアモジュールを外部端末装置３から携帯端末装置１のＲＡＭに転送して格納し、携帯端末装置１のＯＳの機能を使ってそのソフトウェアモジュールが起動される。ＯＳの機能は、通信Ｉ／Ｆ２を介してリモート接続された外部端末装置３から操作することができるので、動的にソフトウェアモジュールを起動させることができ、既に搭載されているソフトウェアに変更を加える必要はない。
In other words, in this embodiment, a software module that performs work according to the purpose (debugging or performance measurement) is transferred from the
また、デバッグモジュール１２の機能として、メモリ(フラッシュＲＯＭ、ＲＡＭ)アクセスのカウント機能、任意のイベント(割込み)にトラップをかける機能およびイベントまでの実行履歴の保存機能を備えることにより、外部（ＰＣ）端末から転送されるプログラムによって、デバッグあるいは性能測定ができるので、用途に応じて外部（ＰＣ）端末から転送されるプログラムを容易に変更すことができ、またリアルタイムに、装置からデバッグ情報や性能測定情報を取得することができる。
In addition, the
１ 携帯端末装置
２ 通信Ｉ／Ｆ
３ 外部端末装置
１０ マイクロプロセッサ（ＭＰＵ）
１１ ＣＰＵ
１２ デバッグモジュール
１３ 内部バス
２０ ＲＯＭ
３０ ＲＡＭ
４０ 外部バス
１２１ カウンタ部
１２２ イベント制御部
１２３ 内部メモリ
1 Mobile terminal device 2 Communication I / F
3 External
11 CPU
12
30 RAM
40
Claims (6)
The information processing apparatus according to claim 4, wherein the information processing apparatus is a mobile terminal device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007125290A JP2008282189A (en) | 2007-05-10 | 2007-05-10 | Debugging system and information processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007125290A JP2008282189A (en) | 2007-05-10 | 2007-05-10 | Debugging system and information processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008282189A true JP2008282189A (en) | 2008-11-20 |
Family
ID=40142958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007125290A Withdrawn JP2008282189A (en) | 2007-05-10 | 2007-05-10 | Debugging system and information processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008282189A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012141906A (en) * | 2011-01-06 | 2012-07-26 | Nec Access Technica Ltd | Debug object device, debug information output system, debug information output method and debug information output program |
| US8999583B2 (en) | 2009-12-24 | 2015-04-07 | Sony Corporation | Lithium-ion secondary battery, anode for lithium-ion secondary battery, power tool, electric vehicle and energy storage system |
-
2007
- 2007-05-10 JP JP2007125290A patent/JP2008282189A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8999583B2 (en) | 2009-12-24 | 2015-04-07 | Sony Corporation | Lithium-ion secondary battery, anode for lithium-ion secondary battery, power tool, electric vehicle and energy storage system |
| JP2012141906A (en) * | 2011-01-06 | 2012-07-26 | Nec Access Technica Ltd | Debug object device, debug information output system, debug information output method and debug information output program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Feng et al. | {P2IM}: Scalable and hardware-independent firmware testing via automatic peripheral interface modeling | |
| US9367446B2 (en) | Computer system and data recovery method for a computer system having an embedded controller | |
| JP5270330B2 (en) | Multicore microcomputer system simulation method and simulation apparatus | |
| RU2008129125A (en) | METHOD FOR DOWNLOADING THE HOST DEVICE FROM THE MMC / SD DEVICE, THE HOST DEVICE LOADING FROM THE MMC / SD DEVICE AND THE MMC / SD DEVICE FROM WHICH THE HOST DEVICE CAN BE DOWNLOADED | |
| JP2004227588A (en) | Sdio card development system | |
| CN104021060A (en) | BMC serial port debugging system and method | |
| US7500147B2 (en) | Test system and method | |
| WO2008024701A2 (en) | System and method for testing software code for use on a target processor | |
| JP2008282189A (en) | Debugging system and information processor | |
| CN105224453A (en) | The automatic test approach of system compatibility and device | |
| JP4024026B2 (en) | Semiconductor device and evaluation device | |
| Feng et al. | P $^ 2$ IM: Scalable and Hardware-independent Firmware Testing via Automatic Peripheral Interface Modeling (extended version) | |
| US20110138231A1 (en) | High compression program flow trace | |
| JP2005332030A (en) | Controller | |
| JP2006235695A (en) | Target system, debugging system, integrated circuit device, micro computer and electronic device | |
| KR100952762B1 (en) | Real-time debugging method of digital signal processor | |
| JP2006293560A (en) | Debugging system and debugging method | |
| JP6142182B2 (en) | Integrated circuit device | |
| US20100205598A1 (en) | Method for installing operating system in computer | |
| KR20120126760A (en) | Apparatus and method for providing application service using external memory | |
| US11698875B2 (en) | IC, monitoring system and monitoring method thereof | |
| US9710352B2 (en) | Microcontroller with integrated monitoring capabilities for network applications | |
| JP2004102324A (en) | Interrupt program module, recording medium storing the module and computer capable of interrupt processing | |
| CN104199760A (en) | Method for monitoring computer crash with EC SCI function | |
| CN107168895B (en) | Method, bridge piece and system for controlling external equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090701 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100803 |