JP2008277360A - 電子部品実装方法 - Google Patents
電子部品実装方法 Download PDFInfo
- Publication number
- JP2008277360A JP2008277360A JP2007116276A JP2007116276A JP2008277360A JP 2008277360 A JP2008277360 A JP 2008277360A JP 2007116276 A JP2007116276 A JP 2007116276A JP 2007116276 A JP2007116276 A JP 2007116276A JP 2008277360 A JP2008277360 A JP 2008277360A
- Authority
- JP
- Japan
- Prior art keywords
- flux
- electronic component
- hole
- terminal portions
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】クリーム半田を用いた配線基板上での半田接合において、半田接合不良なく接合することを目的とする。
【解決手段】隣接する接合端子部2a,2bに挟まれた領域に孔9を設けることで、半田の溶融時に熱だれを起すフラックスを孔9に逃がして広がりを防止する。
【選択図】図1
【解決手段】隣接する接合端子部2a,2bに挟まれた領域に孔9を設けることで、半田の溶融時に熱だれを起すフラックスを孔9に逃がして広がりを防止する。
【選択図】図1
Description
本発明は、ICチップ、チップコンデンサ、圧電素子等の電子部品を配線基板上に実装して電子回路基板を得るための電子部品実装方法に関するものである。
従来、電子部品には配線基板の電極に接合するための接合用電極として、パッケージ周囲にガルウイング状に広がるリード端子を備えるものが知られている。例えばQFP( Quad Flat Pack )などである。この種の電子部品において、パッケージ周囲に広がるリード端子の強度をある程度維持しながらリード端子数(I/O数)を増加させるためには、パッケージサイズを大型化せざるを得ない。
そこで、近年においては複数の接合用電極をパッケージ下面にアレイ状に配設した下面電極方式の電子部品が主流になりつつなる。例えば、LGA( Land Grid Array )、BGA( Ball Grid Array )、CSP( Chip Size Package )などである。これらの電子部品では扁平な接合用電極をパッケージ下面にアレイ状に配設することにより、パッケージを大型化することなくI/O数を増加させることが出来る。
かかる下面電極方式の電子部品については、クリーム半田を用いて配線基板上に実装するのが一般的である。具体的には、先ず、印刷マスクを用いた印刷法により、配線基板の配線パターン内における複数の基板電極上にそれぞれクリーム半田を印刷する。次に電子部品を配線基板上に印刷されたクリーム半田の上に載置する。そしてリフロー工程にて、配線基板を電子部品と共にリフロー炉に入れて加熱して、クリーム半田内の導電性接合材である半田粒を溶融させる。この後、溶融半田を冷却により固化させることで、配線基板上の基板電極と電子部品の接合用電極とを接合する。
このような電子部品実装方法では、電子部品の材質と配線基板の材質とで熱膨張率が異なると、加熱を伴うリフロー工程において互いの電極の相対位置がずれることにより、接合位置ズレを引き起こしてしまうおそれがある。電子機器の小型化に伴って、より微細ピッチな接合が求められていく傾向にある近年においては、僅かな熱膨張率の違いが大きな接合位置ズレとなって現れるようになっていくと予想される。
別の従来の電子部品実装方法としては、クリーム半田だけをレーザ光を照射して溶かして半田付けを行う電子部品実装方法が知られている。この電子部品実装方法によれば、電子部品や配線基板を全体的に加熱するのではなく、電極やその周辺の箇所を局所的に加熱するだけなので、互いの熱膨張率の違いによる接合位置ズレを抑えることが可能である。
特開2006−303356公報
しかしながら、レーザ光を照射してクリーム半田だけを溶かして半田付けを行う電子部品実装方法でも、電子部品と配線基板との接合不良を引き起こしたり、半田不良を発生させるおそれがある。
一般に、クリーム半田は微小な粒子の半田ボールとフラックスで構成され、フラックスの中に半田ボールが分散している状況にある。フラックスは塗布性の向上と接合面の酸化皮膜除去を目的としている。フラックスは常温では粘度が高く、クリーム半田を塗布した場合、塗布時の形状をほぼ保つことが出来る程度の粘性を持つ。
図8(a)に示すように、配線基板1に隣接して設けた接合端子部2a,2bにクリーム半田3を付け、このクリーム半田3をレーザ光4で加熱すると、先ず、クリーム半田3の中のフラックスの粘度が急激に低下し、クリーム半田3を付けた接合端子部2a,2bよりフラックスが滲み広がってしまう。
この時、滲み広がったフラックス5は図8(b)に示すように、隣接する接合端子部2a,2bにまで広がることがある。この場合には、フラックス5が広がる際に、クリーム半田3の中の半田粒子6もフラックス5の流れに引き連れられ、隣接する接合端子部2a,2bにまで広がってしまい、図8(c)に示すように接合端子部2aと接合端子部2bの間で半田粒子6が溶融してしまい、本来は開放しておかなければならない部分が半田7で短絡して不良となる。
短絡してない場合であっても、図8(c)に示すように半田7が溶融すると、レーザ照射部の温度が急激に上昇して、一度広がったクリーム半田は溶融と共に温度の高い領域に凝集し、隣接する接合端子部2aまたは接合端子部2bに未溶融のクリーム半田が存在する場合には、一度広がったクリーム半田の凝集に引きつられるように引き込まれてしまう。そうした場合、図8(d)の接合端子部2aに見られるように、半田7のない(または極端に少ない)接合端子部が発生してしまい、電子部品(図示せず)を載置した場合には実装不良を引き起こしてしまう。
本発明は、電子部品と配線基板との半田不良・接合不良の発生を抑制することのできる電子部品実装方法および配線基板を提供することを目的とする。
本発明の電子部品実装方法は、配線基板に隣接して設けられた接合端子部に付けられたクリーム半田を加熱して溶融させて電子部品を前記基板に実装するに際し、前記配線基板には隣接して設けられた接合端子部で挟まれる領域に、少なくとも1つ以上の孔を予め形成し、加熱によって前記クリーム半田が熱だれを起こし、接合端子部の塗布領域から流れ広がったフフラックスを、前記孔に流して反対側の接合端子部の方に流れ出すことを防止することを特徴とする。
本発明の配線基板は、隣接して設けられた接合端子部で挟まれる領域に、前記接合端子部の塗布領域から流れ広がったフラックスを逃がす孔を形成したことを特徴とする。
この構成によると、加熱による熱だれによって広がり始めたフラックスは、隣接する接合端子部に浸入する前に、接合端子部の間に設けた孔に到達する。この孔に到達したフラックスは、高温状態であるため粘性が低下している。そのため、孔に毛細管現象により溜まって広がらない。
以下、本発明の電子部品実装方法を具体的な実施の形態に基づいて説明する。
(実施の形態1)
図1と図2は本発明の実施の形態1を示す。
(実施の形態1)
図1と図2は本発明の実施の形態1を示す。
図1(a)(b)は本発明の電子部品実装方法の実施に使用する配線基板を示している。
配線基板1の 接合端子部2aと接合端子部2bの間にクリーム半田3を使用して電子部品を実装しようとする場合に、配線基板1には、隣接して設けられた接合端子部2a,2bで挟まれる領域で、隣接する接合端子部2a,2bの間を二等分する線8の上に、貫通した孔9が形成されている。孔9の数は、少なくとも1つ以上であればよい。
配線基板1の 接合端子部2aと接合端子部2bの間にクリーム半田3を使用して電子部品を実装しようとする場合に、配線基板1には、隣接して設けられた接合端子部2a,2bで挟まれる領域で、隣接する接合端子部2a,2bの間を二等分する線8の上に、貫通した孔9が形成されている。孔9の数は、少なくとも1つ以上であればよい。
具体的には、接合端子部2a,2bは0.5mm角程度の大きさであり、0.5mm程度の間隔を空けて隣接するように設けられている。孔9は、直径0.2mmのものを8個設けている。
電子部品の実装に際しては、図2(a)に示すように、接合端子部2a,2bの一つの当りに、クリーム半田3を1mg程度塗布する。その後、クリーム半田溶融のための加熱を行う。この時、クリーム半田を用いた半田付けであるため、非接触式の加熱方法が望ましく、本実施例ではレーザ光4を用いて加熱し、クリーム半田3を溶融させた。この時、急激な加熱はクリーム半田3の突沸を招くため段階的な加熱が望ましい。本実施例では、予備加熱と本加熱を設けており、予備加熱では1Wのパワーのレーザ光4を3秒程度照射し、その後、本加熱として4Wのパワーのレーザ光4を3秒程度照射している。
予備加熱の時点でクリーム半田3は、図2(b)に示すように熱だれを起こし、塗布していた領域から流れ広がるが、フラックス5が孔9に達すると、フラックス5が孔9の毛細管現象により孔9に充填されることで、隣接する接合端子部2a,2bにフラックスが流れ出ることがなくなり、本加熱の時点で、半田が溶融し電子部品の半田実装が可能となる。
また、接合端子部2a,2bの近傍に半田の融点よりも沸点の低いフラックスの溜りができるため、局所的に熱容量が上昇する。そうすることで、別工程での再加熱等の熱履歴に対する耐性が向上するため、半田接合不良を防止することができる。
このようにして、図2(c)に示すように接合端子部2a,2bの上に均等に半田7が残った状態を作り出すことができる。したがって、接合端子部2a,2bの上の溶融した半田7に電子部品を押し付けることで、良好に電子部品を接合端子部2a,2bの間に実装することができる。
なお、孔9の直径は50〜250μmで良好な効果を確認できたが、0.2mmとすることで、毛細管現象のためにフラックスが孔の深くまで浸入するため、除去できるフラックス52の量を最大にすることができる。また、孔9の数を複数個にすることで、除去できるフラックスの総量を制御しており、接合端子部2aと接合端子部2bの上の総面積に対して、孔9の開口総面積をその30%程度とすることで、隣接する接合端子部に到達するフラックスのみを除去できる。
0.2mmが一番よいとする根拠を図3〜図5に基づいて説明する。
図3に示すように、一方の接合端子部2bにクリーム半田3を塗布し、この塗布したクリーム半田3にレーザ光4を照射した場合に、接合端子部2bから接合端子部2aに5aで示すようにフラックスが流れ広がらないように一部を孔9に流して、5bで示すようにフラックスを配線基板1に残そうとした場合、孔9の直径が50〜200μmの時の、孔径と孔9に浸入するフラックスの浸入深さの関係を測定すると図4に示す結果が得られた。孔9の直径が大きくなるに伴い、浸入深さも大きくなる。200μmでピークとなり、200μmより大きな直径になると、逆に浸入深さが小さくなっている。
図3に示すように、一方の接合端子部2bにクリーム半田3を塗布し、この塗布したクリーム半田3にレーザ光4を照射した場合に、接合端子部2bから接合端子部2aに5aで示すようにフラックスが流れ広がらないように一部を孔9に流して、5bで示すようにフラックスを配線基板1に残そうとした場合、孔9の直径が50〜200μmの時の、孔径と孔9に浸入するフラックスの浸入深さの関係を測定すると図4に示す結果が得られた。孔9の直径が大きくなるに伴い、浸入深さも大きくなる。200μmでピークとなり、200μmより大きな直径になると、逆に浸入深さが小さくなっている。
次に、孔径と孔9に充填されるフラックス量の関係を図5に示す結果が得られた。フラックスの充填量はフラックスの除去量に相当する。200μmより大きな直径の場合には、充填されるフラックス量に大きな違いは見られないが、孔径が大きくした場合、基板強度の低下につながるため、200μmの孔径がもっとも最適となる。
また、接合端子部2aと接合端子部2bの上の総面積に対して、孔9の開口総面積をその30%程度とする根拠は、以下の理由による。
0.5mm角の接合端子部2a,2bに、0.1mgのペースト半田を塗布したとき、ペースト半田に含まれる金属は0.85mg程度となり、その体積は15×10−3mm3程度となる。ペースト半田に含有するフラックスの体積比率を50%とした場合、フラックスも15×10−3mm3程度程度含まれることになる。このフラックスが熱だれにより、隣接する接合端子部に達するように、満遍なくなく四方に広がった場合、隣接する接合端子部の中間に設けた孔9には、その半分程度を充填しなければならないと考えると、約15×10−3mm3のフラックスを充填できる孔を設けなければならない。200μm径の孔9を設けた場合、一つの孔9に2mmの深さまでフラックスが充填されると考えると、孔径200μmの孔を8個設ける必要がある。この時、孔9の表面積は、隣接する2つの接合端子部の総面積に対して約30%となる。
0.5mm角の接合端子部2a,2bに、0.1mgのペースト半田を塗布したとき、ペースト半田に含まれる金属は0.85mg程度となり、その体積は15×10−3mm3程度となる。ペースト半田に含有するフラックスの体積比率を50%とした場合、フラックスも15×10−3mm3程度程度含まれることになる。このフラックスが熱だれにより、隣接する接合端子部に達するように、満遍なくなく四方に広がった場合、隣接する接合端子部の中間に設けた孔9には、その半分程度を充填しなければならないと考えると、約15×10−3mm3のフラックスを充填できる孔を設けなければならない。200μm径の孔9を設けた場合、一つの孔9に2mmの深さまでフラックスが充填されると考えると、孔径200μmの孔を8個設ける必要がある。この時、孔9の表面積は、隣接する2つの接合端子部の総面積に対して約30%となる。
(実施の形態2)
図6(a)(b)は本発明の実施の形態2を示す。
図6では配線基板1の上に隣接して接合端子部2a,2bが形成されている。それらの接合端子部にはさまれた領域を3等分するような線8a,8b上に、孔9が2列に配置されている。クリーム半田3を溶融させるための加熱の方法は、実施の形態1に同じであるため省略する。
図6(a)(b)は本発明の実施の形態2を示す。
図6では配線基板1の上に隣接して接合端子部2a,2bが形成されている。それらの接合端子部にはさまれた領域を3等分するような線8a,8b上に、孔9が2列に配置されている。クリーム半田3を溶融させるための加熱の方法は、実施の形態1に同じであるため省略する。
本実施例では、接合端子部2a,2bは0.5mm角程度の大きさで0.5mm程度の間隔を空けて隣接するように設けられている。また接合端子部2に挟まれた領域に、配線基板1を貫通する直径0.2mmの孔が4個ずつ2列に合計8個設けられている。
隣接する接合端子部2a,2bのどちらか一方を加熱しクリーム半田3を溶融させた後、他方の接合端子部を加熱しクリーム半田を溶融させる場合は、この実施の形態のように接合端子部間に貫通孔を2列に配列させた方がよい。
このことを詳しく説明する。
一方の接合端子部の加熱により、熱だれを起したフラックスが孔9に充填され、加熱を停止すると共に、フラックスの温度も低下し、粘性が高くなる。その後、他方の接合端子部を加熱したときに熱だれによって広がったフラックスが貫通孔の位置に達したとしても、孔9が一列の場合には、粘性が高くなったフラックスが充填されているために毛細管現象による孔9へのフラックスの流れ込みが起こらず、フラックスが過剰に残ってしまい、半田接合不良を引き起こしてしまう。
一方の接合端子部の加熱により、熱だれを起したフラックスが孔9に充填され、加熱を停止すると共に、フラックスの温度も低下し、粘性が高くなる。その後、他方の接合端子部を加熱したときに熱だれによって広がったフラックスが貫通孔の位置に達したとしても、孔9が一列の場合には、粘性が高くなったフラックスが充填されているために毛細管現象による孔9へのフラックスの流れ込みが起こらず、フラックスが過剰に残ってしまい、半田接合不良を引き起こしてしまう。
孔9を2列に配した場合には、一方の接合端子部の加熱によって熱だれをおこしたフラックスは、加熱した接合端子部に近い側に配列された孔9に優先的に充填されるため、遠い側に配列された孔9にはフラックスが入らない状況となる。その後、他方の接合端子部を加熱し熱だれを起したフラックスはフラックスが未充填の状態の貫通孔に充填されることで、余分なフラックスが除去でき、半田接合不良を防止することができる。
また、接合部近傍に半田の融点よりも沸点の低いフラックス溜りができるため、局所的に熱容量が上昇する。そうすることで、別工程での再加熱等の熱履歴に対する耐性が向上するため、半田接合不良を防止することができる。
上記の各実施の形態において、レーザ光4の照射は、配線基板1の表面側から実施したが、配線基板1がレーザ光透過性の材料から形成されている場合には、図7に示すように配線基板1の裏面側から配線基板1を介してレーザ光4を接合端子部2a,2bに照射して、クリーム半田3を溶解する場合も同様である。
本発明は、ICチップ、チップコンデンサ、圧電素子等の電子部品を配線基板上に実装した各種の電子回路基板の信頼性の向上に寄与できる。
1 配線基板
2a,2b 接合端子部
3 クリーム半田
4 レーザ光
9 孔
2a,2b 接合端子部
3 クリーム半田
4 レーザ光
9 孔
Claims (7)
- 配線基板に隣接して設けられた接合端子部に付けられたクリーム半田を加熱して溶融させて電子部品を前記基板に実装するに際し、
前記配線基板には隣接して設けられた接合端子部で挟まれる領域に、少なくとも1つ以上の孔を予め形成し、
加熱によって前記クリーム半田が熱だれを起こし、接合端子部の塗布領域から流れ広がったフラックスを、前記孔に流して反対側の接合端子部の方に流れ出すことを防止する
電子部品実装方法。 - 孔を、隣接する接合端子部の間を二等分する線上に配置する
請求項1記載の電子部品実装方法。 - 孔を、隣接する接合端子部の間を3等分する線上に2列となるように配列する
請求項1記載の電子部品実装方法。 - 隣接する接合端子部の総面積に対して、孔の開口総面積を30%以上にする
請求項1記載の電子部品実装方法。 - 孔の直径を、50〜250μmにする
請求項1記載の電子部品実装方法。 - 隣接して設けられた接合端子部で挟まれる領域に、前記接合端子部の塗布領域から流れ広がったフラックスを逃がす孔を形成した
配線基板。 - 隣接する接合端子部の間隔が0.5mm程度で、孔の直径が、50〜250μmである
請求項6記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007116276A JP2008277360A (ja) | 2007-04-26 | 2007-04-26 | 電子部品実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007116276A JP2008277360A (ja) | 2007-04-26 | 2007-04-26 | 電子部品実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008277360A true JP2008277360A (ja) | 2008-11-13 |
Family
ID=40055008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007116276A Pending JP2008277360A (ja) | 2007-04-26 | 2007-04-26 | 電子部品実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008277360A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101076385B1 (ko) | 2011-03-17 | 2011-10-25 | 한국기계연구원 | 표면에너지 차이를 이용한 기판의 패터닝 방법 |
KR101093496B1 (ko) | 2010-01-19 | 2011-12-13 | 한국생산기술연구원 | 소수성 용액 주입을 이용한 패터닝 방법 |
-
2007
- 2007-04-26 JP JP2007116276A patent/JP2008277360A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101093496B1 (ko) | 2010-01-19 | 2011-12-13 | 한국생산기술연구원 | 소수성 용액 주입을 이용한 패터닝 방법 |
KR101076385B1 (ko) | 2011-03-17 | 2011-10-25 | 한국기계연구원 | 표면에너지 차이를 이용한 기판의 패터닝 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6076726A (en) | Pad-on-via assembly technique | |
US9545013B2 (en) | Flip chip interconnect solder mask | |
JP5160450B2 (ja) | 回路基板上への半導体部品の搭載方法 | |
JP4502690B2 (ja) | 実装基板 | |
JP5897584B2 (ja) | 半導体装置における鉛フリー構造 | |
TW201237976A (en) | Bump-on-lead flip chip interconnection | |
US6735857B2 (en) | Method of mounting a BGA | |
JP6772232B2 (ja) | プリント回路板及び電子機器 | |
CN102593067B (zh) | 焊点高度可控的平面栅格阵列封装互连结构及其制造方法 | |
JP2006303392A (ja) | プリント配線板と電子回路基板及びその製造方法 | |
JP2008277360A (ja) | 電子部品実装方法 | |
JP2011258749A (ja) | 電子部品の実装方法、電子部品の取り外し方法及び配線板 | |
JPS63273398A (ja) | プリント基板のリフロ−はんだ付け方法 | |
JP3913531B2 (ja) | スペーサー、及びこれを用いた実装方法 | |
JP2021007163A (ja) | プリント回路板及び電子機器 | |
JP2008218552A (ja) | 電子部品の実装基板および実装方法 | |
JP3983972B2 (ja) | 電子回路モジュール | |
JP6225193B2 (ja) | 電子部品実装体の製造方法 | |
JP2014175523A (ja) | プリント配線板 | |
TW200416987A (en) | Controlling adjacent solder pads bridge of BGA IC components | |
JP2795535B2 (ja) | 回路基板への電子部品実装方法 | |
JP2006041121A (ja) | リード端子付き電子部品及び電子部品の実装方法 | |
JP2001085832A (ja) | 電子部品実装構造とその実装方法 | |
JP2006024659A (ja) | 配線基板の製造方法 | |
JP2021077710A (ja) | 電子モジュールの製造方法、電子モジュール、及び電子機器 |