JP2008276569A - 情報処理装置 - Google Patents

情報処理装置 Download PDF

Info

Publication number
JP2008276569A
JP2008276569A JP2007120100A JP2007120100A JP2008276569A JP 2008276569 A JP2008276569 A JP 2008276569A JP 2007120100 A JP2007120100 A JP 2007120100A JP 2007120100 A JP2007120100 A JP 2007120100A JP 2008276569 A JP2008276569 A JP 2008276569A
Authority
JP
Japan
Prior art keywords
thread
processing
priority
information
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007120100A
Other languages
English (en)
Inventor
Yuichiro Aso
裕一郎 麻生
Nobuaki Inomata
信昭 猪俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007120100A priority Critical patent/JP2008276569A/ja
Priority to US12/106,143 priority patent/US20080271028A1/en
Publication of JP2008276569A publication Critical patent/JP2008276569A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5038Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the execution order of a plurality of tasks, e.g. taking priority or time dependency constraints into consideration
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00Indexing scheme relating to G06F9/00
    • G06F2209/50Indexing scheme relating to G06F9/50
    • G06F2209/5021Priority
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

【課題】定義の読み込みを変更するだけで優先度情報の設定が可能となる情報処理装置を提供する。
【解決手段】複数のスレッドの処理を行う際の各スレッドの処理のパラメータセットをスレッド優先度定義部50から読み出し、読み出されたパラメータセットを定義として読み込むことにより各スレッドの処理を行う。
【選択図】 図3

Description

本発明はパーソナルコンピュータのような情報処理装置に関し、特に動画再生機能を有する情報処理装置に関する。
一般的に、HD DVD等のメディア再生をサポートするソフトウェアでは、動画データの再生処理は、動画データの読み込みやデコード、描画等の処理等を行う複数のスレッドで構成されている。各スレッドのスケジューリングはオペレーティングシステムに任されている。このとき、ストリーミング等の重要な処理に十分な時間が与えられず、システムの性能が劣化する場合がある。例えば、描画スレッド処理中に他のスレッドの割り込みが発生し、描画がリアルタイムに間に合わずに、こま落ちが発生する場合がある。この対策として、オペレーティングシステムにスレッドの優先度を設定し、描画等の重要な処理を行うスレッドについては高い優先度を設定し、優先的に動作させる方法がある。例えば、特許文献1に開示されているように、機種毎に優先度情報を設定して複数のスレッドを処理する方法が開示されている。
特開平11−237993号公報
しかしながら、上述した技術であると、優先度情報の設定を変更する場合には、再度、リビルドを行う必要があり、煩雑である。
本発明は上述の事情を考慮してなされたものであり、リビルド等の煩雑な作業を伴わずに優先度の設定を変更することが可能となる情報処理装置を提供することを目的とする。
上記目的を達成するために、本発明の一態様によれば、動画データを再生するための複数のスレッドから構成される処理を行う情報処理装置であって、前記複数のスレッドの処理を行う際の各スレッドの処理の優先度を示す優先度情報を記憶する記憶手段と、前記記憶手段から優先度情報を読み出し、読み出された優先度情報を定義ファイルとして読み込み、該定義ファイルの優先度情報に従って前記各スレッドの処理を行う処理手段と、を具備することを特徴とする情報処理装置が提供される。
本発明によれば、リビルド等の煩雑な作業を伴わずに優先度の設定を変更することが可能となる。
以下、図面を参照して、本発明の実施形態を説明する。
まず、図1および図2を参照して、本発明の一実施形態に係る情報処理装置の構成について説明する。この情報処理装置は、例えば、ノートブック型パーソナルコンピュータ10として実現されている。
図1はノートブック型パーソナルコンピュータ10のディスプレイユニットを開いた状態における斜視図である。本コンピュータ10は、コンピュータ本体11と、ディスプレイユニット12とから構成されている。ディスプレイユニット12には、TFT−LCD(Thin Film Transistor Liquid Crystal Display)17から構成される表示装置が組み込まれており、そのLCD17の表示画面はディスプレイユニット12のほぼ中央に位置されている。
ディスプレイユニット12は、コンピュータ本体11に対して開放位置と閉塞位置との間を回動自在に取り付けられている。コンピュータ本体11は薄い箱形の筐体を有しており、その上面にはキーボード13、本コンピュータ10をパワーオン/パワーオフするためのパワーボタン14、入力操作パネル15、タッチパッド16、およびスピーカ18A,18Bなどが配置されている。
入力操作パネル15は、押されたボタンに対応するイベントを入力する入力装置であり、複数の機能をそれぞれ起動するための複数のボタンを備えている。これらボタン群には、本コンピュータ10のTV機能を制御するための操作ボタンも含まれている。
また、コンピュータ本体11の正面には、本コンピュータ10のTV機能を制御するリモコンユニットとの通信を実行するためのリモコンユニットインタフェース部20が設けられている。リモコンユニットインタフェース部20は、赤外線信号受信部などから構成されている。
本コンピュータ10は、地上波デジタルTV放送のような放送番組データを受信、再生することができる。コンピュータ本体11の右側面には、地上波デジタルTV放送用のアンテナ端子19が設けられている。
次に、図2を参照して、本コンピュータ10のシステム構成について説明する。
本コンピュータ10は、図2に示されているように、CPU101、ノースブリッジ102、主メモリ103、サウスブリッジ104、グラフィクスプロセッシングユニット(GPU)105、ビデオメモリ(VRAM)105A、サウンドコントローラ106、BIOS−ROM109、LANコントローラ110、ハードディスクドライブ(HDD)111、HD DVDドライブ112、インターネット接続部114、およびエンベデッドコントローラ/キーボードコントローラIC(EC/KBC)116等を備えている。
CPU101は本コンピュータ10の動作を制御するプロセッサであり、ハードディスクドライブ(HDD)111から主メモリ103にロードされる、オペレーティングシステム、および動画再生アプリケーション30等を実行する。また、CPU101は、BIOS−ROM109に格納されたBIOS(Basic Input Output System)も実行する。BIOSはハードウェア制御のためのプログラムである。
ノースブリッジ102はCPU101のローカルバスとサウスブリッジ104との間を接続するブリッジデバイスである。ノースブリッジ102には、主メモリ103をアクセス制御するメモリコントローラも内蔵されている。また、ノースブリッジ102は、PCI EXPRESS規格のシリアルバスなどを介してGPU105との通信を実行する機能も有している。
GPU105は本コンピュータ10のディスプレイモニタとして使用されるLCD17を制御する表示コントローラである。このGPU105によって生成される表示信号はLCD17に送られる。また、表示信号は、コンピュータ本体11に設けられたインタフェース3、4をそれぞれ介して外部のTV1、外部のHDMIモニタに送出することもできる。
サウスブリッジ104は、LPC(Low Pin Count)バス上の各デバイス、およびPCI(Peripheral Component Interconnect)バス上の各デバイスを制御する。また、サウスブリッジ104は、HDD111、DVDドライブ112を制御するためのIDE(Integrated Drive Electronics)コントローラを内蔵している。さらに、サウスブリッジ104は、サウンドコントローラ106との通信を実行する機能も有している。
サウンドコントローラ106は音源デバイスであり、再生対象のオーディオデータをスピーカ18A,18Bに出力する。
エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)116は、電力管理のためのエンベデッドコントローラと、キーボード(KB)13およびタッチパッド16を制御するためのキーボードコントローラとが集積された1チップマイクロコンピュータである。このエンベデッドコントローラ/キーボードコントローラIC(EC/KBC)116は、ユーザーによるパワーボタン14の操作に応じて本コンピュータ10をパワーオン/パワーオフする機能を有している。さらに、エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)116は、リモコンユニットインタフェース20との通信を実行する機能を有している。
次に図3は、動画再生アプリケーションの機能構成等を示したブロック図である。
動画再生アプリケーション30は、ソースフィルタ40,デコーダ41、レンダラフィリタ42、スレッド優先度調整部43、レジスタ等であるスレッド優先度定義部50等を備えている。さらに、スレッド優先度調整部43は、スレッド監視部45、スレッド優先度読み込み部44、スレッド優先度変更部46を備えている。
ソースフィルタ40は、デコードする動画データの管理および送信を行う。デコーダ41は、動画データのデコードを行う。レンダラフィリタ42は、デコードした動画データの描画を行う。スレッド優先度調整部43は、各スレッド処理の優先度を制御する。スレッド優先度定義部50は、レジストリ等であり、各スレッド処理の優先度情報のパラメータセットをテーブルとして記憶している。本実施形態では、優先度情報のパラメータセットを機種毎に組み込んで設定するのではなく、レジストリ等の外部から定義ファイルとして読み込むようにしている。スレッド監視部45は、各スレッド処理の負荷状態を監視し、最適な優先度を決定する。スレッド優先度読み込み部44は、予め定義されたスレッド処理の優先度情報をスレッド優先度定義部50から読み込む。スレッド優先度変更部46は、各スレッド処理を優先度情報に従い、スレッドの優先度を設定する。
次に、図4のフローチャートを参照して、本発明の実施形態に係る情報処理装置を適用した制御方法について説明する。なお、本発明には、例えば以下の2通りの処理が考えられるが、本実施形態では、1.の形態について説明する。
1.予めデフォルトの優先度情報のパラメータセットを読み込み、各スレッドの負荷状況に応じて、読み込むパラメータセットを変更する。
2.予め優先度情報のパラメータセットを読み込み、読み込んだパラメータセットで以降のスレッド処理を行う(スレッドの負荷状況に応じて、読み込むパラメータセットを変更しない)。
まず、予め、レジストリ等であるスレッド優先度定義部50に、図5に示すような各スレッドのパラメータセットを記憶する。例えば、「設定A」〜「設定D」の4通りを記憶する。
CPU101は、HDD111から主メモリ103に動画再生アプリケーション30をロードする。動画再生アプリケーション30のスレッド優先度調整部43のスレッド優先度読み込み部44は、予め定義されたスレッド処理の優先度情報のパラメータセットをスレッド優先度定義部50から読み込む(ステップS101)。例えば、スレッド処理の優先度情報のパラメータセットとしては、例えば、図5に示すように、複数の設定パラメータセットであるA〜Dの4通りがテーブルとして記憶されているものとする。例えば、デフォルトの設定を「設定B」とすると、ステップS101では、「設定B」を読み出し、スレッド優先度変更部46によって設定する。「設定B」では、例えば、動画データの描画スレッド(処理)は、優先度5、デコードフレームの送出(処理)は、優先度3、デコードスレッド(処理)は、優先度4、動画データのソース供給(処理)は、優先度3、そして、その他の処理(ユーザインターフェースの描画処理等)の優先度を2として設定する。
続いて、動画再生アプリケーション30は、動画再生処理を開始する(ステップS102)。上述した各スレッド処理、すなわち、動画データの描画スレッド、デコードフレームの送出、デコードスレッド、動画データのソース供給、その他の処理が順次行われる。ソースフィルタ40は、デコードする動画データの管理および送信(ソース供給、デコードフレームの送出)を行う。デコーダ41は、動画データのデコード(デコードスレッド)を行う。レンダラフィリタ42は、デコードした動画データの描画(描画スレッド)を行う。
スレッド優先度調整部43のスレッド監視部45は、上述した各スレッド(処理)の負荷状態に基づいて、最適な優先度を決定する。例えば、「設定B」の状態であるときに、動画データの再生にこま落ちが発生した場合は、「設定C」の定義を読み込むことにより、デコードフレームの送出(処理)の優先度を上げる。また、最適な優先度(パラメータセット)が決定された後は、この最適な優先度(パラメータセット)である「設定C」をデフォルトのパラメータセットとして、ステップS101で読み込むことも可能である。
このように、HD DVDプレーヤのような、複数のスレッドでタイミングを取りながら処理を行うシステムでは、各処理の重要度に応じたスレッド優先度のバランスが重要である。本実施形態では、各スレッド優先度のバランスをシステム内で最適に保つことができる。例えば、動作時に予め計測等により決定されたスレッド優先度のパラメータセットを読み込んで決定する方法と、システムの状況から判断して最適値に自動調整する方法がある。精度は予め測定により決定したパラメータの方が精度が高く設定できるが、不特定の環境では、自動調整機能が有効である。
以上、本発明を用いることにより、動画データの再生の負荷状況に応じて、定義ファイル(パラメータ)を読み込むことで、リビルド処理を行うことなく、スレッド処理の優先度を適切に変更することができる。
なお、本実施形態では、パーソナルコンピュータ10について説明したが、特にこれに限定されるものではなく、HD DVDプレーヤ等の動画再生機能を備えた機器にも適用できる。
また、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に構成要素を適宜組み合わせてもよい。
本発明の一実施形態に係るコンピュータの概観を示す斜視図。 本発明の一実施形態に係るコンピュータのシステム構成の例を示すブロック図。 本発明の一実施形態に係る動画再生アプリケーションの機能構成等を示したブロック図。 本発明の一実施形態に係るコンピュータに係る制御方法を説明したフローチャート。 パラメータセットのテーブルの一例を示した模式図。
符号の説明
10…コンピュータ、30…動画再生アプリケーション、101…CPU、103…主メモリ、105…表示コントローラ(GPU)、105A…ビデオメモリ(VRAM)

Claims (5)

  1. 動画データを再生するための複数のスレッドから構成される処理を行う情報処理装置であって、
    前記複数のスレッドの処理を行う際の各スレッドの処理の優先度を示す優先度情報を記憶する記憶手段と、
    前記記憶手段から優先度情報を読み出し、読み出された優先度情報を定義ファイルとして読み込み、該定義ファイルの優先度情報に従って前記各スレッドの処理を行う処理手段と、
    を具備することを特徴とする情報処理装置。
  2. 請求項1に記載の情報処理装置において、
    前記記憶手段には、前記各スレッドに対する優先度情報の複数のパラメータセットが記憶されており、前記処理手段は、さらに前記スレッドの処理を監視する監視手段を備え、当該監視手段は、前記スレッド処理の状態に応じて前記記憶手段から所定の優先度情報のパラメータセットを読み出して、読み出された優先度情報に基づいて前記各スレッドの処理を行うことを特徴とする情報処理装置。
  3. 請求項1に記載の情報処理装置において、
    前記記憶手段は、レジストリであることを特徴とする情報処理装置。
  4. 請求項1に記載の情報処理装置において、
    前記処理手段は、前記スレッド処理の負荷状態に応じた所定のパラメータセットの優先度情報に基づいて前記各スレッドの処理を行うことを特徴とする情報処理装置。
  5. 請求項1に記載の情報処理装置において、
    前記処理手段は、前記スレッド処理の負荷状態に応じた適切なパラメータセットの優先度情報をデフォルトとして設定可能であることを特徴とする情報処理装置。
JP2007120100A 2007-04-27 2007-04-27 情報処理装置 Pending JP2008276569A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007120100A JP2008276569A (ja) 2007-04-27 2007-04-27 情報処理装置
US12/106,143 US20080271028A1 (en) 2007-04-27 2008-04-18 Information processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007120100A JP2008276569A (ja) 2007-04-27 2007-04-27 情報処理装置

Publications (1)

Publication Number Publication Date
JP2008276569A true JP2008276569A (ja) 2008-11-13

Family

ID=39888595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007120100A Pending JP2008276569A (ja) 2007-04-27 2007-04-27 情報処理装置

Country Status (2)

Country Link
US (1) US20080271028A1 (ja)
JP (1) JP2008276569A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013523031A (ja) * 2010-05-13 2013-06-13 ゼットティーイー コーポレーション マルチメディアファイルの制御過程に高速な応答を実現する方法及び放送装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150121342A1 (en) * 2013-10-29 2015-04-30 International Business Machines Corporation Method of thread safety verification and feedback

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000259430A (ja) * 1999-03-04 2000-09-22 Alpine Electronics Inc コンピュータシステムの処理方法
JP2003067201A (ja) * 2001-08-30 2003-03-07 Hitachi Ltd コントローラとオペレーティングシステム
JP2005316716A (ja) * 2004-04-28 2005-11-10 Matsushita Electric Ind Co Ltd データ処理プログラムおよびデータ処理装置
JP2006304309A (ja) * 1997-03-17 2006-11-02 Matsushita Electric Ind Co Ltd 送信装置、受信装置および通信システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155858A (en) * 1988-10-27 1992-10-13 At&T Bell Laboratories Twin-threshold load-sharing system with each processor in a multiprocessor ring adjusting its own assigned task list based on workload threshold
EP1182550A3 (en) * 2000-08-21 2006-08-30 Texas Instruments France Task based priority arbitration
US6988268B2 (en) * 2002-04-30 2006-01-17 Microsoft Corporation IO completion architecture for user-mode networking
US7802256B2 (en) * 2005-06-27 2010-09-21 Microsoft Corporation Class scheduler for increasing the probability of processor access by time-sensitive processes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006304309A (ja) * 1997-03-17 2006-11-02 Matsushita Electric Ind Co Ltd 送信装置、受信装置および通信システム
JP2000259430A (ja) * 1999-03-04 2000-09-22 Alpine Electronics Inc コンピュータシステムの処理方法
JP2003067201A (ja) * 2001-08-30 2003-03-07 Hitachi Ltd コントローラとオペレーティングシステム
JP2005316716A (ja) * 2004-04-28 2005-11-10 Matsushita Electric Ind Co Ltd データ処理プログラムおよびデータ処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013523031A (ja) * 2010-05-13 2013-06-13 ゼットティーイー コーポレーション マルチメディアファイルの制御過程に高速な応答を実現する方法及び放送装置

Also Published As

Publication number Publication date
US20080271028A1 (en) 2008-10-30

Similar Documents

Publication Publication Date Title
JP4834472B2 (ja) 情報処理装置、動画再生方法、およびプログラム
JP2007013315A (ja) 情報処理装置および動画像再生方法
JP2009206995A (ja) 情報処理装置
JP4768861B2 (ja) 情報処理装置および情報処理装置における音声出力制御方法
JP2008042566A (ja) 情報処理装置および情報処理装置のデコード制御方法
US20070133821A1 (en) Information processing apparatus including a speaker, and method of controlling volume of audio output from the speaker
JP2005338183A (ja) 情報機器および同機器の表示制御方法
JP2009177603A (ja) 情報処理装置および表示制御方法
JP2006030891A (ja) 情報処理装置および表示制御方法
JP2006339852A (ja) 情報処理装置およびモジュール選択方法
EP1806646A2 (en) Portable electronic apparatus and power save control method
JP2005217908A (ja) 情報処理装置および同装置におけるコンテンツの表示方法
JP5010666B2 (ja) 情報処理装置
JP2007102335A (ja) 情報処理装置および情報処理装置の制御方法
US20080080841A1 (en) Information Processing Apparatus and Audio/Video Data Reproducing Method
JP2008276569A (ja) 情報処理装置
US8005348B2 (en) Information processing apparatus
JP2005338185A (ja) 情報処理装置および表示制御方法
JP4922418B2 (ja) 再生装置および再生装置の制御方法
JP5238852B2 (ja) 情報処理装置、動画再生方法、およびプログラム
JP2010118772A (ja) 情報処理装置および動画像データのアップコンバート制御方法
JP2008177757A (ja) 情報処理装置およびデコード制御方法
JP4945654B2 (ja) 再生装置および再生装置の制御方法
JP4956650B2 (ja) 再生制御装置及び再生制御方法
JP2005340953A (ja) 情報機器および同機器の表示制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110606

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110628