JP2008270757A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008270757A
JP2008270757A JP2008059738A JP2008059738A JP2008270757A JP 2008270757 A JP2008270757 A JP 2008270757A JP 2008059738 A JP2008059738 A JP 2008059738A JP 2008059738 A JP2008059738 A JP 2008059738A JP 2008270757 A JP2008270757 A JP 2008270757A
Authority
JP
Japan
Prior art keywords
electrode
wiring
photoelectric conversion
thin film
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008059738A
Other languages
English (en)
Other versions
JP2008270757A5 (ja
Inventor
Hideaki Shishido
英明 宍戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008059738A priority Critical patent/JP2008270757A/ja
Publication of JP2008270757A publication Critical patent/JP2008270757A/ja
Publication of JP2008270757A5 publication Critical patent/JP2008270757A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】光電変換素子の大きさを変えずに、静電破壊を抑制し、半導体装置の信頼性を向上させる。
【解決手段】光電変換層と、光電変換層の出力電流を増幅する、少なくとも２つの薄膜トランジスタからなる増幅回路と、高電位電源を与える第１の端子及び低電位電源を与える第２の端子と、前記２つの薄膜トランジスタと前記光電変換層を電気的に接続する電極と、前記２つの薄膜トランジスタの一方である第１の薄膜トランジスタと前記第１の端子を電気的に接続する第１の配線と、前記第１の薄膜トランジスタ、前記２つの薄膜トランジスタの他方である第２の薄膜トランジスタ、及び、前記第２の端子を電気的に接続する第２の配線とを有し、前記第１の配線及び第２の配線を屈曲させることにより、前記第１の配線及び第２の配線の電圧降下量を大きくする半導体装置に関する。
【選択図】図１

Description

本発明は、光電変換素子を有する半導体装置に関し、特に薄膜半導体素子で構成された光電変換素子を有する半導体装置及びその作製方法に関する。また、光電変換素子を有する半導体装置を用いた電子機器に関する。
一般的に電磁波の検知用途に用いられる光電変換装置は数多く知られており、例えば紫外線から赤外線にかけて感度を有するものは総括して光センサ（フォトセンサともいう）と呼ばれている。その中でも波長４００ｎｍ〜７００ｎｍの可視光領域に感度を持つものは特に可視光センサと呼ばれ、人間の生活環境に応じて照度調整やオン／オフ制御などが必要な機器類に数多く用いられている。
特に表示装置では表示装置の周囲の明るさを検出し、その表示輝度を調整することが行なわれている。なぜなら周囲の明るさを検出し、適度な表示輝度を得ることによって、無駄な電力を減らすことが可能であるからである。例えば、携帯電話やパーソナルコンピュータにそのような輝度調整用の光センサが用いられている。
また周囲の明るさだけではなく、表示装置、特に液晶表示装置のバックライトの輝度を光センサにより検出し、表示画面の輝度を調節することも行われている。
このような光センサにおいては、センシング部分にフォトダイオードを用い、フォトダイオードの出力電流を増幅回路にて増幅することが行われている。このような増幅回路としては、例えばカレントミラー回路が用いられる（特許文献１参照）。
特開２００５−１３６３９４号公報
カレントミラー回路は、トランジスタを用いて形成されるが、製造時や使用時に発生した静電気によって、電極やトランジスタが破壊されてしまうことがある。
静電気による素子の破壊、すなわち静電破壊（Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：ＥＳＤ）を防止するために、電極に接続される保護回路を設けると、光センサの大きさが大きくなってしまう。
ソース電極及びドレイン電極と同じ材料及び同じ工程で形成され、電源電極に電気的に接続される電極を、直線状に形成せず、湾曲若しくは屈曲させて抵抗値を上げ、静電破壊を防止することを要旨とする。
本発明は、光電変換素子、増幅回路及び入出力端子を含む半導体装置である。この半導体装置において、光電変換素子と増幅回路をつなぐ配線及び／又は入出力端子と増幅回路をつなぐ配線を屈曲若しくは湾曲させた構成を備えている。配線の形状を屈曲若しくは湾曲させることにより、配線抵抗を高めることができ、静電破壊を防止することができる。このような屈曲若しくは湾曲した配線は、細線化して複数本に分割して配置することも効果的である。
本発明は、以下の半導体装置に関するものである。
光電変換層と、前記光電変換層の出力電流を増幅する、少なくとも２つの薄膜トランジスタからなる増幅回路と、高電位電源を与える第１の端子及び低電位電源を与える第２の端子と、前記２つの薄膜トランジスタと前記光電変換層を電気的に接続する電極と、前記２つの薄膜トランジスタの一方である第１の薄膜トランジスタと前記第１の端子を電気的に接続する第１の配線と、前記第１の薄膜トランジスタ、前記２つの薄膜トランジスタの他方である第２の薄膜トランジスタ、及び、前記第２の端子を電気的に接続する第２の配線とを有し、前記第１の配線及び第２の配線を屈曲させることにより、前記第１の配線及び第２の配線の電圧降下量を大きくすることを特徴とする半導体装置に関するものである。
基板上に、少なくとも２つの薄膜トランジスタと、前記薄膜トランジスタの上に、端部がテーパー状の第１の層間絶縁膜と、前記第１の層間絶縁膜上に、前記薄膜トランジスタの一方である第１の薄膜トランジスタのソース領域と電気的に接続するソース電極と、前記第１の薄膜トランジスタのドレイン領域と電気的に接続されるドレイン電極と、前記第１の薄膜トランジスタのゲート電極と電気的に接続されるゲート配線と、低電位電源からの電圧が印加される第１の電極と、第２の電極と、高電位電源からの電圧が印加される第３の電極と、前記第２の電極と重なって、光電変換層と、前記基板、前記第１の層間絶縁膜、前記第１の電極、前記ソース電極、前記ゲート配線、前記ドレイン電極、前記第２の電極、前記光電変換層、前記第３の電極を覆って、保護膜と、前記保護膜上に、第２の層間絶縁膜と、前記第２の層間絶縁膜上に、前記第１の電極と電気的に接続される第４の電極と、前記光電変換層の上層及び前記第３の電極と電気的に接続される第５の電極とを有し、前記第１の薄膜トランジスタのドレイン電極は、前記第３の電極と電気的に接続されており、前記第１の薄膜トランジスタのソース電極は、前記第１の電極と電気的に接続されており、前記第１の薄膜トランジスタのドレイン電極及びソース電極を屈曲させることにより、前記第１の薄膜トランジスタのドレイン電極及びソース電極の電圧降下量を大きくすることを特徴とする半導体装置に関するものである。
本発明において、前記増幅回路は、カレントミラー回路である。
本発明により、光センサの大きさを変えずに、静電破壊を抑制することができる。これにより半導体装置の大きさを変えずに、半導体装置の信頼性を向上させることが可能となる。
以下、本発明の実施の形態について図面を参照して説明する。ただし本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
［実施の形態１］
本実施の形態を、図１、図２、図３、図４、図５（Ａ）〜図５（Ｃ）、図６（Ａ）〜図６（Ｃ）、図７（Ａ）〜図７（Ｂ）、図８、図９、図１０を用いて以下に説明する。
まず図３に示すように、本実施の形態の光電変換装置１００は、フォトダイオード１０３とフォトダイオード１０３の出力電流を増幅する増幅回路であるカレントミラー回路１０１を有する。カレントミラー回路１０１は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）１０４及び１０５を有している。
本実施の形態では、ＴＦＴ１０４及び１０５としてｎチャネル型ＴＦＴを用いる。カレントミラー回路１０１において、参照側のＴＦＴ１０４と出力側のＴＦＴ１０５のゲート部に、同電圧を加えることで、参照側のＴＦＴ１０４に流れた電流を基準として、出力側のＴＦＴ１０５に流れる電流を制御する。
図３では、カレントミラー回路１０１を構成するＴＦＴ１０４のゲート電極は、カレントミラー回路１０１を構成するもう１つのＴＦＴ１０５のゲート電極に電気的に接続され、更にＴＦＴ１０４のソース電極またはドレイン電極の一方であるドレイン電極（「ドレイン端子」ともいう）に電気的に接続されている。
ＴＦＴ１０４のドレイン端子は、フォトダイオード１０３、抵抗１１３を介してＴＦＴ１０５のドレイン端子、並びに、高電位電源ＶＤＤを与える端子１１１に電気的に接続されている。
ＴＦＴ１０４のソース電極またはドレイン電極の他方であるソース電極（「ソース端子」ともいう）は、抵抗１１４を介して低電位電源ＶＳＳを与える端子１１２及びＴＦＴ１０５のソース端子に電気的に接続されている。
またカレントミラー回路１０１を構成するＴＦＴ１０５のゲート電極は、ＴＦＴ１０４のゲート電極及びドレイン端子に電気的に接続されている。
ＴＦＴ１０５のドレイン端子は、抵抗１１３を介して高電位電源ＶＤＤを与える端子１１１及びＴＦＴ１０４のドレイン端子に電気的に接続されている。
ＴＦＴ１０５のソース端子は、抵抗１１４を介して低電位電源ＶＳＳを与える端子１１２及びＴＦＴ１０４のソース端子に電気的に接続されている。
また、ＴＦＴ１０４及びＴＦＴ１０５のゲート電極は互いに接続されているので共通の電位Ｖｇａｔｅが印加される。
抵抗１１３及び１１４は、それぞれ後述する配線１２１及び１２２の配線抵抗である。配線１２１は、ＴＦＴ１０５のドレイン端子と端子１１１を接続する配線であり、配線１２２は、ＴＦＴ１０４及び１０５のソース端子と端子１１２を接続する配線である。
図３では２個のＴＦＴによる、カレントミラー回路の例を図示している。この時、ＴＦＴ１０４と１０５が同一の特性を有する場合、参照電流と出力電流の比は、１：１の関係となる。
出力値をｎ倍とするための回路構成を図９に示す。図９の回路構成は、図３のＴＦＴ１０５をｎ個にしたものに相当する。図９に示すようにｎチャネル型ＴＦＴ１０４とｎチャネル型ＴＦＴ１０５の比を１：ｎにすることで、出力値をｎ倍とすることが可能となる。これは、ＴＦＴのチャネル幅Ｗを増加させ、ＴＦＴに流すことのできる電流の許容量をｎ倍とすることと同様の原理である。
例えば、出力値を１００倍に設計する場合、ｎチャネル型ＴＦＴ１０４を１個、ｎチャネル型ＴＦＴ１０５を１００個並列接続することで、目標とした電流を得ることが可能となる。
なお図９の符号において「ｉ」の付いている符号は、図３の「ｉ」の付いていない符号と同じものである。すなわち、例えば図３のＴＦＴ１０５と図９のＴＦＴ１０５ｉは同じものであり、図３の抵抗１１３と図９の１１３ｉは同じものである。さらに、図９の符号において、１つめのＴＦＴや抵抗には「α」、２つ目のＴＦＴや抵抗には「β」と、順番にギリシア文字を付けている。「α」や「β」付いている符号は、それぞれ図３の「α」や「β」の付いていない符号と同じものである。
したがって図９においては、ｎチャネル型ＴＦＴ１０５は、ｎ個のｎチャネル型ＴＦＴ１０５α、１０５β、１０５γ、〜、１０５ｉ、〜、１０５ｎから構成されていることとなる。これによりＴＦＴ１０４に流れる電流がｎ倍に増幅されて出力される。
図１は、本実施の形態の光電変換装置の上面図である。図１の光電変換装置は、フォトダイオード１０３、ＴＦＴ１０４及び１０５を有するカレントミラー回路１０１、高電位電源ＶＤＤを与える端子１１１、低電位電源ＶＳＳを与える端子１１２、端子１１１とフォトダイオード１０３を電気的に接続する配線１１５（後述の電極２３２に同じ）、端子１１２に電気的に接続される配線１１６（後述の電極２３１に同じ）、ＴＦＴ１０４のドレイン端子とフォトダイオード１０３を電気的に接続する電極１３３（後述する電極２２２と同じ）、ＴＦＴ１０５のドレイン端子と端子１１１を電気的に接続する配線１２１、ＴＦＴ１０４のソース端子と端子１１２を電気的に接続する配線１２２を有している。
配線１２１及び配線１２２を、直線状に形成せず、湾曲もしくは屈曲させて形成する。具体的には、コの字型、波形型、あるいはその他の形状に連続的に曲げた蛇行形状とすると、配線１２１の配線抵抗である抵抗１１３、及び、配線１２２の配線抵抗である抵抗１１４（図３及び図９参照）を大きくすることができる。このように配線１２１及び配線１２２を湾曲させると、配線１２１及び配線１２２の電圧降下量を大きくすることができる。
従って、静電気によって端子１１１及び１１２に発生した高電位が、ＴＦＴ１０４及び１０５に印加されるのを緩和することができる。
また配線１２１及び１２２を折り曲げることで配線抵抗を増やしているので、保護回路を新たに設ける必要がなく、光電変換装置の大きさを大きくしなくてもすむという利点がある。
図２は図１の配線１２１に代えて折り曲げず直線に形成した配線１１２１と、配線１２２に代えて折り曲げず直線状に形成した配線１１２２を有する光電変換装置である。
このように配線１１２１と１１２２を直線状に形成すると、配線抵抗を大きくすることができず、電圧降下量は少ないままである。従って、静電気によって端子１１１及び１１２に高電位が発生したとしても、緩和することができない。従ってＴＦＴ１０４及び１０５の静電破壊の危険性を抑制することができないという恐れがある。
なお電極１３３を、図１の様に先を丸めた形状でフォトダイオード１０３に重ならせるのではなく、フォトダイオード１０３と重なる領域を、図１８に示すように矩形状にしてもよい。フォトダイオード１０３と重なる領域の電極１３３を矩形状にすると、電界集中を防ぐことができる。また、フォトダイオード１０３と重なる領域の電極１３３を矩形にすることで、電極１３３とフォトダイオード１０３を挟んで相対する電極（後述する電極２３２）との距離を広げることができれば、静電破壊を抑制することも可能となる。以上により光電変換素子の信頼性を向上させることができる。
また、図３はカレントミラー回路を、ｎチャネル型ＴＦＴを用いた等価回路として図示したものであるが、このｎチャネル型ＴＦＴに代えてｐチャネル型ＴＦＴを用いてもよい。
増幅回路をｐチャネル型ＴＦＴで形成する場合は、図１０に示す等価回路となる。図１０に示される光電変換装置３００は、フォトダイオード３０３、ｐチャネル型ＴＦＴ３０４及び３０５で構成されるカレントミラー回路３０１、高電位電源ＶＤＤを与える端子３１１、低電位電源ＶＳＳを与える端子３１２、端子３１１とＴＦＴ３０５との間の抵抗３１３、フォトダイオード３０３と端子３１２との間、かつ、ＴＦＴ３０５と端子３１２との間に設けられる抵抗３１４を有している。
抵抗３１３及び３１４は、抵抗１１３及び１１４と同様に、静電破壊を抑制するために設けられるものであり、そのはたらきは抵抗１１３及び１１４と同じである。
また本実施の形態においては、ＴＦＴ１０４及び１０５は１つのチャネル形成領域を含む構造（本明細書では「シングルゲート構造」という）のトップゲート型ＴＦＴの例を示しているが、チャネル形成領域が複数ある構造にしてオン電流のバラツキを低減させてもよい。
また、オフ電流値を低減するため、ｎチャネル型ＴＦＴ１０４及び１０５に低濃度ドレイン（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ（ＬＤＤ））領域を設けてもよい。ＬＤＤ領域とは、チャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域のことであり、ＬＤＤ領域を設けると、ドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐという効果がある。
また、ホットキャリアによるオン電流の劣化を防ぐため、ｎチャネル型ＴＦＴ１０４及び１０５を、ゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた構造（本明細書では「ＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）構造」と呼ぶ）としてもよい。
ＧＯＬＤ構造を用いた場合、ＬＤＤ領域ゲート電極と重ねて形成しなかった場合よりも、さらにドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐ効果がある。このようなＧＯＬＤ構造とすることで、ドレイン領域近傍の電界強度が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効である。
またカレントミラー回路１０１を構成するＴＦＴ１０４及び１０５は、トップゲート型ＴＦＴだけでなく、ボトムゲート型ＴＦＴ、例えば逆スタガ型ＴＦＴでもよい。
以下に本実施の形態の光電変換装置の作製方法について説明する。
まず、基板２０１上に、絶縁膜２０２を形成する（図５（Ａ）参照）。基板２０１としては、ガラス基板、石英基板、セラミックス基板、シリコン基板、金属基板またはステンレス基板等のうちのいずれかを用いることが可能である。本実施の形態では、基板２０１としてガラス基板を用いる。
絶縁膜２０２としては、スパッタリング法又はプラズマＣＶＤ法により、酸化珪素、窒素を含む酸化珪素、窒化珪素、酸素を含む窒化珪素、金属酸化材料からなる膜を形成すればよい。
あるいは絶縁膜２０２を、下層絶縁膜と上層絶縁膜と二層で形成してもよい。下層絶縁膜として、例えば酸素を含む窒化珪素膜（ＳｉＯｘＮｙ：ｙ＞ｘ）を用い、上層絶縁膜として、例えば窒素を含む酸化珪素膜（ＳｉＯｘＮｙ：ｘ＞ｙ）を用いるとよい。絶縁膜２０２を二層にすることにより、基板２０１側からの水分などの混入物を防ぐことが可能となる。
次に、絶縁膜２０２上に結晶性半導体膜を形成し、結晶性半導体膜を島状にエッチングして、活性層となる島状半導体膜２１２を形成する。
また島状半導体膜２１２を覆うゲート絶縁膜２０５を形成し、ゲート絶縁膜２０５上に、下層ゲート電極２１３ａ及び上層ゲート電極２１３ｂを設ける。図５（Ｂ）では、ゲート電極２１３は、下層ゲート電極２１３ａ及び上層ゲート電極２１３ｂの二層構造としたが、単層構造のゲート電極を作製してもよい。また、島状半導体膜２１２中には、ソース領域、ドレイン領域、及びチャネル形成領域が形成される。
下層ゲート電極２１３ａ及び上層ゲート電極２１３ｂを有するゲート電極２１３、ゲート絶縁膜２０５を覆って、層間絶縁膜２０６を形成する。
なお、層間絶縁膜２０６は、単層の絶縁膜で形成されていてもよいし、異なる材料の絶縁層の積層膜であってもよい。
層間絶縁膜２０６上には、島状半導体膜２１２中のソース領域及びドレイン領域に電気的に接続された、ソース電極２１５及びドレイン電極２１６が形成されている。さらにゲート電極２１３に電気的に接続された、ゲート配線２１４が形成されている。
さらに層間絶縁膜２０６上には、ゲート配線２１４、ソース電極２１５、ドレイン電極２１６と同じ材料及び同じ工程で形成された、電極２２１、電極２２２、電極２２３が形成されている。これら電極２２１〜電極２２３は、ゲート配線２１４、ソース電極２１５、ドレイン電極２１６とは別の材料及び別の工程で形成してもよい。
電極２２２は、図１の電極１３３と同じものである。また電極２２１は、図１の端子１１２と同じものであり、電極２２３は、端子１１１と同じものである。すなわち、電極２２１には低電位電源からの低電位が印加され、電極２２３には、高電位電源からの高電位が印加される。
またドレイン電極２１６は、図１の配線１２１と同じもの、あるいは少なくとも同じ材料で形成されている。ソース電極２１５は、図１の配線１２２と同じもの、あるいは少なくとも同じ材料で形成されている。
配線１２１及び配線１２２を直線状に形成せず、コの字型、あるいはその他の形状に折り曲げて形成することにより、配線抵抗を増やし、静電破壊を抑制することができる。
ゲート配線２１４、ソース電極２１５、ドレイン電極２１６、電極２２１〜電極２２３は、金属膜、例えば低抵抗金属膜を用いて形成される。このような低抵抗金属膜として、アルミニウム合金または純アルミニウムなどが挙げられる。また本実施の形態では、このような高融点金属膜と低抵抗金属膜との積層構造として、チタン膜（Ｔｉ膜）とアルミニウム膜（Ａｌ膜）とＴｉ膜とを順に積み重ねた三層構造とする。
また、高融点金属膜と低抵抗金属膜との積層構造の代わりに、単層の導電膜により形成することもできる。このような単層の導電膜として、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。
なお、図５（Ｃ）では、ＴＦＴは１つしか示されていない。しかし実際は、ＴＦＴ２１１は、フォトダイオード１０３にて得られる光電流を増幅する増幅回路、例えばカレントミラー回路を構成するＴＦＴであり、少なくとも２つは形成される。
なお本実施の形態では、ゲート配線２１４、ソース電極２１５、ドレイン電極２１６、及び、電極２２１〜電極２２３は、チタン（Ｔｉ）を４００ｎｍの厚さで成膜したチタン膜を用いて形成する。
次いで層間絶縁膜２０６、ゲート絶縁膜２０５、及び、絶縁膜２０２の端部がテーパー状になるようにエッチングを行う（図６（Ａ）参照）。
層間絶縁膜２０６、ゲート絶縁膜２０５、及び、絶縁膜２０２の端部を、テーパー状にすることにより、これらの膜の上に形成される保護膜２２７の被覆率がよくなり、水分や不純物等が入りにくくなるという効果を奏する。
次いで層間絶縁膜２０６及び電極２２２上に、ｐ型半導体膜、ｉ型半導体膜、ｎ型半導体膜を成膜し、エッチングして、ｐ型半導体層２２５ｐ、ｉ型半導体層２２５ｉ及びｎ型半導体層２２５ｎを含む光電変換層２２５を形成する（図６（Ｂ）参照）。
ｐ型半導体層２２５ｐは、１３族の不純物元素、例えばホウ素（Ｂ）を含んだ非晶質半導体膜をプラズマＣＶＤ法にて成膜して形成すればよい。
図６（Ｂ）では、電極２２２は、光電変換層２２５の最下層、本実施の形態ではｐ型半導体層２２５ｐと接している。
ｉ型半導体層２２５ｉとしては、例えばプラズマＣＶＤ法で非晶質半導体膜を形成すればよい。またｎ型半導体層２２５ｎとしては、１５族の不純物元素、例えばリン（Ｐ）を含む非晶質半導体膜を形成してもよいし、非晶質半導体膜を形成後、１５族の不純物元素を導入してもよい。
なお非晶質半導体膜として、非晶質珪素膜、非晶質ゲルマニウム膜等を用いてもよい。
なお本明細書においては、ｉ型半導体膜とは、半導体膜に含まれるｐ型もしくはｎ型を付与する不純物が１×１０２０ｃｍ−３以下の濃度であり、酸素及び窒素が５×１０１９ｃｍ−３以下の濃度であり、暗伝導度に対して光伝導度が１００倍以上である半導体膜を指す。またｉ型半導体膜には、ホウ素（Ｂ）が１０〜１０００ｐｐｍ添加されていてもよい。
またｐ型半導体層２２５ｐ、ｉ型半導体層２２５ｉ、ｎ型半導体層２２５ｎとして、非晶質半導体膜だけではなく、微結晶半導体膜（セミアモルファス半導体膜ともいう）を用いてもよい。
あるいは、ｐ型半導体層２２５ｐ及びｎ型半導体層２２５ｎを微結晶半導体膜を用いて形成し、ｉ型半導体層２２５ｉとして非晶質半導体膜を用いてもよい。
なおセミアモルファス半導体膜とは、非晶質半導体と結晶構造を有する半導体（単結晶、多結晶を含む）膜の中間的な構造の半導体を含む膜である。このセミアモルファス半導体膜は、自由エネルギー的に安定な第３の状態を有する半導体膜であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体膜中に分散させて存在せしめることが可能である。セミアモルファス半導体膜は、そのラマンスペクトルが５２０ｃｍ−１よりも低波数側にシフトしており、またＸ線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また、未結合手（ダングリングボンド）を終端化させるために水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。本明細書では便宜上、このような半導体膜をセミアモルファス半導体（ＳＡＳ）膜と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体膜が得られる。なお微結晶半導体膜（マイクロクリスタル半導体膜）もセミアモルファス半導体膜に含まれる。
またＳＡＳ膜は珪素（シリコン）を含む気体をグロー放電分解することにより得ることができる。代表的な珪素（シリコン）を含む気体としては、ＳｉＨ４であり、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪素（シリコン）を含む気体を希釈して用いることで、ＳＡＳ膜の形成を容易なものとすることができる。希釈率は２倍〜１０００倍の範囲で珪素（シリコン）を含む気体を希釈することが好ましい。またさらに、珪素（シリコン）を含む気体中に、ＣＨ４、Ｃ２Ｈ６などの炭化物気体、ＧｅＨ４、ＧｅＦ４などのゲルマニウム化気体、Ｆ２などを混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。
なお、本明細書では、光電変換層２２５、光電変換層２２５を含むフォトダイオード１０３、さらにフォトダイオード１０３を含む素子を、光電変換素子、あるいは光電変換装置と呼ぶこともある。
次いで露出している面を覆って、保護膜２２７を形成する（図６（Ｃ）参照）。保護膜２２７として、本実施の形態では窒化珪素膜を用いる。保護膜２２７により、ＴＦＴ２１１や光電変換層２２５に、水分や有機物等の不純物が混入するのを防ぐことができる。
次いで保護膜２２７上に、層間絶縁膜２２８を形成する（図７（Ａ）参照）。層間絶縁膜２２８は平坦化膜としても機能する。本実施の形態では、層間絶縁膜２２８として、ポリイミドを２μｍの厚さで成膜する。
次に層間絶縁膜２２８をエッチングしてコンタクトホールを形成する。この際に保護膜２２７があるので、ＴＦＴ２１１のゲート配線２１４、ソース電極２１５、ドレイン電極２１６はエッチングされない。次いで電極２３１及び電極２３２が形成される領域の保護膜２２７をエッチングしてコンタクトホールを形成する。さらに層間絶縁膜２２８上に、層間絶縁膜２２８及び保護膜２２７中に形成されたコンタクトホールを介して電極２２１に電気的に接続される電極２３１、並びに、層間絶縁膜２２８及び保護膜２２７中に形成されたコンタクトホールを介して光電変換層２２５の上層（本実施の形態ではｎ型半導体層２２５ｎ）及び電極２２３と電気的に接続される電極２３２を形成する（図７（Ｂ）参照）。電極２３１および電極２３２としては、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、銀（Ａｇ）等を用いることが可能である。
また電極２３１は、図１の配線１１６と同じもの、あるいは少なくとも同じ材料で形成されており、電極２３２は、図１の配線１１５と同じもの、あるいは少なくとも同じ材料で形成されているものである。
本実施の形態では、電極２３１及び電極２３２として、チタン（Ｔｉ）を３０〜５０ｎｍで成膜した導電膜を用いる。
次いで、層間絶縁膜２２８上に、スクリーン印刷法あるいはインクジェット法にて、層間絶縁膜２３５を形成する（図８参照）。その際には、電極２３１及び電極２３２上には、層間絶縁膜２３５は形成しない。本実施の形態では、層間絶縁膜２３５として、エポキシ樹脂を用いる。
次いで、層間絶縁膜２３５上に、例えばニッケル（Ｎｉ）ペーストを用いて印刷法により、電極２３１に電気的に接続される電極２４１、及び、電極２３２に電気的に接続される電極２４２を作製する。さらに電極２４１及び電極２４２上にそれぞれ、銅（Ｃｕ）ペーストを用いて印刷法により、電極２４３及び電極２４５を形成する（図４参照）。
以上のようにして、本実施の形態の光電変換装置が作製される。本実施の形態の光電変換装置は、光電変換装置全体の大きさを変えずに、静電破壊を抑制することができる。これにより光電変換装置、並びに、光電変換装置を有する半導体装置の信頼性を向上させることが可能となる。
［実施の形態２］
本実施の形態では、実施の形態１とは異なる構成の光電変換装置について、図１１、図１２（Ａ）〜図１２（Ｂ）、図１９を用いて説明する。
なお本実施の形態は実施の形態１の記載に基づき、実施の形態１と同じものは同じ符号で表すものとする。
図１１に本実施の形態の光電変換装置を示す。実施の形態１の図１と本実施の形態の図１１の違いは、配線１２１上に電極４０１が形成されていること、配線１２２上に電極４０２が形成されていることである。
電極４０１及び電極４０２を形成することにより、配線抵抗である抵抗１１３及び抵抗１１４の抵抗値を増大させている。これにより、さらに静電破壊を抑制することができる。
図１１のＡ−Ａ’の断面を図１２（Ａ）に示す。基板２０１上の絶縁膜２０２上に配線１２１が形成されており、層間絶縁膜２２８が配線１２１を覆っている。層間絶縁膜２２８上に、電極２３１及び２３２と同じ材料及び同じ作製工程で形成された電極４０１が形成され、電極４０１は配線１２１に電気的に接続されている。また電極４０１を覆って、層間絶縁膜２３５が形成されている。
また図１９に示す光電変換装置は、配線１２１と電極４０１との電気的接続を、図１１の光電変換装置とは異なる構成にしたものである。図１９のＢ−Ｂ’の断面を図１２（Ｂ）に示すが、配線１２１と電極４０１は、垂直方向に互い違いに接続されている。このような構成にすると配線抵抗がより増大するので、静電破壊をいっそう抑制することが可能となる。
なお配線１２２と電極４０２の接続構造を、図１２（Ｂ）の配線１２１と電極４０１と同じ構造にしてもよい。
本実施の形態の光電変換装置は、抵抗１１３及び１１４の抵抗値を増大させることができる。これにより光電変換装置全体の大きさを変えずに、静電破壊を抑制することができる。これにより光電変換装置、並びに、光電変換装置を有する半導体装置の信頼性を向上させることが可能となる。
［実施の形態３］
本実施例では、実施の形態１〜実施の形態２により得られた光電変換装置を様々な電子機器に組み込んだ例について説明する。本形態で示す電子機器の一例として、コンピュータ、ディスプレイ、携帯電話、テレビなどが挙げられる。それらの電子機器の具体例を、図１３、図１４（Ａ）〜図１４（Ｂ）、図１５（Ａ）〜図１５（Ｂ）、図１６、図１７（Ａ）〜図１７（Ｂ）に示す。
図１３は携帯電話であり、本体（Ａ）７０１、本体（Ｂ）７０２、筐体７０３、操作キー７０４、音声入力部７０５、音声出力部７０６、回路基板７０７、表示パネル（Ａ）７０８、表示パネル（Ｂ）７０９、蝶番７１０、透光性材料部７１１、実施の形態１〜実施の形態２により得られる光電変換装置７１２を有している。
光電変換装置７１２は透光性材料部７１１を透過した光を検知し、検知した外部光の照度に合わせて表示パネル（Ａ）７０８及び表示パネル（Ｂ）７０９の輝度コントロールを行ったり、光電変換装置７１２で得られる照度に合わせて操作キー７０４の照明制御を行う。これにより携帯電話の消費電力を抑えることができる。
図１４（Ａ）及び図１４（Ｂ）に携帯電話の別の例を示す。図１４（Ａ）及び図１４（Ｂ）の携帯電話は、本体７２１、筐体７２２、表示パネル７２３、操作キー７２４、音声出力部７２５、音声入力部７２６、実施の形態１〜実施の形態２により得られる光電変換装置７２７及び光電変換装置７２８を有している。
図１４（Ａ）に示す携帯電話では、本体７２１に設けられた光電変換装置７２７により外部の光を検知することにより表示パネル７２３及び操作キー７２４の輝度を制御することが可能である。
また図１４（Ｂ）に示す携帯電話では、図１４（Ａ）の構成に加えて、本体７２１の内部に光電変換装置７２８を設けている。光電変換装置７２８により、表示パネル７２３に設けられているバックライトの輝度を検出することも可能となる。
図１５（Ａ）はコンピュータであり、本体７３１、筐体７３２、表示部７３３、キーボード７３４、外部接続ポート７３５、ポインティングデバイス７３６等を含む。
また図１５（Ｂ）は表示装置でありテレビ受像器などがこれに当たる。本表示装置は、筐体７４１、支持台７４２、表示部７４３などによって構成されている。
図１５（Ａ）のコンピュータに設けられる表示部７３３、及び図１５（Ｂ）に示す表示装置の表示部７４３として、液晶パネルを用いた場合の詳しい構成を図１６に示す。
図１６に示す液晶パネル７６２は、筐体７６１に内蔵されており、基板７５１ａ及び７５１ｂ、基板７５１ａ及び７５１ｂに挟まれた液晶層７５２、偏光フィルタ７５５ａ及び７５５ｂ、及びバックライト７５３等を有している。また筐体７６１には、実施の形態１〜実施の形態２により得られる光電変換装置を有する光電変換装置形成領域７５４が形成されている。
光電変換装置形成領域７５４はバックライト７５３からの光量を感知し、その情報がフィードバックされて液晶パネル７６２の輝度が調節される。
図１７（Ａ）及び図１７（Ｂ）は、光電変換装置を、カメラ、例えばデジタルカメラに組み込んだ例を示す図である。図１７（Ａ）は、デジタルカメラの前面方向から見た斜視図、図１７（Ｂ）は、後面方向から見た斜視図である。
図１７（Ａ）において、デジタルカメラには、リリースボタン８０１、メインスイッチ８０２、ファインダ窓８０３、フラッシュ８０４、レンズ８０５、鏡胴８０６、筺体８０７が備えられている。
また、図１７（Ｂ）において、ファインダ接眼窓８１１、モニタ８１２、操作ボタン８１３が備えられている。
リリースボタン８０１は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。
メインスイッチ８０２は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦを切り替える。
ファインダ窓８０３は、デジタルカメラの前面のレンズ８０５の上部に配置されており、図１７（Ｂ）に示すファインダ接眼窓８１１から撮影する範囲やピントの位置を確認するための装置である。
フラッシュ８０４は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。
レンズ８０５は、デジタルカメラの正面に配置されている。レンズ８０５は、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズ８０５の後方には、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）等の撮像素子が設けられている。
鏡胴８０６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ８０５を手前に移動させる。また、携帯時は、レンズ８０５を沈銅させてコンパクトにする。なお、本実施の形態においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体８０７内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
ファインダ接眼窓８１１は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。
操作ボタン８１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。
光電変換装置を、図１７（Ａ）及び図１７（Ｂ）に示すカメラに組み込むと、光電変換装置が光の有無及び強さを感知することができ、これによりカメラの露出調整等を行うことができる。
また光電変換装置はその他の電子機器、例えばプロジェクションテレビ、ナビゲーションシステム等に応用することが可能である。すなわち光を検出する必要のあるものであればいかなるものにも用いることが可能である。
本発明の光電変換装置の上面図。 本発明の光電変換装置の上面図。 本発明の光電変換装置の回路図。 本発明の光電変換装置の断面図。 本発明の光電変換装置の作製工程を示す断面図。 本発明の光電変換装置の作製工程を示す断面図。 本発明の光電変換装置の作製工程を示す断面図。 本発明の光電変換装置の作製工程を示す断面図。 本発明の光電変換装置の回路図。 本発明の光電変換装置の回路図。 本発明の光電変換装置の上面図。 本発明の光電変換装置の作製工程を示す断面図。 本発明の光電変換装置を実装した装置を示す図。 本発明の光電変換装置を実装した装置を示す図。 本発明の光電変換装置を実装した装置を示す図。 本発明の光電変換装置を実装した装置を示す図。 本発明の光電変換装置を実装した装置を示す図。 本発明の光電変換装置の上面図。 本発明の光電変換装置の上面図。
符号の説明
１００ 光電変換装置
１０１ カレントミラー回路
１０３ フォトダイオード
１０４ ＴＦＴ
１０５ ＴＦＴ
１０５ｉ ＴＦＴ
１１１ 端子
１１２ 端子
１１３ 抵抗
１１４ 抵抗
１１５ 配線
１１６ 配線
１２１ 配線
１２２ 配線
１３３ 電極
２０１ 基板
２０２ 絶縁膜
２０５ ゲート絶縁膜
２０６ 層間絶縁膜
２１１ ＴＦＴ
２１２ 島状半導体膜
２１３ ゲート電極
２１３ａ 下層ゲート電極
２１３ｂ 上層ゲート電極
２１４ ゲート配線
２１５ ソース電極
２１６ ドレイン電極
２２１ 電極
２２２ 電極
２２３ 電極
２２５ 光電変換層
２２５ｉ ｉ型半導体層
２２５ｎ ｎ型半導体層
２２５ｐ ｐ型半導体層
２２７ 保護膜
２２８ 層間絶縁膜
２３１ 電極
２３２ 電極
２３５ 層間絶縁膜
２４１ 電極
２４２ 電極
２４３ 電極
２４４ 電極
２４５ 電極
３００ 光電変換装置
３０１ カレントミラー回路
３０３ フォトダイオード
３０４ ＴＦＴ
３０５ ＴＦＴ
３１１ 端子
３１２ 端子
３１３ 抵抗
３１４ 抵抗
４０１ 電極
４０２ 電極
７０１ 本体（Ａ）
７０２ 本体（Ｂ）
７０３ 筐体
７０４ 操作キー
７０５ 音声入力部
７０６ 音声出力部
７０７ 回路基板
７０８ 表示パネル（Ａ）
７０９ 表示パネル（Ｂ）
７１０ 蝶番
７１１ 透光性材料部
７１２ 光電変換装置
７１２ 光電変換装置
７２１ 本体
７２２ 筐体
７２３ 表示パネル
７２４ 操作キー
７２５ 音声出力部
７２６ 音声入力部
７２７ 光電変換装置
７２８ 光電変換装置
７３１ 本体
７３２ 筐体
７３３ 表示部
７３４ キーボード
７３５ 外部接続ポート
７３６ ポインティングデバイス
７４１ 筐体
７４２ 支持台
７４３ 表示部
７５１ａ 基板
７５１ｂ 基板
７５２ 液晶層
７５３ バックライト
７５４ 光電変換装置形成領域
７５５ａ 偏光フィルタ
７５５ｂ 偏光フィルタ
７６１ 筐体
７６２ 液晶パネル
８０１ リリースボタン
８０２ メインスイッチ
８０３ ファインダ窓
８０４ フラッシュ
８０５ レンズ
８０６ 鏡胴
８０７ 筺体
８１１ ファインダ接眼窓
８１２ モニタ
８１３ 操作ボタン
１１２１ 配線
１１２２ 配線

Claims (3)

  1. 光電変換層と、
    前記光電変換層の出力電流を増幅する、少なくとも２つの薄膜トランジスタからなる増幅回路と、
    高電位電源を与える第１の端子及び低電位電源を与える第２の端子と、
    前記２つの薄膜トランジスタと前記光電変換層を電気的に接続する電極と、
    前記２つの薄膜トランジスタの一方である第１の薄膜トランジスタと前記第１の端子を電気的に接続する第１の配線と、
    前記第１の薄膜トランジスタ、前記２つの薄膜トランジスタの他方である第２の薄膜トランジスタ、及び、前記第２の端子を電気的に接続する第２の配線と、
    を有し、
    前記第１の配線及び第２の配線を屈曲させることにより、前記第１の配線及び第２の配線の電圧降下量を大きくすることを特徴とする半導体装置。
  2. 基板上に、
    少なくとも２つの薄膜トランジスタと、
    前記薄膜トランジスタの上に、端部がテーパー状の第１の層間絶縁膜と、
    前記第１の層間絶縁膜上に、前記薄膜トランジスタの一方である第１の薄膜トランジスタのソース領域と電気的に接続するソース電極と、前記第１の薄膜トランジスタのドレイン領域と電気的に接続されるドレイン電極と、前記第１の薄膜トランジスタのゲート電極と電気的に接続されるゲート配線と、低電位電源からの電圧が印加される第１の電極と、第２の電極と、高電位電源からの電圧が印加される第３の電極と、
    前記第２の電極と重なって、光電変換層と、
    前記基板、前記第１の層間絶縁膜、前記第１の電極、前記ソース電極、前記ゲート配線、前記ドレイン電極、前記第２の電極、前記光電変換層、前記第３の電極を覆って、保護膜と、
    前記保護膜上に、第２の層間絶縁膜と、
    前記第２の層間絶縁膜上に、前記第１の電極と電気的に接続される第４の電極と、前記光電変換層の上層及び前記第３の電極と電気的に接続される第５の電極と、
    を有し、
    前記第１の薄膜トランジスタのドレイン電極は、前記第３の電極と電気的に接続されており、
    前記第１の薄膜トランジスタのソース電極は、前記第１の電極と電気的に接続されており、
    前記第１の薄膜トランジスタのドレイン電極及びソース電極を屈曲させることにより、前記第１の薄膜トランジスタのドレイン電極及びソース電極の電圧降下量を大きくすることを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記増幅回路は、カレントミラー回路であることを特徴とする半導体装置。
JP2008059738A 2007-03-26 2008-03-10 半導体装置 Withdrawn JP2008270757A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008059738A JP2008270757A (ja) 2007-03-26 2008-03-10 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007079763 2007-03-26
JP2008059738A JP2008270757A (ja) 2007-03-26 2008-03-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2008270757A true JP2008270757A (ja) 2008-11-06
JP2008270757A5 JP2008270757A5 (ja) 2011-04-07

Family

ID=39792697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008059738A Withdrawn JP2008270757A (ja) 2007-03-26 2008-03-10 半導体装置

Country Status (4)

Country Link
US (1) US8354724B2 (ja)
JP (1) JP2008270757A (ja)
KR (1) KR101387370B1 (ja)
CN (1) CN101276824B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015005319A1 (ja) * 2013-07-12 2015-01-15 富士フイルム株式会社 配線基板
JP2018050043A (ja) * 2008-03-05 2018-03-29 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 伸張可能及び折畳み可能な電子デバイス
US9954121B2 (en) 2014-11-24 2018-04-24 Artilux Inc. Monolithic integration techniques for fabricating photodetectors with transistors on same substrate
US10014068B2 (en) 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101401528B1 (ko) * 2007-06-29 2014-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전변환장치 및 그 광전변환장치를 구비하는 전자기기
WO2009014155A1 (en) 2007-07-25 2009-01-29 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device having the same
JP5388632B2 (ja) 2008-03-14 2014-01-15 株式会社半導体エネルギー研究所 半導体装置
US8115160B2 (en) * 2008-03-14 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Protection circuit and photoelectric conversion device
US8363365B2 (en) * 2008-06-17 2013-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5448584B2 (ja) * 2008-06-25 2014-03-19 株式会社半導体エネルギー研究所 半導体装置
US9040981B2 (en) * 2012-01-20 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5830400B2 (ja) 2012-02-02 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置、および半導体装置の製造方法
JP2013161878A (ja) * 2012-02-02 2013-08-19 Renesas Electronics Corp 半導体装置、および半導体装置の製造方法
TWI710124B (zh) * 2015-01-30 2020-11-11 日商半導體能源研究所股份有限公司 成像裝置及電子裝置
DE102018119710A1 (de) * 2018-08-14 2020-02-20 Universität Leipzig Vorrichtung und verfahren zur bestimmung einer wellenlänge einer strahlung
CN109166892B (zh) * 2018-08-30 2022-11-25 京东方科技集团股份有限公司 Oled显示基板及其制造方法、oled显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207663A (ja) * 1982-05-28 1983-12-03 Nec Corp 半導体装置
JP2006237587A (ja) * 2005-01-28 2006-09-07 Semiconductor Energy Lab Co Ltd 半導体装置、電子機器、及び半導体装置の作製方法
JP2006324634A (ja) * 2005-02-18 2006-11-30 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法、並びに半導体装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4620212A (en) * 1982-05-28 1986-10-28 Nec Corporation Semiconductor device with a resistor of polycrystalline silicon
US4686487A (en) * 1986-07-28 1987-08-11 Commodore Business Machines, Inc. Current mirror amplifier
JPH0637558A (ja) 1992-07-20 1994-02-10 Nkk Corp 増幅回路
JP3300534B2 (ja) * 1993-09-13 2002-07-08 株式会社東芝 電子回路
JP3444093B2 (ja) * 1996-06-10 2003-09-08 株式会社デンソー 光センサ回路
US6287888B1 (en) * 1997-12-26 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and process for producing photoelectric conversion device
JP3844613B2 (ja) * 1998-04-28 2006-11-15 株式会社半導体エネルギー研究所 薄膜トランジスタ回路およびそれを用いた表示装置
JP3067102B2 (ja) * 1998-07-01 2000-07-17 キヤノン株式会社 光電変換装置
JP3319406B2 (ja) * 1998-09-18 2002-09-03 日本電気株式会社 比較増幅検出回路
US6255897B1 (en) * 1998-09-28 2001-07-03 Ericsson Inc. Current biasing circuit
US7030551B2 (en) * 2000-08-10 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Area sensor and display apparatus provided with an area sensor
TWI256607B (en) * 2001-10-31 2006-06-11 Semiconductor Energy Lab Signal line drive circuit and light emitting device
JP2003140181A (ja) 2001-11-02 2003-05-14 Nec Corp 液晶表示装置
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
JP4373063B2 (ja) * 2002-09-02 2009-11-25 株式会社半導体エネルギー研究所 電子回路装置
JP4294311B2 (ja) * 2002-12-27 2009-07-08 株式会社半導体エネルギー研究所 表示装置の作製方法および表示装置の加工基板
US6876233B1 (en) * 2003-02-15 2005-04-05 Medtronics, Inc. DC cancellation apparatus and method
JP2005129909A (ja) 2003-09-19 2005-05-19 Semiconductor Energy Lab Co Ltd 光センサー装置および電子機器
US7253391B2 (en) * 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
JP4481135B2 (ja) 2003-10-06 2010-06-16 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7495272B2 (en) * 2003-10-06 2009-02-24 Semiconductor Energy Labortaory Co., Ltd. Semiconductor device having photo sensor element and amplifier circuit
EP1523043B1 (en) * 2003-10-06 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Optical sensor and method for manufacturing the same
TWI229440B (en) * 2003-10-09 2005-03-11 Au Optronics Corp Electrostatic discharge protection structure
US7183147B2 (en) * 2004-03-25 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method for manufacturing thereof and electronic appliance
KR101197084B1 (ko) 2004-05-21 2012-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7492028B2 (en) * 2005-02-18 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method of the same, and a semiconductor device
EP1818860B1 (en) * 2006-02-08 2011-03-30 Semiconductor Energy Laboratory Co., Ltd. RFID device
DE602007002105D1 (de) * 2006-04-28 2009-10-08 Semiconductor Energy Lab Halbleiterbauelement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207663A (ja) * 1982-05-28 1983-12-03 Nec Corp 半導体装置
JP2006237587A (ja) * 2005-01-28 2006-09-07 Semiconductor Energy Lab Co Ltd 半導体装置、電子機器、及び半導体装置の作製方法
JP2006324634A (ja) * 2005-02-18 2006-11-30 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法、並びに半導体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018050043A (ja) * 2008-03-05 2018-03-29 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 伸張可能及び折畳み可能な電子デバイス
TWI723953B (zh) * 2008-03-05 2021-04-11 美國伊利諾大學理事會 可延展且可折疊的電子裝置
US10292261B2 (en) 2008-03-05 2019-05-14 The Board Of Trustees Of The University Of Illinois Stretchable and foldable electronic devices
US10014068B2 (en) 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10431318B2 (en) 2011-10-07 2019-10-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10580508B2 (en) 2011-10-07 2020-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11133078B2 (en) 2011-10-07 2021-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11749365B2 (en) 2011-10-07 2023-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015005319A1 (ja) * 2013-07-12 2015-01-15 富士フイルム株式会社 配線基板
US9727196B2 (en) 2013-07-12 2017-08-08 Fujifilm Corporation Wiring substrate
JP2015018494A (ja) * 2013-07-12 2015-01-29 富士フイルム株式会社 配線基板
US9954121B2 (en) 2014-11-24 2018-04-24 Artilux Inc. Monolithic integration techniques for fabricating photodetectors with transistors on same substrate
JP2018074175A (ja) * 2014-11-24 2018-05-10 アーティラックス インコーポレイテッドＡｒｔｉｌｕｘ Ｉｎｃ． 同じ基板上でトランジスタと共に光検出器を製作するためのモノリシック集積技法
US10734533B2 (en) 2014-11-24 2020-08-04 Artilux, Inc. Monolithic integration techniques for fabricating photodetectors with transistors on same substrate

Also Published As

Publication number Publication date
CN101276824A (zh) 2008-10-01
CN101276824B (zh) 2015-07-15
KR101387370B1 (ko) 2014-04-22
US20080237665A1 (en) 2008-10-02
KR20080087678A (ko) 2008-10-01
US8354724B2 (en) 2013-01-15

Similar Documents

Publication Publication Date Title
US8354724B2 (en) Semiconductor device and electronic device
TWI444600B (zh) 光電轉換裝置及提供該光電轉換裝置的電子裝置
KR101369863B1 (ko) 반도체장치 및 전자기기
TWI423431B (zh) 光電轉換裝置和其製造方法
JP5326027B2 (ja) 半導体装置
KR101315282B1 (ko) 반도체 장치 및 이를 사용한 전자기기
JP2016085222A (ja) 半導体装置
US8035077B2 (en) Method for manufacturing a semiconductor device
JP4619318B2 (ja) 光電変換装置
JP2007165865A (ja) 光電変換装置
JP4750070B2 (ja) 半導体装置及びそれを用いた電子機器
JP4532418B2 (ja) 光センサ及びその作製方法
JP5355915B2 (ja) 半導体装置
JP5137418B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110211

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120522