JP2008270749A - Method for forming epitaxial thin film, method for manufacturing semiconductor substrate, semiconductor element, light emitting element and electronic element - Google Patents
Method for forming epitaxial thin film, method for manufacturing semiconductor substrate, semiconductor element, light emitting element and electronic element Download PDFInfo
- Publication number
- JP2008270749A JP2008270749A JP2008053562A JP2008053562A JP2008270749A JP 2008270749 A JP2008270749 A JP 2008270749A JP 2008053562 A JP2008053562 A JP 2008053562A JP 2008053562 A JP2008053562 A JP 2008053562A JP 2008270749 A JP2008270749 A JP 2008270749A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- metal
- semiconductor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Physical Vapour Deposition (AREA)
Abstract
Description
本発明は、エピタキシャル薄膜の形成方法、半導体基板の製造方法、半導体素子、発光素子及び電子素子に関する。 The present invention relates to a method for forming an epitaxial thin film, a method for manufacturing a semiconductor substrate, a semiconductor element, a light emitting element, and an electronic element.
基板上に窒化物半導体の薄膜が設けられた半導体基板が知られている。この窒化物半導体は、有機金属及びアンモニアを原料とするＭＯＣＶＤ法や、超高真空中で原料を蒸着するＭＢＥ法、ＤＣスパッタリング法などによって形成することができる。ＭＯＣＶＤ法は、発生するガスの排ガス処理装置や安全装置が必要となるため、装置コストが高い。ＭＢＥ法は、液体窒素を循環させて装置を冷却する必要があるため、この方法も装置コストが高い。ＤＣスパッタリング法は、原理が単純であり安価なスパッタ装置が多く市販されていることから、装置コストはそれほど高くない。このため、比較的装置コストの低いＤＣスパッタリング法によって窒化物半導体の薄膜を形成することが多い。
しかしながら、ＤＣスパッタリング法によって形成すると、薄膜の結晶性が悪くなってしまい、良好な特性を得にくいという問題がある。
以上のような事情に鑑み、本発明の目的は、装置コストが低く、形成される薄膜の結晶性が高くなるようなエピタキシャル薄膜の形成方法、半導体基板の製造方法、半導体素子、発光素子及び電子素子を提供することにある。
However, when formed by the DC sputtering method, there is a problem that the crystallinity of the thin film is deteriorated and it is difficult to obtain good characteristics.
In view of the circumstances as described above, an object of the present invention is to provide an epitaxial thin film forming method, a semiconductor substrate manufacturing method, a semiconductor device, a light emitting device, and an electronic device that have low apparatus cost and high crystallinity of the formed thin film. It is to provide an element.
上記目的を達成するため、本発明に係るエピタキシャル薄膜の形成方法は、金属窒化物からなる薄膜の形成方法であって、金属又は金属窒化物からなるターゲットを間欠的にスパッタし、窒素雰囲気中に設けられた対象物上に前記スパッタされた金属原子を堆積させることを特徴とする。 In order to achieve the above object, an epitaxial thin film forming method according to the present invention is a method for forming a thin film made of metal nitride, wherein a target made of metal or metal nitride is intermittently sputtered in a nitrogen atmosphere. The sputtered metal atoms are deposited on a provided object.
本発明によれば、金属又は金属窒化物からなるターゲットを間欠的にスパッタすることとしたので、対象物上に金属原子を間欠的に供給することができる。対象物上に供給された金属原子は、次の金属原子が供給されるまでの間、時間的余裕を持って確実に安定な格子位置へマイグレーションすることとなる。金属原子は、安定な格子位置に移動した後、雰囲気中で活性化した窒素ラジカルと反応して金属窒化物の結晶となる。窒素ラジカルは寿命が長いため、金属原子の供給が間欠的であっても、ゆっくりと着実に金属原子と反応し続けることになる。安定な格子位置にある金属原子と窒素ラジカルとがゆっくりと着実に反応するため、形成される金属窒化物の格子位置も安定することとなる。
このように、金属又は金属窒化物からなるターゲットを間欠的にスパッタし、対象物上に金属原子を間欠的に供給することにより、安定した格子位置の金属窒化物を対象物上に成長させることができる。これにより、結晶性の極めて良好なエピタキシャル薄膜を形成することができる。加えて、本発明はスパッタリング装置によって行うことが可能であるため、装置コストを低く抑えることができる。
According to the present invention, since the target made of metal or metal nitride is intermittently sputtered, metal atoms can be intermittently supplied onto the object. The metal atom supplied onto the object is surely migrated to a stable lattice position with a time margin until the next metal atom is supplied. After the metal atom moves to a stable lattice position, it reacts with the nitrogen radical activated in the atmosphere to form a metal nitride crystal. Since the nitrogen radical has a long lifetime, even if the supply of metal atoms is intermittent, it will continue to react with the metal atoms slowly and steadily. Since the metal atoms and nitrogen radicals in a stable lattice position react slowly and steadily, the lattice position of the formed metal nitride is also stabilized.
In this way, a metal nitride at a stable lattice position is grown on the target by intermittently sputtering a target made of metal or metal nitride and intermittently supplying metal atoms onto the target. Can do. Thereby, an epitaxial thin film with extremely good crystallinity can be formed. In addition, since the present invention can be performed by a sputtering apparatus, the apparatus cost can be reduced.
上記のエピタキシャル薄膜の形成方法は、パルススパッタ法によって前記ターゲットをスパッタすることを特徴とする。 The epitaxial thin film forming method is characterized in that the target is sputtered by pulse sputtering.
本発明によれば、パルススパッタ法によってターゲットをスパッタすることとしたので、ターゲットを間欠的にスパッタする工程を容易に行うことができる。パルススパッタ法によってターゲットをスパッタすることにより、短時間で大量の金属を対象物上に供給することができる。対象物上の表面が金属リッチの状態となるため、金属原子のマイグレーションを活発にすることができる。これにより、結晶性の一層良好なエピタキシャル薄膜を形成することができる。 According to the present invention, since the target is sputtered by the pulse sputtering method, the step of intermittently sputtering the target can be easily performed. By sputtering the target by the pulse sputtering method, a large amount of metal can be supplied onto the object in a short time. Since the surface on the object is in a metal-rich state, migration of metal atoms can be activated. Thereby, an epitaxial thin film with better crystallinity can be formed.
上記のエピタキシャル薄膜の形成方法は、パルス放電を行う時間がパルス放電を行わない時間のほぼ５分の１以下となるように前記ターゲットをスパッタすることを特徴とする。 The above-mentioned epitaxial thin film forming method is characterized in that the target is sputtered such that the time during which pulse discharge is performed is approximately one fifth or less of the time during which pulse discharge is not performed.
本発明者らは、パルススパッタ法によってターゲットをスパッタする際に、パルス電圧を印加する時間がパルス電圧を印加しない時間のほぼ５分の１以下である場合に、特に結晶性が向上することを見出した。そこで、本発明によれば、パルス電圧を印加する時間がパルス電圧を印加しない時間のほぼ５分の１以下となるようにターゲットをスパッタすることとしたので、エピタキシャル薄膜の結晶性を更に向上させることができる。 The present inventors show that when sputtering a target by the pulse sputtering method, the crystallinity is improved particularly when the time during which the pulse voltage is applied is approximately one fifth or less of the time during which the pulse voltage is not applied. I found it. Therefore, according to the present invention, since the target is sputtered so that the time during which the pulse voltage is applied is approximately one fifth or less of the time during which the pulse voltage is not applied, the crystallinity of the epitaxial thin film is further improved. be able to.
上記のエピタキシャル薄膜の形成方法は、前記ターゲットが１３族金属又は１３族金属を含む合金からなることを特徴とする。
The epitaxial thin film forming method is characterized in that the target is made of a
近年、１３族金属の窒化物の薄膜は、発光素子や電子素子を構成する半導体薄膜として注目されている。本発明によれば、ターゲットが１３族金属又は１３族金属を含む合金からなることとしたので、結晶性の高い１３族金属の窒化物のエピタキシャル薄膜を容易に形成することができる。
In recent years, a thin film of a nitride of a
上記のエピタキシャル薄膜の形成方法は、前記１３族金属がアルミニウムであることを特徴とする。
The epitaxial thin film forming method is characterized in that the
１３族金属の窒化物のうちＡｌＮ（アルミニウムナイトライド）の薄膜は、発光素子や電子素子を構成する半導体薄膜として特に注目されている。このＡｌＮ薄膜は、良好な特性を得るためには結晶性の高い薄膜である必要がある。本発明によれば、１３族金属がアルミニウムである金属窒化物のエピタキシャル薄膜、すなわちＡｌＮ薄膜を、結晶性が高くなるように形成することができる。
Among
上記のエピタキシャル薄膜の形成方法は、前記ターゲットが４族金属又は４族金属を含む合金からなることを特徴とする。 The method for forming an epitaxial thin film is characterized in that the target is made of a group 4 metal or an alloy containing a group 4 metal.
４族金属の窒化物、例えばＨｆＮ（ハーフニウムナイトライド）やＺｒＮ（ジルコニウムナイトライド）は化学的に安定した化合物として知られている。４族金属の窒化物からなる薄膜は界面反応が生じにくいため、当該４族金属の窒化物はバリア層やバッファ層の材料として注目されている。
この４族金属の窒化物からなる薄膜は、高い化学的安定性を得るためには、結晶性の高い薄膜である必要がある。本発明によれば、ターゲットが４族金属又は４族金属を含む合金からなることとしたので、４族金属の窒化物からなるエピタキシャル薄膜についても、結晶性の高い薄膜を形成することができる。
Group 4 metal nitrides, such as HfN (halfnium nitride) and ZrN (zirconium nitride), are known as chemically stable compounds. Since a thin film made of a Group 4 metal nitride hardly causes an interface reaction, the Group 4 metal nitride is attracting attention as a material for a barrier layer or a buffer layer.
This thin film made of a Group 4 metal nitride needs to be a highly crystalline thin film in order to obtain high chemical stability. According to the present invention, since the target is made of a Group 4 metal or an alloy containing a Group 4 metal, a thin film with high crystallinity can be formed even for an epitaxial thin film made of a Group 4 metal nitride.
上記のエピタキシャル薄膜の形成方法は、前記金属原子を堆積させるときの前記対象物上の温度が８００℃以下であることを特徴とする。 The epitaxial thin film forming method is characterized in that a temperature on the object when depositing the metal atoms is 800 ° C. or less.
通常のＤＣスパッタリング法では、対象物上の金属原子を安定な格子位置へとマイグレーションさせるため、対象物上の温度は１０００℃以上に設定する必要がある。本発明によれば、ターゲットを間欠的にスパッタするので、金属原子を確実に安定な格子位置へとマイグレーションさせることができる。このため、金属原子を堆積させるときの対象物上の温度は通常のＤＣスパッタリング法に比べて低い温度、具体的には８００℃以下に設定することができる。 In the normal DC sputtering method, the metal atom on the object is migrated to a stable lattice position, so the temperature on the object needs to be set to 1000 ° C. or higher. According to the present invention, since the target is intermittently sputtered, metal atoms can be reliably migrated to a stable lattice position. For this reason, the temperature on the object when depositing metal atoms can be set to a temperature lower than that of a normal DC sputtering method, specifically 800 ° C. or less.
上記のエピタキシャル薄膜の形成方法は、前記対象物上に前記金属原子を堆積させて堆積物を形成した後、前記金属原子を堆積させるときの前記対象物上の温度よりも高い温度で前記堆積物を加熱することを特徴とする。
本発明によれば、対象物上に金属原子を堆積させて堆積物を形成した後、金属原子を堆積させるときの対象物上の温度より高い温度で堆積物を加熱することとしたので、当該堆積物の結晶性を改善することができる。これにより、エピタキシャル薄膜の結晶性を一層向上させることができる。
In the method for forming an epitaxial thin film, the deposit is formed by depositing the metal atoms on the object, and then the deposit is formed at a temperature higher than the temperature on the object when depositing the metal atoms. Is heated.
According to the present invention, after depositing metal atoms on an object to form a deposit, the deposit is heated at a temperature higher than the temperature on the object when depositing metal atoms. The crystallinity of the deposit can be improved. Thereby, the crystallinity of the epitaxial thin film can be further improved.
本発明に係る半導体基板の製造方法は、上記の薄膜の形成方法によって、基板上に金属窒化物からなる半導体薄膜を形成することを特徴とする。 A method of manufacturing a semiconductor substrate according to the present invention is characterized in that a semiconductor thin film made of a metal nitride is formed on a substrate by the above-described thin film forming method.
本発明によれば、上記の薄膜の形成方法によって基板上に金属窒化物からなる半導体薄膜を形成することとしたので、結晶性の高い半導体基板を低コストで製造することができる。この基板は、サファイアを主成分とする基板であっても良いし、ＭｇＯを主成分とする基板であっても良いし、６Ｈ−ＳｉＣを主成分とする基板であっても良いし、ＺｎＯを主成分とする基板であっても良いし、Ｓｉを主成分とする基板であっても良い。 According to the present invention, since the semiconductor thin film made of metal nitride is formed on the substrate by the above-described thin film forming method, a highly crystalline semiconductor substrate can be manufactured at low cost. This substrate may be a substrate mainly composed of sapphire, a substrate mainly composed of MgO, a substrate mainly composed of 6H—SiC, or ZnO. A substrate containing a main component or a substrate containing Si as a main component may be used.
上記の半導体基板の製造方法は、前記基板上に形成された前記半導体薄膜上に、ＭＯＣＶＤ法、ＭＢＥ法、ＨＶＰＥ法又はスパッタリング法によって前記金属窒化物を成長させることを特徴とする。 The semiconductor substrate manufacturing method is characterized in that the metal nitride is grown on the semiconductor thin film formed on the substrate by MOCVD, MBE, HVPE, or sputtering.
本発明によれば、基板上に形成された結晶性の高い半導体薄膜上に、ＭＯＣＶＤ法、ＭＢＥ法、ＨＶＰＥ法又はスパッタリング法によって金属窒化物を成長させるので、半導体基板が多層に構成される場合であっても、結晶性の高い半導体薄膜を得ることができる。このときＭＯＣＶＤ法、ＭＢＥ法、ＨＶＰＥ法又はスパッタリング法によって成長させる金属窒化物は、上記半導体薄膜とは異なる物質であっても構わない。例えば半導体薄膜としてＡｌＮやＨｆＮ、ＺｒＮを形成し、その上にＧａＮを成長させるようにしても良い。 According to the present invention, a metal nitride is grown by MOCVD, MBE, HVPE, or sputtering on a highly crystalline semiconductor thin film formed on a substrate. Even so, a highly crystalline semiconductor thin film can be obtained. At this time, the metal nitride grown by the MOCVD method, the MBE method, the HVPE method, or the sputtering method may be a material different from the semiconductor thin film. For example, AlN, HfN, or ZrN may be formed as a semiconductor thin film, and GaN may be grown thereon.
本発明に係る半導体素子は、上記の半導体基板の製造方法によって製造された半導体基板を具備することを特徴とする。
本発明によれば、上記の半導体基板の製造方法によって製造された半導体基板を具備することとしたので、特性の高い安価な半導体素子を得ることができる。
A semiconductor element according to the present invention includes a semiconductor substrate manufactured by the above-described method for manufacturing a semiconductor substrate.
According to the present invention, since the semiconductor substrate manufactured by the semiconductor substrate manufacturing method is provided, an inexpensive semiconductor element having high characteristics can be obtained.
本発明に係る発光素子は、上記の半導体素子を具備することを特徴とする。
本発明によれば、上記の半導体素子を具備することとしたので、発光特性が高く安価な発光素子を得ることができる。
A light-emitting element according to the present invention includes the above-described semiconductor element.
According to the present invention, since the semiconductor element is provided, a light-emitting element with high emission characteristics and low cost can be obtained.
本発明に係る電子素子は、上記の半導体素子を具備することを特徴とする。
本発明によれば、上記の半導体素子を具備することとしたので、電気的特性が高く安価な電子素子を得ることができる。
An electronic device according to the present invention includes the above-described semiconductor device.
According to the present invention, since the semiconductor element is provided, an electronic element having high electrical characteristics and low cost can be obtained.
本発明によれば、ターゲットを間欠的にスパッタすることとしたので、対象物上に金属原子を間欠的に供給することができる。対象物上に供給された金属原子は、次の金属原子が供給されるまでの間、時間的余裕を持って確実に安定な格子位置へマイグレーションすることとなる。金属原子は、安定な格子位置に移動した後、雰囲気中で活性化した窒素ラジカルと反応して金属窒化物の結晶となる。窒素ラジカルは寿命が長いため、金属原子の供給が間欠的であっても、ゆっくりと着実に金属原子と反応し続けることになる。安定な格子位置にある金属原子と窒素ラジカルとがゆっくりと着実に反応するため、形成される金属窒化物の格子位置も安定することとなる。 According to the present invention, since the target is intermittently sputtered, metal atoms can be intermittently supplied onto the object. The metal atom supplied onto the object is surely migrated to a stable lattice position with a time margin until the next metal atom is supplied. After the metal atom moves to a stable lattice position, it reacts with the nitrogen radical activated in the atmosphere to form a metal nitride crystal. Since the nitrogen radical has a long lifetime, even if the supply of metal atoms is intermittent, it will continue to react with the metal atoms slowly and steadily. Since metal atoms and nitrogen radicals in stable lattice positions react slowly and steadily, the lattice positions of the formed metal nitrides are also stabilized.
また、本発明に係る上記のエピタキシャル薄膜の形成方法は、パルス占有率が２０％以下となるように前記ターゲットをスパッタすることを特徴とする。
本発明者らは、ターゲットをパルススパッタ法によってスパッタする際に、１周期中でのＯＮ時間の占める割合（パルス占有率）を小さくするほど結晶性を向上させることができる点を見出した。パルス占有率を小さくすることで、ＯＮ時間に発生する１３族金属リッチ状態がより瞬間的に実現され、ＯＦＦ時間に発生する表面拡散の時間をその分長くすることができ、十分な表面拡散を行うことができるためであると考えられる。そこで、本発明によれば、パルス占有率が２０％以下となるようにターゲットをスパッタすることとしたので、結晶性の高いエピタキシャル薄膜を得ることができる。
In addition, the method for forming an epitaxial thin film according to the present invention is characterized in that the target is sputtered so that the pulse occupation ratio is 20% or less.
The present inventors have found that when the target is sputtered by the pulse sputtering method, the crystallinity can be improved as the proportion of the ON time in one cycle (pulse occupancy) is reduced. By reducing the pulse occupancy, the
また、本発明に係る上記のエピタキシャル薄膜の製造方法は、パルス電圧を印加する時間の周期が５０００Ｈｚ以下となるように前記ターゲットをスパッタすることを特徴とする。
本発明者らは、ターゲットをパルススパッタ法によってスパッタする際に、１周期あたりのパルス数（パルス周波数）を小さくするほど結晶性を向上させることができる点を見出した。パルス周波数を小さくすることで、その分パルスのＯＦＦ時間を長くすることができ、当該ＯＦＦ時間に十分な表面拡散を行うことができるためであると考えられる。そこで、本発明によれば、パルス電圧を印加する時間の周期が５０００Ｈｚ以下となるようにターゲットをスパッタすることとしたので、結晶性の高いエピタキシャル薄膜を得ることができる。
In addition, the epitaxial thin film manufacturing method according to the present invention is characterized in that the target is sputtered so that the period of time for applying the pulse voltage is 5000 Hz or less.
The present inventors have found that when the target is sputtered by the pulse sputtering method, the crystallinity can be improved as the number of pulses per one period (pulse frequency) is decreased. It can be considered that by reducing the pulse frequency, the OFF time of the pulse can be lengthened accordingly, and sufficient surface diffusion can be performed during the OFF time. Therefore, according to the present invention, since the target is sputtered so that the period of time for applying the pulse voltage is 5000 Hz or less, an epitaxial thin film with high crystallinity can be obtained.
また、本発明に係る上記の半導体基板の製造方法は、前記基板がＺｎＯを主成分とし、
前記金属窒化物がＧａＮであることを特徴とする。
本発明によれば、基板がＺｎＯを主成分とし、金属窒化物がＧａＮであることとしたので、上記エピタキシャル薄膜の製造方法によって半導体薄膜を製造する場合には、室温で製造することができる。
Further, in the above method for manufacturing a semiconductor substrate according to the present invention, the substrate is mainly composed of ZnO,
The metal nitride is GaN.
According to the present invention, since the substrate is mainly composed of ZnO and the metal nitride is GaN, the semiconductor thin film can be manufactured at room temperature by the epitaxial thin film manufacturing method.
また、本発明に係る上記の半導体基板の製造方法は、前記基板がＮｉを主成分とし、前記金属窒化物がＺｒＮ又はＨｆＮを主成分とすることを特徴とする。
本発明によれば、基板がＮｉを主成分とし、金属窒化物がＺｒＮ又はＨｆＮを主成分とするので、結晶性の高い半導体薄膜を有する半導体基板を得ることができる。
In the method for manufacturing a semiconductor substrate according to the present invention, the substrate is mainly composed of Ni and the metal nitride is mainly composed of ZrN or HfN.
According to the present invention, since the substrate is mainly composed of Ni and the metal nitride is mainly composed of ZrN or HfN, a semiconductor substrate having a semiconductor thin film with high crystallinity can be obtained.
また、本発明に係る上記の半導体基板の製造方法は、前記基板がＭｏを主成分とし、前記金属窒化物がＺｒＮ又はＨｆＮを主成分とすることを特徴とする。
本発明によれば、基板がＭｏを主成分とし、金属窒化物がＺｒＮ又はＨｆＮを主成分とするので、結晶性の高い半導体薄膜を有する半導体基板を得ることができる。
In the method for manufacturing a semiconductor substrate according to the present invention, the substrate is mainly composed of Mo, and the metal nitride is mainly composed of ZrN or HfN.
According to the present invention, since the substrate is mainly composed of Mo and the metal nitride is mainly composed of ZrN or HfN, a semiconductor substrate having a highly crystalline semiconductor thin film can be obtained.
また、本発明に係る上記の半導体基板の製造方法は、前記基板がＭｏ（１００）又はＭｏ（１１０）を主成分とすることを特徴とする。
本発明によれば、基板がＭｏ（１００）又はＭｏ（１１０）を主成分とすることとしたので、ＺｒＮ又はＨｆＮとの間で面内配向関係を安定化させることができる。これにより、結晶性のより高い半導体薄膜を有する半導体基板を得ることができる。
In addition, the semiconductor substrate manufacturing method according to the present invention is characterized in that the substrate contains Mo (100) or Mo (110) as a main component.
According to the present invention, since the substrate is mainly composed of Mo (100) or Mo (110), the in-plane orientation relationship with ZrN or HfN can be stabilized. Thereby, a semiconductor substrate having a semiconductor thin film with higher crystallinity can be obtained.
本発明の実施の形態を図面に基づき説明する。
図１は、本実施形態に係る半導体基板１の構成を示す図である。
同図に示すように、半導体基板１は、基板２上に半導体薄膜３が積層された構成になっている。半導体基板１は、発光素子や電子素子などに搭載される。
Embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram showing a configuration of a
As shown in the figure, the
基板２は、例えばサファイア（０００１）やＺｎＯ（０００１）、６Ｈ−ＳｉＣ（０００１）などの材料からなる。また、ＭｇＯ（１１１）やＳｉ（１１１）などの材料であっても構わない。
The
半導体薄膜３は、例えば１３族窒化物半導体からなる薄膜である。１３族窒化物としては、例えばＧａＮ（ガリウムナイトライド）、ＡｌＮ（アルミニウムナイトライド）、ＩｎＮ（インジウムナイトライド）などが挙げられ、一般式ＩｎＸＧａＹＡｌ１−Ｘ−ＹＮ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）で表される。半導体薄膜３は、４族窒化物からなる薄膜であっても構わない。４族窒化物としては、例えばＨｆＮ（ハーフニウムナイトライド）やＺｒＮ（ジルコニウムナイトライド）などが挙げられる。
The semiconductor
図２は、上記の半導体薄膜３の製造装置であるスパッタ装置の構成を示す図である。
同図に示すように、スパッタ装置１０は、チャンバ１１と、基板電極１２と、ターゲット電極１３と、直流電源１４と、電源制御部１５と、窒素供給源１６と、加熱装置１７を主体として構成されている。
FIG. 2 is a diagram showing a configuration of a sputtering apparatus that is an apparatus for manufacturing the semiconductor
As shown in the figure, the
チャンバ１１は、外部に対して密閉可能に設けられている。チャンバ１１内は図示しない真空ポンプなどによって減圧できるようになっている。
基板電極１２は、チャンバ１１内に配置されており、上記の基板２を保持可能になっている。
The
The
ターゲット電極１３は、チャンバ１１内に基板電極１２に対向して設けられており、ターゲット１３ａを保持可能になっている。ターゲット１３ａは、例えば１３族金属及びその合金、や４族金属及びその合金からなる。ターゲット１３ａとして用いられる１３族金属は、上記の１３族窒化物を構成する金属であり、例えばＧａ（ガリウム）、Ａｌ（アルミニウム）、Ｉｎ（インジウム）などが挙げられる。ターゲット１３ａとして用いられる４族金属は、上記の４族窒化物を構成する金属であり、例えばＨｆ（ハーフニウム）やＺｒ（ジルコニウム）などが挙げられる。あるいは、これらの１３族金属又は４族金属を含む合金、１３族金属窒化物、４族金属窒化物であっても構わない。
The
直流電源１４は、基板電極１２及びターゲット電極１３にそれぞれ電気的に接続されており、基板電極１２とターゲット電極１３との間に直流電圧を印加する電圧源である。
制御部１５は、直流電源１４に接続されており、直流電源１４の動作のタイミングに関する制御を行う。制御部１５により、基板電極１２とターゲット電極１３との間にパルス電圧を印加することが可能になっている。
The
The
窒素供給源１６は、例えば供給管などによってチャンバ１１内に接続されており、チャンバ１１内に窒素ガスを供給する。図示しないが、窒素供給源１６の他、チャンバ内にアルゴンガスを供給するアルゴンガス供給源も設けられている。
加熱装置１７は、例えば基板電極１２に固定されており、基板電極１２上の基板２の周囲温度を調節できるようになっている。
The
The
次に、上記のスパッタ装置１０を用いて本実施形態に係る半導体基板１を製造する工程を説明する。本実施形態では、基板−ターゲット間にパルス直流電圧を印加するパルススパッタ法を例に挙げて説明する。
Next, a process for manufacturing the
まず、チャンバ１１内にアルゴンガスを供給し、窒素供給源１６から窒素ガスをチャンバ１１内に供給する。アルゴンガス及び窒素ガスによってチャンバ１１内が所定の圧力になった後、基板２を基板電極１２に保持し、ターゲット１３ａをターゲット電極１３上に設置する。
First, argon gas is supplied into the
基板２及びターゲット１３ａを配置した後、加熱装置１７によって、基板２の周囲温度を調節する。このときの調節温度は８００℃以下である。基板２の周囲温度を調節したら、基板電極１２とターゲット電極１３との間にパルス電圧を印加する。このとき印加するパルス電圧は、Ｄｕｔｙ比が２０％以下となるようにする。すなわち、パルス電圧の印加される時間が、パルス電圧の印加されない時間の５分の１以下となるようにする。
After arranging the
パルス電圧が印加されている間、アルゴンガスによるプラズマが発生し、ターゲット１３ａに衝突する。この衝突エネルギーを受けて、ターゲット１３ａを構成する金属原子がチャンバ１１内に放出される。この高エネルギーを有する金属原子２１は、図３に示すように、基板２上に供給される。基板２の表面では、チャンバ内の窒素が窒素ラジカル２２になっている。
While the pulse voltage is applied, plasma by argon gas is generated and collides with the
基板２上には高エネルギーを有する金属原子２１が大量に供給される。この状態から、図４に示すように、基板２上の金属原子２１は安定な格子位置にマイグレーションする。高エネルギーを有する金属原子２１が大量に供給されるため、基板２の表面は金属リッチの状態になる。金属リッチの状態では、このマイグレーションが活発に起こる。次のパルスが印加されるまでの時間的余裕があるため、金属原子２１は確実に安定な格子位置にマイグレーションする。
A large amount of
安定な格子位置にマイグレーションした金属原子２１は、図５に示すように、チャンバ１１内で活性化した窒素ラジカル２２と反応して金属窒化物２３の結晶となる。窒素ラジカル２２は寿命が長いため、ゆっくりと着実に金属原子２１と反応し続けることになる。安定な格子位置にある金属原子２１と窒素ラジカル２２とがゆっくりと着実に反応するため、形成される金属窒化物２３の格子位置は極めて安定することとなる。
As shown in FIG. 5, the
次のパルス電圧がターゲット１３ａに照射されると、上記と同様に金属原子２１が基板２上に供給される。基板２の表面が再び金属リッチの状態になり、金属原子２１が活発にマイグレーションする。安定な格子位置にマイグレーションした金属原子２１は、窒素ラジカル２２と反応して、格子位置の安定した金属窒化物２３が形成される。基板電極１２とターゲット電極１３との間にパルス電圧が印加される毎に、結晶構造の安定した金属窒化物２３が堆積されることになる。
When the next pulse voltage is irradiated to the
このように、本実施形態では、ターゲット１３ａをパルス電圧によって間欠的にスパッタし、基板２上に金属原子２１を間欠的に供給することにより、安定した格子位置の金属窒化物２３を基板２上に成長させることができる。これにより、結晶性の極めて良好な半導体薄膜３を形成することができる。加えて、本実施形態の一連の製造工程はスパッタ装置１０によって行うことが可能であるため、装置コストを低く抑えることができる。
As described above, in the present embodiment, the
パルススパッタ法によって基板電極１２とターゲット電極１３との間にパルス電圧を印加すると、短時間で大量の金属原子２１を基板２上に供給することができる。基板２の表面が金属リッチの状態となるため、金属原子２１のマイグレーションを活発にすることができる。これにより、結晶性の良好な半導体薄膜３を形成することができる。
When a pulse voltage is applied between the
本発明者らは、パルススパッタ法によってターゲット１３ａをスパッタする際に、パルス電圧を印加する時間がパルス電圧を印加しない時間のほぼ５分の１以下である場合に、特に結晶性が向上することを見出した。そこで、上記実施形態によれば、パルス電圧を行う時間がパルス電圧を行わない時間のほぼ５分の１以下となるようにターゲット１３ａをスパッタすることとしたので、半導体薄膜３の結晶性を更に向上させることができる。
When sputtering the
本実施形態では、半導体薄膜３を形成する際、金属原子２１を堆積させるときの基板２上の温度が８００℃以下に設定している。通常のＤＣスパッタリング法では、基板上の金属原子を安定な格子位置へとマイグレーションさせるために対象物上の温度を１０００℃以上に設定する必要がある。これに対して、本実施形態では、ターゲット１３ａを間欠的にスパッタするので、金属原子２１を確実に安定な格子位置へとマイグレーションさせることができる。このため、金属原子２１を堆積させるときの基板２上の温度は通常のＤＣスパッタリング法に比べて低い温度、具体的には８００℃以下に設定することができる。
In the present embodiment, when the semiconductor
上記の半導体基板１は、例えば半導体素子の構成要素として用いることができる。低い装置コストで結晶性の高い半導体薄膜３を得ることができるため、特性の高い安価な半導体素子を得ることができる。この半導体素子は、例えば発光素子に搭載することができる。発光素子に搭載した場合、発光特性が高く安価な発光素子を得ることができる。上記半導体素子は、電子素子にも搭載可能である。電子素子に搭載した場合、電気的特性が高く安価な電子素子を得ることができる。
The
［第２実施形態］
次に、本発明の第２実施形態を説明する。
図６は、本実施形態に係る半導体基板１０１の構成を示す図である。
[Second Embodiment]
Next, a second embodiment of the present invention will be described.
FIG. 6 is a diagram showing a configuration of the
同図に示すように、本実施形態に係る半導体基板１０１は、第１実施形態の手順によって基板１０２上に半導体薄膜１０３を形成した後、当該半導体薄膜１０３上に、ＭＯＣＶＤ法、ＭＢＥ法、ＨＶＰＥ法又はスパッタリング法などの薄膜形成手法によって金属窒化物をさらに成長させたものである（金属窒化物層１０４）。
As shown in the figure, a
このときＭＯＣＶＤ法、ＭＢＥ法、ＨＶＰＥ法又はスパッタリング法によって成長させる金属窒化物は、上記半導体薄膜１０３とは異なる物質であっても構わない。例えば半導体薄膜１０３としてＡｌＮやＨｆＮ、ＺｒＮを形成し、その上に金属窒化物層１０４としてＧａＮを成長させるようにしても良い。
At this time, the metal nitride grown by the MOCVD method, the MBE method, the HVPE method, or the sputtering method may be a material different from the semiconductor
例えば基板１０２としてサファイア基板を用いたＧａＮ／ＡｌＮ／サファイアや、ＧａＮ／ＨｆＮ／サファイア、ＧａＮ／ＺｒＮ／サファイアなどの半導体基板１０１が形成可能である。また、基板１０２としてＳｉ（１１１）基板を用いたＧａＮ／ＨｆＮ／Ｓｉ（１１１）などの半導体基板１０１も形成可能である。このような層構造を有する半導体基板１０１は、第１実施形態と同様に、発光素子や電子素子などに搭載される半導体素子の構成要素として用いられることとなる。
For example, a
このように、本実施形態によれば、基板１０２上に形成された結晶性の高い半導体薄膜１０３上に、ＭＯＣＶＤ法、ＭＢＥ法、ＨＶＰＥ法又はスパッタリング法によって金属窒化物層１０４を成長させるので、半導体基板１０１が多層に構成される場合であっても、結晶性の高い半導体薄膜１０３を得ることができる。これにより、特性の高い半導体基板１０１を得ることができる。
Thus, according to this embodiment, the
本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。
例えば、上記各実施形態に記載の手法によって半導体薄膜を形成した後、半導体薄膜の成長温度よりも高い温度で当該半導体薄膜を加熱する工程を行っても良い。当該工程を行うことにより、半導体薄膜の結晶性を改善することができる。これにより、半導体薄膜の結晶性を一層向上させることができる。
The technical scope of the present invention is not limited to the above-described embodiment, and appropriate modifications can be made without departing from the spirit of the present invention.
For example, after the semiconductor thin film is formed by the method described in each of the above embodiments, a step of heating the semiconductor thin film at a temperature higher than the growth temperature of the semiconductor thin film may be performed. By performing this step, the crystallinity of the semiconductor thin film can be improved. Thereby, the crystallinity of the semiconductor thin film can be further improved.
［パルス占有率とパルス周波数］
本発明者らは、ターゲットをパルススパッタ法によってスパッタする際に、１周期中でのＯＮ時間の占める割合（パルス占有率）を小さくするほど結晶性を向上させることができる点を見出した。パルス占有率を小さくすることで、ＯＮ時間に発生する１３族金属リッチ状態がより瞬間的に実現され、ＯＦＦ時間に発生する表面拡散の時間をその分長くすることができ、十分な表面拡散を行うことができるためであると考えられる。
[Pulse occupancy and pulse frequency]
The present inventors have found that when the target is sputtered by the pulse sputtering method, the crystallinity can be improved as the proportion of the ON time in one cycle (pulse occupancy) is reduced. By reducing the pulse occupancy, the
図１７はパルス占有率と結晶性との関係を示すグラフである。グラフの横軸はパルス占有率を示しており、グラフの縦軸は結晶性を示している。グラフの縦軸のうち左側の軸は０００２ＦＷＨＭ測定による結晶性（グラフ中には左側に示される）、右側の軸は１０−１２ＦＷＨＭ測定による結晶性（グラフ中には右側に示される）をそれぞれ示している。同図に示すように、パルス占有率が小さくなるほど結晶性が向上していることが読み取れる。 FIG. 17 is a graph showing the relationship between pulse occupancy and crystallinity. The horizontal axis of the graph indicates the pulse occupation ratio, and the vertical axis of the graph indicates the crystallinity. Of the vertical axis of the graph, the left axis shows the crystallinity measured by 0002 FWHM (shown on the left in the graph), and the right axis shows the crystallinity measured by 10-12 FWHM (shown on the right in the graph). ing. As shown in the figure, it can be seen that the crystallinity improves as the pulse occupancy decreases.
また、本発明者らは、ターゲットをパルススパッタ法によってスパッタする際に、１周期あたりのパルス数（パルス周波数）を小さくするほど結晶性を向上させることができる点を見出した。パルス周波数を小さくすることで、その分パルスのＯＦＦ時間を長くすることができ、当該ＯＦＦ時間に十分な表面拡散を行うことができるためであると考えられる。 The inventors have also found that when the target is sputtered by the pulse sputtering method, the crystallinity can be improved as the number of pulses per cycle (pulse frequency) is decreased. It can be considered that by reducing the pulse frequency, the OFF time of the pulse can be lengthened accordingly, and sufficient surface diffusion can be performed during the OFF time.
図１８はパルス周波数と結晶性との関係を示すグラフである。グラフの横軸はパルス周波数を示しており、グラフの縦軸は結晶性を示している。グラフの縦軸のうち左側の軸は０００２ＦＷＨＭ測定による結晶性（グラフ中には左側に示される）、右側の軸は１０−１２ＦＷＨＭ測定による結晶性（グラフ中には右側に示される）をそれぞれ示している。同図に示すように、パルス周波数が小さくなるほど結晶性が向上していることが読み取れる。 FIG. 18 is a graph showing the relationship between pulse frequency and crystallinity. The horizontal axis of the graph indicates the pulse frequency, and the vertical axis of the graph indicates the crystallinity. Of the vertical axis of the graph, the left axis shows the crystallinity measured by 0002 FWHM (shown on the left in the graph), and the right axis shows the crystallinity measured by 10-12 FWHM (shown on the right in the graph). ing. As shown in the figure, it can be seen that the crystallinity improves as the pulse frequency decreases.
図１９はパルス動作中における窒素プラズマ発光の時間変化を示すグラフである。グラフの横軸は時間を示しており、グラフの縦軸は発光の強さを示している。図２０はパルス動作中における電源電圧の時間変化を示すグラフである。グラフの横軸は時間を示しており、グラフの縦軸は電源電圧の大きさを示している。また、図１９及び図２０中に、パルスのＯＮ期間を破線で示している。ここではパルス周波数を１ｋＨｚとし、パルス占有率を１０％としている。 FIG. 19 is a graph showing the time change of nitrogen plasma emission during the pulse operation. The horizontal axis of the graph indicates time, and the vertical axis of the graph indicates the intensity of light emission. FIG. 20 is a graph showing the time change of the power supply voltage during the pulse operation. The horizontal axis of the graph indicates time, and the vertical axis of the graph indicates the magnitude of the power supply voltage. Further, in FIG. 19 and FIG. 20, the ON period of the pulse is indicated by a broken line. Here, the pulse frequency is 1 kHz and the pulse occupation ratio is 10%.
図１９に示すように、窒素プラズマの発光の強さはパルスのＯＮ期間に急速に増加し、ＯＮ期間の終期（０．１秒後）に最大となって徐々に強度を落としていく。窒素ラジカルの寿命は１０−１秒〜１０１秒と更に長く、パルスＯＦＦ期間においても窒素プラズマによる反応が行われていると考えられる。 As shown in FIG. 19, the intensity of the nitrogen plasma emission increases rapidly during the ON period of the pulse, reaches its maximum at the end of the ON period (after 0.1 second), and gradually decreases in intensity. The lifetime of nitrogen radicals is even longer, 10 −1 seconds to 10 1 seconds, and it is considered that the reaction by nitrogen plasma is performed even during the pulse OFF period.
これらの結果から、ターゲットをパルススパッタ法によってスパッタする際には、パルス占有率をより小さくし、パルス周波数をより小さくすることによって、より結晶性の高いエピタキシャル薄膜を形成することができることがわかる。上記のパルススパッタ法においては、パルス占有率を２０％以下とし、パルス周波数を５０００Ｈｚ以下とすることが好ましいといえる。 From these results, it can be seen that when the target is sputtered by the pulse sputtering method, an epitaxial thin film with higher crystallinity can be formed by reducing the pulse occupation ratio and the pulse frequency. In the above-mentioned pulse sputtering method, it can be said that it is preferable to set the pulse occupation ratio to 20% or less and the pulse frequency to 5000 Hz or less.
［スパッタ装置］
上記実施形態においては、図２に示すスパッタ装置１０を用いてパルススパッタを行う手法を例に挙げて説明したが、これに限られることは無く、例えば図５３に示すスパッタ装置２０を用いてパルススパッタを行うようにしても構わない。
[Sputtering equipment]
In the above embodiment, the method of performing pulse sputtering using the
図５３に示すように、スパッタ装置２０は、チャンバ２１と、基板加熱機構２２と、基板保持部２３と、スパッタガン２４と、パルス電源２５と、制御部２６とを有している。このスパッタ装置２０においては、基板２をチャンバ２１内の基板保持部２３上に保持させた状態で基板加熱機構２２によって当該基板２を加熱することができるようになっている。また、基板２が基板保持部２３上に保持された状態で、複数のスパッタガン２４からスパッタビームが基板２へ向けて射出されるようになっている。
As shown in FIG. 53, the
複数のスパッタガン２４は、例えばＧａ及びＧａ合金のビームを射出するスパッタガン２４ａ、Ａｌ及びＡｌ合金のビームを射出するスパッタガン２４ｂ、Ｉｎ及びＩｎ合金のビームを射出するスパッタガン２４ｃ、Ｓｉ及びＳｉ合金のビームを射出するスパッタガン２４ｄ、Ｍｇ及びＭｇ合金のビームを射出するスパッタガン２４ｅを有している。各スパッタガン２４ａ〜２４ｅからのビームを構成する金属の種類については、適宜交換することが可能になっている。したがって、例えばＺｒやＨｆ及びこれらの金属からなるビームを射出できるように構成しても構わない。
The plurality of
複数のスパッタガン２４はそれぞれパルス電源２５に接続されている。パルス電源２５は、スパッタガン２４へパルス電圧を印加する電源である。各スパッタガン２４ａ〜２４ｅに対応するパルス電源２５ａ〜２５ｅが設けられている。これらのパルス電源２５ａ〜２５ｅから出力されるパルス電圧の出力タイミングや出力期間、周波数、振幅などは、制御コンピュータなどの制御部２６によって制御されるようになっている。
Each of the plurality of
次に、本発明に係る実施例１を説明する。
本実施例では、上記実施形態の手法によってサファイア基板上にＡｌＮ薄膜を形成した。ＡｌＮ成長時の基板温度を７５０℃、ＡｌＮ成長時のチャンバ内の圧力を８×１０−３Ｔｏｒｒ、アルゴンガス流量を５ｓｃｃｍ、窒素ガス流量を２ｓｃｃｍ、投入電力を１５０Ｗ、直流パルス電源の繰り返し周波数を１ｋＨｚとした。
Next, Example 1 according to the present invention will be described.
In this example, an AlN thin film was formed on the sapphire substrate by the method of the above embodiment. The substrate temperature during AlN growth is 750 ° C., the pressure in the chamber during AlN growth is 8 × 10 −3 Torr, the argon gas flow rate is 5 sccm, the nitrogen gas flow rate is 2 sccm, the input power is 150 W, and the DC pulse power supply repetition frequency is 1 kHz.
図７は、上記の条件において、パルス電圧のデューティー比を変えてＡｌＮ薄膜を形成したときの、デューティー比と結晶性との関係を示すグラフである。グラフの横軸がデューティー比を示しており、グラフの縦軸がＦＷＨＭ（半値幅）の値を示している。グラフ中の黒四角は、０００１電子線回折（ＥＢＳＤ０００１）で測定した場合の半値幅である。グラフ中の黒丸は、０００２Ｘ線回折（ＸＤＲ０００２）による半値幅である。 FIG. 7 is a graph showing the relationship between the duty ratio and crystallinity when an AlN thin film is formed by changing the duty ratio of the pulse voltage under the above conditions. The horizontal axis of the graph indicates the duty ratio, and the vertical axis of the graph indicates the FWHM (half-value width) value. A black square in the graph is a half width when measured by 0001 electron diffraction (EBSD0001). A black circle in the graph is a half width by 0002 X-ray diffraction (XDR0002).
同図に示すように、０００１電子線回折による半値幅の結果、０００２Ｘ線回折による半値幅の結果は、ともにデューティー比を小さくすることで値が小さくなっている。この結果より、パルス電圧を印加する期間を短くし、プラズマ照射の期間を長くすることにより、結晶品質が向上することがわかる。 As shown in the figure, the results of the half-value width by 0001 electron beam diffraction and the half-value width by 0002 X-ray diffraction are both reduced by decreasing the duty ratio. From this result, it can be seen that the crystal quality is improved by shortening the period of applying the pulse voltage and lengthening the period of plasma irradiation.
次に、本発明に係る実施例２を説明する。
本実施例では、上記実施形態の手法（以下、「パルススパッタ法」という）及びＤＣスパッタ法によってＡｌＮ薄膜を形成し、それぞれの手法によって形成したＡｌＮ薄膜の結晶性を比較した。スパッタ装置は、パルススパッタ法及びＤＣスパッタ法共に、上記実施形態の構成を有する同一のスパッタ装置によって行った。
Next, a second embodiment according to the present invention will be described.
In this example, an AlN thin film was formed by the method of the above embodiment (hereinafter referred to as “pulse sputtering method”) and a DC sputtering method, and the crystallinity of the AlN thin film formed by each method was compared. As for the sputtering apparatus, both the pulse sputtering method and the DC sputtering method were performed by the same sputtering apparatus having the configuration of the above embodiment.
表１は、ＤＣスパッタ法による結果と、パルススパッタ法による結果とを比較して示した表である。 Table 1 is a table comparing the results of the DC sputtering method and the results of the pulse sputtering method.
同表に示すように、基板はサファイア基板を用いた。ＡｌＮの成長時の基板温度をそれぞれ１１００℃、成長時のチャンバ内の圧力をそれぞれ８×１０−３Ｔｏｒｒ、窒素ガス流量をそれぞれ２ｓｃｃｍ、アルゴンガス流量をそれぞれ５ｓｃｃｍ、投入電力をそれぞれ１５０Ｗとした。パルススパッタ法においては、直流電圧の周波数を１ｋＨｚ、デューティー比を１０％とした。 As shown in the table, a sapphire substrate was used. The substrate temperature during the growth of AlN was 1100 ° C., the pressure in the chamber during the growth was 8 × 10 −3 Torr, the nitrogen gas flow rate was 2 sccm, the argon gas flow rate was 5 sccm, and the input power was 150 W, respectively. In the pulse sputtering method, the frequency of the DC voltage was 1 kHz and the duty ratio was 10%.
このような条件においてＡｌＮ薄膜をそれぞれ形成し、形成されたＡｌＮ薄膜について０００２Ｘ線回折を行った。この結果、同表に示すように、ＤＣスパッタ法においては、０００２Ｘ線回折半値幅が２５２０ａｒｃｓｅｃとなった。パルススパッタ法においては、半値幅が１００４ａｒｃｓｅｃとなった。 Under such conditions, an AlN thin film was formed, and 0002 X-ray diffraction was performed on the formed AlN thin film. As a result, as shown in the table, in the DC sputtering method, the 0002 X-ray diffraction half width was 2520 arcsec. In the pulse sputtering method, the full width at half maximum was 1004 arcsec.
このように、本実施例の結果から、従来のＤＣスパッタ法によってサファイア基板上にＡｌＮ薄膜を形成する場合比べて、上記実施形態の手法によってサファイア基板上にＡｌＮ薄膜を形成する場合の方が、高い結晶性を有するＡｌＮ薄膜を得ることができるといえる。 Thus, from the result of this example, the case where the AlN thin film is formed on the sapphire substrate by the method of the above embodiment is compared with the case where the AlN thin film is formed on the sapphire substrate by the conventional DC sputtering method. It can be said that an AlN thin film having high crystallinity can be obtained.
次に、本発明に係る実施例３を説明する。
本実施例では、パルススパッタ法及びＤＣスパッタ法によってＡｌＮ薄膜を形成し、それぞれの手法によって形成したＡｌＮ薄膜の結晶性を比較した。スパッタ装置は、パルススパッタ法及びＤＣスパッタ法共に、上記実施形態の構成を有する同一のスパッタ装置によって行った。
Next, a third embodiment according to the present invention will be described.
In this example, an AlN thin film was formed by pulse sputtering and DC sputtering, and the crystallinity of the AlN thin film formed by each method was compared. As for the sputtering apparatus, both the pulse sputtering method and the DC sputtering method were performed by the same sputtering apparatus having the configuration of the above embodiment.
表２は、ＤＣスパッタ法による結果と、パルススパッタ法による結果とを比較して示した表である。 Table 2 is a table comparing the results of the DC sputtering method and the results of the pulse sputtering method.
同表に示すように、基板はＭｇＯ（１１１）基板を用いた。ＡｌＮの成長時の基板温度をそれぞれ１１００℃、成長時のチャンバ内の圧力をそれぞれ８×１０−３Ｔｏｒｒ、窒素ガス流量をそれぞれ０．８ｓｃｃｍ、アルゴンガス流量をそれぞれ１．２ｓｃｃｍ、投入電力をそれぞれ１００Ｗとした。パルススパッタ法においては、直流電圧の周波数を５０ｋＨｚ、デューティー比を５０％とした。 As shown in the table, an MgO (111) substrate was used as the substrate. The substrate temperature during growth of AlN is 1100 ° C., the pressure in the chamber during growth is 8 × 10 −3 Torr, the nitrogen gas flow rate is 0.8 sccm, the argon gas flow rate is 1.2 sccm, and the input power is respectively 100W. In the pulse sputtering method, the frequency of the DC voltage was 50 kHz, and the duty ratio was 50%.
このような条件においてＡｌＮ薄膜をそれぞれ形成し、形成されたＡｌＮ薄膜について１１１Ｘ線回折を行った。この結果、同表に示すように、ＤＣスパッタ法においては、１１１Ｘ線回折半値幅が１２６０ａｒｃｓｅｃとなった。パルススパッタ法においては、半値幅が９２９ａｒｃｓｅｃとなった。 Under such conditions, an AlN thin film was formed, and 111 X-ray diffraction was performed on the formed AlN thin film. As a result, as shown in the table, in the DC sputtering method, the 111 X-ray diffraction half width was 1260 arcsec. In the pulse sputtering method, the full width at half maximum was 929 arcsec.
このように、本実施例の結果から、従来のＤＣスパッタ法によってＭｇＯ（１１１）基板上にＡｌＮ薄膜を形成する場合比べて、上記実施形態の手法によってＭｇＯ（１１１）基板上にＡｌＮ薄膜を形成する場合の方が、高い結晶性を有するＡｌＮ薄膜を得ることができるといえる。 Thus, from the result of this example, compared with the case where the AlN thin film is formed on the MgO (111) substrate by the conventional DC sputtering method, the AlN thin film is formed on the MgO (111) substrate by the method of the above embodiment. In this case, it can be said that an AlN thin film having high crystallinity can be obtained.
次に、本発明に係る実施例４を説明する。
本実施例では、上記実施形態の手法によってサファイア基板上にＡｌＮ薄膜を形成した。ただし、ＡｌＮ成長時の基板温度を５４５℃、ＡｌＮ成長時のチャンバ内の圧力を７．４×１０−３Ｔｏｒｒ、アルゴンガス流量を４ｓｃｃｍ、窒素ガス流量を３ｓｃｃｍ、投入電力を９７Ｗ、直流パルス電源の繰り返し周波数を１０ｋＨｚとした。また、デューティー比を５％とした。
Next, a fourth embodiment according to the present invention will be described.
In this example, an AlN thin film was formed on the sapphire substrate by the method of the above embodiment. However, the substrate temperature during AlN growth is 545 ° C., the pressure in the chamber during AlN growth is 7.4 × 10 −3 Torr, the argon gas flow rate is 4 sccm, the nitrogen gas flow rate is 3 sccm, the input power is 97 W, and the DC pulse power supply The repetition frequency was set to 10 kHz. The duty ratio was 5%.
図８は、形成されたＡｌＮ薄膜の表面を撮影した電子顕微鏡写真図である。電子顕微鏡の倍率は１万倍とした。
同図に示すように、ＡｌＮ薄膜の表面には目立った凹凸などは見られない。このことから、表面平坦性の高いＡｌＮ薄膜が成長可能であるといえる。
FIG. 8 is an electron micrograph showing the surface of the formed AlN thin film. The magnification of the electron microscope was 10,000 times.
As shown in the figure, no conspicuous irregularities are seen on the surface of the AlN thin film. From this, it can be said that an AlN thin film with high surface flatness can be grown.
図９は、形成されたＡｌＮ薄膜のＲＨＥＥＤ像である。
同図に示すように、回折スポットが明瞭に現れていることがわかる。このことから、良質な単結晶が形成されているといえる。
FIG. 9 is an RHEED image of the formed AlN thin film.
As shown in the figure, it can be seen that the diffraction spots clearly appear. From this, it can be said that a high-quality single crystal is formed.
図１０は、形成されたＡｌＮの１０−１２ＥＢＳＤ極点図である。
同図に示すように、明瞭な６回回転対象性が確認できる。このことから、結晶方位の揃った良質なＡｌＮが成長しているといえる。
FIG. 10 is a 10-12 EBSD pole figure of the formed AlN.
As shown in the figure, a clear 6-fold rotation target property can be confirmed. From this, it can be said that high-quality AlN having a uniform crystal orientation is growing.
図示を省略するが、本実施例２において形成されたＡｌＮ結晶の０００１電子線回折の半値幅を測定したら、２６００ａｒｃｓｅｃであった。このことから、半値幅の小さい、結晶性の高いＡｌＮが形成されているといえる。 Although not shown, the half-value width of the 0001 electron diffraction of the AlN crystal formed in Example 2 was 2600 arcsec. From this, it can be said that AlN having a small half width and high crystallinity is formed.
このように、本実施例４の結果から、パルス電圧を印加してスパッタする上記実施形態の手法を用いてＡｌＮ薄膜を形成することにより、ＡｌＮ成長時の温度が５４５℃という低温であるにもかかわらず、結晶性の高いＡｌＮ薄膜が形成することが可能であるといえる。 As described above, from the result of Example 4, by forming the AlN thin film using the method of the above-described embodiment in which the pulse voltage is applied and sputtered, the temperature during AlN growth is as low as 545 ° C. Regardless, it can be said that an AlN thin film with high crystallinity can be formed.
次に、本発明に係る実施例５を説明する。
本実施例では、上記実施形態の手法によってサファイア基板上にＡｌＮ薄膜を形成した。ただし、ＡｌＮ成長時の基板温度を３３６℃、ＡｌＮ成長時のチャンバ内の圧力を７．３×１０−３Ｔｏｒｒ、アルゴンガス流量を４ｓｃｃｍ、窒素ガス流量を３ｓｃｃｍ、投入電力を１３０Ｗ、直流パルス電源の繰り返し周波数を１０ｋＨｚとした。また、デューティー比を５％とした。
Next, a fifth embodiment according to the present invention will be described.
In this example, an AlN thin film was formed on the sapphire substrate by the method of the above embodiment. However, the substrate temperature during AlN growth is 336 ° C., the pressure in the chamber during AlN growth is 7.3 × 10 −3 Torr, the argon gas flow rate is 4 sccm, the nitrogen gas flow rate is 3 sccm, the input power is 130 W, and the DC pulse power supply The repetition frequency was set to 10 kHz. The duty ratio was 5%.
図１１は、形成されたＡｌＮ薄膜の表面を撮影した電子顕微鏡写真図である。電子顕微鏡の倍率は５０００倍とした。
同図に示すように、ＡｌＮ薄膜の表面には目立った凹凸などは見られない。このことから、表面平坦性の高いＡｌＮ薄膜が成長可能であるといえる。
FIG. 11 is an electron micrograph showing the surface of the formed AlN thin film. The magnification of the electron microscope was 5000 times.
As shown in the figure, no conspicuous irregularities are seen on the surface of the AlN thin film. From this, it can be said that an AlN thin film with high surface flatness can be grown.
図１２は、形成されたＡｌＮ薄膜のＥＢＳＤ逆極点図である。
同図に示すように、（０００１）の単相のＡｌＮ結晶が成長していることがわかる。
FIG. 12 is an EBSD reverse pole figure of the formed AlN thin film.
As shown in the figure, it can be seen that a (0001) single-phase AlN crystal has grown.
図１３は、形成されたＡｌＮ薄膜の１０−１２ＥＢＳＤ極点図である。
同図に示すように、明瞭な６回回転対象性が確認できる。このことから、結晶方位の揃った良質なＡｌＮが成長しているといえる。
FIG. 13 is a 10-12 EBSD pole figure of the formed AlN thin film.
As shown in the figure, a clear 6-fold rotation target property can be confirmed. From this, it can be said that high-quality AlN having a uniform crystal orientation is growing.
このように、本実施例５の結果から、パルス電圧を印加してスパッタする上記実施形態の手法を用いてＡｌＮ薄膜を形成することにより、ＡｌＮ成長時の温度が３３６℃という低温であるにもかかわらず、結晶性の高いＡｌＮ薄膜が形成することが可能であるといえる。 As described above, from the result of Example 5, the AlN thin film is formed using the method of the above-described embodiment in which a pulse voltage is applied and sputtered, so that the temperature during AlN growth is as low as 336 ° C. Regardless, it can be said that an AlN thin film with high crystallinity can be formed.
次に、本発明に係る実施例６を説明する。
本実施例では、上記実施形態の手法によってＺｎＯ（０００−１）基板上にＡｌＮ薄膜を形成した。ただし、ＡｌＮ成長時の基板温度を室温とし、ＡｌＮ成長時のチャンバ内の圧力を８．８×１０−３Ｔｏｒｒ、アルゴンガス流量を４ｓｃｃｍ、窒素ガス流量を３ｓｃｃｍ、投入電力を３４Ｗ、直流パルス電源の繰り返し周波数を１０ｋＨｚとした。また、デューティー比を５％とした。
Next, a sixth embodiment according to the present invention will be described.
In this example, an AlN thin film was formed on a ZnO (000-1) substrate by the method of the above embodiment. However, the substrate temperature during AlN growth is room temperature, the pressure in the chamber during AlN growth is 8.8 × 10 −3 Torr, the argon gas flow rate is 4 sccm, the nitrogen gas flow rate is 3 sccm, the input power is 34 W, and the DC pulse power supply The repetition frequency was set to 10 kHz. The duty ratio was 5%.
図１４は、形成されたＡｌＮ薄膜のＲＨＥＥＤ像を示す図である。
同図に示すように、回折スポットが明瞭に現れていることがわかる。このことから、良質なＡｌＮの単結晶が形成されているといえる。
FIG. 14 is a view showing an RHEED image of the formed AlN thin film.
As shown in the figure, it can be seen that the diffraction spots clearly appear. From this, it can be said that a high-quality AlN single crystal is formed.
図１５は、形成されたＡｌＮ薄膜のＥＢＳＤ逆極点図である。
同図に示すように、（０００１）の単相のＡｌＮ結晶が成長していることがわかる。
FIG. 15 is an EBSD reverse pole figure of the formed AlN thin film.
As shown in the figure, it can be seen that a (0001) single-phase AlN crystal has grown.
図１６は、形成されたＡｌＮ薄膜の１０−１２ＥＢＳＤ極点図である。
同図に示すように、明瞭な６回回転対象性が確認できる。このことから、結晶方位の揃った良質なＡｌＮが成長しているといえる。
このように、ＺｎＯ基板上に室温においても比較的良質なＡｌＮ薄膜が形成されることがわかる。
FIG. 16 is a 10-12 EBSD pole figure of the formed AlN thin film.
As shown in the figure, a clear 6-fold rotation target property can be confirmed. From this, it can be said that high-quality AlN having a uniform crystal orientation is growing.
Thus, it can be seen that a relatively good quality AlN thin film is formed on the ZnO substrate even at room temperature.
次に、本発明に係る実施例７を説明する。
本実施例では、上記実施形態の手法によってサファイア（０００１）基板上にＡｌＮ薄膜を形成し、その後、ＡｌＮ薄膜をアニールした。ＡｌＮ薄膜の成長条件として、ＡｌＮ薄膜の成長温度を１１０２℃とし、成長圧力を８．１×１０−３Ｔｏｒｒとし、Ａｒガス流量を２ｓｃｃｍとし、Ｎ２ガス流量を５ｓｃｃｍとし、投入電力を１８５Ｗとし、周波数（直流パルス電源の繰り返し周波数）を１５００Ｈｚとし、Ｄｕｔｙ比を５０％とした。アニールの条件として、加熱温度を１４００℃とし、加熱時間を６０分とし、加熱雰囲気を窒素中とし、圧力を１気圧とした。アニール処理前及びアニール処理後のそれぞれのＡｌＮ薄膜について、電子線回折を行った。
Next, a seventh embodiment according to the present invention will be described.
In this example, an AlN thin film was formed on a sapphire (0001) substrate by the method of the above embodiment, and then the AlN thin film was annealed. As growth conditions for the AlN thin film, the growth temperature of the AlN thin film is 1102 ° C., the growth pressure is 8.1 × 10 −3 Torr, the Ar gas flow rate is 2 sccm, the N 2 gas flow rate is 5 sccm, and the input power is 185 W. The frequency (repetitive frequency of the DC pulse power supply) was 1500 Hz, and the duty ratio was 50%. As annealing conditions, the heating temperature was 1400 ° C., the heating time was 60 minutes, the heating atmosphere was in nitrogen, and the pressure was 1 atm. Electron beam diffraction was performed on each of the AlN thin films before and after the annealing treatment.
アニール処理前では、電子線回折の半値幅が、（０００２）回折において１８８ａｒｃｓｅｃであり、１０−１２回折において１７０８ａｒｃｓｅｃであった。一方、アニール処理後では、電子線回折の半値幅が、（０００２）回折において８０ａｒｃｓｅｃであり、１０−１２回折において１３２１ａｒｃｓｅｃであった。 Before the annealing treatment, the half width of electron diffraction was 188 arcsec in (0002) diffraction and 1708 arcsec in 10-12 diffraction. On the other hand, after the annealing treatment, the half width of electron beam diffraction was 80 arcsec in (0002) diffraction and 1321 arcsec in 10-12 diffraction.
この結果から、アニール処理を行うことにより、ＡｌＮ薄膜の結晶性を一層向上させることができるといえる。 From this result, it can be said that the crystallinity of the AlN thin film can be further improved by performing the annealing treatment.
次に、本発明に係る実施例８を説明する。
本実施例では、上記実施形態の手法によってサファイア基板上にＧａＮ薄膜を形成した。
Next, an eighth embodiment according to the present invention will be described.
In this example, a GaN thin film was formed on the sapphire substrate by the method of the above embodiment.
図２１は、形成されたＧａＮ薄膜のＲＨＥＥＤ像を示す図である。
同図に示すように、回折スポットが明瞭に現れていることがわかる。このことから、良質なＧａＮの単結晶が形成されているといえる。
FIG. 21 is a view showing an RHEED image of the formed GaN thin film.
As shown in the figure, it can be seen that the diffraction spots clearly appear. From this, it can be said that a high-quality GaN single crystal is formed.
図２２及び図２３は、形成されたＧａＮ薄膜のＥＢＳＤ逆極点図である。図２２は０００１方位について、図２３は１０−１２方位について、それぞれ示している。
図２２及び図２３に示すように、ｃ軸配向の６回回転対称性を有する０００１方位の単相のＧａＮ結晶が成長していることがわかる。
22 and 23 are EBSD reverse pole figures of the formed GaN thin film. FIG. 22 shows the 0001 orientation, and FIG. 23 shows the 10-12 orientation.
As shown in FIGS. 22 and 23, it can be seen that a 0001-oriented single-phase GaN crystal having 6-fold rotational symmetry with c-axis orientation is growing.
次に、本発明に係る実施例９を説明する。
本実施例では、上記実施形態の手法によってサファイア基板上にＡｌＮ薄膜を形成し、その後ＡｌＮ薄膜上にＧａＮ薄膜を形成した。また、ＧａＮ薄膜の表面をＫＯＨによってエッチングした。
Next, a ninth embodiment according to the present invention will be described.
In this example, an AlN thin film was formed on the sapphire substrate by the method of the above embodiment, and then a GaN thin film was formed on the AlN thin film. The surface of the GaN thin film was etched with KOH.
図２４は、形成されたＧａＮ／ＡｌＮ／Ａｌ２Ｏ３（サファイア）のＲＨＥＥＤ像を示す図である。
同図に示すように、回折スポットが明瞭に現れていることがわかる。このことから、良質なＧａＮの単結晶が形成されているといえる。
FIG. 24 is a diagram showing an RHEED image of the formed GaN / AlN / Al 2 O 3 (sapphire).
As shown in the figure, it can be seen that the diffraction spots clearly appear. From this, it can be said that a high-quality GaN single crystal is formed.
図２５は、ＫＯＨエッチング後のＧａＮ薄膜の表面を撮影した電子顕微鏡（ＳＥＭ）像である。
同図に示すように、ＧａＮ薄膜はＧａ極性であることが確認できる。このことから、品質の良好なＧａＮ薄膜が形成されているといえる。
FIG. 25 is an electron microscope (SEM) image obtained by photographing the surface of the GaN thin film after KOH etching.
As shown in the figure, it can be confirmed that the GaN thin film has Ga polarity. From this, it can be said that a GaN thin film of good quality is formed.
次に、本発明に係る実施例１０を説明する。
本実施例では、上記実施形態の手法によってＺｎＯ基板上にＧａＮ薄膜を室温で形成した。
Next, Example 10 according to the present invention will be described.
In this example, a GaN thin film was formed on a ZnO substrate at room temperature by the method of the above embodiment.
図２６は、形成されたＧａＮ薄膜のＲＨＥＥＤ像を示す図である。
同図に示すように、回折スポットが明瞭に現れていることがわかる。このことから、良質なＧａＮの単結晶が形成されているといえる。
FIG. 26 is a diagram showing an RHEED image of the formed GaN thin film.
As shown in the figure, it can be seen that the diffraction spots clearly appear. From this, it can be said that a high-quality GaN single crystal is formed.
図２７（ａ）は形成されたＧａＮ薄膜のＡＦＭ像を示す図であり、図２７（ｂ）は当該ＧａＮ薄膜の断面形状を示すグラフである。グラフの横軸は基準点からの距離を示しており、グラフの縦軸は当該基準点に対する高さを示している。
図２７（ａ）及び図２７（ｂ）に示すように、ステップテラス構造であり原子レベルで平坦なＧａＮ薄膜が形成されていることがわかる。
FIG. 27A is a diagram showing an AFM image of the formed GaN thin film, and FIG. 27B is a graph showing a cross-sectional shape of the GaN thin film. The horizontal axis of the graph indicates the distance from the reference point, and the vertical axis of the graph indicates the height with respect to the reference point.
As shown in FIGS. 27A and 27B, it can be seen that a GaN thin film having a step terrace structure and flat at the atomic level is formed.
図２８は当該ＧａＮ薄膜の室温ＰＬ測定の結果を示すグラフである。グラフの横軸はエネルギー値を示しており、グラフの縦軸は発光の強さを示している。
同図に示すように、室温においてＧａＮバンド端近傍で発光しており、良好な発光特性であることがわかる。
FIG. 28 is a graph showing the results of room temperature PL measurement of the GaN thin film. The horizontal axis of the graph indicates the energy value, and the vertical axis of the graph indicates the intensity of light emission.
As shown in the figure, light is emitted near the edge of the GaN band at room temperature, and it can be seen that the light emission characteristics are good.
次に、本発明に係る実施例１１を説明する。
本実施例では、上記実施形態の手法によってサファイア基板上にＺｒＮ薄膜を形成した。
Next, Example 11 according to the present invention will be described.
In this example, a ZrN thin film was formed on the sapphire substrate by the method of the above embodiment.
図２９は、形成されたＺｒＮ（１１１）薄膜のＥＢＳＤ極点図である。
同図に示すように、明瞭な６回回転対象性が確認できる。また、ＥＢＳＤによるチルト方向の半値幅は０．１５°、ツイスト方向の半値幅は０．３０°であった。これらのことから、結晶方位の揃った良質なＺｒＮが成長しているといえる。
FIG. 29 is an EBSD pole figure of the formed ZrN (111) thin film.
As shown in the figure, a clear 6-fold rotation target property can be confirmed. The half width in the tilt direction by EBSD was 0.15 °, and the half width in the twist direction was 0.30 °. From these facts, it can be said that high-quality ZrN having a uniform crystal orientation is growing.
図３０は、形成されたＺｒＮの１−１０入射のＲＨＥＥＤ像を示す図である。 FIG. 30 is a diagram showing a 1-10 incidence RHEED image of ZrN formed.
同図に示すように、回折スポットが明瞭に現れていることがわかる。このことから、良質なＺｒＮの単結晶が形成されているといえる。 As shown in the figure, it can be seen that the diffraction spots clearly appear. From this, it can be said that a high-quality ZrN single crystal is formed.
次に、本発明に係る実施例１２を説明する。
本実施例では、上記実施形態の手法によってＭｇＯ（１１１）基板上にＺｒＮ（１１１）薄膜を形成し、当該ＺｒＮ（１１１）薄膜上にＧａＮ薄膜を形成した。
Next, a twelfth embodiment according to the present invention will be described.
In this example, a ZrN (111) thin film was formed on the MgO (111) substrate by the method of the above embodiment, and a GaN thin film was formed on the ZrN (111) thin film.
図３１は、形成されたＺｒＮ（１１１）薄膜のＥＢＳＤ極点図である。
同図に示すように、明瞭な６回回転対象性が確認できる。これらのことから、結晶方位の揃った良質なＺｒＮが成長しているといえる。
FIG. 31 is an EBSD pole figure of the formed ZrN (111) thin film.
As shown in the figure, a clear 6-fold rotation target property can be confirmed. From these facts, it can be said that high-quality ZrN having a uniform crystal orientation is growing.
図３２は、形成されたＧａＮ薄膜のＲＨＥＥＤ像を示す図である。
同図に示すように、回折スポットが明瞭に現れていることがわかる。このことから、ＺｒＮ（１１１）薄膜上に良質のＧａＮの単結晶が成長しているといえる。
FIG. 32 is a view showing an RHEED image of the formed GaN thin film.
As shown in the figure, it can be seen that the diffraction spots clearly appear. From this, it can be said that a good quality GaN single crystal is grown on the ZrN (111) thin film.
図３３は形成されたＧａＮ薄膜の０００１方向についてのＥＢＳＤ極点図であり、図３４は当該ＧａＮ薄膜の１１−２２方向についてのＥＢＳＤ極点図である。
これらの図に示すように、ｃ軸配向の６回回転対称性を有する０００１方位の単相のＧａＮ結晶が成長していることがわかる。また、ＥＢＳＤによるチルト方向の半値幅は０．１６°、ツイスト方向の半値幅は０．３３°であった。このことからも、結晶方位の揃った良質なＧａＮが成長しているといえる。
FIG. 33 is an EBSD pole figure in the 0001 direction of the formed GaN thin film, and FIG. 34 is an EBSD pole figure in the 11-22 direction of the GaN thin film.
As shown in these figures, it can be seen that a single-phase GaN crystal of 0001 orientation having a 6-fold rotational symmetry of c-axis orientation is growing. Further, the half width in the tilt direction by EBSD was 0.16 °, and the half width in the twist direction was 0.33 °. From this, it can be said that high-quality GaN having a uniform crystal orientation is growing.
次に、本発明に係る実施例１３を説明する。
本実施例では、上記実施形態の手法によってＭｇＯ（１００）基板上にＺｒＮ（１００）薄膜を形成した。
Next, Example 13 according to the present invention will be described.
In this example, a ZrN (100) thin film was formed on the MgO (100) substrate by the method of the above embodiment.
図３５は、形成されたＺｒＮ（１００）薄膜のＥＢＳＤ極点図である。
同図に示すように、明瞭な６回回転対象性が確認できる。これらのことから、結晶方位の揃った良質なＺｒＮ（１００）が成長しているといえる。
FIG. 35 is an EBSD pole figure of the formed ZrN (100) thin film.
As shown in the figure, a clear 6-fold rotation target property can be confirmed. From these facts, it can be said that high-quality ZrN (100) having a uniform crystal orientation is growing.
図３６は、形成されたＺｒＮ薄膜のＲＨＥＥＤ像を示す図である。
同図に示すように、回折スポットが明瞭に現れていることがわかる。このことから、良質のＺｒＮの単結晶が成長しているといえる。
FIG. 36 is a view showing an RHEED image of the formed ZrN thin film.
As shown in the figure, it can be seen that the diffraction spots clearly appear. From this, it can be said that a high-quality ZrN single crystal has grown.
次に、本発明に係る実施例１４を説明する。
本実施例では、上記実施形態の手法によってＭｇＯ（１００）基板上にＨｆＮ（１００）薄膜を形成した。
Next, Example 14 according to the present invention will be described.
In this example, the HfN (100) thin film was formed on the MgO (100) substrate by the method of the above embodiment.
図３７は、ＭｇＯ（１００）基板上にＤＣスパッタによってＨｆＮ（１００）薄膜を形成したときのＨｆＮ薄膜の表面を撮影した電子顕微鏡（ＳＥＭ）像である。図３８は、ＭｇＯ（１００）基板上に上記実施形態の手法（パルススパッタ）によってＨｆＮ（１００）薄膜を形成したときのＨｆＮ薄膜の表面を撮影したＳＥＭ像である。 FIG. 37 is an electron microscope (SEM) image obtained by photographing the surface of the HfN thin film when the HfN (100) thin film was formed on the MgO (100) substrate by DC sputtering. FIG. 38 is an SEM image obtained by photographing the surface of the HfN thin film when the HfN (100) thin film was formed on the MgO (100) substrate by the method of the above embodiment (pulse sputtering).
ＤＣスパッタリングによるＨｆＮ薄膜については、図３７に示すように、ＡＦＭ−ＲＭＳが０．７６ｎｍであった。これに対して、上記実施形態の手法によるＨｆＮ薄膜については、図３８に示すように、ＡＦＭ−ＲＭＳが０．１８ｎｍであった。このことから、上記実施形態の手法によるＨｆＮ薄膜の方がより結晶性が高いことがわかる。 As for the HfN thin film by DC sputtering, AFM-RMS was 0.76 nm as shown in FIG. On the other hand, as for the HfN thin film by the method of the above embodiment, the AFM-RMS was 0.18 nm as shown in FIG. From this, it can be seen that the HfN thin film by the method of the above embodiment has higher crystallinity.
図３９及び図４０は、ＤＣスパッタリングによるＨｆＮ薄膜及び上記実施形態の手法によるＨｆＮ薄膜についてのＸ線ロッキングカーブを示すグラフである。図３９は２００の方向について、図４０は１１１の方向についてそれぞれ測定したものである。
図３９に示すように、ＤＣスパッタリングの場合のＸ線ロッキングカーブから求められる半値幅は０．５８°であり、上記実施形態の手法の場合のＸ線ロッキングカーブから求められる半値幅は０．４６°であった。また、図４０に示すように、ＤＣスパッタリングの場合のＸ線ロッキングカーブから求められる半値幅は０．６９°であり、上記実施形態の手法の場合のＸ線ロッキングカーブから求められる半値幅は０．３６°であった。これらの結果から、ＤＣスパッタリングによって得られたＨｆＮ薄膜よりも、上記実施形態の手法によって得られたＨｆＮ薄膜の方が、結晶性が高いことが認められる。
39 and 40 are graphs showing X-ray rocking curves for the HfN thin film by DC sputtering and the HfN thin film by the method of the above embodiment. FIG. 39 shows measurements for 200 directions, and FIG. 40 shows measurements for 111 directions.
As shown in FIG. 39, the half width obtained from the X-ray rocking curve in the case of DC sputtering is 0.58 °, and the half width obtained from the X-ray rocking curve in the case of the method of the above embodiment is 0.46. °. As shown in FIG. 40, the half-value width obtained from the X-ray rocking curve in the case of DC sputtering is 0.69 °, and the half-value width obtained from the X-ray rocking curve in the method of the above embodiment is 0. 36 °. From these results, it is recognized that the HfN thin film obtained by the method of the above embodiment has higher crystallinity than the HfN thin film obtained by DC sputtering.
次に、本発明に係る実施例１５を説明する。
本実施例では、上記実施形態の手法によってＮｉ（１１１）基板上にＨｆＮ薄膜を１０００℃の温度下において形成した。
Next, Example 15 according to the present invention will be described.
In this example, an HfN thin film was formed on a Ni (111) substrate at a temperature of 1000 ° C. by the method of the above embodiment.
図４１は、形成されたＨｆＮ薄膜のＲＨＥＥＤ像を示す図である。
同図に示すように、回折スポットが明瞭に現れていることがわかる。このことから、良質のＨｆＮの単結晶が成長しているといえる。
FIG. 41 is a diagram showing an RHEED image of the formed HfN thin film.
As shown in the figure, it can be seen that the diffraction spots clearly appear. From this, it can be said that a high-quality HfN single crystal has grown.
図４２は、形成されたＨｆＮ薄膜の＜１１１＞極点図である。
同図に示すように、明瞭な３回回転対象性が確認できる。このことから、結晶方位の揃った良質なＨｆＮが成長しているといえる。
FIG. 42 is a <111> pole figure of the formed HfN thin film.
As shown in the figure, a clear three-fold objectivity can be confirmed. From this, it can be said that high-quality HfN having a uniform crystal orientation is growing.
図４３は、Ｎｉ基板の＜１−１０＞ＥＢＳＤ極点図である。図４４は、形成されたＨｆＮ薄膜の＜１−１０＞ＥＢＳＤ極点図である。
これらの図に示すように、図中丸印を付した極点が同一の方位であることが認められる。この結果、Ｎｉ基板とＨｆＮ薄膜との間の配向関係が安定していることがわかる。
FIG. 43 is a <1-10> EBSD pole figure of the Ni substrate. FIG. 44 is a <1-10> EBSD pole figure of the formed HfN thin film.
As shown in these figures, the poles marked with a circle in the figures are recognized to have the same orientation. As a result, it can be seen that the orientation relationship between the Ni substrate and the HfN thin film is stable.
次に、本発明に係る実施例１６を説明する。
本実施例では、上記実施形態の手法によってＭｏ基板上にＨｆＮ薄膜を１０５０℃の温度下において形成した。また、Ｍｏ基板として、Ｍｏ（１００）基板及びＭｏ（１１０）基板のそれぞれについてＨｆＮ薄膜を形成した。
Next, Example 16 according to the present invention will be described.
In this example, the HfN thin film was formed on the Mo substrate at a temperature of 1050 ° C. by the method of the above embodiment. In addition, as the Mo substrate, an HfN thin film was formed for each of the Mo (100) substrate and the Mo (110) substrate.
図４５は、Ｍｏ（１００）基板上に形成されたＨｆＮ薄膜のＲＨＥＥＤ像を示す図である。
同図に示すように、回折スポットが明瞭に現れていることがわかる。このことから、良質のＨｆＮの単結晶が成長しているといえる。
FIG. 45 is a view showing an RHEED image of the HfN thin film formed on the Mo (100) substrate.
As shown in the figure, it can be seen that the diffraction spots clearly appear. From this, it can be said that a high-quality HfN single crystal has grown.
図４６は、Ｍｏ（１００）基板上に形成されたＨｆＮ薄膜の＜１００＞ＥＢＳＤ極点図とＭｏ（１００）基板の＜１１０＞ＥＢＳＤ極点図とを比較する図である。
同図に示すように、図中丸印を付した極点が同一の方位であることが認められる。この結果、Ｍｏ（１００）基板とＨｆＮ薄膜との間の配向関係が安定していることがわかる。
FIG. 46 is a diagram comparing the <100> EBSD pole figure of the HfN thin film formed on the Mo (100) substrate and the <110> EBSD pole figure of the Mo (100) substrate.
As shown in the figure, it is recognized that the poles marked with a circle in the figure have the same orientation. As a result, it can be seen that the orientation relationship between the Mo (100) substrate and the HfN thin film is stable.
図４７は、Ｍｏ（１１０）基板上に形成されたＨｆＮ薄膜のＲＨＥＥＤ像を示す図である。
同図に示すように、回折スポットが明瞭に現れていることがわかる。このことから、良質のＨｆＮの単結晶が成長しているといえる。
FIG. 47 is a view showing an RHEED image of the HfN thin film formed on the Mo (110) substrate.
As shown in the figure, it can be seen that the diffraction spots clearly appear. From this, it can be said that a high-quality HfN single crystal has grown.
図４８は、Ｍｏ（１１０）基板上に形成されたＨｆＮ薄膜の＜１１０＞ＥＢＳＤ極点図とＭｏ（１１０）基板の＜１００＞ＥＢＳＤ極点図とを比較する図である。
同図に示すように、図中丸印を付した極点が同一の方位であることが認められる。この結果、Ｍｏ（１１０）基板とＨｆＮ薄膜との間の配向関係が安定していることがわかる。
FIG. 48 is a diagram comparing the <110> EBSD pole figure of the HfN thin film formed on the Mo (110) substrate and the <100> EBSD pole figure of the Mo (110) substrate.
As shown in the figure, it is recognized that the poles marked with a circle in the figure have the same orientation. As a result, it can be seen that the orientation relationship between the Mo (110) substrate and the HfN thin film is stable.
図４９及び図５０は、ＨｆＮ／Ｍｏ界面における反応の評価について示すグラフであり、図４９はＧＩＸＲ測定結果、図５０はＸＰＳスペクトルをそれぞれ示している。
これらの図に示すように、Ｍｏに由来するピークが認められない。このため、１０５０℃という成長温度であっても、界面反応や基板原子の拡散が生じることなくＨｆＮ薄膜が成長していることがわかる。
49 and 50 are graphs showing the evaluation of the reaction at the HfN / Mo interface, FIG. 49 shows the GIXR measurement result, and FIG. 50 shows the XPS spectrum.
As shown in these figures, no peak derived from Mo is observed. Therefore, it can be seen that the HfN thin film grows without causing an interface reaction or diffusion of substrate atoms even at a growth temperature of 1050 ° C.
次に、本発明の実施例１７を説明する。
本実施例では、実施例１６において形成したＨｆＮ／Ｍｏ上に、上記実施形態の手法によってＧａＮを成長させた。
Next, Example 17 of the present invention will be described.
In this example, GaN was grown on the HfN / Mo formed in Example 16 by the method of the above embodiment.
図５１は、ＨｆＮ（１００）／Ｍｏ（１００）上に成長させたＧａＮのＲＨＥＥＤ像を示す図である。
同図に示すように、回折スポットが明瞭に現れていることがわかる。このことから、良質のＧａＮの単結晶が成長しているといえる。
FIG. 51 is a diagram showing an RHEED image of GaN grown on HfN (100) / Mo (100).
As shown in the figure, it can be seen that the diffraction spots clearly appear. From this, it can be said that a good quality GaN single crystal is growing.
図５２は、ＨｆＮ（１１１）／Ｍｏ（１１０）上に成長させたＧａＮのＲＨＥＥＤ像を示す図である。
同図に示すように、回折スポットが明瞭に現れていることがわかる。このことから、良質のＧａＮの単結晶が成長しているといえる。
FIG. 52 is a view showing an RHEED image of GaN grown on HfN (111) / Mo (110).
As shown in the figure, it can be seen that the diffraction spots clearly appear. From this, it can be said that a good quality GaN single crystal is growing.
１…半導体基板 ２…基板 ３…半導体薄膜 １０…スパッタ装置 １１…チャンバ １２…基板電極 １３…ターゲット電極 １３ａ…ターゲット １４…直流電源 １５…制御部 １６…窒素供給源 １７…加熱装置 ２１…金属原子 ２２…窒素ラジカル ２３…金属窒化物
DESCRIPTION OF
Claims (24)
金属又は金属窒化物からなるターゲットを間欠的にスパッタし、
窒素雰囲気中に設けられた対象物上に前記スパッタされた金属原子を堆積させる
ことを特徴とするエピタキシャル薄膜の形成方法。 A method of forming a thin film made of metal nitride,
Sputtering a target made of metal or metal nitride intermittently,
A method for forming an epitaxial thin film, comprising depositing the sputtered metal atoms on an object provided in a nitrogen atmosphere.
ことを特徴とする請求項１に記載のエピタキシャル薄膜の形成方法。 The method for forming an epitaxial thin film according to claim 1, wherein the target is sputtered by a pulse sputtering method.
ことを特徴とする請求項２に記載のエピタキシャル薄膜の形成方法。 The method for forming an epitaxial thin film according to claim 2, wherein the target is sputtered such that the time during which the pulse voltage is applied is approximately one fifth or less of the time during which the pulse voltage is not applied.
ことを特徴とする請求項１乃至請求項３のうちにいずれか一項記載のエピタキシャル薄膜の形成方法。 The method for forming an epitaxial thin film according to any one of claims 1 to 3, wherein the target is made of a group 13 metal or an alloy containing a group 13 metal.
ことを特徴とする請求項４に記載のエピタキシャル薄膜の形成方法。 The method for forming an epitaxial thin film according to claim 4, wherein the group 13 metal is aluminum.
ことを特徴とする請求項１乃至請求項３のうちいずれか一項に記載のエピタキシャル薄膜の形成方法。 The method for forming an epitaxial thin film according to any one of claims 1 to 3, wherein the target is made of a group 4 metal or an alloy containing a group 4 metal.
ことを特徴とする請求項１乃至請求項６のうちいずれか一項に記載のエピタキシャル薄膜の形成方法。 The method for forming an epitaxial thin film according to any one of claims 1 to 6, wherein a temperature on the object when depositing the metal atoms is 800 ° C or lower.
ことを特徴とする請求項１乃至請求項７のうちいずれか一項に記載のエピタキシャル薄膜の形成方法。 The deposit is formed by depositing the metal atoms on the object, and then heating the deposit at a temperature higher than the temperature on the object when depositing the metal atoms. The method for forming an epitaxial thin film according to any one of claims 1 to 7.
ことを特徴とする半導体基板の製造方法。 A method for producing a semiconductor substrate, comprising: forming a semiconductor thin film made of a metal nitride on a substrate by the method for forming an epitaxial thin film according to any one of claims 1 to 8.
ことを特徴とする請求項９に記載の半導体基板の製造方法。 The method for manufacturing a semiconductor substrate according to claim 9, wherein the metal nitride is grown on the semiconductor thin film formed on the substrate by MOCVD, MBE, HVPE, or sputtering.
ことを特徴とする請求項９又は請求項１０に記載の半導体基板の製造方法。 The method for manufacturing a semiconductor substrate according to claim 9, wherein the substrate contains sapphire as a main component.
ことを特徴とする請求項９又は請求項１０に記載の半導体基板の製造方法。 The method for manufacturing a semiconductor substrate according to claim 9, wherein the substrate contains MgO as a main component.
ことを特徴とする請求項９又は請求項１０に記載の半導体基板の製造方法。 The method for manufacturing a semiconductor substrate according to claim 9, wherein the substrate contains 6H—SiC as a main component.
ことを特徴とする請求項９又は請求項１０に記載の半導体基板の製造方法。 The method for manufacturing a semiconductor substrate according to claim 9 or 10, wherein the substrate contains ZnO as a main component.
ことを特徴とする請求項９又は請求項１０に記載の半導体基板の製造方法。 The method for manufacturing a semiconductor substrate according to claim 9, wherein the substrate contains Si as a main component.
ことを特徴とする請求項２に記載のエピタキシャル薄膜の形成方法。 The method for forming an epitaxial thin film according to claim 2, wherein the target is sputtered so that a pulse occupation ratio is 20% or less.
ことを特徴とする請求項２又は請求項１９に記載のエピタキシャル薄膜の形成方法。 The method for forming an epitaxial thin film according to claim 2 or 19, wherein the target is sputtered such that a period of time for applying a pulse voltage is 5000 Hz or less.
前記金属窒化物がＧａＮである
ことを特徴とする請求項９又は請求項１０に記載の半導体基板の製造方法。 The substrate is mainly composed of ZnO;
The method for manufacturing a semiconductor substrate according to claim 9 or 10, wherein the metal nitride is GaN.
前記金属窒化物がＺｒＮ又はＨｆＮを主成分とする
ことを特徴とする請求項９又は請求項１０に記載の半導体基板の製造方法。 The substrate is mainly composed of Ni;
The method for manufacturing a semiconductor substrate according to claim 9 or 10, wherein the metal nitride contains ZrN or HfN as a main component.
前記金属窒化物がＺｒＮ又はＨｆＮを主成分とする
ことを特徴とする請求項９又は請求項１０に記載の半導体基板の製造方法。 The substrate is mainly composed of Mo,
The method for manufacturing a semiconductor substrate according to claim 9 or 10, wherein the metal nitride contains ZrN or HfN as a main component.
ことを特徴とする請求項２３に記載の半導体基板の製造方法。 The method for manufacturing a semiconductor substrate according to claim 23, wherein the substrate contains Mo (100) or Mo (110) as a main component.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008053562A JP5490368B2 (en) | 2007-03-26 | 2008-03-04 | Method for forming epitaxial thin film and method for manufacturing semiconductor substrate |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007078186 | 2007-03-26 | ||
| JP2007078186 | 2007-03-26 | ||
| JP2008053562A JP5490368B2 (en) | 2007-03-26 | 2008-03-04 | Method for forming epitaxial thin film and method for manufacturing semiconductor substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008270749A true JP2008270749A (en) | 2008-11-06 |
| JP5490368B2 JP5490368B2 (en) | 2014-05-14 |
Family
ID=40049796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008053562A Active JP5490368B2 (en) | 2007-03-26 | 2008-03-04 | Method for forming epitaxial thin film and method for manufacturing semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5490368B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017055116A (en) * | 2015-09-11 | 2017-03-16 | 国立大学法人三重大学 | Nitride semiconductor substrate manufacturing method, nitride semiconductor substrate and heating device of the same |
| CN109868450A (en) * | 2017-12-05 | 2019-06-11 | 松下知识产权经营株式会社 | Sputtering method |
| WO2020075599A1 (en) * | 2018-10-09 | 2020-04-16 | 東京エレクトロン株式会社 | Method of producing nitride semiconductor film |
| CN112335024A (en) * | 2018-07-06 | 2021-02-05 | 株式会社半导体能源研究所 | Method for producing metal oxynitride film |
| WO2022176422A1 (en) * | 2021-02-19 | 2022-08-25 | 株式会社ジャパンディスプレイ | Method for producing gallium nitride film |
| WO2023218840A1 (en) * | 2022-05-10 | 2023-11-16 | 株式会社ジャパンディスプレイ | Film formation device and film formation method for gallium nitride film |
| WO2024048766A1 (en) * | 2022-08-31 | 2024-03-07 | 株式会社Gaianixx | Crystal, multilayer structure, element, electronic device, electronic appliance, and system |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11094515B2 (en) | 2016-12-19 | 2021-08-17 | Panasonic Intellectual Property Management Co., Ltd. | Sputtering apparatus and sputtering method |
| JP6660603B2 (en) * | 2017-12-05 | 2020-03-11 | パナソニックＩｐマネジメント株式会社 | Sputtering method |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06340970A (en) * | 1993-06-02 | 1994-12-13 | Kawasaki Steel Corp | Production of semiconductor device |
| JPH11172424A (en) * | 1997-12-12 | 1999-06-29 | Minolta Co Ltd | Production of gallium compound |
| JPH11260835A (en) * | 1997-07-11 | 1999-09-24 | Tdk Corp | Substrate for electronic device |
| JP2003105537A (en) * | 2001-09-28 | 2003-04-09 | Kobe Steel Ltd | Sputtering apparatus and sputtering method |
| JP2005272894A (en) * | 2004-03-23 | 2005-10-06 | Neomax Co Ltd | Compound film manufacturing method, and compound semi-conductor element manufacturing method |
| JP2005536883A (en) * | 2002-08-23 | 2005-12-02 | シャープ株式会社 | MBE growth of AlGaN single layer or AlGaN multilayer structure |
| WO2006088261A1 (en) * | 2005-02-21 | 2006-08-24 | Kanagawa Academy Of Science And Technology | METHOD FOR FORMING InGaN LAYER AND SEMICONDUCTOR DEVICE |
-
2008
- 2008-03-04 JP JP2008053562A patent/JP5490368B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06340970A (en) * | 1993-06-02 | 1994-12-13 | Kawasaki Steel Corp | Production of semiconductor device |
| JPH11260835A (en) * | 1997-07-11 | 1999-09-24 | Tdk Corp | Substrate for electronic device |
| JPH11172424A (en) * | 1997-12-12 | 1999-06-29 | Minolta Co Ltd | Production of gallium compound |
| JP2003105537A (en) * | 2001-09-28 | 2003-04-09 | Kobe Steel Ltd | Sputtering apparatus and sputtering method |
| JP2005536883A (en) * | 2002-08-23 | 2005-12-02 | シャープ株式会社 | MBE growth of AlGaN single layer or AlGaN multilayer structure |
| JP2005272894A (en) * | 2004-03-23 | 2005-10-06 | Neomax Co Ltd | Compound film manufacturing method, and compound semi-conductor element manufacturing method |
| WO2006088261A1 (en) * | 2005-02-21 | 2006-08-24 | Kanagawa Academy Of Science And Technology | METHOD FOR FORMING InGaN LAYER AND SEMICONDUCTOR DEVICE |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7244116B2 (en) | 2015-09-11 | 2023-03-22 | 国立大学法人三重大学 | nitride semiconductor substrate |
| JP2018056568A (en) * | 2015-09-11 | 2018-04-05 | 国立大学法人三重大学 | Nitride semiconductor substrate manufacturing method |
| US10260146B2 (en) | 2015-09-11 | 2019-04-16 | Mie University | Method for manufacturing nitride semiconductor substrate |
| JP2017055116A (en) * | 2015-09-11 | 2017-03-16 | 国立大学法人三重大学 | Nitride semiconductor substrate manufacturing method, nitride semiconductor substrate and heating device of the same |
| JP2021073702A (en) * | 2015-09-11 | 2021-05-13 | 国立大学法人三重大学 | Nitride semiconductor substrate |
| CN109868450A (en) * | 2017-12-05 | 2019-06-11 | 松下知识产权经营株式会社 | Sputtering method |
| CN109868450B (en) * | 2017-12-05 | 2021-04-02 | 松下知识产权经营株式会社 | Sputtering method |
| CN112335024A (en) * | 2018-07-06 | 2021-02-05 | 株式会社半导体能源研究所 | Method for producing metal oxynitride film |
| WO2020075599A1 (en) * | 2018-10-09 | 2020-04-16 | 東京エレクトロン株式会社 | Method of producing nitride semiconductor film |
| JPWO2020075599A1 (en) * | 2018-10-09 | 2021-09-02 | 東京エレクトロン株式会社 | Method of forming a nitride semiconductor film |
| JP7029715B2 (en) | 2018-10-09 | 2022-03-04 | 東京エレクトロン株式会社 | Method of forming a nitride semiconductor film |
| KR20210082458A (en) | 2018-10-09 | 2021-07-05 | 도쿄엘렉트론가부시키가이샤 | Method for forming a nitride semiconductor film |
| TWI825187B (en) * | 2018-10-09 | 2023-12-11 | 日商東京威力科創股份有限公司 | Method for forming nitride semiconductor film |
| KR102627680B1 (en) * | 2018-10-09 | 2024-01-23 | 도쿄엘렉트론가부시키가이샤 | Method for forming nitride semiconductor film |
| WO2022176422A1 (en) * | 2021-02-19 | 2022-08-25 | 株式会社ジャパンディスプレイ | Method for producing gallium nitride film |
| WO2023218840A1 (en) * | 2022-05-10 | 2023-11-16 | 株式会社ジャパンディスプレイ | Film formation device and film formation method for gallium nitride film |
| WO2024048766A1 (en) * | 2022-08-31 | 2024-03-07 | 株式会社Gaianixx | Crystal, multilayer structure, element, electronic device, electronic appliance, and system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5490368B2 (en) | 2014-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5490368B2 (en) | Method for forming epitaxial thin film and method for manufacturing semiconductor substrate | |
| JP3994623B2 (en) | Method for producing group III nitride compound semiconductor device | |
| JP4613373B2 (en) | Method for forming group III nitride compound semiconductor thin film and method for manufacturing semiconductor element | |
| JP4371202B2 (en) | Nitride semiconductor manufacturing method, semiconductor wafer, and semiconductor device | |
| JP4994235B2 (en) | ZnO crystal and method for growing the same, and method for manufacturing light-emitting element | |
| TW200928016A (en) | Group iii nitride semiconductor epitaxial substrate | |
| WO2007129773A1 (en) | Iii nitride compound semiconductor laminated structure | |
| TW200901513A (en) | Method for producing group III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device, and lamp | |
| JP4891462B2 (en) | Gallium nitride compound semiconductor light emitting device | |
| JP2008177525A (en) | Method for manufacturing group iii nitride compound semiconductor light-emitting element, the group iii nitride compound semiconductor light-emitting element and lamp | |
| JP6450675B2 (en) | Method for forming a multilayer substrate structure | |
| JPH11354846A (en) | Gallium nitride type compound semiconductor light emitting element and manufacture of gallium nitride type compound semiconductor | |
| JPWO2011067893A1 (en) | Substrate and manufacturing method thereof | |
| CN104246987B (en) | The processing method of group III-nitride substrate and the manufacture method of epitaxial substrate | |
| JP4953879B2 (en) | Semiconductor device, manufacturing method thereof, and template substrate | |
| KR20130113452A (en) | Method for producing substrate for group iii nitride semiconductor element fabrication, method for producing group iii nitride semiconductor free-standing substrate or group iii nitride semiconductor element, and group iii nitride growth substrate | |
| JP2004111848A (en) | Sapphire substrate, epitaxial substrate using it, and its manufacturing method | |
| JP2011051849A (en) | Nitride semiconductor self-supporting substrate and method for manufacturing the same | |
| KR101458629B1 (en) | MANUFACTURE METHOD FOR ZnO-CONTAINING COMPOUND SEMICONDUCTOR LAYER | |
| JP2003133246A (en) | Gallium nitride compound semiconductor light emitting element and its manufacturing method | |
| JP5296995B2 (en) | Semiconductor device, semiconductor device manufacturing method, light emitting device, and electronic device | |
| JP5506221B2 (en) | Method for manufacturing ZnO-based semiconductor element | |
| JP5058642B2 (en) | Manufacturing method of semiconductor substrate | |
| JP2005210091A (en) | Group iii nitride semiconductor element and light emitting element | |
| JP7350477B2 (en) | Method for manufacturing semiconductor growth substrate, semiconductor element, semiconductor light emitting device, and semiconductor growth substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120411 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140226 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5490368 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |