JP2008258439A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2008258439A JP2008258439A JP2007099660A JP2007099660A JP2008258439A JP 2008258439 A JP2008258439 A JP 2008258439A JP 2007099660 A JP2007099660 A JP 2007099660A JP 2007099660 A JP2007099660 A JP 2007099660A JP 2008258439 A JP2008258439 A JP 2008258439A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polyimide film
- forming
- gold bump
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities
Abstract
Description
本発明は、金バンプ電極を備えた半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device provided with a gold bump electrode.
近年における電子機器の小型化、高機能化に伴い、これらに使用される半導体装置においても小型化、薄型化、軽量化が求められている。このような状況において、半導体装置（半導体チップ）をパッケージに実装する際には、高密度実装が行われている。この半導体装置の高密度実装方法としては、従来から、ＴＣＰ（Tape Carrier Package）、ＣＯＦ（Chip On Film）、ＣＯＧ（Chip On Glass）等が知られている。これらは、半導体装置の電極パッド上にバンプと呼ばれる突起状電極を形成し、このバンプを介して、熱圧着やＡＣＦ（Anisotropy Conductive Film）を用いて半導体装置（半導体チップ）をフィルム基板やガラス基板に実装する方法である。 With recent downsizing and higher functionality of electronic devices, semiconductor devices used for these devices are also required to be smaller, thinner and lighter. Under such circumstances, high-density mounting is performed when a semiconductor device (semiconductor chip) is mounted on a package. As a high-density mounting method of this semiconductor device, TCP (Tape Carrier Package), COF (Chip On Film), COG (Chip On Glass), and the like are conventionally known. In these devices, bump electrodes called bumps are formed on the electrode pads of the semiconductor device, and the semiconductor device (semiconductor chip) is transferred to the film substrate or glass substrate through thermocompression bonding or ACF (Anisotropy Conductive Film). It is a method to implement in.
半導体装置に形成するバンプ材料の１つとして金がある。従来、金を用いた金バンプの形成には、電界メッキ法が用いられている。以下、電界メッキ法を用いてパッド部に金バンプを形成する場合の一般的な工程の一例を、図２を用いて説明する。なお、以下に示す電界メッキ法を用いてパッド部に金バンプを形成する方法は、例えば、特許文献１等に記載されている。 One of bump materials formed in a semiconductor device is gold. Conventionally, an electroplating method is used to form gold bumps using gold. Hereinafter, an example of a general process in the case of forming a gold bump on the pad portion using the electroplating method will be described with reference to FIG. In addition, the method of forming a gold bump in the pad portion using the following electroplating method is described in, for example, Patent Document 1 and the like.
図２（ａ）は、パッシベーション膜形成後のウエハ表面の様子を示した断面図である。ここで、図２（ａ）は、シリコン基板１の上に、層間絶縁膜２が形成され、その上にトップメタルによるパッド電極３が形成され、さらにその上に、パッシベーション膜４が形成された状態を示している。実際の半導体装置においては、シリコン基板１とトップメタルによるパッド電極３との間には、半導体装置の素子を構成する種々の導電層および絶縁層が存在するが、図面を簡単にするためにこれらは省略している。 FIG. 2A is a cross-sectional view showing a state of the wafer surface after the passivation film is formed. Here, in FIG. 2A, an interlayer insulating film 2 is formed on a silicon substrate 1, a pad electrode 3 made of top metal is formed thereon, and a passivation film 4 is further formed thereon. Indicates the state. In an actual semiconductor device, there are various conductive layers and insulating layers constituting elements of the semiconductor device between the silicon substrate 1 and the pad electrode 3 made of the top metal. Is omitted.
このようなウエハ表面において、金バンプを形成する前に、まず、ウエハ表面のパッド開口部周辺の所定部分に、ポリイミド膜を、パッケージ材料（モールド材）との応力緩和材として塗布法により形成する。 Before forming gold bumps on such a wafer surface, first, a polyimide film is formed on a predetermined portion around the pad opening on the wafer surface by a coating method as a stress relaxation material with a package material (mold material). .
図２（ｂ）〜（ｄ）に、前記ポリイミド膜の形成工程を示す。まず、図２（ｂ）に示すように、パッシベーション膜４形成後のウエハ表面に、感光性（図に示す例ではポジ型）のポリイミド膜１０１を塗布する。次に、図２（ｃ）に示すように、ポリイミド膜１０１を残す領域以外の部分に光を照射する。次に、光を照射した部分のポリイミド膜１０１を除去し、残ったポリイミド膜をキュア（焼き固め）して、所定の部分にポリイミド膜１０１を形成する。 2B to 2D show a process for forming the polyimide film. First, as shown in FIG. 2B, a photosensitive (positive type in the example shown) polyimide film 101 is applied to the wafer surface after the passivation film 4 is formed. Next, as shown in FIG. 2C, light is irradiated to a portion other than the region where the polyimide film 101 is left. Next, the polyimide film 101 in the portion irradiated with light is removed, and the remaining polyimide film is cured (baked and hardened) to form the polyimide film 101 in a predetermined portion.
図２（ｅ）〜（ｊ）に、金バンプの形成工程を示す。まず、図２（ｅ）に示すように、ポリイミド膜１０１が形成されたウエハ表面全面に金バンプの下地となるＵＢＭ（Under Bump Metal）膜１０２をスパッタ法により形成する。次に、図２（ｆ）に示すように、厚膜レジスト（ポジ型）１０３を塗布し、金バンプを形成するパッド電極３上部を露光する。次に、図２（ｇ）に示すように、厚膜レジスト１０３を現像して、パッド電極３上部の厚膜レジスト１０３を除去し、開口部を形成する。次に、図２（ｈ）に示すように、開口部内に電界メッキ法で、金バンプ１０４を形成する。次に、図２（ｉ）に示すように、金バンプ１０４形成後、マスクとした厚膜レジスト１０３を剥離する。次に、図２（ｊ）に示すように、金バンプ１０４形成部以外の、ＵＢＭ膜１０２を剥離して、隣接する金バンプ間を、電気的に分離する。 2E to 2J show a gold bump formation process. First, as shown in FIG. 2 (e), a UBM (Under Bump Metal) film 102 serving as a base for gold bumps is formed on the entire surface of the wafer on which the polyimide film 101 is formed by sputtering. Next, as shown in FIG. 2F, a thick film resist (positive type) 103 is applied, and the upper portion of the pad electrode 3 on which the gold bump is formed is exposed. Next, as shown in FIG. 2G, the thick film resist 103 is developed to remove the thick film resist 103 above the pad electrode 3 to form an opening. Next, as shown in FIG. 2H, gold bumps 104 are formed in the openings by electroplating. Next, as shown in FIG. 2I, after the gold bump 104 is formed, the thick film resist 103 used as a mask is peeled off. Next, as shown in FIG. 2J, the UBM film 102 other than the gold bump 104 forming portion is peeled off to electrically separate the adjacent gold bumps.
以上により、金バンプ１０４の形成を行っていた。
上述のように、従来技術に係る金バンプの形成方法では、金バンプ形成用に、厚膜レジストを塗布し、その後、露光、現像して開口部を形成する工程が必要となっている。一方、このレジストは、金バンプ形成後は剥離されるものであり、厚く塗布したレジストが無駄になっており、材料費が嵩むという問題があった。 As described above, the gold bump forming method according to the prior art requires a step of applying a thick film resist for forming gold bumps, and then exposing and developing to form openings. On the other hand, this resist is peeled off after the gold bumps are formed, and there is a problem that the thickly applied resist is wasted and the material cost is increased.
そこで本発明は、材料費の無駄を削減すると共に、工程数の削減が可能となる金バンプ電極を備えた半導体装置の製造方法を提供することを目的とする。 Therefore, an object of the present invention is to provide a method for manufacturing a semiconductor device including a gold bump electrode that can reduce waste of material costs and reduce the number of steps.
上記の課題を解決するため、本発明は以下のような特徴を有する。
［１］パッシベーション膜の形成工程の後に金バンプの形成工程を含む半導体装置の製造方法において、
ポジ型の感光性を有するポリイミド膜を堆積する工程と、
堆積したポリイミド膜に対して、金バンプを設ける位置に開口部を形成するための露光を行う第一の露光工程と、
形成した開口部に金バンプを設けた後に、前記ポリイミド膜の所定部分に露光を行う第二の露光工程とを有することを特徴とする半導体装置の製造方法。
［２］パッシベーション膜の形成工程の後に金バンプの形成工程を含む半導体装置の製造方法において、
ウエハ表面にＵＢＭ膜を形成するＵＢＭ膜形成工程と、
該ＵＢＭ膜形成工程により形成したＵＢＭ膜の上に、ポジ型の感光性を有するポリイミド膜を堆積するポリイミド膜堆積工程と、
該ポリイミド膜堆積工程で堆積したポリイミド膜に対して、金バンプを設ける位置に開口部を形成するために、開口部を設ける位置に露光を行う第一の露光工程と、
該第一の露光工程により露光を行った部分を現像処理することにより、開口部を形成する開口部形成工程と、
該開口部形成工程により形成された開口部に鍍金法により金バンプを形成する金バンプ形成工程と
該金バンプ形成工程後に、ポリイミド膜の所定部分に露光を行う第二の露光工程と、
該第二の露光工程により露光を行った部分を現像処理することにより、前記所定部分のポリイミド膜を除去するポリイミド膜除去工程と、
該ポリイミド膜除去工程によりポリイミド膜が除去された前記所定部分に露出しているＵＢＭ膜を除去するＵＢＭ膜除去工程とを有することを特徴とする半導体装置の製造方法。
［３］上記［１］または［２］において、
第二の露光工程により露光を行う所定部分が、パッケージ材料との応力緩和部材としてウエハ表面に残すポリイミド膜を形成する部分以外の領域であることを特徴とする半導体装置の製造方法。
In order to solve the above problems, the present invention has the following features.
[1] In a manufacturing method of a semiconductor device including a gold bump formation step after a passivation film formation step,
Depositing a positive-type photosensitive polyimide film;
A first exposure step of performing exposure for forming an opening at a position where a gold bump is provided for the deposited polyimide film;
And a second exposure step of exposing a predetermined portion of the polyimide film after providing gold bumps in the formed opening.
[2] In a manufacturing method of a semiconductor device including a gold bump formation step after a passivation film formation step,
A UBM film forming step of forming a UBM film on the wafer surface;
A polyimide film deposition step of depositing a positive photosensitive polyimide film on the UBM film formed by the UBM film formation step;
A first exposure step of exposing the polyimide film deposited in the polyimide film deposition step to the position where the opening is provided in order to form the opening at the position where the gold bump is provided;
An opening forming step of forming an opening by developing the exposed portion in the first exposure step; and
A gold bump forming step of forming gold bumps in the opening formed by the opening forming step by a plating method; and a second exposure step of exposing a predetermined portion of the polyimide film after the gold bump forming step;
A polyimide film removing step of removing the polyimide film of the predetermined portion by developing the exposed portion in the second exposure step;
And a UBM film removing step of removing the UBM film exposed at the predetermined portion from which the polyimide film has been removed by the polyimide film removing step.
[3] In the above [1] or [2],
A method for manufacturing a semiconductor device, wherein the predetermined portion exposed in the second exposure step is a region other than a portion where a polyimide film to be left on a wafer surface as a stress relaxation member with a package material is formed.
本発明によれば、材料費の無駄を削減すると共に、工程数の削減が可能となる金バンプ電極を備えた半導体装置の製造方法が提供される。 According to the present invention, there is provided a method of manufacturing a semiconductor device including a gold bump electrode that can reduce waste of material cost and reduce the number of steps.
図１に、本発明に係る金バンプ電極を備えた半導体装置の製造方法の一例を示す。以下、図１（ａ）〜（ｊ）により、製造方法を工程順に説明する。 FIG. 1 shows an example of a method for manufacturing a semiconductor device provided with a gold bump electrode according to the present invention. Hereinafter, the manufacturing method will be described in the order of steps with reference to FIGS.
図１（ａ）は、従来技術における図２（ａ）と同様に、パッシベーション膜形成後のウエハ表面の様子を示した図である。なお、図２（ａ）と同様の部分には同一の番号を付して説明を省略する。 FIG. 1A is a view showing the state of the wafer surface after the formation of the passivation film, as in FIG. 2A in the prior art. In addition, the same number is attached | subjected to the part similar to Fig.2 (a), and description is abbreviate | omitted.
まず、図１（ｂ）に示すように、図１（ａ）に示すパッシベーション膜４形成後のウエハ表面の全面に、金バンプ形成時のメッキ工程で、導電膜として使用する、ＵＢＭ（Under Bump Metal）膜１１をスパッタ法により形成する。このＵＢＭ膜１１としては、例えば、ＴｉＷ／Ａｕの積層膜が使用されることが多いが、これに限定されるものではない。ＵＢＭ膜１１としては導電性の材料であり、パッドと、その上に形成される金バンプとの密着性を確保できるものであれば、どのような材料のものを用いてもよい。 First, as shown in FIG. 1B, an UBM (Under Bump) used as a conductive film in the plating step when forming gold bumps on the entire surface of the wafer surface after the passivation film 4 shown in FIG. 1A is formed. Metal) film 11 is formed by sputtering. For example, a TiW / Au laminated film is often used as the UBM film 11, but the UBM film 11 is not limited to this. The UBM film 11 is a conductive material, and any material can be used as long as the adhesion between the pad and the gold bump formed thereon can be secured.
次に、図１（ｃ）に示すように、ＵＢＭ膜１１が形成されたウエハ表面全面に、ポジ型の感光性を有するポリイミド膜１２を塗布し、プリベークを行う。ここで、プリベークは、２００〜２５０℃程度の比較的低温で、ポリイミド膜１２の溶剤を蒸発させ、固化させる工程である。このプリベークは、いわゆるポストベークとは異なり、ポリイミドの感光性を阻害しない程度に行うものである。なお、ポストベークを行ったポリイミドは、感光性はなくなり、安定した有機膜となる。 Next, as shown in FIG. 1C, a positive photosensitive polyimide film 12 is applied to the entire surface of the wafer on which the UBM film 11 is formed, and prebaking is performed. Here, prebaking is a process of evaporating the solvent of the polyimide film 12 and solidifying it at a relatively low temperature of about 200 to 250 ° C. Unlike so-called post-baking, this pre-baking is performed to such an extent that the photosensitivity of polyimide is not impaired. Note that post-baked polyimide loses photosensitivity and becomes a stable organic film.
前記ポリイミド膜１２としては、プリベーク後のポリイミド膜１２の厚さが、形成する金バンプの高さより厚くなるような厚さに塗布することが好ましい。金バンプの高さとしては、１５〜２０μｍ程度が一般的であるので、それ以上の高さとすることが好ましいが、実装方法により金バンプの高さは異なる。 The polyimide film 12 is preferably applied so that the thickness of the polyimide film 12 after pre-baking is greater than the height of the gold bump to be formed. Since the height of the gold bump is generally about 15 to 20 μm, it is preferable that the height be higher than that. However, the height of the gold bump varies depending on the mounting method.
次に、図１（ｄ）に示すように、第一の露光として、金バンプを形成する部分のポリイミド膜１２を露光する。金バンプを形成する部分は、通常、ボンディングパッド開口部であり、露光は、前記開口部より一回り大きなサイズとなるように行われる。なお、図示していないが、ウエハ最外周付近においても、ウエハ外周部への周辺露光により、金メッキ時の電流端子を開口する部分の露光が行われる。 Next, as shown in FIG. 1D, as a first exposure, a portion of the polyimide film 12 where gold bumps are to be formed is exposed. The portion where the gold bump is formed is usually a bonding pad opening, and the exposure is performed so that the size is slightly larger than the opening. Although not shown in the drawing, even in the vicinity of the outermost periphery of the wafer, exposure of the portion that opens the current terminal during gold plating is performed by peripheral exposure on the outer periphery of the wafer.
次に、図１（ｅ）に示すように、第一の露光後、現像処理を行うことで、露光された金バンプ形成部のポリイミド膜１２が除去されて開口部が形成される。また、図示していないが、ウエハ最外周付近においても、金メッキ時の電流端子を開口する部分のポリイミド膜１２が除去される。 Next, as shown in FIG. 1E, after the first exposure, a development process is performed to remove the exposed polyimide film 12 in the gold bump forming portion and form an opening. Although not shown, the polyimide film 12 in the portion that opens the current terminal at the time of gold plating is also removed near the outermost periphery of the wafer.
次に、図１（ｆ）に示すように、ポリイミド膜１２が除去された部分に、電界メッキ法で金バンプ１３を形成する。ここでは、通常の金メッキと同様に、ウエハ外周部の開口部分に、電極を接続し、メッキ液中に備え付けられた対向電極との間に電界をかけ、メッキ法により形成する。形成する金バンプの高さは、メッキ時間により制御することができる。 Next, as shown in FIG. 1 (f), gold bumps 13 are formed by electroplating on the portions where the polyimide film 12 has been removed. Here, as in normal gold plating, an electrode is connected to the opening on the outer periphery of the wafer, an electric field is applied to the counter electrode provided in the plating solution, and the plating is performed. The height of the gold bump to be formed can be controlled by the plating time.
次に、図１（ｇ）に示すように、金バンプ１３を形成した後、金バンプ１３周辺部及びポリイミドが不要な領域に、第二の露光を行う。金バンプ１３の周辺部のポリイミド膜１２に露光を行うのは、金バンプ１３の周辺部のポリイミド膜１２を除去しないと、全面にスパッタしたＵＢＭ膜１１により、隣接する金バンプ間がショートしてしまうためである。なお、前記第一の露光から、この第二の露光までの工程では、ポリイミドが不必要に感光しないように、つまり、紫外線が照射されないように留意する必要がある。 Next, as shown in FIG. 1G, after the gold bump 13 is formed, second exposure is performed on the peripheral portion of the gold bump 13 and an area where polyimide is unnecessary. The polyimide film 12 at the periphery of the gold bump 13 is exposed if the polyimide film 12 at the periphery of the gold bump 13 is not removed, and the UBM film 11 sputtered over the entire surface causes a short circuit between adjacent gold bumps. It is because it ends. In the steps from the first exposure to the second exposure, care must be taken so that the polyimide is not unnecessarily exposed, that is, is not irradiated with ultraviolet rays.
次に、図１（ｈ）に示すように、第二の露光後、再度、現像処理を行うことで、露光を行った部分のポリイミド膜１２を除去する。ポリイミド膜として、ポジ型の感光性を有するものを使用することで、金バンプ１３形成後に、ポリイミド膜１２が不要な領域に再露光（第二の露光）を行って所望のパターンに再加工できる。 Next, as shown in FIG. 1 (h), after the second exposure, development processing is performed again to remove the exposed polyimide film 12. By using a positively photosensitive polyimide film, after the gold bump 13 is formed, the polyimide film 12 can be re-exposed (second exposure) to a desired pattern and re-processed into a desired pattern. .
次に、図１（ｉ）に示すように、現像処理を行った後、残ったポリイミド膜１２のポストベークを、３５０℃程度の比較的高温で行う。このポストベーク処理により、ポリイミド膜１２の感光性はなくなり、安定した有機膜となる。なお、このポストベークは、次工程のＵＢＭ膜１１のエッチングによる除去後に行っても良いが、ＵＢＭ膜のエッチング前に行うほうが好ましい。 Next, as shown in FIG. 1I, after the development process is performed, the remaining polyimide film 12 is post-baked at a relatively high temperature of about 350.degree. By this post-bake treatment, the polyimide film 12 is no longer photosensitive and becomes a stable organic film. This post-bake may be performed after the UBM film 11 is removed by etching in the next step, but is preferably performed before the UBM film is etched.
次に、図１（ｊ）に示すように、ポリイミド膜１２および金バンプ１３に覆われていない部分のＵＢＭ膜１１をエッチングにより除去する。ここでは、全面にスパッタされているＵＢＭ膜１１を、ポリイミド膜１２および金バンプ１３をマスクとして、ウエットエッチングで除去する。この工程により、個々の金バンプ１３の間が、電気的に相互に分離される。なお、ポリイミド膜１２を残した部分では、その下にＵＢＭ膜１１が残るが、これは、電気的な接続を使用しない領域であり、ＵＢＭ膜１１によるショート等の問題は生じない。これにより、半導体装置における所望の動作特性が確保される。 Next, as shown in FIG. 1 (j), the UBM film 11 that is not covered with the polyimide film 12 and the gold bumps 13 is removed by etching. Here, the UBM film 11 sputtered on the entire surface is removed by wet etching using the polyimide film 12 and the gold bump 13 as a mask. By this step, the individual gold bumps 13 are electrically separated from each other. It should be noted that the UBM film 11 remains below the portion where the polyimide film 12 is left, but this is a region where no electrical connection is used, and problems such as a short circuit due to the UBM film 11 do not occur. Thereby, desired operation characteristics in the semiconductor device are ensured.
上述したように、本発明においては、半導体製造工程でパッケージ材料（モールド材）との応力緩和材として使用するポリイミド膜を、従来技術に係る金バンプを形成する際に使用する厚膜レジストの代わりとしても使用することを特徴とするものである。これにより、金バンプを形成する際に使用する厚膜レジストを不用とし、さらに、厚膜レジスト塗布工程が省略可能となっている。 As described above, in the present invention, a polyimide film used as a stress relieving material with a package material (mold material) in a semiconductor manufacturing process is used in place of a thick film resist used when forming a gold bump according to the prior art. It is also characterized in that it is also used. As a result, the thick film resist used when forming the gold bumps is not required, and the thick film resist coating step can be omitted.
１ シリコン基板
２ 層間絶縁膜
３ パッド電極
４ パッシベーション膜
１１ ＵＢＭ（Under Bump Metal）膜
１２ ポリイミド膜
１３ 金バンプ
DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Interlayer insulating film 3 Pad electrode 4 Passivation film 11 UBM (Under Bump Metal) film 12 Polyimide film 13 Gold bump
Claims (3)
ポジ型の感光性を有するポリイミド膜を堆積する工程と、
堆積したポリイミド膜に対して、金バンプを設ける位置に開口部を形成するための露光を行う第一の露光工程と、
形成した開口部に金バンプを設けた後に、前記ポリイミド膜の所定部分に露光を行う第二の露光工程とを有することを特徴とする半導体装置の製造方法。 In a method for manufacturing a semiconductor device including a gold bump formation step after a passivation film formation step,
Depositing a positive-type photosensitive polyimide film;
A first exposure step of performing exposure for forming an opening at a position where a gold bump is provided for the deposited polyimide film;
And a second exposure step of exposing a predetermined portion of the polyimide film after providing gold bumps in the formed opening.
ウエハ表面にＵＢＭ膜を形成するＵＢＭ膜形成工程と、
該ＵＢＭ膜形成工程により形成したＵＢＭ膜の上に、ポジ型の感光性を有するポリイミド膜を堆積するポリイミド膜堆積工程と、
該ポリイミド膜堆積工程で堆積したポリイミド膜に対して、金バンプを設ける位置に開口部を形成するために、開口部を設ける位置に露光を行う第一の露光工程と、
該第一の露光工程により露光を行った部分を現像処理することにより、開口部を形成する開口部形成工程と、
該開口部形成工程により形成された開口部に鍍金法により金バンプを形成する金バンプ形成工程と
該金バンプ形成工程後に、ポリイミド膜の所定部分に露光を行う第二の露光工程と、
該第二の露光工程により露光を行った部分を現像処理することにより、前記所定部分のポリイミド膜を除去するポリイミド膜除去工程と、
該ポリイミド膜除去工程によりポリイミド膜が除去された前記所定部分に露出しているＵＢＭ膜を除去するＵＢＭ膜除去工程とを有することを特徴とする半導体装置の製造方法。 In a method for manufacturing a semiconductor device including a gold bump formation step after a passivation film formation step,
A UBM film forming step of forming a UBM film on the wafer surface;
A polyimide film deposition step of depositing a positive photosensitive polyimide film on the UBM film formed by the UBM film formation step;
A first exposure step of exposing the polyimide film deposited in the polyimide film deposition step to the position where the opening is provided in order to form the opening at the position where the gold bump is provided;
An opening forming step of forming an opening by developing the exposed portion in the first exposure step; and
A gold bump forming step of forming gold bumps in the opening formed by the opening forming step by a plating method; and a second exposure step of exposing a predetermined portion of the polyimide film after the gold bump forming step;
A polyimide film removing step of removing the polyimide film of the predetermined portion by developing the exposed portion in the second exposure step;
And a UBM film removing step of removing the UBM film exposed at the predetermined portion from which the polyimide film has been removed by the polyimide film removing step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007099660A JP2008258439A (en) | 2007-04-05 | 2007-04-05 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007099660A JP2008258439A (en) | 2007-04-05 | 2007-04-05 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008258439A true JP2008258439A (en) | 2008-10-23 |
Family
ID=39981706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007099660A Pending JP2008258439A (en) | 2007-04-05 | 2007-04-05 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008258439A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094232A (en) * | 2011-11-02 | 2013-05-08 | 南茂科技股份有限公司 | Chip packaging structure |
-
2007
- 2007-04-05 JP JP2007099660A patent/JP2008258439A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094232A (en) * | 2011-11-02 | 2013-05-08 | 南茂科技股份有限公司 | Chip packaging structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100652443B1 (en) | Redistribution interconnection structure of wafer level package and the method for manufacturing thereof | |
| US6232212B1 (en) | Flip chip bump bonding | |
| JP2007012678A (en) | Method of manufacturing semiconductor device | |
| US8399348B2 (en) | Semiconductor device for improving electrical and mechanical connectivity of conductive pillers and method therefor | |
| JP2001196404A (en) | Semiconductor device and method of manufacturing the same | |
| JP2010067647A (en) | Manufacturing method for semiconductor device | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| US6639314B2 (en) | Solder bump structure and a method of forming the same | |
| JP2019102522A (en) | Semiconductor device and method of manufacturing the same | |
| JP2012074406A (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| US7365429B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2007220959A (en) | Semiconductor device and its manufacturing method | |
| US7358177B2 (en) | Fabrication method of under bump metallurgy structure | |
| JP2007019102A (en) | Manufacturing method of semiconductor device | |
| JP2004281898A (en) | Semiconductor device and its producing method, circuit board and electronic apparatus | |
| JP2001196403A (en) | Semiconductor device and method of manufacturing the same | |
| JP2000286283A (en) | Manufacture of semiconductor device | |
| WO2011078319A1 (en) | Semiconductor device, semiconductor wafer, and method for manufacturing a semiconductor device | |
| JP2008258439A (en) | Method for manufacturing semiconductor device | |
| JP2006303379A (en) | Method for manufacturing semiconductor device | |
| JP2004079797A (en) | Method of forming wiring using electrolytic plating | |
| JP3664707B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2003218151A (en) | Method for forming electroless plated bump, semiconductor device, and its manufacturing method | |
| JP2007095894A (en) | Semiconductor device and method of manufacturing same | |
| JP4873179B2 (en) | Manufacturing method of semiconductor device |