JP2008257685A - Image processor, image processing method, and electronic equipment - Google Patents
Image processor, image processing method, and electronic equipment Download PDFInfo
- Publication number
- JP2008257685A JP2008257685A JP2007327198A JP2007327198A JP2008257685A JP 2008257685 A JP2008257685 A JP 2008257685A JP 2007327198 A JP2007327198 A JP 2007327198A JP 2007327198 A JP2007327198 A JP 2007327198A JP 2008257685 A JP2008257685 A JP 2008257685A
- Authority
- JP
- Japan
- Prior art keywords
- image
- data
- image data
- memory
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 17
- 238000007906 compression Methods 0.000 claims description 115
- 230000006835 compression Effects 0.000 claims description 109
- 239000000872 buffer Substances 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 31
- 230000008569 process Effects 0.000 claims description 29
- 230000006870 function Effects 0.000 claims description 24
- 239000002131 composite material Substances 0.000 claims description 3
- 230000006837 decompression Effects 0.000 description 31
- 238000010586 diagram Methods 0.000 description 29
- 239000004973 liquid crystal related substance Substances 0.000 description 29
- 238000013139 quantization Methods 0.000 description 24
- 230000005540 biological transmission Effects 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 12
- 239000011521 glass Substances 0.000 description 10
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 7
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 7
- 101100107607 Arabidopsis thaliana ABCB4 gene Proteins 0.000 description 4
- 101150013468 MDR4 gene Proteins 0.000 description 4
- 102100033350 ATP-dependent translocase ABCB1 Human genes 0.000 description 3
- 108010047230 Member 1 Subfamily B ATP Binding Cassette Transporter Proteins 0.000 description 3
- 108010087367 P-glycoprotein 2 Proteins 0.000 description 3
- 102100039032 Phosphatidylcholine translocator ABCB4 Human genes 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 102000004233 multidrug resistance protein 3 Human genes 0.000 description 3
- 108090000743 multidrug resistance protein 3 Proteins 0.000 description 3
- 101100443272 Arabidopsis thaliana DIR2 gene Proteins 0.000 description 2
- 101100277808 Arabidopsis thaliana DIR4 gene Proteins 0.000 description 2
- 102100038804 FK506-binding protein-like Human genes 0.000 description 2
- 101001031402 Homo sapiens FK506-binding protein-like Proteins 0.000 description 2
- 101000807859 Homo sapiens Vasopressin V2 receptor Proteins 0.000 description 2
- 102100037108 Vasopressin V2 receptor Human genes 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 101150013335 img1 gene Proteins 0.000 description 2
- 101150071665 img2 gene Proteins 0.000 description 2
- 101100365877 Caenorhabditis elegans cdl-1 gene Proteins 0.000 description 1
- 244000025254 Cannabis sativa Species 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Editing Of Facsimile Originals (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
Abstract
Description
本発明は、画像処理装置、画像処理方法及び電子機器等に関する。 The present invention relates to an image processing apparatus, an image processing method, an electronic apparatus, and the like.
例えば、携帯電話機の液晶表示装置を例に挙げれば、近年、高精細な表示を行なうために、ディスプレス上の画素数が増大し、1画素当たりの階調数も増大している。携帯電話機の画面については、現在主流のQVGA(240×320ドット)から、VGA(480×640ドット)又はWVGA(480×800ドット)への移行が予定される。この場合、QVGAのときには1画素当たりの階調値が16ビット又は18ビットであったのが、VGA又はWVGAでは18ビット又は24ビットへと高階調化される。このような画素数と階調値の増大は、画像データが格納されるメモリの容量の増大に影響する。 For example, taking a liquid crystal display device of a mobile phone as an example, the number of pixels on a display has increased in recent years and the number of gradations per pixel has increased in order to perform high-definition display. Regarding mobile phone screens, a transition from the current mainstream QVGA (240 × 320 dots) to VGA (480 × 640 dots) or WVGA (480 × 800 dots) is scheduled. In this case, the gradation value per pixel is 16 bits or 18 bits in QVGA, but the gradation is increased to 18 bits or 24 bits in VGA or WVGA. Such an increase in the number of pixels and the gradation value affects an increase in the capacity of a memory in which image data is stored.
またメモリの増大は、RAM内蔵ドライバICのコスト高に深刻な影響を招く。例えば、QVGAからVGAへの変更で、RAMのメモリ面積は4倍に増大し、RAM内蔵ドライバIC(広義には駆動部)の面積も著しく増大する。その場合、ガラス基板上にCOG(Chip On Grass)実装されるRAM内蔵ドライバICは、ドライバIC搭載のためだけに液晶表示パネルのガラス基板面積を増大させ、製造基板からのパネルの歩留まり枚数の減少を招く。そればかりか、ガラス基板の短辺を長手軸とする長方形状の従来型ドライバICの形状は維持できなくなる。もはやCOG実装は無理であり、全面的にCOF(Chip On Film)に変更しなければならない。 In addition, the increase in the memory has a serious effect on the cost of the driver IC with a built-in RAM. For example, by changing from QVGA to VGA, the memory area of the RAM increases four times, and the area of the driver IC with a built-in RAM (drive unit in a broad sense) also increases significantly. In that case, a driver IC with built-in RAM mounted on a glass substrate by COG (Chip On Grass) increases the glass substrate area of the liquid crystal display panel only for mounting the driver IC, and decreases the number of panel yields from the manufacturing substrate. Invite. In addition, the shape of the rectangular conventional driver IC whose long axis is the short side of the glass substrate cannot be maintained. COG mounting is no longer possible, and it must be completely changed to COF (Chip On Film).
一方、携帯電話機では、画像を供給するベースバンドエンジン(LSI)から液晶ドライバICに直接に画像データを送付するのでなく、ベースバンドエンジンでの液晶表示に関するタスクを軽減するために、ベースバンドエンジンと液晶ドライバICとの間に液晶コントロールICを設けるものもある。しかし、画像データ量が多くなれば、液晶コントロールIC内に設けられるメモリ容量も増大してしまう。 On the other hand, a mobile phone does not send image data directly from a baseband engine (LSI) that supplies images to the liquid crystal driver IC, but instead reduces the tasks related to liquid crystal display in the baseband engine. Some have a liquid crystal control IC between them. However, as the amount of image data increases, the memory capacity provided in the liquid crystal control IC also increases.
上述の問題は、液晶表示装置に限らず、画像を受信又は生成する画像出力源となる集積回路と、表示部又はプリンタを駆動する集積回路との間で、高精細な画像データを転送する場合に共通している。
近年、携帯電話機に内蔵するカメラにより撮像した画像を液晶表示装置に表示したり、地上デジタル放送を受信した画像を液晶表示装置に表示したりすることが行われる。この場合に、カメラにより撮像した画像や放送で受信した画像の天地方向の向きを90度、180度又は270度等の所与の角度だけ回転させて液晶表示装置に表示させる必要がある。 In recent years, an image captured by a camera built in a mobile phone is displayed on a liquid crystal display device, or an image received from a digital terrestrial broadcast is displayed on a liquid crystal display device. In this case, it is necessary to rotate the vertical direction of the image captured by the camera or the image received by broadcasting by a given angle such as 90 degrees, 180 degrees, or 270 degrees and display the image on the liquid crystal display device.
しかしながら、特許文献1及び特許文献2に記載された技術では、圧縮処理後に特定の領域の画素のデータのみを抽出することは困難である。画像を回転させる場合、回転処理後の画像の画像データをメモリに格納するため、回転処理の際に作業エリアが必要となる。特許文献1又は特許文献2に記載された技術では、少なくとも1画面分の画素のデータが格納されるメモリを用意しておかなければならず、やはりメモリ容量を増大させてしまう。
However, with the techniques described in
本発明の幾つかの態様によれば、画像データ量が増大しても、メモリ容量を削減して小型化できる画像処理装置、画像処理方法及び電子機器を提供できる。 According to some aspects of the present invention, it is possible to provide an image processing apparatus, an image processing method, and an electronic apparatus that can reduce the memory capacity and reduce the size even when the amount of image data increases.
また本発明の他の態様によれば、画像の向きを回転した場合でもメモリ容量を削減できる画像処理装置、画像処理方法及び電子機器を提供できる。 According to another aspect of the present invention, it is possible to provide an image processing apparatus, an image processing method, and an electronic apparatus that can reduce the memory capacity even when the orientation of the image is rotated.
上記課題を解決するために本発明は、
表示パネルの駆動部に画像データを供給するための画像処理装置であって、
入力画像の1走査ライン分の画像データを分割した複数ブロックの1ブロック毎に、前記画像データを符号化して符号化データを生成する符号化部と、
前記符号化部からの前記符号化データが格納されるメモリと、
前記メモリからの前記符号化データを、前記1ブロック毎に復号化して複合化データを生成する復号化部とを含み、
前記復号化部からの前記復号化データを、前記駆動部に供給する画像処理装置に関係する。
In order to solve the above problems, the present invention
An image processing apparatus for supplying image data to a drive unit of a display panel,
An encoding unit that encodes the image data to generate encoded data for each block of a plurality of blocks obtained by dividing image data for one scanning line of an input image;
A memory for storing the encoded data from the encoding unit;
A decoding unit that decodes the encoded data from the memory for each block to generate composite data;
The present invention relates to an image processing apparatus that supplies the decoded data from the decoding unit to the driving unit.
また本発明に係る画像処理装置では、
前記メモリの書き込み領域を特定するライトアドレスを生成するライトアドレス生成回路を含み、
前記ライトアドレスにより特定された書き込み領域のデータが、1ブロック分の前記符号化データにより更新されてもよい。
In the image processing apparatus according to the present invention,
A write address generation circuit for generating a write address for specifying a write area of the memory;
Data in the write area specified by the write address may be updated with the encoded data for one block.
また本発明に係る画像処理装置では、
前記メモリの読み出し領域を特定するリードアドレスを生成するリードアドレス生成回路を含み、
前記リードアドレスにより特定された読み出し領域から、1ブロック分の前記符号化データを読み出すことができる。
In the image processing apparatus according to the present invention,
A read address generation circuit for generating a read address for specifying a read area of the memory;
The encoded data for one block can be read from the read area specified by the read address.
上記のいずれかの発明によれば、1走査ラインを分割した1ブロック毎に、画像データを符号化してメモリに格納し、該メモリから読み出したデータを復号化して駆動部に供給するようにしたので、メモリの容量を削減された低コストな画像処理装置を提供できる。そして、1走査ライン分の画像データに対して符号化する場合に比べて圧縮率を低下させてしまうが、ブロック毎に符号化処理及び復号化処理が完結している。そのため、ある1ブロックのデータを他のデータで置き換えたとしても、他のブロックの復号化処理結果に影響を与えない。従って、符号化された状態でメモリに格納されたデータに対して、ブロック単位で書き込んで更新したり、読み出したりすることが可能となるため、ユーザにとって使い勝手の良い画像処理装置を提供できるようになる。 According to any one of the above inventions, the image data is encoded and stored in the memory for each block obtained by dividing one scanning line, and the data read from the memory is decoded and supplied to the drive unit. Therefore, it is possible to provide a low-cost image processing apparatus with a reduced memory capacity. Although the compression rate is reduced as compared with the case of encoding image data for one scanning line, the encoding process and the decoding process are completed for each block. Therefore, even if data of a certain block is replaced with other data, the decoding processing result of the other block is not affected. Accordingly, since it is possible to write, update, and read data in block units with respect to data stored in the memory in an encoded state, it is possible to provide a user-friendly image processing apparatus. Become.
また本発明に係る画像処理装置では、
前記入力画像の天地方向の向きを基準に所与の角度だけ回転させた画像を生成する回転処理を行う回転処理部を含み、
前記回転処理部が、
各ラインバッファが、前記入力画像の1走査ライン分の画像データが格納される1又は複数のラインバッファを有し、
前記回転処理部により行われた回転処理後の画像の画像データが、前記符号化部に供給されてもよい。
In the image processing apparatus according to the present invention,
A rotation processing unit that performs a rotation process for generating an image rotated by a given angle with respect to the direction of the input image in the vertical direction;
The rotation processing unit is
Each line buffer has one or a plurality of line buffers for storing image data for one scanning line of the input image,
The image data of the image after the rotation processing performed by the rotation processing unit may be supplied to the encoding unit.
本発明によれば、ブロック単位で符号化されるため、画像を回転させる場合で、非常に少ないメモリ容量で回転処理後の画像データをメモリに格納させることができるようになる。 According to the present invention, since encoding is performed in units of blocks, the image data after the rotation process can be stored in the memory with a very small memory capacity when the image is rotated.
また本発明に係る画像処理装置では、
前記各ラインバッファの容量をLBビット、前記入力画像の1走査ラインの画素数をH画素、1画素当たりのビット数をPとした場合に、前記1ブロックのデータ長が、f(LB/H/P)(関数fは、小数点以下を切り捨てる関数であることを示す)以下であってもよい。
In the image processing apparatus according to the present invention,
When the capacity of each line buffer is LB bits, the number of pixels of one scanning line of the input image is H pixels, and the number of bits per pixel is P, the data length of the one block is f (LB / H / P) (indicating that the function f is a function for truncating decimal places).
本発明によれば、ラインバッファの容量を最大限活用して、圧縮処理が行われるため、回転処理部が有するラインバッファの容量を最小限に抑えることができる。 According to the present invention, since the compression processing is performed by making the best use of the capacity of the line buffer, the capacity of the line buffer included in the rotation processing unit can be minimized.
また本発明に係る画像処理装置では、
前記符号化部が規定圧縮率W以上の圧縮率で入力画像の画像データを符号化し、前記メモリのアクセス単位であるビット幅をB、前記入力画像の1画素当たりのビット数をPとした場合に、前記1ブロックのデータ長が、f(B/W/P)(関数fは、小数点以下を切り捨てる関数であることを示す)以下であってもよい。
In the image processing apparatus according to the present invention,
When the encoding unit encodes image data of an input image at a compression rate equal to or higher than a specified compression rate W, the bit width that is an access unit of the memory is B, and the number of bits per pixel of the input image is P In addition, the data length of the one block may be equal to or less than f (B / W / P) (the function f is a function for truncating the decimal part).
本発明によれば、メモリへのアクセス回数を低減できるので、画面サイズが大きくなったとしても圧縮処理を高速化でき、メモリの容量の増大を抑えることができる。 According to the present invention, since the number of accesses to the memory can be reduced, even if the screen size increases, the compression process can be speeded up, and an increase in the memory capacity can be suppressed.
また本発明に係る画像処理装置では、
前記入力画像の画像データのフォーマットに応じて、前記1ブロックのデータ長を異ならせてもよい。
In the image processing apparatus according to the present invention,
The data length of the one block may be varied according to the format of the image data of the input image.
本発明によれば、画像フォーマットにかかわらず、メモリ容量を削減して小型化できる画像処理装置を提供できる。 According to the present invention, it is possible to provide an image processing apparatus capable of reducing the memory capacity and downsizing regardless of the image format.
また本発明は、
表示パネルの駆動部に画像データを供給するための画像処理方法であって、
入力画像の1走査ライン分の画像データを分割した複数ブロックの1ブロック毎に、前記画像データを符号化して符号化データを生成するステップと、
前記符号化データをメモリに格納するステップと、
前記メモリからの前記符号化データを、前記1ブロック毎に復号化して複合化データを生成するステップと、
前記復号化データを、前記駆動部に供給するステップとを含む画像処理方法に関係する。
The present invention also provides
An image processing method for supplying image data to a drive unit of a display panel,
Encoding the image data for each block of a plurality of blocks obtained by dividing the image data for one scanning line of the input image, and generating encoded data;
Storing the encoded data in a memory;
Decoding the encoded data from the memory for each block to generate composite data;
And supplying the decoded data to the driving unit.
また本発明に係る画像処理方法では、
前記メモリの書き込み領域を特定するライトアドレスを生成するステップと、
前記ライトアドレスにより特定された書き込み領域のデータを、1ブロック分の前記符号化データにより更新するステップとを含むことができる。
In the image processing method according to the present invention,
Generating a write address identifying a write area of the memory;
Updating the data in the write area specified by the write address with one block of the encoded data.
また本発明に係る画像処理方法では、
前記メモリの読み出し領域を特定するリードアドレスを生成するステップと、
前記リードアドレスにより特定された読み出し領域から、1ブロック分の前記符号化データを読み出すステップとを含むことができる。
In the image processing method according to the present invention,
Generating a read address that identifies a read area of the memory;
Reading the encoded data for one block from the read area specified by the read address.
また本発明に係る画像処理方法では、
各ラインバッファが前記入力画像の1走査ライン分の画像データが格納される1又は複数のラインバッファを用いて、前記入力画像の天地方向の向きを基準に所与の角度だけ回転させた画像を生成する回転処理を行うステップを含み、
前記回転処理部により行われた回転処理後の画像の画像データに対して符号化を行うことができる。
In the image processing method according to the present invention,
An image obtained by rotating the input image by a given angle on the basis of the vertical direction of the input image using one or a plurality of line buffers in which each line buffer stores image data for one scanning line of the input image. Including performing a rotation process to generate,
The image data of the image after the rotation processing performed by the rotation processing unit can be encoded.
また本発明に係る画像処理方法では、
前記各ラインバッファの容量をLBビット、前記入力画像の1走査ラインの画素数をH画素、1画素当たりのビット数をPとした場合に、前記1ブロックのデータ長が、f(LB/H/P)(関数fは、小数点以下を切り捨てる関数であることを示す)以下であってもよい。
In the image processing method according to the present invention,
When the capacity of each line buffer is LB bits, the number of pixels of one scanning line of the input image is H pixels, and the number of bits per pixel is P, the data length of the one block is f (LB / H / P) (indicating that the function f is a function for truncating decimal places).
また本発明に係る画像処理方法では、
前記符号化部が規定圧縮率W以上の圧縮率で入力画像の画像データを符号化し、前記メモリのアクセス単位であるビット幅をB、前記入力画像の1画素当たりのビット数をPとした場合に、前記1ブロックのデータ長が、f(B/W/P)(関数fは、小数点以下を切り捨てる関数であることを示す)以下であってもよい。
In the image processing method according to the present invention,
When the encoding unit encodes image data of an input image at a compression rate equal to or higher than a specified compression rate W, the bit width that is an access unit of the memory is B, and the number of bits per pixel of the input image is P In addition, the data length of the one block may be equal to or less than f (B / W / P) (the function f is a function for truncating the decimal part).
また本発明に係る画像処理方法では、
前記入力画像の画像データのフォーマットに応じて、前記1ブロックのデータ長を異ならせてもよい。
In the image processing method according to the present invention,
The data length of the one block may be varied according to the format of the image data of the input image.
上記のいずれかの発明によれば、画像データ量が増大しても、メモリ容量を削減して小型化できる画像処理方法を提供できる。また上記のいずれかの発明によれば、画像の向きを回転した場合でもメモリ容量を削減できる画像処理方法を提供できる。 According to any one of the above-described inventions, it is possible to provide an image processing method capable of reducing the memory capacity and reducing the size even when the amount of image data increases. In addition, according to any one of the above-described inventions, it is possible to provide an image processing method capable of reducing the memory capacity even when the image orientation is rotated.
また本発明は、
上記のいずれか記載の画像処理装置と、
前記画像処理装置によって画像データが供給される駆動部と、
前記駆動部によって駆動される表示パネルとを含む電子機器に関係する。
The present invention also provides
Any one of the image processing apparatuses described above;
A drive unit to which image data is supplied by the image processing device;
The present invention relates to an electronic device including a display panel driven by the driving unit.
本発明によれば、画像データ量が増大しても、メモリ容量を削減して小型化できる画像処理装置が適用された電子機器を提供できる。また本発明によれば、画像の向きを回転した場合でもメモリ容量を削減できる画像処理装置が適用された電子機器を提供できる。 According to the present invention, it is possible to provide an electronic apparatus to which an image processing apparatus capable of reducing the memory capacity and reducing the size even when the amount of image data increases is applied. Further, according to the present invention, it is possible to provide an electronic apparatus to which an image processing apparatus that can reduce the memory capacity even when the orientation of the image is rotated is applied.
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The embodiments described below do not unduly limit the contents of the present invention described in the claims. Also, not all of the configurations described below are essential constituent requirements of the present invention.
1. 液晶表示装置
図1に、本実施形態を携帯電話機に適用した場合の構成例を示す。
1. Liquid Crystal Display Device FIG. 1 shows a configuration example when this embodiment is applied to a mobile phone.
図1において、ベースバンドエンジン(BBE:広義には画像供給装置)10は携帯電話機の基本機能を司る中央演算処理装置(Central Processing Unit:CPU)を搭載するLSI(Large Scale Integrated Circuit)であり、インターネット経由で受信した動画や静止画、カメラで撮影した自然画、携帯電話機の操作上で必要なメニュー画面、アイコンなどの文字・図形情報等の各種画像データの出力源である。 In FIG. 1, a baseband engine (BBE: image supply device in a broad sense) 10 is an LSI (Large Scale Integrated Circuit) equipped with a central processing unit (CPU) that controls basic functions of a mobile phone. It is an output source of various image data such as moving images and still images received via the Internet, natural images taken with a camera, menu screens necessary for operation of a mobile phone, character / graphic information such as icons.
図1において、携帯電話機のディスプレイとして液晶表示パネル(広義には表示パネル)20が設けられている。この液晶表示パネル20は、2枚のガラス基板30、32間に液晶を封入したものである。大きなガラス基板30は例えばアクティブマトリクス基板であり、各画素にアクティブ素子であるTFT(Thin Film Transistor)が設けられている。各画素のTFTのドレイン端子に透明画素電極が、ソース端子にデータ線であるソース線が、ゲート端子に走査線であるゲート線がそれぞれ接続されている。このガラス基板30と対向するガラス基板32には透明電極が設けられている。ガラス基板32上には、ガラス基板30の短辺に沿って、液晶表示パネル20を駆動する表示ドライバ(広義には駆動部)40がCOG実装されている。表示ドライバ40は、液晶表示パネル20のゲート線に走査信号を、ソース線にデータ信号を供給して液晶表示パネル20を表示駆動する。
In FIG. 1, a liquid crystal display panel (display panel in a broad sense) 20 is provided as a display of a mobile phone. In the liquid
ベースバンドエンジン10と表示ドライバ40との間には、画像処理コントローラ(広義には画像処理装置)50が設けられている。ベースバンドエンジン10と画像処理コントローラ50との間、画像処理コントローラ50と表示ドライバ40との間は、複数本のバスラインで接続され、画像データ、水平・垂直同期信号、クロック信号、各種コマンドが転送される。
An image processing controller (an image processing apparatus in a broad sense) 50 is provided between the
本実施形態では、画像処理コントローラ50が、ベースバンドエンジン10からの画像データを一旦蓄積して、回転処理やオーバレイ処理等の画像処理を行った後に、表示ドライバ40に対して画像処理後の画像のデータを供給する。その際、画像処理コントローラ50は、圧縮画像データメモリとしてのメモリを有し、ベースバンドエンジン10からの画像データに対して圧縮処理(符号化)を行って該メモリに格納し、該メモリから伸張処理(復号化)を行って画像データを表示ドライバ40に出力する。こうすることで、メモリの容量を削減する。
In the present embodiment, the
2. 画像処理コントローラ
図2に、図1の画像処理コントローラ50の構成例のブロック図を示す。
2. Image Processing Controller FIG. 2 is a block diagram showing a configuration example of the
なお、本実施形態では、図2に示す構成に限定されるものではなく、図2に示す回路ブロックのうち少なくとも1つの回路ブロックが省略された構成であってもよい。 Note that the present embodiment is not limited to the configuration shown in FIG. 2, and may be a configuration in which at least one circuit block is omitted from the circuit blocks shown in FIG.
画像処理コントローラ50は、符号化部としての圧縮処理部100、圧縮画像データメモリとしてのメモリ120、それぞれが復号化部としての第1及び第2の伸張処理部(第1及び第2の復号化部)130、132を含む。なお、図2では、第1及び第2の伸張処理部130、132を含むものとして説明するが、第1及び第2の伸張処理部130、132の一方のみであってもよい。
The
圧縮処理部100は、ベースバンドエンジン10からの画像データ(入力画像の画像データ)のうち1走査ライン分(1水平走査分)の画像データを分割した複数ブロックの1ブロック毎に、該画像データを符号化する。より具体的には、圧縮処理部100は、1画面分(1フレーム分)の画像データを規定圧縮率(例えば50%)以上の圧縮率で圧縮して符号化することを保障する。圧縮処理部100は、1走査ライン分の画像データを規定圧縮率以上の圧縮率で圧縮して符号化することで、1画面分の画像データの圧縮処理後のデータサイズを保障することが望ましい。ここで、例えば50%の規定圧縮率以上の圧縮率で圧縮することは、圧縮処理後のデータサイズが圧縮処理前の画像データサイズの50%以下になることを意味する。また、データサイズを保障するとは、圧縮処理後のデータサイズの最大値が規定圧縮率で符号化されたデータサイズ以下となるように処理が行われることを意味する。
The
図3に、図2の圧縮処理部100の動作説明図を示す。
FIG. 3 is an operation explanatory diagram of the
圧縮処理部100は、元画像の1走査ライン分の画像データをn(nは2以上の整数)ブロックに分割する。各ブロックの長さ(ビット長、データ長、データサイズ)は、固定のビット長であってもよいし、任意のビット長であってもよい。また各ブロックの長さは、ベースバンドエンジン10からの入力画像の画像データのフォーマットに応じて異なってもよい。
The
そして、圧縮処理部100は、各ブロック毎に、画像データを圧縮する処理を行って符号化データを生成する。このため、1走査ライン分の画像データに対して圧縮処理する場合に比べて圧縮率を低下させてしまうが、ブロック毎に圧縮処理及び伸張処理が完結している。即ち、ある1ブロックのデータを他のデータで置き換えたとしても、他のブロックの伸張処理結果に影響を与えない。従って、例えば1画面分の画像データを圧縮してメモリ120に格納したとしても、ブロック単位で書き込んで更新したり、読み出したりすることが可能となる。この場合、ベースバンドエンジン10や画像処理コントローラ50での処理の簡素化を考慮すると、1ブロックのデータ長を8×m(mは自然数)画素分のデータサイズであることが望ましい。
Then, the
なお、本発明では、圧縮処理部100の圧縮アルゴリズムに限定されるものではないが、以下のように、LSI化に適した簡素なアルゴリズムであることが望ましい。
The present invention is not limited to the compression algorithm of the
図4(A)、図4(B)、図4(C)に、圧縮処理部100の動作例を示す。
FIG. 4A, FIG. 4B, and FIG. 4C show operation examples of the
以下では、圧縮処理部100が、隣接する画素間の差分をPCM(Pulse Code Modulation)符号化するDPCM(Differential Pulse Code Modulation)符号化アルゴリズムを採用するものとする。
In the following, it is assumed that the
図4(A)は、RGB888フォーマットの画像データに対して、圧縮処理部100が、4画素単位にDPCM符号化処理によって符号化した例を示す。従って、各色成分の画像データが8ビットであり、1画素当たりの画像データが24ビットである。
FIG. 4A shows an example in which the
この場合、圧縮処理部100は、先頭の第1の画素を圧縮処理せず、そのまま符号化データとして出力する。そして、圧縮処理部100は、第1の画素の画像データと第2の画素の画像データとの差分を求め、該差分を4ビットのデータに変換する。第3及び第4の画素については、直前の符号化データを伸張したデータとの差分を求め、該差分を4ビットのデータに変換する。このため、第2〜第4の画素の画像データは、それぞれ50%に圧縮される。即ち、図4(A)の場合、規定圧縮率(最悪圧縮率)が62.5%(=((8+4×3)×3)/(24×3))となる。
In this case, the
図4(B)は、YUV444フォーマットの画像データに対して、圧縮処理部100が、4画素単位にDPCM符号化処理によって符号化した例を示す。従って、各画素の輝度成分及び色差成分の画像データがそれぞれ8ビットであり、1画素当たりの画像データが24ビットである。
FIG. 4B shows an example in which the
この場合、圧縮処理部100は、先頭の第1の画素を圧縮処理せず、そのまま符号化データとして出力する。そして、圧縮処理部100は、第1の画素の画像データと第2の画素の画像データとの差分を求め、該差分を4ビットのデータに変換する。第3及び第4の画素については、直前の符号化データを伸張したデータとの差分を求め、該差分を4ビットのデータに変換する。このため、第2〜第4の画素の画像データは、それぞれ50%に圧縮される。即ち、図4(B)の場合、規定圧縮率(最悪圧縮率)が62.5%(=((8+4×3)×3)/(24×3))となる。
In this case, the
図4(C)は、YUV422フォーマットの画像データに対して、圧縮処理部100が、8画素単位にDPCM符号化処理によって符号化した例を示す。従って、1画素当たりの画像データが16ビットである。
FIG. 4C shows an example in which the
この場合、圧縮処理部100は、先頭からの2画素である第1及び第2の画素を圧縮処理せず、そのまま符号化データとして出力する。そして、圧縮処理部100は、第3〜第8の画素の画像データについては、上述の通り直前の伸張処理後の画像データとの差分を求め、該差分を4ビットのデータに変換する。このため、第3〜第8の画素の画像データは、それぞれ50%に圧縮される。即ち、図4(C)の場合、規定圧縮率(最悪圧縮率)が62.5%(=(16×2+4×2×6)/(16×8))となる。
In this case, the
このように、画像フォーマットに応じてDPCM符号化処理の1ブロックのデータ長を異ならせている。そして、上述のようにDPCM符号化アルゴリズムを採用することで、ベースバンドエンジン10からの画像の画像フォーマットが定まれば、圧縮処理後の画像データのサイズの最大値(最悪値)が求められるようになる。このため、予めメモリ120に確保すべき領域のサイズが定まり、ユーザにとって使いやすい画像処理コントローラを提供できる。この点、1画面分の圧縮処理が完了しなければ、圧縮処理後のデータサイズが判明しないJPEG(Joint Photographic Experts Group)等の高符号化アルゴリズムと異なる。
In this way, the data length of one block of the DPCM encoding process is varied according to the image format. Then, by adopting the DPCM encoding algorithm as described above, if the image format of the image from the
図2に戻って説明を続ける。メモリ120には、圧縮処理部100によってデータサイズが圧縮された符号化データが格納される。
Returning to FIG. 2, the description will be continued. The
第1及び第2の伸張処理部130、132は、互いに同期して、又は互いに非同期で、メモリ120から符号化データを読み出す。そして、各伸張処理部は、圧縮処理部100の圧縮処理アルゴリズムに対応した伸張処理アルゴリズムで、上記の圧縮処理単位であるブロック毎に、該符号化データに対して伸張処理を行う。伸張処理後の画像データが、表示ドライバ40に供給される。
The first and second
本実施形態では、このように表示ドライバ40に供給される画像データに対して、回転処理やオーバレイ処理を行うことができるようになっている。そのため、画像処理コントローラ50は、図2に示すように、ホストインタフェース(Interface:以下、I/Fと略す)140、回転処理部150、第1及び第2のフォーマット変換部160、162、オーバレイ処理部170、ドライバI/F180、制御レジスタ部190を含むことができる。
In the present embodiment, rotation processing and overlay processing can be performed on the image data supplied to the
ホストI/F140は、ベースバンドエンジン10に接続されたバスラインを介して入出力される信号のインタフェース処理を行う。
The host I /
回転処理部150は、ベースバンドエンジン10から供給された画像の天地方向の向きを、例えば該天地方向の向きを基準に所定の回転角度だけ回転させた画像を生成する回転処理を行う。回転処理部150は、複数のラインバッファを有する。各ラインバッファには、ベースバンドエンジン10からの入力画像の1走査ライン分の画像データが格納される。本実施形態では、上述のように圧縮処理部100が1走査ラインを分割した1ブロック単位で圧縮処理を行うため、回転処理部150は、少ないラインバッファ数で回転処理を実現できる。回転処理部150により行われた回転処理後の画像の画像データが、圧縮処理部100(符号化部)に供給される。
The
第1のフォーマット変換部160は、第1の伸張処理部130によって伸張処理された画像データのフォーマットを変換する処理を行う。なお、ベースバンドエンジン10からの画像データのフォーマットをそのまま表示ドライバ40に供給する場合は、第1のフォーマット変換部160の処理を無効化してもよい。
The first
第2のフォーマット変換部162は、第2の伸張処理部132によって伸張処理された画像データのフォーマットを変換する処理を行う。なお、ベースバンドエンジン10からの画像データのフォーマットをそのまま表示ドライバ40に供給する場合は、第2のフォーマット変換部162の処理を無効化してもよい。
The second
オーバレイ処理部170は、第1及び第2のフォーマット変換部160、162からの画像データに対して重ね合わせ処理を行う。なお、図2において、画像処理コントローラ50は、第2の伸張処理部132、第2のフォーマット変換部162及びオーバレイ処理部170が省略された構成を有していてもよい。
The
ドライバI/F180は、表示ドライバ40に接続されたバスラインを介して入出力される信号のインタフェース処理を行う。例えば、ドライバI/F180は、オーバレイ処理部170により行われた重ね合わせ処理後の画像の画像データを、上記のバスラインを介して表示ドライバ40に出力する処理を行う。
The driver I /
制御レジスタ部190は、複数の制御レジスタを含む。各制御レジスタは、ベースバンドエンジン10によりアクセス可能に構成されており、各制御レジスタの設定データに応じた制御信号が出力される。各制御信号は、画像処理コントローラ50の各部に供給され、画像処理コントローラ50の各部は制御レジスタ部190からの制御信号に基づいて制御される。このため、ベースバンドエンジン10は制御レジスタ部190の制御レジスタに設定データを設定することで、画像処理コントローラ50の各部を制御できる。
The
なお、回転処理部150が有する複数のラインバッファの各ラインバッファの容量をLBビット、入力画像の1走査ラインの画素数をH画素、1画素当たりのビット数をPとした場合に、圧縮処理の処理単位である1ブロックのデータ長が、f(LB/H/P)(関数fは、小数点以下を切り捨てる関数であることを示す)以下としてもよい。
The compression processing is performed when the capacity of each line buffer of the plurality of line buffers included in the
こうすることで、ラインバッファの容量を最大限活用して、圧縮処理が行われるため、回転処理部150が有するラインバッファの容量を最小限に抑えることができる。
By doing so, since the compression processing is performed by making the best use of the capacity of the line buffer, the capacity of the line buffer included in the
更に、圧縮処理部100が、規定圧縮率W以上の圧縮率で入力画像の画像データを符号化し、メモリ120のアクセス単位であるビット幅をB、入力画像の1画素当たりのビット数をPとした場合に、圧縮処理の処理単位である1ブロックのデータ長が、f(B/W/P)(関数fは、小数点以下を切り捨てる関数であることを示す)以下としてもよい。
Further, the
こうすることで、メモリ120へのアクセス回数を低減できるので、画面サイズが大きくなったとしても圧縮処理を高速化でき、メモリ120の容量の増大を抑えることができる。
By doing so, the number of accesses to the
以下、図2の画像処理コントローラ50の各部について説明する。
Hereinafter, each unit of the
2.1 制御レジスタ部
図5に、図2の制御レジスタ部の構成の概要を示す。
2.1 Control Register Unit FIG. 5 shows an outline of the configuration of the control register unit shown in FIG.
制御レジスタ部190は、動作モード設定レジスタ200、画像サイズ設定レジスタ202、画像フォーマット設定レジスタ210、オーバレイ処理設定レジスタ220、回転角度設定レジスタ230を含む。
The
動作モード設定レジスタ200には、画像処理コントローラ50の動作モードを設定するための設定データ(制御データ)が設定され、該設定データに対応した制御信号MODEが出力される。画像処理コントローラ50は、例えばラインモード(第1の動作モード)又はパーシャルモード(第2の動作モード)で動作できるようになっている。
Setting data (control data) for setting the operation mode of the
ラインモードに設定された画像処理コントローラ50は、圧縮処理部100において1走査ライン単位で圧縮処理を行うと共に、第1及び第2の伸張処理部130、132において1走査ライン単位で伸張処理を行う。ラインモードでは、ベースバンドエンジン10からの画像を回転させる場合には1画面分のバッファが必要となり回転処理には適さないが、1走査ライン分の画像データの圧縮処理後のデータサイズをパーシャルモードよりも小さくできる。
The
また、パーシャルモードに設定された画像処理コントローラ50は、圧縮処理部100において1走査ラインを分割した1ブロック単位で圧縮処理を行うと共に、第1及び第2の伸張処理部130、132において1ブロック単位で伸張処理を行う。パーシャルモードでは、圧縮処理後のデータサイズがラインモードよりも大きくなるが、ベースバンドエンジン10からの画像を回転させたり、メモリ120のデータを必要な部分のみ読み出したり更新したりできるようになる。
The
画像サイズ設定レジスタ202には、ベースバンドエンジン10からの画像の水平走査方向及び垂直走査方向のサイズに対応した設定データが設定され、該設定データに対応した制御信号SIZEが出力される。画像処理コントローラ50は、画像サイズ設定レジスタ202の設定データに基づいて1走査ライン分のデータサイズや走査ライン数を判断できる。
In the image size setting register 202, setting data corresponding to the size of the image from the
画像フォーマット設定レジスタ210には、ベースバンドエンジン10からの画像の画像データのフォーマットに対応した設定データが設定され、該設定データに対応した制御信号FMTが出力される。画像処理コントローラ50は、画像フォーマット設定レジスタ210により指定された画像フォーマットに応じて、例えば図4(A)〜図4(C)のように1ブロックのデータサイズを異ならせて圧縮処理を行う。第1及び第2のフォーマット変換部160、162は、画像フォーマット設定レジスタ210により指定された画像フォーマットに応じて、表示ドライバ40において予め決められたRGB888フォーマットの画像データに変換する。
In the image
オーバレイ処理設定レジスタ220は、第1及び第2の透過比率設定レジスタ222、224を含む。第1の透過比率設定レジスタ222には、第1の伸張処理部130及び第1のフォーマット変換部160により処理された画像データの透過比率に対応した設定データが設定され、該設定データに対応した制御信号GM1が出力される。第2の透過比率設定レジスタ224には、第2の伸張処理部132及び第2のフォーマット変換部162により処理された画像データの透過比率に対応した設定データが設定され、該設定データに対応した制御信号GM2が出力される。オーバレイ処理部170は、第1及び第2の透過比率設定レジスタ222、224に設定された透過比率を用いて、第1及び第2のフォーマット変換部160、162からの画像データに対して重ね合わせ処理を行う。
The overlay
回転角度設定レジスタ230には、ベースバンドエンジン10からの画像の天地方向を基準に、例えば該画像の中心位置を基準に回転させる角度に対応した設定データが設定され、該設定データに対応した制御信号ROTが出力される。本実施形態では、回転角度設定レジスタ230に、ベースバンドエンジン10からの画像の天地方向を基準に、該画像の中心位置の回りに左方向に回転角度が0度、90度、180度又は270度に対応した設定データが設定されるものとする。回転処理部150は、回転角度設定レジスタ230に設定された設定データに基づいて回転処理を行う。
In the rotation
2.2 回転処理部
図6に、図2の回転処理部150の構成例のブロック図を示す。
2.2 Rotation Processing Unit FIG. 6 shows a block diagram of a configuration example of the
回転処理部150は、ライトFIFO(First-In First-Out)300、ライトアドレス生成回路310、リードアドレス生成回路320、リードFIFO330、ラインバッファ制御回路340、ラインバッファ部350、回転処理制御回路360を含む。
The
ラインバッファ部350は、各ラインバッファが、圧縮処理部100の圧縮処理単位である1ブロックの画素数と同じ数の走査ライン数分の画像データを少なくとも格納できる複数のラインバッファを有する。例えば、ラインバッファ部350は、1ブロックが4又は8画素単位の場合には、その最大値である8走査ライン数分のラインバッファを有し、1ブロックが4画素単位で固定の場合には4走査ライン数分のラインバッファを有する。従って、ラインバッファ部350は、1画面分の画像データを蓄積する程のラインバッファを備える必要がない。
The
ライトFIFO300には、入力画像のラスタスキャン方向で、ホストI/F140からの画像データが順番に蓄積される。
In the
ラインバッファ部350が有する各ラインバッファのアクセス領域にはそれぞれアドレスが割り当てられており、ライトアドレス生成回路310は、ラインバッファ部350のうち記憶領域のうちデータを書き込むべき領域のアドレスWAを生成する。ライトアドレス生成回路310は、ラインバッファ制御回路340に対してライト要求WRReqとライトアドレスWAとを出力し、ラインバッファ制御回路340からのライト承認WRAckを受けて、ラインバッファ制御回路340によりライト要求WRReqが受け入れられたことを認識する。
An address is assigned to each line buffer access area of the
リードアドレス生成回路320は、ラインバッファ部350のうち記憶領域のうちデータを読み出すべき領域のアドレスRAを生成する。リードアドレス生成回路320は、ラインバッファ制御回路340に対してリード要求RDReqとリードアドレスRAとを出力し、ラインバッファ制御回路340からのリード承認RDAckを受けて、ラインバッファ制御回路340によりリード要求RDReqが受け入れられたことを認識する。
The read
ラインバッファ制御回路340は、ライトアドレス生成回路310からのライト要求WRReqとリードアドレス生成回路320からのリード要求RDReqとを調停する。調停の結果、ライト要求WRReqを受け付けたラインバッファ制御回路340は、ライトアドレス生成回路310に対してライト承認WRAckを出力する。そして、ラインバッファ制御回路340は、ラインバッファ部350に対してライト要求WRQを出力すると共に、ライトアドレス生成回路310からのライトアドレスWAを用いてラインバッファ部350に対してアドレスAD、ライトFIFO300から読み出したデータWDをライトデータWRDとしてそれぞれ出力する。また、調停の結果、リード要求RDReqを受け付けたラインバッファ制御回路340は、リードアドレス生成回路320に対してリード承認RDAckを出力する。そして、ラインバッファ制御回路340は、ラインバッファ部350に対してリード要求RRQを出力すると共に、リードアドレス生成回路320からのリードアドレスRAを用いてラインバッファ部350に対してアドレスADを出力して、ラインバッファ部350からのリードデータRRDを取得する。このリードデータRRDは、データRDとしてリードFIFO330に蓄積された後、順次圧縮処理部100により読み出される。
The line
回転処理制御回路360は、制御信号FMT、SIZE、ROTを受けて制御信号を生成する。この制御信号は、図6の回転処理部150の各部の制御に用いられる。回転処理制御回路360は、制御信号FMT、SIZEにより、1走査ライン分のデータサイズ、走査ライン数を判別する。そして、制御信号ROTにより回転すべき角度を判別して、リードアドレス生成回路320が、該角度に対応したリードアドレスRAを生成する。
The rotation
図7に、図6の回転処理部150の動作説明図を示す。
FIG. 7 is an operation explanatory diagram of the
回転処理部150は、ベースバンドエンジン10からの入力画像IMG0を元画像として、該元画像の中心位置CTRを通る回転軸の周りの回転角度に対応した回転処理を行う。
The
制御レジスタ部190の回転角度設定レジスタ230に設定された設定データが、回転角度90度に対応した設定データのときに、表示ドライバ40に供給される画像データにより形成される画像が画像IMG1となるようにメモリ120に画像データを格納する。回転角度設定レジスタ230に設定された設定データが、回転角度180度に対応した設定データのときに、表示ドライバ40に供給される画像データにより形成される画像が画像IMG2となるようにメモリ120に画像データを格納する。回転角度設定レジスタ230に設定された設定データが、回転角度270度に対応した設定データのときに、表示ドライバ40に供給される画像データにより形成される画像が画像IMG3となるようにメモリ120に画像データを格納する。
When the setting data set in the rotation
図8(A)、図8(B)に、回転角度が0度のときの回転処理部150の動作説明図を示す。
FIG. 8A and FIG. 8B are diagrams illustrating the operation of the
図8(A)は、図7の入力画像IMG0を、画素単位で画像データを並べて表したものである。図8(A)では、入力画像IMG0の水平走査方向にN(Nは2以上の整数)画素が並び、入力画像IMG0の垂直走査方向にM(Mは2以上の整数)画素が並ぶものとする。そして、入力画像IMG0の水平走査方向に画素P1−1、P1−2、・・・、P1−Nが並び、入力画像IMG0の垂直走査方向に、例えば左端については画素P1−1、P2−1、・・・、PM−1が並ぶものとする。 FIG. 8A shows the input image IMG0 of FIG. 7 in which image data is arranged in units of pixels. In FIG. 8A, N (N is an integer of 2 or more) pixels are arranged in the horizontal scanning direction of the input image IMG0, and M (M is an integer of 2 or more) pixels are arranged in the vertical scanning direction of the input image IMG0. To do. Then, the pixel P 1-1 in the horizontal scanning direction of the input image IMG0, P 1-2, ···, P 1-N is aligned in the vertical scanning direction of the input image IMG0, for example for the leftmost pixel P 1-1 , P 2-1 ,..., PM 1 are arranged.
また図8(B)は、回転角度が0度のときの回転処理後の画像データがメモリ120に格納される様子を模式的に表したものである。
FIG. 8B schematically shows how the image data after the rotation process is stored in the
ここで、圧縮処理部100が8画素単位で圧縮処理を行うものとする。図8(A)では画素P1−1〜P1−8を処理方向DIR1で、例えば図4(C)に示したように圧縮処理を行い、符号化データCD1−1が生成される。同様に、画素P1−9〜P1−16、画素P1−17〜P1−24、・・・、画素P1−(N−7)〜P1−N、画素P2−1〜P2−8、・・・、画素P2−(N−7)〜P2−N、・・・、画素PM−1〜PM−8、・・・、画素PM−(N−7)〜PM−Nを、それぞれ処理方向DIR1で圧縮処理を行って、符号化データCD1−2、CD1−3、・・・、CD1−K(Kは自然数)、CD2−1、・・・、CD2−K、・・・、CDL−1(Lは自然数)、・・・、CDL−Kが生成される。
Here, it is assumed that the
こうして生成された符号化データは、図8(B)に示す順序MDR1で、メモリ120に格納されていく。即ち、まず符号化データCD1−1〜CD1−Kが順序MDR1でメモリ120に格納された後に、符号化データCD2−1〜CD2−Kが順序MDR1でメモリ120に格納される。ライトアドレス生成回路310は、図8(B)に示す順序で圧縮処理が行われるようにラインバッファ部350のライトアドレスを生成する。
The encoded data generated in this way is stored in the
この結果、第1及び第2の伸張処理部130、132は、メモリ120からの符号化データを、いわゆるラスタスキャンの方向で単純に読み出すだけでよい。即ち、符号化データCD1−1、CD1−2、・・・、CD1−K、CD2−1、CD2−2、・・・、CD2−K、・・・、CDL−1、・・・、CDL−Kの順番に読み出すようにリードアドレス生成回路320がラインバッファ部350のリードアドレスを生成し、各符号化データに対して順番に伸張処理を行うことで、回転角度が0度のときの画像IMG0の画像データを出力できる。
As a result, the first and second
図9(A)、図9(B)に、回転角度が90度のときの回転処理部150の動作説明図を示す。
FIG. 9A and FIG. 9B are diagrams illustrating the operation of the
図9(A)は、図7の入力画像IMG0を、画素単位で画像データを並べて表したものである。図9(A)では、入力画像IMG0の水平走査方向にN画素が並び、入力画像IMG0の垂直走査方向にM画素が並ぶものとする。そして、入力画像IMG0の水平走査方向に画素P1−1、P1−2、・・・、P1−Nが並び、入力画像IMG0の垂直走査方向に、例えば左端については画素P1−1、P2−1、・・・、PM−1が並ぶものとする。 FIG. 9A shows the input image IMG0 of FIG. 7 with image data arranged in units of pixels. In FIG. 9A, it is assumed that N pixels are arranged in the horizontal scanning direction of the input image IMG0 and M pixels are arranged in the vertical scanning direction of the input image IMG0. Then, the pixel P 1-1 in the horizontal scanning direction of the input image IMG0, P 1-2, ···, P 1-N is aligned in the vertical scanning direction of the input image IMG0, for example for the leftmost pixel P 1-1 , P 2-1 ,..., PM 1 are arranged.
また図9(B)は、回転角度が90度のときの回転処理後の画像データがメモリ120に格納される様子を模式的に表したものである。
FIG. 9B schematically shows how the image data after the rotation process is stored in the
ここで、圧縮処理部100が8画素単位で圧縮処理を行うものとする。図9(A)では画素P1−1〜P8−1を処理方向DIR2で、例えば図4(C)に示したように圧縮処理を行い、符号化データCD1−1が生成される。同様に、画素P1−2〜P8−2、画素P1−3〜P8−3、・・・、画素P1−N〜P8−N、画素P9−1〜P16−1、画素P9−2〜P16−2、・・・、画素P9−N〜P16−N、・・・、画素PM−(N−7)−1〜PM−1、・・・、画素P(M−7)−N〜PM−Nを、それぞれ処理方向DIR2で圧縮処理を行って、符号化データCD1−2、CD1−3、・・・、CD1−K、CD2−1、CD2−2、・・・、CD2−K、・・・、CDL−1、・・・、CDL−Kが生成される。
Here, it is assumed that the
こうして生成された符号化データは、図9(B)に示す順序MDR2で、メモリ120に格納されていく。即ち、まず符号化データCD1−1〜CD1−Kが順序MDR2でメモリ120に格納された後に、符号化データCD2−1〜CD2−Kが順序MDR2でメモリ120に格納される。ライトアドレス生成回路310は、図9(B)に示す順序で圧縮処理が行われるようにラインバッファ部350のライトアドレスを生成する。
The encoded data generated in this way is stored in the
この結果、第1及び第2の伸張処理部130、132は、メモリ120からの符号化データを、いわゆるラスタスキャンの方向で単純に読み出すだけでよい。即ち、符号化データCD1−K、CD2−K、・・・、CDL−K、CD1−(K−1)、CD2−(K−1)、・・・、CDL−(K−1)、・・・、CD1−1、・・・、CDL−1の順番に読み出すようにリードアドレス生成回路320がラインバッファ部350のリードアドレスを生成し、各符号化データに対して順番に伸張処理を行うことで、回転角度が90度のときの画像IMG1の画像データを出力できる。
As a result, the first and second
図10(A)、図10(B)に、回転角度が180度のときの回転処理部150の動作説明図を示す。
FIGS. 10A and 10B are diagrams illustrating the operation of the
図10(A)は、図7の入力画像IMG0を、画素単位で画像データを並べて表したものである。図10(A)では、入力画像IMG0の水平走査方向にN画素が並び、入力画像IMG0の垂直走査方向にM画素が並ぶものとする。そして、入力画像IMG0の水平走査方向に画素P1−1、P1−2、・・・、P1−Nが並び、入力画像IMG0の垂直走査方向に、例えば左端については画素P1−1、P2−1、・・・、PM−1が並ぶものとする。 FIG. 10A shows the input image IMG0 of FIG. 7 with image data arranged in units of pixels. In FIG. 10A, it is assumed that N pixels are arranged in the horizontal scanning direction of the input image IMG0 and M pixels are arranged in the vertical scanning direction of the input image IMG0. Then, the pixel P 1-1 in the horizontal scanning direction of the input image IMG0, P 1-2, ···, P 1-N is aligned in the vertical scanning direction of the input image IMG0, for example for the leftmost pixel P 1-1 , P 2-1 ,..., PM 1 are arranged.
また図10(B)は、回転角度が180度のときの回転処理後の画像データがメモリ120に格納される様子を模式的に表したものである。
FIG. 10B schematically shows how the image data after the rotation process is stored in the
ここで、圧縮処理部100が8画素単位で圧縮処理を行うものとする。図10(A)では画素P1−8〜P1−1を処理方向DIR3で、例えば図4(C)に示したように圧縮処理を行い、符号化データCD1−1が生成される。同様に、画素P1−16〜P1−9、・・・、画素P1−(N−7)〜P1−N、画素P2−8〜P2−1、画素P2−16〜P2−9、・・・、画素P2−(N−7)〜P2−N、・・・、画素PM−8〜PM−1、・・・、画素PM−(N−7)〜PM−Nを、それぞれ処理方向DIR3で圧縮処理を行って、符号化データCD1−2、・・・、CD1−K、CD2−1、CD2−2、・・・、CD2−K、・・・、CDL−1、・・・、CDL−Kが生成される。
Here, it is assumed that the
こうして生成された符号化データは、図10(B)に示す順序MDR3で、メモリ120に格納されていく。即ち、まず符号化データCD1−1〜CD1−Kが順序MDR3でメモリ120に格納された後に、符号化データCD2−1〜CD2−Kが順序MDR3でメモリ120に格納される。ライトアドレス生成回路310は、図10(B)に示す順序で圧縮処理が行われるようにラインバッファ部350のライトアドレスを生成する。
The encoded data generated in this way is stored in the
この結果、第1及び第2の伸張処理部130、132は、メモリ120からの符号化データを、いわゆるラスタスキャンの方向で単純に読み出すだけでよい。即ち、符号化データCDL−K、CDL−(K−1)、・・・、CDL−1、CD(L−1)−K、CD(L−1)−(K−1)、・・・、CD(L−1)−1、・・・、CD1−K、・・・、CD1−1の順番に読み出すようにリードアドレス生成回路320がラインバッファ部350のリードアドレスを生成し、各符号化データに対して順番に伸張処理を行うことで、回転角度が180度のときの画像IMG2の画像データを出力できる。
As a result, the first and second
図11(A)、図11(B)に、回転角度が270度のときの回転処理部150の動作説明図を示す。
FIG. 11A and FIG. 11B are explanatory diagrams of the operation of the
図11(A)は、図7の入力画像IMG0を、画素単位で画像データを並べて表したものである。図11(A)では、入力画像IMG0の水平走査方向にN画素が並び、入力画像IMG0の垂直走査方向にM画素が並ぶものとする。そして、入力画像IMG0の水平走査方向に画素P1−1、P1−2、・・・、P1−Nが並び、入力画像IMG0の垂直走査方向に、例えば左端については画素P1−1、P2−1、・・・、PM−1が並ぶものとする。 FIG. 11A shows the input image IMG0 of FIG. 7 in which image data are arranged in units of pixels. In FIG. 11A, it is assumed that N pixels are arranged in the horizontal scanning direction of the input image IMG0 and M pixels are arranged in the vertical scanning direction of the input image IMG0. Then, the pixel P 1-1 in the horizontal scanning direction of the input image IMG0, P 1-2, ···, P 1-N is aligned in the vertical scanning direction of the input image IMG0, for example for the leftmost pixel P 1-1 , P 2-1 ,..., PM 1 are arranged.
また図11(B)は、回転角度が270度のときの回転処理後の画像データがメモリ120に格納される様子を模式的に表したものである。
FIG. 11B schematically shows how the image data after the rotation process is stored in the
ここで、圧縮処理部100が8画素単位で圧縮処理を行うものとする。図11(A)では画素P1−1〜P8−1を処理方向DIR4で、例えば図4(C)に示したように圧縮処理を行い、符号化データCD1−1が生成される。同様に、画素P1−2〜P8−2、・・・、画素P1−N〜P8−N、画素P9−1〜P16−1、画素P9−2〜P16−2、・・・、画素P9−N〜P16−N、・・・、画素P(M−7)−1〜PM−1、・・・、画素P(M−7)−N〜PM−Nを、それぞれ処理方向DIR4で圧縮処理を行って、符号化データCD1−2、・・・、CD1−K、CD2−1、・・・、CD2−K、・・・、CDL−1、・・・、CDL−Kが生成される。
Here, it is assumed that the
こうして生成された符号化データは、図11(B)に示す順序MDR4で、メモリ120に格納されていく。即ち、まず符号化データCD1−1〜CD1−Kが順序MDR4でメモリ120に格納された後に、符号化データCD2−1〜CD2−Kが順序MDR4でメモリ120に格納され、符号化データCDL−1〜CDL−Kが順序MDR4でメモリ120に格納される。即ち、ライトアドレス生成回路310は、図11(B)に示す順序で圧縮処理が行われるようにラインバッファ部350のライトアドレスを生成する。
The encoded data generated in this way is stored in the
この結果、第1及び第2の伸張処理部130、132は、メモリ120からの符号化データを、いわゆるラスタスキャンの方向で単純に読み出すだけでよい。即ち、符号化データCDL−1、CD(L−1)−1、・・・、CD1−1、CDL−2、CD(L−1)−2、・・・、CD1−2、・・・、CDL−K、・・・、CD1−Kの順番に読み出すようにリードアドレス生成回路320がラインバッファ部350のリードアドレスを生成し、各符号化データに対して順番に伸張処理を行うことで、回転角度が270度のときの画像IMG3の画像データを出力できる。
As a result, the first and second
以上のように、本実施形態によれば、回転処理に必要な作業領域に1画面分の画像データを保持する必要がなく、8画素を1ブロックとするブロック単位で圧縮処理を行う場合には最低8走査ライン数分の画像データを保持するラインバッファを用意しておくだけで済む。4画素を1ブロックとするブロック単位で圧縮処理を行う場合には、最低4走査ライン数分の画像データを保持するラインバッファを用意しておくだけで済む。 As described above, according to the present embodiment, it is not necessary to store image data for one screen in a work area necessary for rotation processing, and when compression processing is performed in units of blocks each including 8 pixels. It is only necessary to prepare a line buffer that holds image data for at least eight scanning lines. When compression processing is performed in units of blocks each consisting of four pixels, it is only necessary to prepare a line buffer that holds image data for at least four scanning lines.
なお、本実施形態における回転処理部150は、図8(A)〜図8(B)、図9(A)〜図9(B)、図10(A)〜図10(B)及び図11(A)〜図11(B)で説明した処理を行うものに限定されるものではない。
Note that the
2.3 圧縮処理部
図12に、図2の圧縮処理部100の構成例のブロック図を示す。
2.3 Compression Processing Unit FIG. 12 is a block diagram showing a configuration example of the
図12では、ベースバンドエンジン10から入力される画像の画像データのフォーマットがRGB888フォーマットであるものとする。圧縮処理部100は、DPCM符号化回路400R、400G、400Bを含む。DPCM符号化回路400R、400G、400Bは、それぞれ同様の構成を有している。
In FIG. 12, it is assumed that the format of the image data of the image input from the
画像データのフォーマットがRGB888フォーマットの場合、ホストI/F140や回転処理部150を介して入力される画像データは、1画素当たり24ビットである。そのうち、R成分の8ビットの画像データがDPCM符号化回路400Rに入力され、G成分の8ビットの画像データがDPCM符号化回路400Gに入力され、B成分の8ビットの画像データがDPCM符号化回路400Bに入力される。
When the format of the image data is RGB888 format, the image data input via the host I /
各DPCM符号化回路は、圧縮処理対象の画素については8ビットの画像データを4ビットの符号化データとして出力する。このように圧縮処理部100は、色成分毎に、画像データを符号化する。また各DPCM符号化回路は、非圧縮処理対象の画素についてはそのまま8ビットの画像データを出力する。
Each DPCM encoding circuit outputs 8-bit image data as 4-bit encoded data for the compression target pixel. Thus, the
図13に、図12のDPCM符号化回路400Rの構成例のブロック図を示す。
FIG. 13 is a block diagram showing a configuration example of the
図13ではDPCM符号化回路400Rについて説明するが、DPCM符号化回路400G、400Bの構成も同様である。
Although the
DPCM符号化回路400Rは、減算器410R、量子化テーブル420R、逆量子化テーブル430R、加算器440R、選択器450R、452R、フリップフロップ460R、画素カウンタ470Rを含む。
The
減算器410Rは、入力された8ビットの画像データと、フリップフロップ460Rに保持された8ビットの画像データとの差分を求め、キャリービット(ボロービット)を含む9ビットの差分データを出力する。この差分データは、量子化テーブル420Rに供給される。
The
図14(A)に、図13の量子化テーブル420Rの構成の概要を示す。 FIG. 14A shows an outline of the configuration of the quantization table 420R in FIG.
量子化テーブル420Rには、予め9ビットの入力値に対応した4ビットの出力値が登録されている。この出力値は、入力値を量子化した値であり、この量子化した値を4ビットで表したものである。量子化テーブル420Rは、減算器410Rからの9ビットの差分データを入力値として、4ビットの出力値である量子化データを出力する。量子化データは、逆量子化テーブル430Rに供給される。
In the quantization table 420R, a 4-bit output value corresponding to the 9-bit input value is registered in advance. This output value is a value obtained by quantizing the input value, and this quantized value is represented by 4 bits. The quantization table 420R uses the 9-bit difference data from the
図14(B)に、図13の逆量子化テーブル430Rの構成の概要を示す。 FIG. 14B shows an outline of the configuration of the inverse quantization table 430R in FIG.
逆量子化テーブル430Rは、量子化テーブル420Rに対応するテーブルである。逆量子化テーブル430Rには、予め4ビットの入力値に対応した9ビットの出力値が登録されている。この出力値は、入力値を逆量子化した値であり、この量子化した値を9ビットで表したものである。より具体的には、逆量子化テーブル430Rの出力値が量子化テーブル420Rの入力値となるように両テーブルの値が登録されている。 The inverse quantization table 430R is a table corresponding to the quantization table 420R. In the inverse quantization table 430R, a 9-bit output value corresponding to a 4-bit input value is registered in advance. This output value is a value obtained by inversely quantizing the input value, and this quantized value is represented by 9 bits. More specifically, the values of both tables are registered so that the output value of the inverse quantization table 430R becomes the input value of the quantization table 420R.
逆量子化テーブル430Rは、量子化テーブル420Rからの量子化データを入力値として、9ビットの出力値である逆量子化データを出力する。 The inverse quantization table 430R receives the quantized data from the quantization table 420R as an input value and outputs inverse quantized data that is a 9-bit output value.
図13に戻って説明を続ける。量子化テーブル420Rからの量子化データは、選択器450Rにも入力される。選択器450Rには、回転処理部150からの8ビットの画像データと4ビットの量子化データとが入力され、画素カウンタ470Rによって生成される選択制御信号SELに基づいて、いずれか1つのデータを出力する。選択器450Rの4ビット又は8ビットの出力データが、図4(A)に示す符号化データとなり、メモリ120に格納される。
Returning to FIG. The quantized data from the quantization table 420R is also input to the
逆量子化データは、加算器440Rに入力される。加算器440Rには、9ビットの逆量子化データとフリップフロップ460Rに保持された8ビットの画像データとが入力される。加算器440Rは、逆量子化データとフリップフロップ460Rの画像データとを加算し、8ビットの加算データを選択器452Rに供給する。
The inversely quantized data is input to the
選択器452Rには、加算器440Rからの8ビットの加算データと、ホストI/F140を介して入力される8ビットの画像データとが入力され、画素カウンタ470Rによって生成される選択制御信号SELに基づいて、いずれか1つのデータを出力する。選択器452Rの選択データは、フリップフロップ460Rにおいて保持される。フリップフロップ460Rは、例えばホストI/F140を介して入力される画像データの色成分毎にカウントアップされるカウントパルスを用いて、選択データをラッチできる。
The
画素カウンタ470Rには、該カウントパルス、制御信号FMT、MODEが入力される。そして、制御信号MODEによりラインモードが指定されているとき、画素カウンタ470Rは、1走査ライン単位でDPCM符号化が行われるように選択制御信号SELを生成する。ラインモードでは、1走査ラインの先頭の第1の画素のみがそのまま出力され、その後の画素については直前の画素との差分が量子化される。一方、制御信号MODEによりパーシャルモードが指定されているとき、画素カウンタ470Rは、制御信号FMTにより指定される画像フォーマットに対応して、カウントパルスで規定されるタイミングに従って選択制御信号SELを生成する。
The count pulse and control signals FMT and MODE are input to the
図15に、図13の画素カウンタ470Rの動作例のタイミング図を示す。
FIG. 15 shows a timing chart of an operation example of the
図15では、制御信号MODEによりパーシャルモードが指定されているときの画素カウンタ470Rの動作例を示している。
FIG. 15 shows an operation example of the
制御信号FMTによりRGB888フォーマットが指定されたとき、画素カウンタ470Rは、まず先頭の第1の画素については圧縮処理を行うことなくそのまま出力するように選択制御信号SELを生成する。この選択制御信号SELにより、各成分未符号化期間を規定できる。このため、選択器450R、452Rは、外部から入力された8ビットの画像データをそのまま選択出力する。その結果、圧縮処理部100が出力する符号化データは、入力される8ビットの画像データのまま出力できる。
When the RGB888 format is designated by the control signal FMT, the
そして、画素カウンタ470Rは、第1の画素に続く第2〜第4の画素について符号化処理を行うように選択制御信号SELを生成する。この選択制御信号SELにより、各成分符号化期間を規定できる。このため、選択器450Rは量子化データを出力し、選択器452Rは加算データを出力する。従って、隣の画素との差分を量子化したデータが符号化データとして出力される(各成分符号化期間)。
Then, the
これに対して、制御信号MODEによりラインモードが指定されているときは、当該走査ラインの残りの画素について、パーシャルモードの第2〜第4の画素と同様の符号化が行われる。 On the other hand, when the line mode is designated by the control signal MODE, the remaining pixels of the scanning line are encoded in the same manner as the second to fourth pixels in the partial mode.
なお、図12〜図15では、RGB888フォーマットを例に説明したが、画像フォーマットに応じて画素カウンタ470Rが選択制御信号SELのタイミングを変更することで、他の画像フォーマットについても同様に符号化できる。 In FIGS. 12 to 15, the RGB888 format has been described as an example. However, the pixel counter 470 </ b> R can change the timing of the selection control signal SEL in accordance with the image format, and other image formats can be similarly encoded. .
また、圧縮処理部100の構成は図12〜図15に説明したものに限定されるものではない。
Further, the configuration of the
2.4 伸張処理部(第1の伸張処理部、第2の伸張処理部)
図16に、図2の第1の伸張処理部130の構成例のブロック図を示す。
2.4 Decompression processing unit (first expansion processing unit, second expansion processing unit)
FIG. 16 is a block diagram showing a configuration example of the first
図16では、第1の伸張処理部130について説明するが、第2の伸張処理部132についても同様である。図16についても、画像データのフォーマットがRGB888フォーマットであるものとする。
In FIG. 16, the first
第1の伸張処理部130は、DPCM復号化回路500R、500G、500Bを含む。DPCM復号化回路500R、500G、500Bは、それぞれ同様の構成を有している。
The first
DPCM復号化回路500Rには、先頭の第1の画素のR成分の8ビットの画像データが入力された後、第2〜第4の画素のR成分の4ビットの符号化データが順次入力される。DPCM復号化回路500Gには、先頭の第1の画素のG成分の8ビットの画像データが入力された後、第2〜第4の画素のG成分の4ビットの符号化データが順次入力される。DPCM復号化回路500Bには、先頭の第1の画素のB成分の8ビットの画像データが入力された後、第2〜第4の画素のB成分の4ビットの符号化データが順次入力される。
After the 8-bit image data of the R component of the first first pixel is input to the
各DPCM復号化回路は、圧縮処理対象の画素については4ビットの符号化データを8ビットの画像データとして出力する。このように第1の伸張処理部130は、色成分毎に、画像データを復号化する。また各DPCM復号化回路は、非圧縮処理対象の画素についてはそのまま8ビットの符号化を画像データとして出力する。
Each DPCM decoding circuit outputs 4-bit encoded data as 8-bit image data for the compression target pixel. As described above, the first
図17に、図16のDPCM復号化回路500Rの構成例のブロック図を示す。
FIG. 17 shows a block diagram of a configuration example of the
図17ではDPCM復号化回路500Rについて説明するが、DPCM復号化回路500G、500Bの構成も同様である。
FIG. 17 illustrates the
DPCM復号化回路500Rは、逆量子化テーブル510R、加算器520R、選択器530R、フリップフロップ540R、画素カウンタ550Rを含む。
The
逆量子化テーブル510Rは、図13の逆量子化テーブル430Rと同様であり、図14(B)に示す機能を有することができる。即ち、逆量子化テーブル510Rは、4ビットの符号化データを9ビットの逆量子化データに変換する。 The inverse quantization table 510R is similar to the inverse quantization table 430R in FIG. 13, and can have the function illustrated in FIG. That is, the inverse quantization table 510R converts 4-bit encoded data into 9-bit inverse quantized data.
加算器540Rには、逆量子化テーブル510Rからの逆量子化データとフリップフロップ540Rに保持された8ビットの画像データとが入力される。加算器540Rは、逆量子化データとフリップフロップ540Rの画像データとを加算し、8ビットの加算データとして出力する。加算データは、選択器530Rに入力される。
The
選択器530Rには、非圧縮処理対象の8ビットの画像データと加算データとが入力され、画素カウンタ550Rにより生成された選択制御信号SEL1に基づいていずれか1つのデータが出力される。選択器530Rの選択データは、フリップフロップ540Rにおいて保持される。
The
フリップフロップ540Rは、メモリ120から読み出される画像データの色成分毎にカウントアップされるカウントパルスを用いて、選択データをラッチできる。
The flip-
画素カウンタ550Rには、該カウントパルス、制御信号FMT、MODEが入力される。そして、制御信号MODEによりラインモードが指定されているとき、画素カウンタ470Rは、1走査ライン単位でDPCM復号化が行われるように選択制御信号SEL1を生成する。ラインモードでは、1走査ラインの先頭の第1の画素のみがそのまま出力され、その後の画素についてはDPCM復号化が行われる。一方、制御信号MODEによりパーシャルモードが指定されているとき、画素カウンタ550Rは、制御信号FMTにより指定される画像フォーマットに対応して、カウントパルスで規定されるタイミングに従って選択制御信号SEL1を生成する。
The count pulse and control signals FMT and MODE are input to the
ラインモードが指定され、且つ制御信号FMTによりRGB888フォーマットが指定されたとき、画素カウンタ550Rは、まず先頭の第1の画素については伸張処理を行うことなくそのまま出力するように選択制御信号SEL1を生成する。このため、選択器530Rは、メモリ120から読み出された画像データをそのまま選択出力する。そして、画素カウンタ550Rは、第1の画素に続く当該走査ラインの残りの画素について復号化処理を行うように選択制御信号SEL1を生成する。このため、選択器530Rは加算データを出力する。この結果、第1の伸張処理部130は、DPCM復号化処理された8ビットの画像データを出力できる。
When the line mode is designated and the RGB888 format is designated by the control signal FMT, the
パーシャルモードが指定され、且つ制御信号FMTによりRGB888フォーマットが指定されたとき、画素カウンタ550Rは、まず先頭の第1の画素については伸張処理を行うことなくそのまま出力するように選択制御信号SEL1を生成する。このため、選択器530Rは、メモリ120から読み出された画像データをそのまま選択出力する。そして、画素カウンタ550Rは、第1の画素に続く第2〜第4の画素について復号化処理を行うように選択制御信号SEL1を生成する。このため、選択器530Rは加算データを出力する。この結果、第1の伸張処理部130は、DPCM復号化処理された8ビットの画像データを出力できる。
When the partial mode is designated and the RGB888 format is designated by the control signal FMT, the
図16及び図17では、RGB888フォーマットを例に説明したが、画像フォーマットに応じて画素カウンタ550Rが選択制御信号SEL1のタイミングを変更することで、他の画像フォーマットについても同様に復号化できる。 In FIGS. 16 and 17, the RGB888 format has been described as an example. However, the pixel counter 550 </ b> R changes the timing of the selection control signal SEL <b> 1 according to the image format, so that other image formats can be similarly decoded.
なお、第1の伸張処理部130の構成は図16及び図17に説明したものに限定されるものではない。
Note that the configuration of the first
2.5 オーバレイ処理部
図2のオーバレイ処理部170は、RGBの色成分毎に、第1及び第2のフォーマット変換部160、162からの画像データに対して重ね合わせ処理を行う重ね合わせ処理回路を有する。
2.5 Overlay Processing Unit The
図18に、図2のオーバレイ処理部170のR成分用の重ね合わせ処理回路の構成例のブロック図を示す。図18ではR成分用の重ね合わせ処理回路を示すが、G成分及びB成分についても同様である。
FIG. 18 is a block diagram showing a configuration example of the overlay processing circuit for the R component of the
オーバレイ処理部170のR成分用の重ね合わせ処理回路170Rは、第1及び第2の乗算器600R、610Rと、加算器620Rとを含む。
The
第1の乗算器600Rには、制御信号GM1と第1のフォーマット変換部160によってフォーマット変換された画像データとが入力される。例えば第1の乗算器600Rは、該画像データに対して、色成分毎に制御信号GM1により指定される透過比率を乗算して加算器620Rに出力する。
The
第2の乗算器610Rには、制御信号GM2と第2のフォーマット変換部160によってフォーマット変換された画像データとが入力される。例えば第2の乗算器610Rは、該画像データに対して、色成分毎に制御信号GM2により指定される透過比率を乗算して加算器620Rに出力する。
The
加算器620Rは、第1の乗算器600Rからの乗算データと第2の乗算器610Rからの乗算データとを色成分毎に加算し、重ね合わせ処理後のデータとして出力する。
The
ここで、第1の乗算器600Rからの乗算データをMD1、第2の乗算器610Rからの乗算データをMD2、制御信号GM1により指定される透過比率をg1、制御信号GM2により指定される透過比率をg2とすると、加算器620Rの出力データODは、次式で表される。
Here, the multiplication data from the
OD(R)=MD1(R)×g1+MD2(R)×g2 ・・・(1)
ここで、(R)はR成分のデータであることを示す。この重ね合わせ処理後のデータが、ドライバI/F180を介して表示ドライバ40に供給される。従って、G成分の出力データOD(G)、B成分の出力データOD(B)についても、(1)式と同様である。
OD (R) = MD1 (R) × g1 + MD2 (R) × g2 (1)
Here, (R) indicates R component data. The data after the superimposition processing is supplied to the
3. 電子機器
図19に、本実施形態における電子機器としての携帯電話機の構成例のブロック図を示す。図19において、図1と同一部分には同一符号を付し、適宜説明を省略する。
3. Electronic Device FIG. 19 shows a block diagram of a configuration example of a mobile phone as an electronic device in the present embodiment. 19, the same parts as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
携帯電話機900は、カメラモジュール910を含む。カメラモジュール910は、CCDカメラを含み、CCDカメラで撮像した画像のデータを、例えばYUVフォーマットで画像処理コントローラ50(画像処理装置)に供給する。
The
携帯電話機900は、液晶表示パネル20を含む。液晶表示パネル20は、表示ドライバ40(駆動部)によって駆動される。液晶表示パネル20は、複数のゲート線、複数のソース線、複数の画素を含む。
The
表示ドライバ40は、ゲートドライバ42、ソースドライバ44及び電源回路46を含む。ゲートドライバ42は、液晶表示パネル20の複数のゲート線を走査する。ソースドライバ44は、液晶表示パネル20の複数のソース線を、画像データに基づいて駆動する。電源回路46は、ゲートドライバ42、ソースドライバ44及び液晶表示パネル20の電圧を生成する。電源回路46は、ソースドライバ44及びゲートドライバ42に接続され、各ドライバに対して、駆動用の電源電圧を供給する。また電源回路46は、液晶表示パネル20の対向電極に、対向電極電圧Vcomを供給する。
The
画像処理コントローラ50は、表示ドライバ40に接続され、ソースドライバ44に対してRGBフォーマットの画像データを供給する。
The
ベースバンドエンジン10は、画像処理コントローラ50に接続される。ベースバンドエンジン10は、画像処理コントローラ50を制御する。またベースバンドエンジン10は、アンテナ960を介して受信された画像データを、変復調部950で復調した後、画像処理コントローラ50に供給できる。画像処理コントローラ50は、この画像データに基づき、ソースドライバ44及びゲートドライバ42により液晶表示パネル20に表示させる。
The
ベースバンドエンジン10は、カメラモジュール910で生成された画像データを変復調部950で変調した後、アンテナ960を介して他の通信装置への送信を指示できる。
The
ベースバンドエンジン10は、操作入力部970からの操作情報に基づいて画像データの送受信処理、カメラモジュール910の撮像、液晶表示パネル20の表示処理を行う。
The
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の液晶表示パネルの駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスプレイ装置の駆動に適用可能である。 The present invention is not limited to the above-described embodiment, and various modifications can be made within the scope of the gist of the present invention. For example, the present invention is not limited to being applied to driving the above-described liquid crystal display panel, but can be applied to driving electroluminescence and plasma display devices.
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の1の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。 In the invention according to the dependent claims of the present invention, a part of the constituent features of the dependent claims can be omitted. Moreover, the principal part of the invention according to one independent claim of the present invention may be made dependent on another independent claim.
10 ベースバンドエンジン、 20 液晶表示パネル、 30、32 ガラス基板、
40 表示ドライバ、 42 ゲートドライバ、 44 ソースドライバ、
46 電源回路、 50 画像処理コントローラ、 100 圧縮処理部、
120 メモリ、 130 第1の伸張処理部、 132 第2の伸張処理部、
140 ホストI/F、 150 回転処理部、 160 第1のフォーマット変換部、162 第2のフォーマット変換部、 170 オーバレイ処理部、
170R 重ね合わせ処理回路、 180 ドライバI/F、
190 制御レジスタ部、 200 動作モード設定レジスタ、
202 画像サイズ設定レジスタ、 210 画像フォーマット設定レジスタ、
220 オーバレイ処理設定レジスタ、 222 第1の透過比率設定レジスタ、
224 第2の透過比率設定レジスタ、 230 回転角度設定レジスタ、
300 ライトFIFO、 310 ライトアドレス生成回路、
320 リードアドレス生成回路、 330 リードFIFO、
340 ラインバッファ制御回路、 350 ラインバッファ部、
360 回転処理制御回路、 400B、400G、400R DPCM符号化回路、
410R 減算器、 420R 量子化テーブル、
430R、510R 逆量子化テーブル、 440R、520R、620R 加算器、
450R、452R、530R 選択器、 460R、540R フリップフロップ、
470R、550R 画素カウンタ、
500B、500G、500R DPCM復号化回路、 600R 第1の乗算器、
610R 第2の乗算器、 900 携帯電話機、 910 カメラモジュール、
950 変復調部、 960 アンテナ、 970 操作入力部
10 baseband engine, 20 liquid crystal display panel, 30, 32 glass substrate,
40 display drivers, 42 gate drivers, 44 source drivers,
46 power circuit, 50 image processing controller, 100 compression processing unit,
120 memory, 130 first decompression processing unit, 132 second decompression processing unit,
140 host I / F, 150 rotation processing unit, 160 first format conversion unit, 162 second format conversion unit, 170 overlay processing unit,
170R superposition processing circuit, 180 driver I / F,
190 control register section, 200 operation mode setting register,
202 Image size setting register, 210 Image format setting register,
220 overlay processing setting register, 222 first transmission ratio setting register,
224 second transmission ratio setting register, 230 rotation angle setting register,
300 write FIFO, 310 write address generation circuit,
320 read address generation circuit, 330 read FIFO,
340 line buffer control circuit, 350 line buffer unit,
360 rotation processing control circuit, 400B, 400G, 400R DPCM encoding circuit,
410R subtractor, 420R quantization table,
430R, 510R inverse quantization table, 440R, 520R, 620R adder,
450R, 452R, 530R selector, 460R, 540R flip-flop,
470R, 550R pixel counter,
500B, 500G, 500R DPCM decoding circuit, 600R first multiplier,
610R second multiplier, 900 mobile phone, 910 camera module,
950 modem unit, 960 antenna, 970 operation input unit
Claims (15)
入力画像の1走査ライン分の画像データを分割した複数ブロックの1ブロック毎に、前記画像データを符号化して符号化データを生成する符号化部と、
前記符号化部からの前記符号化データが格納されるメモリと、
前記メモリからの前記符号化データを、前記1ブロック毎に復号化して複合化データを生成する復号化部とを含み、
前記復号化部からの前記復号化データを、前記駆動部に供給することを特徴とする画像処理装置。 An image processing apparatus for supplying image data to a drive unit of a display panel,
An encoding unit that encodes the image data to generate encoded data for each block of a plurality of blocks obtained by dividing image data for one scanning line of an input image;
A memory for storing the encoded data from the encoding unit;
A decoding unit that decodes the encoded data from the memory for each block to generate composite data;
An image processing apparatus, wherein the decoded data from the decoding unit is supplied to the driving unit.
前記メモリの書き込み領域を特定するライトアドレスを生成するライトアドレス生成回路を含み、
前記ライトアドレスにより特定された書き込み領域のデータが、1ブロック分の前記符号化データにより更新されることを特徴とする画像処理装置。 In claim 1,
A write address generation circuit for generating a write address for specifying a write area of the memory;
An image processing apparatus, wherein data in a writing area specified by the write address is updated with the encoded data for one block.
前記メモリの読み出し領域を特定するリードアドレスを生成するリードアドレス生成回路を含み、
前記リードアドレスにより特定された読み出し領域から、1ブロック分の前記符号化データを読み出すことを特徴とする画像処理装置。 In claim 1 or 2,
A read address generation circuit for generating a read address for specifying a read area of the memory;
An image processing apparatus, wherein the encoded data for one block is read from a read area specified by the read address.
前記入力画像の天地方向の向きを基準に所与の角度だけ回転させた画像を生成する回転処理を行う回転処理部を含み、
前記回転処理部が、
各ラインバッファが、前記入力画像の1走査ライン分の画像データが格納される1又は複数のラインバッファを有し、
前記回転処理部により行われた回転処理後の画像の画像データが、前記符号化部に供給されることを特徴とする画像処理装置。 In any one of Claims 1 thru | or 3,
A rotation processing unit that performs a rotation process for generating an image rotated by a given angle with respect to the direction of the input image in the vertical direction;
The rotation processing unit is
Each line buffer has one or a plurality of line buffers for storing image data for one scanning line of the input image,
An image processing apparatus, wherein image data of an image after rotation processing performed by the rotation processing unit is supplied to the encoding unit.
前記各ラインバッファの容量をLBビット、前記入力画像の1走査ラインの画素数をH画素、1画素当たりのビット数をPとした場合に、前記1ブロックのデータ長が、f(LB/H/P)(関数fは、小数点以下を切り捨てる関数であることを示す)以下であることを特徴とする画像処理装置。 In claim 4,
When the capacity of each line buffer is LB bits, the number of pixels of one scanning line of the input image is H pixels, and the number of bits per pixel is P, the data length of the one block is f (LB / H / P) (The function f indicates that the function is a function for truncating decimal places) or less.
前記符号化部が規定圧縮率W以上の圧縮率で入力画像の画像データを符号化し、前記メモリのアクセス単位であるビット幅をB、前記入力画像の1画素当たりのビット数をPとした場合に、前記1ブロックのデータ長が、f(B/W/P)(関数fは、小数点以下を切り捨てる関数であることを示す)以下であることを特徴とする画像処理装置。 In any one of Claims 1 thru | or 3,
When the encoding unit encodes image data of an input image at a compression rate equal to or higher than a specified compression rate W, the bit width that is an access unit of the memory is B, and the number of bits per pixel of the input image is P In addition, the data length of the one block is equal to or less than f (B / W / P) (the function f is a function for truncating the decimal part).
前記入力画像の画像データのフォーマットに応じて、前記1ブロックのデータ長を異ならせることを特徴とする画像処理装置。 In any one of Claims 1 thru | or 6.
An image processing apparatus, wherein the data length of the one block is made different according to a format of image data of the input image.
入力画像の1走査ライン分の画像データを分割した複数ブロックの1ブロック毎に、前記画像データを符号化して符号化データを生成するステップと、
前記符号化データをメモリに格納するステップと、
前記メモリからの前記符号化データを、前記1ブロック毎に復号化して復号化データを生成するステップと、
前記復号化データを、前記駆動部に供給するステップとを含むことを特徴とする画像処理方法。 An image processing method for supplying image data to a drive unit of a display panel,
Encoding the image data for each block of a plurality of blocks obtained by dividing the image data for one scanning line of the input image, and generating encoded data;
Storing the encoded data in a memory;
Decoding the encoded data from the memory for each block to generate decoded data;
Supplying the decoded data to the driving unit.
前記メモリの書き込み領域を特定するライトアドレスを生成するステップと、
前記ライトアドレスにより特定された書き込み領域のデータを、1ブロック分の前記符号化データにより更新するステップとを含むことを特徴とする画像処理方法。 In claim 8,
Generating a write address identifying a write area of the memory;
And updating the data in the write area specified by the write address with the encoded data for one block.
前記メモリの読み出し領域を特定するリードアドレスを生成するステップと、
前記リードアドレスにより特定された読み出し領域から、1ブロック分の前記符号化データを読み出すステップとを含むことを特徴とする画像処理方法。 In claim 8 or 9,
Generating a read address that identifies a read area of the memory;
And a step of reading out the encoded data for one block from the read area specified by the read address.
各ラインバッファが前記入力画像の1走査ライン分の画像データが格納される1又は複数のラインバッファを用いて、前記入力画像の天地方向の向きを基準に所与の角度だけ回転させた画像を生成する回転処理を行うステップを含み、
前記回転処理部により行われた回転処理後の画像の画像データに対して符号化を行うことを特徴とする画像処理方法。 In any one of Claims 8 thru | or 10.
An image obtained by rotating the input image by a given angle on the basis of the vertical direction of the input image using one or a plurality of line buffers in which each line buffer stores image data for one scanning line of the input image. Including performing a rotation process to generate,
An image processing method, comprising: encoding image data of an image after rotation processing performed by the rotation processing unit.
前記各ラインバッファの容量をLBビット、前記入力画像の1走査ラインの画素数をH画素、1画素当たりのビット数をPとした場合に、前記1ブロックのデータ長が、f(LB/H/P)(関数fは、小数点以下を切り捨てる関数であることを示す)以下であることを特徴とする画像処理方法。 In claim 11,
When the capacity of each line buffer is LB bits, the number of pixels of one scanning line of the input image is H pixels, and the number of bits per pixel is P, the data length of the one block is f (LB / H / P) (The function f indicates that the function is a function for truncating after the decimal point) or less.
前記符号化部が規定圧縮率W以上の圧縮率で入力画像の画像データを符号化し、前記メモリのアクセス単位であるビット幅をB、前記入力画像の1画素当たりのビット数をPとした場合に、前記1ブロックのデータ長が、f(B/W/P)(関数fは、小数点以下を切り捨てる関数であることを示す)以下であることを特徴とする画像処理方法。 In any one of Claims 8 thru | or 10.
When the encoding unit encodes image data of an input image at a compression rate equal to or higher than a specified compression rate W, the bit width that is an access unit of the memory is B, and the number of bits per pixel of the input image is P In addition, the data length of the one block is equal to or less than f (B / W / P) (the function f is a function for truncating the decimal part).
前記入力画像の画像データのフォーマットに応じて、前記1ブロックのデータ長を異ならせることを特徴とする画像処理方法。 In any one of Claims 8 thru | or 13.
An image processing method, wherein the data length of the one block is made different in accordance with a format of image data of the input image.
前記画像処理装置によって画像データが供給される駆動部と、
前記駆動部によって駆動される表示パネルとを含むことを特徴とする電子機器。 An image processing apparatus according to any one of claims 1 to 7,
A drive unit to which image data is supplied by the image processing device;
An electronic device comprising: a display panel driven by the driving unit.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007327198A JP5157419B2 (en) | 2007-03-12 | 2007-12-19 | Image processing apparatus, image processing method, and electronic apparatus |
US12/075,428 US8233003B2 (en) | 2007-03-12 | 2008-03-11 | Image processing device, image processing method, and electronic instrument |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007061674 | 2007-03-12 | ||
JP2007061674 | 2007-03-12 | ||
JP2007327198A JP5157419B2 (en) | 2007-03-12 | 2007-12-19 | Image processing apparatus, image processing method, and electronic apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008257685A true JP2008257685A (en) | 2008-10-23 |
JP5157419B2 JP5157419B2 (en) | 2013-03-06 |
Family
ID=39981154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007327198A Active JP5157419B2 (en) | 2007-03-12 | 2007-12-19 | Image processing apparatus, image processing method, and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5157419B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011022391A (en) * | 2009-07-16 | 2011-02-03 | Nec Lcd Technologies Ltd | Image display device and driving method for the same |
JP2011077970A (en) * | 2009-10-01 | 2011-04-14 | Seiko Epson Corp | Image processor, image display system, electronic device and image processing method |
JP2016171422A (en) * | 2015-03-12 | 2016-09-23 | 株式会社東芝 | Image processing device and image processing method |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62190969A (en) * | 1986-02-18 | 1987-08-21 | Ricoh Co Ltd | Information processor |
JPH07320052A (en) * | 1994-05-25 | 1995-12-08 | Fuji Xerox Co Ltd | Image processor |
JPH08241404A (en) * | 1995-03-07 | 1996-09-17 | Ricoh Co Ltd | Image processor |
JPH09252399A (en) * | 1996-03-15 | 1997-09-22 | Ricoh Co Ltd | Rotation compressor for image |
JPH1013660A (en) * | 1996-06-25 | 1998-01-16 | Canon Inc | Device and method for processing image |
JP2004328571A (en) * | 2003-04-28 | 2004-11-18 | Kyocera Mita Corp | Image processing apparatus |
WO2005059836A1 (en) * | 2003-12-19 | 2005-06-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Image processing |
US20050270308A1 (en) * | 2004-06-08 | 2005-12-08 | Atsushi Obinata | Display controller, electronic device, and method of supplying image data |
JP2006174334A (en) * | 2004-12-20 | 2006-06-29 | Seiko Epson Corp | Display controller, electronic apparatus and image data supply method |
US20060171596A1 (en) * | 2005-01-28 | 2006-08-03 | Sung Chih-Ta S | Method and apparatus for displaying images with compression mechanism |
JP2006246378A (en) * | 2005-03-07 | 2006-09-14 | Ricoh Co Ltd | Device and method for processing image, and computer-readable recording medium having recorded program for executing image processing method by computer |
WO2007021615A2 (en) * | 2005-08-12 | 2007-02-22 | Microsoft Corporation | Simd lapped transform-based digital media encoding/decoding |
-
2007
- 2007-12-19 JP JP2007327198A patent/JP5157419B2/en active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62190969A (en) * | 1986-02-18 | 1987-08-21 | Ricoh Co Ltd | Information processor |
JPH07320052A (en) * | 1994-05-25 | 1995-12-08 | Fuji Xerox Co Ltd | Image processor |
JPH08241404A (en) * | 1995-03-07 | 1996-09-17 | Ricoh Co Ltd | Image processor |
JPH09252399A (en) * | 1996-03-15 | 1997-09-22 | Ricoh Co Ltd | Rotation compressor for image |
JPH1013660A (en) * | 1996-06-25 | 1998-01-16 | Canon Inc | Device and method for processing image |
JP2004328571A (en) * | 2003-04-28 | 2004-11-18 | Kyocera Mita Corp | Image processing apparatus |
WO2005059836A1 (en) * | 2003-12-19 | 2005-06-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Image processing |
JP2007515124A (en) * | 2003-12-19 | 2007-06-07 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | Image processing |
US20050270308A1 (en) * | 2004-06-08 | 2005-12-08 | Atsushi Obinata | Display controller, electronic device, and method of supplying image data |
JP2006174334A (en) * | 2004-12-20 | 2006-06-29 | Seiko Epson Corp | Display controller, electronic apparatus and image data supply method |
US20060171596A1 (en) * | 2005-01-28 | 2006-08-03 | Sung Chih-Ta S | Method and apparatus for displaying images with compression mechanism |
JP2006246378A (en) * | 2005-03-07 | 2006-09-14 | Ricoh Co Ltd | Device and method for processing image, and computer-readable recording medium having recorded program for executing image processing method by computer |
WO2007021615A2 (en) * | 2005-08-12 | 2007-02-22 | Microsoft Corporation | Simd lapped transform-based digital media encoding/decoding |
JP2009505497A (en) * | 2005-08-12 | 2009-02-05 | マイクロソフト コーポレーション | SIMD type overlap transform based digital media encoding / decoding |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011022391A (en) * | 2009-07-16 | 2011-02-03 | Nec Lcd Technologies Ltd | Image display device and driving method for the same |
US8736545B2 (en) | 2009-07-16 | 2014-05-27 | Nlt Technologies, Ltd. | Image display device and driving method for the same |
JP2011077970A (en) * | 2009-10-01 | 2011-04-14 | Seiko Epson Corp | Image processor, image display system, electronic device and image processing method |
JP2016171422A (en) * | 2015-03-12 | 2016-09-23 | 株式会社東芝 | Image processing device and image processing method |
Also Published As
Publication number | Publication date |
---|---|
JP5157419B2 (en) | 2013-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3620521B2 (en) | Image processing apparatus, image transmission apparatus, image receiving apparatus, and image processing method | |
JP3674495B2 (en) | Display driver, display unit including the same, and electronic device | |
JP4200942B2 (en) | Display controller, electronic device, and image data supply method | |
US20020190943A1 (en) | Image display apparatus | |
US8233003B2 (en) | Image processing device, image processing method, and electronic instrument | |
JP2006251861A (en) | Image processing apparatus, image processing method, display controller, and electronic apparatus | |
JP2002323881A (en) | Display driver, display unit and electronic equipment | |
JP2009109835A (en) | Liquid crystal display, lcd driver, and operation method for lcd driver | |
JP2007178851A (en) | Image controls ic | |
WO2015020773A1 (en) | Video data compression format | |
JP2007178850A (en) | Image output driver ic | |
JP5157419B2 (en) | Image processing apparatus, image processing method, and electronic apparatus | |
US7463237B2 (en) | Controller circuit of image display device, display device, and program and recording medium thereof | |
JP4735572B2 (en) | Image data encoding apparatus, image data decoding apparatus, image processing apparatus, and electronic apparatus | |
US20080226164A1 (en) | Image data decoding device, image data encoding device, image processing device, and electronic instrument | |
JP2007184977A (en) | Picture output system | |
KR100839504B1 (en) | Method of decoding an image, image decoder performing the same, and mobile device having the same | |
US20050285813A1 (en) | Display controller, electronic equipment, and image data supplying method | |
JP2006174334A (en) | Display controller, electronic apparatus and image data supply method | |
JP2011077970A (en) | Image processor, image display system, electronic device and image processing method | |
JP2007181052A (en) | Image output system | |
JP2005055825A (en) | Image display device, image display method and image display program | |
JP2008259173A (en) | Image data decoding device, image processing device and electronic instrument | |
JP4470762B2 (en) | Image processing apparatus, display controller, and electronic device | |
JP2003241733A (en) | Display control circuit, semiconductor device, and portable device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5157419 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |