JP2008252267A - 高周波電力増幅器 - Google Patents

Abstract

【課題】出力整合回路のインピーダンス可変素子を、構成が簡単で実装が容易な出力電力検出器により制御した高周波電力増幅器を提供する。
【解決手段】負荷インピーダンスを構成する整合回路３０中の可変容量ダイオードを制御する情報源として、ＦＥＴ１６の消費電流Ｉｐを電圧降下によりモニタ電圧Ｖｐとして抵抗器２０により検出し、検出したモニタ電圧Ｖｐに応じた制御電圧Ｖｃにより整合回路３０に設けられた可変容量ダイオードのインピーダンスであるキャパシタンスを電力効率が大きくなるように変化させているので、出力高周波電力に応じて電力効率が増加するように負荷インピーダンスを変化させることができる。抵抗器２０は構成が簡単で又電源側に挿入しているので実装が容易である。
【選択図】図１

Description

この発明は、無線機器等の送信出力段に用いられる高効率の高周波電力増幅器に関する。

高周波電力増幅器の最大出力電力及び効率（効率＝出力高周波電力／高周波電力増幅器の消費電力）は、出力整合回路のインピーダンスによって変化する。最大出力電力と最大効率を同時に得ることは不可能で、これらはトレードオフの関係にある。

携帯電話や無線ＬＡＮに代表されるポータブル無線通信機器等は、電波利用効率及び消費電力の観点から、基地局との距離に応じて、常に送信電力を制御している。また、振幅変動成分を有するデジタル変調波（ＱＰＳＫ、ＱＡＭ、ＯＦＤＭ等のデジタル変調波）を増幅する場合は、極短時間においても送信電力が変動している。

通常、送信用の高周波電力増幅器は、送信電力が最大時に高い効率と必要な低歪特性が得られるように設計されているので、送信電力を低下させると効率は低下する。

一般的に、高周波電力増幅器の出力トランジスタから負荷側を見た負荷インピーダンスが低いと高出力が得られ、その一方、負荷インピーダンスが高いと最大出力は低下するが高効率が得られる関係を有する。

この関係を利用して、低出力時の効率を改善する方法として、負荷インピーダンスを可変する方法が提案されている（特許文献１、２、３）。

特許文献１には、出力設定端子に供給される送信電力の情報に基づいて出力整合回路の負荷インピーダンスを変化させる高周波電力増幅器が記載されている。

特許文献２には、入力電力に応じて増幅用トランジスタの負荷インピーダンスを変化させる電力増幅器が記載されている。

特許文献３には、トランジスタの増幅出力電力を検波し、検波出力によりアノードが接地された可変容量ダイオードの印加電圧を変化させることで出力整合回路の負荷インピーダンスを変化させる電力増幅器が記載されている。

特開平１１−２２０３３８号公報（図２） 特開２０００−１７４５５９号公報（図１） 特開２００５−７９９６７号公報（図４）

しかしながら、特許文献１に係る技術では、負荷インピーダンスを制御する情報源として、外部からの出力設定信号を必要とするという課題がある。

また、特許文献２に係る技術では、入力電力は出力電力に比較して極めて小さいので正確にレベルを検出することができない上、入力電力は出力電力と正確に比例するものではないので負荷インピーダンスの整合の最適化ができないという課題がある。

さらに、特許文献３に係る技術では、検波出力を得るために高周波検波回路が必要であり、高周波検波回路は信号線路への実装設計が困難で且つコストもかかるという課題がある。また、特許文献３に係る技術では、アノードが接地された可変容量ダイオードの逆方向電圧を変化させてインピーダンスを変化させるようにしているので、出力電力が大きい場合に可変容量ダイオードが順バイアスになり振幅変動成分が大きい信号では歪が大きくなるという課題がある。

この発明はこのような課題を考慮してなされたものであり、出力電力に応じて電力効率が増加するように負荷インピーダンスを変化させることを簡単且つ実装が容易な構成で可能とする高周波電力増幅器を提供することを目的とする。

この発明にかかる高周波電力増幅器は、入力される高周波信号を増幅し増幅信号として出力するトランジスタと、前記トランジスタの出力側に設けられ前記トランジスタの出力インピーダンスと負荷とを整合させる整合回路とを備える高周波電力増幅器において、電源から前記トランジスタに供給される消費電流を検出する消費電流検出回路と、前記整合回路に設けられるインピーダンス可変素子とを備え、前記消費電流検出回路により検出された前記消費電流に応じて、前記インピーダンス可変素子のインピーダンスを変化させることを特徴とする。

この発明によれば、負荷インピーダンスを制御する情報源として、トランジスタの消費電流を検出するようにしている。高周波用のトランジスタとしては、電界効果トランジスタ又はバイポーラトランジスタが選択される。ＡＢ級、Ｂ級又はＣ級にバイアスされた増幅器において、トランジスタのコレクタ（又はドレイン）に流れる電流、すなわち消費電流は、出力高周波電力に応じて変化する。したがって、消費電流検出回路で前記消費電流を検出し、検出した消費電流に応じて整合回路に設けられるインピーダンス可変素子のインピーダンスを電力効率が大きくなるように変化させることで、出力高周波電力に応じて電力効率が増加するように負荷インピーダンスを変化させることができる。消費電流は、電源から流れ出す電流を検出すればよいので、簡単且つ実装が容易な構成で消費電流検出回路を構成することができる。

例えば、前記電源から前記トランジスタに、チョークインダクタを通じて前記消費電流が供給され、前記消費電流検出回路は、前記電源から前記チョークインダクタを通じて流れる前記消費電流を、前記電源と前記チョークインダクタとの間で検出するようにすることで実装が容易で且つ簡単な構成となる。

具体的には、電流電圧変換用の小抵抗器を電源とチョークインダクタとの間に挿入し、この小抵抗器の両端に現れる電圧を検出するように構成できる。

もちろん、変圧器（例えば、電流を直流から測定可能なホール素子を利用した電流プローブと同様な構成で、電源とチョークインダクタとの間の配線に流れる電流を検出する構成の変圧器、又は、１次側コイルは、電源とチョークインダクタとの間の配線、２次側にはコイルと抵抗器を並列に接続し、さらにこの抵抗器の両端の電圧を積分器で積分して直流変動値を得る構成の変圧器等）の原理を使用した電流検出器により、電源から流れ出る消費電流を検出することもできる。

この場合においても、実装が容易で且つ簡単な構成で消費電流を検出することができる。

なお、前記インピーダンス可変素子は、可変容量ダイオードを含んで構成され、前記可変容量ダイオードを前記負荷と並列に接続する構成又は前記負荷と直列に接続する構成とすることができる。

このように構成すれば、消費電流に応じた検出電圧で、出力整合回路に含まれる可変容量ダイオードを駆動して負荷インピーダンスを変化させることができる。

なお、可変容量ダイオードを負荷と直列に接続した構成では、高周波信号成分は可変容量ダイオードを通過するので、可変容量ダイオードの両端に高電圧が発生しないことから大信号を増幅することができる。

この発明によれば、出力電力に対応する消費電流に応じて電力効率が増加するように負荷インピーダンスを変化させるようにしているので、簡単且つ実装が容易な構成で負荷インピーダンスを変化させることができる。

まず、トランジスタの出力電力に応じて負荷インピーダンスを変化させることで電力効率が高効率になることについて説明する。

図４は、ゲート電圧Ｖｇの変化に対してドレイン電流Ｉｄが比例的に変化する理想トランジスタに対する負荷線２と電流電圧波形Ｉｄ、Ｖｄを示している。負荷線２は、電界効果トランジスタ（ＦＥＴ）を、電源電圧２０［Ｖ］、最大ドレイン電流２．０［Ａ］でＢ級動作させたときの負荷線である。出力インピーダンスは１０［Ω］（＝２０［Ｖ］／２．０［Ａ］）である。

このＦＥＴを正弦波で最大駆動した場合、ＦＥＴの半波動作電圧波形Ｖｄ及び半波動作電流波形Ｉｄは、Ｖｄ＝２０−２０ｓｉｎθ、Ｉｄ＝２ｓｉｎθとなり、１周期（２π）での平均消費電力Ｐｔは、Ｐｔ＝∫（Ｖｄ・Ｉｄ）ｄθ／２π＝２．７３［Ｗ］（積分の範囲は、０からπ）となる。

このときの出力電力Ｐｏは、Ｐｏ＝（２０／√２［Ｖ］×２／√２［Ａ］）／２＝１０．０［Ｗ］となる。

したがって、効率は、η＝Ｐｏ／（Ｐｔ＋Ｐｏ）＝７９［％］となる。これは、Ｂ級増幅器の最大理論効率である。

図５は、同一バイアス、同一出力インピーダンスにおいて、入力電力を低下させて出力電力を１／４の２．５［Ｗ］とした場合の負荷線４と電流電圧波形を示している。

この場合、半波動作電圧波形Ｖｄ＝２０−２０ｓｉｎθ、半波動作電流波形Ｉｄ＝１ｓｉｎθとなり、１周期での平均消費電力Ｐｔは、Ｐｔ＝∫（Ｖｄ・Ｉｄ）ｄθ／２π＝３．８７［Ｗ］（積分の範囲は、０からπ）となる。

このときの出力電力Ｐｏは、Ｐｏ＝（１０／√２［Ｖ］×１／√２［Ａ］）／２＝２．５［Ｗ］となる。

したがって、効率は、η＝Ｐｏ／（Ｐｔ＋Ｐｏ）＝３９［％］となり、約１／２に低下してしまう。

図６は、出力電力が１／４に低下した場合、出力インピーダンスを４倍の４０（＝２０［Ｖ］／０．５［Ａ］）［Ω］に変更したときの負荷線６と電流電圧波形Ｖｄ、Ｉｄを示している。

この場合、Ｖｄ＝２０−２０ｓｉｎθ、Ｉｄ＝０．５ｓｉｎθとなり、１周期での平均消費電力Ｐｔは、Ｐｔ＝∫（Ｖｄ・Ｉｄ）ｄθ／２π＝０．６８３［Ｗ］（積分の範囲は、０からπ）となる。

このときの出力電力Ｐｏは、Ｐｏ＝（２０／√２［Ｖ］×０．５／√２［Ａ］）／２＝２．５［Ｗ］となる。

したがって、効率は、η＝Ｐｏ／（Ｐｔ＋Ｐｏ）＝７９［％］となり、最大効率７９［％］を保持することができる。このように、出力電力に応じて出力インピーダンス（負荷インピーダンス）を変化させることで、高効率を保持することができる。この手法は、負荷変調方式と言われる。この発明及び以下に説明する実施形態では、この負荷変調方式を適用している。

すなわち、例えば、Ｂ級増幅器の出力電力変化（出力包絡線の振幅変化）が、上述した２．５［Ｗ］から１０［Ｗ］へ直線的に変化している信号を想定すると、負荷インピーダンスを変化させなかった場合、平均効率は５９［％］（＝（３９＋７９）／２）しか得られない。しかし、出力電力変化に応じて負荷インピーダンスを電力効率が理想的になるように変化させることにより、理想的には効率を２０［％］高めることが可能となる。なお、実際には、負荷インピーダンス可変の不正確さ、出力整合のミスマッチ、トランジスタの動特性の変化等により、効率上昇幅が制限される。

なお、以下に説明する実施形態において、当該高周波における負荷インピーダンスは、特許文献１、３と同様に容量値を変化させる方式を採用している。

図１は、この発明の一実施形態に係る高周波増幅回路１０の構成を示す回路図である。

電力増幅素子に電界効果型トランジスタ（ＦＥＴ）１６を用いた回路構成を示している。

ＡＢ級、Ｂ級又はＣ級にバイアスされたＦＥＴ１６は、ゲート端子が入力整合回路１４を介して入力端子１２に接続され、入力端子１２は、特性インピーダンスが５０［Ω］の信号源８に接続されている。ドレイン端子は、給電用のチョークインダクタ１８及び消費電流Ｉｐをモニタ電圧（消費電流モニタ電圧）Ｖｐに変換する抵抗器２０を介して、直流電源＋Ｖｃｃが供給される電源端子２２に接続されると共に出力整合回路３０を介して出力端子３２に接続され、出力端子３２は、特性インピーダンスが５０［Ω］の負荷３４に接続されている。ソース端子は接地されている。

モニタ電圧（電源消費電流に対応する検出電圧）Ｖｐは、電圧変換部２８を介し制御電圧Ｖｃとして出力整合回路３０に供給される。

図２は、インピーダンス可変素子として可変容量ダイオード５４を利用した整合回路３０ａの構成を示す回路図である。

整合回路３０ａは、ＦＥＴ１６のドレイン端子と出力端子３２との間に伝送線路５０が挿入され、伝送線路５０と接地との間にコンデンサ５２とアノード端子が接地された可変容量ダイオード５４が接続され、さらに可変容量ダイオード５４のカソード端子に抵抗器５６を介して電圧変換部２８からの制御電圧Ｖｃが印加される構成にされている。

制御電圧Ｖｃの変化に応じて可変キャパシタとして動作する可変容量ダイオード５４は、正の値である制御電圧Ｖｃが高い場合には、低い場合に比較して容量値（キャパシタンス）が小さくなる特性を有する。

図１、図２に示すように構成される高周波増幅回路１０において、ＦＥＴ１６がＡＢ級、Ｂ級又はＣ級にバイアスされているとき、ＦＥＴ１６のドレインに流れる電流は、出力高周波電力に応じて変化する。このドレインに流れる電流は、電源端子２２と、ＦＥＴ１６のドレイン端子に一端が接続されたチョークインダクタ１８の他端との間に挿入された抵抗器２０の両端に電位差となって現れる。この電位差がモニタ電圧Ｖｐとして電圧変換部２８の入力端に供給される。

なお、抵抗器２０は、回路が正常に動作する範囲でできるだけ小さな値であることが好ましい。

振幅変動成分が大きいほど、換言すればピーク電力が大きいほど、ＦＥＴ１６のバックオフを大きく採る必要があり、高効率を確保することが困難になる。図１の高周波増幅回路１０は、振幅変動成分が大きい信号においても高効率化を実現することができる。負荷インピーダンス可変機構により歪の発生を低減できる。

チョークインダクタ１８は、例えばスタブによって形成され、このチョークインダクタ１８のインピーダンスは、増幅しようとする高周波（例えば、２［ＧＨｚ］）に対しては十分大きく、その振幅変動成分の包絡線の周波数成分に対しては十分小さくなるような値が通常用いられる。

ここで、包絡線の周波数成分は、例えば振幅変動成分を有する変調波（ＱＰＳＫ、ＱＡＭ、ＯＦＤＭ等）の場合には、数ｋＨｚ〜数ＭＨｚの周波数成分となる。

このようにチョークインダクタ１８を決定することで、抵抗器２０の両端に現れるモニタ電圧Ｖｐは包絡線電流である消費電流Ｉｐに応じた電圧となる。

ここで、抵抗器２０及び電圧変換部２８は、上記した包絡線の周波数成分に対して実時間（リアルタイム）で即応する高速動作を容易に実現することができる。

このため、コンデンサ５２と可変容量ダイオード５４とから構成される負荷インピーダンスを包絡線電力に応じた電圧変換部２８の出力制御電圧Ｖｃにより調整することができる。

実際上、負荷インピーダンスは、伝送線路５０と可変容量ダイオード５４を含んで構成されるので、モニタ電圧Ｖｐが小さくなった場合には、すなわち包絡線電力が小さくなった場合には、負荷インピーダンスが大きくなるように出力制御電圧Ｖｃを制御すればよい。

なお、負荷インピーダンスを可変するために、可変容量ダイオードを制御する以外の方法を用いることができる。

また、電圧変換部２８は、演算増幅器による差動増幅器を用いるアナログ回路構成の他、Ａ／Ｄ変換器とデジタル電圧変換部とＤ／Ａ変換部とからなるＤＳＰ（デジタルシグナルプロセッサ）のようなデジタル回路により構成することができる。

図２に示した出力整合回路３０ａにおいては、負荷３４と並列に接続された可変容量ダイオード５４のカソード端子に、信号電圧である大振幅の高周波電圧が印加される。この場合、可変容量ダイオード５４のアノード端子は接地されているので、可変容量ダイオード５４の両端子間には上記の大振幅の高周波電圧が印加される。このため、可変容量ダイオード５４の容量値が僅かに変化することから歪発生の要因となる。また、さらに大振幅の高周波電圧が印加される場合、可変容量ダイオード５４の容量値が大きく変動したり、最悪の場合には可変容量ダイオード５４が導通して、キャパシタとして機能しなくなる恐れがある。

図３は、大振幅の高周波の増幅に適した構成の出力整合回路３０ｂの構成を示す回路図である。

整合回路３０ａは、ＦＥＴ１６のドレイン端子と出力端子３２との間に挿入された伝送線路５０に直列に、すなわち負荷３４に直列に可変容量ダイオード５４が挿入され、さらに可変容量ダイオード５４のアノード端子に抵抗器５６を介して制御電圧Ｖｃが印加される構成にしている。

当該高周波、上述した２［ＧＨｚ］において、可変容量ダイオード５４のカソード端子から伝送線路５０を見たインピーダンス及び可変容量ダイオード５４のアノード端子から出力端子３２側を見たインピーダンスに比較して、可変容量ダイオード５４のインピーダンスが低い場合には、当該高周波において可変容量ダイオード５４は短絡状態にあるとみなすことができ、カソード端子とアノード端子に現れる高周波電圧振幅は略等しい値になる。すなわち、可変容量ダイオード５４の両端の高周波電圧差は略ゼロ値となり、歪発生の要因が取り除かれる。同様の理由から大振幅信号増幅に適している。

上述した実施形態によれば、負荷インピーダンスを構成する可変容量ダイオード５４を制御する情報源として、ＦＥＴ１６の消費電流Ｉｐを電圧降下によりモニタ電圧Ｖｐとして抵抗器２０により検出し、検出したモニタ電圧Ｖｐに応じた制御電圧Ｖｃにより整合回路３０に設けられた可変容量ダイオード５４のインピーダンスであるキャパシタンスを電力効率が大きくなるように変化させているので、出力高周波電力に応じて電力効率が増加するように負荷インピーダンスを変化させることができる。

この場合、消費電流Ｉｐは、電源＋Ｖｃｃから流れ出す電流を検出しているので、抵抗器２０一本という簡単な構成で消費電流検出回路を構成することができる。いわゆる低周波側の電源＋Ｖｃｃ側に抵抗器２０を実装すればよいので、ＦＥＴ１６の負荷としてはきわめて軽い負荷となり実装構成・配置が容易である。

もちろん、抵抗器２０に代替して、変圧器を利用する構成、例えば、電流を直流から測定可能なホール素子を利用した電流プローブと同様な構成で、電源端子２２とチョークインダクタ１８との間の配線に流れる消費電流Ｉｐを検出する構成の変圧器、又は、１次側コイルは、電源端子２２とチョークインダクタ１８との間の配線、２次側にはコイルと抵抗器を並列に接続し、さらにこの抵抗器の両端の電圧を積分器で積分し消費電流Ｉｐとして換算する構成により、電源＋Ｖｃｃから流れ出る消費電流Ｉｐを検出することもできる。この場合においても、実装が容易な簡単な構成で消費電流Ｉｐを検出することができる。

このように上述した実施形態によれば、出力電力に対応する消費電流Ｉｐに応じて電力効率が増加するように負荷インピーダンスを変化させているので、簡単且つ実装が容易な構成で負荷インピーダンスを変化させることができる。また、特に、図３の整合回路３０ｂの構成を採用することにより振幅変動成分が大きい信号においても負荷インピーダンス可変機構による歪の発生を低減し且つ高効率化が実現できる。

なお、この発明は、上述の実施形態に限らず、この明細書の記載内容に基づき、種々の構成を採り得ることはもちろんである。

この発明の一実施形態に係る高周波増幅回路の構成を示す回路図である。 インピーダンス可変素子として可変容量ダイオードを利用した整合回路の構成を示す回路図である。 大振幅の高周波の増幅に適した構成の出力整合回路の構成を示す回路図である。 ゲート電圧に対してドレイン電流が比例的に変化する理想トランジスタに対する負荷線と電流電圧波形の説明図である。 図４例と、同一バイアス、同一出力インピーダンスにおいて、入力電力を低下させて出力電力を１／４にした場合の負荷線と電流電圧波形の説明図である。 出力電力が１／４に低下した場合に出力インピーダンスを４倍にしたときの負荷線と電流電圧波形の説明図である。

符号の説明

１０…高周波増幅回路 １６…電界効果型トランジスタ（ＦＥＴ）
１８…チョークインダクタ ２０…抵抗器（消費電流検出回路）
２８…電圧変換部
３０（３０ａ、３０ｂ）…整合回路（出力整合回路）
５０…伝送線路 ５４…可変容量ダイオード

Claims (4)

1. 入力される高周波信号を増幅し増幅信号として出力するトランジスタと、前記トランジスタの出力側に設けられ前記トランジスタの出力インピーダンスと負荷とを整合させる整合回路とを備える高周波電力増幅器において、
   電源から前記トランジスタに供給される消費電流を検出する消費電流検出回路と、
   前記整合回路に設けられるインピーダンス可変素子とを備え、
   前記消費電流検出回路により検出された前記消費電流に応じて、前記インピーダンス可変素子のインピーダンスを変化させる
   ことを特徴とする高周波電力増幅器。
2. 請求項１記載の高周波電力増幅器において、
   前記電源から前記トランジスタに、チョークインダクタを通じて前記消費電流を供給し、
   前記消費電流検出回路は、前記電源から前記チョークインダクタを通じて流れる前記消費電流を、前記電源と前記チョークインダクタとの間で検出する
   ことを特徴とする高周波電力増幅器。
3. 請求項１又は２記載の高周波電力増幅器において、
   前記インピーダンス可変素子が可変容量ダイオードを含んで構成され、前記可変容量ダイオードが前記負荷と並列に接続されている
   ことを特徴とする高周波電力増幅器。
4. 請求項１又は２記載の高周波電力増幅器において、
   前記インピーダンス可変素子が可変容量ダイオードを含んで構成され、前記可変容量ダイオードが前記負荷と直列に接続されている
   ことを特徴とする高周波電力増幅器。

Images