JP2008250583A - レイアウト設計装置及びレイアウト方法 - Google Patents
レイアウト設計装置及びレイアウト方法 Download PDFInfo
- Publication number
- JP2008250583A JP2008250583A JP2007090032A JP2007090032A JP2008250583A JP 2008250583 A JP2008250583 A JP 2008250583A JP 2007090032 A JP2007090032 A JP 2007090032A JP 2007090032 A JP2007090032 A JP 2007090032A JP 2008250583 A JP2008250583 A JP 2008250583A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- operation rate
- rate
- net
- layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
- G06F30/3947—Routing global
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】 配線手段204は、配置手段203の配置結果から概略の配線位置を決定し、概略の配線位置を基に詳細な配線位置を決定する。詳細な配線位置を決定する際、配線手段204は、動作率ファイル207を基に、特定の動作モードで高い動作率を持つネットの隣にその特定の動作モードで低い動作率を持つネットを配するようにする。
【選択図】 図1
Description
8〜11 ゲート
6,7,12,13 バッファ
100〜110 ネット
201 ネットリストファイル
202 入力パターンファイル
203 配置手段
204 配線手段
205 配線チェック手段
206 動作率算出手段
207 動作率ファイル
Claims (6)
- 集積回路のレイアウト設計装置であって、
各回路素子の信号線の動作率を基に、高い動作率を持つ信号線と低い動作率を持つ信号線とを隣接して配線を行う配線手段を含むことを特徴とするレイアウト設計装置。 - 前記低い動作率を持つ信号線が前記高い動作率を持つ信号線のシールド用配線として用いられることを特徴とする請求項1記載のレイアウト設計装置。
- 前記動作率は、前記集積回路の動作クロック周期内の一定の期間における動作率であることを特徴とする請求項1または2記載のレイアウト設計装置。
- 集積回路のレイアウト方法であって、
各回路素子の信号線の動作率を基に、高い動作率を持つ信号線と低い動作率を持つ信号線とを隣接して配線を行う配線ステップを含むことを特徴とするレイアウト方法。 - 前記低い動作率を持つ信号線が前記高い動作率を持つ信号線のシールド用配線として用いられることを特徴とする請求項4記載のレイアウト方法。
- 前記動作率は、前記集積回路の動作クロック周期内の一定の期間における動作率であることを特徴とする請求項4または5記載のレイアウト方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007090032A JP2008250583A (ja) | 2007-03-30 | 2007-03-30 | レイアウト設計装置及びレイアウト方法 |
US12/059,307 US7865860B2 (en) | 2007-03-30 | 2008-03-31 | Layout design device and layout method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007090032A JP2008250583A (ja) | 2007-03-30 | 2007-03-30 | レイアウト設計装置及びレイアウト方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008250583A true JP2008250583A (ja) | 2008-10-16 |
Family
ID=39796513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007090032A Pending JP2008250583A (ja) | 2007-03-30 | 2007-03-30 | レイアウト設計装置及びレイアウト方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7865860B2 (ja) |
JP (1) | JP2008250583A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8707244B1 (en) | 2010-08-20 | 2014-04-22 | Altera Corporation | Methods and systems for performing signal activity extraction |
US8607180B2 (en) * | 2012-05-09 | 2013-12-10 | Lsi Corporation | Multi-pass routing to reduce crosstalk |
JP2017118378A (ja) * | 2015-12-25 | 2017-06-29 | セイコーエプソン株式会社 | 画像読取装置及び半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1091675A (ja) * | 1996-09-13 | 1998-04-10 | Dainippon Printing Co Ltd | 半導体集積回路の自動レイアウト装置 |
JPH11261041A (ja) * | 1998-03-09 | 1999-09-24 | Iwate Toshiba Electr0Nics Kk | 半導体集積回路装置およびその自動配線設計方法 |
JP2001148426A (ja) * | 1999-11-24 | 2001-05-29 | Nec Corp | 半導体回路、その遅延調整方法及びそのレイアウト方法 |
JP2002237522A (ja) * | 2000-12-08 | 2002-08-23 | Fujitsu Ltd | シールド配線を行うためのプログラムを記録した記録媒体、プログラム、及びlsi |
JP2003044537A (ja) * | 2001-07-30 | 2003-02-14 | Nec Microsystems Ltd | レイアウト方法 |
JP2006140363A (ja) * | 2004-11-15 | 2006-06-01 | Matsushita Electric Ind Co Ltd | 半導体集積回路および半導体集積回路の設計方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09269958A (ja) | 1996-04-02 | 1997-10-14 | Sharp Corp | 自動レイアウト装置 |
US6507941B1 (en) * | 1999-04-28 | 2003-01-14 | Magma Design Automation, Inc. | Subgrid detailed routing |
US6950998B1 (en) * | 2003-04-22 | 2005-09-27 | Xilinx, Inc. | Place-and-route with power analysis |
US7360193B1 (en) * | 2004-09-21 | 2008-04-15 | Golden Gate Technology, Inc. | Method for circuit block placement and circuit block arrangement based on switching activity |
JP4696988B2 (ja) * | 2006-03-20 | 2011-06-08 | 日本電気株式会社 | レイアウト設計装置、方法、及び、プログラム |
US7464359B2 (en) * | 2006-03-27 | 2008-12-09 | International Business Machines Corporation | Method for re-routing an interconnection array to improve switching behavior in a single net and an associated interconnection array structure |
US7555741B1 (en) * | 2006-09-13 | 2009-06-30 | Altera Corporation | Computer-aided-design tools for reducing power consumption in programmable logic devices |
US7836418B2 (en) * | 2008-03-24 | 2010-11-16 | International Business Machines Corporation | Method and system for achieving power optimization in a hierarchical netlist |
-
2007
- 2007-03-30 JP JP2007090032A patent/JP2008250583A/ja active Pending
-
2008
- 2008-03-31 US US12/059,307 patent/US7865860B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1091675A (ja) * | 1996-09-13 | 1998-04-10 | Dainippon Printing Co Ltd | 半導体集積回路の自動レイアウト装置 |
JPH11261041A (ja) * | 1998-03-09 | 1999-09-24 | Iwate Toshiba Electr0Nics Kk | 半導体集積回路装置およびその自動配線設計方法 |
JP2001148426A (ja) * | 1999-11-24 | 2001-05-29 | Nec Corp | 半導体回路、その遅延調整方法及びそのレイアウト方法 |
JP2002237522A (ja) * | 2000-12-08 | 2002-08-23 | Fujitsu Ltd | シールド配線を行うためのプログラムを記録した記録媒体、プログラム、及びlsi |
JP2003044537A (ja) * | 2001-07-30 | 2003-02-14 | Nec Microsystems Ltd | レイアウト方法 |
JP2006140363A (ja) * | 2004-11-15 | 2006-06-01 | Matsushita Electric Ind Co Ltd | 半導体集積回路および半導体集積回路の設計方法 |
Also Published As
Publication number | Publication date |
---|---|
US7865860B2 (en) | 2011-01-04 |
US20080244496A1 (en) | 2008-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10289483B2 (en) | Methods and apparatus for embedding an error correction code in storage circuits | |
US7552409B2 (en) | Engineering change order process optimization | |
JP4108418B2 (ja) | 半導体集積回路の設計方法 | |
US8997033B1 (en) | Techniques for generating a single configuration file for multiple partial reconfiguration regions | |
US8719752B1 (en) | Hierarchical crosstalk noise analysis model generation | |
US9009645B2 (en) | Automatic clock tree routing rule generation | |
CN109086468B (zh) | 用于设计集成电路芯片的方法、***及电脑程序产品 | |
US10318684B2 (en) | Network flow based framework for clock tree optimization | |
JP2006251933A (ja) | クロストークエラー制御装置、クロストークエラー制御方法およびクロストークエラー制御プログラム | |
US8255851B1 (en) | Method and system for timing design | |
US20130147547A1 (en) | Crosstalk compensation for high speed, reduced swing circuits | |
US9208043B1 (en) | Method and apparatus for fault injection and verification on an integrated circuit | |
JP5040758B2 (ja) | シミュレーション装置、シミュレーション方法及びプログラム | |
US11574101B2 (en) | Techniques for providing optimizations based on categories of slack in timing paths | |
US8436646B1 (en) | Reconfigurable logic block with user RAM | |
JP2008250583A (ja) | レイアウト設計装置及びレイアウト方法 | |
US11176301B2 (en) | Noise impact on function (NIOF) reduction for integrated circuit design | |
US20230384375A1 (en) | Method and circuit for performing error detection on a clock gated register signal | |
JP2009140265A (ja) | 半導体装置に対する同時動作信号ノイズ見積り方法における同時動作信号ノイズ基礎特性取得方法、及びプログラム | |
US8336013B2 (en) | Determining an order for visiting circuit blocks in a circuit design for fixing design requirement violations | |
US10885248B1 (en) | Method for modeling glitches during circuit simulation | |
US7509603B2 (en) | Semiconductor integrated circuit and design method thereof | |
WO2010101029A1 (ja) | 半導体集積回路設計装置、半導体集積回路設計方法、及び半導体集積回路設計プログラム | |
Becer et al. | Signal integrity management in an soc physical design flow | |
JP2011077426A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120814 |