JP2008244475A - Circuit cover assembly having aperture - Google Patents
Circuit cover assembly having aperture Download PDFInfo
- Publication number
- JP2008244475A JP2008244475A JP2008060144A JP2008060144A JP2008244475A JP 2008244475 A JP2008244475 A JP 2008244475A JP 2008060144 A JP2008060144 A JP 2008060144A JP 2008060144 A JP2008060144 A JP 2008060144A JP 2008244475 A JP2008244475 A JP 2008244475A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- cover
- cover assembly
- assembly
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
Description
本願は、2007年3月27日付けで出願された米国特許出願第11/692,129号に対する優先権を主張するものである。 This application claims priority to US patent application Ser. No. 11 / 692,129, filed Mar. 27, 2007.
電子回路コンポーネントは、回路コンポーネントを保護するために、あるいは無線周波数を含む通信周波数で電子回路コンポーネントによって生じる危険なすなわち破壊電磁(EM)放射線を抑制するために、ハウジングまたはカバーによって覆われてもよい。多くの場合、このカバーは電気的伝導性を有し、しかも回路アースに対して接続可能である。EMシールドは、電子回路を取り囲むチャンバーを形成するような形状とされた中実な金属ハウジングすなわち蓋であってもよい。EMシールドは、基板上に多数の電子コンポーネントを含む密集した電子器機環境での使用のために開発された。そうした回路コンポーネントは、かなりの温度および/または圧力変化が存在し得る環境において使用されるかもしれず、あるいは天候または周囲の汚染物質の影響を受けるかもしれない。 The electronic circuit component may be covered by a housing or cover to protect the circuit component or to suppress dangerous or destructive electromagnetic (EM) radiation caused by the electronic circuit component at communication frequencies including radio frequencies. . In many cases, the cover is electrically conductive and can be connected to circuit ground. The EM shield may be a solid metal housing or lid shaped to form a chamber surrounding the electronic circuit. EM shields have been developed for use in a dense electronic environment that includes a large number of electronic components on a substrate. Such circuit components may be used in environments where significant temperature and / or pressure changes may exist, or may be affected by weather or ambient contaminants.
カバーアセンブリは基板上に搭載可能である。カバーアセンブリは、基板から離間した内面を有していてもよく、しかも回路アセンブリ上で中空チャンバーを画定していてもよい。中空チャンバーは、流体、たとえばガスまたは液体で満たされてもよい。カバーアセンブリは、回路アセンブリの周囲の基板に沿って延在する縁部を有していてもよい。ある実施例では、カバーアセンブリは、誘電性カバー、この誘電性カバーを貫通して延在する開口、およびこの開口を横切って延在する膜を含んでいてもよい。誘電性カバーは、実質的に、この誘電性カバーによって画定された(範囲が定められた)中空チャンバーを取り囲んでいてもよい。開口によって、中空チャンバーと誘電性カバーの外部との間の流体連通状態が実現されてもよい。膜は、一つ以上のガス種が開口を通過することを可能とし、かつ液体がこの開口を通過するのを阻止するよう構成されていてもよい。ある実施例においては、電磁シールドが誘電性カバーに対して取り付けられ、この電磁シールドが実質的に中空チャンバーを取り囲んでもよい。開口は電磁シールドを貫通して延在していてもよい。カバーアセンブリは、誘電性カバーに対して取り付けられかつ回路アセンブリに対して電気的に接続された導電性アセンブリを含んでいてもよい。 The cover assembly can be mounted on the substrate. The cover assembly may have an inner surface spaced from the substrate and may define a hollow chamber on the circuit assembly. The hollow chamber may be filled with a fluid, such as a gas or a liquid. The cover assembly may have an edge that extends along a substrate around the circuit assembly. In certain embodiments, the cover assembly may include a dielectric cover, an opening extending through the dielectric cover, and a film extending across the opening. The dielectric cover may substantially surround the (delimited) hollow chamber defined by the dielectric cover. The opening may provide fluid communication between the hollow chamber and the exterior of the dielectric cover. The membrane may be configured to allow one or more gas species to pass through the opening and prevent liquid from passing through the opening. In certain embodiments, an electromagnetic shield may be attached to the dielectric cover, and the electromagnetic shield may substantially surround the hollow chamber. The opening may extend through the electromagnetic shield. The cover assembly may include a conductive assembly attached to the dielectric cover and electrically connected to the circuit assembly.
図1ないし図4には、カバーアセンブリ10、すなわち便宜的に単一の複合実施形態に関して図示された、さまざまな特徴部を有するカバーを含む代表的な回路構造体8を簡略化して示す。これらの特徴部はさまざまな形態を有していてもよく、しかもその他のカバーアセンブリにおいて別個に、あるいはさまざまなその他の組み合わせにおいて具現化可能である。本実施形態において使用しているように、カバーアセンブリは、一つ以上の完全な回路、一つ以上の回路の一つ以上の部分、回路の要素またはコンポーネントの一つ以上の組み合わせ、あるいは回路、回路部分および回路コンポーネントの何らかの組み合わせを、個々にあるいは共同で形成可能でありかつ共用回路部分またはコンポーネントを含んでいてもよい、一つ以上の回路アセンブリ12を収容可能である。
FIGS. 1-4 show a simplified schematic of a
この例では、それゆえ、カバーアセンブリ10は基板14に対して搭載することが可能である。カバーアセンブリ10はまた、エンクロージャとも呼ばれる。電磁放射線を遮蔽することが求められる場合、カバーアセンブリ10は、EMシールド16を形成する電磁的な導電層を含んでいてもよい。カバーアセンブリ10は、密閉中空チャンバー26を形成する、上面すなわち遠位面20と、側面22a,22b,22cおよび22dのような中間面22とを有する。中空チャンバーは、流体、たとえばガスまたは液体で満たされていてもよい。高絶縁性液体が充填された場合、密閉回路の信頼性が改善されるであろう。そうした液体の例としては、ガンマブチロラクトン、Nメチル2ピロリジン、ハイドロフルオロカーボンすなわちフッ化ハイドロカーボン、フルオロカーボン、ポリクロロビフェニル、(一般的)変圧器油、鉱物油(数多くの等級が存在する)ならびにシリコーン油などが挙げられる。図2の断面図から分かるように、カバーアセンブリは積層体であってよく、すなわち多数の層から構成されていてもよい。導電層すなわち外層16はカバーアセンブリの外面全体に沿って広がっていてもよい。シールド16は電磁的(電気的あるいは磁気的な場合を含む)な導電性素材、たとえばアルミニウム、銅あるいはその他の素材から形成されてもよく、しかも非導電性(誘電性)あるいは半導性物質を備えた導電層のような素材(そのうちの少なくとも一つは導電性を有する)の組み合わせから形成されてもよい。シールド16に直に隣接して、誘電層すなわち誘電体17が存在していてもよい。誘電体17は、一つ以上の層内にさらに配置された複合層であってもよい。
In this example, therefore, the
シールド16はまた、たとえば切欠き24のような、一つ以上の開口すなわち切欠きを備えていてもよく、これによって、遮蔽機能を損なうことなく、(たとえば信号または電力の形態の)電流がチャンバー26内に流入しあるいはそこから流出することが可能となっている。この例では切欠きは一つしか示されていないが、EMシールドは一つ以上の切欠きを備えていてもよく、しかもそうした切欠きはカバーアセンブリ10の上面または側面に配置可能であることを理解されたい。図から明らかであるように、(基板14上に搭載された状態で示す)伝導体33は、回路アセンブリ12をカバーアセンブリの外部に配置された別の回路アセンブリすなわちコンポーネントと電気的に接続するために切欠き24を通過できる。伝導体33は、電線、マイクロストリップ線路、あるいは電流を流すことができる、その他のいかなる形態であってもよい。
The
カバーアセンブリ10は、チャンバー26内に閉じ込められた、たとえばアセンブリ12のような回路アセンブリを、環境ならびに電磁的影響から保護し、かつ/または密閉された回路アセンブリを隔離することが可能である。図示していないが、カバーアセンブリ10はさらに、二つ以上の回路アセンブリを隔離することが可能であってもよい一つ以上のサブチャンバーへとチャンバー26を分離できる内壁を備えていてもよい。
回路アセンブリ12は、さまざまなコンポーネントを含んでいてもよい。例証のためには、回路アセンブリ12は、適当な相互接続によって、たとえば接続電線34によって接続された個々の回路要素30および32を含んでいてもよい。接続電線34は、回路要素上に配置されたターミナル31への結線によって回路要素30に接続されてもよい。回路要素30は集中要素あるいは分散要素、すなわち受動的かつ/または能動的な要素、たとえば伝送路、抵抗体、誘導子および半導体デバイスなどの組み合わせあるいはネットワークを含んでいてもよく、しかも誘電性基板、半導体基板または導電性基板を有する回路チップ上に搭載されていてもよい。さらに、回路アセンブリ12は、たとえばモノリシックマイクロ波集積回路(MMIC)、特定用途向け集積回路(ASIC)などを含む集積回路(IC)すなわちチップ中にダイオードまたはトランジスタのうちの一方またはその組み合わせを含んでいてもよい。例証のために、回路要素32は、回路要素30に対して信号または電力を伝達するための伝導体であってもよい。
The circuit assembly 12 may include various components. For illustration purposes, the circuit assembly 12 may include
図2から分かるように、EMシールド16は、一つ以上のポイントにおいて、基板14に対して直に取り付けられていてもよい。この例では、基板14は導電性を有し、かつシールドのためのアースを提供する。別の形態の基板、たとえば一つ以上の導電層を備えた誘電体を使用することもできる。したがってシールド16は、導電性接着剤36を用いて基板14に対して直に取り付けることができる。導電性接着剤は、導電性エポキシ樹脂、導電性パッド、はんだ、ろう付け材料、異形金属、z軸導電性エラストマー、あるいは類似の導電性あるいは抵抗性物質を含んでいてもよい。さらに、カバーアセンブリ10の取り付けに複数種類の導電性接着剤が使用されてもよい。カバーアセンブリの面22cは、切欠き24の領域において、基板14に対して直に取り付けられていなくてもよいことに留意されたい。
As can be seen from FIG. 2, the
任意選択で、EMシールド16は、当該シールド16を局所回路アースに接地するための一つ以上の電気的アースコネクター(図示せず)を含んでいてもよい。このアースコネクターは、シールドの一つ以上の部分から、基板内に、隣接するEMシールド内に、あるいはアース接続が利用可能であるならば何にでも延在する金属帯片の形態であってもよい。
Optionally, the
伝導体32および33は、絶縁層38を用いて基板14上に搭載可能である。絶縁層は、絶縁エポキシ樹脂あるいはその他の接着剤、あるいは絶縁パッドの形態であってもよい。これら絶縁層は、伝導体を導電性基板から絶縁する。回路アセンブリ12の回路要素30は、それが接地されることを要するかもしれないが、この場合、回路要素30の背面は、導電性接着剤36を用いて基板14に対して取り付けてもよい。
The
カバーアセンブリ10はさらに、シールド16に対して誘電体17によって支持された導電性アセンブリ39を含んでいてもよい。導電性アセンブリ39は、カバーアセンブリを通ってあるいはそれに沿って、連続した電気的経路41を提供可能である。経路41は、信号を運ぶよう構成されるにせよ電力を運ぶよう構成されるにせよ、ブランチおよび多重経路を有していてもよい。導電性アセンブリのコンポーネントは誘電体17の表面に沿って延在していても、あるいはそれに埋め込まれていてもよい。誘電体17は、単一の誘電層であっても、あるいは複数の誘電層から形成された複合層であってもよく、これらの層は一つ以上の非誘電物質からなる層によって分離されていてもよく、あるいはそのようになっていなくてもよい。この例では、誘電体17は第1の誘電層42および第2の誘電層46を含む。第1および第2の誘電層42および46は、EMシールド16に沿って連続したものであって、カバーアセンブリの上面20ならびに側面22a,22b,22cおよび22dに沿って広がっていてもよい。誘電体17はまたシールド16の一つ以上の部分にわたってのみ延在していてもよい。ある領域においては、第1および第2の誘電層42および46は、非誘電物質によって分離されていない一つの層へと変化してもよい。第2の誘電層46は、チャンバー26を画定する内部表面すなわち内側表面48を有していてもよい。誘電層42および46はカバーアセンブリの上面の端から端まで、そしてその側面を下って広がるように示されているが、たとえば、側面を構成している誘電体の一部を形成するために別体の誘電層を使用することもできる。
導電性アセンブリ39は誘電層17を通ってあるいはその上に延在可能な導電性帯片44を含んでいてもよい。図示する形態では、導電性帯片44は第1の誘電層42と第2の誘電層46との間に挟み込まれている。導電性帯片44は、上述した導電性金属を含む適当な導電性素材から形成可能である。
The
カバーアセンブリの中間側面22aおよび22cは、第1および第2の誘電層42および46間で延在する、ビア(via)50aおよび50cのような一つ以上のビア50を含んでいてもよい。このビアは、ドリリング、エッチング、あるいは別の方法で孔52aおよび52cのような個々の長尺なビア孔52を作り出すことによって形成可能である。そうしたビアホールすなわちトンネルは、第1および第2の誘電層42および46間で延在していてもよく、あるいは別個の層を貫通して延在していてもよい。これらビアホールは、その場合、ビアを形成するために、電磁的導電性物質によって覆われるか、あるいは部分的または完全に電磁的導電性物質が充填される。
The
ビア50aおよび50cは、図示するように、側面22aおよび22cの全高にわたって延びていてもよい。カバーアセンブリ10は、基板14と当接する下側縁部54を有していてもよい。ビア50aおよび50cは、したがって下端部すなわちカバーアセンブリの下側縁部54aおよび54c付近に位置する部分を有しており、かつ個々の交差ポイント56aおよび56cにおいて導電性帯片44と当接する上側部分まで延在している。ビアの下端部は、たとえば導電性接着剤36を使用するなど適当な手段で、信号伝導体32および33に対して、それぞれ接続することができる。
Vias 50a and 50c may extend across the entire height of
ビア50aおよび50cは、カバーアセンブリ10内で導電性アセンブリ39を形成するために導電性帯片44と接続可能である。導電性アセンブリ39は回路の一部として使用可能であってもよい。たとえば、導電層33は、回路アセンブリ12の回路要素30によって使用されるかあるいは発生させられる電流または信号を伝えることが可能であってもよい。電流は、回路要素30から、ターミナル31、接続電線34、信号伝導体32、ビア50a、導電性帯片44、ビア50cおよび伝導体33を経て伝えることが可能である。したがって、伝導体33を経て、信号または電力は、回路アセンブリ12と遮蔽されたチャンバー26の外部の回路との間を伝わることができる。
図1ないし図4に示すのは、カバーアセンブリ10に埋め込まれかつ交差ポイント56aおよび56cにおいてそれぞれビア52aおよび52cとつながる一つの導電性帯片44のみを含むカバーアセンブリの実施形態である。カバーアセンブリ10は一つ以上の導電性帯片あるいは導電性アセンブリを含んでいてもよく、しかもそうした帯片はさらに二つ以上の分離誘電層間に埋め込まれていても、あるいは誘電層または誘電体上に延在していてもよい。同様に、図1ないし図4はカバーアセンブリの二つの側面に形成されたビアを示しているが、そうしたビアは、カバーアセンブリの側面の全てあるいはその何らかの組み合わせに含まれていてもよい。ある実施例では、ビアの代わりにあるいはそれに加えて、側面22に沿って一つ以上の導電性帯片を含んでいてもよい。さらに、いずれか一つの側面に多数のビアおよび/または多数の導電性帯片が存在していてもよい。導電性アセンブリ39を具現化するために、その他の形態または構造を利用可能である。
Shown in FIGS. 1-4 is an embodiment of a cover assembly that includes only one
カバーアセンブリ10は、チャンバー26内の望ましくない電気的伝搬を減衰するのに効果的であろう抵抗性物質60からなる部分を含んでいてもよい。チャンバー26のようなエンクロージャは、チャンバー26内で回路アセンブリ12の適切な動作を妨げるかもしれない、さまざまな周波数における共振を伴うことがある。抵抗性物質60は、そうした共振を低減させることが、すなわちそうした共振を減衰させることができ、しかも抵抗性物質60の層は誘電層46の全てあるいはその一部に沿って広がっていてもよい。
抵抗性物質60は、抵抗性インク、フィルム、塗料、その他の抵抗性被覆、あるいはその組み合わせからなる層であってもよい。この物質は、シルクスクリーニング、スクリーン印刷、吹き付け、噴射、塗装、インクジェットプリント、リソグラフィー、オフセット印刷、あるいはその他都合のよい手法によって設けることができる。任意選択で、抵抗性物質60は、この抵抗性物質からなる多数の領域を形成するために、ある分布パターンに従って不連続に設けることができる。
The
図2に示すように、内部カバーアセンブリ表面48は、均一であってかつカバーアセンブリ10の上面20および側面22aの両方に沿って内部カバーアセンブリ表面の一部を覆う第1の抵抗性物質領域62を含んでいてもよい。この内面はまた、側面22cの一部のみを覆う第2の抵抗性物質領域64を含んでいてもよい。抵抗性物質は均一な厚みを有していてもよく、厚みは均一でなくてもよい。抵抗性物質のある領域は、導電性接着剤36を用いて、基板14に対して接続可能である。
As shown in FIG. 2, the inner
代替実施形態を図4に示す。この断面図から分かるように、内部カバーアセンブリ表面は、一様にパターン化された抵抗性物質60によって覆われていてもよい。こうしたパターン70は、被覆された抵抗性物質領域68に対する開放された絶縁領域66の所定の比率を有していてもよい。この抵抗性物質のパターン70は、メッシュを含んでいてもよいシートまたはフィルムに設けることができる。そうしたフィルムは、10オーム/スクェアないし1000オーム/スクェアの平均抵抗率を有するものとして規定することができる。
An alternative embodiment is shown in FIG. As can be seen from this cross-sectional view, the inner cover assembly surface may be covered by a uniformly patterned
別の実施形態を図5に示す。この断面図から分かるように、抵抗性物質60は第2の誘電体17内に配置されている。誘電体17は、たとえば第1および第2の誘電層42および46を形成することによって多数の段すなわち層に形成可能である。抵抗性物質は、中間表面に対して、シルクスクリーニング、スクリーン印刷、吹き付け、噴射、塗装、インクジェットプリント、リソグラフィー、オフセット印刷、あるいはその他都合のよい手法によって設けることができる。この抵抗性物質60は、図4に示すパターンのような、抵抗性物質からなる多数の領域を形成するために、ある分布パターンに従って不連続に設けることができる。その場合、抵抗性物質60は、完全にカバーアセンブリの内面上に存在しても、完全にカバーアセンブリ内に存在しても、あるいは部分的にカバーアセンブリ内に存在しても、そして部分的にカバーアセンブリの表面上に存在してもよいことを理解されたい。
Another embodiment is shown in FIG. As can be seen from this cross-sectional view, the
上述したように、そうした抵抗性物質の層の付加によって、所望の周波数範囲にわたってチャンバー26内の共振ならびに外部結合の減衰がもたらされるであろう。この減衰を改善するために、抵抗性物質60は抵抗率、および当該物質が設けられる厚みおよびパターンに応じて選択可能である。さらに、減衰は、カバーアセンブリ10の第1および第2の誘電層42および46に含まれる誘電物質、およびこの誘電物質の厚みを適切に選択することによって改善可能である。
As noted above, the addition of such a layer of resistive material will result in resonance in the
カバーアセンブリ10は、導電性物質および誘電物質を含む、回路基板素材から製造可能である。カバーアセンブリ10および/または基板14、あるいはカバーアセンブリ10、基板14および回路アセンブリ12のような関連回路を含む回路構造体8は、パネル上に配置された物品と一緒に実施できる。それゆえ、パネル上での大規模生産の後には、アセンブリを個々のものに分けるための作業を行うことができる。
The
そうした組み立て作業によって、各チャンバー26内には多数の回路アセンブリ12が存在することになり、しかも各カバーアセンブリ10内には多数のチャンバー26が存在することになるであろう。さらに、所与のカバーアセンブリは、減衰のための物質60を含んでいてもあるいはそれが省かれていてもよく、導電性アセンブリ39を含んでいてもあるいはそれが省かれていてもよく、そしてEMシールド16を含んでいてもあるいはそれが省かれていてもよい。
Such an assembly operation will result in a number of circuit assemblies 12 in each
図5にはまた、部分的にカバーアセンブリ10の内面48上にかつ部分的に誘電層46を通って配置された、ビア50aに代わる導電性要素50aを破線で示す。内面上の導電性要素50aの一部は、抵抗層を設けるのに用いた技術と同様の技術を用いて設けることができる。誘電層46内で延在している導電性要素50aの一部は、ビアの形態であってもよい。それゆえ、導電性アセンブリ39は、それが電気的に電磁シールド16から分離されている限り、カバーアセンブリの内面または外面上に部分的にまたは完全に配置可能であることを理解されたい。
Also shown in FIG. 5 is a
中空チャンバー26はガス状物質によって満たすことが、すなわちそれを含むことができる。ある例では、一つ以上のガス種は、接着剤、インクなどのような物質から発生するものであってもよく、あるいは別の方法で中空チャンバー内に発生させられてもよい。カバーアセンブリの完全な状態を維持するために、アセンブリは、図6および図7に示すように、中空チャンバーとカバーアセンブリの外部との間で延在する一つ以上の開口80を備えていてもよい。膜82によって、この開口を閉塞しても、すなわちそれを覆ってもよい。ある実施例においては、膜によって、一つ以上のガス種が、中空チャンバーとカバーアセンブリの外部との間を行き来できるようになっていてもよい。これに加えて、あるいはこれに代えて、膜によって、液体が、中空チャンバーとカバーアセンブリの外部との間を行き来できないようになっていてもよい。
The
図6においては、上面すなわち遠位面20および側面22aはそれぞれ、電磁シールド16および誘電体17を含むカバーアセンブリを貫通して延在する開口80を備えている。ガス透過性膜82が、たとえば、それによって開口を覆うように内面48に対して張り付けられることで、開口を横って延在していてもよい。図6に破線で示すように、膜は、任意選択で、それによって開口を覆うように、外面84に対して張り付けられてもよい。
In FIG. 6, the top or
図7において、上面すなわち遠位面20ならびに側面22aは、おおむね膜82'および82''の少なくとも一部を取り囲む、つまりそれを包埋する第1の誘電層86ならびに第2の誘電層88から形成されている。側面22aに形成された開口80'は、第1の誘電層86を貫通して延在する開口部分90と、第2の誘電層88および(もしそれがカバーアセンブリに含まれる場合には)電磁シールド16を貫通して延在する開口部分92とを含む。図7からわかるように、開口80'の開口部分90および92は概して互いに整列しており、かつカバーアセンブリの内面と外面との間でカバーアセンブリを貫通して延在する一様な開口80'の一部を形成している。膜82'によって、一つ以上のガス種が、開口80'の隅々まで延在するこの膜82'を経て、中空チャンバーから直に流出することが可能となっている。
In FIG. 7, the top or
任意選択で、膜は、図7に開口膜82''によって示すように、一つ以上の誘電層開口部分の境界を完全に越えて延在していてもよい。ある実施例では、膜82''は、外面84のような、カバーアセンブリの表面の一つまで延在していてもよい。こうした実施例では、一つ以上のガス種は、たとえば内側開口部分において膜に浸入でき、しかも露出部分94(この場所において一つ以上のガス種が放出される)まで拡張された開口80'''に沿って膜内を移動できる。
Optionally, the film may extend completely beyond the boundaries of one or more dielectric layer openings, as indicated by the opening film 82 '' in FIG. In some embodiments, membrane 82 '' may extend to one of the surfaces of the cover assembly, such as
別の実施例においては、外側の第2の開口部分92'は第1の開口部分90'の近位に配置できるが、部分的にあるいは完全にこの第1の開口部分90'とは不整列状態、つまりオフセット状態とされてもよい。ある実施例では、開口80''の開口部分90'および92'は、図7に示すように完全にオフセットしている(開口部分90'は、その一部においても、カバーアセンブリの表面間で延在する開口80''の開口部分92'と整列していない)。そうした実施例においては、一つ以上のガス種は、第1の開口部分90'において膜に浸入し、開口部分90'と開口部分92'との間の膜を含む開口部分に沿って移動し、そして開口部分92'に浸入することができる。
In another embodiment, the outer
別の実施例においては、開口部分は、たとえば一つの面から膜を含むチャネルすなわち流路まで、カバーアセンブリを通って部分的にのみ延在していてもよい。したがって、ある実施例では、両方ではなく開口部分90'または開口部分92'のみが存在していてもよく、しかも膜は、開口80'''内におけるように、カバーアセンブリの表面まで、さらなる開口部分に沿って延在する。
In another embodiment, the open portion may extend only partially through the cover assembly, eg, from one face to a channel or flow path that includes the membrane. Thus, in some embodiments, there may be only an opening
膜82は、ガス透過性を有しかつ/または撥液性を有する適当な素材、たとえば、Delaware、NewarkのW. L. Gore&AssociatesからGORE-TEX(登録商標)の商品名で販売されているポリテトラフルオロエチレン(ePTFE)などの多孔質ポリマーおよび/またはフルオロポリマーフィルム、パラジウム箔のような金属箔などから形成できる。膜は、全てのガス種が均等に通過することを可能とするものであってもよく、あるいは、あるガス種、たとえば水素ガスなどのような小さい分子量を持つ種が、水蒸気のようなより大きな分子量を持つ種よりも容易に通過することを可能とするものであってもよい。ある実施形態においては、膜は導電性を有していてもよく、あるいは電磁シールド16または導電性アセンブリに対して接続された導電性部分を含んでいてもよい。
任意選択で、膜を含むプラグ(図示せず)を、ネジまたは類似の保持機構を用いて、開口内に取り外し可能に挿入することもできる。たとえば、周知のように、プラグを貫通するチャネルを覆う、そうしたガス透過性素材を有するプラグは、雨水あるいは周囲の汚染物質が入り込まないようにしながらハウジングの換気を可能とするために、マイクロ波通信機を収容する屋外ユニット用のハウジングにおいて使用されている。この種の膜通気プラグは、W. L. Gore&Associatesから入手可能である。 Optionally, a plug (not shown) comprising a membrane can be removably inserted into the opening using a screw or similar retaining mechanism. For example, as is well known, a plug having such a gas permeable material that covers a channel that penetrates the plug allows microwave ventilation to allow ventilation of the housing while preventing rainwater or surrounding contaminants from entering. Used in housings for outdoor units that house machines. This type of membrane vent plug is available from W. L. Gore & Associates.
以上のとおり回路構造体の実施形態を詳しく図示説明してきたが、さまざまな変更を施すことが可能である。特徴部、機能、要素および/または特性のその他の組み合わせおよび部分的な組み合わせを利用可能である。そうした変形例はまた(それが異なる組み合わせを目的としたものであるか、あるいは同一の組み合わせを目的としたものであるかにかかわらず、範囲が異なるか、より広いか、より狭いか、あるいは均等であるかにかかわらず)、本明細書の対象事項に包含されるものと見なされる。上記実施形態は例示であり、単一の特徴部または要素は、本願または後の出願に関して特許請求されるかもしれない全ての可能な組み合わせにとって必須のものではない。したがって特許請求の範囲の記載は本明細書中に開示された発明を規定するものである。特許請求の範囲に記載の「ある」または「第1の」要素あるいはその相当語句に関して、これは一つ以上のそうした要素を含むことを意味し、二つ以上のそうした要素が必要であるとするものでも、あるいは二つ以上のそうした要素の存在を排除するものでもない。さらに、区別された要素に関する順序を表す表示、たとえば第1、第2あるいは第3は、これら要素同士を区別するために用いており、しかもそうした要素の必要なあるいは限定された数を示唆するものではなく、特に言及しない限り、そうした要素の特定のポジションあるいは順序を示唆するものではない。 Although the embodiment of the circuit structure has been illustrated and described in detail as described above, various modifications can be made. Other combinations and partial combinations of features, functions, elements and / or properties may be utilized. Such variations are also (different, wider, narrower, or equal, regardless of whether they are intended for different combinations or for the same combination. Whether or not) is considered to be covered by the subject matter herein. The above embodiments are exemplary, and no single feature or element is essential to every possible combination that may be claimed for this or a later application. Accordingly, the claims are intended to define the invention disclosed herein. With respect to an “an” or “first” element or equivalent phrase in a claim, this means including one or more such elements, and two or more such elements are required Neither does it exclude the existence of two or more such elements. In addition, indications indicating the order of the distinct elements, such as first, second or third, are used to distinguish between these elements and suggest a necessary or limited number of such elements Rather, it does not imply a particular position or order for such elements unless specifically stated.
8 回路構造体
10 カバーアセンブリ
12 回路アセンブリ
14 基板
16 EMシールド(電磁シールド)
17 誘電層(誘電体)
20 上面(遠位面)
22 中間面
22a〜22d 側面
24 切欠き
26 密閉中空チャンバー
30,32 回路要素
31 ターミナル
33 伝導体
34 接続電線
36 導電性接着剤
38 絶縁層
39 導電性アセンブリ
41 電気的経路
42 第1の誘電層
44 導電性帯片
46 第2の誘電層
48 内部カバーアセンブリ表面(内面)
50 ビア
52 ビア孔
54 下側縁部
56a,56c 交差ポイント
60 抵抗性物質
62 第1の抵抗性物質領域
64 第2の抵抗性物質領域
66 開放された絶縁領域
68 被覆された抵抗性物質領域
70 パターン
80,80',80'',80''' 開口
82,82',82'' 膜
84 外面
86 第1の誘電層
88 第2の誘電層
90 開口部分
90' 第1の開口部分
92 開口部分
92' 第2の開口部分
94 露出部分
8
17 Dielectric layer (dielectric)
20 Upper surface (distal surface)
22
50
Claims (10)
基板と、
前記基板上に設けられた回路アセンブリと、
前記基板上に設けられ、かつ中空チャンバーの範囲を定めると共に前記基板および前記回路アセンブリから離間した内面を有するカバーアセンブリと、を具備してなり、
前記カバーアセンブリは、前記回路アセンブリの周囲の前記基板に沿って延在する縁部と、誘電性カバーを含む前記カバーアセンブリを貫通して延在する開口と、前記開口を横切って延在する膜と、を有し、
前記開口は前記中空チャンバーと前記カバーアセンブリの外部との間の流体連通状態をもたらすと共に、前記膜は一つ以上のガス種が前記開口を通過することを可能としかつ液体が前記開口を通過することを阻止するよう構成されていることを特徴とする回路構造体。 A circuit structure,
A substrate,
A circuit assembly provided on the substrate;
A cover assembly disposed on the substrate and defining a hollow chamber and having an inner surface spaced from the substrate and the circuit assembly;
The cover assembly includes an edge extending along the substrate around the circuit assembly, an opening extending through the cover assembly including a dielectric cover, and a film extending across the opening. And having
The opening provides fluid communication between the hollow chamber and the exterior of the cover assembly, and the membrane allows one or more gas species to pass through the opening and liquid passes through the opening. A circuit structure configured to prevent this.
前記開口は、前記第1の誘電層を貫通して延在する第1の開口部分と、前記第2の誘電層を貫通して延在する第2の開口部分と、を具備してなり、
前記膜は、前記第1の誘電層と前記第2の誘電層との間に配置されていることを特徴とする請求項1に記載の回路構造体。 The dielectric cover comprises a first dielectric layer proximal to the hollow chamber and a second dielectric layer distal to the hollow chamber;
The opening comprises a first opening portion extending through the first dielectric layer, and a second opening portion extending through the second dielectric layer;
The circuit structure according to claim 1, wherein the film is disposed between the first dielectric layer and the second dielectric layer.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/692,129 US7813145B2 (en) | 2004-06-30 | 2007-03-27 | Circuit structure with multifunction circuit cover |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008244475A true JP2008244475A (en) | 2008-10-09 |
Family
ID=39916316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008060144A Pending JP2008244475A (en) | 2007-03-27 | 2008-03-10 | Circuit cover assembly having aperture |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2008244475A (en) |
CN (1) | CN101277603A (en) |
IL (1) | IL190066A0 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021085378A1 (en) * | 2019-10-29 | 2021-05-06 | 京セラ株式会社 | Lid body, electronic component accommodation package, and electronic device |
-
2008
- 2008-03-10 JP JP2008060144A patent/JP2008244475A/en active Pending
- 2008-03-11 IL IL190066A patent/IL190066A0/en unknown
- 2008-03-27 CN CNA2008100907865A patent/CN101277603A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021085378A1 (en) * | 2019-10-29 | 2021-05-06 | 京セラ株式会社 | Lid body, electronic component accommodation package, and electronic device |
JPWO2021085378A1 (en) * | 2019-10-29 | 2021-05-06 | ||
JP7260662B2 (en) | 2019-10-29 | 2023-04-18 | 京セラ株式会社 | Lid body, electronic component storage package, and electronic device |
Also Published As
Publication number | Publication date |
---|---|
IL190066A0 (en) | 2008-12-29 |
CN101277603A (en) | 2008-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7813145B2 (en) | Circuit structure with multifunction circuit cover | |
RU2347333C2 (en) | Field device assembled with printed circuit board as screen for protection against effect of environment and against electromagnetic field/radio interference | |
CN104137245B (en) | Slim, space-efficient circuits mask | |
US8716606B2 (en) | Serviceable conformal EM shield | |
TWI728298B (en) | Radio frequency (rf) shielding structure for rf connector to microwave transmission interconnect regions and methods for manufacturing such rf shielding structure | |
JP4226041B2 (en) | Transparent conductive shield with laminated structure | |
US6473314B1 (en) | RF power amplifier assembly employing multi-layer RF blocking filter | |
KR101335987B1 (en) | Multi-layer substrate | |
US10319685B2 (en) | EMI shielded integrated circuit packages and methods of making the same | |
US6949992B2 (en) | System and method of providing highly isolated radio frequency interconnections | |
WO2006011981A2 (en) | Electromagnetic shield assembly | |
US20030155987A1 (en) | Interference signal decoupling using a board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces | |
US20060124348A1 (en) | Printed circuit board with insulative area for electrostatic discharge damage prevention | |
KR20150002264A (en) | Semiconductor package | |
KR20040089558A (en) | Wiring board and circuit module | |
US7482678B2 (en) | Surface-mounted microwave package and corresponding mounting with a multilayer circuit | |
EP1590997A1 (en) | A shielding arrangement | |
CA2528889C (en) | Environmental protection of serial ata and other electronic devices | |
US20130196539A1 (en) | Electronics Packaging Assembly with Dielectric Cover | |
JP2008244475A (en) | Circuit cover assembly having aperture | |
US6181572B1 (en) | Digital subscriber line (xDSL) modem having a multi-layer electromagnetic shield and method of manufacture | |
JP4694035B2 (en) | Wiring structure board | |
US20240142553A1 (en) | Electromagnetically shielded electronic assembly for noise reduction during magnetic resonance imaging | |
US10729003B2 (en) | Anti-electromagnetic interference circuit board | |
RU2013032C1 (en) | Subassembly |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110310 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20120717 |