JP2008244277A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008244277A JP2008244277A JP2007084725A JP2007084725A JP2008244277A JP 2008244277 A JP2008244277 A JP 2008244277A JP 2007084725 A JP2007084725 A JP 2007084725A JP 2007084725 A JP2007084725 A JP 2007084725A JP 2008244277 A JP2008244277 A JP 2008244277A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- conductive
- bump
- elastic modulus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】半導体装置1の電極パッド3と配線基板2の電極パッド4との間は、表面が導電層9に覆われ且つ中心部が第3の樹脂8で形成された複数の導電粒子5と第2の樹脂10とからなる導電性樹脂バンプ7で接続されるとともに、半導体装置1と配線基板2との隙間が第1の樹脂6で封止されており、導電性樹脂バンプ7の弾性率よりも第1の樹脂6の弾性率が高い。
【選択図】図1
Description
ピッチに対してバンプサイズのバランスが悪くなり、ピッチに対してバンプサイズが大きすぎる場合は、隣のバンプとショートする問題があり、ピッチに対してバンプサイズが小さすぎる場合は、接続信頼性が低下するという問題がある。
半導体装置1の電極パッド3と配線基板2の電極パッド4との間は、導電性樹脂バンプ7で接続されており、半導体装置1と配線基板2との電気的接続を達成している。配線基板2の電極パッド4の一例としては銅配線の表面にニッケルメッキを施し、さらにその上に金メッキを形成した構造があげられる。
まず、図2(a)に示すように、半導体装置1及び配線基板2を用意し、それぞれの電極パッド上に導電性樹脂バンプ7を形成する。このとき、半導体装置1側のバンプは完全に硬化させ、配線基板2側のバンプは、未硬化の状態にしておく。続いて、半導体装置1と配線基板2とを位置合わせし、加熱荷重を加えた状態で配線基板2側の導電性樹脂バンプ7を硬化させ、半導体装置1と配線基板2との電極間を接続する(図2(b))。この際の加熱条件は使用する樹脂の硬化特性に合わせる必要があり、エポキシ樹脂を使用する場合であれば、150〜200℃で硬化するのが一般的であるが、低反り化等を考慮し、150℃以下で硬化する場合もある。ここで良好な接続を得るための重要な点は、半導体装置1と配線基板2との反りを極力無くすことであり、反りがあると、半導体装置1と配線基板2間との隙間が一定に保たれないので、未接続となる不良が発生しやすい。反りを抑える手段としては、実装時の半導体装置1や配線基板2を強く吸引したり、搭載時に所定の荷重をかけることにより、反りを矯正する等の方法がある。
これらの対策は、配線基板2の導電性樹脂バンプ7を硬化中も実施しておくほうが望ましい。配線基板2の導電性樹脂バンプ7の硬化が完了し、半導体装置1と配線基板2との電気的接続が取れた後、半導体装置1と配線基板2との隙間に第1の樹脂6を毛細管現象を利用して充填し、第1の樹脂6を硬化することで、本発明の実装構造が完了する(図2(c))。このとき、「導電性樹脂バンプ7の弾性率<第1の樹脂6の弾性率」の関係が成り立っている。
まず、図2(a)に示すように、半導体装置1及び配線基板2を用意し、それぞれの電極パッド上に導電性樹脂バンプ7を形成する。半導体装置1側のバンプ及び配線基板2側のバンプは、未硬化の状態にしておく。なお、図2では半導体装置1及び配線基板2の両方の電極パッド3、4上に導電性樹脂バンプ7を形成した例を示しているが、本実装方法の場合、半導体装置1または配線基板2のどちらか一方の電極パッド3、4のみに導電性樹脂バンプ7を形成した場合(図示せず)でも実装が可能となる。
まず、図3(a)に示すように半導体装置1及び配線基板2を用意し、それぞれの電極パッド上に導電性樹脂バンプ7を形成する。このとき、半導体装置1側のバンプは完全に硬化させ、配線基板2側のバンプは、わずかに硬化を進めた状態にしておく。例えばエポキシ樹脂の場合の一例を述べると、150℃で1〜2分程度加熱しておく必要がある。
次に配線基板2上に第1の樹脂6を所定量塗布する(図3(b))。このとき、上記のように配線基板2側の導電性樹脂バンプ7の硬化を進める工程を実施しておかないと、配線基板1側の導電性樹脂バンプ7と第1の樹脂6とが混ざり合って、良好な接続ができない場合が多い。
続いて、半導体装置1と配線基板2とを位置合わせし、加熱荷重を加えた状態で第1の樹脂6、配線基板側の導電性樹脂バンプ7を硬化させ、半導体装置1と配線基板2との電極間を接続し、本発明の実装構造が完了する(図3(c))。このとき、「導電性樹脂バンプ7の弾性率<第1の樹脂6の弾性率」の関係が成り立っている。
2 配線基板
3 電極パッド(LSI側)
4 電極パッド(配線基板側)
5 導電粒子
6 第1の樹脂(絶縁樹脂)
7 導電性樹脂バンプ
8 第3の樹脂(樹脂コア)
9 導電層
10 第2の樹脂(導電性樹脂を形成)
Claims (6)
- 導電性を有するバンプを介して半導体素子が配線基板と導通している半導体装置において、
前記半導体素子と前記配線基板との間が第1の樹脂により封止され、
前記第1の樹脂の弾性率が前記バンプの弾性率よりも大きく、
前記バンプは、複数の導電粒子と第2の樹脂とからなり、
前記導電粒子表面の少なくとも一部は少なくとも1層の導電物質層に覆われ、
前記導電粒子の中心部は第3の樹脂からなることを特徴とする半導体装置。 - 前記第2の樹脂は、前記導電物質層の酸化膜を除去する成分を含むことを特徴とする請求項1記載の半導体装置。
- 前記第3の樹脂は、熱硬化性樹脂であることを特徴とする請求項1又は2記載の半導体装置。
- 前記第2の樹脂にはナノ粒子が含まれていることを特徴とする請求項1から3のいずれか1項記載の半導体装置。
- 前記第1の樹脂には、無機充填剤が混入されていることを特徴とする請求項1から4のいずれか1項記載の半導体装置。
- 半導体素子の接続電極に導電性を有する第1のバンプを供給する工程と、
配線基板の接続電極に導電性を有する第2のバンプを供給する工程と、
前記半導体素子と前記配線基板とを位置あわせして搭載する工程と、
加熱により前記第1のバンプと前記第2バンプに含まれる複数の導電粒子の少なくとも一部を覆う導電物質層が一時的に溶融し、隣接する導電粒子を導通させる工程とを含む半導体装置の製造方法であって、
前記第1の樹脂の硬化後の弾性率が前記第1のバンプ及び前記第2のバンプの硬化後の弾性率よりも大きいことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007084725A JP5245270B2 (ja) | 2007-03-28 | 2007-03-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007084725A JP5245270B2 (ja) | 2007-03-28 | 2007-03-28 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008244277A true JP2008244277A (ja) | 2008-10-09 |
JP5245270B2 JP5245270B2 (ja) | 2013-07-24 |
Family
ID=39915220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007084725A Expired - Fee Related JP5245270B2 (ja) | 2007-03-28 | 2007-03-28 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5245270B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101964334A (zh) * | 2009-07-24 | 2011-02-02 | 株式会社村田制作所 | 半导体封装体及半导体封装模块 |
JP2020123635A (ja) * | 2019-01-29 | 2020-08-13 | Dic株式会社 | 半導体装置 |
CN116127905A (zh) * | 2023-04-06 | 2023-05-16 | 之江实验室 | 用于设计基板的方法、基板及晶圆级芯粒集成结构 |
Citations (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0817498A (ja) * | 1994-06-30 | 1996-01-19 | Ind Technol Res Inst | 複合バンプ接合 |
JPH08330309A (ja) * | 1995-05-31 | 1996-12-13 | Matsushita Electric Ind Co Ltd | バンプの形成方法 |
JPH10112474A (ja) * | 1996-10-07 | 1998-04-28 | Fujitsu Ltd | 半導体装置、半導体装置の製造方法、接点の形成方法、および電子装置の製造方法 |
JPH10313022A (ja) * | 1997-03-10 | 1998-11-24 | Toshiba Corp | 半導体装置 |
JPH11297878A (ja) * | 1998-04-08 | 1999-10-29 | Sumitomo Metal Mining Co Ltd | ハンダバンプの形成方法 |
JP2000133680A (ja) * | 1998-10-26 | 2000-05-12 | Mitsui High Tec Inc | 面実装用接合部材 |
JP2000332054A (ja) * | 1999-05-19 | 2000-11-30 | Toray Eng Co Ltd | Icチップの実装方法 |
JP2000332167A (ja) * | 1999-05-25 | 2000-11-30 | Denso Corp | 電子部品の実装方法 |
JP2001015677A (ja) * | 1999-06-25 | 2001-01-19 | Toshiba Corp | 半導体装置 |
JP2001170798A (ja) * | 1999-10-05 | 2001-06-26 | Tdk Corp | はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法 |
JP2001351947A (ja) * | 2000-06-07 | 2001-12-21 | Citizen Watch Co Ltd | 半導体装置の製造方法およびその実装方法 |
JP2003160639A (ja) * | 2001-11-27 | 2003-06-03 | Matsushita Electric Works Ltd | エポキシ樹脂組成物及び半導体装置 |
JP2004087965A (ja) * | 2002-08-28 | 2004-03-18 | Nagase Chemtex Corp | フリップチップデバイス製造方法及び半導体実装用補強組成物 |
JP2004146694A (ja) * | 2002-10-25 | 2004-05-20 | Denso Corp | 多層回路基板の製造方法およびそれにより製造される多層回路基板 |
JP2005167274A (ja) * | 2005-01-21 | 2005-06-23 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法並びに液晶表示装置 |
WO2006120997A1 (ja) * | 2005-05-11 | 2006-11-16 | Namiki Seimitsu Houseki Kabushikikaisha | 円筒状コイル及びそれを用いた円筒型マイクロモータ |
WO2006126564A1 (ja) * | 2005-05-25 | 2006-11-30 | Senju Metal Industry Co., Ltd | 鉛フリーソルダペースト |
JP2007053212A (ja) * | 2005-08-17 | 2007-03-01 | Denso Corp | 回路基板の製造方法 |
-
2007
- 2007-03-28 JP JP2007084725A patent/JP5245270B2/ja not_active Expired - Fee Related
Patent Citations (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0817498A (ja) * | 1994-06-30 | 1996-01-19 | Ind Technol Res Inst | 複合バンプ接合 |
JPH08330309A (ja) * | 1995-05-31 | 1996-12-13 | Matsushita Electric Ind Co Ltd | バンプの形成方法 |
JPH10112474A (ja) * | 1996-10-07 | 1998-04-28 | Fujitsu Ltd | 半導体装置、半導体装置の製造方法、接点の形成方法、および電子装置の製造方法 |
JPH10313022A (ja) * | 1997-03-10 | 1998-11-24 | Toshiba Corp | 半導体装置 |
JPH11297878A (ja) * | 1998-04-08 | 1999-10-29 | Sumitomo Metal Mining Co Ltd | ハンダバンプの形成方法 |
JP2000133680A (ja) * | 1998-10-26 | 2000-05-12 | Mitsui High Tec Inc | 面実装用接合部材 |
JP2000332054A (ja) * | 1999-05-19 | 2000-11-30 | Toray Eng Co Ltd | Icチップの実装方法 |
JP2000332167A (ja) * | 1999-05-25 | 2000-11-30 | Denso Corp | 電子部品の実装方法 |
JP2001015677A (ja) * | 1999-06-25 | 2001-01-19 | Toshiba Corp | 半導体装置 |
JP2001170798A (ja) * | 1999-10-05 | 2001-06-26 | Tdk Corp | はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法 |
JP2001351947A (ja) * | 2000-06-07 | 2001-12-21 | Citizen Watch Co Ltd | 半導体装置の製造方法およびその実装方法 |
JP2003160639A (ja) * | 2001-11-27 | 2003-06-03 | Matsushita Electric Works Ltd | エポキシ樹脂組成物及び半導体装置 |
JP2004087965A (ja) * | 2002-08-28 | 2004-03-18 | Nagase Chemtex Corp | フリップチップデバイス製造方法及び半導体実装用補強組成物 |
JP2004146694A (ja) * | 2002-10-25 | 2004-05-20 | Denso Corp | 多層回路基板の製造方法およびそれにより製造される多層回路基板 |
JP2005167274A (ja) * | 2005-01-21 | 2005-06-23 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法並びに液晶表示装置 |
WO2006120997A1 (ja) * | 2005-05-11 | 2006-11-16 | Namiki Seimitsu Houseki Kabushikikaisha | 円筒状コイル及びそれを用いた円筒型マイクロモータ |
WO2006126564A1 (ja) * | 2005-05-25 | 2006-11-30 | Senju Metal Industry Co., Ltd | 鉛フリーソルダペースト |
JP2007053212A (ja) * | 2005-08-17 | 2007-03-01 | Denso Corp | 回路基板の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101964334A (zh) * | 2009-07-24 | 2011-02-02 | 株式会社村田制作所 | 半导体封装体及半导体封装模块 |
JP2020123635A (ja) * | 2019-01-29 | 2020-08-13 | Dic株式会社 | 半導体装置 |
CN116127905A (zh) * | 2023-04-06 | 2023-05-16 | 之江实验室 | 用于设计基板的方法、基板及晶圆级芯粒集成结构 |
Also Published As
Publication number | Publication date |
---|---|
JP5245270B2 (ja) | 2013-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3905100B2 (ja) | 半導体装置とその製造方法 | |
JP5510795B2 (ja) | 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板 | |
JP4659262B2 (ja) | 電子部品の実装方法及びペースト材料 | |
US8580620B2 (en) | Method of manufacturing semiconductor device | |
JP4477062B2 (ja) | フリップチップ実装方法 | |
KR20090052300A (ko) | 전자 부품 실장용 접착제 및 전자 부품 실장 구조체 | |
JP6004441B2 (ja) | 基板接合方法、バンプ形成方法及び半導体装置 | |
JP2008109009A (ja) | 半導体装置の製造方法 | |
JP2008218643A (ja) | 半導体装置及びその製造方法 | |
JPWO2008136419A1 (ja) | 半導体装置及び製造方法並びにリペア方法 | |
JP2010212655A (ja) | 電子デバイスおよびその製造方法 | |
JP4887997B2 (ja) | 電子部品の実装方法 | |
JP5569676B2 (ja) | 電子部品の実装方法 | |
JP2009099669A (ja) | 電子部品の実装構造および実装方法 | |
JP5562438B2 (ja) | 電子部品実装体、電子部品、基板 | |
KR102006637B1 (ko) | 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법 | |
JP2009200067A (ja) | 半導体チップおよび半導体装置 | |
JP4887879B2 (ja) | 電子部品の実装構造およびその製造方法 | |
JP5245270B2 (ja) | 半導体装置及びその製造方法 | |
KR20010093705A (ko) | 땜납 범프 형성 방법, 플립 칩 장착 방법과 장착구조체 | |
JP5560713B2 (ja) | 電子部品の実装方法等 | |
JP2013031864A (ja) | はんだボールおよびはんだボールを用いた半導体装置 | |
JP5333220B2 (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
JP5541157B2 (ja) | 実装基板、及び基板、並びにそれらの製造方法 | |
JP2013062472A (ja) | 半導体パッケージおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100302 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120528 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130213 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130325 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |