JP2008244277A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008244277A
JP2008244277A JP2007084725A JP2007084725A JP2008244277A JP 2008244277 A JP2008244277 A JP 2008244277A JP 2007084725 A JP2007084725 A JP 2007084725A JP 2007084725 A JP2007084725 A JP 2007084725A JP 2008244277 A JP2008244277 A JP 2008244277A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
conductive
bump
elastic modulus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007084725A
Other languages
English (en)
Other versions
JP5245270B2 (ja
Inventor
Akira Ouchi
明 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007084725A priority Critical patent/JP5245270B2/ja
Publication of JP2008244277A publication Critical patent/JP2008244277A/ja
Application granted granted Critical
Publication of JP5245270B2 publication Critical patent/JP5245270B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】接続信頼性が高いベアチップ又はチップサイズパッケージの実装構造及び実装方法を提供する。
【解決手段】半導体装置1の電極パッド3と配線基板2の電極パッド4との間は、表面が導電層9に覆われ且つ中心部が第3の樹脂8で形成された複数の導電粒子5と第2の樹脂10とからなる導電性樹脂バンプ7で接続されるとともに、半導体装置1と配線基板2との隙間が第1の樹脂6で封止されており、導電性樹脂バンプ7の弾性率よりも第1の樹脂6の弾性率が高い。
【選択図】図1

Description

本発明は、封止された半導体装置のうち、特にフリップチップ、CSPに関するものであり、高接続信頼性が必要な半導体装置の実装構造及び実装方法に関する。
電子機器の急速な発達に伴い、半導体装置にはこれまで以上に高機能化が求められるようになった。半導体装置の多機能化に伴い半導体装置の入出力端子数は増加し、また半導体装置を高速動作させるための配線長は短縮化が求められている。
こうした要求を実現するために開発された接続工法としてフリップチップ接続がある。フリップチップ接続は半導体装置の配線面のエリア上に接続パッドを設けることができるため多ピン化に適している。また、ワイヤボンディングやテープオートメイティッドボンディングのような他の半導体素子接続工法と比較し、引き出し線を必要としないため配線長の短縮化が可能である。
以上のような理由から電子機器に用いられる半導体素装置の実装には、フリップチップ接続を使用したものが増加している。
現在、フリップチップに使用される一般的なバンプ電極の材質としては、Auや半田等が用いられている。
半田の材質の例としてはSn−Pb共晶はんだがあるが、Sn−Pb共晶はんだに限定されず、たとえばSn−Pb(共晶を除く)、Sn−Ag、Sn−Cu、Sn−Sb、Sn−Zn、Sn−Biおよびこれら前記した材料に特定の添加元素をさらに加えた材料を挙げることができ、これらが適宜用いられる。
一方、フリップチップ接続される半導体素子の多くは、半導体装置−配線基板間の熱膨張差による応力を緩和するため、半導体装置−配線基板の隙間を樹脂封止することにより、接続信頼性を確保する必要がある。このような例として、特許文献1などがある。
他のバンプ電極材質の例としては、例えば特許文献2のように導電性樹脂バンプを使用したものがある。
特開平11−233558号公報 特開2000−332053号公報
前者の半田バンプを用いた従来例の場合、半導体装置−配線基板間の熱膨張差による応力を緩和するために樹脂封止を行うことで接続信頼性は高くなるが、半田バンプの弾性率の方が樹脂に比較してはるかに高い。例えばSn−3AG−0.5Cu半田の弾性率は約40GPaであるのに対し、エポキシ樹脂の弾性率は充填剤を混入して高弾性率化した場合でも10GPa程度である。
このため、弾性率の高い半田部分には応力が集中しやすくなるため高い応力となり、弾性率の低い樹脂部分は低い応力となる応力分布が発生する。つまり半導体装置と配線基板とをつなぐ電極部分には依然として高い応力が発生することとなり、場合によっては半田バンプにクラックが発生する等の不良を引き起こす原因となる。
半田バンプの接続信頼性を向上させるためには、樹脂部分の弾性率を上げる必要があるが、最も一般的な無機フィラーを混入する方法では、無機フィラーの混入量に限界があり、混入しすぎると、樹脂の粘度が異常に高くなる。このような場合には、樹脂の十分な流動性が確保できなくなり、半導体装置−配線基板間の樹脂封止自体が困難になるという問題がある。
後者の導電性樹脂バンプによって半導体装置と配線基板とを接続する構造の場合、導電性樹脂を使用することによる応力緩和効果は期待できるが、バンプ自体の接合強度が弱いため、低い応力であっても接合部が破壊されてしまい、十分な接続信頼性を確保することが困難であるという課題がある。樹脂の接続強度を向上させた場合は、良好な導電性の確保が難しく、十分な接合強度の確保と良好な導電性の確保との両立が困難であるという問題がある。
以上述べたように、フリップチップ接続は、高性能化に適した構造であるため、将来的に需要増が見込まれるが、高信頼性確保の課題が残っている。
本発明の目的は、フリップチップ接続やCSP接続において、重要な課題となっている高信頼の確保が可能となる半導体装置の実装構造及び実装方法を提供するものである。
上記目的を達成するため、本発明は、第1の態様として、導電性を有するバンプを介して半導体素子が配線基板と導通している半導体装置において、前記半導体素子と前記配線基板との間が第1の樹脂により封止され、前記第1の樹脂の弾性率が前記バンプの弾性率よりも大きく、前記バンプは複数の導電粒子と第2の樹脂からなり、前記導電粒子表面の少なくとも一部は少なくとも1層の導電物質層に覆われ、前記導電粒子の中心部は第3の樹脂からなることを特徴とする半導体装置を提供するものである。
以上の構成によれば、半導体装置と配線基板との熱膨張係数の差により熱応力が発生した場合でも、弾性率の高い第1の樹脂(絶縁樹脂)側に応力がかかりやすくなるため、導電性樹脂バンプ部分にかかる応力は小さくなり、その結果、導通部分であるバンプの寿命が長くなることから、高信頼性が確保可能となる。さらに導電性樹脂バンプの材料開発の課題として、低抵抗化と高密着強度との両立があるが、本実装構造を適用すれば、密着強度が低い導電性樹脂を使用した場合でも、熱応力のかかりやすい第1の樹脂の密着強度を強くすることで、高信頼性確保が可能となり、導電性樹脂バンプを使用した場合の課題であった高信頼性の確保と良好な導通の確保との両立が実現可能となる。さらに導電性樹脂バンプの弾性率を低くすることによる効果として、半導体装置と配線基板とを導電性樹脂バンプを介して接続後に不具合を確認した場合、第1の樹脂で封止する前であれば、導電性樹脂バンプがガラス転移温度以上になるように加熱して、導電性樹脂バンプの弾性率を可能な限り低くした状態として、半導体装置を取り外すことにより、配線基板や半導体装置を破壊することなくリペアすることが容易となる。さらに、導電性樹脂バンプのガラス転移点<第1の樹脂のガラス転移点の関係を付加することにより、温度条件に依存することなく、常に導電性樹脂バンプの弾性率<第1の樹脂の弾性率の関係を維持し、良好な状態を保つことが可能となる。
さらに、本発明では、導電性樹脂バンプの弾性率に大きく影響する導電粒子が第3の樹脂であるコアの樹脂物性に依存するため、導電粒子自体の物性が金属ではなく樹脂に近くなり低弾性な導電性樹脂バンプを実現できる。従って、導電性樹脂バンプの弾性率<第1の樹脂の弾性率の関係を容易に得ることが可能となる。
また、第3の樹脂の周りに導電層を設けた場合のバンプ形成手法として、1個の樹脂コアボールをバンプとして用いる方法があるが、本発明の多数の粒子を用いる場合と比較すると次の課題がある。
まず、1個の樹脂コアボールをバンプとして用いる方法の場合の一つ目の課題は、適用する半導体装置のピッチに合わせて、それぞれ専用のサイズの樹脂コアボールを用意しなければならず、バンプの製造コストがかかるという点である。
ピッチに対してバンプサイズのバランスが悪くなり、ピッチに対してバンプサイズが大きすぎる場合は、隣のバンプとショートする問題があり、ピッチに対してバンプサイズが小さすぎる場合は、接続信頼性が低下するという問題がある。
1個の樹脂コアボールをバンプとして用いる方法の場合の二つ目の課題は、バンプ形成性があげられる。本発明の場合、スクリーン印刷法を用いることによって樹脂コア粒子の入った導電性ペーストでバンプ形成することが可能であるが、1個の樹脂コアボールバンプの場合、個々のバンプをパッド上に整列させる必要があるため、バンプ形成コストの面でスクリーン印刷法の方が有利である。
本発明の第1の態様においては、前記第2の樹脂は前記導電物質層の酸化膜を除去する成分を含むことが好ましい。このような構成とすれば、導電粒子表面の導電層を溶融させて結合させる際に、第2の樹脂が持つ酸化膜除去作用によって導電層表面の酸化膜を除去可能となるため、導電粒子表面の安定した結合を実現することが可能となる。
本発明の第1の態様の上記のいずれの構成においても、前記第3の樹脂は熱硬化性樹脂であることが好ましい。このような構成とすれば、様々な温度条件下においても第3の樹脂が溶融することが無いため、常に安定した形状を保つことができる。従って導電粒子の表面が溶融して結合する状態においても、コアが安定していることにより導電粒子の配列および形状が大きく崩れることなく結合できるため、半導体装置と基板との間の導通確保が容易になる。
また、本発明の第1の態様の上記のいずれの構成においても、前記第2の樹脂にはナノ粒子が含まれていることが好ましい。このような構成とすれば、ナノ粒子による低融点化作用により、第2の樹脂の硬化時に導電粒子間の接合が可能となり、安定した導通特性を得ることが容易になる。
また、本発明の第1の態様の上記のいずれの構成においても、第1の樹脂には無機充填剤が混入されていることが好ましい。このような構成とすれば、第1の樹脂の弾性率をさらに向上させることができるため、本発明の効果をさらに引き出すことが可能となる。また、第1の樹脂単体の弾性率が導電性樹脂バンプの弾性率より低い場合でも、第1の樹脂に無機充填剤を添加し、第1の樹脂の弾性率を高くすることで、両者の関係を改善することが可能となる。
また、上記目的を達成するため、本発明は、第2の態様として、半導体素子の接続電極に導電性を有する第1のバンプを供給する工程と、配線基板の接続電極に導電性を有する第2のバンプを供給する工程と、前記半導体素子と前記配線基板を位置合わせして搭載する工程と、加熱により前記第1のバンプと前記第2のバンプに含まれる複数の導電粒子の少なくとも一部を覆う導電物質層が一時的に溶融し、隣接する導電粒子を導通させる工程と、を含む半導体装置の製造方法であって、前記第1の樹脂の硬化後の弾性率が前記第1のバンプおよび前記第2のバンプの硬化後の弾性率よりも大きいことを特徴とする半導体装置の製造方法を提供するものである。
本発明の第2の態様によれば、良好な導通状態であり、かつ導電性樹脂バンプの弾性率<第1の樹脂の弾性率である半導体装置の実装構造を実現できる。
本発明によれば、フリップチップ接続やCSP接続において、重要な課題となっている高信頼の確保が可能となる半導体装置の実装構造及び実装方法を提供できる。
フリップチップ実装工法を使った電子部品装置に関して、本発明を用いた実施の形態を示すが、適用する電子部品はCSP、BGA、ベアチップ等、いずれの形態でも良く特に限定されるものではない。
まず、本発明の半導体装置の実装構造の一例について、図1を用いて詳細に説明する。
半導体装置1の電極パッド3と配線基板2の電極パッド4との間は、導電性樹脂バンプ7で接続されており、半導体装置1と配線基板2との電気的接続を達成している。配線基板2の電極パッド4の一例としては銅配線の表面にニッケルメッキを施し、さらにその上に金メッキを形成した構造があげられる。
導電性樹脂バンプ7の基材となる第2の樹脂10は、アクリル樹脂、メラミン樹脂、エポキシ樹脂、ポリオレフィン樹脂、ポリウレタン樹脂、ポリカーボネート樹脂、ポリスチレン樹脂、ポリエーテル樹脂、ポリアミド樹脂、ポリイミド樹脂、フッ素樹脂、ポリエステル樹脂、フェノール樹脂、フルオレン樹脂、ベンゾシクロブテン樹脂、シリコーン樹脂等様々な材料があるが、特に限定されるものではなく、これらを1種あるいは2種以上組み合わせて用いることもできる。粘度、コスト、耐熱性、接着性等の面に優れるエポキシ樹脂が一般に用いられるが、25℃の室温において液状である樹脂が望ましい。
また、導電粒子の表面を溶融させる場合、この導電性樹脂バンプ7の基材となる第2の樹脂10に酸化膜除去作用を付加することで粒子同士の接合性を飛躍的に向上させることができ、有効である。第2の樹脂10にフラックス作用を与えるには、(メタ)アクリル酸、マレイン酸などの不飽和酸、蓚酸、マロン酸などの有機二酸、クエン酸などの有機酸をはじめ、炭化水素の側鎖に、ハロゲン基、水酸基、ニトリル基、ベンジル基、カルボキシル基等を少なくとも一つ添加すればよい。第2の樹脂10にこれらの添加剤を3〜10wt%(重量%)加えても良いし、他の方法としては、エポキシ樹脂の硬化剤と主剤との反応時に生成される上記物質を利用して、酸化膜除去を行うことも可能である。
導電粒子5の形状は、針状、球状、フレーク状等、さまざまであるが、特に限定されない。図1(b)に示すように、第3の樹脂(樹脂コア)8に導電層9が施された導電粒子を使用することで、通常、金属である導電粒子自体の物性を第3の樹脂8の物性に限りなく近づけることが可能となり、導電性樹脂バンプのさらなる低弾性化が実現できる。導電層9は、ニッケル、金、はんだ等の金属メッキが施されているものが一般的である。上記物質で、導電物質が溶融しない場合は、各導電粒子5の表面が第2の樹脂10の硬化収縮力により接触し導通を確保する。
また、導電粒子5の周囲の金属を溶融させて粒子間を結合させる場合は、はんだが適しており、材質の例としてはSn/Pb共晶はんだがあるが、Sn/Pb共晶はんだに限定されず、たとえばSn/Pb(共晶を除く)、Sn/Ag、Sn/Cu、Sn/Sb、Sn/Zn、Sn/Biおよびこれら列記した材料に特定の添加元素をさらに加えた材料を挙げることができ、これらを適宜用いることができる。この場合、導電性樹脂バンプ7中の微細な多数の導電粒子5が樹脂によって一体化しており、各粒子の表面の導電物質が少なくとも一時的に溶融して、各粒子間を結合し、再び硬化した状態となっている。従って導電粒子5の表面が溶融して各粒子間で結合するため、安定した導通を確保可能であるとともに、導電粒子5のコアを弾性率の低い物質にしておくことでバンプ自体の弾性率を低くすることが可能となる。さらに微細な多数の導電粒子5のそれぞれの表面層が結合しているため、多くの結合点を有することから各結合点に応力が分散されることで、結合点への応力集中を防ぐことが可能となり、高信頼性が確保できる。
導電粒子5のコアに用いる第3の樹脂8としては、メラミン樹脂、エポキシ樹脂、ポリオレフィン樹脂、ポリウレタン樹脂、ポリイミド樹脂、フッ素樹脂、ポリエステル樹脂、フェノール樹脂、シリコーン樹脂等があげられるが、熱硬化性樹脂であることがより好ましい。その理由は、様々な温度条件下においてもコアである第3の樹脂8が溶融することが無いため、常に安定した形状を保つことができるためである。従って導電粒子5の表面が溶融して結合する状態においても、コアが安定していることにより導電粒子5の配列及び形状が大きく崩れることなく結合できるため、半導体装置と基板間との導通確保が容易になる。さらに第3の樹脂8の周囲にメッキ等により、金属の導電層を形成する際に、層間の密着力を向上させる目的で第3の樹脂8の周囲を粗化させることが有効である。第3の樹脂8の周囲の導電層9は、例えば、第3の樹脂8の表面にCu層、Cu層の周囲にSn/Pbはんだ層のように2層以上形成しても良い。
導電粒子5の粒子径に関してもさまざまであるが、第3の樹脂8を有する導電粒子5の場合、平均粒径で10μm程度、周囲の導電層の厚さは1〜2μm程度が目安となる。ただし、バンプピッチが微細の場合には、粒径を小さくすることもある。さらに粒子径については、メインとなる導電粒子の他に金属ナノ粒子を第2の樹脂10に混在させることにより、ナノ粒子による低融点化作用により、第2の樹脂10の硬化時に導電粒子5間の接合が可能となり、安定した導通特性を得ることが容易になる。導電性樹脂バンプ7に添加されている導電粒子5の量に関しては、粒子形状や粒子材質、製造方法等により異なるので、一概に規定することはできないが、一例をあげるとすれば、樹脂に対する導電粒子の体積比率で考えた場合、40%程度であることが望ましい。金属ナノ粒子は、Agが一般的であるが特にこれに限定されない。サイズは、15nm以下が望ましい。添加量としては、5〜10wt%(重量%)程度が目安となる。
電極間を保護する第1の樹脂(絶縁樹脂)6に関しては、導電性樹脂バンプ7に比較して、硬化後の弾性率が大きいことが必要である。ガラス転移点についても導電性樹脂バンプ7のガラス転移点より高くしておくことが望ましい。これにより、樹脂のガラス転移温度を前後する条件で使用された場合でも、常に「導電性樹脂バンプ7の弾性率<第1の樹脂6の弾性率」の関係が維持されるため、温度条件に依存することなく、良好な状態を保つことが可能となる。
第1の樹脂6の材質については、上記の関係(導電性樹脂バンプ7の弾性率<第1の樹脂6の弾性率)を満たしていれば、導電性樹脂バンプ7に使用した第2の樹脂10と同系統のものを用いることが可能である。第1の樹脂6に対しては、導電性樹脂バンプ7との弾性率の差をさらに大きくするために、無機充填剤を混入するなどして、硬化後の弾性率を上昇させることができる。無機充填剤は、球状シリカが一般的であり、平均粒径は2〜3μmが一般的であるが、これに限定されない。無機充填剤の充填量については、導電性樹脂バンプ7の弾性率を上回るように調整するが、取り扱い上、65wt%(重量%)以下に抑えることが望ましい。
次に本発明の実装構造を実現するための実装方法の一例を図2を用いて、詳細に説明する。
まず、図2(a)に示すように、半導体装置1及び配線基板2を用意し、それぞれの電極パッド上に導電性樹脂バンプ7を形成する。このとき、半導体装置1側のバンプは完全に硬化させ、配線基板2側のバンプは、未硬化の状態にしておく。続いて、半導体装置1と配線基板2とを位置合わせし、加熱荷重を加えた状態で配線基板2側の導電性樹脂バンプ7を硬化させ、半導体装置1と配線基板2との電極間を接続する(図2(b))。この際の加熱条件は使用する樹脂の硬化特性に合わせる必要があり、エポキシ樹脂を使用する場合であれば、150〜200℃で硬化するのが一般的であるが、低反り化等を考慮し、150℃以下で硬化する場合もある。ここで良好な接続を得るための重要な点は、半導体装置1と配線基板2との反りを極力無くすことであり、反りがあると、半導体装置1と配線基板2間との隙間が一定に保たれないので、未接続となる不良が発生しやすい。反りを抑える手段としては、実装時の半導体装置1や配線基板2を強く吸引したり、搭載時に所定の荷重をかけることにより、反りを矯正する等の方法がある。
これらの対策は、配線基板2の導電性樹脂バンプ7を硬化中も実施しておくほうが望ましい。配線基板2の導電性樹脂バンプ7の硬化が完了し、半導体装置1と配線基板2との電気的接続が取れた後、半導体装置1と配線基板2との隙間に第1の樹脂6を毛細管現象を利用して充填し、第1の樹脂6を硬化することで、本発明の実装構造が完了する(図2(c))。このとき、「導電性樹脂バンプ7の弾性率<第1の樹脂6の弾性率」の関係が成り立っている。
以上は、半導体装置1側の導電性樹脂バンプ7を硬化させてから、実装する例を示したが、以下に半導体装置1側及び配線基板2側の導電性樹脂バンプ7が両方共に未硬化の場合の実装方法について説明する。
まず、図2(a)に示すように、半導体装置1及び配線基板2を用意し、それぞれの電極パッド上に導電性樹脂バンプ7を形成する。半導体装置1側のバンプ及び配線基板2側のバンプは、未硬化の状態にしておく。なお、図2では半導体装置1及び配線基板2の両方の電極パッド3、4上に導電性樹脂バンプ7を形成した例を示しているが、本実装方法の場合、半導体装置1または配線基板2のどちらか一方の電極パッド3、4のみに導電性樹脂バンプ7を形成した場合(図示せず)でも実装が可能となる。
次にこのまま半導体装置1の搭載を行う場合は、半導体装置1と配線基板2との位置合わせ後、マウンタの搭載高さ位置制御機能を使って、半導体装置1側のバンプと配線基板2側のバンプとが確実に接続し、かつバンプが潰れて隣同士のバンプがショートしない高さで保持したまま、少なくとも半導体装置1の自重で未硬化の導電性樹脂バンプ7が潰れなくなる程度まで導電性樹脂バンプ7の硬化を進める。
また、別の方法としては、半導体装置搭載時に半導体装置1の自重で未硬化のバンプが潰れない工夫をしておくことで、マウンタに高さ位置制御機能が無くても実装することが可能である。一例をあげると、導通を確保する必要がないパッド等に半導体装置1の自重を支えて高さの確保が可能なダミーバンプをあらかじめ形成しておけばよい。ダミ−バンプは荷重をかけた際に潰れなければ、金属、非金属にかかわらず使用可能である。
導電性樹脂バンプ7の硬化温度は150〜200℃が一般的であるが、導電粒子5表面の金属を溶融させて接続する場合には、その金属の溶融温度以上の温度で加熱して、導電粒子5間を結合させる必要がある。一例をあげると、Pb/Sn共晶はんだの場合は、融点が183℃であるため、200℃程度に加熱すると良い。
半導体装置1及び配線基板2の導電性樹脂バンプ7の硬化が完了し、半導体装置1と配線基板2との電気的接続が取れた後、半導体装置1と配線基板2との隙間に第1の樹脂6を毛細管現象を利用して充填し、第1の樹脂6を硬化することで、本発明の実装構造が完了する(図2(c))。
本方法については、半導体装置1側の電極パッド3と配線基板2側の電極パッド4との両方に導電性樹脂バンプ7を形成したほうが、半導体装置1側の導電性樹脂バンプ7と配線基板2側の導電性樹脂バンプ7との硬化が同時に行なわれるため、両バンプが一体化しやすくなり、良好な導通性能を得ることが容易になる。特に導電粒子5の周囲の導電物質が溶融する構造の場合、本実装方法を用いることで半導体装置1側及び配線基板2側のバンプの境界で粒子表面間の濡れ不良なく実装可能となるため、極めて低抵抗かつ低弾性のバンプ構造を実現することができる。
次に本発明の実装構造を実現する為の他の実装方法の一例を図3を用いて、詳細に説明する。
まず、図3(a)に示すように半導体装置1及び配線基板2を用意し、それぞれの電極パッド上に導電性樹脂バンプ7を形成する。このとき、半導体装置1側のバンプは完全に硬化させ、配線基板2側のバンプは、わずかに硬化を進めた状態にしておく。例えばエポキシ樹脂の場合の一例を述べると、150℃で1〜2分程度加熱しておく必要がある。
次に配線基板2上に第1の樹脂6を所定量塗布する(図3(b))。このとき、上記のように配線基板2側の導電性樹脂バンプ7の硬化を進める工程を実施しておかないと、配線基板1側の導電性樹脂バンプ7と第1の樹脂6とが混ざり合って、良好な接続ができない場合が多い。
続いて、半導体装置1と配線基板2とを位置合わせし、加熱荷重を加えた状態で第1の樹脂6、配線基板側の導電性樹脂バンプ7を硬化させ、半導体装置1と配線基板2との電極間を接続し、本発明の実装構造が完了する(図3(c))。このとき、「導電性樹脂バンプ7の弾性率<第1の樹脂6の弾性率」の関係が成り立っている。
この方法の場合、良好な導通状態であり、かつ導電性樹脂バンプ7の弾性率<第1の樹脂6の弾性率である半導体装置1の実装構造を実現できると同時に、LSIを搭載した時点で既に第1の樹脂で封止された状態になるため、組み立て工程中に発生した応力で接合部を破壊してしまうことを防げる。さらに配線基板2側に塗布した導電性樹脂の硬化を進めて樹脂の粘度差をつけてから、配線基板2上に絶縁性樹脂を塗布することで、導電性樹脂と絶縁性樹脂とが混ざり合うことを防ぐことが可能となる。
また、導電性樹脂バンプ7の弾性率<第1の樹脂6の弾性率の関係を満たすために第1の樹脂6の弾性率をさらに高くする方法としては、多量のシリカフィラーを第1の樹脂に混入することが一般的である。しかしその場合、第1の樹脂の粘度が上昇するため、半導体装置と基板の隙間に第1の樹脂を充填することが困難になり、この点がこの構造を得るための課題になるが、本実装方法を適用する場合には、あらかじめ配線基板2上に絶縁性樹脂を塗布して実装することで狭い隙間に高粘度の樹脂を充填する必要が無くなり、導電性樹脂バンプ7の弾性率<第1の樹脂6の弾性率の関係を満たした構造が容易に実現可能となる。
フリップチップやCSPのように、半導体装置1と配線基板2の電極3、4が向かい合って接続する場合、半導体装置1と配線基板2との熱膨張係数の差により熱応力が発生した場合でも、導電性樹脂バンプ7の弾性率<第1の樹脂6の弾性率の関係を満たした実装構造にすることで、高信頼性確保可能な実装構造を実現できる。その理由は、本構造の場合、弾性率の高い第1の樹脂6側に応力がかかりやすくなるため、弾性率の低い導電性樹脂バンプ7部分にかかる応力は小さくなるためである。その結果、導通部分であるバンプの寿命が長くなることから、高信頼性が確保可能となる。さらに導電性樹脂バンプ7の材料開発の課題として、低抵抗化と高密着強度との両立があるが、本実装構造を適用すれば、密着強度は低いが電導性に優れた導電性樹脂を使用した場合でも、熱応力のかかりやすい第1の樹脂6の密着強度を強くすることで、高信頼性確保が可能となり、導電性樹脂バンプ7を使用した場合の課題であった高信頼性の確保と良好な導通の確保との両立が実現可能となる。
なお、上記実施形態は本発明の好適な実施の一例であり、本発明はこれに限定されること無く様々な変形が可能である。
本発明の好適な実施の形態にかかる半導体装置の実装構造の断面構造及び樹脂コア粒子の断面構造を示す模式図である。 本発明の好適な実施の形態にかかる半導体装置の実装方法を示す模式図である。 本発明の好適な実施の形態にかかる半導体装置の他の実装方法を示す模式図である。
符号の説明
1 半導体装置
2 配線基板
3 電極パッド(LSI側)
4 電極パッド(配線基板側)
5 導電粒子
6 第1の樹脂(絶縁樹脂)
7 導電性樹脂バンプ
8 第3の樹脂(樹脂コア)
9 導電層
10 第2の樹脂(導電性樹脂を形成)

Claims (6)

  1. 導電性を有するバンプを介して半導体素子が配線基板と導通している半導体装置において、
    前記半導体素子と前記配線基板との間が第1の樹脂により封止され、
    前記第1の樹脂の弾性率が前記バンプの弾性率よりも大きく、
    前記バンプは、複数の導電粒子と第2の樹脂とからなり、
    前記導電粒子表面の少なくとも一部は少なくとも1層の導電物質層に覆われ、
    前記導電粒子の中心部は第3の樹脂からなることを特徴とする半導体装置。
  2. 前記第2の樹脂は、前記導電物質層の酸化膜を除去する成分を含むことを特徴とする請求項1記載の半導体装置。
  3. 前記第3の樹脂は、熱硬化性樹脂であることを特徴とする請求項1又は2記載の半導体装置。
  4. 前記第2の樹脂にはナノ粒子が含まれていることを特徴とする請求項1から3のいずれか1項記載の半導体装置。
  5. 前記第1の樹脂には、無機充填剤が混入されていることを特徴とする請求項1から4のいずれか1項記載の半導体装置。
  6. 半導体素子の接続電極に導電性を有する第1のバンプを供給する工程と、
    配線基板の接続電極に導電性を有する第2のバンプを供給する工程と、
    前記半導体素子と前記配線基板とを位置あわせして搭載する工程と、
    加熱により前記第1のバンプと前記第2バンプに含まれる複数の導電粒子の少なくとも一部を覆う導電物質層が一時的に溶融し、隣接する導電粒子を導通させる工程とを含む半導体装置の製造方法であって、
    前記第1の樹脂の硬化後の弾性率が前記第1のバンプ及び前記第2のバンプの硬化後の弾性率よりも大きいことを特徴とする半導体装置の製造方法。
JP2007084725A 2007-03-28 2007-03-28 半導体装置及びその製造方法 Expired - Fee Related JP5245270B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007084725A JP5245270B2 (ja) 2007-03-28 2007-03-28 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007084725A JP5245270B2 (ja) 2007-03-28 2007-03-28 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008244277A true JP2008244277A (ja) 2008-10-09
JP5245270B2 JP5245270B2 (ja) 2013-07-24

Family

ID=39915220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007084725A Expired - Fee Related JP5245270B2 (ja) 2007-03-28 2007-03-28 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5245270B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964334A (zh) * 2009-07-24 2011-02-02 株式会社村田制作所 半导体封装体及半导体封装模块
JP2020123635A (ja) * 2019-01-29 2020-08-13 Dic株式会社 半導体装置
CN116127905A (zh) * 2023-04-06 2023-05-16 之江实验室 用于设计基板的方法、基板及晶圆级芯粒集成结构

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817498A (ja) * 1994-06-30 1996-01-19 Ind Technol Res Inst 複合バンプ接合
JPH08330309A (ja) * 1995-05-31 1996-12-13 Matsushita Electric Ind Co Ltd バンプの形成方法
JPH10112474A (ja) * 1996-10-07 1998-04-28 Fujitsu Ltd 半導体装置、半導体装置の製造方法、接点の形成方法、および電子装置の製造方法
JPH10313022A (ja) * 1997-03-10 1998-11-24 Toshiba Corp 半導体装置
JPH11297878A (ja) * 1998-04-08 1999-10-29 Sumitomo Metal Mining Co Ltd ハンダバンプの形成方法
JP2000133680A (ja) * 1998-10-26 2000-05-12 Mitsui High Tec Inc 面実装用接合部材
JP2000332054A (ja) * 1999-05-19 2000-11-30 Toray Eng Co Ltd Icチップの実装方法
JP2000332167A (ja) * 1999-05-25 2000-11-30 Denso Corp 電子部品の実装方法
JP2001015677A (ja) * 1999-06-25 2001-01-19 Toshiba Corp 半導体装置
JP2001170798A (ja) * 1999-10-05 2001-06-26 Tdk Corp はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法
JP2001351947A (ja) * 2000-06-07 2001-12-21 Citizen Watch Co Ltd 半導体装置の製造方法およびその実装方法
JP2003160639A (ja) * 2001-11-27 2003-06-03 Matsushita Electric Works Ltd エポキシ樹脂組成物及び半導体装置
JP2004087965A (ja) * 2002-08-28 2004-03-18 Nagase Chemtex Corp フリップチップデバイス製造方法及び半導体実装用補強組成物
JP2004146694A (ja) * 2002-10-25 2004-05-20 Denso Corp 多層回路基板の製造方法およびそれにより製造される多層回路基板
JP2005167274A (ja) * 2005-01-21 2005-06-23 Seiko Epson Corp 半導体装置、半導体装置の製造方法並びに液晶表示装置
WO2006120997A1 (ja) * 2005-05-11 2006-11-16 Namiki Seimitsu Houseki Kabushikikaisha 円筒状コイル及びそれを用いた円筒型マイクロモータ
WO2006126564A1 (ja) * 2005-05-25 2006-11-30 Senju Metal Industry Co., Ltd 鉛フリーソルダペースト
JP2007053212A (ja) * 2005-08-17 2007-03-01 Denso Corp 回路基板の製造方法

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817498A (ja) * 1994-06-30 1996-01-19 Ind Technol Res Inst 複合バンプ接合
JPH08330309A (ja) * 1995-05-31 1996-12-13 Matsushita Electric Ind Co Ltd バンプの形成方法
JPH10112474A (ja) * 1996-10-07 1998-04-28 Fujitsu Ltd 半導体装置、半導体装置の製造方法、接点の形成方法、および電子装置の製造方法
JPH10313022A (ja) * 1997-03-10 1998-11-24 Toshiba Corp 半導体装置
JPH11297878A (ja) * 1998-04-08 1999-10-29 Sumitomo Metal Mining Co Ltd ハンダバンプの形成方法
JP2000133680A (ja) * 1998-10-26 2000-05-12 Mitsui High Tec Inc 面実装用接合部材
JP2000332054A (ja) * 1999-05-19 2000-11-30 Toray Eng Co Ltd Icチップの実装方法
JP2000332167A (ja) * 1999-05-25 2000-11-30 Denso Corp 電子部品の実装方法
JP2001015677A (ja) * 1999-06-25 2001-01-19 Toshiba Corp 半導体装置
JP2001170798A (ja) * 1999-10-05 2001-06-26 Tdk Corp はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法
JP2001351947A (ja) * 2000-06-07 2001-12-21 Citizen Watch Co Ltd 半導体装置の製造方法およびその実装方法
JP2003160639A (ja) * 2001-11-27 2003-06-03 Matsushita Electric Works Ltd エポキシ樹脂組成物及び半導体装置
JP2004087965A (ja) * 2002-08-28 2004-03-18 Nagase Chemtex Corp フリップチップデバイス製造方法及び半導体実装用補強組成物
JP2004146694A (ja) * 2002-10-25 2004-05-20 Denso Corp 多層回路基板の製造方法およびそれにより製造される多層回路基板
JP2005167274A (ja) * 2005-01-21 2005-06-23 Seiko Epson Corp 半導体装置、半導体装置の製造方法並びに液晶表示装置
WO2006120997A1 (ja) * 2005-05-11 2006-11-16 Namiki Seimitsu Houseki Kabushikikaisha 円筒状コイル及びそれを用いた円筒型マイクロモータ
WO2006126564A1 (ja) * 2005-05-25 2006-11-30 Senju Metal Industry Co., Ltd 鉛フリーソルダペースト
JP2007053212A (ja) * 2005-08-17 2007-03-01 Denso Corp 回路基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964334A (zh) * 2009-07-24 2011-02-02 株式会社村田制作所 半导体封装体及半导体封装模块
JP2020123635A (ja) * 2019-01-29 2020-08-13 Dic株式会社 半導体装置
CN116127905A (zh) * 2023-04-06 2023-05-16 之江实验室 用于设计基板的方法、基板及晶圆级芯粒集成结构

Also Published As

Publication number Publication date
JP5245270B2 (ja) 2013-07-24

Similar Documents

Publication Publication Date Title
JP3905100B2 (ja) 半導体装置とその製造方法
JP5510795B2 (ja) 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
JP4659262B2 (ja) 電子部品の実装方法及びペースト材料
US8580620B2 (en) Method of manufacturing semiconductor device
JP4477062B2 (ja) フリップチップ実装方法
KR20090052300A (ko) 전자 부품 실장용 접착제 및 전자 부품 실장 구조체
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
JP2008109009A (ja) 半導体装置の製造方法
JP2008218643A (ja) 半導体装置及びその製造方法
JPWO2008136419A1 (ja) 半導体装置及び製造方法並びにリペア方法
JP2010212655A (ja) 電子デバイスおよびその製造方法
JP4887997B2 (ja) 電子部品の実装方法
JP5569676B2 (ja) 電子部品の実装方法
JP2009099669A (ja) 電子部品の実装構造および実装方法
JP5562438B2 (ja) 電子部品実装体、電子部品、基板
KR102006637B1 (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
JP2009200067A (ja) 半導体チップおよび半導体装置
JP4887879B2 (ja) 電子部品の実装構造およびその製造方法
JP5245270B2 (ja) 半導体装置及びその製造方法
KR20010093705A (ko) 땜납 범프 형성 방법, 플립 칩 장착 방법과 장착구조체
JP5560713B2 (ja) 電子部品の実装方法等
JP2013031864A (ja) はんだボールおよびはんだボールを用いた半導体装置
JP5333220B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
JP5541157B2 (ja) 実装基板、及び基板、並びにそれらの製造方法
JP2013062472A (ja) 半導体パッケージおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100302

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20110919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130213

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130325

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees