JP2008241485A - Semiconductor integrated device and method of setting its mode - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor integrated device capable of increasing a total number of port terminals, a user can utilize, by switching a mode terminal prepared for changing a mode to a port terminal. <P>SOLUTION: The semiconductor integrated device includes: a key register composed of a nonvolatile memory which is set in a test mode when testing the semiconductor integrated device and records switching information written from a switching port terminal set in a user mode after the test is completed; and a mode switching part for selecting a set value used in the test mode recorded in a mode register part or a set value used in the user mode based on the switching information of the key register. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体集積装置におけるモード端子の削減方法の技術に関する。   The present invention relates to a technique of a mode terminal reduction method in a semiconductor integrated device.

近年、システムや装置などの制御を行う場合には、マイクロプロセッサやシングルチップマイコンなどの半導体集積装置を用いて制御を行うことが知られている。
図４に示す図は一般的なシングルチップマイコン４１のパッケージと内部ブロックを示した図である。図４（Ａ）は８ピンシングルチップマイコン４１の上面図を示している。実際のシングルチップマイコン４１は図４（Ａ）に示したような単純な構造ではないが、本例では説明のため簡単な構造を示す。本シングルチップマイコン４１はリセット端子（１ピン）、モード端子（２ピン）、ポート端子Ｂ（３ピン）、Ｖｃｃ端子（４ピン）、Ｖｓｓ端子（５ピン）、ポート端子Ｅ（６ピン）、ポート端子Ｄ（７ピン）、ポート端子Ｃ（８ピン）を備えている。リセット端子（１ピン）はシングルチップマイコンをハードリセットするときに用いる端子である。モード端子（２ピン）は試験モードとユーザーモードを切り替えるために用いる端子である。Ｖｃｃ端子（４ピン）とＶｓｓ端子（５ピン）は電源用の端子である。ポート端子Ｂ〜Ｅ端子（３ピン、８〜６ピン）は入力または出力ようのポート端子である。また、ポート端子はアドレス、データ用の端子として使用することができる。 2. Description of the Related Art In recent years, it is known to control a system or apparatus using a semiconductor integrated device such as a microprocessor or a single chip microcomputer.
The diagram shown in FIG. 4 is a diagram showing a package and internal blocks of a general single chip microcomputer 41. FIG. 4A shows a top view of the 8-pin single-chip microcomputer 41. The actual single-chip microcomputer 41 does not have a simple structure as shown in FIG. 4A, but in this example, a simple structure is shown for explanation. This single chip microcomputer 41 includes a reset terminal (1 pin), a mode terminal (2 pins), a port terminal B (3 pins), a Vcc terminal (4 pins), a Vss terminal (5 pins), a port terminal E (6 pins), A port terminal D (7 pins) and a port terminal C (8 pins) are provided. The reset terminal (1 pin) is a terminal used for hard resetting the single chip microcomputer. The mode terminal (pin 2) is a terminal used for switching between the test mode and the user mode. The Vcc terminal (4 pin) and the Vss terminal (5 pin) are power supply terminals. Port terminals B to E (3 pins, 8 to 6 pins) are input or output port terminals. The port terminal can be used as an address / data terminal.

図４（Ｂ）は図４（Ａ）の内部ブロックを示す図である。
シングルチップマイコン４１には、ＣＰＵ４２、メモリ４３（例えば、ＦＲＡＭ）、モード制御部４４などから構成され、それらはバス４７により接続されている。 FIG. 4B is a diagram showing the internal block of FIG.
The single chip microcomputer 41 includes a CPU 42, a memory 43 (for example, FRAM), a mode control unit 44, and the like, which are connected by a bus 47.

ＣＰＵ４２は演算処理を実行し、メモリ４３はプログラム（ソースコード）やデータを記録している。ＣＰＵ４２は必要に応じてメモリ４３にアクセスして演算処理を実行する。   The CPU 42 executes arithmetic processing, and the memory 43 records programs (source code) and data. The CPU 42 accesses the memory 43 as necessary to execute arithmetic processing.

モード制御部４４は、モードレジスタ部４５、ポート制御部４６から構成されている。
モードレジスタ部４５はモード端子（２ピン）から入力されるモード信号に基づいてユーザーモード信号と試験モード信号の出力を制御してＣＰＵ４２、メモリ４３などの各回路の設定を切り替えてシングルチップマイコンの状態を切り替える。 The mode control unit 44 includes a mode register unit 45 and a port control unit 46.
The mode register unit 45 controls the output of the user mode signal and the test mode signal based on the mode signal input from the mode terminal (pin 2), and switches the settings of each circuit such as the CPU 42, the memory 43, etc. Switch state.

ユーザーモードのときはポート端子Ｂ〜Ｅが使用可能となり、このポート端子が入出力可能端子になる。また、試験モードに設定されるとシングルチップマイコンは試験モードとなり検査（出荷前検査など）を行う際、テストプログラムを用いて検査を行うことが可能になる。
ポート制御部４６は、ポート端子Ｂ〜Ｅから入力される入力信号を制御して、各回路にバス４７を介して転送する。 In the user mode, the port terminals B to E can be used, and these port terminals become input / output enabled terminals. When the test mode is set, the single-chip microcomputer becomes the test mode, and when performing inspection (such as inspection before shipment), it is possible to perform inspection using a test program.
The port control unit 46 controls input signals input from the port terminals B to E and transfers them to each circuit via the bus 47.

特許文献１によれば、ＬＳＩテストモードを設定するテストモード・レジスタと、電気的消去可能なプログラマブルＲＯＭと、該電気的消去可能なプログラマブルＲＯＭにＬＳＩ外部より所定のデータを書き込む手段と、該電気的消去可能なプログラマブルＲＯＭ書き込みデータをシステム・リセット時に読み出し前記テストモード・レジスタの設定を行う手段と、該テストモード・レジスタにより内蔵ＲＯＭによるマイクロコンピュータの動作状態を内部バス介して汎用端子に選択して出力する手段とを有するテスト回路が提案されている。   According to Patent Document 1, a test mode register for setting an LSI test mode, an electrically erasable programmable ROM, means for writing predetermined data from outside the LSI to the electrically erasable programmable ROM, Means to read programmable ROM write data that can be erased automatically at system reset, and to set the test mode register, and to select the operation state of the microcomputer by the built-in ROM as a general-purpose terminal via the internal bus by the test mode register And a test circuit having a means for outputting the same.

特許文献２によれば、シリアルバスに適合した入出力インターフェイス回路を介して入出力される信号に対応した回路動作を行う内部回路を持つ半導体装置に、識別情報を格納させる不揮発性記憶回路を設け、かかる不揮発性記憶回路に格納された内部識別情報と、上記シリアルバスを介して供給される入力信号に含まれる外部識別情報とを比較回路により比較し、その一致検出信号により上記シリアルバスを介して引き続き供給される入力信号に応答する回路動作を行う制御回路により上記不揮発性記憶回路の内部情報の変更も含ませることによりデバイスアドレスの設定が可能な半導体装置と情報処理システムが提案されている。   According to Patent Document 2, a non-volatile memory circuit for storing identification information is provided in a semiconductor device having an internal circuit that performs a circuit operation corresponding to a signal input / output via an input / output interface circuit suitable for a serial bus. The comparison circuit compares the internal identification information stored in the nonvolatile memory circuit with the external identification information included in the input signal supplied via the serial bus, and the coincidence detection signal passes through the serial bus. There has been proposed a semiconductor device and an information processing system in which a device address can be set by including a change in internal information of the nonvolatile memory circuit by a control circuit that performs a circuit operation in response to an input signal that is subsequently supplied. .

しかしながら、特許文献１または２に記載されている提案や図４に示すようなシングルチップマイコンを用いて制御を行う場合、システムやシステムを構成する装置に備えられた各回路から送られてくる複数の制御信号をシングルチップマイコンに取り込み演算処理を実行し制御をする。そのため制御信号が多くなると一度に全ての制御信号をシングルチップマイコンに取り込むことができなくなる。入出力ポート端子が少ない場合、制御信号を取り込むために周辺回路を設けなければならなくなり、直接シングルチップマイコンに全ての制御信号を取り込むことができなくなるという問題がある。また、一般的に利用者は入出力用のポート端子を多く使用したいため、ユーザーモード時に無関係なモード端子などをポート端子として使用したいという要望がある。さらに、周辺回路などを備えると回路面積が大きくなるという問題がある。
特開平４−２３７３３９号公報 特開２００２−２３６６１１号公報 However, when control is performed using the proposal described in Patent Document 1 or 2 or a single-chip microcomputer as shown in FIG. 4, a plurality of systems are sent from each circuit provided in the system and the devices constituting the system. The control signal is taken into a single-chip microcomputer, the arithmetic processing is executed, and control is performed. For this reason, when the number of control signals increases, it becomes impossible to fetch all the control signals into the single chip microcomputer at a time. When the number of input / output port terminals is small, a peripheral circuit must be provided in order to capture control signals, and there is a problem that all control signals cannot be directly captured in a single chip microcomputer. In general, since a user wants to use many input / output port terminals, there is a demand to use an unrelated mode terminal as a port terminal in the user mode. Furthermore, if a peripheral circuit is provided, there is a problem that the circuit area increases.
JP-A-4-237339 JP 2002-236611 A

本発明は上記のような実情に鑑みてなされたものであり、モード変更用に用意されたモード端子をポート端子に切り替えることで利用者が利用できるポート端子の総数を増やせる半導体集積装置を提供することを目的とする。   The present invention has been made in view of the above circumstances, and provides a semiconductor integrated device capable of increasing the total number of port terminals that can be used by a user by switching mode terminals prepared for mode change to port terminals. For the purpose.

本発明の態様のひとつである半導体集積装置の試験をするときには試験モードに設定され、前記試験が完了したのちはユーザーモードに設定さる切り替え用ポート端子から書込まれる切り替え情報を記録するキーレジスタと、前記キーレジスタの切り替え情報に基づいて前記試験モードのときに用いる設定値または前記ユーザーモードのときに用いる設定値を選択するモード切り替え部と、を具備する。   A key register that records switching information written from a switching port terminal that is set to a test mode when testing a semiconductor integrated device that is one aspect of the present invention and is set to a user mode after the test is completed; A mode switching unit that selects a setting value used in the test mode or a setting value used in the user mode based on the switching information of the key register.

好ましくは、前記試験モードから前記ユーザーモードに移行するために前記切り替え用ポート端子から予め決められたユーザーモード切り替えコードを入力して前記キーレジスタの切り替え情報を書き換えるコード解析部を備えてもよい。   Preferably, in order to shift from the test mode to the user mode, a code analysis unit may be provided which inputs a predetermined user mode switching code from the switching port terminal and rewrites the key register switching information.

好ましくは、前記コード解析部は、リセット端子から入力されるリセット信号を検出するとともに、前記切り替え用ポート端子から入力される試験モード切り替えコードを検出したときに、前記ユーザーモードから前記試験モードに移行するために前記キーレジスタの切り替え情報を試験モードの設定に書き換えてもよい。   Preferably, the code analysis unit detects a reset signal input from a reset terminal and shifts from the user mode to the test mode when detecting a test mode switching code input from the switching port terminal. Therefore, the key register switching information may be rewritten to the test mode setting.

好ましくは、前記キーレジスタは、データメモリまたはプログラムメモリ上のアドレスに割り付けてもよい。
好ましくは、前記キーレジスタは、Ｉ／Ｏメモリ上のアドレスに割り付けてもよい。 Preferably, the key register may be assigned to an address on a data memory or a program memory.
Preferably, the key register may be assigned to an address on the I / O memory.

上記構成により、モード端子としてしか利用者が使用できなかった端子をポート端子として利用者が使える端子とすることができる。
また、本発明である半導体集積装置の試験をするときには試験モードに設定され、前記試験が完了したのちはユーザーモードに設定される切り替え用ポート端子から書込まれる切り替え情報をキーレジスタに記録し、前記キーレジスタの切り替え情報に基づいて前記試験モードのときに用いる設定値または前記ユーザーモードのときに用いる設定値を選択してモード切り替えをする。 With the above configuration, a terminal that can be used only by the user as a mode terminal can be used as a port terminal by the user.
Also, when testing the semiconductor integrated device of the present invention, the test mode is set, and after the test is completed, the switching information written from the switching port terminal set to the user mode is recorded in the key register, Based on the switching information of the key register, the setting value used in the test mode or the setting value used in the user mode is selected to switch the mode.

好ましくは、前記試験モードから前記ユーザーモードに移行するために前記切り替え用ポート端子から予め決められたユーザーモード切り替えコードを入力して前記キーレジスタの切り替え情報を書き換えてもよい。   Preferably, in order to shift from the test mode to the user mode, a predetermined user mode switching code may be input from the switching port terminal to rewrite the key register switching information.

好ましくは、リセット端子から入力されるリセット信号を検出するとともに、前記切り替え用ポート端子から入力される試験モード切り替えコードを検出したときに、前記ユーザーモードから前記試験モードに移行するために前記キーレジスタの切り替え情報を試験モードの設定に書き換えてもよい。   Preferably, the key register detects a reset signal input from a reset terminal and shifts from the user mode to the test mode when a test mode switching code input from the switching port terminal is detected. The switching information may be rewritten to the test mode setting.

本発明によれば、モード変更用に用意されたモード端子をポート端子に切り替えることで利用者が利用できるポートの総数を増やすことができる。   ADVANTAGE OF THE INVENTION According to this invention, the total number of the ports which a user can utilize can be increased by switching the mode terminal prepared for mode change to a port terminal.

以下図面に基づいて、本発明の実施形態について詳細を説明する。
（実施例１）
図１に示す図は一般的なシングルチップマイコン１（半導体集積装置）のパッケージと内部ブロックを示した図である。図１（Ａ）は８ピンシングルチップマイコン１の上面図を示している。実際のシングルチップマイコン１は図１（Ｂ）に示したような単純な構造ではないが、本例では説明のため簡単な構造を示す。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
Example 1
1 is a diagram showing a package and internal blocks of a general single-chip microcomputer 1 (semiconductor integrated device). FIG. 1A shows a top view of the 8-pin single-chip microcomputer 1. The actual single-chip microcomputer 1 does not have a simple structure as shown in FIG. 1B, but in this example, a simple structure is shown for explanation.

シングルチップマイコン１はリセット端子（１ピン）、ポートＡ端子（２ピン）、ポート端子Ｂ（３ピン）、Ｖｃｃ端子（４ピン）、Ｖｓｓ端子（５ピン）、ポート端子Ｅ（６ピン）、ポート端子Ｄ（７ピン）、ポート端子Ｃ（８ピン）を備えている。リセット端子（１ピン）はシングルチップマイコンをハードリセットするときに用いる端子である。図１ではモード制御部４にしか接続されていないが実際にはシングルチップマイコンのリセット信号を必要とする各回路に接続されている。Ｖｃｃ端子（４ピン）とＶｓｓ端子（５ピン）は電源用の端子である。ポート端子Ａ〜Ｅ端子（２、３ピン、８〜６ピン）は入力または出力用のポート端子である。また、ポート端子はアドレス、データ用の端子として使用することができる。
ポート端子Ａは、試験モードとユーザーモードで用途が変更され切り替え用ポート端子である。 The single-chip microcomputer 1 includes a reset terminal (1 pin), a port A terminal (2 pins), a port terminal B (3 pins), a Vcc terminal (4 pins), a Vss terminal (5 pins), a port terminal E (6 pins), A port terminal D (7 pins) and a port terminal C (8 pins) are provided. The reset terminal (1 pin) is a terminal used for hard resetting the single chip microcomputer. In FIG. 1, it is connected only to the mode control unit 4, but is actually connected to each circuit that requires a reset signal of a single chip microcomputer. The Vcc terminal (4 pin) and the Vss terminal (5 pin) are power supply terminals. Port terminals A to E (2, 3 pins, 8 to 6 pins) are input or output port terminals. The port terminal can be used as an address / data terminal.
The port terminal A is a switching port terminal whose usage is changed between the test mode and the user mode.

図１（Ｂ）は図１（Ａ）の内部ブロックを示す図である。
シングルチップマイコン１には、ＣＰＵ２、メモリ３（例えば、ＦＲＡＭ）、モード制御部４などから構成され、それらはバス７により接続されている。
ＣＰＵ２は、演算処理を実行し、メモリ３に記録されているプログラム（ソースコード）やデータに必要に応じてアクセスして演算処理を実行する。 FIG. 1B is a diagram showing the internal block of FIG.
The single chip microcomputer 1 includes a CPU 2, a memory 3 (for example, FRAM), a mode control unit 4, and the like, which are connected by a bus 7.
The CPU 2 executes arithmetic processing, accesses the program (source code) and data recorded in the memory 3 as necessary, and executes arithmetic processing.

モード制御部４は、モードレジスタ部５、ポート制御部６、モード切り替え部８、キーレジスタ９などから構成されている。
モードレジスタ部５は、ユーザーモード用と試験モード用の各回路で必要な設定値を記録している。 The mode control unit 4 includes a mode register unit 5, a port control unit 6, a mode switching unit 8, a key register 9, and the like.
The mode register unit 5 records setting values necessary for each circuit for the user mode and the test mode.

ポート制御部６は、ユーザーモード時はポート端子Ａ〜Ｅから入力される入力信号を制御して、各回路にバス７を介して転送するとともに、各回路からシングルチップマイコン１の外部へ出力信号を出力する制御する。また、試験時はポート端子Ｂ〜Ｅの信号を制御する。   In the user mode, the port control unit 6 controls input signals input from the port terminals A to E, transfers them to each circuit via the bus 7, and outputs signals from each circuit to the outside of the single chip microcomputer 1. Control to output. In the test, the signals of the port terminals B to E are controlled.

キーレジスタ９はメモリ（不揮発性メモリなど）により構成される。そのメモリには切り替え用ポート端子から書込まれる切り替え情報が記録されている。切り替え情報はシングルチップマイコンの試験をするときには試験モードに設定され、試験が完了したのちはユーザーモードに設定される。   The key register 9 is configured by a memory (nonvolatile memory or the like). In the memory, switching information written from the switching port terminal is recorded. The switching information is set to the test mode when testing the single chip microcomputer, and is set to the user mode after the test is completed.

モード切り替え部８は、キーレジスタ９の切り替え情報に基づいてモードレジスタ部５に記録されている試験モードのときに用いる設定値またはユーザーモードのときに用いる設定値を選択する。   The mode switching unit 8 selects a setting value used in the test mode or a setting value used in the user mode recorded in the mode register unit 5 based on the switching information of the key register 9.

次にシングルチップマイコン１の動作について説明する。
ポート端子Ａ（２ピン：切り替え用ポート端子）から入力される切り替え信号の内容に基づいてキーレジスタ９にモード設定をする。そのキーレジスタ９の設定内容によってモード切り替え部８の経路を切り替えユーザーモード信号と試験モード信号の出力を制御してＣＰＵ２、メモリ３などの各回路の設定を切り替えてシングルチップマイコンの状態を切り替える。 Next, the operation of the single chip microcomputer 1 will be described.
A mode is set in the key register 9 based on the content of the switching signal input from the port terminal A (2 pin: switching port terminal). The path of the mode switching unit 8 is switched according to the setting contents of the key register 9, the output of the user mode signal and the test mode signal is controlled, and the settings of the circuits such as the CPU 2 and the memory 3 are switched to switch the state of the single chip microcomputer.

ユーザーモードのときはポート端子Ａ〜Ｅが使用可能となり、ポート端子Ａ〜Ｅが入出力可能端子になる。また、試験モードに設定されるとシングルチップマイコンは試験モードとなり検査（出荷前検査など）を行う際、テストプログラムを用いて検査を行うことが可能になる。   In the user mode, the port terminals A to E can be used, and the port terminals A to E become input / output enable terminals. When the test mode is set, the single-chip microcomputer becomes the test mode, and when performing inspection (such as inspection before shipment), it is possible to perform inspection using a test program.

図１に示したシングルチップマイコン１の場合、製造された直後キーレジスタ９には何も書込みがされていない状態であり、試験モードの状態である。また、モード切り替え部８も試験モード信号（設定値）を選択する状態になっている。この状態において、テストプログラムなどを用いて検査を行う。   In the case of the single chip microcomputer 1 shown in FIG. 1, nothing is written in the key register 9 immediately after being manufactured, which is a test mode state. The mode switching unit 8 is also in a state of selecting a test mode signal (set value). In this state, an inspection is performed using a test program or the like.

また、試験時、ポート端子Ａ（切り替え用ポート端子）はモード端子として使用するためポート端子Ｂ〜Ｅを用いて試験を行う。
試験が完了するとテストプログラムに従いポート端子Ａからキーレジスタ９にモード切り替えを行うための信号が送信される。キーレジスタ９の内容が試験モードの設定からユーザーモードに変更されると、モード切り替え部８もユーザーモード側に切り替えられる。その結果、モードレジスタ部５からユーザーモードの設定値が選択され各回路にユーザーモード信号が送られる。ユーザーモード信号を受信した各回路はユーザーモード設定になる。 At the time of the test, the port terminal A (switching port terminal) is used as a mode terminal, and therefore, the test is performed using the port terminals B to E.
When the test is completed, a signal for mode switching is transmitted from the port terminal A to the key register 9 according to the test program. When the contents of the key register 9 are changed from the test mode setting to the user mode, the mode switching unit 8 is also switched to the user mode side. As a result, the set value of the user mode is selected from the mode register unit 5 and a user mode signal is sent to each circuit. Each circuit that receives the user mode signal is set to the user mode.

上記のように構成することにより、モード変更用に用意されたモード端子をポート端子に切り替えることで利用者が利用できるポート端子の総数を増やすことができる。
また、ポート端子は入力専用ポートでもよいし、入出力ポートとして使用してもよい。 By configuring as described above, the total number of port terminals that can be used by the user can be increased by switching the mode terminals prepared for mode change to port terminals.
The port terminal may be an input-only port or may be used as an input / output port.

また、キーレジスタ９はメモリ３（データメモリまたはプログラムメモリ上）にアドレスを割り当てもよいし、Ｉ／Ｏメモリなどを利用してもよい。この場合、切り替え情報を記録しているメモリにユーザーが簡単にアクセスできないようにしておく必要がある。   The key register 9 may assign an address to the memory 3 (on the data memory or the program memory), or may use an I / O memory or the like. In this case, it is necessary to prevent the user from easily accessing the memory storing the switching information.

（実施例２）
図２は図１（Ａ）（Ｂ）に示したシングルチップマイコン１にコード解析部１０を設けた場合の内部ブロックを示す図である。
図２に示すマイクロシングルチップマイコン１はリセット端子（１ピン）、ポートＡ端子（２ピン）、ポート端子Ｂ（３ピン）、Ｖｃｃ端子（４ピン）、Ｖｓｓ端子（５ピン）、ポート端子Ｅ（６ピン）、ポート端子Ｄ（７ピン）、ポート端子Ｃ（８ピン）を備えている。リセット端子（１ピン）、Ｖｃｃ端子（４ピン）、Ｖｓｓ端子（５ピン）、ポート端子Ｂ〜Ｅ端子（３ピン、８〜６ピン）は実施例１と同じ機能である。 (Example 2)
FIG. 2 is a diagram showing an internal block when the code analysis unit 10 is provided in the single chip microcomputer 1 shown in FIGS.
2 includes a reset terminal (1 pin), a port A terminal (2 pins), a port terminal B (3 pins), a Vcc terminal (4 pins), a Vss terminal (5 pins), and a port terminal E. (6 pins), port terminal D (7 pins), and port terminal C (8 pins). The reset terminal (1 pin), the Vcc terminal (4 pin), the Vss terminal (5 pin), and the port terminals B to E terminals (3 pins and 8 to 6 pins) have the same functions as in the first embodiment.

ポート端子Ａは、試験モードとユーザーモードで用途が変更され切り替え用ポート端子であるとともに、さらに試験終了後、ユーザーモードから再度試験モードにする場合にキーレジスタの内容を書き換える機能を備えている。   The port terminal A is a switching port terminal whose usage is changed between the test mode and the user mode, and further has a function of rewriting the contents of the key register when the test mode is changed from the user mode to the test mode after the end of the test.

シングルチップマイコン１の構成は実施例１同様、ＣＰＵ２、メモリ３（例えば、ＦＲＡＭ）、モード制御部４などから構成され、それらはバス７により接続されている。
ＣＰＵ２は、演算処理を実行し、メモリ３に記録されているプログラム（ソースコード）やデータに必要に応じてアクセスして演算処理を実行する。 The configuration of the single chip microcomputer 1 is composed of a CPU 2, a memory 3 (for example, FRAM), a mode control unit 4 and the like as in the first embodiment, and these are connected by a bus 7.
The CPU 2 executes arithmetic processing, accesses the program (source code) and data recorded in the memory 3 as necessary, and executes arithmetic processing.

モード制御部４は、モードレジスタ部５、ポート制御部６、モード切り替え部８、キーレジスタ９、コード解析部１０などから構成されている。
モードレジスタ部５は、ユーザーモード用と試験モード用の各回路で必要な設定値を記録している。 The mode control unit 4 includes a mode register unit 5, a port control unit 6, a mode switching unit 8, a key register 9, a code analysis unit 10, and the like.
The mode register unit 5 records setting values necessary for each circuit for the user mode and the test mode.

ポート制御部６は、ポート端子Ａ〜Ｅの入力端子から入力される入力信号を制御して、各回路にバス７を介して転送するとともに、各回路からシングルチップマイコン１の外部へ出力信号を出力端子から出力する制御を行う。実施例２の場合は、ユーザーモードでも試験モードでもポート端子Ａ〜Ｅが使用可能となり、ポート端子Ａ〜Ｅが入出力可能な端子になる。   The port control unit 6 controls input signals input from the input terminals of the port terminals A to E, transfers them to each circuit via the bus 7, and outputs an output signal from each circuit to the outside of the single chip microcomputer 1. Controls output from the output terminal. In the case of the second embodiment, the port terminals A to E can be used in both the user mode and the test mode, and the port terminals A to E are input / output terminals.

キーレジスタ９は、メモリ（不揮発性メモリなど）により構成され、シングルチップマイコン１の試験をするときには試験モードに設定され、試験が完了したのちはユーザーモードに設定される切り替え用ポート端子（ポート端子Ａ）からコード解析部１０を介して切り替えコードが入力され、そのコードに基づいて切り替え情報が書き換えられる。   The key register 9 is composed of a memory (non-volatile memory or the like), and is set to a test mode when testing the single chip microcomputer 1 and is set to a user mode after the test is completed (port terminal) A switching code is input from A) via the code analyzing unit 10, and the switching information is rewritten based on the code.

モード切り替え部８は、実施例１と同様キーレジスタ９の切り替え情報に基づいてモードレジスタ部５に記録されている試験モードのときに用いる設定値またはユーザーモードのときに用いる設定値を選択してシングルチップマイコンのモード状態を切り替える。   The mode switching unit 8 selects the setting value used in the test mode or the setting value used in the user mode recorded in the mode register unit 5 based on the switching information of the key register 9 as in the first embodiment. Switches the mode state of a single chip microcomputer.

コード解析部１０は、試験モードからユーザーモードに切り替えるために切り替え用ポート端子から予め決められたユーザーモード切り替えコードを入力し、そのモード切り替えコードに基づきキーレジスタ９の切り替え情報を書き換える。   The code analysis unit 10 inputs a predetermined user mode switching code from the switching port terminal in order to switch from the test mode to the user mode, and rewrites the switching information of the key register 9 based on the mode switching code.

また、コード解析部１０は、リセット端子から入力されるリセット信号を検出するとともに、切り替え用ポート端子から入力される試験モード切り替えコードを検出したときに、ユーザーモードから試験モードに移行するためにキーレジスタ９の切り替え情報を試験モードの設定に書き換える。   The code analysis unit 10 detects a reset signal input from the reset terminal, and detects a test mode switching code input from the switching port terminal, so that a key is used to shift from the user mode to the test mode. The switching information of the register 9 is rewritten to the test mode setting.

なお、試験モードからユーザーモードに移行する場合に、ユーザーモード切り替えコードを用意しておき、リセット端子から入力されるリセット信号を検出するとともに、切り替え用ポート端子から入力されるユーザーモード切り替えコードを検出したときに移行してもよい。   When shifting from the test mode to the user mode, prepare a user mode switching code to detect the reset signal input from the reset terminal and the user mode switching code input from the switching port terminal. You may move when you do.

上記構成により、ポート端子Ａ（２ピン：切り替え用ポート端子）から入力される切り替えコードの内容に基づいてモード設定されたキーレジスタ９の設定内容によってモード切り替え部８に経路を切り替えユーザーモード信号と試験モード信号を制御してＣＰＵ２、メモリ３などの各回路の設定を切り替えてシングルチップマイコン１のモード状態を切り替える。   With the above configuration, the path is switched to the mode switching unit 8 according to the setting contents of the key register 9 set based on the contents of the switching code input from the port terminal A (2 pins: switching port terminal) and the user mode signal. The test mode signal is controlled to switch the setting of each circuit such as the CPU 2 and the memory 3 to switch the mode state of the single chip microcomputer 1.

図３に示すタイムチャートにより動作を説明する。
図３に示すタイムチャートは、上から（１）リセット端子の信号波形、（２）切り替え用ポート端子の入力波形、（３）キーレジスタ９の切り替え情報、（４）モード切り替え部８の状態を示す波形を示している。 The operation will be described with reference to the time chart shown in FIG.
The time chart shown in FIG. 3 shows (1) the signal waveform of the reset terminal, (2) the input waveform of the switching port terminal, (3) the switching information of the key register 9, and (4) the state of the mode switching unit 8. The waveform shown is shown.

Ｔ１の期間は、ユーザーモードで運用されている期間である。本シングルチップマイコンのリセットはローアクティブである。よって、運用時はリセット端子には「Ｈ」（Ｈはハイレベルの信号を示す）の信号が入力されている。（２）切り替え用ポート端子の波形は「Ｌ」（Ｌはローレベルの信号を示す）の信号が入力されている状態である。この例では「Ｌ」であるが「Ｈ」の信号が入力されていてもよい。（３）キーレジスタの切り替え情報は、製造後、電源投入時には試験モードになり「００００００００」が書き込まれる。試験モードからユーザーモードへ書き換えが完了すると切り替え情報は「０００００００１」が書き込まれている。上記のようにユーザーモードを定義しているので、運用時は、「０００００００１」が書込まれた状態となっている。（４）モード切り替え部の状態はユーザーモードを選択している（「Ｌ」がユーザーモード、「Ｈ」が試験モード）。   The period of T1 is a period operated in the user mode. The reset of this single chip microcomputer is low active. Therefore, during operation, a signal “H” (H indicates a high level signal) is input to the reset terminal. (2) The waveform of the switching port terminal is in a state where a signal of “L” (L indicates a low level signal) is input. In this example, the signal is “L”, but an “H” signal may be input. (3) The key register switching information is set to the test mode when the power is turned on after manufacturing, and “00000000” is written. When rewriting from the test mode to the user mode is completed, “00000001” is written in the switching information. Since the user mode is defined as described above, “00000001” is written during operation. (4) The mode switching unit is in the user mode (“L” is the user mode and “H” is the test mode).

Ｔ２の期間では、コード解析部１０がリセット信号を検出する。（１）リセット端子の信号波形が「Ｈ」から「Ｌ」に変化する。
Ｔ３の期間では、リセット信号を検出してかつ、切り替え用ポートから所定のコードが検出される。（２）切り替え用ポート端子の入力波形に試験モード用の切り替えコードが連続してコード解析部１０へ入力される。このとき、リセット信号の時間も予め設定しておき、その時間以上のリセット信号が入力されないと検出を無効としてもよい。 In the period T2, the code analysis unit 10 detects a reset signal. (1) The signal waveform at the reset terminal changes from “H” to “L”.
In the period T3, a reset signal is detected and a predetermined code is detected from the switching port. (2) The test mode switching code is continuously input to the code analysis unit 10 in the input waveform of the switching port terminal. At this time, the reset signal time may be set in advance, and detection may be invalidated if a reset signal longer than that time is not input.

Ｔ４の期間では、試験モード切り替えコードがコード解析部１０で解析され、所定のコードであることが判定され、キーレジスタ９の切り替え情報をユーザーモードから試験モードに書き換える。それにともない（４）モード切り替え部の状態は試験モードが選択される（「Ｈ」が試験モード）。   In the period of T4, the test mode switching code is analyzed by the code analyzing unit 10, it is determined that the code is a predetermined code, and the switching information of the key register 9 is rewritten from the user mode to the test mode. Accordingly, the test mode is selected as the state of the mode switching unit (“H” is the test mode).

Ｔ５の期間では（１）リセット端子の信号波形が「Ｌ」から「Ｈ」に変化する。
このようにコード解析部１０を設けることで、出荷時はユーザーモードにしかならなくなり、再試験や返却された場合でも試験モードに戻すことができるため再検査が可能となる。 During the period T5, (1) the signal waveform at the reset terminal changes from “L” to “H”.
By providing the code analysis unit 10 in this way, only the user mode is set at the time of shipment, and even when retesting or returning, the test mode can be returned to allow retesting.

なお、実施例２ではリセット信号の検出をしているが、リセット信号以外でも使用できる信号があれば特に限定するものではない。
また、切り替え用ポート端子はトーと端子Ａのみで説明したが、複数個用意してもかまわない。さらに、複数のポート端子からパラレルに切り替えコードを入力してもかまわない。 Although the reset signal is detected in the second embodiment, there is no particular limitation as long as there is a signal that can be used other than the reset signal.
Further, although the switching port terminal has been described only with the toe and the terminal A, a plurality of switching port terminals may be prepared. Furthermore, switching codes may be input in parallel from a plurality of port terminals.

また、キーレジスタ９は、メモリ３（データメモリまたはプログラムメモリ上）にアドレスを割り付けてもよい。また、キーレジスタ９は、Ｉ／Ｏメモリ上のアドレスに割り付けることができる。
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない
範囲内で種々の改良、変更が可能である。 The key register 9 may assign an address to the memory 3 (on the data memory or the program memory). The key register 9 can be assigned to an address on the I / O memory.
The present invention is not limited to the above-described embodiment, and various improvements and modifications can be made without departing from the gist of the present invention.

（付記１）
半導体集積装置の試験をするときには試験モードに設定され、前記試験が完了したのちはユーザーモードに設定される切り替え用ポート端子と、
前記切り替え用ポート端子から書込まれる切り替え情報を記録するキーレジスタと、
前記キーレジスタの切り替え情報に基づいて前記試験モードのときに用いる設定値または前記ユーザーモードのときに用いる設定値を選択するモード切り替え部と、
を具備することを特徴とする半導体集積装置。 (Appendix 1)
When testing a semiconductor integrated device, it is set to a test mode, and after completion of the test, a switching port terminal set to a user mode,
A key register for recording switching information written from the switching port terminal;
A mode switching unit for selecting a setting value used in the test mode or a setting value used in the user mode based on the switching information of the key register;
A semiconductor integrated device comprising:

（付記２）
前記試験モードから前記ユーザーモードに移行するために前記切り替え用ポート端子から予め決められたユーザーモード切り替えコードを入力して前記キーレジスタの切り替え情報を書き換えるコード解析部を備えることを特徴とする付記１に記載の半導体集積装置。 (Appendix 2)
Supplementary note 1 further comprising a code analysis unit that inputs a predetermined user mode switching code from the switching port terminal and rewrites switching information of the key register in order to shift from the test mode to the user mode. The semiconductor integrated device described in 1.

（付記３）
前記コード解析部は、リセット端子から入力されるリセット信号を検出するとともに、前記切り替え用ポート端子から入力される試験モード切り替えコードを検出したときに、前記ユーザーモードから前記試験モードに移行するために前記キーレジスタの切り替え情報を試験モードの設定に書き換えることを特徴とする付記２に記載の半導体集積装置。 (Appendix 3)
The code analysis unit detects a reset signal input from a reset terminal, and detects a test mode switching code input from the switching port terminal to shift from the user mode to the test mode. The semiconductor integrated device according to appendix 2, wherein the key register switching information is rewritten to a test mode setting.

（付記４）
半導体集積装置の試験をするときには試験モードに設定され、前記試験が完了したのちはユーザーモードに設定される切り替え用ポート端子から書込まれる切り替え情報をキーレジスタに記録し、
前記キーレジスタの切り替え情報に基づいて前記試験モードのときに用いる設定値または前記ユーザーモードのときに用いる設定値を選択してモード切り替えをする、
ことを特徴とする半導体集積装置のモード設定方法。 (Appendix 4)
When testing the semiconductor integrated device, the test mode is set, and after the test is completed, the switching information written from the switching port terminal set to the user mode is recorded in the key register,
Select a setting value used in the test mode or a setting value used in the user mode based on the switching information of the key register to switch the mode.
A mode setting method for a semiconductor integrated device.

（付記５）
前記試験モードから前記ユーザーモードに移行するために前記切り替え用ポート端子から予め決められたユーザーモード切り替えコードを入力して前記キーレジスタの切り替え情報を書き換えることを特徴とする付記４に記載の半導体集積装置のモード設定方法。 (Appendix 5)
5. The semiconductor integrated circuit according to appendix 4, wherein the key register switching information is rewritten by inputting a predetermined user mode switching code from the switching port terminal in order to shift from the test mode to the user mode. Device mode setting method.

（付記６）
前記キーレジスタは、データメモリ上のアドレスに割り付けることを特徴とする付記１〜３のいずれか１項に記載の半導体集積装置。 (Appendix 6)
4. The semiconductor integrated device according to claim 1, wherein the key register is assigned to an address on a data memory.

（付記７）
前記キーレジスタは、プログラムメモリ上のアドレスに割り付けることを特徴とする付記１〜３のいずれか１項に記載の半導体集積装置。 (Appendix 7)
4. The semiconductor integrated device according to claim 1, wherein the key register is assigned to an address on a program memory.

（付記８）
リセット端子から入力されるリセット信号を検出するとともに、前記切り替え用ポート端子から入力される試験モード切り替えコードを検出したときに、前記ユーザーモードから前記試験モードに移行するために前記キーレジスタの切り替え情報を試験モードの設定に書き換えることを特徴とする付記７に記載の半導体集積装置のモード設定方法。 (Appendix 8)
When detecting a reset signal input from a reset terminal and detecting a test mode switching code input from the switching port terminal, the key register switching information is used to shift from the user mode to the test mode. 8. The method for setting a mode of a semiconductor integrated device as set forth in appendix 7, wherein:

（付記９）
前記キーレジスタは、Ｉ／Ｏメモリ上のアドレスに割り付けることを特徴とする付記１
〜３のいずれか１項に記載の半導体集積装置。 (Appendix 9)
The key register is assigned to an address on an I / O memory.
The semiconductor integrated device of any one of -3.

（付記１０）
前記キーレジスタは不揮発性メモリにより構成されることを特徴とする付記１〜３のいずれか１項に記載の半導体集積装置。 (Appendix 10)
4. The semiconductor integrated device according to any one of appendices 1 to 3, wherein the key register includes a nonvolatile memory.

（付記１１）
前記試験モードのときに用いる設定値または前記ユーザーモードのときに用いる設定値をモードレジスタ部に記録することを特徴とする付記１〜３のいずれか１項に記載の半導体集積装置。 (Appendix 11)
4. The semiconductor integrated device according to claim 1, wherein a setting value used in the test mode or a setting value used in the user mode is recorded in a mode register unit.

実施例１の８ピンシングルチップマイコン（半導体集積装置）の上面図とブロック図を示す図である。2 is a diagram illustrating a top view and a block diagram of an 8-pin single-chip microcomputer (semiconductor integrated device) according to Embodiment 1. FIG. 実施例２の８ピンシングルチップマイコン（半導体集積装置）のブロック図を示す図である。FIG. 6 is a block diagram of an 8-pin single-chip microcomputer (semiconductor integrated device) according to a second embodiment. 実施例２のタイムチャートを示す図である。6 is a diagram illustrating a time chart of Example 2. FIG. 従来の８ピンシングルチップマイコン（半導体集積装置）の上面図とブロック図を示す図である。It is the figure which shows the top view and block diagram of the conventional 8 pin single chip microcomputer (semiconductor integrated device).

符号の説明Explanation of symbols

１ シングルチップマイコン（半導体集積装置）
２ ＣＰＵ
３ メモリ
４ モード制御部
５ モードレジスタ部
６ ポート制御部
７ バス
８ モード切り替え部
９ キーレジスタ
１０ コード解析部
４１ シングルチップマイコン（半導体集積装置）
４２ ＣＰＵ
４３ メモリ
４４ モード制御部
４５ モードレジスタ部
４６ ポート制御部
４７ バス 1 Single-chip microcomputer (semiconductor integrated device)
2 CPU
3 memory 4 mode control unit 5 mode register unit 6 port control unit 7 bus 8 mode switching unit 9 key register 10 code analysis unit 41 single-chip microcomputer (semiconductor integrated device)
42 CPU
43 Memory 44 Mode control unit 45 Mode register unit 46 Port control unit 47 Bus

Claims (5)

半導体集積装置の試験をするときには試験モードに設定され、前記試験が完了したのちはユーザーモードに設定される切り替え用ポート端子と、
前記切り換え用ポート端子から書込まれる切り替え情報を記録するキーレジスタと、
前記キーレジスタの切り替え情報に基づいて前記試験モードのときに用いる設定値または前記ユーザーモードのときに用いる設定値を選択するモード切り替え部と、
を具備することを特徴とする半導体集積装置。 When testing a semiconductor integrated device, it is set to a test mode, and after completion of the test, a switching port terminal set to a user mode,
A key register for recording switching information written from the switching port terminal;
A mode switching unit for selecting a setting value used in the test mode or a setting value used in the user mode based on the switching information of the key register;
A semiconductor integrated device comprising: 前記試験モードから前記ユーザーモードに移行するために前記切り替え用ポート端子から予め決められたユーザーモード切り替えコードを入力して前記キーレジスタの切り替え情報を書き換えるコード解析部を備えることを特徴とする請求項１に記載の半導体集積装置。   The code analysis unit for rewriting the key register switching information by inputting a predetermined user mode switching code from the switching port terminal to shift from the test mode to the user mode. 2. The semiconductor integrated device according to 1. 前記コード解析部は、リセット端子から入力されるリセット信号を検出するとともに、前記切り替え用ポート端子から入力される試験モード切り替えコードを検出したときに、前記ユーザーモードから前記試験モードに移行するために前記キーレジスタの切り替え情報を試験モードの設定に書き換えることを特徴とする請求項２に記載の半導体集積装置。   The code analysis unit detects a reset signal input from a reset terminal, and detects a test mode switching code input from the switching port terminal to shift from the user mode to the test mode. 3. The semiconductor integrated device according to claim 2, wherein the key register switching information is rewritten to a test mode setting. 半導体集積装置の試験をするときには試験モードに設定され、前記試験が完了したのちはユーザーモードに設定される切り替え用ポート端子から書込まれる切り替え情報をキーレジスタに記録し、
前記キーレジスタの切り替え情報に基づいて前記試験モードのときに用いる設定値または前記ユーザーモードのときに用いる設定値を選択してモード切り替えをする、
ことを特徴とする半導体集積装置のモード設定方法。 When testing the semiconductor integrated device, the test mode is set, and after the test is completed, the switching information written from the switching port terminal set to the user mode is recorded in the key register,
Select a setting value used in the test mode or a setting value used in the user mode based on the switching information of the key register to switch the mode.
A mode setting method for a semiconductor integrated device. 前記試験モードから前記ユーザーモードに移行するために前記切り替え用ポート端子から予め決められたユーザーモード切り替えコードを入力して前記キーレジスタの切り替え情報を書き換えることを特徴とする請求項４に記載の半導体集積装置のモード設定方法。   5. The semiconductor according to claim 4, wherein the switching information of the key register is rewritten by inputting a predetermined user mode switching code from the switching port terminal in order to shift from the test mode to the user mode. A mode setting method for an integrated device.