JP2008235938A - Semiconductor image pick-up device and its manufacturing method - Google Patents
Semiconductor image pick-up device and its manufacturing method Download PDFInfo
- Publication number
- JP2008235938A JP2008235938A JP2008145039A JP2008145039A JP2008235938A JP 2008235938 A JP2008235938 A JP 2008235938A JP 2008145039 A JP2008145039 A JP 2008145039A JP 2008145039 A JP2008145039 A JP 2008145039A JP 2008235938 A JP2008235938 A JP 2008235938A
- Authority
- JP
- Japan
- Prior art keywords
- opening width
- film
- imaging device
- optical waveguide
- semiconductor imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Optical Filters (AREA)
Abstract
Description
本発明は、カラーフィルタ上のオンチップレンズから取り込んだ光を半導体撮像素子に導く光導波路構造を有する固体撮像素子や電界効果型の撮像素子に適用して好適な半導体撮像装置及びその製造方法に関する。詳しくは、半導体撮像素子上の導電性の膜を除く絶縁性の膜を貫く部分であって、当該絶縁性の膜最上部から半導体撮像素子表面へ至る部分に、最上部が第1開口幅とされ、最下部が第1開口幅に比べて狭くなされた第2開口幅を有するプラズマSIN膜から成る多段開口幅状の光導波路部を備え、導電性の膜の一部が光導波路部の第1開口幅で規定される領域下の絶縁性の膜にまで入り込んでおり、多層配線化及びその多画素化に伴いアスペクト比が高くなった場合に、この光導波路部を成す透明膜の埋め込み性が改善され、集光効率を向上できるようにしたものである。 The present invention relates to a semiconductor imaging device suitable for application to a solid-state imaging device having an optical waveguide structure that guides light taken from an on-chip lens on a color filter to a semiconductor imaging device, or a field effect imaging device, and a manufacturing method thereof. . Specifically, a portion that penetrates the insulating film excluding the conductive film on the semiconductor image sensor, the top portion of the insulating film from the top to the surface of the semiconductor image sensor has a first opening width. A multistage aperture width-shaped optical waveguide portion made of a plasma SIN film having a second aperture width whose lowermost portion is narrower than the first aperture width, and a part of the conductive film is a first portion of the optical waveguide portion. When the aspect ratio increases as a result of the multilayer wiring and the increase in the number of pixels, the transparent film forming the optical waveguide portion is embedded in the insulating film below the region defined by one opening width. Is improved so that the light collection efficiency can be improved.
近年、学校、家庭や放送局などにおいてビデオカメラ及びデジタルスチルカメラが使用される場合が多くなってきた。この種のカメラで不可欠なのが半導体撮像装置である。半導体撮像装置の中で光導波路構造を有する固体撮像素子や電界効果型の撮像素子は、光電変換素子としてのCCD(Charge Coupled Device:電荷結合素子)撮像素子を二次元状に配置し、光導波路によって光を電荷結合素子へ導くようにしたものである。ここで、CCD撮像素子とは、フォトダイオードやMOSキャパシタなどからなる単位素子を規則正しく並べた構造の半導体デバイスをいう。半導体撮像装置は半導体基板表面に蓄積されたある電荷のひとかたまりをMOSキャパシタの電極の並びに沿って移動する機能を有している。 In recent years, video cameras and digital still cameras are often used in schools, homes, broadcasting stations, and the like. A semiconductor imaging device is indispensable for this type of camera. 2. Description of the Related Art Among solid-state imaging devices and field-effect imaging devices that have an optical waveguide structure in a semiconductor imaging device, a CCD (Charge Coupled Device) imaging device as a photoelectric conversion device is two-dimensionally arranged to form an optical waveguide. In this way, light is guided to the charge coupled device. Here, the CCD image pickup device refers to a semiconductor device having a structure in which unit elements such as photodiodes and MOS capacitors are regularly arranged. The semiconductor imaging device has a function of moving a group of charges accumulated on the surface of the semiconductor substrate along the arrangement of the electrodes of the MOS capacitor.
図10は従来例に係る単一配線構造の半導体撮像装置10の1画素の構造例を示す断面図である。
図10に示す半導体撮像装置10はシリコン基板11を有しており、フィールド絶縁膜12及びゲート絶縁膜13によって素子分離されている。各々の画素を画定するためである。シリコン基板11にはフォトダイオード15が設けられている。
FIG. 10 is a cross-sectional view showing a structural example of one pixel of a
A
フォトダイオード15のゲート絶縁膜13上には選択的にSiN膜16が設けられている。SiN膜16の左隣りであって、ゲート絶縁膜13上には転送ゲート17が設けられ、フォトダイオード15で検出された信号電荷を垂直レジスタ等へ転送するようになされる。
A SiN
このシリコン基板11には導電性プラグ8や配線9等が設けられている。導電性プラグ8の一方は例えば、ゲート絶縁膜13を貫いてシリコン基板11に接合される。導電性プラグ8の他方は配線9に接続される。フォトダイオード15を含むシリコン基板11上には層間絶縁膜1が設けられ、転送ゲート17、導電性プラグ8、配線9を絶縁するようになされる。
The
このフォトダイオード15上の配線9を除く層間絶縁膜1を貫く部分であって、当該層間絶縁膜1の最上部からフォトダイオード表面へ至る部分には単一開口幅状の光導波路部2が設けられ、当該半導体撮像装置10で受けた光をフォトダイオード15へ導くようになされる。光導波路部2は透明性の膜から構成される。透明性の膜は高密度プラズマCVD法によって堆積され形成される。
A portion that penetrates the
光導波路部2の開口幅は上部から下部にかけて一律にw0である。光導波路部2を含むシリコン基板11上にはパッシベーション膜23が光導波路部2上及び層間絶縁膜1上を覆うように設けられている。パッシベーション膜23上には更に平坦化用の膜24が設けられている。
The opening width of the optical waveguide part 2 is uniformly w0 from the upper part to the lower part. A
平坦化用の膜24上にはカラーフィルタ25が設けられている。カラーフィルタ25上にはオンチップレンズ26が設けられ、当該半導体撮像装置10で受けた光を光導波路部2の方へ集光(結像)するようになされる。上述の光導波路部2はオンチップレンズ26とフォトダイオード15とを光学的に接続し、集光効率を上げるようになされる。
A
図11A及びBは問題点を説明するための半導体撮像装置10’の構造例及びその形成例を示す断面図である。図11Aに示す多層配線構造では導電性プラグ18Aが第1層目の配線19Aに接続され、この配線19Aが導電性プラグ18Bに接続される。導電性プラグ18Bには第2層目の配線19Bが接続されている。配線19A,19B等の多層構造化は電界効果型の撮像装置等においてフォトダイオード15の多画素化に寄与する(特許文献1参照)。
FIGS. 11A and 11B are cross-sectional views showing a structural example and a formation example of the
ところで、図10に示した単一配線構造の半導体撮像装置10の製造方法をそのまま図11Aに示したような多層配線構造を有する半導体撮像装置10’の製造に適用すると、次のような問題が生ずる。
By the way, if the manufacturing method of the
(1)光導波路部2を構成するための開口部(光導波路用の開口部)6は、多層配線構造上その開口深さが深くなるため、アスペクト比が高くなる。更にはフォトダイオード15の多画素化に向けて、画素面積が小さくなり、それに伴い光導波路部2の開口面積も縮小される。そのため、開口部6のアスペクト比が益々高くなる。
(1) Since the opening depth (opening portion for optical waveguide) 6 for constituting the optical waveguide portion 2 is deep in the multilayer wiring structure, the aspect ratio becomes high. Furthermore, the pixel area is reduced toward the increase in the number of pixels of the
(2)図11Bにおいて、アスペクト比が高い単一開口幅状の開口部6に、図10に示した半導体撮像装置10の製造方法をそのまま適用して、高密度プラズマCVD法により、コア材となる透明性の膜31を堆積した場合に鬆5が発生するおそれがある。鬆5は堆積初期の段階で透明性の膜31が開口部6の底部及びその側壁部に堆積するが、ある程度の透明性の膜31がこれらの部位に堆積すると、徐々に開口上部で透明性の膜31が庇状に堆積成長することによって、透明性の膜31が開口部内に未充填のまま開口上部を塞いでしまうことにより発生する。従って、光導波路用の開口部6に透明性の膜31をCVD法等により埋め込む際の埋め込み性が悪くなる。これにより、光導波路部2の集光性の悪化やばらつきが懸念され、電界効果型の撮像装置等の信頼性の低下につながる。
(2) In FIG. 11B, the manufacturing method of the
そこで、この発明はこのような従来の課題を解決したものであって、多層配線化及び多画素化に伴い光導波路用の開口部のアスペクト比が高くなった場合に、この光導波路部を成す透明膜の埋め込み性が改善されることにより集光効率を向上できるようにした半導体撮像装置及びその製造方法を提供することを目的とする。 Therefore, the present invention solves such a conventional problem, and this optical waveguide portion is formed when the aspect ratio of the opening portion for the optical waveguide becomes high with the increase in the number of layers and the number of pixels. It is an object of the present invention to provide a semiconductor imaging device and a method for manufacturing the same that can improve light collection efficiency by improving the embedding property of a transparent film.
上述した課題は、半導体撮像素子を有する所定の基板と、この基板に接続された導電性の膜と、この導電性の膜を絶縁するために半導体撮像素子を含む基板上に設けられた絶縁性の膜と、半導体撮像素子上の導電性の膜を除く絶縁性の膜を貫く部分であって、当該絶縁性の膜最上部から半導体撮像素子表面へ至る部分に設けられ、最上部が第1開口幅となされ、最下部が第1開口幅に比べて狭くなされた第2開口幅を有するプラズマSIN膜から構成された多段開口幅状の光導波路部とを備え、導電性の膜の一部が光導波路部の第1開口幅で規定される領域下の絶縁性の膜にまで入り込んでいる半導体撮像装置によって解決される。 The above-described problem is that a predetermined substrate having a semiconductor imaging device, a conductive film connected to the substrate, and an insulating property provided on the substrate including the semiconductor imaging device to insulate the conductive film. And a portion that penetrates the insulating film excluding the conductive film on the semiconductor imaging device, and is provided in a portion that extends from the top of the insulating film to the surface of the semiconductor imaging device. A multi-stage opening width-shaped optical waveguide portion formed of a plasma SIN film having a second opening width that has an opening width and a lowermost portion that is narrower than the first opening width. Is solved by a semiconductor imaging device that penetrates into an insulating film below the region defined by the first opening width of the optical waveguide portion.
本発明に係る半導体撮像装置によれば、半導体撮像素子上の導電性の膜を除く絶縁性の膜を貫く部分であって、当該絶縁性の膜最上部から半導体撮像素子表面へ至る部分に、最上部が第1開口幅となされ、最下部が第1開口幅に比べて狭くなされた第2開口幅を有するプラズマSIN膜から構成された多段開口幅状の光導波路部を備えているので、半導体撮像素子上の光導波路部で最上部の開口幅に比べて最下部の開口幅を狭くなされた集光構造を採ることができる。 According to the semiconductor imaging device according to the present invention, the portion that penetrates the insulating film excluding the conductive film on the semiconductor imaging device, the portion from the top of the insulating film to the surface of the semiconductor imaging device, Since the uppermost portion has a first opening width and the lowermost portion includes a multistage opening width-shaped optical waveguide portion formed of a plasma SIN film having a second opening width that is narrower than the first opening width, It is possible to adopt a condensing structure in which the lowermost opening width is narrower than the uppermost opening width in the optical waveguide portion on the semiconductor imaging device.
従って、光導波路部の形成時に、特に、多段開口幅状の開口部への原料ガス+堆積物(ラジカル)の供給が促進され、P−SIN膜の埋め込み性を向上できるようになり、半導体撮像装置の多層配線化及びその多画素化に伴い、深さ対開口幅の比であるアスペクト比が高くなった場合でも、単一開口幅状の光導波路部に比べて集光効率を向上させることができる。これにより、多段開口幅状の光導波路部を備えた高信頼度の半導体撮像装置を提供できる。 Therefore, when forming the optical waveguide portion, in particular, the supply of the source gas and the deposit (radical) to the opening portion having a multi-stage opening width is promoted, and the embedding property of the P-SIN film can be improved. Even when the aspect ratio, which is the ratio of depth to aperture width, increases with the increase in the number of devices and the number of pixels, the light collection efficiency is improved compared to the optical waveguide section with a single aperture width. Can do. Thereby, a highly reliable semiconductor imaging device including an optical waveguide portion having a multistage aperture width can be provided.
本発明に係る半導体撮像装置の製造方法は、所望の基板に半導体撮像素子を形成する工程と、半導体撮像素子を形成した基板上に導電性の膜及び絶縁性の膜を形成する工程と、半導体撮像素子上の導電性の膜を除く絶縁性の膜を貫く部分であって、当該絶縁性の膜最上部から半導体撮像素子表面へ至る部分に、最上部を第1開口幅とし、最下部を第1開口幅に比べて狭くなされる第2開口幅を有するプラズマSIN膜から成る多段開口幅状の光導波路部を形成する工程とを有し、基板上に導電性の膜を形成する際に、光導波路部の第1開口幅で規定される領域下の絶縁性の膜にまで導電性の膜の一部を入り込むようになされるものである。 A method of manufacturing a semiconductor imaging device according to the present invention includes a step of forming a semiconductor imaging element on a desired substrate, a step of forming a conductive film and an insulating film on the substrate on which the semiconductor imaging element is formed, and a semiconductor A portion that penetrates the insulating film excluding the conductive film on the image sensor, and has a first opening width at the top from the top of the insulating film to the surface of the semiconductor image sensor, and the bottom at the bottom. Forming a multistage opening width-shaped optical waveguide portion made of a plasma SIN film having a second opening width that is narrower than the first opening width, and forming a conductive film on the substrate. The conductive film is partially inserted into the insulating film below the region defined by the first opening width of the optical waveguide portion.
本発明に係る半導体撮像装置の製造方法によれば、特に、多段開口幅状の開口部への原料ガス+堆積物(ラジカル)の供給が促進され、P−SIN膜の埋め込み性を向上できるようになり、半導体撮像装置の多層配線化及びその多画素化に伴い、深さ対開口幅の比であるアスペクト比が高くなった場合でも、単一開口幅状の光導波路部に比べて透明性の膜を多段開口幅状の開口部等に確実かつ再現性良く埋め込むことができる。従って、半導体撮像素子上で最上部の開口幅に比べて最下部の開口幅を狭くなされた集光構造を有する光導波路部を形成することができる。これにより、多段開口幅状の光導波路部を備えた高信頼度の半導体撮像装置を再現性良く製造することができる。 According to the method of manufacturing a semiconductor imaging device according to the present invention, in particular, the supply of the source gas + the deposit (radical) to the opening having the multi-stage opening width is promoted, and the embedding property of the P-SIN film can be improved. Even when the aspect ratio, which is the ratio of depth to aperture width, increases with the increase in the number of multi-layer wiring and the number of pixels in a semiconductor imaging device, it is more transparent than the optical waveguide section with a single aperture width. This film can be securely and reproducibly embedded in an opening having a multistage opening width. Therefore, it is possible to form an optical waveguide portion having a condensing structure in which the lowermost opening width is narrower than the uppermost opening width on the semiconductor imaging device. As a result, a highly reliable semiconductor imaging device including an optical waveguide portion having a multistage aperture width can be manufactured with high reproducibility.
以上説明したように、本発明に係る半導体撮像装置によれば、半導体撮像素子上の導電性の膜を除く絶縁性の膜を貫く部分であって、当該絶縁性の膜最上部から半導体撮像素子表面へ至る部分に、最上部が第1開口幅とされ、最下部が第1開口幅に比べて狭くなされた第2開口幅を有するプラズマSIN膜から構成された多段開口幅状の光導波路部を備え、配線の一部が光導波路部の第1開口幅で規定される領域下の層間絶縁膜にまで入り込んでいるものである。 As described above, according to the semiconductor imaging device according to the present invention, the portion that penetrates the insulating film excluding the conductive film on the semiconductor imaging element, from the top of the insulating film to the semiconductor imaging element. An optical waveguide portion having a multi-stage opening width formed of a plasma SIN film having a second opening width in which the uppermost portion has a first opening width and the lowermost portion is narrower than the first opening width in a portion reaching the surface And part of the wiring penetrates into the interlayer insulating film below the region defined by the first opening width of the optical waveguide portion.
この構成によって、光導波路部の形成時に、特に、多段開口幅状の開口部への原料ガス+堆積物(ラジカル)の供給が促進され、P−SIN膜の埋め込み性を向上できるようになり、半導体撮像素子上の光導波路部で最上部の開口幅に比べて最下部の開口幅を狭くなされた集光構造を採ることができる。従って、半導体撮像装置の多層配線化及びその多画素化に伴い、深さ対開口幅の比であるアスペクト比が高くなった場合でも、単一開口幅状の光導波路部に比べて集光効率を向上させることができる。これにより、多段開口幅状の光導波路部を備えた高信頼度の半導体撮像装置を提供できる。 With this configuration, when forming the optical waveguide portion, in particular, the supply of the source gas + deposit (radical) to the opening portion having a multi-stage opening width is promoted, and the embedding property of the P-SIN film can be improved. It is possible to adopt a condensing structure in which the lowermost opening width is narrower than the uppermost opening width in the optical waveguide portion on the semiconductor imaging device. Therefore, even when the aspect ratio, which is the ratio of depth to aperture width, increases with the increase in the number of multilayered wiring and the number of pixels in a semiconductor imaging device, the light collection efficiency is higher than that of a single aperture width optical waveguide section. Can be improved. Thereby, a highly reliable semiconductor imaging device including an optical waveguide portion having a multistage aperture width can be provided.
本発明に係る半導体撮像装置の製造方法によれば、半導体撮像素子を形成した基板上に導電性の膜及び絶縁性の膜を形成し、その後、半導体撮像素子上の導電性の膜を除く絶縁性の膜を貫く部分であって、当該絶縁性の膜最上部から半導体撮像素子表面へ至る部分に最上部を第1開口幅とし、最下部を第1開口幅に比べて狭くなされる第2開口幅を有するプラズマSIN膜から構成された多段開口幅状の光導波路部を形成し、導電性の膜の一部が光導波路部の第1開口幅w1で規定される領域下に入り込むようになされる。 According to the method for manufacturing a semiconductor imaging device according to the present invention, the conductive film and the insulating film are formed on the substrate on which the semiconductor imaging element is formed, and then the insulating film is removed except for the conductive film on the semiconductor imaging element. A second portion in which the uppermost portion is a first opening width and the lowermost portion is narrower than the first opening width in a portion that penetrates the insulating film and extends from the uppermost portion of the insulating film to the surface of the semiconductor imaging device. An optical waveguide portion having a multistage opening width formed from a plasma SIN film having an opening width is formed, and a part of the conductive film enters below the region defined by the first opening width w1 of the optical waveguide portion. Made.
この構成によって、光導波路部の形成時に、特に、多段開口幅状の開口部への原料ガス+堆積物(ラジカル)の供給が促進され、P−SIN膜の埋め込み性を向上できるようになり、半導体撮像装置の多層配線化及びその多画素化に伴い、深さ対開口幅の比であるアスペクト比が高くなった場合でも、単一開口幅状の光導波路部に比べて透明性の膜を多段開口幅状の開口部等に確実かつ再現性良く埋め込むことができる。従って、半導体撮像素子上で最上部の開口幅に比べて最下部の開口幅を狭くなされた集光構造を有する光導波路部を形成することができる。これにより、多段開口幅状の光導波路部を備えた高信頼度の半導体撮像装置を再現性良く特に、多段開口幅状の開口部への原料ガス+堆積物(ラジカル)の供給が促進され、P−SIN膜の埋め込み性を向上できるようになり製造することができる。 With this configuration, when forming the optical waveguide portion, in particular, the supply of the source gas + deposit (radical) to the opening portion having a multi-stage opening width is promoted, and the embedding property of the P-SIN film can be improved. Even when the aspect ratio, which is the ratio of depth to aperture width, increases with the increase in the number of wiring layers and the number of pixels in a semiconductor imaging device, a transparent film is formed compared to a single-wavelength-width optical waveguide section. It can be reliably and reproducibly embedded in an opening having a multi-stage opening width. Therefore, it is possible to form an optical waveguide portion having a condensing structure in which the lowermost opening width is narrower than the uppermost opening width on the semiconductor imaging device. As a result, a highly reliable semiconductor imaging device provided with an optical waveguide portion having a multi-stage opening width is provided with good reproducibility, in particular, the supply of source gas + deposits (radicals) to the multi-stage opening width opening is promoted, The embedding property of the P-SIN film can be improved and can be manufactured.
続いて、この発明に係る半導体撮像装置及びその製造方法の一実施の形態について、図面を参照しながら説明をする。
(1)半導体撮像装置
図1は本発明に係る実施形態としての半導体撮像装置100の構造例を示す断面図である。
この実施形態では半導体撮像素子上の導電性の膜を除く絶縁性の膜を貫く部分であって、当該絶縁性の膜最上部から半導体撮像素子表面へ至る部分に設けられ、最上部が第1開口幅となされ、最下部が第1開口幅に比べて狭くなされた第2開口幅を有する多段開口幅状の光導波路部を備え、導電性の膜の一部が光導波路部の第1開口幅で規定される領域下の絶縁性の膜にまで入り込んでいる。この構造によって多層配線化及び多画素化に伴い深さ対開口幅の比であるアスペクト比が高くなった場合でも、単一開口幅状の光導波路部に比べて集光効率を向上できるようにすると共に、最上部の開口幅に比べて最下部の開口幅を狭くなされた集光構造の光導波路部を再現性良く形成できるようにしたものである。
Subsequently, an embodiment of a semiconductor imaging device and a manufacturing method thereof according to the present invention will be described with reference to the drawings.
(1) Semiconductor Imaging Device FIG. 1 is a cross-sectional view showing a structural example of a
In this embodiment, it is a portion that penetrates the insulating film excluding the conductive film on the semiconductor imaging device, and is provided in the portion that extends from the top of the insulating film to the surface of the semiconductor imaging device, the top being the first. A multistage opening width-shaped optical waveguide portion having a second opening width that has an opening width and a lowermost portion that is narrower than the first opening width, and a part of the conductive film is the first opening of the optical waveguide portion. It penetrates into the insulating film below the region defined by the width. With this structure, even when the aspect ratio, which is the ratio of depth to aperture width, increases as the number of layers increases and the number of pixels increases, the light collection efficiency can be improved compared to the optical waveguide section with a single aperture width. In addition, an optical waveguide portion having a condensing structure in which the opening width of the lowermost portion is narrower than the opening width of the uppermost portion can be formed with good reproducibility.
図1に示す半導体撮像装置100はカラー用の固体撮像装置(CCD)や電界効果型の撮像装置(CMOSセンサ)の構造に適用して極めて好適である。半導体撮像装置100は所定の基板の一例となるシリコン基板11を有しており、フィールド絶縁膜(素子分離絶縁膜)12及び膜厚数nm程度のゲート絶縁膜13によって素子分離されている。各々の画素を画定するためである。シリコン基板11にはp型又はn型のSi基板が使用される。n型のSi基板を使用する場合は当該基板内にp型の半導体埋め込み層(p−WELL)14が形成される。
The
このシリコン基板11には半導体撮像素子の一例となるフォトダイオード15が設けられている。フォトダイオード15はフィールド絶縁膜12によって素子分離された、p型のSi基板又はp−WELL14内に設けられたn型の不純物領域15Aと、この不純物領域15A内に設けられたp型の不純物領域15Bから成るpn接合構造によって形成される。n型のSi基板を使用する場合、フォトダイオード15はpnpn接合構造によって形成される。
The
フォトダイオード15のゲート絶縁膜13上には選択的にSiN膜16が設けられている。このSiN膜16は光導波路用の開口部を形成する際のエッチングストッパ膜として使用され、それがゲート絶縁膜13上に選択的に残留したものである。SiN膜16の左隣りであって、ゲート絶縁膜13上には転送ゲート17が設けられ、n型の不純物領域15Aに蓄積された信号電荷を垂直レジスタ等へ転送するようになされる。
A
このシリコン基板11には導電性の膜の一例となる導電性プラグ(ビアホール)18A、18Bや配線19A,19B等が設けられている。導電性プラグ18Aの一方は例えば、ゲート絶縁膜13を貫いて開口された図示しないコンタクトホールを介してシリコン基板11に接合される。導電性プラグ18Aの他方は、第1層目の配線19Aに接続される。
The
第1層目の配線19Aは他の導電性プラグ18Bを介して第2層目の配線19Bに接続される(多層配線構造)。多層配線は例えば、電界効果型の撮像装置において、1画素毎に設けられるアンプやリセット用のトランジスタの信号線や電源線に使用される。アンプやリセット用のトランジスタは信号電荷のS/N比の改善に使用される。1画素に3乃至5個のトランジスタが使用される。
The
導電性プラグ18A,18Bにはタングステンや、不純物イオンを含有した多結晶シリコンが使用され、第1及び第2層目の配線19A,19B等には銅や、タングステン、アルミニウムなどの金属材料や上述の多結晶シリコンが使用される。導電性プラグ18A,18Bや第1及び第2層目の配線19A,19B等の抵抗率を下げるためである。
The conductive plugs 18A and 18B are made of tungsten or polycrystalline silicon containing impurity ions, and the first and
フォトダイオード15を含むシリコン基板11上には絶縁性の膜の一例となる層間絶縁膜(クラッド部)21が設けられ、転送ゲート17、導電性プラグ18、第1及び第2層目の配線19A,19Bを絶縁するようになされる。層間絶縁膜21にはSiO2膜やBPSG膜等が使用される。
An interlayer insulating film (cladding portion) 21 as an example of an insulating film is provided on the
このフォトダイオード15上の第1及び第2層目の配線19A,19B等を除く層間絶縁膜21を貫く部分であって、当該層間絶縁膜21の最上部からフォトダイオード表面(ゲート絶縁膜13上)へ至る部分には多段開口幅状の光導波路部22が設けられ、当該半導体撮像装置100で受けた光をフォトダイオード15へ導くようになされる。光導波路部22は透明性の膜から構成される。
A portion that penetrates the
透明性の膜には層間絶縁膜21に比べて屈折率が高い材料が使用される。この例で層間絶縁膜21の屈折率は1.4程度であり、光導波路部22の屈折率は2.0程度である。透明性の膜には例えばナイトライド系のP−SIN膜が使用される。P−SIN膜は高密度プラズマCVD法によって堆積され形成される。
A material having a higher refractive index than that of the
光導波路部22のコア材となる透明性の膜は、クラッド部となる層間絶縁膜1に比べて屈折率が高いことを利用して、透明性の膜と層間絶縁膜1の界面で定まる臨界角より大きい入射角を持つ入射光を全反射させること(スネルの法則)により、フォトダイオード15への集光効率を高めるようになされる。
A transparent film serving as a core material of the
光導波路部22は当該光導波路部22の最上部の開口幅をw1とし、その最下部の開口幅をw2としたとき、開口幅w1に比べて開口幅w2を狭くなされている。多段開口幅状の構造を採るためである。このような構造を採ると、光導波路部22の開口上部の受光面積が大きく保たれ、開口下部のアスペクト比を従来構造に比べて低減される。つまり、高密度プラズマCVD法によってP−SIN膜を堆積形成する際に、多段開口幅状の開口部への原料ガス+堆積物(ラジカル)の供給が促進され、P−SIN膜の埋め込み性が向上するようになる。光導波路部22はP−SIN膜が堆積された後に、CMP(Chemical Mechanical Polishing)法やエッチバック法により、グローバル平坦化処理されて構成される。
The
この例では光導波路部22を含むシリコン基板11上には保護用の膜の一例となるパッシベーション膜23が光導波路部22上及び層間絶縁膜21上を覆うように設けられている。パッシベーション膜23上には更に平坦化用の膜24が設けられている。平坦化用の膜24上にはカラーフィルタ25が設けられている。カラーフィルタ25には原色系で赤(R)色、緑(G)色及び青(B)色のフィルタが使用され、補色系では、マゼンタ(Mg)色、シアン(Cy)色、グリーン(G)色、イエロー(Yc)色のフィルタが使用される。カラー用の撮像信号を得るためである。
In this example, a
カラーフィルタ25上には集光用の光学素子の一例となるオンチップレンズ26が設けられ、当該半導体撮像装置100で受けた光を光導波路部22の方へ集光(結像)するようになされる。この光導波路部22は当該光導波路部22の最上部の開口径に比べて最下部の開口径を狭くなされた段付き円錐状を成すように構成してもよい。オンチップレンズ26を球面状に形成される場合である。オンチップレンズ26は球面状に限られることはなく、蒲鉾状であってもよい。
An on-
この例で光導波路部22の開口形状は従来構造の単一開口形状と異なり、段差を伴って形成される。この例ではオンチップレンズ26の曲率を調整することによって、光の焦点を光導波路部22の中心(光軸)、つまり、開口径の小さい下部の中心へ合わせ込むようになされる。段差部での入射光の拡散を抑制してフォトダイオード15へ集光するためである。
In this example, the opening shape of the
このように、本発明に係る実施形態としての半導体撮像装置100によれば、フォトダイオード15上の第1及び第2層目の配線19A,19Bを除く層間絶縁膜21を貫く部分であって、当該層間絶縁膜21の最上部からフォトダイオード15表面へ至る部分に多段開口幅状の光導波路部22を備えているので、フォトダイオード15上の光導波路部22で最上部の開口幅w1に比べて最下部の開口幅w2を狭くなされた集光構造を採ることができる。しかも、配線19Aの一部が光導波路部22の第1開口幅w1で規定される領域下の層間絶縁膜21にまで入り込んでいる。
As described above, according to the
従って、半導体撮像装置100の多層配線化及びその多画素化に伴い、アスペクト比が高くなった場合でも、単一開口幅状の光導波路部に比べて集光効率を向上させることができる。これにより、多段開口幅状の光導波路部22を備えた高信頼度の固体撮像装置や電界効果型の撮像装置等を提供できる。
Therefore, even when the aspect ratio increases with the increase in the number of multilayer wiring and the number of pixels in the
(2)半導体撮像装置の製造方法
図2A及びB〜図9は半導体撮像装置の形成例(その1〜8)を示す断面図である。この例では図1に示した多段開口幅状の光導波路部22を有する半導体撮像装置100を形成する場合を想定し、二段階エッチングにより光導波路部22を開口する場合を例に挙げる。半導体撮像装置100についてはカラー用の固体撮像装置や電界効果型の撮像装置が対象となる。
(2) Manufacturing Method of Semiconductor Imaging Device FIGS. 2A and B to FIG. 9 are cross-sectional views showing examples (Nos. 1 to 8) of forming a semiconductor imaging device. In this example, it is assumed that the
これを前提にして、図2Aに示すフィールド絶縁膜12及びゲート絶縁膜13により画定されたn型のシリコン基板11にフォトダイオード15、エッチングストッパ用のSiN膜16及び転送ゲート17を形成する。まず、ゲート絶縁膜13上の所定の位置に転送ゲート17を形成する。このとき、ゲート絶縁膜13上の全面に所定の膜厚の多結晶シリコン膜を堆積し、これを選択的にパターニングすることにより転送ゲート17を形成する。
On the premise of this, a
フォトダイオード15は従来法と同様にして、p−WELL14内にn型の不純物を注入し又は熱拡散してn型の不純物領域15Aを形成する。その後、この不純物領域15A内にp型の不純物を注入し又は熱拡散してp型の不純物領域15Bを形成する。これにより、pnpn接合構造のフォトダイオード15が形成される。
In the
フォトダイオード15のゲート絶縁膜13上に選択的に絶縁性の膜としてSiN膜16を形成する。このとき、転送ゲート17上の全面に所定の膜厚のシリコン窒化膜を堆積し、これを選択的にパターニングすることによりエッチングストッパ用のSiN膜16を形成する。
A
その後、フォトダイオード15を形成したシリコン基板11上に、図2Bに示す導電性プラグ18A、層間絶縁膜21A及び配線19A(多層配線)を形成する。このとき、シリコン基板11の全面に所定の膜厚のSiO2膜等の層間絶縁膜21Aを堆積し、これを選択的に開口してシリコン基板11に至るコンタクトホールを形成した後に、タングステンなどの金属材料や不純物イオンを含有した多結晶シリコン等の導電材料を埋め込むことにより導電性プラグ18Aを形成する。
Thereafter, the
そして、導電性プラグ18Aを形成した後に、そのシリコン基板11の全面に、銅やアルミニウムなどの金属材料や不純物イオンを含有した多結晶シリコン等を堆積し、これを選択的に除去して配線19Aを形成する。これにより、第1層目の配線19Aが形成される。
After the
その後、シリコン基板11上に、図3に示す導電性プラグ18B、配線19B及び層間絶縁膜21Bを形成する。多層配線構造とするためである。例えば、従来法と同様にして第1層目の配線19Aを絶縁するように所定の膜厚のSiO2膜等の層間絶縁膜21Bを形成する。その後、層間絶縁膜21Bを選択的に開口してビアホールを形成した後に、タングステンなどの金属材料や不純物イオンを含有した多結晶シリコン等の導電材料を埋め込むことにより導電性プラグ18Bを形成する。
Thereafter, the
そして、導電材料を平坦化した後に、シリコン基板11の全面に、銅やアルミニウムなどの金属材料等を堆積し、これを選択的に除去して配線19Bを形成する。これにより、第2層目の配線19Bが形成される。第2層目の配線19Bは従来法と同様にして、層間絶縁膜21Cにより絶縁される。このとき、層間絶縁膜21Cの最上層をCMP法等により平坦化するとよい。
Then, after planarizing the conductive material, a metal material such as copper or aluminum is deposited on the entire surface of the
その後、図4において、第1開口幅w1を有したレジスト膜27をシリコン基板11上に形成する。このレジスト膜27はフォトダイオード15上の第2層目の配線19Bを除く層間絶縁膜21Cを貫き、層間絶縁膜21Bを掘り込むためである。
Thereafter, in FIG. 4, a resist
この例では二段階エッチングにより光導波路部22を開口するに当たり、レジスト膜27は所定のレジスト液を平坦化されたシリコン基板11の全面に塗布し、図示しないレチクル(乾板)をマスクにして縮小露光し、未露光部分のレジスト液を除去することによりパターニングする。レチクルには光導波路開口用の第1開口幅w1を有したマスクパターンが形成されたものが使用される。
In this example, when opening the
この二段階エッチングでレチクルは2枚使用するが、一方のマスクパターンは光導波路出口側の開口径(第2開口幅w2)を成す寸法であり、他方のマスクパターンは光導波路入口側の開口径(第1開口幅w1)を成す寸法であり、開口面積が大きく(w1>w2)なされている。つまり、開口面積をデバイス構造上の制約内で大きく設定するようになされる。第1のエッチングで開口面積の大きなマスクパターンを使用してデバイス構造の制約範囲内で可能な深さまでエッチングを進行させるためである。 In this two-step etching, two reticles are used. One mask pattern has a size that forms an opening diameter on the exit side of the optical waveguide (second opening width w2), and the other mask pattern has an opening diameter on the entrance side of the optical waveguide. It is the dimension which comprises (1st opening width w1), and the opening area is large (w1> w2). That is, the opening area is set large within the constraints on the device structure. This is because the first etching uses a mask pattern having a large opening area to advance the etching to a depth that is possible within the constraint range of the device structure.
そして、図5において、レジスト膜27をマスクにして層間絶縁膜21C,21Bをドライエッチング(第1のエッチング)により選択的に除去して第1開口幅w1の開口部28Aを形成する。このとき、層間絶縁膜21C,21Bのエッチングレートを考慮して所定時間だけエッチング処理を実行し、第1層目の配線19Aに接触しない範囲で可能な限り層間絶縁膜21Bを深く開口する。その後、レジスト膜27を除去する。
In FIG. 5, the
その後、図6において、フォトダイオード15上の第1層目の配線19Aを除く層間絶縁膜21B,21Aを貫く部分であって、第2開口幅w2を有したレジスト膜29を形成する。当該第1開口幅w1の開口部28Aからフォトダイオード15表面へ至る部分へ多段開口幅状の光導波路部22を形成するためである。
Thereafter, in FIG. 6, a resist
レジスト膜29は所定のレジスト液を平坦化されたシリコン基板11の全面に塗布し、図示しないレチクル(乾板)をマスクにして縮小露光し、未露光部分のレジスト液を除去することによりパターニングする。レチクルには光導波路開口用の第2開口幅w2を有したマスクパターンが形成されている。この例でレジスト膜29の第2開口幅w2は第1開口幅w1よりも狭くされる。
The resist
そして、図7において、レジスト膜29をマスクにして開口部28A内の層間絶縁膜21Bをドライエッチング(第2のエッチング)により選択的に除去し、更に、層間絶縁膜21Aを貫き、当該開口部28A内でフォトダイオード表面(ゲート絶縁膜)を露出する第2開口幅w2の開口部28Bを形成する。このとき、予めゲート絶縁膜13上に形成した置いたSiN膜16をストッパにして層間絶縁膜21Aを開口する。
Then, in FIG. 7, using the resist
エッチングはSiN膜16を検出して止める。その後、レジスト膜29を除去し、更に、ダウンフロープラズマ処理法を利用したドライエッチングによりSiN膜16を除去する。ダウンフロープラズマ処理法によれば、化学反応を利用するので、高選択比によってSiN膜16を除去することができる。p型の不純物領域15B上のゲート絶縁膜13を保護するためである。これにより、多段開口幅状の開口部28が形成される。
Etching is stopped by detecting the
その後、図8において、多段開口幅状の開口部28内に透明性の膜31を埋め込む。透明性の膜31には、層間絶縁膜21A,21B,21Cに比べて屈折率が高い材料が使用される。透明性の膜31には例えばP−SIN膜が使用される。P−SIN膜は高密度プラズマCVD法によって堆積し形成するようになされる。このP−SIN膜の堆積の際に、多段開口幅状の開口部への原料ガス+堆積物(ラジカル)の供給が促進されるので、P−SIN膜の埋め込み性が向上する。その後、CMP法やエッチバック法によりグローバル平坦化処理を施す。
Thereafter, in FIG. 8, a
そして、図8に示した平坦化処理後のシリコン基板11上に、従来法と同様にして図9に示す保護用の膜の一例となるパッシベーション膜23、平坦化用の膜24及びカラーフィルタ25を順次積層し形成する。その後、カラーフィルタ25上に集光用の光学素子の一例となるオンチップレンズ26を形成する。オンチップレンズ26は球面状に形成される。これにより、図1に示した多段開口幅状の光導波路部22を有する半導体撮像装置100が完成する。
Then, on the
このように、本発明に係る半導体撮像装置の製造方法によれば、半導体撮像装置100の多層配線化及びその多画素化に伴い、深さ対開口幅の比であるアスペクト比が高くなった場合でも、開口部28Aの開口面積を大きくすることにより、当該開口部28Aのアスペクト比を実行的に低減させることができ、単一開口幅状の光導波路部22に比べて、透明性の膜31を多段開口幅状の開口部28等に確実かつ再現性良く埋め込むことができる。CVD法等による透明性の膜31の埋め込み性が向上する。
As described above, according to the method for manufacturing a semiconductor imaging device according to the present invention, the aspect ratio, which is the ratio of the depth to the opening width, increases as the
従って、フォトダイオード15上で最上部の開口幅w1に比べて最下部の開口幅w2を狭くなされた集光構造を有する光導波路部22を形成することができる。この多段開口幅状の光導波路部22の集光構造はアスペクト比が高くなるほど効果が大きい。これにより、多段開口幅状の光導波路部22を備えた高信頼度の固体撮像装置や電界効果型の撮像装置等を再現性良く製造することができる。
Therefore, it is possible to form the
この発明はカラーフィルタ上のオンチップレンズから取り込んだ光を半導体撮像素子に導く光導波路構造を有する固体撮像素子や電界効果型の撮像素子に適用して極めて好適である。 The present invention is extremely suitable when applied to a solid-state image sensor having a light guide structure for guiding light taken from an on-chip lens on a color filter to a semiconductor image sensor, or a field effect type image sensor.
11・・・シリコン基板(基板)、12・・・フィールド絶縁膜(絶縁性の膜)、13・・・ゲート絶縁膜(絶縁性の膜)、14・・・p−WELL(半導体埋め込み層)、15・・・フォトダイオード、15A・・・n型の不純物領域、15B・・・p型の不純物領域、16・・・ストッパ用のSiN膜、17・・・転送ゲート、18,18A,18B,18C・・・導電性プラグ(導電性の膜)、19,19A,19B,19C・・・配線(導電性の膜)、21・・・層間絶縁膜(絶縁性の膜)、22・・・光導波路部、23・・・パッシベーション膜(保護用の膜)、24・・・平坦化用の膜、25・・・カラーフィルタ、26・・・オンチップレンズ(集光用の光学素子)、31・・・透明性の膜、100・・・半導体撮像装置
DESCRIPTION OF
Claims (12)
前記基板に接続された導電性の膜と、
前記導電性の膜を絶縁するために前記半導体撮像素子を含む基板上に設けられた絶縁性の膜と、
前記半導体撮像素子上の導電性の膜を除く前記絶縁性の膜を貫く部分であって、当該絶縁性の膜最上部から半導体撮像素子表面へ至る部分に設けられ、最上部が第1開口幅となされ、最下部が前記第1開口幅に比べて狭くなされた第2開口幅を有するプラズマSIN膜から構成された多段開口幅状の光導波路部とを備え、
前記導電性の膜の一部が前記光導波路部の第1開口幅で規定される領域下の前記絶縁性の膜にまで入り込んでいる半導体撮像装置。 A predetermined substrate having a semiconductor imaging device;
A conductive film connected to the substrate;
An insulating film provided on a substrate including the semiconductor imaging device to insulate the conductive film;
A portion penetrating the insulating film excluding the conductive film on the semiconductor imaging device, the portion extending from the top of the insulating film to the surface of the semiconductor imaging device, the top being the first opening width An optical waveguide portion having a multi-stage opening width formed of a plasma SIN film having a second opening width that is narrower than the first opening width at the bottom.
A semiconductor imaging device in which a part of the conductive film penetrates into the insulating film below a region defined by the first opening width of the optical waveguide portion.
透明性の膜から構成される請求項3に記載の半導体撮像装置。 The optical waveguide portion is
The semiconductor imaging device according to claim 3, comprising a transparent film.
前記保護用の膜上に設けられた平坦化用の膜と、
前記平坦化用の膜上に設けられたカラーフィルタと、
前記カラーフィルタ上に設けられた集光用の光学素子とを備える請求項1に記載の半導体撮像装置。 A protective film provided to cover the substrate including the optical waveguide portion;
A planarizing film provided on the protective film;
A color filter provided on the planarizing film;
The semiconductor imaging device according to claim 1, further comprising a condensing optical element provided on the color filter.
前記プラズマSIN膜が堆積された後、CMP(Chemical Mechanical Polishing)法で平坦化処理されて構成される請求項1に記載の半導体撮像装置。 The optical waveguide portion is
The semiconductor imaging device according to claim 1, wherein after the plasma SIN film is deposited, a planarization process is performed by a CMP (Chemical Mechanical Polishing) method.
前記半導体撮像素子を形成した基板上に導電性の膜及び絶縁性の膜を形成する工程と、
前記半導体撮像素子上の導電性の膜を除く絶縁性の膜を貫く部分であって、当該絶縁性の膜最上部から半導体撮像素子表面へ至る部分に、最上部を第1開口幅とし、最下部を前記第1開口幅に比べて狭くなされる第2開口幅を有するプラズマSIN膜から成る多段開口幅状の光導波路部を形成する工程とを有し、
前記基板上に導電性の膜を形成する際に、前記光導波路部の第1開口幅で規定される領域下の前記絶縁性の膜にまで前記導電性の膜の一部を入り込むようになされる半導体撮像装置の製造方法。 Forming a semiconductor image sensor on a desired substrate;
Forming a conductive film and an insulating film on a substrate on which the semiconductor imaging element is formed;
A portion that penetrates the insulating film excluding the conductive film on the semiconductor image pickup device and has a first opening width at a portion extending from the uppermost portion of the insulating film to the surface of the semiconductor image pickup device. Forming a multistage opening width-shaped optical waveguide portion made of a plasma SIN film having a second opening width whose lower portion is narrower than the first opening width;
When forming the conductive film on the substrate, a part of the conductive film is inserted into the insulating film below the region defined by the first opening width of the optical waveguide portion. A method for manufacturing a semiconductor imaging device.
当該光導波路部の最上部の開口幅をw1とし、その最下部の開口幅をw2としたとき、前記開口幅w1に比べて前記開口幅w2を狭く(w1>w2)なるような多段開口幅状の開口部を形成する工程を有し、
前記多段開口幅状の開口部を形成する際に、
前記半導体撮像素子上の導電性の膜を除く絶縁性の膜を選択的に除去して第1開口幅の開口部を形成する工程と、
前記開口部内の絶縁性の膜を選択的に除去して前記半導体撮像素子表面を露出する第2開口幅の開口部を形成する工程とを含む請求項7に記載の半導体撮像装置の製造方法。 When forming the optical waveguide portion,
A multistage opening width in which the opening width w2 is narrower (w1> w2) than the opening width w1, where w1 is the uppermost opening width of the optical waveguide portion and w2 is the lowermost opening width. Having a step of forming a shaped opening,
When forming the multi-stage opening width-shaped opening,
Selectively removing an insulating film excluding a conductive film on the semiconductor imaging element to form an opening having a first opening width;
The method of manufacturing a semiconductor imaging device according to claim 7, further comprising: selectively removing an insulating film in the opening to form an opening having a second opening width that exposes the surface of the semiconductor imaging element.
前記開口部内の透明性の膜を含む前記基板上を覆うように保護用の膜を形成する工程と、
前記保護用の膜上に平坦化用の膜を形成する工程と、
前記平坦化用の膜上にカラーフィルタを形成する工程と、
前記カラーフィルタ上に集光用の光学素子を形成する工程とを含む請求項11に記載の半導体撮像装置の製造方法。 After embedding a transparent film in the multi-stage opening width opening,
Forming a protective film so as to cover the substrate including the transparent film in the opening;
Forming a flattening film on the protective film;
Forming a color filter on the planarizing film;
The method of manufacturing a semiconductor imaging device according to claim 11, further comprising: forming a condensing optical element on the color filter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008145039A JP2008235938A (en) | 2008-06-02 | 2008-06-02 | Semiconductor image pick-up device and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008145039A JP2008235938A (en) | 2008-06-02 | 2008-06-02 | Semiconductor image pick-up device and its manufacturing method |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002018608A Division JP4165077B2 (en) | 2002-01-28 | 2002-01-28 | Semiconductor imaging device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008235938A true JP2008235938A (en) | 2008-10-02 |
Family
ID=39908272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008145039A Pending JP2008235938A (en) | 2008-06-02 | 2008-06-02 | Semiconductor image pick-up device and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008235938A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011040717A (en) * | 2009-05-21 | 2011-02-24 | Canon Inc | Solid-state image sensor |
JP2020057757A (en) * | 2018-10-03 | 2020-04-09 | 采▲ぎょく▼科技股▲ふん▼有限公司VisEra Technologies Company Limited | Optical element and manufacturing method therefor |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06224398A (en) * | 1993-01-27 | 1994-08-12 | Sharp Corp | Slid-state image sensor and manufacture thereof |
JPH08330542A (en) * | 1995-05-31 | 1996-12-13 | Samsung Electron Co Ltd | Manufacture of semiconductor device with landing pad |
JP2000124438A (en) * | 1998-10-19 | 2000-04-28 | Toshiba Corp | Solid-state image sensing device |
JP2000150845A (en) * | 1998-11-11 | 2000-05-30 | Sony Corp | Solid state image sensor and manufacture thereof |
JP2000188330A (en) * | 1998-12-21 | 2000-07-04 | Nec Corp | Formation of dual-damascene wire |
JP2000252451A (en) * | 1999-03-01 | 2000-09-14 | Matsushita Electronics Industry Corp | Solid-state imaging device and manufacture thereof |
JP2001085659A (en) * | 1999-09-09 | 2001-03-30 | Sony Corp | Semiconductor device, solid-state image pick up device, and its manufacturing method |
JP2002009271A (en) * | 2000-06-26 | 2002-01-11 | Toshiba Corp | Solid-state image pickup device |
-
2008
- 2008-06-02 JP JP2008145039A patent/JP2008235938A/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06224398A (en) * | 1993-01-27 | 1994-08-12 | Sharp Corp | Slid-state image sensor and manufacture thereof |
JPH08330542A (en) * | 1995-05-31 | 1996-12-13 | Samsung Electron Co Ltd | Manufacture of semiconductor device with landing pad |
JP2000124438A (en) * | 1998-10-19 | 2000-04-28 | Toshiba Corp | Solid-state image sensing device |
JP2000150845A (en) * | 1998-11-11 | 2000-05-30 | Sony Corp | Solid state image sensor and manufacture thereof |
JP2000188330A (en) * | 1998-12-21 | 2000-07-04 | Nec Corp | Formation of dual-damascene wire |
JP2000252451A (en) * | 1999-03-01 | 2000-09-14 | Matsushita Electronics Industry Corp | Solid-state imaging device and manufacture thereof |
JP2001085659A (en) * | 1999-09-09 | 2001-03-30 | Sony Corp | Semiconductor device, solid-state image pick up device, and its manufacturing method |
JP2002009271A (en) * | 2000-06-26 | 2002-01-11 | Toshiba Corp | Solid-state image pickup device |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011040717A (en) * | 2009-05-21 | 2011-02-24 | Canon Inc | Solid-state image sensor |
JP2020057757A (en) * | 2018-10-03 | 2020-04-09 | 采▲ぎょく▼科技股▲ふん▼有限公司VisEra Technologies Company Limited | Optical element and manufacturing method therefor |
CN110989081A (en) * | 2018-10-03 | 2020-04-10 | 采钰科技股份有限公司 | Optical element and method for manufacturing the same |
US10850462B2 (en) | 2018-10-03 | 2020-12-01 | Visera Technologies Company Limited | Optical elements and method for fabricating the same |
CN110989081B (en) * | 2018-10-03 | 2021-09-07 | 采钰科技股份有限公司 | Optical element and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4165077B2 (en) | Semiconductor imaging device | |
US8169011B2 (en) | Image sensor and method of manufacturing the same | |
JP5639748B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP4697258B2 (en) | Solid-state imaging device and electronic equipment | |
JP5357441B2 (en) | Method for manufacturing solid-state imaging device | |
US8237237B2 (en) | Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus | |
US7755122B2 (en) | Complementary metal oxide semiconductor image sensor | |
US20150130007A1 (en) | Semiconductor device, and method for forming the same | |
US20060183265A1 (en) | Image sensor having improved sensitivity and method for making same | |
US7977141B2 (en) | Solid-state image pickup device and method of manufacturing the same | |
JP6021439B2 (en) | Solid-state imaging device | |
JP2007181209A (en) | Image sensor and manufacturing method thereof | |
KR100769131B1 (en) | Complementary Metal Oxide Silicon Image Sensor And Method Of Fabricating The Same | |
JP2006191000A (en) | Photoelectric converter | |
JP2006013522A (en) | Image sensor and method of manufacturing it | |
JP2003197886A (en) | Solid-state image pickup element and manufacturing method therefor | |
JP2012186396A (en) | Solid state image pickup device and manufacturing method of the same | |
US20090090989A1 (en) | Image Sensor and Method of Manufacturing the Same | |
US8053268B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2008103757A (en) | Solid-state imaging device and its manufacturing method | |
JP2008235938A (en) | Semiconductor image pick-up device and its manufacturing method | |
US11705474B2 (en) | Metal reflector grounding for noise reduction in light detector | |
US20080054387A1 (en) | Image Sensor and Method for Manufacturing the Same | |
JP4269730B2 (en) | Solid-state imaging device and manufacturing method thereof | |
US9929303B2 (en) | Method of manufacturing solid-state image sensor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090904 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120501 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120625 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130108 |