JP2008234929A - Organic electroluminescent display device - Google Patents
Organic electroluminescent display device Download PDFInfo
- Publication number
- JP2008234929A JP2008234929A JP2007071131A JP2007071131A JP2008234929A JP 2008234929 A JP2008234929 A JP 2008234929A JP 2007071131 A JP2007071131 A JP 2007071131A JP 2007071131 A JP2007071131 A JP 2007071131A JP 2008234929 A JP2008234929 A JP 2008234929A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- organic
- signal line
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
Abstract
Description
本発明は、有機エレクトロルミネッセンス(EL)表示技術に関する。 The present invention relates to an organic electroluminescence (EL) display technique.
特許文献1に記載されているように、有機EL表示装置の製造プロセスでは、有機EL素子の活性層が含んでいる有機物層をインクジェット法などの溶液塗布法により形成することがある。この方法では、例えば、貫通孔が設けられた隔壁絶縁層を形成し、この貫通孔を液溜めとして利用する。すなわち、高分子有機材料を含有した溶液で先の貫通孔を満たし、この塗膜を乾燥させることにより発光層又はバッファ層などの有機物層を得る。
As described in
この方法によると、発光色が互いに異なる発光層を所定の位置に配置することが容易である。しかしながら、この方法では、有機物層にピンホールを生じ易い。
本発明の目的は、有機物層にピンホールが生じるのを抑制可能とすることにある。 An object of the present invention is to make it possible to suppress the occurrence of pinholes in an organic layer.
本発明の一側面によると、絶縁基板と、前記絶縁基板の一方の主面の一部を被覆した第1電極と、前記主面を被覆すると共に前記主面に垂直な方向から見て輪郭が波打っている貫通孔が前記第1電極に対応した位置に設けられた隔壁絶縁層と、前記第1電極と向き合った第2電極と、前記第1及び第2電極間に介在すると共に発光層を含んだ活性層とを具備したことを特徴とする有機EL表示装置が提供される。 According to one aspect of the present invention, an insulating substrate, a first electrode that covers a part of one main surface of the insulating substrate, a contour that covers the main surface and is perpendicular to the main surface. A partition insulating layer provided with a corrugated through-hole at a position corresponding to the first electrode, a second electrode facing the first electrode, and a light emitting layer interposed between the first and second electrodes There is provided an organic EL display device characterized by comprising an active layer containing.
本発明によると、有機物層にピンホールが生じるのを抑制することが可能となる。 According to the present invention, it is possible to suppress the occurrence of pinholes in the organic material layer.
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, in each figure, the same referential mark is attached | subjected to the component which exhibits the same or similar function, and the overlapping description is abbreviate | omitted.
図1は、本発明の一態様に係る有機EL表示装置を概略的に示す平面図である。図2は、図1に示す有機EL表示装置の表示パネルを概略的に示す断面図である。 FIG. 1 is a plan view schematically showing an organic EL display device according to an aspect of the present invention. FIG. 2 is a cross-sectional view schematically showing the display panel of the organic EL display device shown in FIG.
図1に示す表示装置は、アクティブマトリクス駆動方式を採用した上面発光型有機EL表示装置である。この表示装置は、表示パネルDPと映像信号線ドライバXDRと走査信号線ドライバYDRとを含んでいる。 The display device shown in FIG. 1 is a top emission organic EL display device adopting an active matrix driving method. This display device includes a display panel DP, a video signal line driver XDR, and a scanning signal line driver YDR.
表示パネルDPは、図1及び図2に示すように、アレイ基板ASと封止基板CSとを含んでいる。アレイ基板ASと封止基板CSとは、向き合っており、中空体を形成している。具体的には、封止基板CSの中央部は、アレイ基板ASから離間している。封止基板CSの周縁部は、図2に示す枠形のシール層SSを介して、アレイ基板ASの一方の主面に貼り付けられている。 As shown in FIGS. 1 and 2, the display panel DP includes an array substrate AS and a sealing substrate CS. The array substrate AS and the sealing substrate CS face each other and form a hollow body. Specifically, the central portion of the sealing substrate CS is separated from the array substrate AS. The peripheral edge of the sealing substrate CS is attached to one main surface of the array substrate AS via a frame-shaped seal layer SS shown in FIG.
アレイ基板ASは、図1及び図2に示す絶縁基板SUBを含んでいる。絶縁基板SUBは、例えばガラス基板である。 The array substrate AS includes the insulating substrate SUB shown in FIGS. The insulating substrate SUB is, for example, a glass substrate.
基板SUB上には、図2に示すアンダーコート層UCが形成されている。アンダーコート層UCは、例えば、基板SUB上に、シリコン窒化物層とシリコン酸化物層とをこの順に積層してなる。 An undercoat layer UC shown in FIG. 2 is formed on the substrate SUB. For example, the undercoat layer UC is formed by laminating a silicon nitride layer and a silicon oxide layer in this order on the substrate SUB.
アンダーコート層UC上には、半導体パターンが形成されている。半導体パターンは、例えば不純物を含有したポリシリコンからなる。この半導体パターンの一部は、薄膜トランジスタの半導体層SCとして利用している。各半導体層SCには、ソース及びドレインとして利用する不純物拡散領域が形成されている。また、この半導体パターンの他の一部は、後述するキャパシタCの下部電極として利用している。下部電極は、後述する画素PXに対応して配列している。 A semiconductor pattern is formed on the undercoat layer UC. The semiconductor pattern is made of polysilicon containing impurities, for example. Part of this semiconductor pattern is used as a semiconductor layer SC of the thin film transistor. In each semiconductor layer SC, impurity diffusion regions used as a source and a drain are formed. Further, another part of the semiconductor pattern is used as a lower electrode of a capacitor C described later. The lower electrodes are arranged corresponding to the pixels PX described later.
半導体パターンは、ゲート絶縁膜GIで被覆されている。ゲート絶縁膜GIは、例えばTEOS(tetraethyl orthosilicate)を用いて形成することができる。 The semiconductor pattern is covered with a gate insulating film GI. The gate insulating film GI can be formed using, for example, TEOS (tetraethyl orthosilicate).
ゲート絶縁膜GI上には、図1に示す走査信号線SL1及びSL2が形成されている。走査信号線SL1及びSL2は、画素PXの行に沿ったX方向に延びており、画素PXの列に沿ったY方向に交互に配列している。走査信号線SL1及びSL2は、例えばMoWからなる。なお、Z方向は、X方向とY方向とに垂直な方向である。 Scan signal lines SL1 and SL2 shown in FIG. 1 are formed on the gate insulating film GI. The scanning signal lines SL1 and SL2 extend in the X direction along the row of the pixels PX, and are alternately arranged in the Y direction along the column of the pixels PX. The scanning signal lines SL1 and SL2 are made of, for example, MoW. The Z direction is a direction perpendicular to the X direction and the Y direction.
ゲート絶縁膜GI上には、キャパシタCの上部電極がさらに配置されている。これら上部電極は、画素PXに対応して配列しており、キャパシタCの下部電極と向き合っている。上部電極は、例えばMoWからなり、走査信号線SL1及びSL2と同一の工程で形成することができる。 An upper electrode of the capacitor C is further disposed on the gate insulating film GI. These upper electrodes are arranged corresponding to the pixels PX and face the lower electrode of the capacitor C. The upper electrode is made of, for example, MoW, and can be formed in the same process as the scanning signal lines SL1 and SL2.
走査信号線SL1及びSL2は、半導体層SCと交差している。走査信号線SL1と半導体層SCとの交差部は、図1に示すスイッチングトランジスタSWaを構成している。走査信号線SL2と半導体層SCとの交差部は、スイッチングトランジスタSWb及びSWcを構成している。また、先に説明した下部電極と上部電極とそれらの間に介在した絶縁膜GIとは、キャパシタCを構成している。上部電極は、キャパシタCからZ方向に垂直な方向に突き出た突出部を含んでおり、この突出部と半導体層SCとは交差している。この交差部は、駆動トランジスタDRを構成している。なお、この例では、駆動トランジスタDR及びスイッチングトランジスタSWa乃至SWcは、トップゲート型のpチャネル薄膜トランジスタである。 The scanning signal lines SL1 and SL2 intersect the semiconductor layer SC. The intersection between the scanning signal line SL1 and the semiconductor layer SC constitutes the switching transistor SWa shown in FIG. The intersection between the scanning signal line SL2 and the semiconductor layer SC constitutes switching transistors SWb and SWc. Further, the lower electrode and the upper electrode described above and the insulating film GI interposed therebetween constitute a capacitor C. The upper electrode includes a protrusion protruding from the capacitor C in a direction perpendicular to the Z direction, and the protrusion intersects the semiconductor layer SC. This intersection constitutes the drive transistor DR. In this example, the drive transistor DR and the switching transistors SWa to SWc are top-gate p-channel thin film transistors.
ゲート絶縁膜GI、走査信号線SL1及びSL2、並びに上部電極は、図2に示す層間絶縁膜IIで被覆されている。層間絶縁膜IIは、例えばプラズマCVD法により堆積させたシリコン酸化物からなる。 The gate insulating film GI, the scanning signal lines SL1 and SL2, and the upper electrode are covered with an interlayer insulating film II shown in FIG. The interlayer insulating film II is made of, for example, silicon oxide deposited by a plasma CVD method.
層間絶縁膜II上には、図1に示す映像信号線DLと電源線PSLとが形成されている。映像信号線DLは、Y方向に延びており、X方向に配列している。電源線PSLは、例えば、Y方向に延びており、X方向に配列している。 On the interlayer insulating film II, the video signal line DL and the power supply line PSL shown in FIG. 1 are formed. The video signal lines DL extend in the Y direction and are arranged in the X direction. For example, the power supply line PSL extends in the Y direction and is arranged in the X direction.
層間絶縁膜II上には、ソース電極SE及びドレイン電極DEがさらに形成されている。ソース電極SE及びドレイン電極DEは、画素PXの各々において素子同士を接続している。 A source electrode SE and a drain electrode DE are further formed on the interlayer insulating film II. The source electrode SE and the drain electrode DE connect the elements in each pixel PX.
映像信号線DLと電源線PSLとソース電極SEとドレイン電極DEとは、例えば、Mo/Al/Moの三層構造を有している。これらは、同一工程で形成可能である。 The video signal line DL, the power supply line PSL, the source electrode SE, and the drain electrode DE have, for example, a three-layer structure of Mo / Al / Mo. These can be formed in the same process.
映像信号線DLと電源線PSLとソース電極SEとドレイン電極DEとは、図2に示すパッシベーション膜PSで被覆されている。パッシベーション膜PSには、スイッチングトランジスタSWaのドレインに接続されたドレイン電極DEに対応した位置に貫通孔が形成されている。パッシベーション膜は、例えばシリコン窒化物からなる。 The video signal line DL, the power supply line PSL, the source electrode SE, and the drain electrode DE are covered with a passivation film PS shown in FIG. A through hole is formed in the passivation film PS at a position corresponding to the drain electrode DE connected to the drain of the switching transistor SWa. The passivation film is made of, for example, silicon nitride.
パッシベーション膜PSは、表面に凹凸構造が設けられたレリーフ層RLで被覆されている。レリーフ層RLは、連続膜であってもよく、複数の部分にパターニングされていてもよい。ここでは、一例として、レリーフ層RLは連続膜であるとする。 The passivation film PS is covered with a relief layer RL having a concavo-convex structure on the surface. The relief layer RL may be a continuous film, and may be patterned in a plurality of portions. Here, as an example, the relief layer RL is assumed to be a continuous film.
レリーフ層RLは、樹脂と粒子とを含有した分散液を用いて形成することができる。或いは、レリーフ層RLは、凹凸構造が設けられた版を利用して形成してもよい。レリーフ層RLは、典型的には絶縁体からなる。レリーフ層RLは、省略してもよい。 The relief layer RL can be formed using a dispersion containing a resin and particles. Alternatively, the relief layer RL may be formed using a plate provided with an uneven structure. The relief layer RL is typically made of an insulator. The relief layer RL may be omitted.
レリーフ層RLは、反射層REFで被覆されている。反射層REFは、例えば、アルミニウム及び銀などの金属又は合金からなる。 The relief layer RL is covered with a reflective layer REF. The reflective layer REF is made of, for example, a metal or alloy such as aluminum and silver.
反射層REFの表面は、レリーフ層RLに設けられたのと同様の凹凸構造を含んでおり、光散乱面としての役割を果たす。すなわち、反射層REFは、光散乱層としての役割を果たす。反射層REFは、回折格子を構成していてもよい。 The surface of the reflective layer REF includes an uneven structure similar to that provided in the relief layer RL, and serves as a light scattering surface. That is, the reflective layer REF serves as a light scattering layer. The reflective layer REF may constitute a diffraction grating.
反射層REFは、連続膜であってもよく、複数の部分にパターニングされていてもよい。ここでは、一例として、反射層REFは、光散乱性の連続膜であるとする。また、ここでは、一例として、反射層REFの表面には、略半球形の凸部が設けられていることとする。なお、これら凸部の平均径は、例えば0.2μm乃至1.0μmの範囲内にあり、典型的には0.5μm乃至0.8μmの範囲内にある。また、これら凸部の密度は、例えば5,000,000個/mm2乃至1,000,000個/mm2の範囲内にあり、典型的には2,000,000個/mm2乃至1,250,000個/mm2の範囲内にある。
The reflective layer REF may be a continuous film, and may be patterned in a plurality of portions. Here, as an example, it is assumed that the reflective layer REF is a light-scattering continuous film. Here, as an example, it is assumed that a substantially hemispherical convex portion is provided on the surface of the reflective layer REF. The average diameter of these convex portions is, for example, in the range of 0.2 μm to 1.0 μm, and typically in the range of 0.5 μm to 0.8 μm. The density of these convex portions is, for example, in the range of 5,000,000 pieces / mm 2 to 1,000,000 pieces / mm 2 , and typically 2,000,000 pieces /
反射層REFは、表面が略平坦な平坦化層FLで被覆されている。平坦化層FLは、例えば、アクリル樹脂などの硬質樹脂からなる。平坦化層FLは、反射層REFの表面が凹凸構造を含んでいない場合には省略してもよい。 The reflective layer REF is covered with a planarizing layer FL whose surface is substantially flat. The planarization layer FL is made of, for example, a hard resin such as an acrylic resin. The flattening layer FL may be omitted when the surface of the reflective layer REF does not include an uneven structure.
平坦化層FL上では、第1電極である画素電極PEが配列している。画素電極PEは、光透過性を有しており、例えば、インジウム錫酸化物(ITO)などの透明導電材料からなる。 On the planarization layer FL, pixel electrodes PE which are first electrodes are arranged. The pixel electrode PE has optical transparency and is made of a transparent conductive material such as indium tin oxide (ITO), for example.
平坦化層FL上には、隔壁絶縁層PIがさらに設置されている。隔壁絶縁層PIには、画素電極PEに対応した位置に貫通孔THが設けられている。典型的には、隔壁絶縁層PIは、画素電極PEの周縁部を被覆している。 On the planarizing layer FL, a partition insulating layer PI is further provided. In the partition insulating layer PI, a through hole TH is provided at a position corresponding to the pixel electrode PE. Typically, the partition insulating layer PI covers the peripheral edge of the pixel electrode PE.
隔壁絶縁層PIは、例えば、アクリル樹脂層などの有機絶縁層である。隔壁絶縁層PIは、例えば、フォトリソグラフィ技術を用いて形成することができる。隔壁絶縁層PIの材料としては、典型的にはポジ型のフォトレジストを使用するが、ネガ型のフォトレジストを使用してもよい。隔壁絶縁層PIについては、後で詳しく説明する。 The partition insulating layer PI is an organic insulating layer such as an acrylic resin layer, for example. The partition insulating layer PI can be formed using, for example, a photolithography technique. As a material for the partition insulating layer PI, a positive photoresist is typically used, but a negative photoresist may be used. The partition insulating layer PI will be described in detail later.
各画素電極PE上には、発光層を含んだ活性層ACTが形成されている。発光層は、ルミネッセンス性の有機材料からなる。活性層ACTは、発光層に加え、正孔注入層、正孔輸送層、電子ブロッキング層、正孔ブロッキング層、電子輸送層、及び電子注入層の少なくとも1つをさらに含んでいてもよい。 An active layer ACT including a light emitting layer is formed on each pixel electrode PE. The light emitting layer is made of a luminescent organic material. The active layer ACT may further include at least one of a hole injection layer, a hole transport layer, an electron blocking layer, a hole blocking layer, an electron transport layer, and an electron injection layer in addition to the light emitting layer.
活性層ACTが含んでいる各層は、典型的には、高分子有機材料などの有機物からなる。これら有機物層の少なくとも1つは、インクジェット法などの溶液塗布法により形成する。なお、電子注入層などの活性層ACTが含んでいる層の一部は無機物層であってもよい。 Each layer included in the active layer ACT is typically made of an organic material such as a polymer organic material. At least one of these organic layers is formed by a solution coating method such as an inkjet method. Note that a part of the layer included in the active layer ACT such as the electron injection layer may be an inorganic layer.
隔壁絶縁層PI及び活性層ACTは、光透過性の対向電極CEで被覆されている。本態様では、対向電極CEは、画素PX間で共用している共通電極である。また、本態様では、対向電極CEは陰極である。対向電極CEは、例えば、隔壁絶縁層PIと平坦化層FLと反射層REFとレリーフ層RFとパッシベーション膜PSとに設けられたコンタクトホールを介して、映像信号線DLと同一の層上に形成された電極配線(図示せず)に電気的に接続されている。 The partition insulating layer PI and the active layer ACT are covered with a light transmissive counter electrode CE. In this aspect, the counter electrode CE is a common electrode shared between the pixels PX. In this embodiment, the counter electrode CE is a cathode. The counter electrode CE is formed on the same layer as the video signal line DL, for example, through contact holes provided in the partition insulating layer PI, the planarizing layer FL, the reflective layer REF, the relief layer RF, and the passivation film PS. The electrode wiring (not shown) is electrically connected.
対向電極CEは、単層構造を有していてもよく、多層構造を有していてもよい。単層構造の対向電極CEは、例えば、マグネシウムと銀との合金などの合金又は金属からなる層である。多層構造の対向電極CEは、例えば、先の合金又は金属からなる層とITOなどの透明導電材料からなる層との積層体である。 The counter electrode CE may have a single layer structure or a multilayer structure. The counter electrode CE having a single layer structure is a layer made of an alloy such as an alloy of magnesium and silver or a metal. The counter electrode CE having a multilayer structure is, for example, a laminate of a layer made of the above alloy or metal and a layer made of a transparent conductive material such as ITO.
画素電極PEと活性層ACTと対向電極CEとは、複数の有機EL素子OLEDを構成している。これら有機EL素子OLEDは、マトリクス状に配列している。 The pixel electrode PE, the active layer ACT, and the counter electrode CE constitute a plurality of organic EL elements OLED. These organic EL elements OLED are arranged in a matrix.
画素PXの各々は、図1に示すように、駆動トランジスタDRと、スイッチングトランジスタSWa乃至SWcと、有機EL素子OLEDと、キャパシタCとを含んでいる。上記の通り、この例では、駆動トランジスタDR及びスイッチングトランジスタSWa乃至SWcはpチャネル薄膜トランジスタである。 Each of the pixels PX includes a drive transistor DR, switching transistors SWa to SWc, an organic EL element OLED, and a capacitor C as shown in FIG. As described above, in this example, the drive transistor DR and the switching transistors SWa to SWc are p-channel thin film transistors.
駆動トランジスタDRとスイッチングトランジスタSWaと有機EL素子OLEDとは、第1電源端子ND1と第2電源端子ND2との間で、この順に直列に接続されている。この例では、電源端子ND1は高電位電源端子であり、電源端子ND2は低電位電源端子である。 The drive transistor DR, the switching transistor SWa, and the organic EL element OLED are connected in series in this order between the first power supply terminal ND1 and the second power supply terminal ND2. In this example, the power supply terminal ND1 is a high potential power supply terminal, and the power supply terminal ND2 is a low potential power supply terminal.
スイッチングトランジスタSWaのゲートは、走査信号線SL1に接続されている。スイッチングトランジスタSWbは、映像信号線DLと駆動トランジスタDRのドレインとの間に接続されており、そのゲートは走査信号線SL2に接続されている。スイッチングトランジスタSWcは、駆動トランジスタDRのドレインとゲートとの間に接続されており、そのゲートは走査信号線SL2に接続されている。 The gate of the switching transistor SWa is connected to the scanning signal line SL1. The switching transistor SWb is connected between the video signal line DL and the drain of the drive transistor DR, and its gate is connected to the scanning signal line SL2. The switching transistor SWc is connected between the drain and gate of the driving transistor DR, and the gate is connected to the scanning signal line SL2.
キャパシタCは、駆動トランジスタDRのゲートと定電位端子ND1’との間に接続されている。この例では、定電位端子ND1’は、電源端子ND1に接続されている。 The capacitor C is connected between the gate of the driving transistor DR and the constant potential terminal ND1 '. In this example, the constant potential terminal ND1 'is connected to the power supply terminal ND1.
封止基板CSは、図2に示すように、有機EL素子OLEDを間に挟んで基板SUBと向き合っている。封止基板CSは、例えばガラス基板である。 As shown in FIG. 2, the sealing substrate CS faces the substrate SUB with the organic EL element OLED interposed therebetween. The sealing substrate CS is, for example, a glass substrate.
シール層SSは、上記の通り、枠形状を有しており、アレイ基板ASと封止基板CSの周縁部との間に介在している。シール層SSは、全画素PXによって構成された画素群を取り囲んでいる。シール層SSの材料としては、例えば、フリットガラス及び接着剤を使用することができる。 As described above, the seal layer SS has a frame shape, and is interposed between the array substrate AS and the peripheral portion of the sealing substrate CS. The seal layer SS surrounds a pixel group constituted by all the pixels PX. As a material of the sealing layer SS, for example, frit glass and an adhesive can be used.
映像信号線ドライバXDR及び走査信号線ドライバYDRは、図1に示すように、アレイ基板ASに搭載されている。映像信号線ドライバXDRには、映像信号線DLが接続されている。この例では、映像信号線ドライバXDRには、電源線PSLがさらに接続されている。映像信号線ドライバXDRは、映像信号線DLに映像信号を電流信号として出力すると共に、電源線PSLに電源電圧を供給する。走査信号線ドライバYDRには、走査信号線SL1及びSL2が接続されている。走査信号線ドライバYDRは、走査信号線SL1及びSL2にそれぞれ第1及び第2走査信号を電圧信号として出力する。 The video signal line driver XDR and the scanning signal line driver YDR are mounted on the array substrate AS as shown in FIG. A video signal line DL is connected to the video signal line driver XDR. In this example, a power supply line PSL is further connected to the video signal line driver XDR. The video signal line driver XDR outputs the video signal as a current signal to the video signal line DL and supplies a power supply voltage to the power supply line PSL. Scanning signal lines SL1 and SL2 are connected to the scanning signal line driver YDR. The scanning signal line driver YDR outputs the first and second scanning signals as voltage signals to the scanning signal lines SL1 and SL2, respectively.
この有機EL表示装置で画像を表示する場合、例えば、画素PXを行毎に順次選択する。或る画素PXを選択している選択期間では、その画素PXに対して書込動作を行う。或る画素PXを選択していない非選択期間では、その非選択中の画素PXで表示動作を行う。 When displaying an image on this organic EL display device, for example, the pixels PX are sequentially selected for each row. In a selection period in which a certain pixel PX is selected, a writing operation is performed on the pixel PX. In a non-selection period in which a certain pixel PX is not selected, a display operation is performed on the non-selected pixel PX.
具体的には、或る行の画素PXを選択する選択期間では、まず、走査信号線ドライバYDRから、先の画素PXが接続された走査信号線SL1に、スイッチングトランジスタSWaを開く(非導通状態とする)走査信号を電圧信号として出力する。続いて、走査信号線ドライバYDRから、先の画素PXが接続された走査信号線SL2に、スイッチングトランジスタSWb及びSWcを閉じる(導通状態とする)走査信号を電圧信号として出力する。この状態で、映像信号線ドライバYDRから、映像信号線DLに、映像信号を電流信号(書込電流)Isigとして出力し、駆動トランジスタDRのゲート−ソース間電圧Vgsを、先の映像信号Isigに対応した大きさに設定する。その後、走査信号線ドライバYDRから、先の画素PXが接続された走査信号線SL2に、スイッチングトランジスタSWb及びSWcを開く走査信号を電圧信号として出力する。続いて、走査信号線ドライバYDRから、先の画素PXが接続された走査信号線SL1に、スイッチングトランジスタSWaを閉じる走査信号を電圧信号として出力する。これにより、選択期間を終了する。 Specifically, in the selection period in which the pixels PX in a certain row are selected, first, the switching transistor SWa is opened from the scanning signal line driver YDR to the scanning signal line SL1 to which the previous pixel PX is connected (non-conducting state). The scanning signal is output as a voltage signal. Subsequently, the scanning signal line driver YDR outputs, as a voltage signal, a scanning signal that closes the switching transistors SWb and SWc (sets the conductive state) to the scanning signal line SL2 to which the previous pixel PX is connected. In this state, the video signal line driver YDR outputs the video signal to the video signal line DL as a current signal (write current) I sig , and the gate-source voltage V gs of the drive transistor DR is changed to the previous video signal. Set to a size corresponding to I sig . Thereafter, a scanning signal for opening the switching transistors SWb and SWc is output as a voltage signal from the scanning signal line driver YDR to the scanning signal line SL2 to which the previous pixel PX is connected. Subsequently, a scanning signal for closing the switching transistor SWa is output as a voltage signal from the scanning signal line driver YDR to the scanning signal line SL1 to which the previous pixel PX is connected. This ends the selection period.
選択期間に続く非選択期間では、走査信号線ドライバYDRから、先の画素PXが接続された走査信号線SL1に、スイッチングトランジスタSWaを閉じる走査信号を電圧信号として出力する。スイッチングトランジスタSWaは閉じたままとし、スイッチングトランジスタSWb及びSWcは開いたままとする。非選択期間では、有機EL素子OLEDには、駆動トランジスタDRのゲート−ソース間電圧Vgsに対応した大きさの駆動電流Idrvが流れる。有機EL素子OLEDは、駆動電流Idrvの大きさに対応した輝度で発光する。 In the non-selection period following the selection period, a scanning signal for closing the switching transistor SWa is output as a voltage signal from the scanning signal line driver YDR to the scanning signal line SL1 to which the previous pixel PX is connected. The switching transistor SWa remains closed, and the switching transistors SWb and SWc remain open. In the non-selection period, a drive current I drv having a magnitude corresponding to the gate-source voltage V gs of the drive transistor DR flows through the organic EL element OLED. The organic EL element OLED emits light with a luminance corresponding to the magnitude of the drive current I drv .
この有機EL表示装置では、隔壁絶縁層PIの貫通孔THは、絶縁基板SUBの主面に垂直な方向から見た場合に輪郭が波打っている。 In this organic EL display device, the through hole TH of the partition insulating layer PI has a wavy outline when viewed from a direction perpendicular to the main surface of the insulating substrate SUB.
図3は、図2に示す表示パネルで使用可能な隔壁絶縁層の一例を概略的に示す平面図である。図4は、図3に示す隔壁絶縁層の一部を拡大して示す平面図である。 FIG. 3 is a plan view schematically showing an example of a partition insulating layer that can be used in the display panel shown in FIG. 4 is an enlarged plan view showing a part of the partition insulating layer shown in FIG.
図3及び図4に示す隔壁絶縁層PIは、絶縁基板SUBの主面に垂直な方向から見た場合に、貫通孔THの輪郭が不規則に波打っている。貫通孔THの輪郭の各辺において、波の山は、例えば20個/mm乃至50個/mmの密度で、典型的には30個/mm乃至46個/mmの密度で分布している。また、これら山の高さHの平均は、例えば0.5μm乃至4μmの範囲内にあり、典型的には1μm乃至3μmの範囲内にある。 In the partition insulating layer PI shown in FIGS. 3 and 4, when viewed from a direction perpendicular to the main surface of the insulating substrate SUB, the outline of the through hole TH is irregularly undulated. On each side of the outline of the through hole TH, the wave peaks are distributed at a density of, for example, 20 pieces / mm to 50 pieces / mm, and typically at a density of 30 pieces / mm to 46 pieces / mm. The average of the heights H of these peaks is, for example, in the range of 0.5 μm to 4 μm, and typically in the range of 1 μm to 3 μm.
この構成を採用した場合、溶液塗布法で形成した有機物層と隔壁絶縁層PIとの間に隙間を生じ難い。すなわち、この構成を採用した場合、溶液塗布法で形成した有機物層にピンホールが生じるのを抑制することができる。 When this configuration is adopted, it is difficult to generate a gap between the organic material layer formed by the solution coating method and the partition insulating layer PI. That is, when this configuration is adopted, it is possible to suppress the occurrence of pinholes in the organic layer formed by the solution coating method.
この隔壁絶縁層PIは、例えば、遮光層が波打った輪郭を有しているフォトマスクを用いて形成することができる。或いは、この隔壁絶縁層PIは、遮光層が波打った輪郭を有していないフォトマスクを用いて形成してもよい。例えば、反射層REFによる光散乱を利用して、貫通孔THの輪郭を波打った形状とすることができる。すなわち、反射層REFの表面に設ける凸部の径及び/又は密度などを適宜設定することにより、遮光層が波打った輪郭を有していないフォトマスクを用いた場合であっても、貫通孔THの輪郭を波打った形状とすることができる。 The partition insulating layer PI can be formed using, for example, a photomask having a wavy contour of the light shielding layer. Alternatively, the partition insulating layer PI may be formed using a photomask that does not have a wavy contour of the light shielding layer. For example, the light-scattering by the reflective layer REF can be used to make the outline of the through-hole TH undulate. That is, by appropriately setting the diameter and / or density of the convex portions provided on the surface of the reflective layer REF, even if a photomask having a wavy contour is not used, the through hole The contour of TH can be made into a waved shape.
上述した有機EL表示装置には、様々な変形が可能である。例えば、有機EL表示装置は、上面発光型とする代わりに、下面発光型としてもよい。また、有機EL表示装置には、映像信号として電流信号を書き込む構成を採用する代わりに、映像信号として電圧信号を書き込む構成を採用してもよい。さらに、有機EL表示装置には、アクティブマトリクス駆動方式を採用する代わりに、パッシブマトリクス駆動方式やセグメント駆動方式などの他の駆動方式を採用してもよい。 Various modifications can be made to the organic EL display device described above. For example, the organic EL display device may be a bottom emission type instead of a top emission type. Further, the organic EL display device may adopt a configuration in which a voltage signal is written as a video signal instead of a configuration in which a current signal is written as a video signal. Further, in the organic EL display device, other driving methods such as a passive matrix driving method and a segment driving method may be used instead of the active matrix driving method.
以下、本発明の実施例について説明する。
(実施例)
本例では、図1乃至図4を参照しながら説明した有機EL表示装置を以下の方法により製造した。
Examples of the present invention will be described below.
(Example)
In this example, the organic EL display device described with reference to FIGS. 1 to 4 was manufactured by the following method.
まず、図2のアレイ基板ASからレリーフ層RFと反射層REFと隔壁絶縁層PIと有機EL素子OLEDとを省略した構造を準備した。 First, a structure was prepared in which the relief layer RF, the reflective layer REF, the partition insulating layer PI, and the organic EL element OLED were omitted from the array substrate AS of FIG.
次に、パッシベーション膜PS上に、樹脂とガラス粒子とを含有した分散液を塗布した。この塗膜を乾燥させることにより、レリーフ層RFを得た。 Next, a dispersion containing a resin and glass particles was applied on the passivation film PS. The relief layer RF was obtained by drying this coating film.
次いで、スパッタリング法により、レリーフ層RF上に、銀からなる厚さが200nmの反射層RFを形成した。この反射層RFを走査電子顕微鏡で観察したところ、その表面には、平均粒径が約0.5μmの凸部が約2,000,000個/mm2の密度で分布していた。
その後、反射層RF上に、アクリル樹脂からなる平坦化層FLを形成した。
次に、平坦化層FL上に、ITOからなる画素電極PEを形成した。画素電極PEは、スパッタリング法により平坦化層FL上にITO層を形成し、これをパターニングすることにより得た。
Next, a reflective layer RF made of silver and having a thickness of 200 nm was formed on the relief layer RF by sputtering. When this reflective layer RF was observed with a scanning electron microscope, convex portions having an average particle diameter of about 0.5 μm were distributed on the surface thereof at a density of about 2,000,000 pieces / mm 2 .
Thereafter, a planarizing layer FL made of an acrylic resin was formed on the reflective layer RF.
Next, a pixel electrode PE made of ITO was formed on the planarizing layer FL. The pixel electrode PE was obtained by forming an ITO layer on the planarizing layer FL by sputtering and patterning it.
次いで、平坦化層FL及び画素電極PE上に、アクリル樹脂からなる隔壁絶縁層PIを形成した。隔壁絶縁層PIは、ポジ型のフォトレジストを用いたフォトリソグラフィにより形成した。貫通孔THのX方向についての寸法は約78μmとし、Y方向についての寸法は約314μmとした。 Next, a partition insulating layer PI made of an acrylic resin was formed on the planarization layer FL and the pixel electrode PE. The partition insulating layer PI was formed by photolithography using a positive photoresist. The dimension of the through hole TH in the X direction was about 78 μm, and the dimension in the Y direction was about 314 μm.
この隔壁絶縁層PIを走査電子顕微鏡で観察したところ、貫通孔THの輪郭は不規則に波打っていた。貫通孔THの輪郭の各辺において、波の山の密度は、約46個/mmであった。また、これら山の高さHの平均は、約3μmであった。 When the partition insulating layer PI was observed with a scanning electron microscope, the outline of the through hole TH was irregularly waved. On each side of the outline of the through hole TH, the density of the wave peaks was about 46 / mm. The average height H of these peaks was about 3 μm.
次に、隔壁絶縁層PIの表面に撥液処理を施し、隔壁絶縁層PIの各貫通孔THに第1溶液をインクジェット法によって供給した。ここでは、第1溶液は、ポリエチレンジオキシチオフェン(PEDOT)を純水に溶解させることにより調製した。続いて、塗膜を130℃で5分間加熱して、塗膜から有機溶剤を除去した。このようにして、画素電極PE上に正孔輸送層を形成した。 Next, the surface of the partition insulating layer PI was subjected to a liquid repellent treatment, and the first solution was supplied to each through hole TH of the partition insulating layer PI by an ink jet method. Here, the first solution was prepared by dissolving polyethylene dioxythiophene (PEDOT) in pure water. Subsequently, the coating film was heated at 130 ° C. for 5 minutes to remove the organic solvent from the coating film. In this way, a hole transport layer was formed on the pixel electrode PE.
続いて、隔壁絶縁層PIの各貫通孔THに、第2溶液をインクジェット法によって供給した。第2溶液は、ポリフェニレンビニレン(PPV:poly(phenylene vinylene))をトルエンに溶解させることにより調製した。その後、塗膜を120℃で5分間加熱する仮焼成に供し、続いて、塗膜を200℃で10分間加熱する本焼成に供した。このようにして、正孔輸送層上に発光層を形成した。 Subsequently, the second solution was supplied to each through hole TH of the partition insulating layer PI by an ink jet method. The second solution was prepared by dissolving polyphenylene vinylene (PPV) in toluene. Thereafter, the coating film was subjected to preliminary baking in which the coating film was heated at 120 ° C. for 5 minutes, and subsequently subjected to main baking in which the coating film was heated at 200 ° C. for 10 minutes. In this way, a light emitting layer was formed on the hole transport layer.
その後、発光層上に、真空蒸着法により対向電極CEを形成した。対向電極CEの材料としては、バリウムと銀とを使用した。以上のようにして、アレイ基板ASを完成した。 Thereafter, the counter electrode CE was formed on the light emitting layer by vacuum deposition. Barium and silver were used as the material of the counter electrode CE. The array substrate AS was completed as described above.
次に、不活性雰囲気中で、アレイ基板ASと封止基板CSとをシール層SSを介して貼り合せることにより表示パネルDPを形成した。シール層SSの材料としては、紫外線硬化樹脂を使用した。さらに、表示パネルDPに映像信号線ドライバXDR及び走査信号線ドライバYDRを実装することにより、有機EL表示装置を完成した。 Next, the display panel DP was formed by bonding the array substrate AS and the sealing substrate CS through the seal layer SS in an inert atmosphere. As a material for the seal layer SS, an ultraviolet curable resin was used. Further, the organic EL display device was completed by mounting the video signal line driver XDR and the scanning signal line driver YDR on the display panel DP.
以上の方法により5個の有機EL表示装置を製造し、これら有機EL表示装置の各々について、滅点の有無を調べた。その結果、全ての有機EL表示装置において、滅点は確認されなかった。 Five organic EL display devices were manufactured by the above method, and the presence or absence of dark spots was examined for each of these organic EL display devices. As a result, no dark spot was confirmed in all organic EL display devices.
(比較例)
図5は、比較例に係る有機EL表示装置の隔壁絶縁層を概略的に示す平面図である。この隔壁絶縁層PIにおいて、貫通孔THの輪郭は、各辺が波打っていない八角形である。
(Comparative example)
FIG. 5 is a plan view schematically showing a partition insulating layer of an organic EL display device according to a comparative example. In this partition insulating layer PI, the outline of the through hole TH is an octagon in which each side is not wavy.
本例では、レリーフ層RFを省略し、隔壁絶縁層PIの貫通孔THを図5に示す形状としたこと以外は実施例で説明したのと同様の方法により、5個の有機EL表示装置を製造した。 In this example, five organic EL display devices are formed by the same method as described in the example except that the relief layer RF is omitted and the through hole TH of the partition insulating layer PI is formed in the shape shown in FIG. Manufactured.
これら有機EL表示装置の各々について、滅点の有無を調べた。その結果、5個の有機EL表示装置において、滅点が確認された。滅点として視認された有機EL素子OLEDでは、正孔輸送層及び/又は発光層にピンホールを生じていた。 Each of these organic EL display devices was examined for the presence of dark spots. As a result, a dark spot was confirmed in five organic EL display devices. In the organic EL element OLED visually recognized as a dark spot, pinholes were generated in the hole transport layer and / or the light emitting layer.
ACT…活性層、AS…アレイ基板、C…キャパシタ、CE…対向電極、CS…封止基板、DE…ドレイン電極、DL…映像信号線、DP…表示パネル、DR…駆動トランジスタ、FL…平坦化層、G…ゲート、GI…ゲート絶縁膜、II…層間絶縁膜、ND1…電源端子、ND1’…定電位端子、ND2…電源端子、OLED…有機EL素子、PE…画素電極、PI…隔壁絶縁層、PS…パッシベーション膜、PSL…電源線、PX…画素、REF…反射層、RL…レリーフ層、SC…半導体層、SE…ソース電極、SL1…走査信号線、SL2…走査信号線、SS…シール層、SUB…絶縁基板、SWa…スイッチングトランジスタ、SWb…スイッチングトランジスタ、SWc…スイッチングトランジスタ、SWF…側壁形成層、TH…貫通孔、UC…アンダーコート層、XDR…映像信号線ドライバ、YDR…走査信号線ドライバ。 ACT ... Active layer, AS ... Array substrate, C ... Capacitor, CE ... Counter electrode, CS ... Sealing substrate, DE ... Drain electrode, DL ... Video signal line, DP ... Display panel, DR ... Drive transistor, FL ... Flattening Layer, G ... Gate, GI ... Gate insulating film, II ... Interlayer insulating film, ND1 ... Power supply terminal, ND1 '... Constant potential terminal, ND2 ... Power supply terminal, OLED ... Organic EL element, PE ... Pixel electrode, PI ... Partition insulation Layer, PS ... passivation film, PSL ... power supply line, PX ... pixel, REF ... reflection layer, RL ... relief layer, SC ... semiconductor layer, SE ... source electrode, SL1 ... scan signal line, SL2 ... scan signal line, SS ... Seal layer, SUB ... insulating substrate, SWa ... switching transistor, SWb ... switching transistor, SWc ... switching transistor, SWF ... sidewall formation layer, TH Holes, UC ... undercoat layer, XDR ... video signal line driver, YDR ... scanning signal line driver.
Claims (3)
前記絶縁基板の一方の主面の一部を被覆した第1電極と、
前記主面を被覆すると共に前記主面に垂直な方向から見て輪郭が波打っている貫通孔が前記第1電極に対応した位置に設けられた隔壁絶縁層と、
前記第1電極と向き合った第2電極と、
前記第1及び第2電極間に介在すると共に発光層を含んだ活性層とを具備したことを特徴とする有機EL表示装置。 An insulating substrate;
A first electrode covering a part of one main surface of the insulating substrate;
A partition insulating layer that covers the main surface and has a through hole having a wavy outline when viewed from a direction perpendicular to the main surface, corresponding to the first electrode;
A second electrode facing the first electrode;
An organic EL display device comprising an active layer interposed between the first and second electrodes and including a light emitting layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007071131A JP2008234929A (en) | 2007-03-19 | 2007-03-19 | Organic electroluminescent display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007071131A JP2008234929A (en) | 2007-03-19 | 2007-03-19 | Organic electroluminescent display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008234929A true JP2008234929A (en) | 2008-10-02 |
Family
ID=39907504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007071131A Pending JP2008234929A (en) | 2007-03-19 | 2007-03-19 | Organic electroluminescent display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008234929A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8212267B2 (en) | 2009-11-11 | 2012-07-03 | Panasonic Corporation | Organic electroluminescence element and manufacturing method thereof |
JP2017510036A (en) * | 2014-03-21 | 2017-04-06 | エルジー ディスプレイ カンパニー リミテッド | LAMINATED FOR SEALING, ORGANIC LIGHT EMITTING DEVICE AND METHOD FOR PRODUCING THEM |
-
2007
- 2007-03-19 JP JP2007071131A patent/JP2008234929A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8212267B2 (en) | 2009-11-11 | 2012-07-03 | Panasonic Corporation | Organic electroluminescence element and manufacturing method thereof |
JP2017510036A (en) * | 2014-03-21 | 2017-04-06 | エルジー ディスプレイ カンパニー リミテッド | LAMINATED FOR SEALING, ORGANIC LIGHT EMITTING DEVICE AND METHOD FOR PRODUCING THEM |
US10177341B2 (en) | 2014-03-21 | 2019-01-08 | Lg Display Co., Ltd. | Encapsulating laminated body, organic light-emitting device and production methods for said body and device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11877494B2 (en) | Display apparatus having a number of the plurality of grooves overlapping a light emitting region | |
US10566404B2 (en) | Display device including capacitor having transparency | |
US10651265B2 (en) | Organic light emitting display device | |
JP6514679B2 (en) | Organic light emitting diode display | |
KR101004874B1 (en) | Display panel and manufacturing method of display panel | |
US10073290B2 (en) | Display device and method of manufacturing the same | |
JP7517864B2 (en) | Display device and method for manufacturing the same | |
KR20200137071A (en) | Display apparatus | |
US20080024479A1 (en) | Organic electro-luminescent display device and manufacturing method thereof | |
JP2007335253A (en) | Organic el display device | |
US7897975B2 (en) | Light emitting display device and method for fabricating the same | |
US20090058293A1 (en) | Display device | |
WO2019176457A1 (en) | Organic el display device and method for manufacturing organic el display device | |
TW201445725A (en) | Organic light-emitting diode display | |
KR20210070667A (en) | Display Device And Method Of Fabricating The Same | |
JP2008226483A (en) | Organic el display device | |
KR20210052728A (en) | Display apparatus | |
US11991897B2 (en) | Display apparatus with spaced shielding wall portions within display area and peripheral area | |
US11690262B2 (en) | Display apparatus | |
CN114725163A (en) | Display device | |
JP2008234929A (en) | Organic electroluminescent display device | |
JP2010086814A (en) | Display | |
KR20150002119A (en) | Organic electro luminescent device and method of fabricating the same | |
KR20220135273A (en) | Display panel and vehicle including display panel | |
JP2007188779A (en) | Organic el display device |