JP2008229236A - Controller of deodorizing device and deodorizing system having its controller - Google Patents
Controller of deodorizing device and deodorizing system having its controller Download PDFInfo
- Publication number
- JP2008229236A JP2008229236A JP2007076747A JP2007076747A JP2008229236A JP 2008229236 A JP2008229236 A JP 2008229236A JP 2007076747 A JP2007076747 A JP 2007076747A JP 2007076747 A JP2007076747 A JP 2007076747A JP 2008229236 A JP2008229236 A JP 2008229236A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- circuits
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001877 deodorizing effect Effects 0.000 title claims abstract description 103
- 238000001514 detection method Methods 0.000 claims description 123
- 238000000034 method Methods 0.000 claims description 107
- 230000008569 process Effects 0.000 claims description 107
- 230000002159 abnormal effect Effects 0.000 claims description 37
- 239000011941 photocatalyst Substances 0.000 claims description 28
- 239000000126 substance Substances 0.000 claims description 8
- 230000003213 activating effect Effects 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 5
- 229930183689 terminalin Natural products 0.000 abstract description 14
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 19
- 238000002360 preparation method Methods 0.000 description 18
- 238000009499 grossing Methods 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000005259 measurement Methods 0.000 description 9
- 238000005070 sampling Methods 0.000 description 9
- 230000001143 conditioned effect Effects 0.000 description 7
- 230000001699 photocatalysis Effects 0.000 description 6
- 239000002245 particle Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000003054 catalyst Substances 0.000 description 4
- 238000000354 decomposition reaction Methods 0.000 description 4
- 238000004332 deodorization Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000000844 anti-bacterial effect Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000004069 differentiation Effects 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 238000004378 air conditioning Methods 0.000 description 2
- 230000003276 anti-hypertensive effect Effects 0.000 description 2
- 238000009833 condensation Methods 0.000 description 2
- 230000005494 condensation Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- NUJOXMJBOLGQSY-UHFFFAOYSA-N manganese dioxide Chemical compound O=[Mn]=O NUJOXMJBOLGQSY-UHFFFAOYSA-N 0.000 description 2
- 244000005700 microbiome Species 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 241000894006 Bacteria Species 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-M Bromide Chemical compound [Br-] CPELXLSAUQHCOX-UHFFFAOYSA-M 0.000 description 1
- RWSOTUBLDIXVET-UHFFFAOYSA-N Dihydrogen sulfide Chemical compound S RWSOTUBLDIXVET-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- IKHGUXGNUITLKF-XPULMUKRSA-N acetaldehyde Chemical compound [14CH]([14CH3])=O IKHGUXGNUITLKF-XPULMUKRSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 241001148470 aerobic bacillus Species 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000001580 bacterial effect Effects 0.000 description 1
- 210000000170 cell membrane Anatomy 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910000037 hydrogen sulfide Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 230000001954 sterilising effect Effects 0.000 description 1
- 238000004659 sterilization and disinfection Methods 0.000 description 1
- XTQHKBHJIVJGKJ-UHFFFAOYSA-N sulfur monoxide Chemical class S=O XTQHKBHJIVJGKJ-UHFFFAOYSA-N 0.000 description 1
- 229910052815 sulfur oxide Inorganic materials 0.000 description 1
- -1 superoxide anions Chemical class 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Landscapes
- Catalysts (AREA)
- Disinfection, Sterilisation Or Deodorisation Of Air (AREA)
- Exhaust Gas Treatment By Means Of Catalyst (AREA)
Abstract
Description
本発明は脱臭装置を電気的に制御する脱臭装置のコントローラおよび当該コントローラを有する脱臭システムに関する。 The present invention relates to a controller for a deodorizing device that electrically controls the deodorizing device and a deodorizing system having the controller.
特許文献１には単位脱臭器と電源回路と出力回路と制御回路を備えた脱臭システムが開示されている。単位脱臭器は光触媒および放電器を有するものであり、放電器で放電を発生させることに基づいて紫外線を生成し、光触媒を紫外線によって活性化させることに基づいて有機物質を分解する。電源回路は放電器で放電を発生させるための電源を生成するものであり、チョッパ回路および高圧トランスを有している。出力回路は放電器でスパークが発生することに基づいて制御回路に異常信号を出力するものであり、制御回路は異常信号の入力が有ることを検出したときにはチョッパ回路のスイッチング素子をオフすることに基づいて放電器の電源を遮断する。この特許文献１は本件出願人から出願されたものであり、本件出願時に公開されていない未公開資料である。
本件出願人は複数の単位脱臭器を相互に組合せて使用することを考えている。この構成の場合、複数の単位脱臭器のそれぞれの電源を共通の電源回路で生成しようとしたときには下記（１）および（２）の問題が生じるので、複数の単位脱臭器のそれぞれに対して電源回路を設け、複数の電源回路のそれぞれに対して出力回路を設けることが好ましい。しかしながら、現状では複数の単位脱臭器のそれぞれの電源を複数の電源回路で個別に生成する場合に放電器でのスパークの発生状態に応じて電源回路を制御するプロセスは提案されていない。
（１）チョッパ回路のスイッチング素子が大形化されるので、チョッパ回路での損失が高くなる。
（２）電源回路の高圧トランスには絶縁距離を高める目的でポッティング処理が施されている。この高圧トランスのポッティング用の樹脂が高圧トランスでの発熱に耐えられなくなるので、高圧トランスのボビンの設計が困難になる。
The present applicant considers using a plurality of unit deodorizers in combination with each other. In the case of this configuration, the following problems (1) and (2) occur when the power sources of the plurality of unit deodorizers are generated by a common power supply circuit. It is preferable to provide a circuit and provide an output circuit for each of the plurality of power supply circuits. However, at present, no process has been proposed for controlling the power supply circuit in accordance with the state of occurrence of sparks in the discharger when the respective power supplies of the plurality of unit deodorizers are individually generated by the plurality of power supply circuits.
(1) Since the switching element of the chopper circuit is enlarged, the loss in the chopper circuit is increased.
(2) The high voltage transformer of the power supply circuit is potted for the purpose of increasing the insulation distance. Since the resin for potting the high voltage transformer cannot withstand the heat generated by the high voltage transformer, it is difficult to design the bobbin of the high voltage transformer.
本発明は上記事情に鑑みてなされたものであり、その目的は複数の単位脱臭器のそれぞれの電源を複数の電源回路で個別に生成する場合であっても放電器でのスパークの発生状態に応じて電源回路を制御することが可能な脱臭装置のコントローラおよび脱臭システムを提供することにある。 The present invention has been made in view of the above circumstances, and its purpose is to generate a spark in a discharger even when each power supply of a plurality of unit deodorizers is individually generated by a plurality of power supply circuits. It is an object of the present invention to provide a controller and a deodorizing system for a deodorizing device capable of controlling a power supply circuit in response.
請求項１〜２のそれぞれは、有機物質を分解することが可能なものであって紫外線を光源として活性状態になる光触媒および光触媒を活性化させるための紫外線を生成する放電器を有する２以上の単位脱臭器を相互に組合せることから構成された脱臭器と、前記２以上の単位脱臭器を１個以上の単位脱臭器を有する複数のグループの集合体としたときの複数のグループ毎に設けられたものであって前記放電器で放電を発生させるための電源を生成する複数の電源回路を備えた脱臭装置を制御する脱臭装置のコントローラを対象としたものである。
Each of
請求項１に記載の脱臭装置のコントローラは、前記複数の電源回路のそれぞれに対して設けられたものであって前記放電器でスパークが発生することに基づいて異常信号を出力する複数の出力回路と、前記複数の出力回路のそれぞれが個別に接続された複数の入力端子を有するものであって前記複数の電源回路のそれぞれに前記電源回路が生成する電源電圧を調整するための指令信号を個別に出力する制御回路を備え、前記制御回路は前記出力回路から異常信号が出力されているか否かを前記複数の入力端子のそれぞれを介して個々の出力回路単位で判断するものであって前記複数の入力端子のいずれかを介して異常信号の入力が有ることを判断したときには当該入力端子に接続された出力回路に対する電源回路に出力する指令信号のみを当該電源回路が生成する電源電圧が異常信号の入力時から下降するように調整する降圧処理を予め決められた条件が成立している場合に行うところに特徴を有している。
The controller of the deodorizing apparatus according to
請求項２に記載の脱臭装置のコントローラは、前記複数の電源回路のそれぞれに対して設けられたものであって前記放電器でスパークが発生することに基づいて異常信号を出力する複数の出力回路と、前記複数の出力回路のそれぞれが共通に接続された入力端子を有するものであって前記複数の電源回路のそれぞれに前記電源回路が生成する電源電圧を調整するための指令信号を共通に出力する制御回路を備え、前記制御回路は前記複数の出力回路のいずれかから異常信号が出力されているか否かを前記入力端子を介して複数の出力回路単位で判断するものであって前記入力端子を介して異常信号の入力が有ることを判断したときには前記複数の電源回路のそれぞれに共通に出力する指令信号を前記複数の電源回路のそれぞれが生成する電源電圧が異常信号の検出時から下降するように調整する降圧処理を予め決められた条件が成立している場合に行うところに特徴を有している。
The controller of the deodorizing apparatus according to
請求項３に記載の脱臭システムは、請求項１に記載された脱臭器と複数の電源回路と複数の出力回路と制御回路を備えたところに特徴を有している。
請求項４に記載の脱臭システムは、請求項２に記載された脱臭器と複数の電源回路と複数の出力回路と制御回路を備えたところに特徴を有している。
A deodorizing system according to a third aspect is characterized in that the deodorizing apparatus according to the first aspect includes a plurality of power supply circuits, a plurality of output circuits, and a control circuit.
A deodorizing system according to a fourth aspect is characterized in that the deodorizing apparatus according to the second aspect includes a plurality of power supply circuits, a plurality of output circuits, and a control circuit.
１．請求項１に記載の脱臭装置のコントローラおよび請求項３に記載の脱臭システムについて
複数の放電器のいずれかでスパークが発生したときには複数の入力端子のいずれかを介して異常信号の入力が有ることが判断される。すると、当該入力端子に接続された出力回路の検出先である電源回路に対する指令信号のみが調整され、当該電源回路で生成される電源電圧のみが異常信号の入力時を基準に下降する。このため、複数の単位脱臭器のそれぞれの電源を複数の電源回路で個別に生成する構成であっても放電器でスパークが発生したときにはスパークの発生が解消されるように電源回路を的確に制御することができる。
２．請求項２に記載の脱臭装置のコントローラおよび請求項４に記載の脱臭システムについて
複数の放電器のいずれかでスパークが発生したときには入力端子を介して異常信号の入力が有ることが判断される。すると、複数の電源回路のそれぞれに共通に出力される指令信号が調整され、複数の電源回路のそれぞれで生成される電源電圧が異常信号の入力時を基準に共通に下降する。このため、複数の単位脱臭器のそれぞれの電源を複数の電源回路で個別に生成する構成であっても放電器でスパークが発生したときにはスパークの発生が解消されるように電源回路を的確に制御することができる。
1. The controller of the deodorizing device according to
2. About the controller of the deodorizing apparatus of
［実施例１］
空調ダクト１は、図１に示すように、空調装置２が温度調整した調整空気または湿度調整した調整空気を建築物の部屋３内に送風するものであり、空調ダクト１内には空調装置２の下流側に位置して脱臭パネル４が固定されている。この脱臭パネル４は複数の脱臭ユニット５を相互にパネル状に組合せることから構成されたものであり、脱臭ユニット５は単位脱臭器に相当し、脱臭パネル４は脱臭器に相当する。これら複数の脱臭ユニット５のそれぞれは調整空気から窒素酸化物と硫黄酸化物等を除去することに基づいて調整空気を清浄化し、調整空気からアンモニアとアセトアルデヒドと硫化水素等を除去することに基づいて調整空気を無臭化し、調整空気中の細菌を殺すことに基づいて調整空気を抗菌化するものであり、複数の脱臭ユニット５のそれぞれには、図２に示すように、電源装置６が電気的に接続され、複数の電源装置６は共通の制御回路７に電気的に接続されている。以下、脱臭ユニット５〜制御回路７のそれぞれの詳細構成について説明する。
１．脱臭ユニット５の説明
フレーム１０は、図３に示すように、調整空気の流通方向に沿って延びる筒状をなすものであり、フレーム１０の内部には光触媒モジュール１１が固定されている。この光触媒モジュール１１は２枚の光触媒フィルタ１２と１枚の放電電極１３と２枚の対極１４を有するものである。両光触媒フィルタ１２は調整空気の流通方向に沿って相互に離間して配置されたものであり、両光触媒フィルタ１２には、矢印で示すように、風下側および風上側の順に調整空気が流通する。これら各光触媒フィルタ１２は多孔質セラミックからなる基体の表面に光触媒の粒子を固定したものであり、基体としてはアルミナまたはシリカが使用され、光触媒の粒子としては酸化チタンが使用されている。この光触媒粒子は光を吸収することに基づいて活性化して調整空気中の水分をＯＨラジカルおよびスーパーオキサイドアニオンという活性酸素に変えるものであり、調整空気中の有機化合物は各光触媒フィルタ１２を通過するときに光触媒フィルタ１２の基体に付着し、特にＯＨラジカルの作用で分解される。この光触媒粒子は菌細胞膜を脆化する抗菌作用を呈するものであり、各光触媒フィルタ１２の基体に付着した好気性細菌等の微生物を殺菌することに基づいて微生物の繁殖を抑制する。
[Example 1]
As shown in FIG. 1, the
1. Description of Deodorizing
放電電極１３および各対極１４のそれぞれはステンレス等の薄板をエッチングすることから網目状に形成されたものであり、放電電極１３は風上側の一方の光触媒フィルタ１２を挟んで風上側の一方の対極１４に対向配置され、風下側の他方の光触媒フィルタ１２を挟んで風下側の他方の対極１４に対向配置されている。これら各対極１４は放電電極１３との間で放電場を生成するものであり、各組の対極１４および放電電極１３相互間には放電に基づいて放電光が発生する。この放電光は３８０ｎｍ以下の短波長の紫外線を含むものであり、各光触媒フィルタ１２の光触媒粒子は放電電極１３および対極１４相互間で発生する放電光の紫外線成分を主な光源として活性化する。これら各組の放電電極１３および対極１４は放電器１５に相当するものである。
Each of the
フレーム１０の内部には光触媒モジュール１１の下流側に位置してオゾン分解触媒１６が固定されている。このオゾン分解触媒１６はオゾンを酸素に分解するものであり、二酸化マンガンを主体とするハニカム状の焼結体から構成されている。このオゾンは各組の放電電極１３および対極１４相互間で放電が発生することに基づいて生成されるものであり、調整空気中の有機物質はフレーム１０の内部でオゾンと接触することに基づいて酸化されることによっても分解される。即ち、オゾン分解触媒１６は調整空気中の有機物質と反応しない余剰なオゾンを分解するものであり、余剰なオゾンが空調ダクト１から部屋３内に放出されることを防止する。
An
フレーム１０の内部にはオゾン分解触媒１６の下流側に位置してファン装置１７が固定されている。このファン装置１７は調整空気の流通方向に沿って風を送るものであり、調整空気の流れを促進することに基づいて脱臭ユニット５の清浄化作用と無臭化作用と抗菌作用のそれぞれを助長する。フレーム１０の内部には光触媒モジュール１１の上流側に位置して集塵フィルタ１８が固定されており、集塵フィルタ１８は調整空気中の異物を捕捉することに基づいて光触媒モジュール１１に異物が付着することを防止する。
２．電源装置６の説明
商用交流電源には、図３に示すように、電源回路２１が接続されている。この電源回路２１は、図４に示すように、整流回路２２と平滑コンデンサ２３とチョッパ回路２４と昇圧回路２５とドライブ回路２６を有するものである。チョッパ回路２４はスイッチング素子に相当するパワートランジスタ２７と還流ダイオード２８と平滑コンデンサ２９とリアクトル３０を有するものであり、パワートランジスタ２７のオンオフが周期的に繰返されることに基づいて平滑コンデンサ２３からの平滑出力を直流電源に変換する。昇圧回路２５はチョッパ回路２４から出力される直流電源を一定周波数（２０ｋＨｚ）の交流電源に昇圧するものであり、昇圧トランスを主体に構成されている。
A
2. Description of
昇圧回路２５の両出力端子には高電圧発生回路３１が接続されている。この高電圧発生回路３１は昇圧回路２５から出力される一定周波数の交流電源に基づいて正のパルス状の高電圧直流電源を生成するものであり、脱臭ユニット５の各組の放電電極１３および対極１４相互間には高電圧発生回路３１から正のパルス状の高電圧直流電源が印加されることに基づいて放電が発生する。ドライブ回路２６はパワートランジスタ２７をオンオフするためのパルス状の一定周波数のドライブ信号を生成するものであり、ドライブ信号のパルス幅を変化させることに基づいて脱臭ユニット５の各組の放電電極１３および対極１４相互間に印加される放電電圧の大きさを調整する。図５は昇圧回路２５から高電圧発生回路３１に入力される入力電圧の大きさと放電電極１３および対極１４相互間に印加される放電電圧との相関関係を示すものであり、放電電圧は入力電圧が高くなることに応じて上昇し、紫外線およびオゾンのそれぞれの発生量は放電電圧が高くなることに応じて増加する。即ち、紫外線およびオゾンのそれぞれの発生量はドライブ回路２６がドライブ信号のパルス幅を変化させることに基づいて調整される。
A high
昇圧回路２５の両出力端子相互間には、図４に示すように、電圧検出回路３２が接続されており、電圧検出回路３２は昇圧回路２５から高電圧発生回路３１に入力される入力電圧の大きさに応じたレベルの電圧信号を出力する。昇圧回路２５および高電圧発生回路３１相互間にはシャント抵抗３３が接続されている。この抵抗３３は昇圧回路２５の二次側電流を検出する電流検出器に相当するものであり、放電電極１３および対極１４相互間でスパークが発生していない正常状態では、図６の（ａ）に実線で示すように、正弦波状の電流波形を検出し、放電電極１３および対極１４相互間でスパークが発生している異常状態では、図６の（ａ）に二点鎖線で示すように、正常状態に比べて高レベルの電流波形を検出する。この抵抗３３の両端子には、図４に示すように、整流回路３４の入力端子が接続されている。この整流回路３４は昇圧回路２５の二次側電流を整流するものであり、整流回路３４の出力線相互間には平滑コンデンサ３５が接続されている。この平滑コンデンサ３５は整流回路３４からの整流出力を平滑することに基づいて電流信号を生成するものであり、放電電極１３および対極１４相互間でスパークが発生していない正常状態では、図６の（ｂ）に実線で示すように、平滑コンデンサ３５から出力される電流信号が一定レベルの直線的な波形になり、放電電極１３および対極１４相互間でスパークが発生している異常状態では、図６の（ｂ）に二点鎖線で示すように、電流信号が正常状態に比べて高レベルの直線的な波形になる。
As shown in FIG. 4, a
平滑コンデンサ３５には、図４に示すように、微分回路３６が接続されている。この微分回路３６は平滑コンデンサ３５から出力される電流信号を微分することに基づいて微分電流信号を生成するものであり、コンデンサ３７および抵抗３８を有している。図６の（ｃ）は微分回路３６から出力される微分電流信号を示すものであり、放電電極１３および対極１４相互間でスパークが発生していない正常状態では、図６の（ｃ）に実線で示すように、微分電流信号が一定レベルの直線的な波形になり、放電電極１３および対極１４相互間でスパークが発生している異常状態では、図６の（ｃ）に二点鎖線で示すように、微分電流信号が正常状態に比べて高レベルの直線的な波形になる。この微分回路３６には、図４に示すように、出力回路に相当するスパーク検出回路３９が接続されている。このスパーク検出回路３９は、図６の（ｃ）に示すように、微分電流信号の入力結果を基準信号と比較するものであり、「微分電流信号＞基準信号」を検出することに基づいて異常信号に相当するスパーク検出信号を出力する。
３．制御回路７の説明
制御回路７は、図４に示すように、ＣＰＵとＲＯＭとＲＡＭを有するものである。この制御回路７は、図２に示すように、複数の出力端子ＯＵＴを有するものであり、各出力端子ＯＵＴのそれぞれには端子番号１〜ｍａｘのいずれかが割付けられている。これら各出力端子ＯＵＴにはドライブ回路２６が接続されており、ＣＰＵは複数のドライブ回路２６のそれぞれに出力端子ＯＵＴを通して電圧指令信号を与えることに基づいてパワートランジスタ２７のデューティ比（オン時間／オフ時間）を調整し、昇圧回路２５から高電圧発生回路３１に入力される入力電圧を電圧指令信号に応じて変化させることに基づいて放電電極１３および対極１４相互間に印加される放電電圧を１個の脱臭ユニット５単位で調整し、紫外線およびオゾンの両発生量を１個の脱臭ユニット５単位で制御する。
As shown in FIG. 4, a
3. Description of
制御回路７は、図２に示すように、複数の入力端子ＩＮｖを有するものであり、各入力端子ＩＮｖには端子番号１〜ｍａｘのいずれかが割付けられている。これら各入力端子ＩＮｖには電圧検出回路３２が接続されており、ＣＰＵは複数の入力端子ＩＮｖのそれぞれを介して電圧検出回路３２からの電圧信号を検出することに基づいて１個の脱臭ユニット５単位で入力電圧の大きさを実測し、１個の脱臭ユニット５単位で入力電圧の実測結果が目標値となるように電圧指令信号の大きさを調整する。
As shown in FIG. 2, the
制御回路７は、図２に示すように、複数の入力端子ＩＮｓを有するものであり、各入力端子ＩＮｓには端子番号１〜ｍａｘのいずれかが割付けられている。これら各入力端子ＩＮｓのそれぞれにはスパーク検出回路３９が接続されており、ＣＰＵは複数の入力端子ＩＮｓのそれぞれを介してスパーク検出回路３９からのスパーク検出信号の有無を判断することに基づいて１個の脱臭ユニット５単位でスパークの発生の有無を判断し、１個の脱臭ユニット５単位で電圧指令信号の大きさをスパークの発生の有無の判断結果に応じて調整する。この制御回路７と複数の電圧検出回路３２と複数のスパーク検出回路３９はコントローラを構成するものであり、制御回路７と複数の脱臭ユニット５と複数の電源回路２１と複数の電圧検出回路３２と複数のスパーク検出回路３９は脱臭システムを構成するものである。
As shown in FIG. 2, the
図７〜図１１のそれぞれは制御回路７のＲＯＭに予め記録された運転制御プログラムを説明するためのフローチャートであり、以下、運転制御プログラムの詳細を図７〜図１１に基づいて説明する。
４−１．メイン処理の説明
ＣＰＵは電源が投入されると、図７のステップＳ１で初期値（１）をポインタＰにセットする。このポインタＰは制御対象となる入力端子ＩＮｖと入力端子ＩＮｓと出力端子ＯＵＴのそれぞれを特定するための変数であり、ＣＰＵはステップＳ１でポインタＰを初期設定したときにはステップＳ２へ移行し、複数のスパークフラグＦｓｎ（ｎ＝１〜ｍａｘ）のそれぞれをオフ状態にリセットする。そして、ステップＳ３で複数の昇圧待ちフラグＦｗｎ（ｎ＝１〜ｍａｘ）のそれぞれをオフ状態にリセットし、ステップＳ４で複数の電力遮断フラグＦｃｎ（ｎ＝１〜ｍａｘ）のそれぞれをオフ状態にリセットする。複数のスパークフラグＦｓｎのそれぞれはスパークの発生の有無を記録するためのものであり、複数の昇圧待ちフラグＦｗｎのそれぞれは昇圧準備処理の実行の有無を記録するためのものであり、複数の電力遮断フラグＦｃｎのそれぞれは電力の遮断の有無を記録するためのものである。
Each of FIGS. 7 to 11 is a flowchart for explaining an operation control program recorded in advance in the ROM of the
4-1. Description of Main Processing When the power is turned on, the CPU sets an initial value (1) to the pointer P in step S1 of FIG. The pointer P is a variable for specifying each of the input terminal INv, the input terminal INs, and the output terminal OUT to be controlled. When the pointer P is initially set in step S1, the CPU shifts to step S2, and the plurality of pointers Each of the spark flags Fsn (n = 1 to max) is reset to an off state. In step S3, each of the plurality of boost wait flags Fwn (n = 1 to max) is reset to an off state, and in step S4, each of the plurality of power cut-off flags Fcn (n = 1 to max) is reset to an off state. To do. Each of the plurality of spark flags Fsn is for recording the presence / absence of the occurrence of a spark, and each of the plurality of boosting waiting flags Fwn is for recording the presence / absence of execution of the boosting preparation process. Each of the cut-off flags Fcn is for recording whether or not power is cut off.
ＣＰＵはステップＳ４で複数の電力遮断フラグＦｃｎのそれぞれをリセットすると、ステップＳ５でタイマＴ１に初期値（０）をセットし、ステップＳ６でタイマＴ２に初期値（０）をセットする。このＣＰＵは一定の時間間隔でタイマ割込み処理を起動するものであり、タイマ割込み処理が起動する毎にタイマＴ１およびタイマＴ２のそれぞれを更新することに基づいて計時処理を行っている。即ち、タイマＴ１およびタイマＴ２のそれぞれはＣＰＵが図７〜図１１いずれとも相違する割込み処理で計測するものである。 When the CPU resets each of the plurality of power cutoff flags Fcn in step S4, the CPU sets an initial value (0) to the timer T1 in step S5, and sets an initial value (0) to the timer T2 in step S6. This CPU activates timer interrupt processing at regular time intervals, and performs timing processing based on updating each of the timer T1 and timer T2 each time the timer interrupt processing is activated. That is, each of the timer T1 and the timer T2 is measured by the CPU using interrupt processing that is different from any of FIGS.
ＣＰＵは図７のステップＳ６でタイマＴ２をリセットすると、ステップＳ７でＲＯＭに予め記録された初期値Ｖｓを複数の電圧指令信号Ｖｄｎ（ｎ＝１〜ｍａｘ）のそれぞれにセットし、ステップＳ８で全てのドライブ回路２６に電圧指令信号Ｖｄｎの初期設定結果を出力することに基づいて全てのパワートランジスタ２７を共通のデューテイ比で運転開始する。この処理は全ての出力端子ＯＵＴに端子番号の順序で電圧指令信号Ｖｄｎの初期設定結果を出力することに基づいて行われるものであり、ＣＰＵはステップＳ８で全てのパワートランジスタ２７を共通のデューテイ比で運転開始することに基づいて全ての脱臭ユニット５を共通の放電電圧で運転開始する。この電圧指令信号Ｖｄｎの初期値Ｖｓは昇圧回路２５から高電圧発生回路３１に入力される入力電圧が「５．０ｋＶ」となるように設定されたものである。
When the CPU resets the timer T2 in step S6 of FIG. 7, the CPU sets the initial value Vs recorded in advance in the ROM in step S7 to each of the plurality of voltage command signals Vdn (n = 1 to max), and in step S8, all of them. Based on the output of the initial setting result of the voltage command signal Vdn to the
ＣＰＵはステップＳ８で全ての脱臭ユニット５を共通の放電電圧で運転開始すると、ステップＳ９でタイマＴ１の計測結果をＲＯＭに予め記録されたサンプリング値Ｔｓ（１分）と比較する。ここで「Ｔ１＝Ｔｓ」を判断したときにはステップＳ１０へ移行し、タイマＴ１を初期値（０）にリセットする。そして、ステップＳ１１でポインタＰの現在の設定結果を検出し、ステップＳ１２で電力遮断フラグＦｃｎの設定状態を判断する。この判断処理はポインタＰの検出結果に応じた添字ｎの電力遮断フラグＦｃｎに対して行われるものであり、ＣＰＵはステップＳ１２でポインタＰの検出結果に応じた電力遮断フラグＦｃｎがオン状態にセットされていることを判断したときにはステップＳ２１へ移行する。即ち、電力遮断フラグＦｃｎのオン状態ではステップＳ１４の降圧処理とステップＳ１６の昇圧準備処理とステップＳ１８の電力制御処理とステップＳ２０の昇圧処理がいずれも実行されない。
When the CPU starts operating all the
ＣＰＵはステップＳ１２でポインタＰの検出結果に応じた電力遮断フラグＦｃｎがオフ状態にリセットされていることを判断すると、ステップＳ１３でスパーク検出信号が入力されているか否かを判断する。この判断処理はポインタＰの検出結果に応じた端子番号を有する入力端子ＩＮｓに対して行われるものであり、ＣＰＵはステップＳ１３でポインタＰの検出結果に応じた入力端子ＩＮｓからスパーク検出信号が入力されていることを判断したときにはステップＳ１４の降圧処理へ移行する。この降圧処理はポインタＰの検出結果に応じた端子番号の出力端子ＯＵＴからドライブ回路２６に出力する電圧指令信号Ｖｄｎを現在値から低下させ、ポインタＰの検出結果に応じたパワートランジスタ２７のデューティ比を低下させることに基づいて脱臭ユニット５の放電電圧を現在値から降下させるものであり、ＣＰＵはステップＳ１４の降圧処理を終えたときにはステップＳ２１へ移行する。
When the CPU determines in step S12 that the power cut-off flag Fcn corresponding to the detection result of the pointer P has been reset to an off state, the CPU determines in step S13 whether or not a spark detection signal has been input. This determination process is performed for an input terminal INs having a terminal number corresponding to the detection result of the pointer P, and the CPU inputs a spark detection signal from the input terminal INs corresponding to the detection result of the pointer P in step S13. When it is determined that it has been performed, the process proceeds to step S14. In this step-down processing, the voltage command signal Vdn output from the output terminal OUT of the terminal number corresponding to the detection result of the pointer P to the
ＣＰＵはステップＳ１３でポインタＰの検出結果に応じた入力端子ＩＮｓからスパーク検出信号が入力されていないことを判断すると、ステップＳ１５でスパークフラグＦｓｎの設定状態を判断する。この判断処理はポインタＰの検出結果に応じた添字ｎのスパークフラグＦｓｎに対して行われるものであり、ＣＰＵはステップＳ１５でポインタＰの検出結果に応じたスパークフラグＦｓｎがオン状態にセットされていることを判断したときにはステップＳ１６の昇圧準備処理へ移行する。この昇圧準備処理はステップＳ２０の昇圧処理を開始するために必要な準備処理を行うものであり、ＣＰＵはステップＳ１６の昇圧準備処理を終えたときにはステップＳ２１へ移行する。 When the CPU determines in step S13 that no spark detection signal is input from the input terminal INs corresponding to the detection result of the pointer P, the CPU determines the set state of the spark flag Fsn in step S15. This determination process is performed for the spark flag Fsn with the suffix n according to the detection result of the pointer P, and the CPU sets the spark flag Fsn according to the detection result of the pointer P to the ON state in step S15. When it is determined that there is, the process proceeds to step S16 for boosting preparation. This boosting preparation process performs a preparation process necessary for starting the boosting process of step S20, and when the CPU finishes the boosting preparation process of step S16, the process proceeds to step S21.
ＣＰＵはステップＳ１５でポインタＰの検出結果に応じたスパークフラグＦｓｎがオフ状態にリセットされていることを判断すると、ステップＳ１７で昇圧待ちフラグＦｗｎの設定状態を判断する。この判断処理はポインタＰの検出結果に応じた添字ｎを有する昇圧待ちフラグＦｗｎに対して行われるものであり、ＣＰＵはステップＳ１７でポインタＰの検出結果に応じた昇圧待ちフラグＦｗｎがオフ状態にリセットされていることを判断したときにはステップＳ１８の電力制御処理へ移行する。この電力制御処理は昇圧回路２５から高電圧発生回路３１に入力される入力電圧の実測結果が目標範囲に収束するように電圧指令信号Ｖｄｎを調整することに基づいて脱臭ユニット５の放電電圧を目標範囲内で安定化するものであり、ＣＰＵはステップＳ１８の電力制御処理を終えたときにはステップＳ２１へ移行する。
When the CPU determines in step S15 that the spark flag Fsn corresponding to the detection result of the pointer P has been reset to the off state, the CPU determines the set state of the boost wait flag Fwn in step S17. This determination process is performed for the boost wait flag Fwn having the suffix n corresponding to the detection result of the pointer P, and the CPU sets the boost wait flag Fwn corresponding to the detection result of the pointer P to the OFF state in step S17. When it is determined that it has been reset, the process proceeds to the power control process of step S18. This power control process targets the discharge voltage of the
ＣＰＵはステップＳ１７でポインタＰの検出結果に応じた昇圧待ちフラグＦｗｎがオン状態にセットされていることを判断すると、ステップＳ１９でタイマＴ２の計測結果をＲＯＭに予め記録された昇圧開始時間Ｔｗ（１０分）と比較する。このタイマＴ２はステップＳ１４の降圧処理を実行することに基づいてスパークの発生が解消された場合にステップＳ１６の昇圧準備処理で初期値（０）にリセットされるものであり、ＣＰＵはステップＳ１９で「Ｔ２≧Ｔｗ」を判断したときにはステップＳ２０の昇圧処理へ移行する。この昇圧処理はポインタＰの検出結果に応じた端子番号の出力端子ＯＵＴからドライブ回路２６に出力する電圧指令信号Ｖｄｎを現在値から高め、ポインタＰの検出結果に応じたパワートランジスタ２７のデユーティ比を高めることに基づいて脱臭ユニット５の放電電圧を現在値から上昇させるものであり、ＣＰＵはステップＳ２０の昇圧処理を終えたときにはステップＳ２１へ移行する。
When the CPU determines in step S17 that the boosting waiting flag Fwn corresponding to the detection result of the pointer P is set to the on state, in step S19, the boosting start time Tw ( 10 minutes). The timer T2 is reset to the initial value (0) in the step-up preparation process in step S16 when the occurrence of spark is eliminated based on the execution of the step-down process in step S14. When “T2 ≧ Tw” is determined, the process proceeds to step S20. In this boosting process, the voltage command signal Vdn output from the output terminal OUT of the terminal number corresponding to the detection result of the pointer P to the
ＣＰＵはステップＳ２１へ移行すると、ポインタＰの検出結果をＲＯＭに予め記録された上限値ｍａｘと比較する。ここで「Ｐ＜ｍａｘ」を判断したときにはステップＳ２２でポインタＰに単位値（１）を加算し、ステップＳ２１で「Ｐ＝ｍａｘ」を判断したときにはステップＳ２３でポインタＰを初期値（１）にリセットし、いずれの場合にもステップＳ９に復帰する。即ち、ＣＰＵはスパーク検出信号が入力されているか否かを判断するステップＳ１３の処理を全ての入力端子ＩＮｓに対して端子番号１〜ｍａｘの順序で個別に行い、全ての脱臭ユニット５についてスパークの発生の有無を個別に判断する判断処理を行うものであり、スパークの発生の有無の判断処理は一定の時間間隔Ｔｓで周期的に繰返される。
４−２．電力制御処理の説明
図８は図７のステップＳ１８の電力制御処理の詳細を示すものである。この電力制御処理は電源遮断フラグＦｃｎとスパークフラグＦｓｎと昇圧待ちフラグＦｗｎのそれぞれがオフ状態にリセットされた完全な正常状態で実行されるものであり、ＣＰＵは図８のステップＳ３１で電圧検出回路３２からの電圧信号Ｖｖｎを検出する。この電圧信号ＶｖｎはポインタＰの検出結果に応じた端子番号を有する入力端子ＩＮｖを介して検出されるものであり、ＣＰＵは電圧信号Ｖｖｎを検出したときにはステップＳ３２へ移行する。
When proceeding to step S21, the CPU compares the detection result of the pointer P with the upper limit value max recorded in advance in the ROM. If “P <max” is determined, the unit value (1) is added to the pointer P in step S22. If “P = max” is determined in step S21, the pointer P is set to the initial value (1) in step S23. In any case, the process returns to step S9. That is, the CPU individually performs the process of step S13 for determining whether or not a spark detection signal is input on all the input terminals INs in the order of the
4-2. Description of Power Control Processing FIG. 8 shows details of the power control processing in step S18 of FIG. This power control process is executed in a completely normal state in which each of the power cut-off flag Fcn, the spark flag Fsn, and the boost wait flag Fwn is reset to the off state, and the CPU detects the voltage detection circuit in step S31 of FIG. The voltage signal Vvn from 32 is detected. The voltage signal Vvn is detected via the input terminal INv having a terminal number corresponding to the detection result of the pointer P. When the CPU detects the voltage signal Vvn, the process proceeds to step S32.
ＣＰＵはステップＳ３２へ移行すると、電力遮断フラグＦｃｎの設定状態を判断する。この処理はポインタＰの検出結果とは異なる添字ｎの残りの電力遮断フラグＦｃｎのそれぞれに対して行われるものであり、ＣＰＵは残りの電力遮断フラグＦｃｎの全てがオフ状態にリセットされていることを判断したときにはステップＳ３３へ移行する。このステップＳ３３で変数ＶｄにＲＯＭに予め記録された下限値Ｖ１をセットし、ステップＳ３４で変数ＶｕにＲＯＭに予め記録された上限値Ｖ２をセットする。下限値Ｖ１は放電電極１３および対極１４相互間でスパークを発生させることなく有効な放電を発生させることが可能な最低の入力電圧Ｖｍｉｎ（３．０ｋＶ）に比べて高く設定されたものであり、上限値Ｖ２は放電電極１３および対極１４相互間でスパークを発生させることなく有効な放電を発生させることが可能な最高の入力電圧Ｖｍａｘ（６．０ｋＶ）に比べて低く設定されたものであり、ＣＰＵはステップＳ３４で変数Ｖｕに上限値Ｖ２を設定したときにはステップＳ３７へ移行する。
When the CPU proceeds to step S32, the CPU determines the set state of the power cutoff flag Fcn. This process is performed for each of the remaining power cut-off flags Fcn with the subscript n different from the detection result of the pointer P, and the CPU confirms that all the remaining power cut-off flags Fcn are reset to the off state. When it is determined, the process proceeds to step S33. In step S33, the lower limit value V1 recorded in advance in the ROM is set in the variable Vd, and in step S34, the upper limit value V2 recorded in advance in the ROM is set in the variable Vu. The lower limit value V1 is set higher than the lowest input voltage Vmin (3.0 kV) that can generate an effective discharge without generating a spark between the
ＣＰＵはステップＳ３２で残りの電力遮断フラグＦｃｎのいずれかがオン状態にセットされていることを判断すると、ステップ３５で変数Ｖｄに下限値Ｖ１´（＞Ｖｍｉｎ）をセットし、ステップＳ３６で変数Ｖｕに上限値Ｖ２´（＜Ｖｍａｘ）をセットし、ステップＳ３７へ移行する。これら下限値Ｖ１´および上限値Ｖ２´のそれぞれはＲＯＭに予め記録されたものであり、下限値Ｖ１´は下限値Ｖ１に比べて大きく設定され、上限値Ｖ２´は上限値Ｖ２に比べて大きく設定されている。
When the CPU determines in step S32 that any of the remaining power cut-off flags Fcn are set to the on state, the CPU sets the lower limit value V1 ′ (> Vmin) to the variable Vd in
ＣＰＵはステップＳ３７へ移行すると、電圧信号Ｖｖｎの検出結果を変数Ｖｄの設定結果と比較する。ここで「Ｖｖｎ＜Ｖｄ」であることを判断したときにはステップＳ３８へ移行し、ポインタＰの検出結果に応じた電圧指令信号Ｖｄｎに単位値ΔＶ（０．１ｋＶ）を加算する。この単位値ΔＶはＲＯＭに予め記録されたものであり、ＣＰＵはポインタＰの検出結果に応じた電圧指令信号Ｖｄｎを加算したときにはステップＳ４１へ移行し、ポインタＰの検出結果に応じた端子番号の出力端子ＯＵＴからドライブ回路２６に電圧指令信号Ｖｄｎの加算結果を出力することに基づいてパワートランジスタ２７のオン時間が現在値から長くなるようにデューティ比を調節する。
In step S37, the CPU compares the detection result of the voltage signal Vvn with the setting result of the variable Vd. When it is determined that “Vvn <Vd”, the process proceeds to step S38, and the unit value ΔV (0.1 kV) is added to the voltage command signal Vdn corresponding to the detection result of the pointer P. This unit value ΔV is recorded in advance in the ROM, and when the CPU adds the voltage command signal Vdn corresponding to the detection result of the pointer P, the process proceeds to step S41, and the terminal number corresponding to the detection result of the pointer P is set. Based on outputting the addition result of the voltage command signal Vdn from the output terminal OUT to the
ＣＰＵはステップＳ３７で「Ｖｖｎ＜Ｖｄ」ではないことを判断すると、ステップＳ３９で電圧信号Ｖｖｎの検出結果を変数Ｖｕの設定結果と比較する。ここで「Ｖｖｎ＞Ｖｕ」であることを判断したときにはステップＳ４０へ移行し、ポインタＰの検出結果に応じた電圧指令信号Ｖｄｎから単位値ΔＶ（０．１ｋＶ）を減算する。そして、ステップＳ４１へ移行し、ポインタＰの検出結果に応じた端子番号の出力端子ＯＵＴからドライブ回路２６に電圧指令信号Ｖｄｎの減算結果を出力することに基づいてパワートランジスタ２７のオン時間が現在値から短くなるようにデューティ比を調節する。
If the CPU determines that “Vvn <Vd” is not satisfied in step S37, the CPU compares the detection result of the voltage signal Vvn with the setting result of the variable Vu in step S39. When it is determined that “Vvn> Vu”, the process proceeds to step S40, and the unit value ΔV (0.1 kV) is subtracted from the voltage command signal Vdn corresponding to the detection result of the pointer P. Then, the process proceeds to step S41, and the on-time of the
即ち、電力制御処理は電圧信号Ｖｖｎの実測結果が放電電極１３および対極１４相互間でスパークを発生させることなく有効な放電を発生させることが可能な正常範囲「Ｖｄ≦Ｖｖｎ≦Ｖｕ」に収束するように電圧指令信号Ｖｄｎを調整する処理である。この電力制御処理は全ての脱臭ユニット５に対して個々に行われるものであり、紫外線の発生量およびオゾンの発生量の双方は電力制御処理が全ての脱臭ユニット５に対して個々に行われることに基づいて複数の脱臭ユニット５相互間で平均化される。
That is, in the power control process, the actual measurement result of the voltage signal Vvn converges to a normal range “Vd ≦ Vvn ≦ Vu” in which an effective discharge can be generated without generating a spark between the
複数の脱臭ユニット５のいずれかで故障が発生したときには図７のステップＳ１４の降圧処理で複数の電力遮断フラグＦｃｎのいずれかがオン状態にセットされる。この故障の発生状態では正常範囲「Ｖｄ≦Ｖｖｎ≦Ｖｕ」が残りの正常な脱臭ユニット５の全てで故障が発生していない通常時に比べて高く設定されるので、故障が発生していない正常な脱臭ユニット５のそれぞれで放電電圧が通常時に比べて高く設定される。このため、正常な脱臭ユニット５のそれぞれで紫外線の発生量およびオゾンの発生量の双方が通常時に比べて高められるので、複数の脱臭ユニット５の合計の能力が故障の発生に基づいて低下することが抑えられる。
４−３．降圧処理の説明
図９は図７のステップＳ１４の降圧処理の詳細を示すものであり、ＣＰＵは図９のステップＳ５１でポインタＰの検出結果に応じたスパークフラグＦｓｎをオン状態にセットすることに基づいて複数の脱臭ユニット５のいずれでスパークが発生したかを記録する。そして、ステップＳ５２でポインタＰの検出結果に応じた昇圧待ちフラグＦｗｎをオフ状態にリセット検出し、ステップＳ５３でポインタＰの検出結果に応じた端子番号の入力端子ＩＮｖを介して電圧信号Ｖｖｎを検出し、ステップＳ５４で電圧信号Ｖｖｎの検出結果を下限値Ｖｍｉｎ（３．０ｋＶ）と比較する。ここで「Ｖｖｎ＞Ｖｍｉｎ」を判断したときにはステップＳ５５へ移行し、ポインタＰの検出結果に応じた電圧指令信号Ｖｄｎから単位値ΔＶ（０．１ｋＶ）を減算する。
When a failure occurs in any of the plurality of
4-3. FIG. 9 shows details of the step-down process in step S14 of FIG. 7, and the CPU sets the spark flag Fsn corresponding to the detection result of the pointer P to the on state in step S51 of FIG. Based on this, it is recorded which of the plurality of
ＣＰＵはステップＳ５５で電圧指令信号Ｖｄｎを減算すると、ステップＳ５６でポインタＰの検出結果に応じた端子番号の出力端子ＯＵＴからドライブ回路２６に電圧指令信号Ｖｄｎの減算結果を出力する。即ち、複数のスパーク検出回路３９のいずれかからスパーク検出信号が入力されたときにはサンプリング時間Ｔｓが経過する毎に電圧指令信号Ｖｄｎを現在値から単位値だけ降下させる降圧処理が実行されるので、サンプリング時間Ｔｓが経過する毎に電源回路２１で生成される電源電圧Ｖｖｎが現在値から降下し、サンプリング時間Ｔｓが経過する毎に脱臭ユニット５の放電電圧が現在値から降下する。この降圧処理はスパークが発生している異常な脱臭ユニット５に対してのみ実行されるものであり、スパークが発生していない残りの正常な脱臭ユニット５については放電電圧がステップＳ１８の電力制御処理で正常範囲にキープされる。
When the CPU subtracts the voltage command signal Vdn in step S55, it outputs the subtraction result of the voltage command signal Vdn from the output terminal OUT of the terminal number corresponding to the detection result of the pointer P to the
ＣＰＵは図９のステップＳ５４で「Ｖｖｎ＝Ｖｍｉｎ」を判断すると、ステップＳ５７でＲＯＭに予め記録された遮断値（０）を電圧指令信号Ｖｄｎにセットする。この処理はポインタＰの検出結果に応じた電圧指令信号Ｖｄｎに対して行われるものであり、ＣＰＵはステップＳ５７で電圧指令信号Ｖｄｎに遮断値をセットしたときにはステップＳ５８へ移行し、ポインタＰの検出結果に応じた電力遮断フラグＦｃｎをオン状態にセットする。そして、ステップＳ５６へ移行し、ポインタＰの検出結果に応じた端子番号の出力端子ＯＵＴからドライブ回路２６に電圧指令信号Ｖｄｎの設定結果を出力する。
When the CPU determines “Vvn = Vmin” in step S54 of FIG. 9, in step S57, the CPU sets the cutoff value (0) recorded in advance in the ROM to the voltage command signal Vdn. This process is performed for the voltage command signal Vdn corresponding to the detection result of the pointer P. When the CPU sets a cutoff value for the voltage command signal Vdn in step S57, the process proceeds to step S58, and the detection of the pointer P is performed. The power cutoff flag Fcn corresponding to the result is set to the on state. Then, the process proceeds to step S56, and the setting result of the voltage command signal Vdn is output to the
即ち、電圧指令信号Ｖｄｎの減算処理は電圧信号Ｖｖｎが放電電極１３および対極１４相互間で放電を発生させることが可能な最低値Ｖｍｉｎに到達していないことを条件に行われるものであり、電圧信号Ｖｖｎが最低値Ｖｍｉｎまで下降してもスパークの発生が解消されない故障時にはパワートランジスタ２７が電圧指令信号Ｖｄｎに応じてオフされることに基づいて故障した脱臭ユニット５のみが断電され、故障した脱臭ユニット５に応じた電力遮断フラグＦｃｎのみがオン状態にセットされる。この電力遮断状態では図７のステップＳ１２で電力遮断フラグＦｃｎのオンが判断されるので、故障した脱臭ユニット５が電力の遮断状態にキープされる。
４−４．昇圧準備処理の説明
降圧処理が実行されることに基づいてスパークの発生が解消されたときにはスパーク検出信号の出力が停止する。この場合にはＣＰＵは図７のステップＳ１３でポインタＰの検出結果に応じた入力端子ＩＮｓからスパーク検出信号が入力されていないことを判断し、ステップＳ１５でポインタＰの検出結果に応じたスパークフラグＦｓｎがオン状態にセットされていることを判断し、ステップＳ１６の昇圧準備処理へ移行する。
That is, the subtraction process of the voltage command signal Vdn is performed on the condition that the voltage signal Vvn has not reached the minimum value Vmin that can cause a discharge between the
4-4. Description of Boost Preparation Process When the occurrence of spark is resolved based on the execution of the step-down process, the output of the spark detection signal is stopped. In this case, the CPU determines in step S13 in FIG. 7 that no spark detection signal is input from the input terminal INs corresponding to the detection result of the pointer P, and in step S15, the spark flag corresponding to the detection result of the pointer P. It is determined that Fsn is set to the on state, and the process proceeds to the boosting preparation process in step S16.
図１０は昇圧準備処理の詳細を示すものであり、ＣＰＵは図１０のステップＳ６１でポインタＰの検出結果に応じたスパークフラグＦｓｎをオフ状態にリセットする。そして、ステップＳ６２でタイマＴ２を「０」にリセットし、ステップＳ６３でポインタＰの検出結果に応じた昇圧待ちフラグＦｗｎをオン状態にセットする。
４−５．昇圧処理の説明
ＣＰＵは昇圧準備処理を終えた状態では図７のステップＳ１７でポインタＰの検出結果に応じた昇圧待ちフラグＦｗｎがオン状態にセットされていることを判断し、ステップＳ１９でタイマＴ２の計測結果をＲＯＭに予め記録された昇圧開始時間Ｔｗ（１０分）と比較する。ここで「Ｔ２≧Ｔｗ」を判断したときにはステップＳ２０の昇圧処理へ移行する。
FIG. 10 shows details of the boosting preparation process, and the CPU resets the spark flag Fsn corresponding to the detection result of the pointer P to the OFF state in step S61 of FIG. In step S62, the timer T2 is reset to “0”, and in step S63, the boost wait flag Fwn corresponding to the detection result of the pointer P is set to the on state.
4-5. Description of Boosting Process After the boosting preparation process is completed, the CPU determines that the boosting waiting flag Fwn corresponding to the detection result of the pointer P is set to ON in step S17 of FIG. 7, and in step S19, the timer T2 Is compared with the boosting start time Tw (10 minutes) recorded in advance in the ROM. When “T2 ≧ Tw” is determined here, the process proceeds to step S20.
図１１は昇圧処理の詳細を示すものであり、ＣＰＵはステップＳ７１でポインタＰの検出結果に応じた端子番号の入力端子ＩＮｖを介して電圧信号Ｖｖｎを検出する。そして、ステップＳ７２へ移行し、電圧信号Ｖｖｎの検出結果をＲＯＭに予め記録された基準値Ｖｂ（Ｖｍｉｎ＜Ｖｂ＜Ｖｍａｘ）と比較する。この基準値Ｖｂは初期の入力電圧（５．０ｋＶ）と同一に設定されたものであり、ＣＰＵはステップＳ７２で「Ｖｖｎ＜Ｖｂ」を判断したときにはステップＳ７３へ移行する。 FIG. 11 shows details of the boosting process. In step S71, the CPU detects the voltage signal Vvn via the input terminal INv having the terminal number corresponding to the detection result of the pointer P. Then, the process proceeds to step S72, and the detection result of the voltage signal Vvn is compared with a reference value Vb (Vmin <Vb <Vmax) recorded in advance in the ROM. The reference value Vb is set to be the same as the initial input voltage (5.0 kV). When the CPU determines “Vvn <Vb” in step S72, the process proceeds to step S73.
ＣＰＵはステップＳ７３へ移行すると、ポインタＰの検出結果に応じた電圧指令信号Ｖｄｎに単位値ΔＶ（０．１ｋＶ）を加算する。そして、ステップＳ７４へ移行し、ポインタＰの検出結果に応じた端子番号の出力端子ＯＵＴからドライブ回路２６に電圧指令信号Ｖｄｎの加算結果を出力する。即ち、脱臭ユニット５でスパークの発生が解消されたときにはサンプリング時間Ｔｓが経過する毎に電圧指令信号Ｖｄｎを現在値から高める昇圧処理が実行され、サンプリング時間Ｔｓが経過する毎に電源回路２１で生成される電源電圧Ｖｖｎが現在値から上昇し、サンプリング時間Ｔｓが経過する毎に脱臭ユニット５の放電電圧が現在値から高められる。この昇圧処理はスパークの解消が検出されたことを基準に昇圧開始時間Ｔｗが経過してから開始されるものであり、スパークが解消された脱臭ユニット５に対してのみ実行される。
In step S73, the CPU adds a unit value ΔV (0.1 kV) to the voltage command signal Vdn corresponding to the detection result of the pointer P. Then, the process proceeds to step S74, and the addition result of the voltage command signal Vdn is output to the
ＣＰＵはステップＳ７２で「Ｖｖｎ＝Ｖｂ」を判断すると、ステップＳ７５でポインタＰの検出結果に応じた昇圧待ちフラグＦｗｎをオフ状態にリセットする。この昇圧待ちフラグＦｗｎのオフ状態ではＣＰＵは図７のステップＳ１７からステップＳ１８の電力制御処理へ移行し、入力電圧の実測結果Ｖｖｎが正常範囲内に収束するように電圧指令信号Ｖｄｎを調整する。即ち、ステップＳ７３の電圧指令信号Ｖｄｎの加算処理は電源回路２１で生成される電源電圧Ｖｖｎが限度値Ｖｂに到達していないことを条件に行われるものである。
When the CPU determines “Vvn = Vb” in step S72, the boost reset waiting flag Fwn corresponding to the detection result of the pointer P is reset to an off state in step S75. In the OFF state of the boost wait flag Fwn, the CPU shifts from step S17 to step S18 in FIG. 7 and adjusts the voltage command signal Vdn so that the actual measurement result Vvn of the input voltage converges within the normal range. That is, the addition process of the voltage command signal Vdn in step S73 is performed on condition that the power supply voltage Vvn generated by the
上記実施例１によれば次の効果を奏する。
複数の脱臭ユニット５のいずれかでスパークが発生したときには複数の入力端子ＩＮｓのいずれかを介してスパーク検出信号の入力が有ることを判断し、当該入力端子ＩＮｓに接続されたスパーク検出回路３９の検出先である電源回路２１に出力する電圧指令信号Ｖｄｎのみを電圧信号Ｖｖｎが下限値Ｖｍｉｎに到達していないことを条件にスパーク検出信号の入力時から減算し、スパークが発生している脱臭ユニット５の放電電圧のみを現在値から下降させた。このため、複数の脱臭ユニット５のそれぞれの電源を複数の電源回路２１で個別に生成する構成であっても脱臭ユニット５でスパークが発生したときにはスパークの発生が解消されるように電源回路２１を的確に制御することができる。
According to the said Example 1, there exists the following effect.
When a spark occurs in any of the plurality of
スパーク検出信号の入力が有る状態から無い状態に変化したことを判断したときには当該判断時を基準にスパーク検出信号の入力が無い状態が昇圧開始時間Ｔｗだけ継続することに基づいて昇圧処理を開始した。このため、放電電極１３または対極１４で結露が生じることに基づいてスパークが発生したときには結露が解消されることを待って放電電圧を上昇させ、初期の放電電圧Ｖｂで運転を行うことができる。
When it is determined that the state has changed from the state with the input of the spark detection signal to the state without the spark detection signal, the boosting process is started based on the fact that the state without the input of the spark detection signal continues for the boosting start time Tw with reference to the determination time. . For this reason, when a spark is generated based on the occurrence of condensation on the
上記実施例１においては、複数のスパーク検出回路３９のいずれかから制御回路７にスパーク検出信号が入力されたときには制御回路７が全てのドライブ回路２６について降圧処理を開始する構成としても良い。この場合、制御回路７がスパーク検出信号の入力回数を計測し、入力回数の計測結果が予め決められた２以上の処理開始値に到達することに基づいて全てのドライブ回路２６について降圧処理を開始すると良い。
In the first embodiment, the
上記実施例１においては、同一のスパーク検出回路３９から制御回路７に予め決められた２回以上のスパーク検出信号が入力されることに基づいて制御回路７が２回以上のスパーク検出信号の検出先であるドライブ回路２６または全てのドライブ回路２６ついて降圧処理を開始する構成としても良い。
［実施例２］
図１２は制御回路７のＣＰＵが図９の降圧処理に換えて実行する降圧処理を示すものであり、ＣＰＵはポインタＰの検出結果に応じた入力端子ＩＮｓを介してスパーク検出信号の入力が有ることを判断したときには図１２のステップＳ５１でポインタＰの検出結果に応じたスパークフラグＦｓｎをオン状態にセットし、ステップＳ５２でポインタＰの検出結果に応じた昇圧待ちフラグＦｗｎをオフ状態にリセットし、ステップＳ５９でポインタＰの検出結果に応じたカウンタＮｎの計測結果をＲＯＭに予め決められた上限値Ｍａｘ（２以上の整数）と比較する。このカウンタＮｎはスパークの発生回数を計測するものであり、図１３に示すように、昇圧準備処理のステップＳ６４で初期値（０）にリセットされる。
In the first embodiment, the
[Example 2]
FIG. 12 shows a step-down process executed by the CPU of the
ＣＰＵは図１２のステップＳ５９で「Ｎｎ＜Ｍａｘ」を判断すると、ステップＳ５５でポインタＰの検出結果に応じた電圧指令信号Ｖｄｎから単位値ΔＶを減算する。そして、ステップＳ６０でポインタＰの検出結果に応じたカウンタＮｎに単位値（１）を加算することに基づいてスパークの発生回数を更新し、ステップＳ５６でポインタＰの検出結果に応じた出力端子ＯＵＴを通してドライブ回路２６に電圧指令信号Ｖｄｎの減算結果を出力し、スパークが発生している脱臭ユニット５について放電電圧を低下させる。
When the CPU determines “Nn <Max” in step S59 of FIG. 12, the unit value ΔV is subtracted from the voltage command signal Vdn corresponding to the detection result of the pointer P in step S55. In step S60, the number of occurrences of spark is updated based on adding the unit value (1) to the counter Nn corresponding to the detection result of the pointer P. In step S56, the output terminal OUT corresponding to the detection result of the pointer P is updated. Then, the subtraction result of the voltage command signal Vdn is output to the
ＣＰＵはステップＳ５９で「Ｎｎ＝Ｍａｘ」を判断すると、ステップＳ５７でポインタＰの検出結果に応じた電圧指令信号Ｖｄｎに遮断値（０）をセットする。そして、ステップＳ５８でポインタＰの検出結果に応じた電力遮断フラグＦｃｎをオン状態にセットし、ステップＳ５６でポインタＰの検出結果に応じた出力端子ＯＵＴを通してドライブ回路２６に電圧指令信号Ｖｄｎの設定結果を出力し、スパークが発生している脱臭ユニット５について電源を遮断する。即ち、脱臭ユニット５でスパークが発生したときには１回目の降圧処理が実行される。この１回目の降圧処理の実行から予め決められた一定時間内で予め決められた一定回数のスパーク検出信号が検出されたときにはスパーク検出信号の検出先である脱臭ユニット５について電源が遮断されるように電源回路２１の電圧指令信号Ｖｄｎが「０」に設定される。
When the CPU determines “Nn = Max” in step S59, the CPU sets a cutoff value (0) to the voltage command signal Vdn corresponding to the detection result of the pointer P in step S57. In step S58, the power cutoff flag Fcn corresponding to the detection result of the pointer P is set to the ON state, and in step S56, the setting result of the voltage command signal Vdn to the
上記実施例２においては、制御回路７がスパークの検出回数Ｎｎが上限値Ｍａｘに到達したことを判断したときには全てのドライブ回路２６のそれぞれについて電源が遮断されるように電圧指令信号Ｖｄｎを遮断値に設定する構成としても良い。
In the second embodiment, when the
上記実施例１〜実施例２のそれぞれにおいては、制御回路７がスパーク検出信号を検出することに基づいて電圧指令信号Ｖｄｎを現在値から予め決められた限度値まで一挙に下げる構成としても良い。
［実施例３］
複数のスパーク検出回路３９のそれぞれには、図１４に示すように、フォトカプラ４０のフォトダイオード４１が接続されており、複数のスパーク検出回路３９のそれぞれからスパーク検出信号が出力されたときにはフォトカプラ４０のフォトダイオード４１が発光することに基づいてフォトトランジスタ４２がオンされる。これら複数のフォトトランジスタ４２は制御回路７の共通の１個の入力端子ＩＮｓにワイヤードオア接続されており、入力端子ＩＮｓには複数のスパーク検出回路３９のいずれかからスパーク検出信号が出力されることに基づいてスパーク検出信号が入力される。
In each of the first to second embodiments, the voltage command signal Vdn may be lowered from the current value to a predetermined limit value all at once based on the
[Example 3]
As shown in FIG. 14, a
図１５は制御装置７のＣＰＵが図７のメイン処理に換えて実行するメイン処理の処理内容を示すものであり、ＣＰＵは電源が投入されたときには図１５のステップＳ８１で降圧処理フラグＦｄをオフ状態にリセットし、ステップＳ８２で昇圧待ちフラグＦｗをオフ状態にリセットし、ステップＳ８３で電源遮断フラグＦｃをオフ状態にリセットする。降圧処理フラグＦｄはスパークの発生回数が限度値に到達しているか否かを記録するものであり、昇圧待ちフラグＦｗはステップＳ９５の昇圧準備処理を終えたか否かを記録するものであり、電源遮断フラグＦｃは電源の遮断の有無を記録するものであり、ＣＰＵはステップＳ８３で電源遮断フラグＦｃをリセットしたときにはステップＳ８４へ移行する。
FIG. 15 shows the contents of the main process executed by the CPU of the
ＣＰＵはステップＳ８４へ移行すると、スパークカウンタＮｓを「０」にリセットする。このスパークカウンタＮｓはスパークの発生回数を計測するものであり、ＣＰＵはステップＳ８４でスパークカウンタＮｓをリセットしたときにはステップＳ８５へ移行し、降圧処理カウンタＮｋを「０」にリセットする。この降圧処理カウンタＮｋは降圧処理の実行回数を計測するものであり、ＣＰＵはステップＳ８５で降圧処理カウンタＮｋをリセットしたときにはステップＳ８６へ移行し、タイマＴ１をリセットする。そして、ステップＳ８７で電圧指令信号Ｖｄに初期値をセットし、ステップＳ８８で全てのドライブ回路２６のそれぞれに電圧指令信号Ｖｄの初期設定結果を端子番号の順に出力することに基づいて全ての脱臭ユニット５を共通の放電電圧（５．０ｋＶ）で運転開始する。
When the CPU proceeds to step S84, the spark counter Ns is reset to “0”. The spark counter Ns measures the number of occurrences of spark. When the CPU resets the spark counter Ns in step S84, the process proceeds to step S85 and resets the step-down processing counter Nk to “0”. The step-down process counter Nk measures the number of times the step-down process is executed. When the CPU resets the step-down process counter Nk in step S85, the process proceeds to step S86, and the timer T1 is reset. Then, in step S87, an initial value is set for the voltage command signal Vd, and in step S88, the initial setting results of the voltage command signal Vd are output to all the
ＣＰＵはステップＳ８８で全ての脱臭ユニット５を共通の放電電圧で運転開始すると、ステップＳ８９でタイマＴ１の計測結果をサンプリング値Ｔｓ（１分）と比較する。ここで「Ｔ１＝Ｔｓ」を判断したときにはステップＳ９０へ移行し、タイマＴ１をリセットする。そして、ステップＳ９１へ移行し、電源遮断フラグＦｃの設定状態を判断する。このステップＳ９１で電源遮断フラグＦｃがオフ状態にリセットされていることを判断したときにはステップＳ９２へ移行し、入力端子ＩＮｓからスパーク検出信号が入力されているか否かを判断する。
When the CPU starts operating all the
ＣＰＵはステップＳ９２でスパーク検出信号が入力されていることを判断すると、ステップＳ９３の降圧処理へ移行する。図１６はステップＳ９１の降圧処理の詳細を示すものであり、ＣＰＵはステップＳ１０１で降圧処理フラグＦｄの設定状態を判断する。例えばスパークの発生回数Ｎｓが降圧処理開始値Ｎｍａｘに到達していない状態ではＣＰＵはステップＳ１０１で降圧処理フラグＦｄがオフ状態にリセットされていることを判断し、ステップＳ１０２へ移行する。 When the CPU determines in step S92 that a spark detection signal has been input, the CPU proceeds to step S93. FIG. 16 shows details of the step-down process in step S91, and the CPU determines the setting state of the step-down process flag Fd in step S101. For example, when the number of occurrences of spark Ns has not reached the step-down processing start value Nmax, the CPU determines that the step-down processing flag Fd is reset to the off state in step S101, and proceeds to step S102.
ＣＰＵはステップＳ１０２へ移行すると、スパークカウンタＮｓに「１」を加算することに基づいてスパークの発生回数を計測する。そして、ステップＳ１０３へ移行し、スパークカウンタＮｓの加算結果を降圧処理開始値Ｎｍａｘ（２以上の整数）と比較する。この降圧処理開始値ＮｍａｘはＲＯＭに予め記録されたものであり、ＣＰＵはステップＳ１０３で「Ｎｓ＝Ｎｍａｘ」を判断したときにはステップＳ１０４へ移行し、降圧処理フラグＦｄをオン状態にセットする。 When the CPU proceeds to step S102, the CPU measures the number of occurrences of spark based on adding “1” to the spark counter Ns. Then, the process proceeds to step S103, and the addition result of the spark counter Ns is compared with the step-down process start value Nmax (an integer of 2 or more). This step-down process start value Nmax is recorded in advance in the ROM, and when the CPU determines “Ns = Nmax” in step S103, the process proceeds to step S104 and sets the step-down process flag Fd to the on state.
ＣＰＵはステップＳ１０４で降圧処理フラグＦｄをオン状態にセットすると、ステップＳ１０５で降圧処理カウンタＮｋの計測結果に「１」を加算する。そして、ステップＳ１０６で降圧処理カウンタＮｋの加算結果を上限値Ｍａｘ（例えば１０）と比較し、「Ｎｋ＜Ｍａｘ」を判断したときにはステップＳ１０７へ移行する。ここで複数の全ての入力端子ＩＮｖのそれぞれから端子番号の順に電圧信号Ｖｖｎを検出し、ステップＳ１０８で複数の電圧信号Ｖｖｎのそれぞれの検出結果を下限値Ｖｍｉｎ（３．０ｋＶ）と比較する。 When the CPU sets the step-down processing flag Fd to the ON state in step S104, the CPU adds “1” to the measurement result of the step-down processing counter Nk in step S105. Then, in step S106, the addition result of the step-down processing counter Nk is compared with an upper limit value Max (for example, 10), and when “Nk <Max” is determined, the process proceeds to step S107. Here, the voltage signal Vvn is detected in order of the terminal number from each of the plurality of input terminals INv, and the detection results of the plurality of voltage signals Vvn are compared with the lower limit value Vmin (3.0 kV) in step S108.
ＣＰＵはステップＳ１０８で複数の全ての電圧信号Ｖｖｎのそれぞれが下限値Ｖｍｉｎに比べて大きいことを判断すると、ステップＳ１０９で電圧指令信号Ｖｄの検出結果から単位値ΔＶ（０．１ｋＶ）を減算する。そして、ステップＳ１１０へ移行し、複数の出力端子ＯＵＴのそれぞれからドライブ回路２６に共通の電圧指令信号Ｖｄの減算結果を端子番号の順に出力する。即ち、スパークの発生回数が設定値Ｎｍａｘに到達したときには全ての電圧信号Ｖｖｎが下限値Ｖｍｉｎに低下していないことを条件にサンプリング時間Ｔｓが経過する毎に放電電圧を現在値から単位値だけ降下させる降圧処理が全ての脱臭ユニット５のそれぞれに対して共通に実行される。
When the CPU determines in step S108 that all of the plurality of voltage signals Vvn are larger than the lower limit value Vmin, the CPU subtracts the unit value ΔV (0.1 kV) from the detection result of the voltage command signal Vd in step S109. Then, the process proceeds to step S110, and the subtraction results of the voltage command signal Vd common to the
電圧指令信号Ｖｄの減算処理が予め決められた一定時間内で一定回数だけ実行されたにも拘らずスパークの発生が解消されないときにはＣＰＵはステップＳ１０６で「Ｎｋ＝Ｍａｘ」を判断し、ステップＳ１１１で電圧指令信号Ｖｄに遮断値（０）をセットする。そして、ステップＳ１１２で電源遮断フラグＦｃをオン状態にセットし、ステップＳ１１０で全てのドライブ回路２６に電圧指令信号Ｖｄの設定結果を端子番号の順に出力することに基づいて全ての脱臭ユニット５を運転停止する。この全ての脱臭ユニット５の運転停止状態では図１５のステップＳ９１で電源遮断フラグＦｃがオン状態にセットされていることが判断されるので、ステップＳ９３の降圧処理とステップＳ９５の昇圧準備処理とステップＳ９８の昇圧処理のそれぞれが実行されない。
When the subtraction process of the voltage command signal Vd is executed a predetermined number of times within a predetermined time period, but the occurrence of spark is not eliminated, the CPU determines “Nk = Max” in step S106, and in step S111. A cutoff value (0) is set in the voltage command signal Vd. In step S112, the power shutoff flag Fc is set to the on state, and in step S110, all the
電圧指令信号Ｖｄの減算処理が予め決められた一定時間内で一定回数だけ実行される前に全ての脱臭ユニット５でスパークの発生が解消されたときにはＣＰＵは図１５のステップＳ９２で入力端子ＩＮｓからスパーク検出信号が入力されていないことを判断し、ステップＳ９４で降圧処理フラグＦｄの設定状態を判断する。ここで降圧処理フラグＦｄがオン状態にセットされていることを判断したときにはステップＳ９５の昇圧準備処理へ移行する。図１７はステップＳ９３の昇圧準備処理の詳細を示すものであり、ＣＰＵは図１７のステップＳ１２１で降圧処理フラグＦｄをオフ状態にリセットし、ステップＳ１２２でスパークカウンタＮｓを「０」にリセットし、ステップＳ１２３で降圧処理カウンタＮｋを「０」にリセットする。そして、ステップＳ１２４でタイマＴ２をリセットし、ステップＳ１２５で昇圧待ちフラグＦｗをオン状態にセットする。
When the occurrence of sparks is eliminated in all the
ＣＰＵは図１５のステップＳ９５の昇圧準備処理を終えた状態ではステップＳ９４で降圧処理フラグＦｄがオフ状態にリセットされていることを判断し、ステップＳ９６で昇圧待ちフラグＦｗがオン状態にセットされていることを判断し、ステップＳ９７でタイマＴ２の計測結果を昇圧開始時間Ｔｗ（１０分）と比較する。ここで「Ｔ２≧Ｔｗ」を判断したときにはステップＳ９８の昇圧処理へ移行する。 The CPU determines that the step-down process flag Fd is reset to the off state in step S94 after the step-up preparation process in step S95 in FIG. 15 is completed, and the step-up waiting flag Fw is set to the on state in step S96. In step S97, the measurement result of the timer T2 is compared with the boosting start time Tw (10 minutes). When “T2 ≧ Tw” is determined here, the process proceeds to step S98.
図１８はステップＳ９６の昇圧処理の詳細を示すものであり、ＣＰＵはステップＳ１３１で複数の全ての入力端子ＩＮｖを介して電圧信号Ｖｖｎを端子番号の順に検出し、ステップＳ１３２で複数の電圧信号Ｖｖｎのそれぞれの検出結果を基準値Ｖｂ（５．０ｋＶ）と比較する。ここで複数の電圧信号Ｖｖｎのそれぞれが基準値Ｖｂに比べて小さいことを判断したときにはステップＳ１３３へ移行し、電圧指令信号Ｖｄの検出結果に単位値ΔＶ（０．１ｋＶ）を加算する。そして、ステップＳ１３４へ移行し、複数の全ての出力端子ＯＵＴを通してドライブ回路２６に共通の電圧指令信号Ｖｄの加算結果を端子番号の順に出力する。即ち、全ての脱臭ユニット５でスパークの発生が解消されたときにはスパークの解消が検出されたことを基準に昇圧開始時間Ｔｗが経過した時点で昇圧処理が開始され、サンプリング時間Ｔｓが経過する毎に放電電圧が現在値から単位値だけ上昇する。
FIG. 18 shows the details of the boosting process in step S96. The CPU detects the voltage signal Vvn in order of the terminal numbers through all the plurality of input terminals INv in step S131, and the plurality of voltage signals Vvn in step S132. Each detection result is compared with a reference value Vb (5.0 kV). Here, when it is determined that each of the plurality of voltage signals Vvn is smaller than the reference value Vb, the process proceeds to step S133, and a unit value ΔV (0.1 kV) is added to the detection result of the voltage command signal Vd. Then, the process proceeds to step S134, and the addition result of the voltage command signal Vd common to the
ＣＰＵはステップＳ１３２で複数の電圧信号Ｖｖｎのいずれかが基準値Ｖｂに到達したことを判断すると、ステップＳ１３５で昇圧待ちフラグＦｗをオフ状態にリセットする。この状態では図１５のステップＳ９６で昇圧待ちフラグＦｗのオフが判断されるので、ステップＳ９８の昇圧処理が実行されない。 If the CPU determines in step S132 that any one of the plurality of voltage signals Vvn has reached the reference value Vb, the CPU resets the boost wait flag Fw to an off state in step S135. In this state, it is determined in step S96 in FIG. 15 that the boosting waiting flag Fw is off, so that the boosting process in step S98 is not executed.
上記実施例３によれば次の効果を奏する。
複数の脱臭ユニット５のいずれかでスパークが発生したときには入力端子ＩＮｓを介してスパーク検出信号の入力が有ることを判断し、複数のドライブ回路２６のそれぞれに共通に出力する電圧指令信号Ｖｄを全ての電圧信号Ｖｖｎが下限値Ｖｍｉｎに低下していないことを条件にスパーク検出信号の入力時点から減算し、スパークが発生している脱臭ユニット５を含む全ての脱臭ユニット５で放電電圧を現在値から共通に下降させた。このため、複数の脱臭ユニット５のそれぞれの電源を複数の電源回路２１で個別に生成する構成であっても脱臭ユニット５でスパークが発生したときにはスパークの発生を解消するように放電電圧を的確に制御することができる。
According to the said Example 3, there exist the following effects.
When a spark occurs in any of the plurality of
上記実施例３においては、制御回路７がスパーク検出信号の入力が有ることを判断することに基づいて電圧指令信号Ｖｄを限度値まで一挙に下げる構成としても良い。
上記実施例１〜３のそれぞれにおいては、基本的に脱臭ユニット５の放電電極１３および対極１４相互間に印加される放電電圧を下げなければスパークの発生を抑えることは困難である。しかしながら、ある程度のエネルギー量がないときには放電電圧を下げなくてもスパークが発生し難い。このエネルギー量を減らすには複数のドライブ回路２６のそれぞれからパワートランジスタ２７に出力するドライブ信号の周波数を変化させることに基づいて高電圧発生回路３１から脱臭ユニット５の放電電極１３および対極１４相互間に印加するパルス状の直流電圧の周波数を調整すると良い。即ち、上記実施例１〜３のそれぞれにおいては、制御回路７から複数のドライブ回路２６のそれぞれに放電電圧を調整するための指令信号に換えて周波数を調整するための指令信号を出力しても良い。
In the third embodiment, the voltage command signal Vd may be lowered to the limit value all at once based on the determination that the
In each of Examples 1 to 3, it is difficult to suppress the occurrence of sparks unless the discharge voltage applied between the
図１９は一定の放電電圧でのオゾンおよび紫外線のそれぞれの発生量と周波数の相関関係を示すものであり、オゾンおよび紫外線のそれぞれの発生量は周波数を高めることに比例して高くなる。このため、複数のドライブ回路２６のそれぞれからパワートランジスタ２７に出力するドライブ信号の周波数を高めることで各脱臭ユニット５でのオゾンおよび紫外線のそれぞれの発生量を増加させ、複数のドライブ回路２６のそれぞれからパワートランジスタ２７に出力するドライブ信号の周波数を低くすることで各脱臭ユニット５でのオゾンおよび紫外線のそれぞれの発生量を減少させることができる。
FIG. 19 shows the correlation between the generation amounts of ozone and ultraviolet rays and the frequency at a constant discharge voltage, and the generation amounts of ozone and ultraviolet rays increase in proportion to increasing the frequency. Therefore, by increasing the frequency of the drive signal output from each of the plurality of
上記実施例１〜３のそれぞれにおいては、フレーム１０内に１枚の光触媒フィルタ１２と１枚の放電電極１３と１枚の対極１４を収納し、１枚の光触媒フィルタ１２を挟んで放電電極１３および対極１４を対向配置しても良い。
In each of the first to third embodiments, one photocatalyst filter 12, one
上記実施例１〜３のそれぞれにおいては、複数（＜全数）の脱臭ユニット５に対して１個の電源回路２１と１個の高電圧発生回路３１と１個の電圧検出回路３２と１個のスパーク検出回路３９を設けても良い。
In each of the first to third embodiments, one
４は脱臭パネル（脱臭器）、５は脱臭ユニット（単位脱臭器）、７は制御回路、１５は放電器、２１は電源回路、３９はスパーク検出回路（出力回路）を示している。
Claims (7)
前記複数の電源回路のそれぞれに対して設けられたものであって、前記放電器でスパークが発生することに基づいて異常信号を出力する複数の出力回路と、
前記複数の出力回路のそれぞれが個別に接続された複数の入力端子を有するものであって、前記複数の電源回路のそれぞれに前記電源回路が生成する電源電圧を調整するための指令信号を個別に出力する制御回路を備え、
前記制御回路は、
前記出力回路から異常信号が出力されているか否かを前記複数の入力端子のそれぞれを介して個々の出力回路単位で判断するものであって、前記複数の入力端子のいずれかを介して異常信号の入力が有ることを判断したときには当該入力端子に接続された出力回路に対する電源回路に出力する指令信号のみを当該電源回路が生成する電源電圧が異常信号の入力時から下降するように調整する降圧処理を予め決められた条件が成立している場合に行うことを特徴とする脱臭装置のコントローラ。 Combining two or more unit deodorizers capable of decomposing organic substances and having a photocatalyst that is activated using ultraviolet light as a light source and a discharger that generates ultraviolet light for activating the photocatalyst And the two or more unit deodorizers as an aggregate of a plurality of groups each having one or more unit deodorizers, the discharger being provided for each of a plurality of groups. In what controls a deodorizing device equipped with a plurality of power supply circuits that generate a power supply for generating a discharge at
A plurality of output circuits that are provided for each of the plurality of power supply circuits and that output an abnormal signal based on the occurrence of sparks in the discharger;
Each of the plurality of output circuits has a plurality of input terminals individually connected, and each of the plurality of power supply circuits individually receives a command signal for adjusting a power supply voltage generated by the power supply circuit It has a control circuit to output,
The control circuit includes:
Whether or not an abnormal signal is output from the output circuit is determined for each output circuit unit through each of the plurality of input terminals, and the abnormal signal is output through any of the plurality of input terminals. Step down that adjusts only the command signal output to the power supply circuit for the output circuit connected to the input terminal so that the power supply voltage generated by the power supply circuit decreases from the time of the input of the abnormal signal A controller for a deodorizing apparatus, wherein processing is performed when a predetermined condition is satisfied.
前記複数の電源回路のそれぞれに対して設けられたものであって、前記放電器でスパークが発生することに基づいて異常信号を出力する複数の出力回路と、
前記複数の出力回路のそれぞれが共通に接続された入力端子を有するものであって、前記複数の電源回路のそれぞれに前記電源回路が生成する電源電圧を調整するための指令信号を共通に出力する制御回路を備え、
前記制御回路は、
前記複数の出力回路のいずれかから異常信号が出力されているか否かを前記入力端子を介して複数の出力回路単位で判断するものであって、前記入力端子を介して異常信号の入力が有ることを判断したときには前記複数の電源回路のそれぞれに共通に出力する指令信号を前記複数の電源回路のそれぞれが生成する電源電圧が異常信号の検出時から下降するように調整する降圧処理を予め決められた条件が成立している場合に行うことを特徴とする脱臭装置のコントローラ。 Combining two or more unit deodorizers capable of decomposing organic substances and having a photocatalyst that is activated using ultraviolet light as a light source and a discharger that generates ultraviolet light for activating the photocatalyst And the two or more unit deodorizers as an aggregate of a plurality of groups each having one or more unit deodorizers, the discharger being provided for each of a plurality of groups. In what controls a deodorizing device equipped with a plurality of power supply circuits that generate a power supply for generating a discharge at
A plurality of output circuits that are provided for each of the plurality of power supply circuits and that output an abnormal signal based on the occurrence of sparks in the discharger;
Each of the plurality of output circuits has an input terminal connected in common, and a command signal for adjusting a power supply voltage generated by the power supply circuit is commonly output to each of the plurality of power supply circuits. Equipped with a control circuit,
The control circuit includes:
Whether or not an abnormal signal is output from any of the plurality of output circuits is determined for each of the plurality of output circuits via the input terminal, and an abnormal signal is input via the input terminal. When the determination is made, a step-down process for adjusting a command signal that is commonly output to each of the plurality of power supply circuits so that the power supply voltage generated by each of the plurality of power supply circuits decreases from the time of detection of the abnormal signal is determined in advance. A controller for a deodorizing device, which is performed when a predetermined condition is satisfied.
前記２以上の単位脱臭器を１個以上の単位脱臭器を有する複数のグループの集合体としたときの複数のグループ毎に設けられたものであって、前記放電器で放電を発生させるための電源を生成する複数の電源回路と、
前記複数の電源回路のそれぞれに対して設けられたものであって、前記放電器でスパークが発生することに基づいて異常信号を出力する複数の出力回路と、
前記複数の出力回路のそれぞれが個別に接続された複数の入力端子を有するものであって、前記複数の電源回路のそれぞれに前記電源回路が生成する電源電圧を調整するための指令信号を個別に出力する制御回路を備え、
前記制御回路は、
前記出力回路から異常信号が出力されているか否かを前記複数の入力端子のそれぞれを介して個々の出力回路単位で判断するものであって、前記複数の入力端子のいずれかを介して異常信号の入力が有ることを判断したときには当該入力端子に接続された出力回路に対する電源回路に出力する指令信号のみを当該電源回路が生成する電源電圧が異常信号の入力時から下降するように調整する降圧処理を予め決められた条件が成立している場合に行うことを特徴とする脱臭システム。 Combining two or more unit deodorizers capable of decomposing organic substances and having a photocatalyst that is activated using ultraviolet light as a light source and a discharger that generates ultraviolet light for activating the photocatalyst A deodorizer composed of
When the two or more unit deodorizers are aggregates of a plurality of groups each having one or more unit deodorizers, the unit is provided for each of a plurality of groups, and for generating a discharge in the discharger. A plurality of power supply circuits for generating a power supply;
A plurality of output circuits that are provided for each of the plurality of power supply circuits and that output an abnormal signal based on the occurrence of sparks in the discharger;
Each of the plurality of output circuits has a plurality of input terminals individually connected, and each of the plurality of power supply circuits individually receives a command signal for adjusting a power supply voltage generated by the power supply circuit It has a control circuit to output,
The control circuit includes:
Whether or not an abnormal signal is output from the output circuit is determined for each output circuit unit through each of the plurality of input terminals, and the abnormal signal is output through any of the plurality of input terminals. Step down that adjusts only the command signal output to the power supply circuit for the output circuit connected to the input terminal so that the power supply voltage generated by the power supply circuit decreases from the time of the input of the abnormal signal A deodorizing system characterized in that the processing is performed when a predetermined condition is established.
前記２以上の単位脱臭器を１個以上の単位脱臭器を有する複数のグループの集合体としたときの複数のグループ毎に設けられたものであって、前記放電器で放電を発生させるための電源を生成する複数の電源回路と、
前記複数の電源回路のそれぞれに対して設けられたものであって、前記放電器でスパークが発生することに基づいて異常信号を出力する複数の出力回路と、
前記複数の出力回路のそれぞれが共通に接続された入力端子を有するものであって、前記複数の電源回路のそれぞれに前記電源回路が生成する電源電圧を調整するための指令信号を共通に出力する制御回路を備え、
前記制御回路は、
前記複数の出力回路のいずれかから異常信号が出力されているか否かを前記入力端子を介して複数の出力回路単位で判断するものであって、前記入力端子を介して異常信号の入力が有ることを判断したときには前記複数の電源回路のそれぞれに共通に出力する指令信号を前記複数の電源回路のそれぞれが生成する電源電圧が異常信号の検出時から下降するように調整する降圧処理を予め決められた条件が成立している場合に行うことを特徴とする脱臭システム。 Combining two or more unit deodorizers capable of decomposing organic substances and having a photocatalyst that is activated using ultraviolet light as a light source and a discharger that generates ultraviolet light for activating the photocatalyst A deodorizer composed of
When the two or more unit deodorizers are aggregates of a plurality of groups each having one or more unit deodorizers, the unit is provided for each of a plurality of groups, and for generating a discharge in the discharger. A plurality of power supply circuits for generating a power supply;
A plurality of output circuits that are provided for each of the plurality of power supply circuits and that output an abnormal signal based on the occurrence of sparks in the discharger;
Each of the plurality of output circuits has an input terminal connected in common, and a command signal for adjusting a power supply voltage generated by the power supply circuit is commonly output to each of the plurality of power supply circuits. With a control circuit,
The control circuit includes:
Whether or not an abnormal signal is output from any of the plurality of output circuits is determined for each of the plurality of output circuits via the input terminal, and an abnormal signal is input via the input terminal. When the determination is made, a step-down process for adjusting a command signal that is commonly output to each of the plurality of power supply circuits so that the power supply voltage generated by each of the plurality of power supply circuits decreases from the time of detection of the abnormal signal is determined in advance. The deodorizing system is characterized in that the deodorizing system is performed when a predetermined condition is satisfied.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007076747A JP2008229236A (en) | 2007-03-23 | 2007-03-23 | Controller of deodorizing device and deodorizing system having its controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007076747A JP2008229236A (en) | 2007-03-23 | 2007-03-23 | Controller of deodorizing device and deodorizing system having its controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008229236A true JP2008229236A (en) | 2008-10-02 |
Family
ID=39902734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007076747A Pending JP2008229236A (en) | 2007-03-23 | 2007-03-23 | Controller of deodorizing device and deodorizing system having its controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008229236A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011038673A (en) * | 2009-08-07 | 2011-02-24 | Shimizu Corp | Deodorizing air conditioning system |
| JP2016221447A (en) * | 2015-05-29 | 2016-12-28 | アンデス電気株式会社 | Adsorbent-photocatalyst hybrid type deodorization material, method for producing the same, deodorization filter, deodorization material, and method for producing the same |
-
2007
- 2007-03-23 JP JP2007076747A patent/JP2008229236A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011038673A (en) * | 2009-08-07 | 2011-02-24 | Shimizu Corp | Deodorizing air conditioning system |
| JP2016221447A (en) * | 2015-05-29 | 2016-12-28 | アンデス電気株式会社 | Adsorbent-photocatalyst hybrid type deodorization material, method for producing the same, deodorization filter, deodorization material, and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7833322B2 (en) | Air treatment apparatus having a voltage control device responsive to current sensing | |
| US20130071298A1 (en) | Apparatus and method for capture and inactivation of microbes and viruses | |
| US9149551B2 (en) | Plasma generating device, plasma generating method, and method for suppressing ozone generation | |
| JP2006340740A (en) | Positive and negative ion generator and air cleaner provided with the same | |
| US7547420B2 (en) | Air purification device | |
| JP2006500976A (en) | Air cleaner | |
| WO2013051730A1 (en) | Plasma generation device | |
| JP2008036168A (en) | Deodorizing apparatus | |
| JP2008229236A (en) | Controller of deodorizing device and deodorizing system having its controller | |
| JP5211820B2 (en) | Air conditioner | |
| TWI667047B (en) | Device with the function of automatic adjusting ozone emission and operation method thereof | |
| JP2006340813A (en) | System for deodorizing garbage collection field | |
| JP2007268165A (en) | Method for controlling deodorizing device | |
| JP2005274004A (en) | Air regulating device | |
| KR100478706B1 (en) | Air- cleaning apparatus for Heating, Ventilation, and Air Conditioning controls on vehicle | |
| US20170267551A1 (en) | Water treatment device and humidification device | |
| CN115950038A (en) | Air purification device, air conditioner and control method and control device of air conditioner | |
| JP2007144110A (en) | Deodorizing apparatus | |
| JP2007117254A (en) | Air purifier | |
| US20160310628A1 (en) | Ion-generating Apparatus and Method for Sterilization and for Removing Smog | |
| JP2006167190A (en) | Air purifier | |
| JP2008295936A (en) | Deodorizing device | |
| CN110657469A (en) | Range hood and control method thereof | |
| JP2005046195A (en) | Plasma deodorization apparatus | |
| CN216244758U (en) | Air disinfection purifier |