JP2008219116A - Gain correction circuit, phase-locked loop circuit, and filter circuit - Google Patents

Gain correction circuit, phase-locked loop circuit, and filter circuit Download PDF

Info

Publication number
JP2008219116A
JP2008219116A JP2007049803A JP2007049803A JP2008219116A JP 2008219116 A JP2008219116 A JP 2008219116A JP 2007049803 A JP2007049803 A JP 2007049803A JP 2007049803 A JP2007049803 A JP 2007049803A JP 2008219116 A JP2008219116 A JP 2008219116A
Authority
JP
Japan
Prior art keywords
current
voltage
circuit
current conversion
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007049803A
Other languages
Japanese (ja)
Inventor
Tomohiro Matsumoto
智宏 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007049803A priority Critical patent/JP2008219116A/en
Publication of JP2008219116A publication Critical patent/JP2008219116A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To compensate characteristic change due to manufacturing nonuniformity or temperature change, etc., and also to secure a wide input range. <P>SOLUTION: A gain correction circuit includes: a voltage-to-current converting part 10 which has transconductance circuits 12, 14 with different voltage-to-current conversion gains Gm1, Gm2, performs voltage-to-current conversion by the selected one of the circuits 12, 14, and converts an input voltage into an electric current; a correction circuit part 30 for controlling bias current I<SB>b</SB>-I<SB>cont</SB>to be supplied to the transconductance circuits 12, 14, and controlling the voltage-to-current conversion gains Gm1, Gm2 to fixed values; a current comparator 56 for comparing the bias current I<SB>b</SB>-I<SB>cont</SB>with a prescribed reference current I<SB>ref</SB>; and a switch circuit 22 for switching the transconductance circuit 12 or 14 performing the voltage-to-current conversion into the other transconductance circuit 12 or 14 which is different in the voltage-to-current conversion gain Gm1 or Gm2, on the basis of the comparison result. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、ゲイン補正回路、位相同期回路及びフィルタ回路に関する。   The present invention relates to a gain correction circuit, a phase synchronization circuit, and a filter circuit.

従来、電圧を電流に変換する電圧電流変換回路（トランスコンダクタンス回路）として、例えば非特許文献１に記載されている回路が知られている。図２１は、非特許文献１に記載されたトランスコンダクタンス回路を模式的に示す図である。このトランスコンダクタンス回路は、バイアス電流Ｉｂを流す電流源を備え、入力電圧Ｖｉｎｐ，Ｖｉｎｎを受けて電流Ｉｏｕｔを出力するものである。 Conventionally, for example, a circuit described in Non-Patent Document 1 is known as a voltage-current conversion circuit (transconductance circuit) that converts voltage into current. FIG. 21 is a diagram schematically showing the transconductance circuit described in Non-Patent Document 1. This transconductance circuit includes a current source for supplying a bias current Ib , and receives the input voltages V inp and V inn and outputs a current I out .

トランスコンダクタンス回路により電圧を電流に変換する場合、広い入力レンジで電圧電流変換ゲイン（トランスコンダクタンス）Ｇｍが一定であることが望ましい。しかし、図２１のトランスコンダクタンス回路において、回路全体の電圧電流変換ゲインＧｍは、トランジスタの製造誤差、温度変化による特性バラツキ等によって影響を受ける。具体的には、トランジスタＭ１〜Ｍ６のゲート幅、ゲート長、ゲート酸化膜の膜厚ＣＯＸなどの寸法誤差によって、Ｇｍの値は変動する。また、温度変化によりキャリアの移動度が変化すると、やはりＧｍの値は変動してしまう。 When a voltage is converted into a current by a transconductance circuit, it is desirable that the voltage-current conversion gain (transconductance) Gm is constant over a wide input range. However, in the transconductance circuit of FIG. 21, the voltage-current conversion gain Gm of the entire circuit is affected by transistor manufacturing errors, characteristic variations due to temperature changes, and the like. Specifically, the value of Gm varies depending on dimensional errors such as the gate width, gate length, and gate oxide film thickness C OX of the transistors M1 to M6. Further, if the carrier mobility changes due to a temperature change, the value of Gm also fluctuates.

非特許文献２には、製造バラツキ、温度変化に起因するトランスコンダクタンスＧｍのバラツキを補償する技術が記載されている。図２２は、非特許文献２に記載された回路を模式的に示す図である。図２２は、レプリカのトランスコンダクタンス回路９００を用いた補償技術であり、Ｖ／Ｉ変換回路９１０のゲインをＡ、トランスコンダクタンス回路９００の電圧電流変換ゲインをＧｍ、外部抵抗をＲｅｘｔ、トランスコンダクタンス回路９００とＶ／Ｉ変換回路９１０の非反転入力に入力する電圧をＶＢ、トランスコンダクタンス回路９００のバイアス電流となるＶ／Ｉ変換回路９１０の出力電流をＩｂとすれば、次の式が成り立つ。 Non-Patent Document 2 describes a technique for compensating for variations in transconductance Gm caused by manufacturing variations and temperature changes. FIG. 22 is a diagram schematically showing a circuit described in Non-Patent Document 2. FIG. 22 shows a compensation technique using a replica transconductance circuit 900. The gain of the V / I conversion circuit 910 is A, the voltage-current conversion gain of the transconductance circuit 900 is Gm , the external resistance is R ext , and the transconductance circuit When the voltage input to the non-inverting input of 900 and the V / I conversion circuit 910 is V B , and the output current of the V / I conversion circuit 910 that is the bias current of the transconductance circuit 900 is Ib, the following equation is established.

Figure 2008219116
Figure 2008219116

Ｖ／Ｉ変換回路９１０のゲインＡが非常に大きい場合、(１)式は以下の(２)式のように変形することができる。   When the gain A of the V / I conversion circuit 910 is very large, the equation (1) can be modified as the following equation (2).

Figure 2008219116
Figure 2008219116

このように、図２２の回路では、Ｇｍの値が外部抵抗Ｒｅｘｔの逆数（＝１／Ｒｅｘｔ）に常に一致するようにＩｂが制御される。従って、温度、製造バラツキによる影響を抑えて、Ｇｍを一定値にすることが可能となる。 As described above, in the circuit of FIG. 22, I b is controlled so that the value of Gm always matches the reciprocal number (= 1 / R ext ) of the external resistance R ext . Therefore, it becomes possible to make Gm constant by suppressing the influence of temperature and manufacturing variations.

FRANCOISKRUMENACHER AND NORBERT JOEHL “A 4-MHz CMOSContinuous-Time Filter with On-Chip Automatic Tuning”IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 23,NO. 3, JUNE 1988, p750-758FRANCOISKRUMENACHER AND NORBERT JOEHL “A 4-MHz CMOS Continuous-Time Filter with On-Chip Automatic Tuning” IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 23, NO. 3, JUNE 1988, p750-758 David Johns AND Ken Martin“Analog Integrated Circuit Design”John Wiley & Sons Inc, November 15, 1996;p629〜 ISBN-13: 978-0471144489David Johns AND Ken Martin “Analog Integrated Circuit Design” John Wiley & Sons Inc, November 15, 1996; p629 ~ ISBN-13: 978-0471144489

しかしながら、上記従来の技術では、Ｇｍの値が一定となる入力レンジは限られており、温度変化によって入力レンジが減少するという問題が発生する。例えば、動作環境が高温になってトランジスタの能力が低下した場合、製造時にトランジスタの能力が設計値よりも低下するようにばらついた場合には、Ｇｍの値は、常温でトランジスタが設計通りに形成された時の規定値より小さくなる。このため、図２２の補償技術では、バイアス電流Ｉｂを増加させるように制御が行われる。Ｉｂを増加させた場合に問題となるのが図２１の電流源を構成するトランジスタのオーバードライブ電圧が高くなってしまうことで、トランスコンダクタンス回路の入力電圧低下時に有効入力レンジを狭めてしまうという問題が発生する。 However, in the above conventional technique, the input range in which the value of Gm is constant is limited, and there arises a problem that the input range decreases due to a temperature change. For example, when the operating environment becomes high temperature and the capability of the transistor decreases, or when the transistor capability varies at the time of manufacture to be lower than the design value, the Gm value is formed as designed at room temperature. It becomes smaller than the specified value at the time. Therefore, the compensation technique of FIG. 22, control is performed so as to increase the bias current I b. When Ib is increased, the problem is that the overdrive voltage of the transistors constituting the current source in FIG. 21 is increased, which narrows the effective input range when the input voltage of the transconductance circuit is lowered. A problem occurs.

一方、動作環境が低温になり、製造誤差によりトランジスタの能力が設計値よりも高くなるようにばらついた場合、常温の設計値よりも高くなったＧｍの値を下げるようにＶｃｏｎｔは低くなりＩｂを減少させる。このとき、トランスコンダクタンス回路の最大出力電流がＩｂに依存するため、Ｇｍの値を一定に保てたとしても、Ｉｂが減少することによって、入力レンジは減少してしまう。 On the other hand, when the operating environment becomes low temperature and the transistor performance varies so as to be higher than the design value due to manufacturing errors, V cont becomes lower so that the value of Gm that is higher than the normal temperature design value is lowered. Reduce b . At this time, since the maximum output current of the transconductance circuit depends on Ib , even if the value of Gm can be kept constant, the input range is reduced by decreasing Ib .

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、製造バラツキ、または温度変化等による特性変化を補償するとともに、広い入力レンジを確保することが可能な、新規かつ改良されたゲイン補正回路と、このゲイン補正回路を備えた位相同期回路及びフィルタ回路を提供することにある。   Therefore, the present invention has been made in view of the above problems, and an object of the present invention is to compensate for characteristic variations due to manufacturing variations or temperature changes, and to ensure a wide input range. Another object of the present invention is to provide a new and improved gain correction circuit, and a phase locked loop circuit and a filter circuit including the gain correction circuit.

上記課題を解決するために、本発明のある観点によれば、異なる電圧電流変換ゲインを有する複数の電圧電流変換回路を備え、選択した１の前記電圧電流変換回路により電圧電流変換を行い、入力電圧を電流に変換する電圧電流変換部と、前記電圧電流変換回路に供給されるバイアス電流を制御し、前記電圧電流変換ゲインを一定値に制御する補正回路部と、前記バイアス電流と所定の基準電流とを比較する比較部と、前記バイアス電流と前記基準電流とを比較した結果に基づいて、前記電圧電流変換を行う前記電圧電流変換回路を前記電圧電流変換ゲインが異なる他の電圧電流変換回路へ切換える切換部と、を備えるゲイン補正回路が提供される。   In order to solve the above-described problem, according to one aspect of the present invention, a plurality of voltage-current conversion circuits having different voltage-current conversion gains are provided, and voltage-current conversion is performed by the selected one of the voltage-current conversion circuits. A voltage-current converter that converts voltage into current; a bias current that is supplied to the voltage-current converter; a correction circuit that controls the voltage-current conversion gain to a constant value; and the bias current and a predetermined reference A comparison unit that compares current, and the voltage-current conversion circuit that performs the voltage-current conversion based on a result of comparison between the bias current and the reference current; And a switching unit that switches to a gain correction circuit.

上記構成によれば、電圧電流変換部は、異なる電圧電流変換ゲインを有する複数の電圧電流変換回路を備え、選択した１の電圧電流変換回路により電圧電流変換が行われ、入力電圧が電流に変換される。補正回路部は、電圧電流変換回路に供給されるバイアス電流を制御し、電圧電流変換ゲインが一定値に制御される。そして、比較部によりバイアス電流と所定の基準電流とが比較され、比較の結果に基づいて、電圧電流変換を行う電圧電流変換回路が電圧電流変換ゲインの異なる他の電圧電流変換回路へ切換えられる。従って、最適な電圧電流変換ゲインを有する電圧電流変換回路により電圧電流変換を行うことが可能となり、電圧電流変換ゲインを一定値に制御するためのバイアス電流の調整量を最小限に抑えることが可能となる。従って、入力電圧の入力レンジが減少してしまうことを抑止できる。   According to the above configuration, the voltage-current conversion unit includes a plurality of voltage-current conversion circuits having different voltage-current conversion gains, the voltage-current conversion is performed by the selected one voltage-current conversion circuit, and the input voltage is converted into a current. Is done. The correction circuit unit controls the bias current supplied to the voltage-current conversion circuit, and the voltage-current conversion gain is controlled to a constant value. Then, the comparison unit compares the bias current with a predetermined reference current, and the voltage-current conversion circuit that performs voltage-current conversion is switched to another voltage-current conversion circuit having a different voltage-current conversion gain based on the comparison result. Therefore, voltage-current conversion can be performed by a voltage-current conversion circuit having an optimum voltage-current conversion gain, and the amount of adjustment of the bias current for controlling the voltage-current conversion gain to a constant value can be minimized. It becomes. Therefore, it is possible to prevent the input voltage input range from being reduced.

また、前記比較部は、前記バイアス電流が前記基準電流よりも低下した場合に所定の比較信号を出力し、前記切換部は、前記所定の比較信号が出力された場合に、前記電圧電流変換を行う前記電圧電流変換回路を前記電圧電流変換ゲインがより小さい他の電圧電流変換回路へ切換えるものあっても良い。かかる構成によれば、電圧電流変換ゲインを一定値に制御する際に、バイアス電流が大きく低下させる制御が不要となり、入力レンジの減少を抑えることが可能となる。   The comparison unit outputs a predetermined comparison signal when the bias current is lower than the reference current, and the switching unit performs the voltage-current conversion when the predetermined comparison signal is output. The voltage / current conversion circuit to be performed may be switched to another voltage / current conversion circuit having a smaller voltage / current conversion gain. According to such a configuration, when the voltage-current conversion gain is controlled to a constant value, control for greatly reducing the bias current is not required, and it is possible to suppress a decrease in the input range.

また、前記比較部は、前記比較部から出力された前記比較信号を保持するラッチ回路を更に備え、前記切換部は、前記ラッチ回路で保持された前記比較信号に基づいて、前記電圧電流変換回路の切換えを行うものであっても良い。かかる構成によれば、電圧電流変換回路を切換えた後、再度電圧電流ゲインの異なる他の電圧電流回路への切換えが行われることを回避でき、回路動作を安定させることができる。   In addition, the comparison unit further includes a latch circuit that holds the comparison signal output from the comparison unit, and the switching unit includes the voltage-current conversion circuit based on the comparison signal held by the latch circuit. It is also possible to perform switching. According to this configuration, it is possible to avoid switching to another voltage / current circuit having a different voltage / current gain after switching the voltage / current conversion circuit, and to stabilize the circuit operation.

また、前記基準電流の値が前記入力電圧の入力レンジに基づいて定められたものであってもあってもよいので良い。かかる構成によれば、入力電圧の入力レンジに基づいて基準電流の値が定められるため、電圧電流変換回路を切換えた後、電圧電流変換ゲインを一定値に制御する際に入力電圧の入力レンジが減少してしまうことを確実に抑止することが可能となる。   Further, the value of the reference current may be determined based on the input range of the input voltage. According to such a configuration, since the value of the reference current is determined based on the input range of the input voltage, the input range of the input voltage is changed when the voltage-current conversion gain is controlled to a constant value after switching the voltage-current conversion circuit. It is possible to reliably suppress the decrease.

また、前記バイアス電流は、第１導電型のトランジスタから構成される固定電流源と、前記第１導電型と逆導電型の第２導電型のトランジスタから構成される可変電流源との組み合わせからなる電流源によって供給されるものであっても良い。かかる構成によれば、電圧電流変換ゲインを一定値に制御するためにバイアス電流を増加させる場合に、電流源を構成する第１及び第２導電型のトランジスタを常に飽和領域で動作させることが可能となる。従って、電流源を構成するトランジスタが非飽和領域で動作することによる入力レンジの減少を確実に抑えることができる。   The bias current is a combination of a fixed current source configured by a first conductivity type transistor and a variable current source configured by a second conductivity type transistor opposite to the first conductivity type. It may be supplied by a current source. According to such a configuration, when the bias current is increased in order to control the voltage-current conversion gain to a constant value, the first and second conductivity type transistors constituting the current source can always be operated in the saturation region. It becomes. Accordingly, it is possible to reliably suppress a decrease in the input range due to the operation of the transistor constituting the current source in the non-saturation region.

上記課題を解決するために、本発明の他の観点によれば、外部から入力される入力デジタル信号の位相を検出する位相検出部と、容量素子を有し、駆動電流に応じて前記容量素子の一端に生成される入力電圧を電流に変換して出力するループフィルタ部と、前記位相検出部から出力された位相検出結果を示す信号に基づいて前記駆動電流を生成し、前記ループフィルタ部を駆動する駆動部と、前記ループフィルタ部から出力された電流信号に基づき、前記入力デジタル信号の位相に同期する発振信号を出力する発振部と、を備え、
前記ループフィルタ部は、異なる電圧電流変換ゲインを有する複数の電圧電流変換回路を備え、選択した１の電圧電流変換回路により前記容量素子の一端に生成される前記入力電圧を電流に変換する電圧電流変換部と、選択された前記電圧電流変換回路に供給するバイアス電流を制御し、当該電圧電流変換回路の電圧電流変換ゲインを一定値に制御する補正回路部と、前記バイアス電流と所定の基準電流とを比較する比較部と、前記バイアス電流と前記基準電流とを比較した結果に基づいて、前記電圧電流変換部が選択する前記電圧電流変換回路を前記電圧電流変換ゲインが異なる他の電圧電流変換回路へ切換える切換部と、を備える位相同期回路が提供される。 In order to solve the above-described problem, according to another aspect of the present invention, a phase detection unit that detects a phase of an input digital signal input from the outside, a capacitive element, and the capacitive element according to a drive current A loop filter unit that converts an input voltage generated at one end of the output into a current and outputs the current, and generates the drive current based on a signal indicating a phase detection result output from the phase detection unit, and the loop filter unit A driving unit that drives, and an oscillation unit that outputs an oscillation signal synchronized with the phase of the input digital signal based on the current signal output from the loop filter unit,
The loop filter unit includes a plurality of voltage-current conversion circuits having different voltage-current conversion gains, and a voltage current that converts the input voltage generated at one end of the capacitive element into a current by the selected one voltage-current conversion circuit A converter, a correction circuit that controls a bias current supplied to the selected voltage-current converter, and controls a voltage-current conversion gain of the voltage-current converter to a constant value; the bias current and a predetermined reference current; The voltage-current conversion circuit selected by the voltage-current conversion unit based on the comparison result between the bias current and the reference current, and another voltage-current conversion having a different voltage-current conversion gain. And a switching unit that switches to the circuit.

上記構成によれば、ループフィルタ部から出力された電流信号に基づいて入力デジタル信号の位相に同期する発振信号を出力する位相同期回路のループフィルタ部において、電圧電流変換部は、異なる電圧電流変換ゲインを有する複数の電圧電流変換回路を備え、選択した１の電圧電流変換回路により電圧電流変換が行われ、入力電圧が電流に変換される。補正回路部は、電圧電流変換回路に供給されるバイアス電流を制御し、電圧電流変換ゲインが一定値に制御される。そして、比較部によりバイアス電流と所定の基準電流とが比較され、比較の結果に基づいて、電圧電流変換を行う電圧電流変換回路が電圧電流変換ゲインの異なる他の電圧電流変換回路へ切換えられる。従って、最適な電圧電流変換ゲインを有する電圧電流変換回路により電圧電流変換を行うことが可能となり、電圧電流変換ゲインを一定値に制御するためのバイアス電流の調整量を最小限に抑えることが可能となる。従って、位相同期回路のループフィルタ部の電圧電流変換回路への入力電圧の入力レンジが減少してしまうことを抑止できる。   According to the above configuration, in the loop filter unit of the phase-locked loop that outputs an oscillation signal that is synchronized with the phase of the input digital signal based on the current signal output from the loop filter unit, the voltage-current converter is different from the voltage-current converter. A plurality of voltage-current conversion circuits having gains are provided, and voltage-current conversion is performed by the selected one voltage-current conversion circuit, and the input voltage is converted into a current. The correction circuit unit controls the bias current supplied to the voltage-current conversion circuit, and the voltage-current conversion gain is controlled to a constant value. Then, the comparison unit compares the bias current with a predetermined reference current, and the voltage-current conversion circuit that performs voltage-current conversion is switched to another voltage-current conversion circuit having a different voltage-current conversion gain based on the comparison result. Therefore, voltage-current conversion can be performed by a voltage-current conversion circuit having an optimum voltage-current conversion gain, and the amount of adjustment of the bias current for controlling the voltage-current conversion gain to a constant value can be minimized. It becomes. Accordingly, it is possible to prevent the input range of the input voltage to the voltage-current conversion circuit of the loop filter unit of the phase locked loop from being reduced.

また、前記比較部は、前記バイアス電流が前記基準電流よりも低下した場合に所定の比較信号を出力し、前記切換部は、前記所定の比較信号が出力された場合に、前記電圧電流変換を行う前記電圧電流変換回路を前記電圧電流変換ゲインがより小さい他の電圧電流変換回路へ切換えるものあっても良い。かかる構成によれば、電圧電流変換ゲインを一定値に制御する際に、バイアス電流が大きく低下させる制御が不要となり、入力レンジの減少を抑えることが可能となる。   The comparison unit outputs a predetermined comparison signal when the bias current is lower than the reference current, and the switching unit performs the voltage-current conversion when the predetermined comparison signal is output. The voltage / current conversion circuit to be performed may be switched to another voltage / current conversion circuit having a smaller voltage / current conversion gain. According to such a configuration, when the voltage-current conversion gain is controlled to a constant value, control for greatly reducing the bias current is not required, and it is possible to suppress a decrease in the input range.

また、前記比較部は、前記比較部から出力された前記比較信号を保持するラッチ回路を更に備え、前記切換部は、前記ラッチ回路で保持された前記比較信号に基づいて、前記電圧電流変換回路の切換えを行うものであっても良い。かかる構成によれば、電圧電流変換回路を切換えた後、再度電圧電流ゲインの異なる他の電圧電流回路への切換えが行われることを回避でき、回路動作を安定させることができる。   In addition, the comparison unit further includes a latch circuit that holds the comparison signal output from the comparison unit, and the switching unit includes the voltage-current conversion circuit based on the comparison signal held by the latch circuit. It is also possible to perform switching. According to this configuration, it is possible to avoid switching to another voltage / current circuit having a different voltage / current gain after switching the voltage / current conversion circuit, and to stabilize the circuit operation.

また、前記基準電流の値が前記入力電圧の入力レンジに基づいて定められたものであってもあってもよいので良い。かかる構成によれば、入力電圧の入力レンジに基づいて基準電流の値が定められるため、電圧電流変換回路を切換えた後、電圧電流変換ゲインを一定値に制御する際に入力電圧の入力レンジが減少してしまうことを確実に抑止することが可能となる。   Further, the value of the reference current may be determined based on the input range of the input voltage. According to such a configuration, since the value of the reference current is determined based on the input range of the input voltage, the input range of the input voltage is changed when the voltage-current conversion gain is controlled to a constant value after switching the voltage-current conversion circuit. It is possible to reliably suppress the decrease.

また、前記バイアス電流は、第１導電型のトランジスタから構成される固定電流源と、前記第１導電型と逆導電型の第２導電型のトランジスタから構成される可変電流源との組み合わせからなる電流源によって供給されるものであっても良い。かかる構成によれば、電圧電流変換ゲインを一定値に制御するためにバイアス電流を増加させる場合に、電流源を構成する第１及び第２導電型のトランジスタを常に飽和領域で動作させることが可能となる。従って、電流源を構成するトランジスタが非飽和領域で動作することによる入力レンジの減少を確実に抑えることができる。   The bias current is a combination of a fixed current source configured by a first conductivity type transistor and a variable current source configured by a second conductivity type transistor opposite to the first conductivity type. It may be supplied by a current source. According to such a configuration, when the bias current is increased in order to control the voltage-current conversion gain to a constant value, the first and second conductivity type transistors constituting the current source can always be operated in the saturation region. It becomes. Accordingly, it is possible to reliably suppress a decrease in the input range due to the operation of the transistor constituting the current source in the non-saturation region.

上記課題を解決するために、本発明の他の観点によれば、入力電圧を電流に変換する電圧電流変換器と容量素子とを備え、前記電圧電流変換器の電圧電流変換ゲインと前記容量素子の容量値で表される伝達関数で規定されるフィルタ回路であって、前記電圧電流変換器は、異なる前記電圧電流変換ゲインを有する複数の電圧電流変換回路を備え、選択した１の電圧電流変換回路により入力電圧を電流に変換する電圧電流変換部と、選択された前記電圧電流変換回路に供給するバイアス電流を制御し、当該電圧電流変換回路の電圧電流変換ゲインを一定値に制御する補正回路部と、前記バイアス電流と所定の基準電流とを比較する比較部と、前記バイアス電流と前記基準電流とを比較した結果に基づいて、前記電圧電流変換部が選択する前記電圧電流変換回路を前記電圧電流変換ゲインが異なる他の電圧電流変換回路へ切換える切換部と、を備えるフィルタ回路が提供される。   In order to solve the above problems, according to another aspect of the present invention, a voltage-current converter that converts an input voltage into a current and a capacitive element are provided, and a voltage-current conversion gain of the voltage-current converter and the capacitive element The voltage-current converter includes a plurality of voltage-current conversion circuits having different voltage-current conversion gains, and the selected voltage-current conversion is a filter circuit defined by a transfer function represented by a capacitance value of A voltage / current converter that converts an input voltage into a current by a circuit, and a correction circuit that controls a bias current supplied to the selected voltage / current converter and controls a voltage / current conversion gain of the voltage / current converter to a constant value. Based on the result of comparing the bias current with the reference current, the comparison unit comparing the bias current with a predetermined reference current, and the voltage / current conversion unit A switching unit for switching the current conversion circuit to the voltage-current conversion gain different from the voltage-current conversion circuit, a filter circuit with is provided.

上記構成によれば、電圧電流変換器の電圧電流変換ゲインと容量素子の容量値で表される伝達関数で規定されるフィルタ回路において、電圧電流変換器は、異なる電圧電流変換ゲインを有する複数の電圧電流変換回路を備え、選択した１の電圧電流変換回路により電圧電流変換が行われ、入力電圧が電流に変換される。補正回路部は、電圧電流変換回路に供給されるバイアス電流を制御し、電圧電流変換ゲインが一定値に制御される。そして、比較部によりバイアス電流と所定の基準電流とが比較され、比較の結果に基づいて、電圧電流変換を行う電圧電流変換回路が電圧電流変換ゲインの異なる他の電圧電流変換回路へ切換えられる。従って、最適な電圧電流変換ゲインを有する電圧電流変換回路により電圧電流変換を行うことが可能となり、電圧電流変換ゲインを一定値に制御するためのバイアス電流の調整量を最小限に抑えることが可能となる。従って、フィルタ回路の電圧電流変換器への入力電圧の入力レンジが減少してしまうことを抑止できる。   According to the above configuration, in the filter circuit defined by the transfer function represented by the voltage-current conversion gain of the voltage-current converter and the capacitance value of the capacitive element, the voltage-current converter has a plurality of voltage-current conversion gains having different voltage-current conversion gains. A voltage-current conversion circuit is provided, and voltage-current conversion is performed by the selected one voltage-current conversion circuit, and the input voltage is converted into a current. The correction circuit unit controls the bias current supplied to the voltage-current conversion circuit, and the voltage-current conversion gain is controlled to a constant value. Then, the comparison unit compares the bias current with a predetermined reference current, and the voltage-current conversion circuit that performs voltage-current conversion is switched to another voltage-current conversion circuit having a different voltage-current conversion gain based on the comparison result. Therefore, voltage-current conversion can be performed by a voltage-current conversion circuit having an optimum voltage-current conversion gain, and the amount of adjustment of the bias current for controlling the voltage-current conversion gain to a constant value can be minimized. It becomes. Accordingly, it is possible to prevent the input range of the input voltage to the voltage-current converter of the filter circuit from being reduced.

また、前記比較部は、前記バイアス電流が前記基準電流よりも低下した場合に所定の比較信号を出力し、前記切換部は、前記所定の比較信号が出力された場合に、前記電圧電流変換を行う前記電圧電流変換回路を前記電圧電流変換ゲインがより小さい他の電圧電流変換回路へ切換えるものあっても良い。かかる構成によれば、電圧電流変換ゲインを一定値に制御する際に、バイアス電流が大きく低下させる制御が不要となり、入力レンジの減少を抑えることが可能となる。   The comparison unit outputs a predetermined comparison signal when the bias current is lower than the reference current, and the switching unit performs the voltage-current conversion when the predetermined comparison signal is output. The voltage / current conversion circuit to be performed may be switched to another voltage / current conversion circuit having a smaller voltage / current conversion gain. According to such a configuration, when the voltage-current conversion gain is controlled to a constant value, control for greatly reducing the bias current is not required, and it is possible to suppress a decrease in the input range.

また、前記比較部は、前記比較部から出力された前記比較信号を保持するラッチ回路を更に備え、前記切換部は、前記ラッチ回路で保持された前記比較信号に基づいて、前記電圧電流変換回路の切換えを行うものであっても良い。かかる構成によれば、電圧電流変換回路を切換えた後、再度電圧電流ゲインの異なる他の電圧電流回路への切換えが行われることを回避でき、回路動作を安定させることができる。   In addition, the comparison unit further includes a latch circuit that holds the comparison signal output from the comparison unit, and the switching unit includes the voltage-current conversion circuit based on the comparison signal held by the latch circuit. It is also possible to perform switching. According to this configuration, it is possible to avoid switching to another voltage / current circuit having a different voltage / current gain after switching the voltage / current conversion circuit, and to stabilize the circuit operation.

また、前記基準電流の値が前記入力電圧の入力レンジに基づいて定められたものであってもあってもよいので良い。かかる構成によれば、入力電圧の入力レンジに基づいて基準電流の値が定められるため、電圧電流変換回路を切換えた後、電圧電流変換ゲインを一定値に制御する際に入力電圧の入力レンジが減少してしまうことを確実に抑止することが可能となる。   Further, the value of the reference current may be determined based on the input range of the input voltage. According to such a configuration, since the value of the reference current is determined based on the input range of the input voltage, the input range of the input voltage is changed when the voltage-current conversion gain is controlled to a constant value after switching the voltage-current conversion circuit. It is possible to reliably suppress the decrease.

また、前記バイアス電流は、第１導電型のトランジスタから構成される固定電流源と、前記第１導電型と逆導電型の第２導電型のトランジスタから構成される可変電流源との組み合わせからなる電流源によって供給されるものであっても良い。かかる構成によれば、電圧電流変換ゲインを一定値に制御するためにバイアス電流を増加させる場合に、電流源を構成する第１及び第２導電型のトランジスタを常に飽和領域で動作させることが可能となる。従って、電流源を構成するトランジスタが非飽和領域で動作することによる入力レンジの減少を確実に抑えることができる。   The bias current is a combination of a fixed current source configured by a first conductivity type transistor and a variable current source configured by a second conductivity type transistor opposite to the first conductivity type. It may be supplied by a current source. According to such a configuration, when the bias current is increased in order to control the voltage-current conversion gain to a constant value, the first and second conductivity type transistors constituting the current source can always be operated in the saturation region. It becomes. Accordingly, it is possible to reliably suppress a decrease in the input range due to the operation of the transistor constituting the current source in the non-saturation region.

本発明によれば、製造バラツキ、または温度変化等による特性変化を補償するとともに、広い入力レンジを確保することが可能な、新規かつ改良されたゲイン補正回路と、このゲイン補正回路を備えた位相同期回路及びフィルタ回路を提供することが可能となる。   According to the present invention, a novel and improved gain correction circuit capable of compensating for characteristic changes due to manufacturing variations or temperature changes and ensuring a wide input range, and a phase including the gain correction circuit are provided. A synchronization circuit and a filter circuit can be provided.

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。   Exemplary embodiments of the present invention will be described below in detail with reference to the accompanying drawings. In addition, in this specification and drawing, about the component which has the substantially same function structure, duplication description is abbreviate | omitted by attaching | subjecting the same code | symbol.

（第１の実施形態）
［光ディスク装置の主要構成］
先ず、図１に基づいて、本発明の第１の実施形態について説明する。図１は、本発明の第１の実施形態に係る光ディスク装置１００の構成を示す模式図である。本実施形態の光ディスク装置１００は、光ディスク２００に付加情報を記録し、また、光ディスク２００に記録されている情報を読み取るためのレーザ光源を具備した光ピックアップ３００を備える。 (First embodiment)
[Main configuration of optical disc device]
First, a first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a schematic diagram showing a configuration of an optical disc apparatus 100 according to the first embodiment of the present invention. The optical disc apparatus 100 according to the present embodiment includes an optical pickup 300 including a laser light source for recording additional information on the optical disc 200 and reading information recorded on the optical disc 200.

光ディスク２００としては、ＣＤ（コンパクトディスク）やＣＤ-ＲＯＭ（Read Only Memory）などのいわゆる再生専用の光ディスクのほか、たとえばＣＤ-Ｒ（Recordable）のような追記型光ディスクや、ＣＤ-ＲＷ（Rewritable ）のような書き換え可能型光ディスクが用いられる。また、ＣＤ系の光ディスクに限らず、ＭＯ（光磁気ディスク）であってもよいし、通常のＤＶＤ（Digital Video またはVersatile Disk）や、ブルーレイ（Blu-ray ）あるいはＨＤ-ＤＶＤ（High Definition DVD ）などの次世代ＤＶＤといったＤＶＤ系の光ディスクであってもよい。また、現行のＣＤフォーマットを踏襲しながら、記録密度を現行フォーマットの約２倍とした、いわゆる２倍密度のＣＤ（ＤＤＣＤ；ＤＤ＝Double Density）やＣＤ-ＲあるいはＣＤ-ＲＷであってもよい。   As the optical disc 200, in addition to a so-called reproduction-only optical disc such as a CD (compact disc) or a CD-ROM (Read Only Memory), a write-once optical disc such as a CD-R (Recordable), a CD-RW (Rewritable), or the like. A rewritable optical disk such as is used. Further, the optical disc is not limited to a CD-type optical disc, but may be an MO (magneto-optical disc), a normal DVD (Digital Video or Versatile Disk), a Blu-ray, or an HD-DVD (High Definition DVD). It may be a DVD type optical disc such as a next generation DVD. Further, it may be a so-called double density CD (DDCD; DD = Double Density), CD-R or CD-RW in which the recording density is about twice that of the current format while following the current CD format. .

光ディスク装置１００は、音楽などの再生すべき情報が記録された光ディスク２００を回転させるスピンドルモータ１５０を備える。光ピックアップ３００は、公知の半導体レーザ、光学系、フォーカスアクチュエータ、トラックアクチュエータ、受光素子、およびポジションセンサなどを内蔵しており、光ディスク２００の記録面にレーザ光を照射し、また反射光を受光して電気信号に変換するように構成されている。光ピックアップ３００の半導体レーザは、レーザドライバ（不図示）により駆動され、このレーザドライバの駆動によって、データ再生時には所定の再生パワーの光ビームを出射し、情報の記録時には所定の記録パワーの光ビームを出射する。   The optical disc apparatus 100 includes a spindle motor 150 that rotates the optical disc 200 on which information to be reproduced such as music is recorded. The optical pickup 300 includes a known semiconductor laser, an optical system, a focus actuator, a track actuator, a light receiving element, a position sensor, and the like. The optical pickup 300 irradiates the recording surface of the optical disc 200 with laser light and receives reflected light. And converted into an electric signal. The semiconductor laser of the optical pickup 300 is driven by a laser driver (not shown). By driving this laser driver, a light beam having a predetermined reproduction power is emitted during data reproduction, and a light beam having a predetermined recording power is recorded during information recording. Is emitted.

また、光ディスク装置１００は、記録・再生系として、光ピックアップ３００を介して情報を記録する情報記録部および光ディスク２００に記録されている情報を再生する情報再生部の一例である記録・再生信号処理部４００を備える。   In addition, the optical disc apparatus 100 is a recording / reproduction system that is an example of an information recording unit that records information via the optical pickup 300 and an information reproducing unit that reproduces information recorded on the optical disc 200. Part 400 is provided.

また、光ディスク装置１００は、制御部６００を備えている。制御部６００は、スピンドルモータ１５０を駆動するためのスピンドルモータ制御部６１０と、光ピックアップ３００の光ディスク１００に対する位置を制御するピックアップ制御部６２０とを備える。   Further, the optical disc apparatus 100 includes a control unit 600. The control unit 600 includes a spindle motor control unit 610 for driving the spindle motor 150 and a pickup control unit 620 for controlling the position of the optical pickup 300 with respect to the optical disc 100.

また、光ディスク装置１００は、コントローラ系として、制御部６００または記録・再生信号処理部４００の動作を制御するコントローラ６５０と、光ディスク装置１００を利用した各種の情報処理を行なう情報処理装置の一例であるパーソナルコンピュータ７５０との間のインタフェース（接続）機能をなすインタフェース部７００とを備える。   The optical disc apparatus 100 is an example of a controller 650 that controls the operation of the control unit 600 or the recording / playback signal processing unit 400 as a controller system, and an information processing apparatus that performs various types of information processing using the optical disc apparatus 100. And an interface unit 700 that performs an interface (connection) function with the personal computer 750.

このような構成の光ディスク装置１００においては、再生処理時には、光ディスク２００から光ピックアップ３００で読み出された光信号が光ピックアップ３００に内蔵された受光素子で電気信号に変換され、その電気信号が、スピンドルモータ１５０や光ピックアップ３００の制御を行なう制御部６００と、データの記録・再生を行なう記録・再生信号処理部４００とに送られる。   In the optical disc apparatus 100 having such a configuration, at the time of reproduction processing, an optical signal read from the optical disc 200 by the optical pickup 300 is converted into an electric signal by a light receiving element built in the optical pickup 300, and the electric signal is The signal is sent to a control unit 600 that controls the spindle motor 150 and the optical pickup 300 and a recording / reproduction signal processing unit 400 that records and reproduces data.

スピンドルモータ制御部６１０およびピックアップ制御部６２０は、コントローラ６５０の制御の元で、この電気信号を元にしてスピンドルモータ１５０の回転数や、光ピックアップ３００のフォーカシングおよびトラッキングを調整する。   The spindle motor control unit 610 and the pickup control unit 620 adjust the number of rotations of the spindle motor 150 and the focusing and tracking of the optical pickup 300 based on this electric signal under the control of the controller 650.

これとともに、記録・再生信号処理部４００では、取得したアナログの電気信号をデジタルデータに変換し復号化を行ない、パーソナルコンピュータ７５０、ＤＶＤプレーヤなどの光ディスク装置１００を利用する装置本体に渡す。パーソナルコンピュータ７５０などの装置では、復号化されたデータに基づき、画像・音声データとして再生する。また、光ディスク２００へデータを記録する場合は、再生時とは逆にデータの符号化をして、電気信号を光信号に変換して光ディスク２００に記録する。   At the same time, the recording / reproduction signal processing unit 400 converts the obtained analog electric signal into digital data, decodes it, and passes it to the apparatus main body using the optical disc apparatus 100 such as a personal computer 750 or a DVD player. A device such as a personal computer 750 reproduces the image / sound data based on the decoded data. Further, when data is recorded on the optical disc 200, the data is encoded contrary to the time of reproduction, and an electric signal is converted into an optical signal and recorded on the optical disc 200.

また、光ディスク２００へデータを記録する記録処理時には、スピンドルモータ制御部６１０およびピックアップ制御部６２０は、コントローラ６５０の制御の元で、一定速度で光ディスク２００を回転させる。これとともに、記録・再生信号処理部４００では、再生とは逆に、データを符号化して光ピックアップ３００に内蔵のレーザダイオードなどに供給することで、電気信号を光信号へ変換して、光ディスク２００に情報を記録する。   In the recording process for recording data on the optical disc 200, the spindle motor control unit 610 and the pickup control unit 620 rotate the optical disc 200 at a constant speed under the control of the controller 650. At the same time, the recording / reproduction signal processing unit 400 converts the electrical signal into an optical signal by encoding the data and supplying the encoded data to a laser diode or the like built in the optical pickup 300, contrary to the reproduction. To record information.

［記録・信号処理部の構成］
図２は、記録・再生信号処理部４００の構成を示す模式図である。記録・再生信号処理部４００は、ＲＦアンプ４０２、イコライザー４０４、Ａ／Ｄ変換器４０６、ＤＳＰ(Digital Signal Processor)４０８、ＰＬＬ(Phase Locked Loop；位相同期回路)５００、書き込みストラテジー４１０、レーザダイオードドライバ４１２、を有して構成されている。ＲＦアンプ４０２は、光ピックアップ３００で検出された微小なＲＦ（高周波）信号を所定レベルに増幅する。イコライザー４０４は、ＲＦアンプ４０２から出力された信号の波形整形等を行う。Ａ／Ｄ変換器４０６はイコライザー４０４の出力をデジタル信号に変換し、そのデジタル信号はＤＳＰ（Digital Signal Processor）４０８においてデータの復合化が行われる。また、書き込みストラテジー４１０は、光ディスク２００の材質と記録速度に応じて光出力パワーをマルチパルス変調する。レーザダイオードドライバ４１２は、光ピックアップ３００内にあるレーザ光源から発せられるレーザ光の光出力（光強度、光出力パワー）を一定値に保持するためのＡＰＣ（Auto Power Control）制御回路を備えるものである。 [Configuration of recording / signal processing unit]
FIG. 2 is a schematic diagram showing the configuration of the recording / playback signal processing unit 400. The recording / reproducing signal processing unit 400 includes an RF amplifier 402, an equalizer 404, an A / D converter 406, a DSP (Digital Signal Processor) 408, a PLL (Phase Locked Loop) 500, a writing strategy 410, and a laser diode driver. 412. The RF amplifier 402 amplifies a minute RF (high frequency) signal detected by the optical pickup 300 to a predetermined level. The equalizer 404 performs waveform shaping of the signal output from the RF amplifier 402 and the like. The A / D converter 406 converts the output of the equalizer 404 into a digital signal, and the digital signal is decoded by a DSP (Digital Signal Processor) 408. The write strategy 410 multi-pulse modulates the optical output power according to the material of the optical disc 200 and the recording speed. The laser diode driver 412 includes an APC (Auto Power Control) control circuit for holding a light output (light intensity, light output power) of laser light emitted from a laser light source in the optical pickup 300 at a constant value. is there.

図３は、記録・再生信号処理部４００内のＰＬＬ５００の構成を示す模式図である。ＰＬＬ５００は、Ａ／Ｄ変換器４０６で使用されるクロックを生成する機能を有し、データ信号に同期（ロック）してクロック信号を生成することから、データリカバリＰＬＬと呼ばれる。ＰＬＬ５００は、再生したクロック信号をＡＤクロック（サンプリングクロック）CKadとしてＡ／Ｄ変換器４０６へ供給したり、その他の機能部に供給したりする。Ａ／Ｄ変換器４０６は、このＡＤクロックCKadに基づいてアナログ信号をデジタルデータに変換する。   FIG. 3 is a schematic diagram showing the configuration of the PLL 500 in the recording / playback signal processing unit 400. The PLL 500 has a function of generating a clock used by the A / D converter 406, and generates a clock signal in synchronization with (locked to) the data signal. Therefore, the PLL 500 is called a data recovery PLL. The PLL 500 supplies the regenerated clock signal as an AD clock (sampling clock) CKad to the A / D converter 406 or to other functional units. The A / D converter 406 converts an analog signal into digital data based on the AD clock CKad.

ＰＬＬ５００の性能としては、低ジッタ、アクイジション時間の短縮が求められ、このためには帯域を広帯域にする必要があるが、上述したように光ディスク２００の規格は複数存在し、各規格毎に複数の動作モード（録画モードなど）が存在するため、各規格、各動作モードに対して帯域を設定する必要がある。光ピックアップ装置１００を各規格、各動作モードに対応させるためには、ＰＬＬ５００により、数多くの帯域のクロック生成を可能にする必要がある。   As the performance of the PLL 500, low jitter and shortened acquisition time are required. For this purpose, it is necessary to widen the band. However, as described above, there are a plurality of standards for the optical disc 200, and a plurality of standards for each standard. Since there are operation modes (such as a recording mode), it is necessary to set a band for each standard and each operation mode. In order to make the optical pickup device 100 compatible with each standard and each operation mode, it is necessary to enable generation of clocks in many bands by the PLL 500.

ＰＬＬ５００は、位相検出器（位相比較器）５１０、チャージポンプ５２０ａ，５２０ｂ、ループフィルタ５３０、ＣＣＯ(Current Controlled Oscillator)５４０、ドライバ５５０、を備えている。ループフィルタ５３０は、電圧電流変換器５３２、外部容量５３４を備えている。位相検出器５１０は、Ａ／Ｄ変換器４０６から入力されたデジタル信号の位相を検出し、その結果に応じた信号を出力する。チャージポンプ５２０ａ，５２０ｂは、位相検出器５１０から出力された信号に応じた駆動電流を入出力する。電圧電流変換器５３２は、チャージポンプ５２０ａから出力されたチャージポンプ電流に基づいて外部容量５３４の一方の端子に生成されるチャージポンプ電圧を電圧電流変換ゲイン（トランスコンダクタンス）Ｇｍに従って電流信号に変換して出力する。すなわち、チャージポンプ５２０ａは、チャージポンプ電流によってループフィルタ５３０を駆動する駆動部として機能する。そして、電圧電流変換器５３２の出力電流とチャージポンプ５２０ｂの駆動電流によりＣＣＯ５４０を発振させ、Ａ／Ｄ変換器４０６からの受信データに位相が同期したＡＤクロックCKadが取得される。   The PLL 500 includes a phase detector (phase comparator) 510, charge pumps 520a and 520b, a loop filter 530, a CCO (Current Controlled Oscillator) 540, and a driver 550. The loop filter 530 includes a voltage / current converter 532 and an external capacitor 534. The phase detector 510 detects the phase of the digital signal input from the A / D converter 406 and outputs a signal corresponding to the result. Charge pumps 520a and 520b input and output drive currents corresponding to the signals output from phase detector 510. The voltage / current converter 532 converts the charge pump voltage generated at one terminal of the external capacitor 534 based on the charge pump current output from the charge pump 520a into a current signal according to the voltage / current conversion gain (transconductance) Gm. Output. That is, the charge pump 520a functions as a drive unit that drives the loop filter 530 with the charge pump current. Then, the CCO 540 is oscillated by the output current of the voltage / current converter 532 and the drive current of the charge pump 520b, and the AD clock CKad whose phase is synchronized with the received data from the A / D converter 406 is acquired.

ＣＣＯ５４０は入力された電流に応じて発振周波数を制御するため、ループフィルタ５３０は、ＣＣＯ５４０の入力に対応するため電流出力に対応した構成とされている。ループフィルタ５３０では、チャージポンプ５２０ａから出力されたチャージポンプ電流に基づいて、外部容量５３４の一方の端子（電圧電流変換器５３２の入力）に電圧信号が生成される。外部容量５３４では充放電動作が行われるため、ループフィルタ５３０は、位相検出器５１０からの信号中の所定のカットオフ周波数以上の周波数成分を減衰させて、ＣＣＯ５４０に供給される電流を平滑化するように、少なくとも１つのカットオフ周波数を有する低域通過フィルタとして機能する。   Since the CCO 540 controls the oscillation frequency according to the input current, the loop filter 530 is configured to correspond to the current output in order to correspond to the input of the CCO 540. In the loop filter 530, a voltage signal is generated at one terminal of the external capacitor 534 (input of the voltage / current converter 532) based on the charge pump current output from the charge pump 520a. Since the external capacitor 534 is charged / discharged, the loop filter 530 attenuates a frequency component equal to or higher than a predetermined cutoff frequency in the signal from the phase detector 510 and smoothes the current supplied to the CCO 540. Thus, it functions as a low-pass filter having at least one cutoff frequency.

ＰＬＬ５００の帯域ωnとダンピングファクタζは次のように表される。 The bandwidth ω n and the damping factor ζ of the PLL 500 are expressed as follows.

Figure 2008219116
Figure 2008219116

ここで、ＫｃｃｏはＣＣＯ５４０における入力電流−発振周波数への変換ゲイン、Ｇｍは電圧電流変換器５３２の電圧-電流変換ゲイン、Ｉｒｄは直接ＣＣＯ５４０の入力に接続されるチャージポンプ５２０ｂからのチャージポンプ電流である。従って、ＰＬＬ５００では、（４）式のＩｒｄ／（Ｉｃｐ・Ｇｍ）の値を調整することで、ダンピングファクタζを一定にしたままで帯域を変えることが可能となる。これにより、ダンピングファクタζを一定にしてＰＬＬ５００を安定して動作させるとともに、ＰＬＬ５００を数多くの帯域に対応させることが可能となる。 Here, K cco is a conversion gain to the input current-oscillation frequency in the CCO 540, Gm is a voltage-current conversion gain of the voltage-current converter 532, and I rd is a charge pump from the charge pump 520b directly connected to the input of the CCO 540. Current. Therefore, in the PLL 500, it is possible to change the band while keeping the damping factor ζ constant by adjusting the value of I rd / (I cp · Gm) in the equation (4). This makes it possible to stably operate the PLL 500 while keeping the damping factor ζ constant, and to make the PLL 500 compatible with many bands.

［関連技術の問題点］
図２１のトランスコンダクタンス回路と図２２のレプリカ技術を応用すると、演算増幅器を使用して図４のような電圧電流変換器５３２を実現することができる。図４の回路では、ＰＬＬ５００での電圧電流変換を実際に行う電圧電流変換部１１０（図２１の回路に相当）と隣接して、電圧電流変換部１１０と構成が同一であり、同一のＧｍ値を有するレプリカのトランスコンダクタンス回路を含む補正回路部１３０（図２２の回路に相当）が設けられる。 [Problems of related technology]
When the transconductance circuit of FIG. 21 and the replica technology of FIG. 22 are applied, a voltage-current converter 532 as shown in FIG. 4 can be realized using an operational amplifier. In the circuit of FIG. 4, adjacent to the voltage / current converter 110 (corresponding to the circuit of FIG. 21) that actually performs the voltage / current conversion in the PLL 500, the configuration of the voltage / current converter 110 is the same, and the same Gm value is used. A correction circuit unit 130 (corresponding to the circuit of FIG. 22) including a replica transconductance circuit having the above is provided.

補正回路部１３０では、図２２の回路と異なり、レプリカのトランスコンダクタンス回路の反転入力端子は接地されておらず、あるバイアス電圧Ｖｒｅｆが加えられている。これに伴い、補正回路部１３０は図２２の回路図とは若干相違しているが、補正回路部１３０の動作原理は図２２と同様であり、補正された後のＧｍは(２)式と同一になる。 In the correction circuit unit 130, unlike the circuit of FIG. 22, the inverting input terminal of the replica transconductance circuit is not grounded, and a certain bias voltage V ref is applied. Accordingly, the correction circuit unit 130 is slightly different from the circuit diagram of FIG. 22, but the operation principle of the correction circuit unit 130 is the same as that of FIG. 22, and Gm after correction is expressed by Equation (2). Be the same.

そして、補正回路部１３０の演算増幅器からは、Ｇｍの値を一定値（＝１／Ｒｅｘｔ）に制御するため、電流源のトランジスタＭ４７、Ｍ４８にバイアス電流Ｉｂを流すための電圧Ｖｃｏｎｔが出力される。このため、図４の回路では、補正回路部１３０から電圧Ｖｃｏｎｔを取得して、この電圧Ｖｃｏｎｔを電圧電流変換部１１０に供給することで、電流源のトランジスタＭ５７、Ｍ５８にバイアス電流Ｉｂを流し、電圧電流変換部１１０のＧｍの値を一定値に制御する。 In order to control the value of Gm to a constant value (= 1 / R ext ) from the operational amplifier of the correction circuit unit 130, a voltage V cont for flowing the bias current Ib to the transistors M47 and M48 of the current source is set. Is output. Therefore, in the circuit of Figure 4, to obtain the voltage V cont from the correction circuit 130, by supplying the voltage V cont to the voltage current conversion section 110, the transistor of the current source M57, M58 to the bias current I b And the value of Gm of the voltage-current converter 110 is controlled to a constant value.

補正回路部１３０のトランジスタＭ４１とＭ４２、トランジスタＭ４３とＭ４４、トランジスタＭ４５とＭ４６、トランジスタＭ４７とM４８はそれぞれ同サイズである。また、電圧電流変換部１１０のトランジスタＭ５１とＭ５２、トランジスタＭ５３とＭ５４、トランジスタＭ５５とＭ５６、トランジスタＭ５７とＭ５８はそれぞれ同サイズである。６つのトランジスタＭ５１〜Ｍ５６も同サイズである。Ｍｎのゲート幅をＷｎ、ゲート長をＬｎ、キャリアの移動度をμｎ、ゲート酸化膜の静電容量をＣｏｘとすれば、電圧電流変換部１１０の回路全体のトランスコンダクタンスＧｍは次のように表される。 The transistors M41 and M42, transistors M43 and M44, transistors M45 and M46, and transistors M47 and M48 of the correction circuit unit 130 have the same size. Further, the transistors M51 and M52, the transistors M53 and M54, the transistors M55 and M56, and the transistors M57 and M58 of the voltage-current converter 110 have the same size. The six transistors M51 to M56 are also the same size. If the gate width of Mn is W n , the gate length is Ln, the carrier mobility is μ n , and the capacitance of the gate oxide film is C ox , the transconductance Gm of the entire circuit of the voltage-current converter 110 is It is expressed as follows.

Figure 2008219116
Figure 2008219116

(５）式よりトランスコンダクタンス回路のＧｍの値は√Ｉｂに比例している。図４の補正回路部１３０では、トランジスタの製造ばらつきによる寸法変化や温度変化に起因してk1,k3に関係するパラメータが変化し、Ｇｍの値が規定値（＝１／Ｒｅｘｔ）より小さくなる場合は、出力電圧Ｖｃｏｎｔが上昇してＩｂの量を増加するように補正動作が行われる。また、Ｇｍの値が規定値より大きくなる場合は、出力電圧Ｖｃｏｎｔが低下してＩｂの量を減らすように補正動作が行われる。(５)式に示されるように、Ｇｍの値は√Ｉｂに比例しているため、製造ばらつき、温度変化によりＧｍの値が規定値から１／２〜２倍に変化した場合、Ｉｂの量は１／４〜４倍に変化することになる。 (5) Gm value of the transconductance circuit is proportional to √I b from the equation. In the correction circuit unit 130 of FIG. 4, parameters related to k1 and k3 change due to dimensional changes and temperature changes due to manufacturing variations of transistors, and the value of Gm becomes smaller than a specified value (= 1 / R ext ). In this case, the correction operation is performed so that the output voltage V cont increases and the amount of I b increases. Further, when the value of Gm becomes larger than the specified value, the correction operation is performed so that the output voltage V cont is lowered and the amount of Ib is reduced. (5) As shown in equation, the value of Gm is proportional to √I b, manufacturing variation, if the Gm value by the temperature change is changed from a specified value to 1 / 2-2 times, I b The amount will vary from 1/4 to 4 times.

しかしながら、図４の補正動作では、Ｇｍの値が規定値より小さい場合にＶｃｏｎｔが上昇し、Ｇｍの値が規定値より大きい場合にＩｂの量を減らすため、いずれの場合においても入力レンジを大きく減少させてしまう問題がある。 However, in the correction operation of FIG. 4, V cont increases when the value of Gm is smaller than the specified value, and the amount of Ib is decreased when the value of Gm is larger than the specified value. There is a problem of greatly reducing.

図５は、図４の電圧電流変換部１１０のトランスコンダクタンス回路の入力レンジを示す特性図である。図５において、実線の特性は、動作環境が常温であり、トランジスタが設計通りの寸法で形成され、トランジスタの能力が設計通り(ideal)の場合の入力レンジの特性を示している。   FIG. 5 is a characteristic diagram showing the input range of the transconductance circuit of the voltage-current converter 110 of FIG. In FIG. 5, the characteristics of the solid line indicate the characteristics of the input range when the operating environment is normal temperature, the transistors are formed with the dimensions as designed, and the capabilities of the transistors are as designed.

このように、Ｇｍの値が一定となる入力レンジは限られており、その有効な入力レンジで回路を使用しなければならない。図３に示すＰＬＬ５００で使用している電圧電流変換器５３２の場合、有効な入力レンジから外れた電位にループフィルタ電圧が移動すると、電圧電流変換器５３２のＧｍの値は規定の値から大きくずれてしまい、帯域ωnとダンピングファクタζも規定の値から大きく外れてしまう。このため、電圧電流変換部１１０の入力レンジは可能な限り広い方が望ましい。 Thus, the input range in which the value of Gm is constant is limited, and the circuit must be used in the effective input range. In the case of the voltage / current converter 532 used in the PLL 500 shown in FIG. 3, if the loop filter voltage moves to a potential out of the effective input range, the Gm value of the voltage / current converter 532 deviates significantly from the specified value. Therefore, the band ω n and the damping factor ζ are also greatly deviated from the specified values. For this reason, it is desirable that the input range of the voltage-current converter 110 be as wide as possible.

一方、図５に示す破線の特性は、動作環境が高温になり、製造時にトランジスタの能力が設計時よりも低下(slow)するようにばらついた場合の入力レンジを示している。Ｇｍの値は常温でトランジスタの寸法がばらつかない設計時の規定の値より小さくなるため、補正回路部１３０の動作により、Ｉｂを増加させるようにＶｃｏｎｔは上昇する。Ｖｃｏｎｔが上昇した場合に問題となるのが図４のトランジスタＭ５７，Ｍ５８のオーバードライブ電圧が高くなってしまうことで、電圧電流変換部１１０の有効入力レンジを狭めてしまう。特に、入力電圧Ｖｉｎの値が低下した場合は、トランジスタＭ５７のドレイン−ソース間電圧が低下し、ピンチオフ電圧以下となるため、Ｍ５７のトランジスタが飽和領域で動作しなくなり、この問題が顕著となる。 On the other hand, the broken line characteristics shown in FIG. 5 indicate the input range in the case where the operating environment becomes high temperature and the transistor capability varies at the time of manufacture so as to be slower than the design time. Since the value of Gm is smaller than a specified value at the time of design in which the transistor size does not vary at room temperature, the operation of the correction circuit unit 130 increases V cont so as to increase I b . When V cont rises, the problem becomes that the overdrive voltage of the transistors M57 and M58 in FIG. 4 becomes high, which narrows the effective input range of the voltage-current converter 110. In particular, if the value of the input voltage V in is decreased, the drain of the transistor M57 - reduced source voltage, since the less pinch-off voltage, transistor M57 will not operate in the saturation region, the problem becomes conspicuous .

より詳細には、トランジスタＭ５１のゲート・ソース間電圧をＶｇｓ１、 閾値電圧をＶｔｈ１，Ｍ５７の閾値電圧をＶｔｈ７とするとＭ５１,Ｍ５７が飽和領域で動作するためには、次の式が成り立つ必要がある。 More specifically, when the gate-source voltage of the transistor M51 is V gs1 , the threshold voltage is V th1 , and the threshold voltage of M57 is V th7 , the following equation holds in order for M51 and M57 to operate in the saturation region: There is a need.

Figure 2008219116
Figure 2008219116

(７)式から、補正動作によりＶｃｏｎｔとＩｂが増加するとトランジスタＭ５７が飽和領域で動作できる入力電圧Ｖｉｎの下限電圧が上昇してしまうことがわかる。 (7) from the equation, the correction transistor M57 when V cont and I b is increased by the operation it is seen that the lower limit voltage of the input voltage V in can operate in the saturation region rises.

またＩｂが増加することによって、トランスコンダクタンス回路の入力電圧Ｖｉｎが上昇した場合は、トランジスタＭ５５のドレイン電圧が下がり、有効入力レンジも狭めてしまう問題が生じる。トランジスタＭ５５のゲート・ソース間電圧をＶｇｓ５、閾値電圧をＶｔｈ５、回路の電源電圧をＶＤＤとすればトランジスタＭ５１が飽和領域で動作するためには次の式を満たす必要がある。 Also by I b increases, when the input voltage V in of the transconductance circuit is increased, lower the drain voltage of the transistor M55, thus problems that also narrowed valid input range. The gate-source voltage of the transistor M55 V GS5, the threshold voltage V th5, to the power supply voltage of the circuit V DD Tosureba transistor M51 operates in the saturation region, it is necessary to satisfy the following equation.

Figure 2008219116
Figure 2008219116

(９)式からも、Ｉｂが増加することによってトランジスタＭ５１が飽和領域で動作できる上限電圧は低下することがわかる。 It can also be seen from equation (9) that the upper limit voltage at which the transistor M51 can operate in the saturation region decreases as Ib increases.

また、図５の一点鎖線の特性は、動作環境が低温になり、製造時にトランジスタの能力が設計値よりも高く(fast)なるようにばらついた場合の入力レンジを示している。この場合は常温、トランジスタの寸法が設計値通りの場合よりもＧｍの値が高くなり、Ｇｍの値を下げるように補正回路部１３０が動作し、Ｖｃｏｎｔを低下させてＩｂを減少させる。Ｖｃｏｎｔが低くなるため、トランジスタＭ５７，Ｍ５８のオーバードライブ電圧も低下し動作領域は拡大する。しかし、Ｉｂが減少することによって、電圧電流変換部１１０の入力レンジは図５の一点鎖線の特性のように減少する。これはトランスコンダクタンス回路の最大出力電流がＩｂに依存するためで、電圧電流変換部１１０のトランスコンダクタンス回路は当然ながら２Ｉｂ以上電流を出力することができない。よってトランスコンダクタンス回路の出力電流範囲は−２Ｉｂ〜２Ｉｂとなる。これより以下の式が成り立つ。 5 indicates the input range in the case where the operating environment is low temperature and the capability of the transistor varies at the time of manufacture so as to be higher than the designed value (fast). In this case, the value of Gm is higher than that at normal temperature and the transistor dimensions are as designed, and the correction circuit unit 130 operates to lower the value of Gm, thereby reducing V cont and reducing I b . Since V cont is lowered, the overdrive voltages of the transistors M57 and M58 are also lowered and the operation region is expanded. However, as Ib decreases, the input range of the voltage-current converter 110 decreases as shown by the one-dot chain line characteristic in FIG. This is because the maximum output current of the transconductance circuit depends on I b, and the transconductance circuit of the voltage-current converter 110 cannot naturally output a current of 2I b or more. Therefore, the output current range of the transconductance circuit is -2I b ~2I b. From this, the following equation holds.

Figure 2008219116
Figure 2008219116

(１１)式によれば、Ｇｍの値を補正回路で一定に保てたとしてもＩｂが減少すればトランスコンダクタンス回路の有効入力レンジは減少することがわかる。 According to equation (11), it can be seen that even if the value of Gm is kept constant by the correction circuit, the effective input range of the transconductance circuit decreases if Ib decreases.

有効入力レンジを広く確保したままＧｍの値を補正することはＰＬＬ５００にトランスコンダクタンス回路を適用した場合だけでなく、フィルタに適用した場合も非常に重要で、トランスコンダクタンス回路の能力でフィルタの特性はほぼ決定しまう。   Correcting the Gm value while ensuring a wide effective input range is very important not only when a transconductance circuit is applied to the PLL 500 but also when applied to a filter. The characteristics of the filter depend on the capability of the transconductance circuit. Almost decided.

［本実施形態に係る電圧電流変換器５３２の構成］
図６は、本実施形態に係る電圧電流変換器５３２の構成を詳細に示す模式図である。図６に示すように、電圧電流変換器５３２は、電圧電流変換部１０と補正回路部３０を備えている。電圧電流変換部１０には、図３のチャージポンプ５２０ａからのチャージポンプ電流に基づいて外部容量５３４の一端に生成される入力電圧信号Ｖｉｎが入力され、電流に変換されてＩｏｕｔが出力される。 [Configuration of Voltage-Current Converter 532 According to this Embodiment]
FIG. 6 is a schematic diagram showing in detail the configuration of the voltage-current converter 532 according to the present embodiment. As shown in FIG. 6, the voltage / current converter 532 includes a voltage / current converter 10 and a correction circuit unit 30. The voltage-current converter 10, is inputted an input voltage signal V in which is generated at one end of the external capacitance 534 based on the charge pump current from the charge pump 520a of FIG. 3, and I out is output converted to a current The

電圧電流変換部１０は、Ｇｍの値が異なる２つのトランスコンダクタンス回路（電圧電流変換回路）１２，１４を備えている。トランスコンダクタンス回路１２，１４の構成は、図４の電圧電流変換部１１０のトランスコンダクタンス回路と同一である。トランスコンダクタンス回路１２の電圧電流変換ゲインはＧｍ１であり、トランスコンダクタンス回路１４の電圧電流変換ゲインはＧｍ２である。ここで、同一のバイアス電流が供給された場合に、Ｇｍ１＞Ｇｍ２となるように(５)式の各パラメータが調整されている。   The voltage / current converter 10 includes two transconductance circuits (voltage / current converters) 12 and 14 having different values of Gm. The configuration of the transconductance circuits 12 and 14 is the same as the transconductance circuit of the voltage / current converter 110 in FIG. The voltage-current conversion gain of the transconductance circuit 12 is Gm1, and the voltage-current conversion gain of the transconductance circuit 14 is Gm2. Here, when the same bias current is supplied, each parameter of the equation (5) is adjusted so that Gm1> Gm2.

電圧電流変換部１０と隣接して、電圧電流変換部１０にバイアス電流を流すための電流源１６が設けられている。電流源１６は、固定電流源１８と可変電流源２０とから構成されている。また、電圧電流変換部１０と隣接して、スイッチ回路２２が設けられている。スイッチ回路２２は、トランスコンダクタンス回路１２と電流源１６を接続するスイッチ２４、及びトランスコンダクタンス回路１４と電流源１６を接続するスイッチ２６から構成されている。   Adjacent to the voltage / current converter 10, a current source 16 for flowing a bias current through the voltage / current converter 10 is provided. The current source 16 includes a fixed current source 18 and a variable current source 20. A switch circuit 22 is provided adjacent to the voltage / current converter 10. The switch circuit 22 includes a switch 24 that connects the transconductance circuit 12 and the current source 16, and a switch 26 that connects the transconductance circuit 14 and the current source 16.

補正回路部３０は、電圧電流変換部１０と同様に、Ｇｍの値が異なる２つのトランスコンダクタンス回路３２，３４を備えている。トランスコンダクタンス回路３２は、電圧電流変換部１０のトランスコンダクタンス回路１２と同一に構成されている。また、トランスコンダクタンス回路３４は、電圧電流変換部１０のトランスコンダクタンス回路１４と同一に構成されている。すなわち、トランスコンダクタンス回路３２はトランスコンダクタンス回路１２のレプリカであり、その電圧電流変換ゲインはＧｍ１である。また、トランスコンダクタンス回路３４はトランスコンダクタンス回路１４のレプリカであり、その電圧電流変換ゲインはＧｍ２である。   Similar to the voltage-current converter 10, the correction circuit unit 30 includes two transconductance circuits 32 and 34 having different values of Gm. The transconductance circuit 32 is configured in the same manner as the transconductance circuit 12 of the voltage / current converter 10. The transconductance circuit 34 is configured in the same manner as the transconductance circuit 14 of the voltage / current converter 10. That is, the transconductance circuit 32 is a replica of the transconductance circuit 12, and its voltage-current conversion gain is Gm1. The transconductance circuit 34 is a replica of the transconductance circuit 14, and its voltage-current conversion gain is Gm2.

補正回路部３０は、オペアンプ３５を備えている。また、補正回路部３０は固定抵抗Ｒｅｘｔを備えている。オペアンプの非反転入力端子には固定電圧ＶＢが入力され、反転入力端子にはトランスコンダクタンス回路３２、およびトランスコンダクタンス回路３４のいずれか一方の出力電流によって固定抵抗Ｒｅｘｔの一端に生成された電圧値が入力される。 The correction circuit unit 30 includes an operational amplifier 35. The correction circuit unit 30 includes a fixed resistor R ext . The fixed voltage VB is input to the non-inverting input terminal of the operational amplifier, and the voltage value generated at one end of the fixed resistor R ext by the output current of one of the transconductance circuit 32 and the transconductance circuit 34 is input to the inverting input terminal. Is entered.

従って、補正回路部３０によれば、図４の補正回路部１３０と同様に、トランスコンダクタンス回路３２，３４のＧｍの値を規定値（＝１／Ｒｅｘｔ）に制御するための電圧Ｖｃｏｎｔがオペアンプ３５から出力される。 Therefore, according to the correction circuit unit 30, the voltage V cont for controlling the Gm value of the transconductance circuits 32, 34 to the specified value (= 1 / R ext ), as in the correction circuit unit 130 of FIG. Output from the operational amplifier 35.

補正回路部３０と隣接して、補正回路部３０にバイアス電流を流すための電流源３６が設けられている。電流源３６は、固定電流源３８と可変電流源４０とから構成されている。また、補正回路部３０と隣接して、スイッチ回路４２が設けられている。スイッチ回路４２は、トランスコンダクタンス回路３２と電流源３６を接続するスイッチ４４、及びトランスコンダクタンス回路３４と電流源３６を接続するスイッチ４６から構成されている。   A current source 36 for supplying a bias current to the correction circuit unit 30 is provided adjacent to the correction circuit unit 30. The current source 36 includes a fixed current source 38 and a variable current source 40. In addition, a switch circuit 42 is provided adjacent to the correction circuit unit 30. The switch circuit 42 includes a switch 44 that connects the transconductance circuit 32 and the current source 36, and a switch 46 that connects the transconductance circuit 34 and the current source 36.

また、電流源３６と隣接して、電圧電流変換部１０、及び補正回路部３０に供給されるバイアス電流をモニターする電流モニター回路５０が設けられている。電流モニター回路５０は、固定電流源５２と可変電流源５４とから構成されている。   In addition, a current monitor circuit 50 that monitors the bias current supplied to the voltage-current converter 10 and the correction circuit unit 30 is provided adjacent to the current source 36. The current monitor circuit 50 includes a fixed current source 52 and a variable current source 54.

固定電流源１８、固定電流源３８、及び固定電流源５２の構成は同一である。固定電流源１８，３８，５２のそれぞれには、所定の電圧ＶＡが印加され、固定電流Ｉｂが流れる。また、可変電流源２０、可変電流源４０、及び可変電流源５４の構成は同一である。可変電流源２０，４０，５４のそれぞれには、補正回路部３０のオペアンプ３５からの出力電圧Ｖｃｏｎｔが印加され、電圧Ｖｃｏｎｔに応じた可変電流Ｉｃｏｎｔが流れる。 The configurations of the fixed current source 18, the fixed current source 38, and the fixed current source 52 are the same. A predetermined voltage VA is applied to each of the fixed current sources 18, 38, 52, and a fixed current Ib flows. The configurations of the variable current source 20, the variable current source 40, and the variable current source 54 are the same. An output voltage V cont from the operational amplifier 35 of the correction circuit unit 30 is applied to each of the variable current sources 20, 40, 54, and a variable current I cont corresponding to the voltage V cont flows.

トランスコンダクタンス回路１２，１４は、スイッチ回路２２を介して、固定電流源１８と可変電流源２０を接続するラインと接続されている。また、トランスコンダクタンス回路３２，３４は、スイッチ回路４２を介して固定電流源３８と可変電流源４０を接続するラインと接続されている。従って、トランスコンダクタンス回路１２，１４には、固定電流源１８及び可変電流源２０によってバイアス電流Ｉｂ−Ｉｃｏｎｔが供給される。また、トランスコンダクタンス回路３２，３４には、固定電流源３８及び可変電流源４０によって、トランスコンダクタンス回路１２，１４と同一のバイアス電流Ｉｂ−Ｉｃｏｎｔが供給される。 The transconductance circuits 12 and 14 are connected to a line connecting the fixed current source 18 and the variable current source 20 via the switch circuit 22. The transconductance circuits 32 and 34 are connected to a line connecting the fixed current source 38 and the variable current source 40 via the switch circuit 42. Therefore, the bias current I b −I cont is supplied to the transconductance circuits 12 and 14 by the fixed current source 18 and the variable current source 20. The transconductance circuits 32 and 34 are supplied with the same bias current I b −I cont as the transconductance circuits 12 and 14 by the fixed current source 38 and the variable current source 40.

また、電圧電流変換器５３２は、電流コンパレータ５６、ＲＳラッチ回路５８、インバータ回路６０を備えている。電流コンパレータ５６の反転入力端子は、電流モニター回路５０の固定電流源５２と可変電流源５４を接続するラインに接続されている。固定電流源５２に固定電流Ｉｂが流れ、可変電流源５４に可変電流Ｉｃｏｎｔが流れると、トランスコンダクタンス回路１２，１４，３２，３４に供給されるバイアス電流と同一のバイアス電流Ｉｂ−Ｉｃｏｎｔが電流コンパレータ５６の反転入力端子に供給される。 The voltage / current converter 532 includes a current comparator 56, an RS latch circuit 58, and an inverter circuit 60. An inverting input terminal of the current comparator 56 is connected to a line connecting the fixed current source 52 and the variable current source 54 of the current monitor circuit 50. When the fixed current Ib flows through the fixed current source 52 and the variable current I cont flows through the variable current source 54, the same bias current I b −I cont as the bias current supplied to the transconductance circuits 12, 14, 32, 34 is obtained. Is supplied to the inverting input terminal of the current comparator 56.

また、電流コンパレータ５６の非反転入力端子には、所定の基準電流Ｉｒｅｆが入力される。従って、電流コンパレータ５６によれば、トランスコンダクタンス回路１２，１４，３２，３４に供給されるバイアス電流と同一のバイアス電流Ｉｂ−Ｉｃｏｎｔをモニタすることができ、基準電流Ｉｒｅｆとの比較の結果に応じた比較信号（“ロー(Low)”または“ハイ(High)”の信号）を出力することができる。特に、電流源１６，３６と近接して電流モニター回路５０を配置することで、トランスコンダクタンス回路１２，１４，３２，３４に供給されるバイアス電流Ｉｂ−Ｉｃｏｎｔと同一の電流値を電流コンパレータ５６によって精度良く判定することが可能である。 A predetermined reference current I ref is input to the non-inverting input terminal of the current comparator 56. Therefore, the current comparator 56 can monitor the same bias current I b −I cont as the bias current supplied to the transconductance circuits 12, 14, 32, and 34, and can compare it with the reference current I ref . A comparison signal (“Low” or “High” signal) according to the result can be output. In particular, by arranging the current monitor circuit 50 in the vicinity of the current sources 16 and 36, the same current value as the bias current I b −I cont supplied to the transconductance circuits 12, 14, 32, and 34 is obtained as a current comparator. 56 can be determined with high accuracy.

電流コンパレータ５６からの出力信号は、ＲＳラッチ回路５８に送られる。ＲＳラッチ回路５８は、電流コンパレータ５６から出力された信号を保持する回路である。ＲＳラッチ回路５８にリセット(RESET)信号が入力された場合は、ＲＳラッチ回路５８がリセットされ、ＲＳラッチ回路５８の出力が“ロー(Low)”となる。   The output signal from the current comparator 56 is sent to the RS latch circuit 58. The RS latch circuit 58 is a circuit that holds the signal output from the current comparator 56. When a reset (RESET) signal is input to the RS latch circuit 58, the RS latch circuit 58 is reset, and the output of the RS latch circuit 58 becomes “Low”.

インバータ回路６０は、ＲＳラッチ回路５８の出力を反転させる。図６に示すように、インバータ回路６０の出力は、トランスコンダクタンス回路１２，３２に接続されたスイッチ２４，４４に入力されており、ＲＳラッチ回路５８の出力は、トランスコンダクタンス回路１４，３４に接続されたスイッチ２６，４６に入力されている。従って、スイッチ２４とスイッチ４４は同一の動作を行い、また、スイッチ２６とスイッチ４６は同じ動作を行う。また、インバータ回路６０により、スイッチ２４，４４とスイッチ２６，４６は互いに逆の動作を行う。   The inverter circuit 60 inverts the output of the RS latch circuit 58. As shown in FIG. 6, the output of the inverter circuit 60 is input to the switches 24 and 44 connected to the transconductance circuits 12 and 32, and the output of the RS latch circuit 58 is connected to the transconductance circuits 14 and 34. The switches 26 and 46 are input. Therefore, the switch 24 and the switch 44 perform the same operation, and the switch 26 and the switch 46 perform the same operation. Further, the inverter circuit 60 causes the switches 24 and 44 and the switches 26 and 46 to perform operations opposite to each other.

図７は、図６の補正回路部３０及びその周辺を詳細に示す模式図である。本実施形態において、トランスコンダクタンス回路１２，１４，３２，３４のＧｍ１，Ｇｍ２は、Ｇｍ１∝（Ｉｂ）α，Ｇｍ２∝（Ｉｂ）α(αは定数)であるものとする。 FIG. 7 is a schematic diagram showing in detail the correction circuit unit 30 of FIG. 6 and its periphery. In the present embodiment, Gm1 and Gm2 of the transconductance circuits 12, 14, 32, and 34 are assumed to be Gm1∝ (I b ) α and Gm2∝ (I b ) α (α is a constant).

電圧電流変換器５３２の回路動作の開始時には、ＲＳラッチ回路５８にリセット(Reset)信号が入力され、ＲＳラッチ回路５８からの出力は“ロー(Low)”に設定される。このとき、補正回路部１３０では、“ロー(Low)”の信号を受けたスイッチ４６がオフとなり、インバータ回路６０で反転されたハイの信号を受けたスイッチ４４がオンとなり、電圧電流変換ゲインの大きいトランスコンダクタンス回路３２が選択される。また、電圧電流変換部１０では、“ロー(Low)”の信号を受けたスイッチ２６がオフとなり、インバータ回路６０で反転されたハイの信号を受けたスイッチ２４がオンとなり、電圧電流変換ゲインの大きいトランスコンダクタンス回路１２が選択される。   At the start of the circuit operation of the voltage / current converter 532, a reset signal is input to the RS latch circuit 58, and an output from the RS latch circuit 58 is set to "Low". At this time, in the correction circuit unit 130, the switch 46 that has received the “Low” signal is turned off, and the switch 44 that has received the high signal inverted by the inverter circuit 60 is turned on. A large transconductance circuit 32 is selected. In the voltage-current converter 10, the switch 26 that receives the "Low" signal is turned off, the switch 24 that receives the high signal inverted by the inverter circuit 60 is turned on, and the voltage-current conversion gain is increased. A large transconductance circuit 12 is selected.

回路動作が開始すると、ＲＳラッチ回路５８のリセット(Reset)信号が解除され、電流モニタ回路５０から入力されたバイアス電流Ｉｂ−Ｉｃｏｎｔと基準電流値Ｉｒｅｆの大小関係が、電流コンパレータ５６によって判定される。そして、Ｉｂ−Ｉｃｏｎｔ＞Ｉｒｅｆの場合は、電流コンパレータ５６の出力は“ロー(Low)”となり、Ｉｂ−Ｉｃｏｎｔ＜Ｉｒｅｆであれば“ハイ(High)”となる。Ｉｂ−Ｉｃｏｎｔ＞Ｉｒｅｆのときは、電流コンパレータ５６の出力が“ロー(Low)”であるため、スイッチ４４，４６の接続状態に変化がなく、トランスコンダクタンス回路３２が引き続き選択される。一方、Ｉｂ−Ｉｃｏｎｔ＜Ｉｒｅｆのときは、電流コンパレータ５６の出力が“ハイ(High)”であるため、スイッチ４４がオフになり、スイッチ４６がオンになる。これにより、トランスコンダクタンス回路３４が選択される。 When the circuit operation starts, the reset signal of the RS latch circuit 58 is canceled, and the magnitude relationship between the bias current I b −I cont input from the current monitor circuit 50 and the reference current value I ref is determined by the current comparator 56. Determined. When I b −I cont > I ref , the output of the current comparator 56 becomes “Low”, and when I b −I cont <I ref , it becomes “High”. When I b −I cont > I ref , since the output of the current comparator 56 is “Low”, the connection state of the switches 44 and 46 does not change, and the transconductance circuit 32 is continuously selected. On the other hand, when I b −I cont <I ref , since the output of the current comparator 56 is “High”, the switch 44 is turned off and the switch 46 is turned on. Thereby, the transconductance circuit 34 is selected.

このように、２つのトランスコンダクタンス回路３２，３４には、いずれか一方のみにバイアス電流Ｉｂ−Ｉｃｏｎｔが供給され、２つのトランスコンダクタンス回路３２，３４に同時にバイアス電流が供給されることはない。 As described above, the bias current I b -I cont is supplied to only one of the two transconductance circuits 32 and 34, and the bias current is not supplied to the two transconductance circuits 32 and 34 simultaneously. .

そして、スイッチ２４とスイッチ４４は同じ動作をし、スイッチ２６とスイッチ４６は同じ動作をするため、補正回路部３０でトランスコンダクタンス回路３２からトランスコンダクタンス回路３４への切り換えが行われると、電圧電流変換部１０においてもトランスコンダクタンス回路１２からトランスコンダクタンス回路１４への切り換えが行われる。   Since the switch 24 and the switch 44 perform the same operation and the switch 26 and the switch 46 perform the same operation, when the correction circuit unit 30 switches from the transconductance circuit 32 to the transconductance circuit 34, the voltage-current conversion is performed. In the unit 10 as well, switching from the transconductance circuit 12 to the transconductance circuit 14 is performed.

従って、温度変化、製造バラツキ等によるバイアス電流Ｉｂ−Ｉｃｏｎｔの変化に応じて、異なるトランスコンダクタンス値Ｇｍ1，Ｇｍ２を有する２つのトランスコンダクタンス回路１２，１４の一方を選択することが可能となる。これにより、動作環境が低温になり、製造時にトランジスタの能力が設計時よりも高くなるようにばらついた場合は、トランスコンダクタンス回路１２からトランスコンダクタンス回路１４への切り換えが行われ、Ｇｍの値がＧｍ１よりも値の小さいＧｍ２に切り換わるため、Ｇｍの値を一定に保つためにバイアス電流Ｉｂ−Ｉｃｏｎｔを大きく減少させる制御が不要となる。従って、バイアス電流の減少により電圧電流変換部１０の入力レンジが減少してしまうことを確実に抑止することが可能となる。 Accordingly, temperature changes in response to changes in the bias current I b -I cont due to manufacturing variations or the like, it is possible to select one of the two transconductance circuits 12 and 14 having different transconductance values Gm1, Gm2. As a result, when the operating environment becomes a low temperature and the transistor capability varies at the time of manufacture to be higher than that at the time of design, switching from the transconductance circuit 12 to the transconductance circuit 14 is performed, and the value of Gm becomes Gm1. Therefore, the control for greatly reducing the bias current I b -I cont is not required in order to keep the value of Gm constant. Therefore, it is possible to reliably prevent the input range of the voltage / current converter 10 from being decreased due to the decrease in the bias current.

また、固定電流源１８と可変電流源２０とから構成される電流源１６によって電圧電流変換部１０に電流を供給するため、動作環境が高温になり、製造時にトランジスタの能力が設計値よりも低下するようにばらつきが生じた場合であっても、電流源１６を構成するトランジスタのオーバードライブ電圧が高くなってしまうことを抑止できる。この点については、後で詳細に説明する。   Further, since the current is supplied to the voltage / current converter 10 by the current source 16 including the fixed current source 18 and the variable current source 20, the operating environment becomes high temperature and the capability of the transistor is lower than the design value at the time of manufacture. Thus, even when the variation occurs, it is possible to prevent the overdrive voltage of the transistors constituting the current source 16 from increasing. This point will be described in detail later.

トランスコンダクタンス回路１２からトランスコンダクタンス回路１４に切り換わった場合、トランスコンダクタンス値がＧｍ２となり、その値が小さくなる。一方、補正回路部３０は、Ｇｍ２を規定値（＝１／Ｒｅｘｔ）に制御するため、Ｖｃｏｎｔの値を上昇させてバイアス電流Ｉｂ−Ｉｃｏｎｔを増加させる。従って、Ｇｍ２に切り換わった後、電流モニター回路５０の出力電流がＩｂ−Ｉｃｏｎｔ＞Ｉｒｅｆとなり電流コンパレータ５６の出力は再び“ロー(Low)”に戻る。しかし、トランスコンダクタンス回路１４に切り換わった時点の電流コンパレータ５６の出力（判定結果）はＲＳラッチ回路５８で保持されているため、ＲＳラッチ回路５８にリセット(Reset)信号が入力されない限り、引き続きラッチ回路５８からの出力は“ハイ(High)”となり、引き続きトランスコンダクタンス回路１４を選択して動作させることができる。これにより、トランスコンダクタンス回路１４に切り換わった後、再度トランスコンダクタンス回路１２への切り換えが行われることが抑止される。従って、煩雑に切り換えが行われることを抑え、ＰＬＬ５００を安定して動作させることができる。 When the transconductance circuit 12 is switched to the transconductance circuit 14, the transconductance value becomes Gm2, and the value decreases. On the other hand, the correction circuit unit 30 increases the bias current I b −I cont by increasing the value of V cont in order to control Gm2 to a specified value (= 1 / R ext ). Therefore, after switching to Gm2, the output current of the current monitor circuit 50 becomes I b −I cont > I ref and the output of the current comparator 56 returns to “Low” again. However, since the output (determination result) of the current comparator 56 at the time of switching to the transconductance circuit 14 is held by the RS latch circuit 58, the output is continuously latched unless a reset signal is input to the RS latch circuit 58. The output from the circuit 58 becomes “High”, and the transconductance circuit 14 can be selected and operated. As a result, switching to the transconductance circuit 12 after switching to the transconductance circuit 14 is suppressed. Therefore, it is possible to suppress the complicated switching and to operate the PLL 500 stably.

［トランスコンダクタンス回路の動作、Ｇｍ１，Ｇｍ２の値の設定について］
図８は、補正回路部３０の動作シーケンスを示すタイミングチャートである。ここで、図８（ａ）は高温動作時を、図８（ｂ）は低温動作時を示している。時刻ｔ０でリセット(Reset)信号が“ロー(Low)”になり、リセット信号が解除されると、補正回路部３０が動作を開始する。回路動作開始直後は電圧電流変換部１０ではトランスコンダクタンス回路１２が選択され、補正回路部３０ではトランスコンダクタンス回路３２が選択されている。 [Operation of transconductance circuit, setting of Gm1 and Gm2 values]
FIG. 8 is a timing chart showing an operation sequence of the correction circuit unit 30. Here, FIG. 8A shows a high temperature operation, and FIG. 8B shows a low temperature operation. When the reset (Reset) signal becomes “Low” at time t0 and the reset signal is released, the correction circuit unit 30 starts operating. Immediately after the circuit operation is started, the transconductance circuit 12 is selected in the voltage-current converter 10 and the transconductance circuit 32 is selected in the correction circuit 30.

高温動作時には、トランジスタの能力低下を補い、Ｇｍ１の値を増加させるため、Ｖｃｏｎｔの値が上昇し、バイアス電流Ｉｂ−Ｉｃｏｎｔが増加する。従ってＩｂ−Ｉｃｏｎｔ＞Ｉｒｅｆの状態が維持され、図８（ａ）に示すように、電流コンパレータ５６の出力は“ロー(Low)”のままである。 At the time of high temperature operation, in order to compensate for the capability reduction of the transistor and increase the value of Gm1, the value of V cont rises and the bias current I b −I cont increases. Therefore, the state of I b −I cont > I ref is maintained, and the output of the current comparator 56 remains “Low” as shown in FIG. 8A.

低温動作時は、トランジスタの能力が高くなり、Ｇｍ１の値を低下させるため、Ｖｃｏｎｔの値が低下し、バイアス電流Ｉｂ−Ｉｃｏｎｔが減少する。そして、Ｉｂ−Ｉｃｏｎｔ＜Ｉｒｅｆとなると、図８（ｂ）に示すように、電流コンパレータ５６の出力は“ハイ(High)”になり、トランスコンダクタンス回路１２，３２からトランスコンダクタンス回路１４，３４への切り換えが行われる。 During low temperature operation, the capability of the transistor is increased and the value of Gm1 is decreased, so that the value of V cont is decreased and the bias current I b −I cont is decreased. When I b −I cont <I ref , the output of the current comparator 56 becomes “High” as shown in FIG. 8B, and the transconductance circuits 12 and 32 change to the transconductance circuit 14, Switching to 34 is performed.

この後、上述したようにトランスコンダクタンス回路３４に切り換わったことにより、電流モニター回路５０の出力電流が増加するため、Ｉｂ−Ｉｃｏｎｔ＞Ｉｒｅｆとなる。このため、時刻ｔ１で電流コンパレータ５６の出力は“ロー(Low)”となるが、ＲＳラッチ回路５８の出力は“ハイ(High)”のままであるため、時刻ｔ０で電流コンパレータ５６の出力が“ハイ(High)”になった後、図７に示す補正ループ６２の帯域で決まるセトリング時間(Settling Time)の間、トランスコンダクタンス回路３４に供給されるバイアス電流Ｉｂ−Ｉｃｏｎｔは増加し、一定の値にセトリングする。このため、バイアス電流Ｉｂ−Ｉｃｏｎｔが一定値となった後、電圧電流変換部１０のトランスコンダクタンス回路１４を使用するのが好適である。 Thereafter, as described above, switching to the transconductance circuit 34 increases the output current of the current monitor circuit 50, so that I b −I cont > I ref is satisfied . For this reason, the output of the current comparator 56 becomes “Low” at time t1, but the output of the RS latch circuit 58 remains “High”, so that the output of the current comparator 56 is output at time t0. After becoming “High”, the bias current I b −I cont supplied to the transconductance circuit 34 increases during the settling time determined by the band of the correction loop 62 shown in FIG. Settling to a constant value. For this reason, it is preferable to use the transconductance circuit 14 of the voltage-current converter 10 after the bias current I b −I cont becomes a constant value.

次に、基準電流Ｉｒｅｆを決定する方法を説明する。トランスコンダクタンス回路１４に切り換わった後、トランスコンダクタンス回路１４に供給される電流量が基準電流Ｉｒｅｆと一致した場合の最大出力電流は、(１０)式、(１１)式と同様に考えれば±２Ｉｒｅｆである。従って、補正後のＧｍの値をＧｍ_ｉｄｅａｌとすると電圧電流変換部１０の入力レンジは次のように表される。 Next, a method for determining the reference current I ref will be described. After switching to the transconductance circuit 14, the maximum output current when the amount of current supplied to the transconductance circuit 14 matches the reference current I ref is ± if considered in the same way as the equations (10) and (11) 2I ref . Therefore, if the corrected Gm value is Gm_ideal , the input range of the voltage-current converter 10 is expressed as follows.

Figure 2008219116
Figure 2008219116

トランスコンダクタンス回路１４に必要な入力レンジを(１３)式が満たせるようにＩｒｅｆを決定する。従って、基準電流Ｉｒｅｆを最適値に設定することで、これにより、トランスコンダクタンス回路１４に供給される電流量がＩｂ−Ｉｃｏｎｔ＜Ｉｒｅｆとなることを回避でき、バイアス電流の供給不足によって入力レンジを確保できない事態が生じることを確実に抑止できる。 I ref is determined so that equation (13) can satisfy the input range required for the transconductance circuit 14. Therefore, by setting the reference current I ref to an optimum value, it is possible to avoid that the amount of current supplied to the transconductance circuit 14 becomes I b −I cont <I ref , due to insufficient supply of bias current. It is possible to reliably prevent a situation in which the input range cannot be secured.

図９は、一定の固定バイアス電流をトランスコンダクタンス回路１２，１４に加えた場合のＧｍの値を示している。ここで、図９（ｂ）は、常温時であり、かつトランスコンダクタンス回路１２，１４が設計値通りに形成された場合に、Ｇｍ１の値が規定値となるようにバイアス電流Ｉｂ−Ｉｃｏｎｔ(ideal、常温)を加えた場合を示している。また、図９（ａ）は、図９（ｂ）のバイアス電流値のままで動作環境が高温になり、トランジスタ能力が低下した場合(slow、高温)を示している。また、図９（ｃ）は、動作環境が低温になり、トランジスタ能力が高くなった場合(fast、低温)において、トランスコンダクタンス回路１２からトランスコンダクタンス回路１４に切り換わった場合を示している。 FIG. 9 shows the value of Gm when a constant fixed bias current is applied to the transconductance circuits 12 and 14. Here, FIG. 9B shows the bias current I b −I cont so that the value of Gm1 becomes a specified value at normal temperature and when the transconductance circuits 12 and 14 are formed as designed. (ideal, normal temperature) is added. FIG. 9A shows a case where the operating environment becomes high temperature with the bias current value shown in FIG. 9B, and the transistor capability is reduced (slow, high temperature). FIG. 9C shows a case where the transconductance circuit 12 is switched to the transconductance circuit 14 when the operating environment is low temperature and the transistor capability is high (fast, low temperature).

図９（ａ）に示すように、高温でトランジスタ能力が低下した場合は、Ｇｍ１の値を規定値（＝１／Ｒｅｘｔ）にするため、Ｉｂ−Ｉｃｏｎｔの値がＩｂ−Ｉｃｏｎｔ(ideal、常温)よりも増加するように補正回路部３０による調整が行われる。また、図９（ｃ）に示すように、低温でトランジスタ能力が高くなった場合は、Ｇｍ２の値を規定値（＝１／Ｒｅｘｔ）にするため、Ｉｂ−Ｉｃｏｎｔの値が増加するように調整が行われる。 As shown in FIG. 9A, when the transistor capability decreases at a high temperature, the value of I b −I cont is set to I b −I cont to set the value of Gm1 to the specified value (= 1 / R ext ). Adjustment by the correction circuit unit 30 is performed so as to increase from (ideal, normal temperature). Further, as shown in FIG. 9C, when the transistor capability becomes high at a low temperature, the value of I b −I cont increases because the value of Gm2 is set to the specified value (= 1 / R ext ). Adjustments are made as follows.

図１０は、低温でトランジスタ能力が高くなった場合にＧｍ２を調整する方法を示す模式図である。低温でトランジスタ能力が高くなり、Ｉｂ−Ｉｃｏｎｔ＜Ｉｒｅｆとなった場合は、トランスコンダクタンス回路１２からトランスコンダクタンス回路１４への切り換えが行われる。そして、図１０（ａ）に示すように、切り換えた直後にＧｍ２の値が規定値（＝１／Ｒｅｘｔ）よりも減少している場合は、Ｇｍ２の値が規定値になるようにＩｂ−Ｉｃｏｎｔを増加させる制御が行われる。また、図１０（ｂ）に示すように、Ｇｍ２の値が規定値よりも増加している場合は、Ｇｍ２の値が規定値になるようにＩｂ−Ｉｃｏｎｔを減少させる制御が行われる。図１０（ａ）及び図１０（ｂ）の場合は、切り換わった直後のＧｍ２の値と規定値との差が少ないため、いずれの場合もトランスコンダクタンス回路１４に切り換わった後のバイアス電流は、Ｉｂ−Ｉｃｏｎｔ＞Ｉｒｅｆとなる。 FIG. 10 is a schematic diagram showing a method of adjusting Gm2 when the transistor capability becomes high at a low temperature. When the transistor capability increases at low temperatures and I b −I cont <I ref , switching from the transconductance circuit 12 to the transconductance circuit 14 is performed. Then, as shown in FIG. 10A, when the value of Gm2 is decreased from the specified value (= 1 / R ext ) immediately after switching, I b is set so that the value of Gm2 becomes the specified value. Control for increasing -I cont is performed. Further, as shown in FIG. 10B, when the value of Gm2 is larger than the specified value, control is performed to decrease I b −I cont so that the value of Gm2 becomes the specified value. In the case of FIGS. 10A and 10B, since the difference between the Gm2 value immediately after switching and the specified value is small, the bias current after switching to the transconductance circuit 14 is , Ib- Icont > Iref .

一方、図１０（ｃ）に示すように、Ｇｍ２の値とＧｍ１の値との差が少ない場合は、トランスコンダクタンス回路１４に切り換わった後、バイアス電流Ｉｂ−Ｉｃｏｎｔを大きく減少させる必要があるため、Ｉｂ−ＩｃｏｎｔがＩｒｅｆの値を下回る可能性がある。（１３）式で説明したように、入力レンジはＩｒｅｆで規定されるため、Ｉｂ−Ｉｃｏｎｔ＜Ｉｒｅｆとなると、入力レンジが狭くなってしまう。このため、Ｇｍ２に切り換わった後Ｉｂ−ＩｃｏｎｔがＩｒｅｆの値を下回ることが無いように、Ｇｍ２，Ｉｒｅｆの値を設定する必要がある。好適には、Ｇｍ１：Ｇｍ２＝３：２程度とすることが望ましいが、Ｇｍ２に切り換わった後にＩｂ−Ｉｃｏｎｔ＞Ｉｒｅｆとなる条件を満たせば、Ｇｍ１とＧｍ２の値を近づけることは可能である。 On the other hand, as shown in FIG. 10C, when the difference between the value of Gm2 and the value of Gm1 is small, after switching to the transconductance circuit 14, it is necessary to greatly reduce the bias current Ib- Icont. Therefore, there is a possibility that I b −I cont is lower than the value of I ref . As described in the equation (13), the input range is defined by I ref , so if I b −I cont <I ref , the input range becomes narrower. For this reason, it is necessary to set the values of Gm2 and Iref so that Ib- Icont does not fall below the value of Iref after switching to Gm2. Preferably, it is desirable that Gm1: Gm2 = 3: 2, but it is possible to make Gm1 and Gm2 close to each other if the condition of I b −I cont > I ref is satisfied after switching to Gm2. It is.

［電圧電流変換回路の具体例及びその動作］
次に、電圧電流変回路の具体例を示す。図１１は、図７に示す回路構成の具体例を示す模式図であり、図７と同様に補正回路部３０とその周辺部分のみを抜き出したものである。トランスコンダクタンス回路３２は、トランジスタＭ１１，Ｍ１２，Ｍ１３，Ｍ１４のみがトランスコンダクタンス回路３４のトランジスタＭ２１，Ｍ２２，Ｍ２３，Ｍ２４と相違しており、他のトランジスタＭ５，Ｍ６，Ｍ７，Ｍ８，Ｍ９，Ｍ１０はトランスコンダクタンス回路３２とトランスコンダクタンス回路３４とで共通に用いることができる。Ｇｍの値は（５）式で規定されるため、トランジスタＭ１１，Ｍ１２，Ｍ１３，Ｍ１４に対してトランジスタＭ２１，Ｍ２２，Ｍ２３，Ｍ２４のゲート幅Ｗ、ゲート長を適宜に設定することで、他のトランジスタＭ５，Ｍ６，Ｍ７，Ｍ８，Ｍ９，Ｍ１０を共通にした状態で、トランスコンダクタンス回路３２，３４を構成することができる。ここで、トランジスタＭ１１〜Ｍ１４，Ｍ２１〜Ｍ２４，Ｍ５，Ｍ６，Ｍ１１はｎチャネルＭＯＳトランジスタから構成され、トランジスタＭ７，Ｍ８，Ｍ９，Ｍ１０，Ｍ１２はｐチャネルＭＯＳトランジスタから構成されている。 [Specific example of voltage-current conversion circuit and its operation]
Next, a specific example of the voltage / current changing circuit is shown. FIG. 11 is a schematic diagram showing a specific example of the circuit configuration shown in FIG. 7, in which only the correction circuit unit 30 and its peripheral part are extracted as in FIG. In the transconductance circuit 32, only the transistors M11, M12, M13, and M14 are different from the transistors M21, M22, M23, and M24 of the transconductance circuit 34, and the other transistors M5, M6, M7, M8, M9, and M10 are different. The transconductance circuit 32 and the transconductance circuit 34 can be used in common. Since the value of Gm is defined by the equation (5), the gate width W and the gate length of the transistors M21, M22, M23, and M24 are appropriately set for the transistors M11, M12, M13, and M14. The transconductance circuits 32 and 34 can be configured with the transistors M5, M6, M7, M8, M9, and M10 in common. Here, the transistors M11 to M14, M21 to M24, M5, M6, and M11 are composed of n-channel MOS transistors, and the transistors M7, M8, M9, M10, and M12 are composed of p-channel MOS transistors.

このように、トランジスタＭ５，Ｍ６，Ｍ７，Ｍ８，Ｍ９，Ｍ１０をトランスコンダクタンス回路３２，３４で共通に用いることで、最小限の構成で２つのトランスコンダクタンス回路３２，３４を構成することができる。そして、トランスコンダクタンス回路３２，３４のそれぞれに同じバイアス電流が供給された場合に、Ｇｍ１＞Ｇｍ２となるように(５)式のパラメータが調整されている。   Thus, by using the transistors M5, M6, M7, M8, M9, and M10 in common in the transconductance circuits 32 and 34, the two transconductance circuits 32 and 34 can be configured with a minimum configuration. Then, when the same bias current is supplied to each of the transconductance circuits 32 and 34, the parameter of equation (5) is adjusted so that Gm1> Gm2.

図１１の回路では、トランジスタＭ５，Ｍ６が図７の固定電流源３８として機能し、トランジスタＭ７，Ｍ８が図７の可変電流源４０として機能する。また、トランジスタＭ１１が図７の電流モニタ回路５０の固定電流源５２として機能し、トランジスタＭ１２が電流モニタ回路５０の可変電流源５４として機能する。   In the circuit of FIG. 11, the transistors M5 and M6 function as the fixed current source 38 of FIG. 7, and the transistors M7 and M8 function as the variable current source 40 of FIG. Further, the transistor M11 functions as the fixed current source 52 of the current monitor circuit 50 in FIG. 7, and the transistor M12 functions as the variable current source 54 of the current monitor circuit 50.

また、ＲＳラッチ回路５８の出力に応じてトランスコンダクタンス回路３２，３４の一方を選択するため、トランスコンダクタンス回路３２，３４の各入力端子にスイッチ回路６２，６４，６６，６８が接続されている。図１１に示す状態では、ＲＳラッチ回路５８から“ロー(Low)”の信号が出力されて、トランスコンダクタンス回路３２が選択され、トランスコンダクタンス回路３２にバイアス電流Ｉｂ−Ｉｃｏｎｔが供給されている。この状態では、トランスコンダクタンス回路３２のトランジスタＭ１１のゲート端子が、スイッチ回路６２により電圧ＶＢ＋Ｖｒｅｆを出力する電源７０と接続される。また、トランスコンダクタンス回路３２のトランジスタＭ１２のゲート端子が、スイッチ回路６４により電圧Ｖｒｅｆを出力する電源７２と接続される。また、トランスコンダクタンス回路３４のトランジスタＭ２１のゲート端子はスイッチ回路６６により接地され、トランジスタＭ２２のゲート端子はスイッチ回路６８により接地される。 Further, in order to select one of the transconductance circuits 32 and 34 in accordance with the output of the RS latch circuit 58, switch circuits 62, 64, 66, and 68 are connected to the input terminals of the transconductance circuits 32 and 34, respectively. In the state shown in FIG. 11, a “Low” signal is output from the RS latch circuit 58, the transconductance circuit 32 is selected, and the bias current I b −I cont is supplied to the transconductance circuit 32. . In this state, the gate terminal of the transistor M11 of the transconductance circuit 32 is connected to the power supply 70 that outputs the voltage V B + V ref by the switch circuit 62. The gate terminal of the transistor M12 of the transconductance circuit 32 is connected to the power source 72 that outputs the voltage V ref by the switch circuit 64. The gate terminal of the transistor M21 of the transconductance circuit 34 is grounded by the switch circuit 66, and the gate terminal of the transistor M22 is grounded by the switch circuit 68.

従って、トランジスタＭ５，Ｍ８からなる電流源によってトランスコンダクタンス回路３２のトランジスタＭ１１にバイアス電流Ｉｂ−Ｉｃｏｎｔが流れ、トランジスタＭ６，Ｍ７からなる電流源によってトランスコンダクタンス回路３２のトランジスタＭ１２にバイアス電流Ｉｂ−Ｉｃｏｎｔが流れる。一方、トランスコンダクタンス回路３４では、トランジスタＭ２１，Ｍ２２の各ゲート端子が接地されているため、トランジスタＭ５〜Ｍ８によるバイアス電流Ｉｂ−Ｉｃｏｎｔは流れない。 Thus, the transistors M5, biased by a current source consisting of M8 to the transistor M11 of the transconductance circuit 32 current I b -I cont flows, the transistor M6, the bias current to the transistor M12 of the transconductance circuit 32 by the current source consisting of M7 I b -I cont flows. On the other hand, the transconductance circuit 34, since the gate terminals of the transistors M21, M22 is grounded, the bias current I b -I cont by transistor M5~M8 does not flow.

図１１の回路構成において、トランスコンダクタンス回路３２，３４に供給される電流はＩｂ−Ｉｃｏｎｔであるので、(５)式からＧｍの値は次のように表される。 In the circuit configuration of FIG. 11, since the current supplied to the transconductance circuits 32 and 34 is I b −I cont , the value of Gm is expressed as follows from the equation (5).

Figure 2008219116
Figure 2008219116

補正回路部３０では、トランスコンダクタンス回路３２，３４のＧｍの値が一定となるようにバイアス電流Ｉｂ−Ｉｃｏｎｔを制御する。動作環境が高温になり、製造時にトランジスタの能力が設計値よりも低くなるようにばらついた場合は、Ｇｍの値の低下を抑えるように(１４)式のＩｂ−Ｉｃｏｎｔの量が増加し、Ｇｍの値が増加される。 The correction circuit unit 30 controls the bias current I b −I cont so that the value of Gm of the transconductance circuits 32 and 34 is constant. If the operating environment becomes high temperature and the transistor capacity varies at the time of manufacture to be lower than the design value, the amount of I b -I cont in equation (14) increases so as to suppress the decrease in the value of Gm. , Gm is increased.

図１２は高温、トランジスタ能力が低下したときの補正回路部３０の動作を示しており、バイアス電流Ｉｂ−Ｉｃｏｎｔの量を増加させるために、可変電流源４０として機能するトランジスタＭ７，Ｍ８を流れる電流Ｉｃｏｎｔの量を減少させるようにオペアンプ３５の出力電圧Ｖｃｏｎｔは上昇する。 FIG. 12 shows the operation of the correction circuit unit 30 when the transistor capability is lowered at high temperature. In order to increase the amount of the bias current I b −I cont , the transistors M7 and M8 functioning as the variable current source 40 are changed. The output voltage V cont of the operational amplifier 35 increases so as to decrease the amount of the current I cont that flows.

図１３は、高温、トランジスタ能力が低下した場合に、図１１の補正回路部３０に接続された電圧電流変換部１０のトランスコンダクタンス回路１２，１４の動作を示している。トランスコンダクタンス回路１２，１４及びその電流源は、図１１と同様に構成され、トランジスタＭ１１〜Ｍ１４，Ｍ２１〜Ｍ２４，Ｍ５〜Ｍ１０から構成されている。また、電圧電流変換部１０は、補正回路部３０と同様にスイッチ６２，６４，６６，６８を備えている。ここで、スイッチ６２，６６には、電圧電流変換器５３２への入力Ｖｉｎが接続されており、図１１の電源７０が接続されていない点で、図１３と図１１のスイッチ６２，６６は相違している。トランスコンダクタンス回路１２，１４においても、補正回路部３０と全く同じようにＶｃｏｎｔは上昇するため、電流Ｉｃｏｎｔの量を減少し、トランスコンダクタンス回路１２，１４に流れるバイアス電流Ｉｂ−Ｉｃｏｎｔの量が増加する。従って、高温、トランジスタ能力が低下した場合であっても、Ｇｍの値の低下を抑止でき、Ｇｍの値を規定値に維持することができる。 FIG. 13 shows the operation of the transconductance circuits 12 and 14 of the voltage-current conversion unit 10 connected to the correction circuit unit 30 of FIG. 11 when the transistor capability decreases at a high temperature. The transconductance circuits 12 and 14 and their current sources are configured in the same manner as in FIG. 11, and include transistors M11 to M14, M21 to M24, and M5 to M10. The voltage / current converter 10 includes switches 62, 64, 66, and 68 as with the correction circuit unit 30. Here, the switch 62 and 66 is an input V in to voltage-to-current converter 532 is connected, in that the power supply 70 of FIG. 11 is not connected, the switch 62 and 66 of FIG. 13 and FIG. 11 It is different. In the transconductance circuits 12 and 14, V cont rises in exactly the same way as the correction circuit unit 30, so the amount of the current I cont is reduced and the bias current I b −I cont flowing in the transconductance circuits 12 and 14 is reduced. The amount increases. Therefore, even when the transistor performance is lowered at high temperature, the decrease in the Gm value can be suppressed, and the Gm value can be maintained at the specified value.

ここで、トランスコンダクタンス回路１２，１４に供給される電流は、補正回路部３０と同様に、固定電流源１８としてのｎＭＯＳ型トランジスタＭ５，Ｍ６と、可変電流源２０としてのｐＭＯＳ型トランジスタＭ７，Ｍ８との組み合わせによる電流源から供給される。そして、高温時にトランジスタ能力が低下した場合は、オペアンプ３５からの出力の増加を受けて、ｐＭＯＳ型トランジスタＭ７，Ｍ８を流れる電流Ｉｃｏｎｔが減少することによって、バイアス電流Ｉｂ−Ｉｃｏｎｔの量を増加させる。 Here, the currents supplied to the transconductance circuits 12 and 14 are the nMOS transistors M5 and M6 as the fixed current source 18 and the pMOS transistors M7 and M8 as the variable current source 20, as in the correction circuit unit 30. And supplied from a current source in combination. When the transistor capability decreases at a high temperature, the current I cont flowing through the pMOS transistors M7 and M8 decreases in response to an increase in the output from the operational amplifier 35, thereby reducing the amount of the bias current I b −I cont . increase.

オペアンプ３５からの出力電圧Ｖｃｏｎｔが上昇した場合、ｐＭＯＳ型トランジスタＭ７，Ｍ８では、オーバードライブ電圧が下がるため、飽和領域で確実にトランジスタを動作させることが可能となる。また、固定電流源１８としてのｎＭＯＳ型トランジスタＭ５，Ｍ６では、電圧Ｖｃｏｎｔによって特性が変化しないため、オーバードライブ電圧は一定であり、飽和領域での動作を継続して行うことができる。従って、ｎＭＯＳ型トランジスタＭ５，Ｍ６と、ｐＭＯＳ型トランジスタＭ７，Ｍ８の組み合わせから電流源を構成した場合、いずれのトランジスタも電圧Ｖｃｏｎｔの上昇によって非飽和領域で動作することがないため、動作領域的に狭くなることがなく、オーバードライブ電圧の上昇によりトランジスタが非飽和領域で動作することを確実に抑止できる。 When the output voltage V cont from the operational amplifier 35 increases, the overdrive voltage decreases in the pMOS transistors M7 and M8, so that the transistor can be reliably operated in the saturation region. Further, since the characteristics of the nMOS transistors M5 and M6 as the fixed current source 18 do not change depending on the voltage V cont , the overdrive voltage is constant and the operation in the saturation region can be continued. Therefore, when a current source is configured from a combination of the nMOS type transistors M5 and M6 and the pMOS type transistors M7 and M8, none of the transistors operate in the non-saturated region due to the increase of the voltage V cont. Therefore, it is possible to reliably prevent the transistor from operating in the non-saturation region due to the increase of the overdrive voltage.

従って、図４のようにｎＭＯＳ型トランジスタの単体で電流源のトランジスタＭ５７，Ｍ５８を構成した場合は、ゲート端子への電圧Ｖｃｏｎｔの上昇によって電流源のトランジスタＭ５７，Ｍ５８のオーバードライブ電圧が上昇してしまうが、図１１〜図１３の構成ではオペアンプ３５からの電圧Ｖｃｏｎｔの上昇した場合であっても、電流源を構成するトランジスタＭ５，Ｍ６，Ｍ７，Ｍ８のオーバードライブ電圧の上昇を抑えることができ、トランジスタＭ５，Ｍ６，Ｍ７，Ｍ８を常に飽和領域で動作させることが可能となる。 Therefore, when the current source transistors M57 and M58 are configured as a single nMOS transistor as shown in FIG. 4, the overdrive voltage of the current source transistors M57 and M58 increases due to the increase of the voltage Vcont to the gate terminal. However, in the configurations of FIGS. 11 to 13, even if the voltage V cont from the operational amplifier 35 increases, the increase in overdrive voltage of the transistors M5, M6, M7, and M8 constituting the current source is suppressed. Thus, the transistors M5, M6, M7, and M8 can always be operated in the saturation region.

より詳細には、図１３のトランジスタＭ１１とＭ１２、トランジスタＭ１３とＭ１４、トランジスタＭ５とＭ６、トランジスタＭ７とＭ８はそれぞれ同サイズのトランジスタから構成され、トランジスタＭ７の閾値電圧をＶｔｈ７とし、トランジスタＭ５が飽和領域で動作することのできる最小ドレイン・ソース間電圧をＶｄｓａｔ５とすればトランジスタＭ７が飽和領域で動作するためには以下の式を満たす必要がある。 More specifically, the transistors M11 and M12, the transistors M13 and M14, the transistors M5 and M6, and the transistors M7 and M8 in FIG. 13 are composed of transistors of the same size, and the threshold voltage of the transistor M7 is Vth7. If the minimum drain-source voltage that can operate in the saturation region is V dsat5 , the following equation must be satisfied in order for the transistor M7 to operate in the saturation region.

Figure 2008219116
Figure 2008219116

高温になり、製造時にトランジスタの能力が設計値よりも低くなるようにばらついた場合は、オペアンプ３５の出力電圧Ｖｃｏｎｔが上昇するため、(１５)式の左辺は、常温でトランジスタの能力が設計値通りの場合よりも小さくなる。従って、動作環境が高温になり、製造時にトランジスタの能力が設計値よりも低くなるようにばらついた場合であっても、トランジスタＭ７は飽和領域動作を維持することができる。 The output voltage V cont of the operational amplifier 35 rises when the temperature of the transistor varies so as to be lower than the design value at the time of manufacture. Therefore, the left side of the equation (15) It becomes smaller than the case of the value. Therefore, the transistor M7 can maintain the saturation region operation even when the operating environment becomes high temperature and the transistor capability varies at the time of manufacture to be lower than the design value.

また、トランジスタＭ１１のゲート・ソース間電圧をＶｇｓ１、閾値電圧をＶｔｈ１とすれば、トランジスタＭ５が飽和領域で動作するためには次の式を満たす必要がある。 Further, if the gate-source voltage of the transistor M11 is V gs1 and the threshold voltage is V th1 , the following equation must be satisfied in order for the transistor M5 to operate in the saturation region.

Figure 2008219116
Figure 2008219116

ここで、(１７)は、図４で説明した関連技術における(７)式に対応している。(７)式では右辺にＶｃｏｎｔの項が存在するが、(１７)式ではＶｃｏｎｔの項が存在しない。また、(１７)式では、バイアス電流Ｉｂ−Ｉｃｏｎｔが右辺の平方根の中に存在するため、オペアンプ３５からの出力電圧Ｖｃｏｎｔが増加し、バイアス電流Ｉｂ−Ｉｃｏｎｔが増加しても、トランスコンダクタンス回路の下限入力レンジが図４の関連技術のように大幅に狭まることはない。 Here, (17) corresponds to the expression (7) in the related technique described in FIG. In equation (7), the term V cont exists on the right side, but in equation (17), the term V cont does not exist. Further, in the equation (17), since the bias current I b −I cont exists in the square root of the right side, the output voltage V cont from the operational amplifier 35 increases and the bias current I b −I cont increases. The lower limit input range of the transconductance circuit is not significantly narrowed as in the related art of FIG.

図１４は、低温時にトランジスタ能力が高くなった場合の補正回路部３０の動作を示している。上述したようにＲＳラッチ回路５８のReset信号を“ハイ(High)”から“ロー(Low)”にしてリセットを解除すれば、Ｉｂ−Ｉｃｏｎｔ＜Ｉｒｅｆの場合、電流コンパレータ５６の出力信号“ハイ(High)”がＲＳラッチ回路５８から出力される。この場合、各スイッチ回路６２〜６８の接続状態が図１１と逆になり、トランスコンダクタンス回路３４のトランジスタＭ２１のゲート端子が電源７０と接続され、トランジスタＭ２２のゲート端子が電源７２と接続される。また、トランスコンダクタンス回路３２のトランジスタＭ１１，Ｍ１２のゲート端子は接地される。従って、トランスコンダクタンス回路３４のトランジスタＭ２１，Ｍ２２にバイアス電流Ｉｂ−Ｉｃｏｎｔが流れ、トランスコンダクタンス回路３２にはバイアス電流Ｉｂ−Ｉｃｏｎｔが流れない。 FIG. 14 shows the operation of the correction circuit unit 30 when the transistor capability becomes high at low temperatures. As described above, when the reset signal of the RS latch circuit 58 is changed from “High” to “Low” to cancel the reset, when I b −I cont <I ref , the output signal of the current comparator 56 “High” is output from the RS latch circuit 58. In this case, the connection states of the switch circuits 62 to 68 are opposite to those in FIG. 11, the gate terminal of the transistor M21 of the transconductance circuit 34 is connected to the power source 70, and the gate terminal of the transistor M22 is connected to the power source 72. The gate terminals of the transistors M11 and M12 of the transconductance circuit 32 are grounded. Therefore, the bias current I b -I cont flows through the transistor M21, M22 of the transconductance circuit 34, bias current does not flow I b -I cont The transconductance circuit 32.

従って、トランスコンダクタンス回路３２からトランスコンダクタンス回路３４への切り換えが行われ、Ｇｍの値がＧｍ１からＧｍ２に切り換わる。また、電圧電流変換部１０においても、トランスコンダクタンス回路１２からトランスコンダクタンス回路１４への切り換えが行われ、Ｇｍの値がＧｍ１からＧｍ２に切り換わる。この後、電流コンパレータ５６の出力は“ハイ(High)”か“ロー(Low)”のいずれかに変化するが、ＲＳラッチ回路５８の出力はReset信号が再び入力されるまで“ハイ(High)”の状態が保たれる。   Therefore, switching from the transconductance circuit 32 to the transconductance circuit 34 is performed, and the value of Gm is switched from Gm1 to Gm2. Also in the voltage-current converter 10, switching from the transconductance circuit 12 to the transconductance circuit 14 is performed, and the value of Gm is switched from Gm1 to Gm2. Thereafter, the output of the current comparator 56 changes to either “High” or “Low”, but the output of the RS latch circuit 58 is “High” until the Reset signal is input again. "" Is maintained.

図１５は、図１１のＲＳラッチ回路５８の具体例を示す模式図である。図１５に示すように、ＲＳラッチ回路５８はインバータ８０，８１，８２と、ＣＭＯＳスイッチ８４，８５と、ＮＡＮＤゲート８６，８７を組み合わせた構成とされる。電流コンパレータ５６からの出力は、セット(SET)信号としてＲＳラッチ回路５８に入力される。図１５の構成によれば、ＣＭＯＳスイッチ８４がSet端子に接続されており、リセット(RESET)信号が“ハイ(High)”となったときは、セット(SET)信号がいかなる値であってもＮＡＮＤゲート８６，８７からの出力は“ロー(Low)”になる。   FIG. 15 is a schematic diagram showing a specific example of the RS latch circuit 58 of FIG. As shown in FIG. 15, the RS latch circuit 58 is configured by combining inverters 80, 81, 82, CMOS switches 84, 85, and NAND gates 86, 87. The output from the current comparator 56 is input to the RS latch circuit 58 as a set (SET) signal. According to the configuration of FIG. 15, when the CMOS switch 84 is connected to the Set terminal and the reset (RESET) signal becomes “High”, the set (SET) signal can have any value. The outputs from the NAND gates 86 and 87 become “Low”.

また、図１６は、トランスコンダクタンス回路１２，１４，３２，３４の入力に接続されているスイッチ回路６２〜６８の具体例を示す模式図である。図１６に示すように、スイッチ回路６２〜６８は、ＣＭＯＳスイッチ９０，９２とインバータ９４で構成される。Control信号が入力される端子にはＲＳラッチ回路５８の出力、またはその反転出力が入力される。また、図１６において、Ｖｉｎが入力される端子（Ｖｉｎ端子）には、トランスコンダクタンス回路１２，１４のスイッチ６２，６６では、電圧電流変換器５３２への入力Ｖｉｎが入力され、トランスコンダクタンス回路１２，１４のスイッチ６４，６８では、電源７２が接続される。また、トランスコンダクタンス回路３２，３４では、図１６のＶｉｎ端子に電源７０又は電源７２が接続される。また、図１６において、Ｖｏｕｔが出力される端子（Ｖｏｕｔ端子）には、トランスコンダクタンス回路１２，１４，３２，３４の入力端子（トランジスタＭ１１，Ｍ１２，Ｍ２１，Ｍ２２のゲート端子）が接続される。 FIG. 16 is a schematic diagram illustrating a specific example of the switch circuits 62 to 68 connected to the inputs of the transconductance circuits 12, 14, 32, and 34. As shown in FIG. 16, the switch circuits 62 to 68 include CMOS switches 90 and 92 and an inverter 94. The output of the RS latch circuit 58 or its inverted output is input to the terminal to which the Control signal is input. Further, in FIG. 16, the terminal (V in terminal) of V in is input, the switch 62 and 66 of the transconductance circuit 12, the input V in to voltage-to-current converter 532 is input, the transconductance A power supply 72 is connected to the switches 64 and 68 of the circuits 12 and 14. Further, the transconductance circuit 32, power supply 70 or power supply 72 is connected to the V in terminal of FIG. In FIG. 16, the input terminals of the transconductance circuits 12, 14, 32, and 34 (gate terminals of the transistors M11, M12, M21, and M22) are connected to a terminal (V out terminal) from which V out is output. The

このような構成によれば、Control信号が“ハイ(High)”の場合は、ＣＭＯＳスイッチ９０が導通し、ＣＭＯＳスイッチ９２が非導通となり、Ｖｉｎ端子はＶｏｕｔ端子と接続される。従って、電源７０，７２の出力電圧がトランスコンダクタンス回路１２，１４，３２，３４の入力端子に供給される。また、Control信号が“ロー(Low)”の場合は、ＣＭＯＳスイッチ９２が導通し、ＣＭＯＳスイッチ９０が非導通となり、Ｖｏｕｔ端子はグランド(GND)に接続される。従って、トランスコンダクタンス回路１２，１４，３２，３４の入力端子が接地される。 According to such a configuration, when the Control signal is “High”, the CMOS switch 90 becomes conductive, the CMOS switch 92 becomes non-conductive, and the V in terminal is connected to the V out terminal. Accordingly, the output voltages of the power supplies 70 and 72 are supplied to the input terminals of the transconductance circuits 12, 14, 32 and 34. When the Control signal is “Low”, the CMOS switch 92 is turned on, the CMOS switch 90 is turned off, and the V out terminal is connected to the ground (GND). Accordingly, the input terminals of the transconductance circuits 12, 14, 32, and 34 are grounded.

図１７は、図１１に示す電流コンパレータ５６の具体例を示す模式図である。図１７に示すｐチャネルＭＯＳトランジスタＭ２,Ｍ３,Ｍ４と、ｎチャネルＭＯＳトランジスタＭ６,Ｍ７,Ｍ８はそれぞれ同じサイズであり、トランジスタＭ５は抵抗として使用される。入力電流Ｉｂ−Ｉｃｏｎｔは電流モニター回路５０からの出力電流である。入力電流Ｉｒｅｆ−(Ｉｂ−Ｉｃｏｎｔ)が０のときは、トランジスタＭ６のドレイン端子の電圧はほぼ中間電圧となり、トランジスタＭ７，Ｍ８のドレイン端子も同じ電圧となる。この状態からＩｒｅｆ−(Ｉｂ−Ｉｃｏｎｔ)＞０となれば、出力は“ハイ(High)”になり、Ｉｒｅｆ−(Ｉｂ−Ｉｃｏｎｔ)＜０となれば出力は“ロー(Low)”となる。Ｉｒｅｆ−(Ｉｂ−Ｉｃｏｎｔ)＝０のときはＭ８のドレイン端子に接続されているインバータ９６の閾値を中間電圧からずらしておく必要がある。これによりインバータ９６の出力が中間電圧になることを回避できる。 FIG. 17 is a schematic diagram showing a specific example of the current comparator 56 shown in FIG. The p-channel MOS transistors M2, M3, and M4 and the n-channel MOS transistors M6, M7, and M8 shown in FIG. 17 have the same size, and the transistor M5 is used as a resistor. The input current I b −I cont is an output current from the current monitor circuit 50. When the input current I ref − (I b −I cont ) is 0, the voltage at the drain terminal of the transistor M6 is almost an intermediate voltage, and the drain terminals of the transistors M7 and M8 are also the same voltage. If I ref − (I b −I cont )> 0 in this state, the output becomes “High”, and if I ref − (I b −I cont ) <0, the output becomes “low ( Low) ”. When I ref − (I b −I cont ) = 0, it is necessary to shift the threshold of the inverter 96 connected to the drain terminal of M8 from the intermediate voltage. Thereby, it can be avoided that the output of the inverter 96 becomes an intermediate voltage.

なお、上述した実施形態では、電圧電流変換部１０、補正回路部３０のそれぞれが、２つのトランスコンダクタンス回路１２，１４、２つのトランスコンダクタンス回路３２，３４を備えるものとしたが、電圧電流変換部１０、補正回路部３０がＧｍの値の異なる３つ以上のトランスコンダクタンス回路を備えていても構わない。この場合においても、バイアス電流Ｉｂ−Ｉｃｏｎｔの値に応じて、複数のトランスコンダクタンス回路の中から最適なＧｍ値を有するトランスコンダクタンス回路を選択することで、入力レンジの減少を抑えることが可能である。 In the above-described embodiment, each of the voltage-current converter 10 and the correction circuit unit 30 includes the two transconductance circuits 12 and 14 and the two transconductance circuits 32 and 34. However, the voltage-current converter 10. The correction circuit unit 30 may include three or more transconductance circuits having different values of Gm. Even in this case, it is possible to suppress a decrease in the input range by selecting a transconductance circuit having an optimum Gm value from a plurality of transconductance circuits according to the value of the bias current I b -I cont. It is.

以上説明したように第１の実施形態によれば、光ディスク装置１００のＰＬＬ５００における電圧電流変換器５３２を、Ｇｍの値の異なる２つのトランスコンダクタンス回路１２，１４から構成したため、温度変化、製造バラツキ等によるバイアス電流の変化に応じて、最適なトランスコンダクタンス値を有するトランスコンダクタンス回路を選択して使用することが可能となる。従って、電圧電流変換器５３２の入力レンジが減少してしまうことを確実に抑止することが可能となり、ＰＬＬ５００の可変周波数レンジをより広げることが可能となる。   As described above, according to the first embodiment, since the voltage-current converter 532 in the PLL 500 of the optical disc apparatus 100 is configured by the two transconductance circuits 12 and 14 having different values of Gm, temperature changes, manufacturing variations, and the like. It is possible to select and use a transconductance circuit having an optimum transconductance value in accordance with the change in the bias current due to. Therefore, it is possible to reliably prevent the input range of the voltage / current converter 532 from decreasing, and the variable frequency range of the PLL 500 can be further expanded.

また、トランスコンダクタンス回路１２，１４の電流源１６を、ｎＭＯＳ型トランジスタからなる固定電流源１８と、ｐＭＯＳ型トランジスタからなる可変電流源２０とから構成したため、動作環境が高温になり、製造時にトランジスタの能力が設計値よりも低くなるようにばらついた場合であっても、電流源１６を構成するトランジスタを飽和領域で動作させることが可能となる。従って、電流源１６を構成するトランジスタが非飽和領域で動作することによる入力レンジの減少を確実に抑えることが可能となる。   In addition, since the current source 16 of the transconductance circuits 12 and 14 is composed of the fixed current source 18 made of an nMOS transistor and the variable current source 20 made of a pMOS transistor, the operating environment becomes high, and the transistor is not manufactured at the time of manufacture. Even when the capability varies so as to be lower than the design value, the transistor constituting the current source 16 can be operated in the saturation region. Accordingly, it is possible to reliably suppress a decrease in the input range due to the operation of the transistor constituting the current source 16 in the non-saturation region.

（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図１８は、第２の実施形態にかかるフィルタ装置８００を示す模式図である。このフィルタ装置８００は、7-pole 2-zeroフィルタであり、伝達関数で７つの極と2つの零点を備えるフィルタである。フィルタ装置８００は、３つのバイカッド(Biquad)ブロック８１０，８２０，８３０と、１つの１次のローパスフィルタ８４０によって実現することができる。フィルタ装置８００は、例えば図２で説明した、ＲＦアンプ４０２からの出力信号の波形整形を行うイコライザー４０４に適用されるものである。 (Second Embodiment)
Next, a second embodiment of the present invention will be described. FIG. 18 is a schematic diagram illustrating a filter device 800 according to the second embodiment. This filter device 800 is a 7-pole 2-zero filter, which is a filter having seven poles and two zeros as a transfer function. The filter device 800 can be realized by three biquad blocks 810, 820, and 830 and one first-order low-pass filter 840. The filter device 800 is applied to the equalizer 404 that performs waveform shaping of the output signal from the RF amplifier 402 described with reference to FIG.

7-pole 2-zeroフィルタからなるフィルタ装置８００は、７次の高次フィルタであるため、急峻なカットオフ特性を有し、カットオフ周波数以上の高域ノイズを除去することが可能である。特に、7-pole 2-zeroフィルタの伝達関数が０．０５°の“Equiripple Linear Phase Filter”（下記非特許文献３参照）は、高域までグループディレイが一定であり、光ディスク装置、磁気ディスク装置のイコライザーに適用して好適である。   Since the filter device 800 composed of a 7-pole 2-zero filter is a seventh-order high-order filter, it has a steep cut-off characteristic and can remove high-frequency noise above the cut-off frequency. In particular, the “Equiripple Linear Phase Filter” (see Non-Patent Document 3 below) whose transfer function of a 7-pole 2-zero filter is 0.05 ° has a constant group delay up to a high frequency range. It is suitable to be applied to the equalizer.

図１９は、バイカッドブロック８１０，８２０，８３０の構成例を示す模式図である。バイカッドブロック８１０，８２０，８３０は、４つの電圧電流変換器８５０，８５２，８５４，８５６と、2つの容量８５８，８５９から構成することができる。   FIG. 19 is a schematic diagram illustrating a configuration example of the biquad blocks 810, 820, and 830. The biquad blocks 810, 820, and 830 can be composed of four voltage / current converters 850, 852, 854, and 856 and two capacitors 858 and 859.

各電圧電流変換器８５０，８５２，８５４，８５６は、図６で説明した第１の実施形態の電圧電流変換器５３２と同様に構成されており、電圧電流変換器８５０，８５２，８５４，８５６のそれぞれは、電圧電流変換部（第１の実施形態の電圧電流変換部１０に相当）と補正回路部（第１の実施形態の補正回路部３０に相当）を備えている。そして、各電圧電流変換部及び補正回路部は、第１の実施形態と同様に、電圧電流変換ゲインＧｍの値が異なる２つのトランスコンダクタンス回路を備えている。図１９に示すｇｍ１〜ｇｍ３の値は、各電圧電流変換部が備える２つのトランスコンダクタンス回路のうち、Ｇｍの値が大きいトランスコンダクタンス回路のＧｍ値を示している。ここで、各バイカッドブロック８１０，８２０，８３０の伝達関数は、次のように表すことができる。   Each voltage-current converter 850, 852, 854, 856 is configured in the same manner as the voltage-current converter 532 of the first embodiment described with reference to FIG. Each includes a voltage / current converter (corresponding to the voltage / current converter 10 of the first embodiment) and a correction circuit (corresponding to the correction circuit 30 of the first embodiment). Each voltage-current conversion unit and the correction circuit unit are provided with two transconductance circuits having different values of the voltage-current conversion gain Gm, as in the first embodiment. The values of gm1 to gm3 shown in FIG. 19 indicate the Gm value of a transconductance circuit having a large Gm value among the two transconductance circuits included in each voltage-current converter. Here, the transfer function of each biquad block 810, 820, 830 can be expressed as follows.

Figure 2008219116
Figure 2008219116

（１８）式に示されるように、バイカッドブロック８１０，８２０，８３０は、２次のローパスフィルタと等価のブロックとなる。   As shown in the equation (18), the biquad blocks 810, 820, and 830 are blocks equivalent to a secondary low-pass filter.

また、図２０は、ローパスフィルタ８４０の構成例を示す模式図である。ローパスフィルタ８４０は、２つの電圧電流変換器８６０，８６２と容量８６４から構成することができる。電圧電流変換器８６０，８６２の構成も第１の実施形態の電圧電流変換器５３２と同様であり、電圧電流変換器８６０，８６２のそれぞれは、電圧電流変換部と補正回路部を備えている。そして、各電圧電流変換部及び補正回路部は、第１の実施形態と同様に、Ｇｍの値が異なる２つのトランスコンダクタンス回路を備えている。ここで、ローパスフィルタ８４０の伝達関数は、次のように表すことができる。   FIG. 20 is a schematic diagram illustrating a configuration example of the low-pass filter 840. The low-pass filter 840 can be composed of two voltage-current converters 860 and 862 and a capacitor 864. The configuration of the voltage / current converters 860 and 862 is the same as that of the voltage / current converter 532 of the first embodiment, and each of the voltage / current converters 860 and 862 includes a voltage / current converter and a correction circuit unit. Each voltage-current conversion unit and the correction circuit unit include two transconductance circuits having different values of Gm, as in the first embodiment. Here, the transfer function of the low-pass filter 840 can be expressed as follows.

Figure 2008219116
Figure 2008219116

なお、バイカッドブロック、１次のローパスフィルタを電圧電流変換器から構成した従来例として、以下の非特許文献３が存在する。本実施形態のバイカッドブロック８１０，８２０，８３０、ローパスフィルタ８４０の基本的な考え方は、この非特許文献３と同様であるが、本実施形態では、各電圧電流変換器８５０，８５２，８５４，８５６，８６０，８６２が電圧電流変換ゲインＧｍの異なる２つのトランスコンダクタンス回路から構成されており、具体的な構成が相違するものである。   The following Non-Patent Document 3 exists as a conventional example in which a biquad block and a primary low-pass filter are configured from a voltage-current converter. The basic idea of the biquad blocks 810, 820, 830 and the low-pass filter 840 of this embodiment is the same as that of Non-Patent Document 3, but in this embodiment, each voltage-current converter 850, 852, 854 is shown. 856, 860, and 862 are composed of two transconductance circuits having different voltage-current conversion gains Gm, and the specific configurations are different.

Geert A. De Veirman and Richard G.Yamasaki“Design of a Bipolar 10-MHZ ProgrammableContinuous-Time 0.05° Equiripple Linear Phase Filter”IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 27,NO. 3, MARCH 1992, p324-331Geert A. De Veirman and Richard G. Yamasaki “Design of a Bipolar 10-MHZ Programmable Continuous-Time 0.05 ° Equiripple Linear Phase Filter” IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 27, NO. 3, MARCH 1992, p324-331

以上のように第２の実施形態では、バイカッドブロック８１０，８２０，８３０、ローパスフィルタ８４０の各電圧電流変換器８５０，８５２，８５４，８５６，８６０，８６２が第１の実施形態の電圧電流変換器５３２と同様に構成されるため、温度変化、製造バラツキ等によるトランスコンダクタンス回路へのバイアス電流の変化に応じて、最適な電圧電流変換ゲインＧｍを有するトランスコンダクタンス回路を選択して使用することが可能となる。従って、動作環境が低温になり、製造時にトランジスタの能力が設計値よりも高くなるようにばらついた場合は、Ｇｍの値が小さいトランスコンダクタンス回路を選択することで、各電圧電流変換器８５０，８５２，８５４，８５６，８６０，８６２の入力レンジが減少してしまうことを確実に抑止することができ、フィルタ装置８００の入力レンジの減少を抑止できる。   As described above, in the second embodiment, the voltage-current converters 850, 852, 854, 856, 860, and 862 of the biquad blocks 810, 820, and 830 and the low-pass filter 840 are the voltage-current converters of the first embodiment. Since the configuration is the same as that of the device 532, it is possible to select and use a transconductance circuit having an optimum voltage-current conversion gain Gm in accordance with a change in bias current to the transconductance circuit due to temperature change, manufacturing variation, and the like. It becomes possible. Therefore, when the operating environment becomes low temperature and the capability of the transistor varies at the time of manufacture so as to be higher than the designed value, the voltage-current converters 850 and 852 are selected by selecting a transconductance circuit having a small Gm value. , 854, 856, 860, and 862 can be reliably prevented from decreasing, and the input range of the filter device 800 can be prevented from decreasing.

また、各トランスコンダクタンス回路の電流源を、第１の実施形態と同様に固定電流源と可変電流源から構成することで、動作環境が高温になり、製造時にトランジスタの能力が設計値よりも低くなるようにばらついた場合であっても、電流源を構成するトランジスタを飽和領域で動作させることが可能となる。従って、第１の実施形態と同様に、各電圧電流変換器８５０，８５２，８５４，８５６，８６０，８６２の入力レンジの減少を確実に抑えることが可能となる。   Further, by configuring the current source of each transconductance circuit from a fixed current source and a variable current source as in the first embodiment, the operating environment becomes high temperature, and the transistor capability is lower than the design value at the time of manufacture. Even in such a case, the transistors constituting the current source can be operated in the saturation region. Therefore, as in the first embodiment, it is possible to reliably suppress a decrease in the input range of each voltage-current converter 850, 852, 854, 856, 860, 862.

なお、上述した各実施形態では、光ディスク装置１００のＰＬＬ５００、フィルタ装置８００に本発明を適用した例を示したが、本発明はこれに限定されるものではない。本発明は、電圧電流変換器を備える各種機器、回路に広く適用することが可能である。   In each of the above-described embodiments, an example in which the present invention is applied to the PLL 500 and the filter device 800 of the optical disc apparatus 100 has been described, but the present invention is not limited to this. The present invention can be widely applied to various devices and circuits including a voltage-current converter.

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。   As mentioned above, although preferred embodiment of this invention was described referring an accompanying drawing, it cannot be overemphasized that this invention is not limited to the example which concerns. It will be apparent to those skilled in the art that various changes and modifications can be made within the scope of the claims, and these are naturally within the technical scope of the present invention. Understood.

本発明の第１の実施形態に係る光ディスク装置の構成を示す模式図である。1 is a schematic diagram illustrating a configuration of an optical disc device according to a first embodiment of the present invention. 記録・再生信号処理部の構成を示す模式図である。It is a schematic diagram which shows the structure of a recording / reproducing signal processing part. 記録・再生信号処理部内のＰＬＬの構成を示す模式図である。It is a schematic diagram which shows the structure of PLL in a recording / reproduction | regeneration signal processing part. 図２１のトランスコンダクタンス回路と図２２のレプリカ技術を応用して得られる関連技術の回路を示す模式図である。It is a schematic diagram which shows the circuit of the related technique obtained by applying the transconductance circuit of FIG. 21 and the replica technique of FIG. 図４のトランスコンダクタンス回路の入力レンジを示す特性図である。FIG. 5 is a characteristic diagram showing an input range of the transconductance circuit of FIG. 4. 第１の実施形態にかかる電圧電流変換器の構成を詳細に示す模式図である。It is a schematic diagram which shows the structure of the voltage-current converter concerning 1st Embodiment in detail. 図６の補正回路及びその周辺を詳細に示す模式図である。It is a schematic diagram which shows the correction circuit of FIG. 6 and its periphery in detail. 補正回路の動作シーケンスを示すタイミングチャートである。It is a timing chart which shows the operation | movement sequence of a correction circuit. 一定の固定バイアス電流をトランスコンダクタンス回路に加えた場合のＧｍの値を示す模式図である。It is a schematic diagram which shows the value of Gm at the time of applying a fixed fixed bias current to a transconductance circuit. 低温でトランジスタ能力が高くなった場合にＧｍ２を調整する方法を示す模式図である。It is a schematic diagram which shows the method of adjusting Gm2 when transistor capability becomes high at low temperature. 図７に示す回路構成の具体例を示す模式図であり、補正回路とその周辺部分のみを抜き出した模式図である。FIG. 8 is a schematic diagram illustrating a specific example of the circuit configuration illustrated in FIG. 7, in which only the correction circuit and its peripheral portion are extracted. 高温、トランジスタ能力が低下したときの補正回路の動作を示す模式図である。It is a schematic diagram which shows operation | movement of a correction circuit when high temperature and transistor capability fall. 高温、トランジスタ能力が低下した場合に、図１１の補正回路に接続された実使用回路のトランスコンダクタンス回路の動作を示す模式図である。FIG. 12 is a schematic diagram showing the operation of the transconductance circuit of the actual use circuit connected to the correction circuit of FIG. 11 when the transistor performance is lowered at high temperature. 低温時にトランジスタ能力が高くなった場合の補正回路の動作を示す模式図である。It is a schematic diagram which shows operation | movement of the correction circuit when transistor capability becomes high at low temperature. ＲＳラッチ回路の具体例を示す模式図である。It is a schematic diagram which shows the specific example of RS latch circuit. トランスコンダクタンス回路の入力に接続されているスイッチ回路の具体例を示す模式図である。It is a schematic diagram which shows the specific example of the switch circuit connected to the input of a transconductance circuit. 電流コンパレータの具体例を示す模式図である。It is a schematic diagram which shows the specific example of a current comparator. 第２の実施形態にかかるフィルタ装置を示す模式図である。It is a schematic diagram which shows the filter apparatus concerning 2nd Embodiment. 図１８のバイカッドブロックの構成を示す模式図である。It is a schematic diagram which shows the structure of the biquad block of FIG. 図１８のローパスフィルタの構成を示す模式図である。It is a schematic diagram which shows the structure of the low pass filter of FIG. 従来のトランスコンダクタンス回路を示す模式図である。It is a schematic diagram which shows the conventional transconductance circuit. 従来のレプリカトランスコンダクタンス回路を用いた補償技術を示す模式図である。It is a schematic diagram which shows the compensation technique using the conventional replica transconductance circuit.

符号の説明Explanation of symbols

１０ 電圧電流変換部
１２，１４，３２，３４ トランスコンダクタンス回路
１６ 電流源
１８ 固定電流源
２０ 可変電流源
２２ スイッチ回路
３０ 補正回路部
５６ 電流コンパレータ
５８ ＲＳラッチ回路
５００ ＰＬＬ
５１０ 位相検出器
５２０ａ，５２０ｂ チャージポンプ
５３０ ループフィルタ
５３２，８５０，８５２，８５４，８５６，８６０，８６２ 電圧電流変換器
５３４ 外部容量
５４０ ＣＣＯ
８１０，８２０，８３０ バイカッドブロック
８４０ ローパスフィルタ
８５８，８５９，８６４ 容量 DESCRIPTION OF SYMBOLS 10 Voltage current conversion part 12, 14, 32, 34 Transconductance circuit 16 Current source 18 Fixed current source 20 Variable current source 22 Switch circuit 30 Correction circuit part 56 Current comparator 58 RS latch circuit 500 PLL
510 Phase detector 520a, 520b Charge pump 530 Loop filter 532, 850, 852, 854, 856, 860, 862 Voltage-current converter 534 External capacitance 540 CCO
810, 820, 830 Biquad block 840 Low-pass filter 858, 859, 864 Capacity

Claims (15)

異なる電圧電流変換ゲインを有する複数の電圧電流変換回路を備え、選択した１の前記電圧電流変換回路により電圧電流変換を行い、入力電圧を電流に変換する電圧電流変換部と、
前記電圧電流変換回路に供給されるバイアス電流を制御し、前記電圧電流変換ゲインを一定値に制御する補正回路部と、
前記バイアス電流と所定の基準電流とを比較する比較部と、
前記バイアス電流と前記基準電流とを比較した結果に基づいて、前記電圧電流変換を行う前記電圧電流変換回路を前記電圧電流変換ゲインが異なる他の電圧電流変換回路へ切換える切換部と、
を備えることを特徴とする、ゲイン補正回路。 A voltage-current conversion unit that includes a plurality of voltage-current conversion circuits having different voltage-current conversion gains, performs voltage-current conversion by the selected one of the voltage-current conversion circuits, and converts an input voltage into a current;
A correction circuit unit that controls a bias current supplied to the voltage-current conversion circuit and controls the voltage-current conversion gain to a constant value;
A comparator for comparing the bias current with a predetermined reference current;
Based on the result of comparing the bias current and the reference current, a switching unit that switches the voltage-current conversion circuit that performs the voltage-current conversion to another voltage-current conversion circuit having a different voltage-current conversion gain;
A gain correction circuit comprising: 前記比較部は、前記バイアス電流が前記基準電流よりも低下した場合に所定の比較信号を出力し、
前記切換部は、前記所定の比較信号が出力された場合に、前記電圧電流変換を行う前記電圧電流変換回路を前記電圧電流変換ゲインがより小さい他の電圧電流変換回路へ切換えることを特徴とする、請求項１に記載のゲイン補正回路。 The comparison unit outputs a predetermined comparison signal when the bias current is lower than the reference current,
The switching unit switches the voltage-current conversion circuit that performs the voltage-current conversion to another voltage-current conversion circuit having a smaller voltage-current conversion gain when the predetermined comparison signal is output. The gain correction circuit according to claim 1. 前記比較部から出力された前記比較信号を保持するラッチ回路を更に備え、
前記切換部は、前記ラッチ回路で保持された前記比較信号に基づいて、前記電圧電流変換回路の切換えを行うことを特徴とする、請求項２に記載のゲイン補正回路。 A latch circuit for holding the comparison signal output from the comparator;
The gain correction circuit according to claim 2, wherein the switching unit switches the voltage-current conversion circuit based on the comparison signal held by the latch circuit. 前記基準電流の値が前記入力電圧の入力レンジに基づいて定められたことを特徴とする、請求項１に記載のゲイン補正回路。   The gain correction circuit according to claim 1, wherein the value of the reference current is determined based on an input range of the input voltage. 前記バイアス電流は、第１導電型のトランジスタから構成される固定電流源と、前記第１導電型と逆導電型の第２導電型のトランジスタから構成される可変電流源との組み合わせからなる電流源によって供給されることを特徴とする、請求項１に記載のゲイン補正回路。   The bias current is a current source composed of a combination of a fixed current source composed of a first conductivity type transistor and a variable current source composed of a second conductivity type transistor opposite to the first conductivity type. The gain correction circuit according to claim 1, wherein the gain correction circuit is supplied by: 外部から入力される入力デジタル信号の位相を検出する位相検出部と、
容量素子を有し、駆動電流に応じて前記容量素子の一端に生成される入力電圧を電流に変換して出力するループフィルタ部と、
前記位相検出部から出力された位相検出結果を示す信号に基づいて前記駆動電流を生成し、前記ループフィルタ部を駆動する駆動部と、
前記ループフィルタ部から出力された電流信号に基づき、前記入力デジタル信号の位相に同期する発振信号を出力する発振部と、を備え、
前記ループフィルタ部は、
異なる電圧電流変換ゲインを有する複数の電圧電流変換回路を備え、選択した１の電圧電流変換回路により前記容量素子の一端に生成される前記入力電圧を電流に変換する電圧電流変換部と、
選択された前記電圧電流変換回路に供給するバイアス電流を制御し、当該電圧電流変換回路の電圧電流変換ゲインを一定値に制御する補正回路部と、
前記バイアス電流と所定の基準電流とを比較する比較部と、
前記バイアス電流と前記基準電流とを比較した結果に基づいて、前記電圧電流変換部が選択する前記電圧電流変換回路を前記電圧電流変換ゲインが異なる他の電圧電流変換回路へ切換える切換部と、
を備えることを特徴とする、位相同期回路。 A phase detector that detects the phase of an input digital signal input from the outside;
A loop filter unit that includes a capacitive element, converts an input voltage generated at one end of the capacitive element according to a drive current into a current, and outputs the current;
A drive unit that generates the drive current based on a signal indicating a phase detection result output from the phase detection unit and drives the loop filter unit;
An oscillation unit that outputs an oscillation signal synchronized with the phase of the input digital signal based on the current signal output from the loop filter unit;
The loop filter unit is
A voltage-current conversion unit comprising a plurality of voltage-current conversion circuits having different voltage-current conversion gains, and converting the input voltage generated at one end of the capacitive element into a current by the selected one voltage-current conversion circuit;
A correction circuit unit that controls a bias current supplied to the selected voltage-current conversion circuit and controls a voltage-current conversion gain of the voltage-current conversion circuit to a constant value;
A comparator for comparing the bias current with a predetermined reference current;
A switching unit that switches the voltage-current conversion circuit selected by the voltage-current conversion unit to another voltage-current conversion circuit having a different voltage-current conversion gain based on a result of comparing the bias current and the reference current;
A phase locked loop circuit comprising: 前記比較部は、前記バイアス電流が前記基準電流よりも低下した場合に所定の比較信号を出力し、
前記切換部は、前記所定の比較信号が出力された場合に、前記電圧電流変換を行う前記電圧電流変換回路を前記電圧電流変換ゲインがより小さい他の電圧電流変換回路へ切換えることを特徴とする、請求項６に記載の位相同期回路。 The comparison unit outputs a predetermined comparison signal when the bias current is lower than the reference current,
The switching unit switches the voltage-current conversion circuit that performs the voltage-current conversion to another voltage-current conversion circuit having a smaller voltage-current conversion gain when the predetermined comparison signal is output. The phase-locked loop according to claim 6. 前記比較部から出力された前記比較信号を保持するラッチ回路を更に備え、
前記切換部は、前記ラッチ回路で保持された前記比較信号に基づいて、前記電圧電流変換回路の切換えを行うことを特徴とする、請求項７に記載の位相同期回路。 A latch circuit for holding the comparison signal output from the comparator;
The phase synchronization circuit according to claim 7, wherein the switching unit switches the voltage-current conversion circuit based on the comparison signal held by the latch circuit. 前記基準電流の値が前記入力電圧の入力レンジに基づいて定められたことを特徴とする、請求項６に記載の位相同期回路。   The phase locked loop circuit according to claim 6, wherein the value of the reference current is determined based on an input range of the input voltage. 前記バイアス電流は、第１導電型のトランジスタから構成される固定電流源と、前記第１導電型と逆導電型の第２導電型のトランジスタから構成される可変電流源との組み合わせからなる電流源によって供給されることを特徴とする、請求項６に記載の位相同期回路。   The bias current is a current source composed of a combination of a fixed current source composed of a first conductivity type transistor and a variable current source composed of a second conductivity type transistor opposite to the first conductivity type. The phase synchronization circuit according to claim 6, wherein the phase synchronization circuit is supplied by: 入力電圧を電流に変換する電圧電流変換器と容量素子とを備え、前記電圧電流変換器の電圧電流変換ゲインと前記容量素子の容量値で表される伝達関数で規定されるフィルタ回路であって、
前記電圧電流変換器は、
異なる前記電圧電流変換ゲインを有する複数の電圧電流変換回路を備え、選択した１の電圧電流変換回路により入力電圧を電流に変換する電圧電流変換部と、
選択された前記電圧電流変換回路に供給するバイアス電流を制御し、当該電圧電流変換回路の電圧電流変換ゲインを一定値に制御する補正回路部と、
前記バイアス電流と所定の基準電流とを比較する比較部と、
前記バイアス電流と前記基準電流とを比較した結果に基づいて、前記電圧電流変換部が選択する前記電圧電流変換回路を前記電圧電流変換ゲインが異なる他の電圧電流変換回路へ切換える切換部と、
を備えることを特徴とする、フィルタ回路。 A filter circuit comprising a voltage-current converter for converting an input voltage into a current and a capacitive element, and defined by a transfer function represented by a voltage-current conversion gain of the voltage-current converter and a capacitance value of the capacitive element, ,
The voltage-current converter is
A voltage-current conversion unit comprising a plurality of voltage-current conversion circuits having different voltage-current conversion gains, and converting an input voltage into a current by the selected one voltage-current conversion circuit;
A correction circuit unit that controls a bias current supplied to the selected voltage-current conversion circuit and controls a voltage-current conversion gain of the voltage-current conversion circuit to a constant value;
A comparator for comparing the bias current with a predetermined reference current;
A switching unit that switches the voltage-current conversion circuit selected by the voltage-current conversion unit to another voltage-current conversion circuit having a different voltage-current conversion gain based on a result of comparing the bias current and the reference current;
A filter circuit comprising: 前記比較部は、前記バイアス電流が前記基準電流よりも低下した場合に所定の比較信号を出力し、
前記切換部は、前記所定の比較信号が出力された場合に、前記電圧電流変換を行う前記電圧電流変換回路を前記電圧電流変換ゲインがより小さい他の電圧電流変換回路へ切換えることを特徴とする、請求項１１に記載のフィルタ回路。 The comparison unit outputs a predetermined comparison signal when the bias current is lower than the reference current,
The switching unit switches the voltage-current conversion circuit that performs the voltage-current conversion to another voltage-current conversion circuit having a smaller voltage-current conversion gain when the predetermined comparison signal is output. The filter circuit according to claim 11. 前記比較部から出力された前記比較信号を保持するラッチ回路を更に備え、
前記切換部は、前記ラッチ回路で保持された前記比較信号に基づいて、前記電圧電流変換回路の切換えを行うことを特徴とする、請求項１２に記載のフィルタ回路。 A latch circuit for holding the comparison signal output from the comparator;
The filter circuit according to claim 12, wherein the switching unit switches the voltage-current conversion circuit based on the comparison signal held by the latch circuit. 前記基準電流の値が前記入力電圧の入力レンジに基づいて定められたことを特徴とする、請求項１１に記載のフィルタ回路。   The filter circuit according to claim 11, wherein a value of the reference current is determined based on an input range of the input voltage. 前記バイアス電流は、第１導電型のトランジスタから構成される固定電流源と、前記第１導電型と逆導電型の第２導電型のトランジスタから構成される可変電流源との組み合わせからなる電流源によって供給されることを特徴とする、請求項１１に記載のフィルタ回路。   The bias current is a current source composed of a combination of a fixed current source composed of a first conductivity type transistor and a variable current source composed of a second conductivity type transistor opposite to the first conductivity type. The filter circuit according to claim 11, wherein the filter circuit is supplied by:
JP2007049803A 2007-02-28 2007-02-28 Gain correction circuit, phase-locked loop circuit, and filter circuit Withdrawn JP2008219116A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007049803A JP2008219116A (en) 2007-02-28 2007-02-28 Gain correction circuit, phase-locked loop circuit, and filter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007049803A JP2008219116A (en) 2007-02-28 2007-02-28 Gain correction circuit, phase-locked loop circuit, and filter circuit

Publications (1)

Publication Number Publication Date
JP2008219116A true JP2008219116A (en) 2008-09-18

Family

ID=39838692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007049803A Withdrawn JP2008219116A (en) 2007-02-28 2007-02-28 Gain correction circuit, phase-locked loop circuit, and filter circuit

Country Status (1)

Country Link
JP (1) JP2008219116A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074561A (en) * 2008-09-18 2010-04-02 Pioneer Electronic Corp Conference controller, conference system, conference control method, program therefor, and recording medium recording the program
WO2012147784A1 (en) * 2011-04-25 2012-11-01 シチズンホールディングス株式会社 Analog multiplier circuit, variable gain amplifier, detector circuit, and physical quantity sensor
US9618958B2 (en) 2013-03-15 2017-04-11 Samsung Electronics Co., Ltd. Current generator, method of operating the same, and electronic system including the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074561A (en) * 2008-09-18 2010-04-02 Pioneer Electronic Corp Conference controller, conference system, conference control method, program therefor, and recording medium recording the program
WO2012147784A1 (en) * 2011-04-25 2012-11-01 シチズンホールディングス株式会社 Analog multiplier circuit, variable gain amplifier, detector circuit, and physical quantity sensor
CN103493366A (en) * 2011-04-25 2014-01-01 西铁城控股株式会社 Analog multiplier circuit, variable gain amplifier, detector circuit, and physical quantity sensor
US9396362B2 (en) 2011-04-25 2016-07-19 Citizen Holdings Co., Ltd. Analog multiplier circuit, variable gain amplifier, detector circuit, and physical quantity sensor
JP5956983B2 (en) * 2011-04-25 2016-07-27 シチズンホールディングス株式会社 Analog multiplier circuit, variable gain amplifier, detector circuit and physical quantity sensor
CN103493366B (en) * 2011-04-25 2016-08-24 西铁城控股株式会社 Analog multiplication circuit, variable gain amplifier, detecting circuit and physical quantity transducer
US9618958B2 (en) 2013-03-15 2017-04-11 Samsung Electronics Co., Ltd. Current generator, method of operating the same, and electronic system including the same

Similar Documents

Publication Publication Date Title
US8089317B2 (en) Phase-locked loop circuit, recording-and-reproducing apparatus, and electronic apparatus
JP4683088B2 (en) Phase synchronization circuit, recording / reproducing apparatus, and electronic apparatus
US7616067B2 (en) Phase synchronization circuit and electronic apparatus
JP4319259B2 (en) Active wide-range PLL device, phase-locked loop method, and disk playback device
US8369368B2 (en) Laser driving device, laser driving method, optical unit, and light device
US8232848B2 (en) Semiconductor integrated circuit device
JP4407747B2 (en) A / D converter and information recording / reproducing apparatus
JP2002373430A (en) Optical disk device
US7203149B1 (en) PLL circuit and data read-out circuit
US8102158B2 (en) Phase synchronization circuit
JP2008219116A (en) Gain correction circuit, phase-locked loop circuit, and filter circuit
US7599270B2 (en) Optical disc storage systems and methods utilizing frequency predictive wobble signal detection
KR100307125B1 (en) Disk reading apparatus and rf amp controlling circuit
JP4657252B2 (en) Charge pump circuit and slice level control circuit
JP2004227731A (en) Semiconductor integrated circuit and medium recording and reproducing device
US8498606B1 (en) Data rate tracking filter
KR100264087B1 (en) Apparatus and method for demodulating signals read from a recording medium
Pan et al. Fully integrated CMOS SoC for 56/18/16 CD/DVD-dual/RAM applications with on-chip 4-LVDS channel WSG and 1.5 Gb/s SATA PHY
US20080013417A1 (en) Method and apparatus of adjusting focusing servo in optical disc device
JP2008067042A (en) Semiconductor integrated circuit device
US20090219792A1 (en) Data reproducing device and data reproducing method
JP2006352748A (en) Digital controlled oscillator
JP2006135857A (en) Semiconductor integrated circuit apparatus and optical disk record reproducing apparatus
JP2004220736A (en) Optical disk reproducing device
JP2008159265A (en) Pll circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100511