JP2008210078A - Constant voltage power supply circuit, test method thereof and electronic equipment using the same - Google Patents
Constant voltage power supply circuit, test method thereof and electronic equipment using the same Download PDFInfo
- Publication number
- JP2008210078A JP2008210078A JP2007044960A JP2007044960A JP2008210078A JP 2008210078 A JP2008210078 A JP 2008210078A JP 2007044960 A JP2007044960 A JP 2007044960A JP 2007044960 A JP2007044960 A JP 2007044960A JP 2008210078 A JP2008210078 A JP 2008210078A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- transistor
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、定電圧回路などの半導体装置や、定電圧回路などを内蔵した半導体装置の技術に係り、特に、出力電流の制限電流値が検査装置の測定範囲を超える場合でも当該検査装置での制限電流値の測定を、回路規模を大きくすることなく可能とするのに好適な技術に関するものである。 The present invention relates to a technology of a semiconductor device such as a constant voltage circuit, or a semiconductor device incorporating a constant voltage circuit, and in particular, even when the output current limit current value exceeds the measurement range of the inspection device. The present invention relates to a technique suitable for enabling measurement of a limit current value without increasing the circuit scale.
近年、携帯電子機器等の電子機器の多機能化が進むと共に機器の消費電流も増加し、機器の回路を作動させる定電圧電源から供給可能な電流も増加してきている。そのため、定電圧電源の出力電流の制限電流値も以前に比べ大きくなってきている。 In recent years, as electronic devices such as portable electronic devices have become more multifunctional, the current consumption of the devices has increased, and the current that can be supplied from the constant voltage power source that operates the circuits of the devices has also increased. For this reason, the limit current value of the output current of the constant voltage power supply has also become larger than before.
また、電子機器に用いられる個々の半導体装置においては省電力化が進み、半導体装置内の回路では、非常に少ない電流で動作する回路が用いられている。 In addition, power saving has progressed in individual semiconductor devices used in electronic devices, and circuits that operate with very little current are used in circuits in the semiconductor devices.
このように、携帯機器に用いられる半導体装置が扱う電流の範囲は数ｎＡの微少電流から、数Ａの大電流まで非常に広範囲なものとなってきている。この結果、従来から用いている検査装置の測定限界を超える電流値を検査する必要が出てきた。 As described above, the current range handled by a semiconductor device used in a portable device has become very wide from a very small current of several nA to a large current of several A. As a result, it has become necessary to inspect current values that exceed the measurement limits of conventional inspection apparatuses.
もちろん、設備を更新して、検査できる電流値のレンジを広くすることも可能であるが、それには多額の投資が必要となる。しかも、従来の検査装置で十分検査可能な電流値が多数を占めている現状では、新しい設備を直ちに導入することは経済上の観点からも得策でない。 Of course, it is possible to update the equipment and widen the range of current values that can be inspected, but this requires a large investment. Moreover, in the current situation where many current values that can be sufficiently inspected with conventional inspection apparatuses occupy a large number, it is not advantageous from the economic viewpoint to immediately introduce new equipment.
この問題を解決するための従来技術として、例えば特許文献１に記載の技術がある。以下、図８を用いてこの技術の説明を行う。
As a conventional technique for solving this problem, for example, there is a technique described in
図８において、定電圧電源８１は、定電圧電源回路８２と過電流保護回路８３で構成されている。定電圧電源回路８２の出力トランジスタＭ１ｄと過電流保護回路８３のＰＭＯＳトランジスタＭ２ｄはカレントミラー回路を構成しているので、ＰＭＯＳトランジスタＭ２ｄのドレイン電流Ｉ２ｄは出力電流Ｉｏｄに比例する。
In FIG. 8, the constant
ＰＭＯＳトランジスタＭ２ｄのドレイン電流Ｉ２ｄは、ＮＭＯＳトランジスタＭ４ｄのドレイン電流となっている。ＮＭＯＳトランジスタＭ４ｄとＮＭＯＳトランジスタＭ５ｄはカレントミラー回路を構成しているので、ＮＭＯＳトランジスタＭ５ｄのドレイン電流Ｉ５ｄはドレイン電流Ｉ２ｄに比例した電流となる。 The drain current I2d of the PMOS transistor M2d is the drain current of the NMOS transistor M4d. Since the NMOS transistor M4d and the NMOS transistor M5d constitute a current mirror circuit, the drain current I5d of the NMOS transistor M5d is a current proportional to the drain current I2d.
ドレイン電流Ｉ５ｄは抵抗Ｒ３ｄと抵抗Ｒ４ｄに供給され、電圧降下を発生する。この電圧降下はＰＭＯＳトランジスタＭ６ｄのゲート電圧になっている。ＰＭＯＳトランジスタＭ６ｄのドレインは出力トランジスタＭ１ｄのゲートに接続されている。 The drain current I5d is supplied to the resistors R3d and R4d, and a voltage drop is generated. This voltage drop is the gate voltage of the PMOS transistor M6d. The drain of the PMOS transistor M6d is connected to the gate of the output transistor M1d.
このような構成において、過電流保護回路８３は、以下のようにして、定電圧電源回路８２の出力電流Ｉｏｄの増加を制限する動作を行う。
In such a configuration, the
定電圧電源回路８２の出力電流Ｉｏｄが増加して、ＰＭＯＳトランジスタＭ１ｄに流れる電流が増加すると、比例して、抵抗Ｒ３ｄ，Ｒ４ｄに流れる電流Ｉ５ｄが増加し電圧降下が大きくなる。
When the output current Iod of the constant voltage
このように、抵抗Ｒ３ｄと抵抗Ｒ４ｄの電圧降下が大きくなると、ＰＭＯＳトランジスタＭ６ｄのソース・ゲート間電圧が増加し、ＰＭＯＳトランジスタＭ６ｄのしきい値電圧を超えると、ＰＭＯＳトランジスタＭ６ｄがオンする。 Thus, when the voltage drop across the resistors R3d and R4d increases, the source-gate voltage of the PMOS transistor M6d increases, and when the threshold voltage of the PMOS transistor M6d is exceeded, the PMOS transistor M6d is turned on.
ＰＭＯＳトランジスタＭ６ｄは、ドレインが出力トランジスタＭ１ｄのゲートに接続されているので、ＰＭＯＳトランジスタＭ６ｄがオンすると、出力トランジスタＭ１ｄのゲート電圧が引き上がり、出力トランジスタＭ１ｄのソース・ゲート間電圧の増加を抑え、出力トランジスタＭ１ｄのオン抵抗が大きくなり、出力電圧Ｖｏｄを下げると共に出力電流Ｉｏｄの増加を抑えることができる。 Since the drain of the PMOS transistor M6d is connected to the gate of the output transistor M1d, when the PMOS transistor M6d is turned on, the gate voltage of the output transistor M1d is increased, and an increase in the source-gate voltage of the output transistor M1d is suppressed. The on-resistance of the output transistor M1d increases, and the output voltage Vod can be lowered and the increase in the output current Iod can be suppressed.
さらに、図８の回路においては、抵抗Ｒ４ｄには並列にＰＭＯＳトランジスタＭ１０ｄが接続されている。このＰＭＯＳトランジスタＭ１０ｄのゲートは端子Ｓ１ｄに接続されている。そして、端子Ｓ１ｄには通常動作時はローレベルの信号が印加されており、ＰＭＯＳトランジスタＭ１０ｄはオンしているが、テスト時にハイレベルの信号が印加され、ＰＭＯＳトランジスタＭ５ｄをオフにする。 Further, in the circuit of FIG. 8, a PMOS transistor M10d is connected in parallel to the resistor R4d. The gate of the PMOS transistor M10d is connected to the terminal S1d. A low level signal is applied to the terminal S1d during normal operation, and the PMOS transistor M10d is on, but a high level signal is applied during testing to turn off the PMOS transistor M5d.
このようにＰＭＯＳトランジスタＭ１０ｄがオフすると、抵抗Ｒ４ｄが抵抗Ｒ３ｄに直列に接続されるのでドレイン電流Ｉ５ｄによる電圧降下が大きくなり、その結果、通常動作時よりも少ない出力電流Ｉｏｄで過電流保護を動作させることができる。 When the PMOS transistor M10d is turned off in this way, the resistor R4d is connected in series with the resistor R3d, so that the voltage drop due to the drain current I5d increases, and as a result, the overcurrent protection is operated with a smaller output current Iod than in normal operation. Can be made.
抵抗Ｒ４ｄと抵抗Ｒ３ｄの抵抗値の比は製造プロセスの影響を受け難いため、極めて精度良く作製することが可能である。このため、抵抗Ｒ４ｄを直列に接続した状態で測定した過電流保護電流値と、抵抗Ｒ４ｄをＰＭＯＳトランジスタＭ１０ｄでショートした場合の過電流保護電流値との「比」の精度は良いので、抵抗Ｒ４ｄを直列に接続して過電流保護電流を少なくした状態で測定した結果から、抵抗４ｄを短絡した場合の過電流保護電流値を高精度に予測することができる。 Since the ratio of the resistance values of the resistor R4d and the resistor R3d is hardly affected by the manufacturing process, it can be manufactured with extremely high accuracy. For this reason, since the accuracy of the “ratio” between the overcurrent protection current value measured with the resistor R4d connected in series and the overcurrent protection current value when the resistor R4d is short-circuited by the PMOS transistor M10d is good, the resistor R4d Can be connected in series, and the overcurrent protection current value when the resistor 4d is short-circuited can be predicted with high accuracy from the result of measurement in a state where the overcurrent protection current is reduced.
このように、図８に示す回路では、従来の検査装置ではテストできない大きな過電流保護電流の場合でも、抵抗Ｒ４ｄを直列に接続した状態でテストするようにしたので、過電流保護電流値が少なくなり、従来の検査装置を使ってのテストが可能になる。 As described above, in the circuit shown in FIG. 8, even in the case of a large overcurrent protection current that cannot be tested by the conventional inspection apparatus, the test is performed with the resistor R4d connected in series, so the overcurrent protection current value is small. Thus, a test using a conventional inspection apparatus becomes possible.
しかしながら、上述の従来の技術では、テスト用の端子Ｓ１ｄが必要である。半導体装置では端子数によりパッケージの大きさが決まってしまうので、このようなテスト用端子を追加することによって、１ランク大きいパッケージを使うことになる場合もある。パッケージが大きくなると、コストがあがり、さらにその半導体装置を用いた電子機器の小型化を阻害するという問題がある。 However, the above-described conventional technique requires the test terminal S1d. In a semiconductor device, the size of a package is determined by the number of terminals, and therefore by adding such a test terminal, a package that is one rank larger may be used. When the package becomes large, there is a problem that the cost is increased and further downsizing of an electronic device using the semiconductor device is hindered.
また、ＰＭＯＳトランジスタＭ６ｄのオン抵抗を、抵抗Ｒ４ｄの抵抗値に比べ十分小さくしなくてはならないため、ＰＭＯＳトランジスタＭ１０ｄの素子サイズが大きくなるなどの問題がある。 In addition, since the on-resistance of the PMOS transistor M6d must be sufficiently smaller than the resistance value of the resistor R4d, there is a problem that the element size of the PMOS transistor M10d is increased.
解決しようとする問題点は、従来の技術では、従来の検査装置ではテストできない大きな過電流保護電流の場合でもテストを行うことを可能とするために、テスト用端子を追加しなければならず、かつ、トランジスタサイズが大きくなってしまう点である。 The problem to be solved is that in the conventional technology, a test terminal must be added in order to be able to perform a test even in the case of a large overcurrent protection current that cannot be tested by a conventional inspection device. In addition, the transistor size becomes large.
本発明の目的は、これら従来技術の課題を解決し、従来の検査装置ではテストできない大きな過電流保護電流の場合でも、回路サイズを大きくすることなく、テストを行うことを可能とすることである。 An object of the present invention is to solve these problems of the prior art and to perform a test without increasing the circuit size even in the case of a large overcurrent protection current that cannot be tested by a conventional inspection apparatus. .
上記目的を達成するため、本発明では、出力トランジスタの出力電流値を予め定められた第１の制限電流値以下に制限する過電流保護回路を具備した定電圧電源回路において、トリミングにより過電流保護回路の動作を第１，第２の動作状態に切り換える手段を具備し、トリミング前には第２の動作状態として、出力トランジスタの出力電流を第１の制限電流値未満の第２の制限電流値以下に制限し、トリミング後に、出力トランジスタの出力電流を第１の制限電流値以下に制限する第１の動作状態に切り換えることを特徴とする。 In order to achieve the above object, according to the present invention, in a constant voltage power supply circuit including an overcurrent protection circuit that limits an output current value of an output transistor to a predetermined first limit current value or less, overcurrent protection is performed by trimming. Means for switching the operation of the circuit to the first and second operating states, and the second operating state before the trimming is set to the second operating state, and the output current of the output transistor is set to a second limiting current value less than the first limiting current value. It is limited to the following, and after trimming, the output current of the output transistor is switched to a first operation state in which the output current is limited to a first limit current value or less.
本発明によれば、例えばウエハテスト段階での、過電流保護動作の確認テスト時には、第２の動作状態で行い、テスト後にトリミングを行い第２の動作状態に切り換えることにより、検査装置の測定範囲を超える評価項目の検査を可能とする。これにより、検査装置ではテストできない大きな過電流保護電流の場合でも、従来のように素子サイズの大きいトランジスタは不要となり、さらにテスト端子の追加も不要となり、回路サイズを大きくすることなく、テストを行うことが可能となる。 According to the present invention, for example, in the confirmation test of the overcurrent protection operation in the wafer test stage, it is performed in the second operation state, trimming is performed after the test, and the measurement range of the inspection apparatus is switched to the second operation state. Enables inspection of evaluation items exceeding. As a result, even in the case of a large overcurrent protection current that cannot be tested by an inspection device, a transistor having a large element size is not required as in the prior art, and no additional test terminals are required, and testing is performed without increasing the circuit size. It becomes possible.
以下、図を用いて本発明を実施するための最良の形態例を説明する。図１は、本発明に係る定電圧電源回路の第１の構成例を示す回路図であり、図２は、図１における定電圧電源回路の出力電圧と出力電流の特性例を示す説明図である。 The best mode for carrying out the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing a first configuration example of a constant voltage power supply circuit according to the present invention, and FIG. 2 is an explanatory diagram showing an example of characteristics of output voltage and output current of the constant voltage power supply circuit in FIG. is there.
図１において、定電圧電源回路１０は、携帯電話等の電子機器に用いられるものであり、基準電圧Ｖｒ、誤差増幅回路１１、過電流保護回路１２、出力トランジスタＭ１、出力電圧検出抵抗Ｒ１と出力電圧検出抵抗Ｒ２で構成され、電源入力端子Ｖｄｄと出力端子Ｖｏｕｔを備えている。さらに出力端子Ｖｏｕｔと接地間には負荷２０が接続されている。
In FIG. 1, a constant voltage
過電流保護回路１２は、出力電流Ｉｏに比例した電流を生成する電流生成回路１３と抵抗Ｒ３、ＰＭＯＳトランジスタＭ６で構成されている。この抵抗Ｒ３とＰＭＯＳトランジスタＭ６により本発明に関わる電流電圧変換回路が構成される。
The
電流生成回路１３は、ＰＭＯＳトランジスタＭ２，Ｍ３と、ＮＭＯＳトランジスタＭ４，Ｍ５、およびトリミングヒューズＦ１を備えている。このトリミングヒューズＦ１とＰＭＯＳトランジスタＭ３とにより本発明に関わる動作状態切換回路が構成される。
The
ＰＭＯＳトランジスタＭ２とＰＭＯＳトランジスタＭ３は、出力トランジスタＭ１とカレントミラー回路を構成している。 The PMOS transistor M2 and the PMOS transistor M3 constitute a current mirror circuit with the output transistor M1.
ＰＭＯＳトランジスタＭ３のドレインは、トリミングヒューズＦ１を介してＰＭＯＳトランジスタＭ２のドレインに接続され、ＰＭＯＳトランジスタＭ２のドレインは、ＮＭＯＳトランジスタＭ４のドレインに接続されている。 The drain of the PMOS transistor M3 is connected to the drain of the PMOS transistor M2 via the trimming fuse F1, and the drain of the PMOS transistor M2 is connected to the drain of the NMOS transistor M4.
ＮＭＯＳトランジスタＭ４は、そのゲートとソースがＮＭＯＳトランジスタＭ５と共通接続され、さらにゲートは自身のドレインに接続されているので、ＮＭＯＳトランジスタＭ４とＮＭＯＳトランジスタＭ５もカレントミラー回路を構成している。 Since the gate and source of the NMOS transistor M4 are commonly connected to the NMOS transistor M5 and the gate is connected to its own drain, the NMOS transistor M4 and the NMOS transistor M5 also constitute a current mirror circuit.
ＮＭＯＳトランジスタＭ５のドレインは、抵抗Ｒ３を介して電源入力端子Ｖｄｄに接続されると共に、ＰＭＯＳトランジスタＭ６のゲートに接続されている。 The drain of the NMOS transistor M5 is connected to the power supply input terminal Vdd via the resistor R3, and is connected to the gate of the PMOS transistor M6.
ＰＭＯＳトランジスタＭ６は、ソースが電源入力端子Ｖｄｄに接続され、ドレインが出力トランジスタＭ１のゲートに接続されている。 The PMOS transistor M6 has a source connected to the power supply input terminal Vdd and a drain connected to the gate of the output transistor M1.
図２においては、図１の定電圧電源回路のトリミングヒューズＦ１をカットする前後の出力電圧Ｖｏと出力電流Ｉｏの関係を示しており、以下、この図２を参照しながら、図１における過電流保護回路１２の動作を説明する。
2 shows the relationship between the output voltage Vo and the output current Io before and after the trimming fuse F1 of the constant voltage power supply circuit of FIG. 1 is cut. Hereinafter, the overcurrent in FIG. 1 will be described with reference to FIG. The operation of the
ＰＭＯＳトランジスタＭ２とＰＭＯＳトランジスタＭ３は出力トランジスタＭ１とカレントミラー回路を構成しているので、ＰＭＯＳトランジスタＭ２のドレイン電流Ｉ２とＰＭＯＳトランジスタＭ３のドレイン電流Ｉ３はどちらも出力電流Ｉｏに比例している。 Since the PMOS transistor M2 and the PMOS transistor M3 form a current mirror circuit with the output transistor M1, the drain current I2 of the PMOS transistor M2 and the drain current I3 of the PMOS transistor M3 are both proportional to the output current Io.
トリミングヒューズＦ１をカットする前は、ドレイン電流Ｉ２とドレイン電流Ｉ３が加算されてＮＭＯＳトランジスタＭ４のドレイン電流となる。ＮＭＯＳトランジスタＭ４とＮＭＯＳトランジスタＭ５はカレントミラー回路であり、出力側のＮＭＯＳトランジスタＭ５のドレイン電流Ｉ５は「ドレイン電流Ｉ２＋ドレイン電流Ｉ３」に比例した電流である。 Before cutting the trimming fuse F1, the drain current I2 and the drain current I3 are added to become the drain current of the NMOS transistor M4. The NMOS transistor M4 and NMOS transistor M5 are current mirror circuits, and the drain current I5 of the NMOS transistor M5 on the output side is a current proportional to “drain current I2 + drain current I3”.
ドレイン電流Ｉ５は抵抗Ｒ３に供給され電圧降下を発生する。この電圧降下がＰＭＯＳトランジスタＭ６のゲート電圧（入力電圧）となる。このような構成において、出力電流Ｉｏが多くなると、ＮＭＯＳトランジスタＭ５のドレイン電流Ｉ５（＝ドレイン電流Ｉ２＋ドレイン電流Ｉ３）が比例して増加し、抵抗Ｒ３における電圧降下が大きくなる。 The drain current I5 is supplied to the resistor R3 to generate a voltage drop. This voltage drop becomes the gate voltage (input voltage) of the PMOS transistor M6. In such a configuration, when the output current Io increases, the drain current I5 (= drain current I2 + drain current I3) of the NMOS transistor M5 increases in proportion to increase the voltage drop in the resistor R3.
この電圧降下がＰＭＯＳトランジスタＭ６のゲート閾値電圧を超えるとＰＭＯＳトランジスタＭ６がオンとなり、出力トランジスタＭ１のゲート電圧を引き上げるので、出力トランジスタＭ１のオン抵抗が大きくなり、図２の太実線で示すように、出力電圧Ｖｏを低下させると共に、出力電流Ｉｏの増加を出力電流Ｉｏ１で抑制する。このようにして過電流保護動作が働く。 When this voltage drop exceeds the gate threshold voltage of the PMOS transistor M6, the PMOS transistor M6 is turned on and the gate voltage of the output transistor M1 is raised, so that the on-resistance of the output transistor M1 increases, as shown by the thick solid line in FIG. The output voltage Vo is lowered and the increase in the output current Io is suppressed by the output current Io1. In this way, the overcurrent protection operation works.
トリミングヒューズＦ１をレーザ光線などでカットすると、ＰＭＯＳトランジスタＭ３のドレイン電流Ｉ３がＮＭＯＳトランジスタＭ４のドレインに供給されなくなるので、抵抗Ｒ３における電圧降下が小さくなる。 When the trimming fuse F1 is cut with a laser beam or the like, the drain current I3 of the PMOS transistor M3 is not supplied to the drain of the NMOS transistor M4, so that the voltage drop in the resistor R3 is reduced.
その結果、図２の細実線で示すように、過電流保護が働く出力電流は出力電流Ｉｏ３となり、トリミングヒューズＦ１を切断する前の出力電流Ｉｏ１に比べ大きくなる。 As a result, as indicated by the thin solid line in FIG. 2, the output current for which the overcurrent protection works is the output current Io3, which is larger than the output current Io1 before the trimming fuse F1 is cut.
過電流保護回路１２の動作に必要な出力電流Ｉｏが、出力電流Ｉｏ３の場合のように、一点鎖線で示す検査装置の測定最大電流Ｉｏ２以上となるような場合でも、トリミングヒューズＦ１が付いた状態でテストを行うと、検査装置の測定最大電流Ｉｏ２より少ない出力電流Ｉｏ１で過電流保護回路１２の動作テストをすることができる。
Even when the output current Io necessary for the operation of the
なお、トリミングヒューズＦ１が付いた状態で行うテストはウエハ状態が適している。 Note that the wafer state is suitable for the test performed with the trimming fuse F1 attached.
ＰＭＯＳトランジスタＭ２のドレイン電流Ｉ２とＰＭＯＳトランジスタＭ３のドレイン電流Ｉ３はその素子サイズによって設定可能である。すなわち、ＰＭＯＳトランジスタＭ２とＰＭＯＳトランジスタＭ３の素子サイズ比を「１：ｎ−１」とすると、トリミングヒューズＦ１をカットすることで抵抗Ｒ３に供給する電流値は「１／ｎ」倍になるので、過電流保護回路１２が動作する出力電流Ｉｏをｎ倍にすることができる。
The drain current I2 of the PMOS transistor M2 and the drain current I3 of the PMOS transistor M3 can be set according to the element size. That is, if the element size ratio of the PMOS transistor M2 and the PMOS transistor M3 is “1: n−1”, the current value supplied to the resistor R3 by cutting the trimming fuse F1 is multiplied by “1 / n”. The output current Io at which the
さらに、抵抗Ｒ３はトリミングにより抵抗値が可変であり、ウエハテスト結果に応じて、過電流保護回路１２が動作する出力電流Ｉｏ１の電流値を、図２の公差幅Δ１の範囲内に収まるように微調整できるようにしている。なお、抵抗Ｒ３の抵抗値を調整するトリミング技術には従来から行われているトリミング技術が適用可能である。
Further, the resistance value of the resistor R3 is variable by trimming so that the current value of the output current Io1 at which the
抵抗Ｒ３における電圧降下は、抵抗Ｒ３の抵抗値とＮＭＯＳトランジスタＭ５のドレイン電流Ｉ５の積であるから、ドレイン電流Ｉ５に比例する。このため、公差幅Δ１は、通常使用時には、過電流保護回路１２が動作する出力電流Ｉｏ３における公差幅Δ２の１／ｎに設定すれば、トリミングヒューズＦ１をカットした後でも、公差幅Δ２に収めることができる。
The voltage drop in the resistor R3 is a product of the resistance value of the resistor R3 and the drain current I5 of the NMOS transistor M5, and is proportional to the drain current I5. For this reason, when the tolerance width Δ1 is set to 1 / n of the tolerance width Δ2 in the output current Io3 in which the
このように、図１に示す定電圧電源回路１０は、出力トランジスタＭ１の出力電流値が予め定められた第１の制限電流値を超えて増加すると、出力トランジスタＭ１の入力電圧を増加を抑えることでこの出力トランジスタＭ１の出力電流の値を第１の制限電流値以下に制限する過電流保護回路１２を具備し、この過電流保護回路１２には、出力トランジスタＭ１の出力電流に比例した電流を生成して出力する電流生成回路１３と、この電流生成回路１３から出力された比例電流を出力トランジスタＭ１の入力電圧に変換する電流電圧変換回路としての抵抗Ｒ３，ＰＭＯＳトランジスタＭ６を設け、さらに、電流生成回路１３には、トリミングヒューズＦ１とＰＭＯＳトランジスタＭ３からなる動作状態切換回路を設け、このトリミングヒューズＦ１のトリミングにより、生成する比例電流の値を変え、トリミング前には、出力トランジスタＭ１の出力電流を、第１の制限電流値未満の第２の制限電流値以下に制限する。
As described above, the constant voltage
すなわち、電流生成回路１３は、ＰＭＯＳトランジスタＭ２，Ｍ３の２つのトランジスタで構成されたカレントミラー回路を具備し、このカレントミラー回路を構成する２つのＰＭＯＳトランジスタＭ２，Ｍ３の出力電流の和（ドレイン電流Ｉ２＋Ｉ３）を比例電流として、電流電圧変換回路（抵抗Ｒ３，ＰＭＯＳトランジスタＭ６）に出力すると共に、トリミングヒューズＦ１をトリミングしてＰＭＯＳトランジスタＭ３の接続を切断することにより、カレントミラー回路を構成するトランジスタの数を変更して、比例電流の値を変える（「ドレイン電流Ｉ２＋Ｉ３」→「ドレイン電流Ｉ２」）。
That is, the
このように、図１の例では、ＰＭＯＳトランジスタＭ２は、出力トランジスタＭ１の出力電流Ｉｏに比例した電流を生成して出力し、ＮＭＯＳトランジスタＭ４とＮＭＯＳトランジスタＭ５からなるカレントミラー回路は、このＰＭＯＳトランジスタＭ２から出力された電流に応じた電流を、電流電圧変換回路（抵抗Ｒ３，ＰＭＯＳトランジスタＭ６）に出力し、本発明に関わる動作状態切換回路は、ＰＭＯＳトランジスタＭ２とカレントミラー回路を構成するよう接続されたＰＭＯＳトランジスタＭ３（第２のトランジスタ）と、このＰＭＯＳトランジスタＭ２に直列に接続されたトリミングヒューズＦ１により構成されている。 Thus, in the example of FIG. 1, the PMOS transistor M2 generates and outputs a current proportional to the output current Io of the output transistor M1, and the current mirror circuit composed of the NMOS transistor M4 and the NMOS transistor M5 A current corresponding to the current output from M2 is output to the current-voltage conversion circuit (resistor R3, PMOS transistor M6), and the operation state switching circuit according to the present invention is connected to form a current mirror circuit with the PMOS transistor M2. This PMOS transistor M3 (second transistor) and a trimming fuse F1 connected in series to the PMOS transistor M2 are configured.
このような構成と動作により、本例の定電圧電源回路１０は、トリミングヒューズＦ１により、過電流保護回路の動作を、第１動作状態から第２動作状態に切り換える。すなわち、トリミング後には、出力トランジスタＭ１の出力電流を第１の制限電流値以下に制限する第１の動作状態と、トリミング前には、出力トランジスタＭ１の出力電流を第１の制限電流値未満の第２の制限電流値以下に制限する第２の動作状態に切り換える。
With such a configuration and operation, the constant voltage
これにより、例えば定電圧電源回路１０のテスト、特にウエハテスト段階の検査において、検査装置の測定範囲を超える評価項目を検査することが可能となり、検査用の端子も不要となり、回路サイズを小さくすることができる。
As a result, for example, in the test of the constant voltage
より具体的には、トリミング前にウエハテスト段階の検査を行い、テスト後に通常動作時とすることで、テスト時の動作では、通常動作時と比較して、制限電流測定時の制限連流値を低くすることができ、例えば、最大測定電流が３００ｍＡの検査装置においても、通常動作時の制限電流が５００ｍＡの定電圧電源回路の制限電流に対して、制限電流測定値が２５０ｍＡとして測定することができ、この測定値を２倍にすることで、通常動作時の制限電流値５００ｍＡを求めることができる。 More specifically, the wafer test stage is inspected before trimming and the normal operation is performed after the test. In the operation at the time of the test, the limited continuous current value at the time of limiting current measurement is compared with the normal operation. For example, even in an inspection apparatus with a maximum measurement current of 300 mA, the measurement of the limit current is 250 mA with respect to the limit current of the constant voltage power supply circuit with a limit current of 500 mA during normal operation. By doubling this measured value, the current limit value of 500 mA during normal operation can be obtained.
次に、図６と図７を用いて、図１に示した例における動作状態切換回路の異なる構成例について説明する。図６は、本発明に係る定電圧電源回路の第２の実施例を示す回路図であり、図７は、図６における定電圧電源回路の出力電圧と出力電流の特性例を示す説明図である。 Next, a different configuration example of the operation state switching circuit in the example shown in FIG. 1 will be described with reference to FIGS. 6 is a circuit diagram showing a second embodiment of the constant voltage power supply circuit according to the present invention, and FIG. 7 is an explanatory diagram showing an example of characteristics of the output voltage and output current of the constant voltage power supply circuit in FIG. is there.
本図６に示す定電圧電源回路１０ｃの、図１に示す定電圧電源回路１０と異なる点は、本発明に係る動作状態切換回路を構成するトリミングヒューズＦ１ｃがＰＭＯＳトランジスタＭ３ｃのゲートと電源入力端子Ｖｄｄｃ間に接続され、ＰＭＯＳトランジスタＭ３ｃのゲートが抵抗Ｒ７ｃを介して出力トランジスタＭ１ｃのゲートに接続されている点である。
The constant voltage
このような構成の動作状態切換回路では、トリミングヒューズＦ１ｃによりＰＭＯＳトランジスタＭ３ｃはオフしているので、例えばウエハテスト時にはＮＭＯＳトランジスタＭ４ｃのドレインに供給される電流はドレイン電流Ｉ２ｃだけである。 In the operation state switching circuit having such a configuration, since the PMOS transistor M3c is turned off by the trimming fuse F1c, for example, the current supplied to the drain of the NMOS transistor M4c is only the drain current I2c during the wafer test.
しかし、ウエハテスト後にトリミングヒューズＦ１ｃをカットすると、ＮＭＯＳトランジスタＭ３ｃのドレイン電流Ｉ３ｃが加わり、ＮＭＯＳトランジスタＭ４ｃのドレイン電流およびＮＭＯＳトランジスタＭ５ｃのドレイン電流Ｉ５ｃは、ドレイン電流Ｉ２ｃとドレイン電流Ｉ３ｃの和電流となり、電流が増加するようになり、図１における定電圧電源回路１０と同様の動作制御となる。
However, if the trimming fuse F1c is cut after the wafer test, the drain current I3c of the NMOS transistor M3c is added, and the drain current of the NMOS transistor M4c and the drain current I5c of the NMOS transistor M5c become the sum of the drain current I2c and the drain current I3c. The current increases, and the operation control is the same as that of the constant voltage
図７においては、図６における定電圧電源回路１０ｃのトリミングヒューズＦ１ｃをカットする前後の出力電圧Ｖｏｃと出力電流Ｉｏｃの関係を示しており、トリミングヒューズＦ１ｃのカット前は、過電流保護回路１２ｃが動作する電流値は検査装置の測定最小電流Ｉｏ２ｃより大きい出力電流Ｉｏ１ｃであるが、トリミングヒューズＦ１ｃをカットした場合は、測定最小電流Ｉｏ２ｃより少ない出力電流Ｉｏ３ｃとなる。
FIG. 7 shows the relationship between the output voltage Voc and the output current Ioc before and after cutting the trimming fuse F1c of the constant voltage
電流Ｉｏ１ｃと電流Ｉｏ３ｃの比はＰＭＯＳトランジスタＭ２ｃとＰＭＯＳトランジスタＭ３ｃの比で決まる。すなわち、「Ｍ２：Ｍ３＝１：ｎ−１」に設定すると、出力電流Ｉｏ３ｃは出力電流Ｉｏ１ｃの「１／ｎ」倍になる。 The ratio between the current Io1c and the current Io3c is determined by the ratio between the PMOS transistor M2c and the PMOS transistor M3c. That is, when “M2: M3 = 1: n−1” is set, the output current Io3c is “1 / n” times the output current Io1c.
また、抵抗Ｒ３ｃのトリミングによる抵抗値の変更も行うことができる。このときの出力電流Ｉｏ１ｃの公差幅Δ１もトリミングヒューズＦ１ｃをカットすると「１／ｎ」倍の公差幅Δ２になる。 Also, the resistance value can be changed by trimming the resistor R3c. The tolerance width Δ1 of the output current Io1c at this time also becomes a tolerance width Δ2 of “1 / n” times when the trimming fuse F1c is cut.
次に、図３を用いて、異なる電流生成回路構成を設けた定電圧電源回路について説明する。図３は、本発明に係る定電圧電源回路の第３の実施例を示す回路図である。 Next, a constant voltage power supply circuit having a different current generation circuit configuration will be described with reference to FIG. FIG. 3 is a circuit diagram showing a third embodiment of the constant voltage power supply circuit according to the present invention.
本図３に示す定電圧電源回路１０ａの、図１に示す定電圧電源回路１０と異なる点は、その電流生成回路１３ａにおいて、図１に示す定電圧電源回路１０の電流生成回路１３におけるＰＭＯＳトランジスタＭ３とトリミングヒューズＦ１を無くし、その代わりとして、ＮＭＯＳトランジスタＭ４ａ，Ｍ５ａとカレントミラー回路を構成するＮＭＯＳトランジスタＭ７ａを追加した点である。
The constant voltage
ＮＭＯＳトランジスタＭ７ａのドレインはトリミングヒューズＦ１ａを介してＮＭＯＳトランジスタＭ５のドレインに接続されており、このトリミングヒューズＦ１ａとＮＭＯＳトランジスタＭ７ａとにより本発明に係る動作状態切換回路を構成している。 The drain of the NMOS transistor M7a is connected to the drain of the NMOS transistor M5 via the trimming fuse F1a, and the trimming fuse F1a and the NMOS transistor M7a constitute an operation state switching circuit according to the present invention.
このような構成からなる電流生成回路１３ａにおいて、ＮＭＯＳトランジスタＭ５ａのドレイン電流Ｉ５ａとＮＭＯＳトランジスタＭ７ａのドレイン電流Ｉ７ａは、共に、ＰＭＯＳトランジスタＭ２ａのドレイン電流に比例している。
In the
従って、定電圧電源回路１０ａにおける、トリミングヒューズＦ１ａをカットする前後の出力電圧Ｖｏと出力電流Ｉｏの関係は、図２に示した特性図と同じである。
Therefore, the relationship between the output voltage Vo and the output current Io before and after cutting the trimming fuse F1a in the constant voltage
すなわち、トリミングヒューズＦ１ａをカットする前のウエハテスト段階では、抵抗Ｒ３ａには、ドレイン電流Ｉ５ａとドレイン電流Ｉ７ａの和電流が供給されるので、図２の出力電流Ｉｏ１で過電流保護が動作するが、テスト後にトリミングヒューズＦ１ａをカットするとドレイン電流Ｉ５ａだけになるので、過電流保護が動作する出力電流は出力電流Ｉｏ３となりカット前の出力電流Ｉｏ１より大きくなる。 That is, in the wafer test stage before cutting the trimming fuse F1a, since the sum of the drain current I5a and the drain current I7a is supplied to the resistor R3a, the overcurrent protection operates with the output current Io1 in FIG. When the trimming fuse F1a is cut after the test, only the drain current I5a is obtained. Therefore, the output current at which the overcurrent protection operates becomes the output current Io3, which is larger than the output current Io1 before the cut.
図１における定電圧電源回路１０の場合と同様、ＮＭＯＳトランジスタＭ５ａとＮＭＯＳトランジスタＭ７ａの素子サイズ比を「１：ｎ−１」とすると、トリミングヒューズＦ１ａをカットすることで抵抗Ｒ３ａに供給する電流値を１／ｎ倍にし、過電流保護回路１２ａが動作する出力電流をｎ倍にすることができる。
As in the case of the constant voltage
尚、抵抗Ｒ３ａの抵抗値をトリミングによって微調整することも、図１における定電圧電源回路１０の場合と同様である。
Fine adjustment of the resistance value of the resistor R3a by trimming is the same as in the case of the constant voltage
次に、図４と図５を用いて、他の異なる過電流保護回路構成を設けた定電圧電源回路について説明する。図４は、本発明に係る定電圧電源回路の第４の実施例を示す回路図であり、図５は、図４における定電圧電源回路の出力電圧と出力電流の特性例を示す説明図である。 Next, a constant voltage power supply circuit provided with another different overcurrent protection circuit configuration will be described with reference to FIGS. FIG. 4 is a circuit diagram showing a fourth embodiment of the constant voltage power supply circuit according to the present invention, and FIG. 5 is an explanatory diagram showing an example of the output voltage and output current characteristics of the constant voltage power supply circuit in FIG. is there.
本図４に示す定電圧電源回路１０ｂの、図１に示す定電圧電源回路１０と異なる点は、図１に示す定電圧電源回路１０の過電流保護回路１２を構成する電流生成回路１３におけるＮＭＯＳトランジスタＭ５とカレントミラー回路を構成していたＮＭＯＳトランジスタ４を無くし、その代わりに、直列接続された３つの抵抗Ｒ４ｂ〜Ｒ６ｂと、ＮＭＯＳトランジスタＭ８ｂ，Ｍ９ｂを設けた点である。
The constant voltage
直列接続された抵抗Ｒ４ｂ〜Ｒ６ｂは、ＰＭＯＳトランジスタＭ２ｂのドレインと接地間に接続されている。 The series-connected resistors R4b to R6b are connected between the drain of the PMOS transistor M2b and the ground.
ＮＭＯＳトランジスタＭ８ｂのソースは接地され、ドレインは抵抗Ｒ６ｂと抵抗Ｒ５ｂとの接続点に接続され、また、ゲートは出力端子Ｖｏｕｔｂに接続されている。 The source of the NMOS transistor M8b is grounded, the drain is connected to the connection point between the resistors R6b and R5b, and the gate is connected to the output terminal Voutb.
ＮＭＯＳトランジスタＭ９ｂのソースも接地され、ドレインは抵抗Ｒ５ｂと抵抗Ｒ４ｂとの接続点に接続され、また、ゲートは出力電圧検出抵抗Ｒ１ｂと出力電圧検出抵抗Ｒ２ｂとの接続点に接続されている。 The source of the NMOS transistor M9b is also grounded, the drain is connected to the connection point between the resistors R5b and R4b, and the gate is connected to the connection point between the output voltage detection resistor R1b and the output voltage detection resistor R2b.
図５においては、定電圧電源回路１０ｂの過電流保護回路１２ｂに設けられた電流生成回路１３ｂにおけるトリミングヒューズＦ１ｂをカットする前後の出力電圧Ｖｏｂと出力電流Ｉｏｂの関係を示している。
FIG. 5 shows the relationship between the output voltage Vob and the output current Iob before and after cutting the trimming fuse F1b in the
図４に示す電流生成回路１３ｂの構成とすることにより、過電流保護回路１２ｂでは、図５に示すように、出力電圧Ｖｏｂの低下に伴い、出力電流Ｉｏｂを段階的に減少させることができる。
With the configuration of the
以下、図４と図５を参照しながら過電流保護回路１２ｂの動作を説明する。過電流保護が働く前は出力電圧Ｖｏｂが高いので、ＮＭＯＳトランジスタＭ８ｂ，Ｍ９ｂは共にオンしている。すなわち、ＰＭＯＳトランジスタＭ２ｂのドレインは抵抗Ｒ４ｂのみを介して接地された状態である。
Hereinafter, the operation of the
トリミングヒューズＦ１ｂをカットする前は、出力電流Ｉｏｂが増加すると、ドレイン電流Ｉ２ｂとドレイン電流Ｉ３ｂの和電流により、抵抗Ｒ４ｂにおける電圧降下が大きくなる。 Before the trimming fuse F1b is cut, if the output current Iob increases, the voltage drop in the resistor R4b increases due to the sum of the drain current I2b and the drain current I3b.
この抵抗Ｒ４ｂの電圧降下がＮＭＯＳトランジスタＭ５ｂのゲート電圧になっているので、抵抗Ｒ４ｂの電圧降下が大きくなると、ＮＭＯＳトランジスタＭ５ｂのドレイン電流Ｉ５ｂが増加し、抵抗Ｒ３ｂの電圧降下を大きくする。 Since the voltage drop of the resistor R4b becomes the gate voltage of the NMOS transistor M5b, when the voltage drop of the resistor R4b increases, the drain current I5b of the NMOS transistor M5b increases and the voltage drop of the resistor R3b increases.
この抵抗Ｒ３ｂの電圧降下の増加によってＰＭＯＳトランジスタＭ６ｂのゲート電圧を引き下げ、出力トランジスタＭ１ｂのゲート電圧（入力電圧）も下がる。その結果、出力電流Ｉｏｂが増加する。 By increasing the voltage drop of the resistor R3b, the gate voltage of the PMOS transistor M6b is lowered, and the gate voltage (input voltage) of the output transistor M1b is also lowered. As a result, the output current Iob increases.
出力電流Ｉｏｂが増加して、過電流保護回路１２ｂが動作する出力電流Ｉｏ１ｂに達すると、ＰＭＯＳトランジスタＭ６ｂがオンする。すなわち、出力電流Ｉｏｂの増加に伴い、ＰＭＯＳトランジスタＭ２ｂに流れる電流Ｉ２ｂおよびＮＭＯＳトランジスタＭ５ｂに流れる電流Ｉ５ｂが増加し、抵抗Ｒ３ｂにおける電圧降下が大きくなり、ＰＭＯＳトランジスタＭ６ｂのゲート閾値電圧を超えると、ＰＭＯＳトランジスタＭ６ｂがオンする。
When the output current Iob increases and reaches the output current Io1b at which the
このようにして、ＰＭＯＳトランジスタＭ６ｂがオンすると、出力トランジスタＭ１ｂのゲート電圧（入力電圧）を引き上げるので、出力電圧Ｖｏｂが低下し、出力電流Ｉｏｂの増加が抑制される。 In this way, when the PMOS transistor M6b is turned on, the gate voltage (input voltage) of the output transistor M1b is raised, so that the output voltage Vob is lowered and the increase in the output current Iob is suppressed.
出力電圧Ｖｏｂが出力電圧Ｖｏ１ｂまで低下すると、まず、ＮＭＯＳトランジスタＭ９ｂがオフし、抵抗Ｒ４ｂに抵抗Ｒ５ｂが直列に追加される。その結果、ＮＭＯＳトランジスタＭ５ｂのゲート電圧が上昇し、このＮＭＯＳトランジスタＭ５ｂに流れる電流Ｉ５ｂと共に、ＰＭＯＳトランジスタＭ２ｂに流れる電流Ｉ２ｂおよび出力トランジスタＭ１ｂに流れる電流が減少し、出力電流Ｉｏｂが出力電流Ｉｏ２ｂまで減少する。 When the output voltage Vob drops to the output voltage Vo1b, first, the NMOS transistor M9b is turned off, and the resistor R5b is added in series to the resistor R4b. As a result, the gate voltage of the NMOS transistor M5b increases, the current I5b flowing through the NMOS transistor M5b, the current I2b flowing through the PMOS transistor M2b and the current flowing through the output transistor M1b decrease, and the output current Iob decreases to the output current Io2b. To do.
さらに、出力電圧Ｖｏｂが出力電圧Ｖｏ２ｂまで低下すると、ＮＭＯＳトランジスタＭ８ｂもオフとなり、直列抵抗Ｒ４ｂと抵抗Ｒ５ｂに、抵抗Ｒ６ｂが直列に追加される。その結果、出力電流Ｉｏｂはさらに出力電流Ｉｏ３ｂまで減少する。 Further, when the output voltage Vob decreases to the output voltage Vo2b, the NMOS transistor M8b is also turned off, and the resistor R6b is added in series to the series resistor R4b and the resistor R5b. As a result, the output current Iob further decreases to the output current Io3b.
本例の回路でも、ウエハテスト段階では、ＰＭＯＳトランジスタＭ２ｂのドレイン電流Ｉ２ｂとＰＭＯＳトランジスタＭ３ｂのドレイン電流Ｉ３ｂとの和電流を、直列抵抗Ｒ４ｂ〜Ｒ６ｂに供給し、ウエハテスト後にトリミングヒューズＦ１ｂをカットすることで、過電流保護回路１２ｂが動作する電流を、図５において、それぞれＩｏ１ｂ’、Ｉｏ２ｂ’、Ｉｏ３ｂ’に示すように大きくすることができる。
Also in the circuit of this example, in the wafer test stage, the sum current of the drain current I2b of the PMOS transistor M2b and the drain current I3b of the PMOS transistor M3b is supplied to the series resistors R4b to R6b, and the trimming fuse F1b is cut after the wafer test. Thus, the current at which the
また、各抵抗Ｒ４ｂ〜抵抗Ｒ６ｂはトリミングにより抵抗値を変更することができ、ウエハテストの結果から、抵抗Ｒ４ｂ〜Ｒ６ｂのそれぞれの抵抗値をトリミングすることで、過電流保護回路１２ｂの動作する出力電流Ｉｏ１ｂ〜Ｉｏ３ｂを微調整することができる。
Further, the resistance values of the resistors R4b to R6b can be changed by trimming. By trimming the resistance values of the resistors R4b to R6b from the result of the wafer test, the output at which the
トリミングヒューズＦ１ｂをカットする前後における電流生成回路１３ｂの電流量の変化は、図１の例と同じくＰＭＯＳトランジスタＭ２ｂとＰＭＯＳトランジスタＭ３ｂの素子サイズの比で決定される。
The change in the current amount of the
以上、図１〜図７を用いて説明したように、本例では、出力トランジスタＭ１，Ｍ１ａ，Ｍ１ｂ，Ｍ１ｃの出力電流値を予め定められた第１の制限電流値以下に制限する過電流保護回路を具備した定電圧電源回路において、トリミングヒューズＦ１，Ｆ１ａ，Ｆ１ｂ，Ｆ１ｃにより過電流保護回路の動作を第１，第２の動作状態に切り換える構成とし、トリミング前には第２の動作状態として、出力トランジスタの出力電流を第１の制限電流値未満の第２の制限電流値以下に制限し、トリミング後に、出力トランジスタの出力電流を第１の制限電流値以下に制限する第１の動作状態に切り換える。尚、抵抗Ｒ３，Ｒ３ａ，Ｒ３ｃのトリミングによる調整量も、トリミングヒューズＦ１，Ｆ１ａ，Ｆ１ｂ，Ｆ１ｃのトリミング前後で、同じ割合で変化する。 As described above with reference to FIGS. 1 to 7, in this example, overcurrent protection that limits the output current values of the output transistors M1, M1a, M1b, and M1c to a predetermined first limit current value or less. In the constant voltage power supply circuit having the circuit, the operation of the overcurrent protection circuit is switched to the first and second operation states by the trimming fuses F1, F1a, F1b, and F1c, and the second operation state is set before the trimming. The first operating state in which the output current of the output transistor is limited to a second limited current value that is less than the first limited current value, and after the trimming, the output current of the output transistor is limited to the first limited current value or less. Switch to. Note that the adjustment amount by trimming of the resistors R3, R3a, and R3c also changes at the same rate before and after trimming of the trimming fuses F1, F1a, F1b, and F1c.
これにより、例えばウエハテスト段階での、過電流保護動作の確認テスト時には、第２の動作状態で行い、テスト後にトリミングを行い第２の動作状態に切り換えることにより、検査装置の測定範囲を超える評価項目の検査が可能となる。 As a result, for example, in the confirmation test of the overcurrent protection operation in the wafer test stage, the evaluation is performed in the second operation state, trimming after the test, and switching to the second operation state, thereby exceeding the measurement range of the inspection apparatus. Items can be inspected.
その結果、検査装置ではテストできない大きな過電流保護電流の場合でも、従来のように素子サイズの大きいトランジスタは不要となり、さらにテスト端子の追加も不要となり、回路サイズを大きくすることなく、テストを行うことが可能となる。これにより、本例の定電圧電源回路を用いた携帯電話機等の電子機器の小型化を図ることができる。 As a result, even in the case of a large overcurrent protection current that cannot be tested by an inspection device, a transistor having a large element size is not required as in the prior art, and no additional test terminals are required, and testing is performed without increasing the circuit size. It becomes possible. Thereby, size reduction of electronic devices, such as a mobile telephone using the constant voltage power supply circuit of this example, can be achieved.
尚、本発明は、図１〜図７を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、本例では、定電圧電源回路の過電流保後回路に応用した実施例について説明を行ったが、本発明は上記応用例に限ることなく、様々な回路に応用可能である。さらに、トリミングによって動作状態を切り換える条件は、出力電流に限ることなく、他の条件であっても構わない。 In addition, this invention is not limited to the example demonstrated using FIGS. 1-7, A various change is possible in the range which does not deviate from the summary. For example, in this example, the embodiment applied to the overcurrent maintaining circuit of the constant voltage power supply circuit has been described. However, the present invention is not limited to the above application example but can be applied to various circuits. Furthermore, the condition for switching the operation state by trimming is not limited to the output current, and may be other conditions.
１０，１０ａ，１０ｂ，１０ｃ：定電圧電源回路、１１，１１ａ，１１ｂ，１１ｃ：誤差増幅回路、１２，１２ａ，１２ｂ，１２ｃ：過電流保護回路、１３，１３ａ，１３ｂ，１３ｃ：電流生成回路、２０，２０ａ，２０ｂ，２０ｃ：負荷、Ｍ１，Ｍ１ａ，Ｍ１ｂ，Ｍ１ｃ：出力トランジスタ、Ｍ２，Ｍ２ａ，Ｍ２ｂ，Ｍ２ｃ，Ｍ３，Ｍ３ｂ，Ｍ３ｃ，Ｍ６，Ｍ６ａ，Ｍ６ｂ，Ｍ６ｃ：ＰＭＯＳトランジスタ、Ｍ４，Ｍ４ａ，Ｍ４ｂ，Ｍ４ｃ，Ｍ５，Ｍ５ａ，Ｍ５ｂ，Ｍ５ｃ，Ｍ７ａ，Ｍ８ｂ，Ｍ９ｂ：ＮＭＯＳトランジスタ、Ｒ１，Ｒ１ａ，Ｒ１ｂ，Ｒ１ｃ，Ｒ２，Ｒ２ａ，Ｒ２ｂ，Ｒ２ｃ，Ｒ３ｂ：抵抗、Ｒ３，Ｒ３ｂ，Ｒ３ｃ，Ｒ４ｂ，Ｒ５ｂ，Ｒ６ｂ：抵抗（トリミング可能）、Ｆ１，Ｆ１ａ，Ｆ１ｂ，Ｆ１ｃ：トリミングヒューズ、Ｖｄｄ，Ｖｄｄａ，Ｖｄｄｂ，Ｖｄｄｃ：電源入力端子、Ｖｏｕｔ，Ｖｏｕｔａ，Ｖｏｕｔｂ，Ｖｏｕｔｃ：出力端子、Ｖｏ，Ｖｏａ，Ｖｏｂ，Ｖｏｃ：出力電圧、Ｖｒ，Ｖｒａ，Ｖｒｂ，Ｖｒｃ：基準電圧、Ｉｏ，Ｉｏａ，Ｉｏｂ，Ｉｏｃ：出力電流、８１：定電圧電源回路、８２：定電圧回路、８３：過電流保護回路、１１ｄ：誤差増幅回路、Ｍ１ｄ：出力トランジスタ、Ｍ２ｄ，Ｍ６ｄ，Ｍ１０ｄ：ＰＭＯＳトランジスタ、Ｍ４ｄ，Ｍ５ｄ：ＮＭＯＳトランジスタ、Ｒ１ｄ，Ｒ２ｄ，Ｒ３ｄ，Ｒ４ｄ：抵抗、Ｖｄｄｄ：電源入力端子、Ｖｏｕｔｄ：出力端子、Ｖｏｄ：出力電圧、Ｖｒｄ：基準電圧、Ｉｏｄ：出力電流。 10, 10a, 10b, 10c: constant voltage power supply circuit, 11, 11a, 11b, 11c: error amplification circuit, 12, 12a, 12b, 12c: overcurrent protection circuit, 13, 13a, 13b, 13c: current generation circuit, 20, 20a, 20b, 20c: load, M1, M1a, M1b, M1c: output transistor, M2, M2a, M2b, M2c, M3, M3b, M3c, M6, M6a, M6b, M6c: PMOS transistor, M4, M4a, M4b, M4c, M5, M5a, M5b, M5c, M7a, M8b, M9b: NMOS transistors, R1, R1a, R1b, R1c, R2, R2a, R2b, R2c, R3b: resistors, R3, R3b, R3c, R4b, R5b , R6b: Resistor (trimmable), F1, F1a, F1b, F1c: Trimming fuse Vdd, Vdda, Vddb, Vddc: power input terminal, Vout, Vouta, Voutb, Voutc: output terminal, Vo, Voa, Vob, Voc: output voltage, Vr, Vra, Vrb, Vrc: reference voltage, Io, Ioa, Iob , Ioc: output current, 81: constant voltage power supply circuit, 82: constant voltage circuit, 83: overcurrent protection circuit, 11d: error amplifier circuit, M1d: output transistor, M2d, M6d, M10d: PMOS transistor, M4d, M5d: NMOS transistor, R1d, R2d, R3d, R4d: resistor, Vddd: power input terminal, Voutd: output terminal, Vod: output voltage, Vrd: reference voltage, Iod: output current.
Claims (11)
トリミングにより上記過電流保護回路の動作を第１，第２の動作状態に切り換える動作状態切換回路を具備し、
該動作状態切換回路は、トリミング前には第２の動作状態として、上記出力トランジスタの出力電流を上記第１の制限電流値未満の第２の制限電流値以下に制限し、トリミング後に、上記出力トランジスタの出力電流を上記第１の制限電流値以下に制限する第１の動作状態に切り換えることを特徴とする定電圧電源回路。 A constant voltage power supply circuit including an overcurrent protection circuit that limits an output current value of an output transistor to a predetermined first limit current value or less,
An operation state switching circuit for switching the operation of the overcurrent protection circuit to the first and second operation states by trimming;
The operation state switching circuit limits the output current of the output transistor to a second limit current value less than the first limit current value as a second operation state before trimming, and outputs the output after trimming. A constant voltage power supply circuit, wherein the output current of the transistor is switched to a first operation state that limits the output current to a value equal to or less than the first limit current value.
上記過電流保護回路は、
上記出力トランジスタの出力電流に比例した電流を生成して出力する電流生成回路と、
該電流生成回路から出力された比例電流を上記出力トランジスタの入力電圧に変換する電流電圧変換回路とを有し、
上記電流生成回路は、
トリミングにより、生成する比例電流の値を変える動作状態切換回路を具備し、
該動作状態切換回路は、
トリミング前には、上記出力トランジスタの出力電流を、上記第１の制限電流値未満の第２の制限電流値以下に制限するよう、出力電流に対する比例電流値を変える
ことを特徴とする定電圧電源回路。 When the output current value of the output transistor increases beyond a predetermined first limit current value, the output current value of the output transistor is reduced by suppressing the increase in the input voltage of the output transistor. A constant voltage power supply circuit having an overcurrent protection circuit for limiting to a value below,
The overcurrent protection circuit
A current generation circuit that generates and outputs a current proportional to the output current of the output transistor;
A current-voltage conversion circuit that converts the proportional current output from the current generation circuit into the input voltage of the output transistor;
The current generation circuit is
An operation state switching circuit for changing the value of the proportional current to be generated by trimming;
The operating state switching circuit is
Before trimming, the constant current power supply is characterized in that the proportional current value with respect to the output current is changed so as to limit the output current of the output transistor to a second limit current value less than the first limit current value. circuit.
上記電流生成回路は、
複数のトランジスタで構成されたカレントミラー回路を具備し、
該カレントミラー回路を構成する複数のトランジスタの出力電流の和を上記比例電流として上記電流電圧変換回路に出力し、
上記動作状態切換回路は、
上記トリミングにより、上記カレントミラー回路を構成するトランジスタの数を変更して、上記比例電流の値を変える
ことを特徴とする定電圧電源回路。 The constant voltage power supply circuit according to claim 2,
The current generation circuit is
Comprising a current mirror circuit composed of a plurality of transistors;
The sum of the output currents of a plurality of transistors constituting the current mirror circuit is output to the current-voltage conversion circuit as the proportional current,
The operation state switching circuit is
A constant voltage power supply circuit characterized by changing the value of the proportional current by changing the number of transistors constituting the current mirror circuit by the trimming.
上記電流生成回路は、
上記出力トランジスタの出力電流に比例した電流を生成して出力する第１のトランジスタと、
該第１のトランジスタから出力された電流に応じた電流を上記電流電圧変換回路に出力するカレントミラー回路とからなり、
上記動作状態切換回路は、
上記第１のトランジスタとカレントミラー回路を構成するよう接続された第２のトランジスタと、該第２のトランジスタに直列に接続されたトリミングヒューズからなる
ことを特徴とする定電圧電源回路。 The constant voltage power supply circuit according to claim 2,
The current generation circuit is
A first transistor that generates and outputs a current proportional to the output current of the output transistor;
A current mirror circuit that outputs a current corresponding to the current output from the first transistor to the current-voltage conversion circuit;
The operation state switching circuit is
A constant voltage power supply circuit comprising: a second transistor connected to form a current mirror circuit with the first transistor; and a trimming fuse connected in series to the second transistor.
上記電流生成回路は、
上記出力トランジスタの出力電流に比例した電流を生成して出力する第１のトランジスタと、
該第１のトランジスタから出力された電流に応じた電流を上記電流電圧変換回路に出力するカレントミラー回路とからなり、
上記動作状態切換回路は、
上記第１のトランジスタとカレントミラー回路を構成するよう接続された第２のトランジスタと、該第２のトランジスタのゲートに接続された抵抗、および、該第２のトランジスタのゲート・ソース間に接続されたトリミングヒューズからなる
ことを特徴とする定電圧電源回路。 The constant voltage power supply circuit according to claim 2,
The current generation circuit is
A first transistor that generates and outputs a current proportional to the output current of the output transistor;
A current mirror circuit that outputs a current corresponding to the current output from the first transistor to the current-voltage conversion circuit;
The operation state switching circuit is
A second transistor connected to form a current mirror circuit with the first transistor; a resistor connected to the gate of the second transistor; and a gate connected to the source of the second transistor. A constant voltage power supply circuit comprising a trimming fuse.
上記電流生成回路は、
上記出力トランジスタの出力電流に比例した電流を生成して出力する第１のトランジスタと、
該第１のトランジスタから出力された電流に応じた電流を上記電流電圧変換回路に出力するカレントミラー回路とからなり、
上記動作状態切換回路は、
上記カレントミラー回路を構成する一方のトランジスタと並列に接続された第２のトランジスタと該第２のトランジスタに直列に接続されたトリミングヒューズからなる
ことを特徴とする定電圧電源回路。 The constant voltage power supply circuit according to claim 2,
The current generation circuit is
A first transistor that generates and outputs a current proportional to the output current of the output transistor;
A current mirror circuit that outputs a current corresponding to the current output from the first transistor to the current-voltage conversion circuit;
The operation state switching circuit is
A constant voltage power supply circuit comprising: a second transistor connected in parallel with one of the transistors constituting the current mirror circuit; and a trimming fuse connected in series with the second transistor.
上記電流電圧変換回路は、
上記電流生成回路から出力された比例電流により電圧降下を発生させる、トリミングにより抵抗値が可変な抵抗と、
該抵抗で発生した電圧降下に応じて上記出力トランジスタの入力電圧を変化させるトランジスタとを具備し、
上記抵抗のトリミング操作により、上記過電流保護回路が動作する出力電流の電流値を、予め定められた公差幅の範囲内に収まるよう微調整する
ことを特徴とする定電圧電源回路。 A constant voltage power supply circuit according to any one of claims 2 to 6,
The current-voltage conversion circuit is
A resistor whose resistance value is variable by trimming, which generates a voltage drop by the proportional current output from the current generation circuit,
A transistor that changes the input voltage of the output transistor according to a voltage drop generated by the resistor,
A constant voltage power supply circuit characterized by finely adjusting a current value of an output current at which the overcurrent protection circuit operates to fall within a predetermined tolerance range by trimming the resistor.
上記出力トランジスタはＰＭＯＳトランジスタからなり、
上記電流生成回路は、
上記出力トランジスタの出力電流に比例した電流を生成して出力する第１のＰＭＯＳトランジスタと、
該第１のＰＭＯＳトランジスタのソースと接地間に、該第１のＰＭＯＳトランジスタのソースから接地に向け順に直列接続された、トリミングにより抵抗値可変な第１，第２，第３の抵抗と、
該第１の抵抗と上記第１のＰＭＯＳトランジスタのソースとの接続点にゲートが接続され、該第１のＰＭＯＳトランジスタから出力された電流に応じた電流を上記電流電圧変換回路に出力する第１のＮＭＯＳトランジスタと、
上記第１，第２の抵抗との接続点にドレインが接続され、ソースは接地され、ゲートが、出力電圧検出用に上記出力トランジスタの出力端子にそれぞれ直列接続された第１，第２の抵抗の接続点に接続され、上記出力トランジスタの出力端子の電圧が予め定められた第１の閾値まで低下するとオフとなる第２のＮＭＯＳトランジスタと、
上記第２，第３の抵抗との接続点にドレインが接続され、ソースは接地され、ゲートが、上記出力トランジスタの出力端子に接続され、該出力端子の電圧値が上記第１の閾値よりも低い第２の閾値を超えるとオフとなる第３のＮＭＯＳトランジスタと
を有し、
上記出力トランジスタの出力端子の電圧が予め定められた第１の閾値まで低下するまでは上記第２，第３のＮＭＯＳトランジスタをオンして、上記第１のＮＭＯＳトランジスタのドレインを上記第１の抵抗を介して接地し、
上記動作状態切換回路として、
上記第１のＰＭＯＳトランジスタとカレントミラー回路を構成するよう接続された第２のＰＭＯＳトランジスタと、該第２のＰＭＯＳトランジスタに直列に接続されたトリミングヒューズとを設けた
ことを特徴とする定電圧電源回路。 The constant voltage power supply circuit according to claim 2,
The output transistor is a PMOS transistor,
The current generation circuit is
A first PMOS transistor that generates and outputs a current proportional to the output current of the output transistor;
A first resistor, a second resistor and a third resistor, which are connected in series in order from the source of the first PMOS transistor to the ground, between the source of the first PMOS transistor and the ground;
A gate is connected to a connection point between the first resistor and the source of the first PMOS transistor, and a current corresponding to the current output from the first PMOS transistor is output to the current-voltage conversion circuit. NMOS transistors of
A drain is connected to a connection point with the first and second resistors, a source is grounded, and a gate is connected in series to an output terminal of the output transistor for detecting an output voltage, respectively. A second NMOS transistor that is turned off when the voltage at the output terminal of the output transistor drops to a predetermined first threshold,
The drain is connected to the connection point with the second and third resistors, the source is grounded, the gate is connected to the output terminal of the output transistor, and the voltage value of the output terminal is higher than the first threshold value. A third NMOS transistor that turns off when a low second threshold is exceeded,
The second and third NMOS transistors are turned on until the voltage at the output terminal of the output transistor drops to a predetermined first threshold, and the drain of the first NMOS transistor is connected to the first resistor. Through the ground,
As the operation state switching circuit,
A constant voltage power supply comprising: a second PMOS transistor connected to form a current mirror circuit with the first PMOS transistor; and a trimming fuse connected in series to the second PMOS transistor. circuit.
上記動作状態切換回路におけるトリミング前に上記出力トランジスタの出力電流を上記第２の制限電流値以下に制限する動作のテストを行い、
該テスト後に、上記動作状態切換回路におけるトリミングを行う
ことを特徴とする定電圧電源回路のテスト方法。 A test method for a constant voltage power supply circuit according to any one of claims 1 to 8,
Testing the operation of limiting the output current of the output transistor below the second limit current value before trimming in the operation state switching circuit;
A test method for a constant voltage power supply circuit, wherein trimming is performed in the operation state switching circuit after the test.
上記動作状態切換回路におけるトリミング前に上記出力トランジスタの出力電流を上記第２の制限電流値以下に制限する動作のテストを行うと共に、
該テスト時に、上記電流電圧変換回路におけるトリミング抵抗のトリミングによる上記過電流保護回路が動作する出力電流の電流値の微調整を行い、
上記テスト後に、上記動作状態切換回路におけるトリミングを行う
ことを特徴とする定電圧電源回路のテスト方法。 A test method for a constant voltage power supply circuit according to claim 7,
A test of an operation for limiting the output current of the output transistor to the second limit current value or less before trimming in the operation state switching circuit;
During the test, fine adjustment of the current value of the output current at which the overcurrent protection circuit operates by trimming the trimming resistor in the current-voltage conversion circuit,
A test method for a constant voltage power supply circuit, wherein trimming is performed in the operation state switching circuit after the test.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007044960A JP2008210078A (en) | 2007-02-26 | 2007-02-26 | Constant voltage power supply circuit, test method thereof and electronic equipment using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007044960A JP2008210078A (en) | 2007-02-26 | 2007-02-26 | Constant voltage power supply circuit, test method thereof and electronic equipment using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008210078A true JP2008210078A (en) | 2008-09-11 |
Family
ID=39786336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007044960A Withdrawn JP2008210078A (en) | 2007-02-26 | 2007-02-26 | Constant voltage power supply circuit, test method thereof and electronic equipment using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008210078A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014026457A (en) * | 2012-07-26 | 2014-02-06 | Seiko Instruments Inc | Voltage regulator |
| CN104181966A (en) * | 2013-05-23 | 2014-12-03 | 精工电子有限公司 | Voltage regulator |
| JP2017011089A (en) * | 2015-06-22 | 2017-01-12 | ラピスセミコンダクタ株式会社 | Semiconductor device and method of controlling internal circuit |
| JP2019057733A (en) * | 2018-12-26 | 2019-04-11 | ラピスセミコンダクタ株式会社 | Semiconductor device and control apparatus |
-
2007
- 2007-02-26 JP JP2007044960A patent/JP2008210078A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014026457A (en) * | 2012-07-26 | 2014-02-06 | Seiko Instruments Inc | Voltage regulator |
| CN104181966A (en) * | 2013-05-23 | 2014-12-03 | 精工电子有限公司 | Voltage regulator |
| JP2017011089A (en) * | 2015-06-22 | 2017-01-12 | ラピスセミコンダクタ株式会社 | Semiconductor device and method of controlling internal circuit |
| JP2019057733A (en) * | 2018-12-26 | 2019-04-11 | ラピスセミコンダクタ株式会社 | Semiconductor device and control apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4740771B2 (en) | Voltage dividing circuit, constant voltage circuit and voltage detecting circuit using the voltage dividing circuit, and voltage dividing circuit trimming method | |
| US7106107B2 (en) | Reliability comparator with hysteresis | |
| KR20130112307A (en) | Tunable capacitor | |
| US20090085788A1 (en) | Multi-input operational amplifier circuit, digital/analog converter using same, and driver for display device using same | |
| KR20060094890A (en) | Self-bypassing voltage level translator circuit | |
| US7382117B2 (en) | Delay circuit and test apparatus using delay element and buffer | |
| JP2006352034A (en) | Fuse circuit and electronic circuit | |
| TWI428725B (en) | Differential reference voltage generator | |
| CN108075750B (en) | Current clamp circuit | |
| JP6498503B2 (en) | Current detection circuit | |
| JP2008210078A (en) | Constant voltage power supply circuit, test method thereof and electronic equipment using the same | |
| CN108693916B (en) | Overcurrent protection circuit and voltage regulator | |
| JP4629112B2 (en) | Voltage generator with current limit and semiconductor test equipment | |
| CN107666311B (en) | Level shift circuit for high voltage application | |
| JP2013152181A (en) | Current detection circuit | |
| JP2010183455A (en) | Semiconductor device | |
| JP2010074587A (en) | Voltage comparator | |
| JP4876254B2 (en) | Circuit equipment | |
| JP5976565B2 (en) | Electronic component inspection equipment | |
| JP2013130937A (en) | Constant voltage circuit and electronic equipment | |
| JP2017225049A (en) | Semiconductor physical quantity sensor device | |
| KR20100125702A (en) | Semiconductor device with voltage regulator | |
| JP2008102094A (en) | Voltage monitoring method and its device | |
| JP4530878B2 (en) | Voltage comparator, overcurrent detection circuit using the same, and semiconductor device | |
| JP2008199248A (en) | Semiconductor integrated circuit device, and defect detecting method for the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091201 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110525 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110602 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111012 |