JP2008205659A - Solid-state imaging device - Google Patents

Solid-state imaging device Download PDF

Info

Publication number
JP2008205659A
JP2008205659A JP2007037247A JP2007037247A JP2008205659A JP 2008205659 A JP2008205659 A JP 2008205659A JP 2007037247 A JP2007037247 A JP 2007037247A JP 2007037247 A JP2007037247 A JP 2007037247A JP 2008205659 A JP2008205659 A JP 2008205659A
Authority
JP
Japan
Prior art keywords
reset
signal line
horizontal signal
reset potential
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007037247A
Other languages
Japanese (ja)
Inventor
Toru Shima
徹 島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2007037247A priority Critical patent/JP2008205659A/en
Publication of JP2008205659A publication Critical patent/JP2008205659A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce noise superposed on a signal for a difference of a second horizontal signal line when first and the second horizontal signal lines are reset. <P>SOLUTION: A solid-state imaging device is equipped with: a plurality of pixels 1 which are arranged two-dimensionally; a first horizontal signal line 5S transmitting an optical signal including optical information having been photoelectrically converted by pixels 1; a second horizontal signal line 5N transmitting a signal for a difference including a noise component to be subtracted from the above optical signal; a first horizontal signal line reset transistor THS applying a reset potential to the first horizontal signal line 5S; and a second horizontal signal line reset transistor THN applying a reset potential to the second horizontal signal line 5N. Reset potential wiring 30S leading the reset potential to the first horizontal signal line reset transistor THS and reset potential wiring 30N leading the reset potential to the second horizontal signal line reset transistor THN are separately wired. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、固体撮像素子に関するものである。   The present invention relates to a solid-state imaging device.

一般的に、ＭＯＳ型等のＸＹアドレス型などの固体撮像素子の画像信号出力期間においては、画素からの信号出力が垂直信号線を通じて蓄積容量に保持される垂直転送期間と、蓄積容量に保持した信号を順次読み出しラインである水平信号線へ出力する水平走査期間とにより、２次元の画像信号を外部に出力する方法が、知られている。   In general, in an image signal output period of a solid-state imaging device such as an XY address type such as a MOS type, a vertical transfer period in which signal output from a pixel is held in a storage capacitor through a vertical signal line, and a storage capacitor There is known a method of outputting a two-dimensional image signal to the outside by a horizontal scanning period in which signals are sequentially output to a horizontal signal line as a readout line.

このような固体撮像素子は、前記画素で光電変換された光情報を含む光信号を伝送する第１の水平信号線と、前記光信号から差し引くべきノイズ成分を含む差分用信号（いわゆる暗信号など）を伝送する第２の水平信号線と、前記第１の水平信号線にリセット電位を与える第１の水平信号線リセットトランジスタ部と、前記第２の水平信号線に前記リセット電位を与える第２の水平信号線リセット部と、前記第１及び第２の水平信号線リセット部に前記リセット電位を導くリセット電位配線と、を備えている。第１及び第２の水平信号線リセット部は通常は同時に作動され、第１及び第２の水平信号線には同時にリセット電位が与えられる。   Such a solid-state imaging device includes a first horizontal signal line for transmitting an optical signal including optical information photoelectrically converted by the pixel, and a differential signal including a noise component to be subtracted from the optical signal (a so-called dark signal or the like). ) Transmitting a second horizontal signal line, a first horizontal signal line reset transistor section for applying a reset potential to the first horizontal signal line, and a second for applying the reset potential to the second horizontal signal line. Horizontal signal line reset unit, and a reset potential wiring for guiding the reset potential to the first and second horizontal signal line reset units. The first and second horizontal signal line reset units are normally operated simultaneously, and a reset potential is simultaneously applied to the first and second horizontal signal lines.

そして、このような固体撮像素子としては、第１の水平信号線の光信号と第２の水平信号線の差分用信号との差分を当該固体撮像素子内に設けられた差動アンプ等でとって、その差分信号を外部へ出力するものと、前記光信号と前記差分用信号とをそれぞれ並列的に当該固体撮像素子の外部へ出力して、外部回路等にて両信号の差分をとるものとが、知られている。前者の例として、下記特許文献１に開示された固体撮像素子を挙げることができる。   As such a solid-state imaging device, the difference between the optical signal of the first horizontal signal line and the difference signal of the second horizontal signal line is obtained by a differential amplifier or the like provided in the solid-state imaging device. The difference signal is output to the outside, and the optical signal and the difference signal are output in parallel to the outside of the solid-state imaging device, and the difference between the two signals is obtained by an external circuit or the like. Is known. As an example of the former, the solid-state image sensor disclosed in Patent Document 1 below can be cited.

前述したような第１及び第２の水平信号線並びに第１及び第２の水平信号線リセット部を備えた従来の固体撮像素子（以下、単に「従来の固体撮像素子」という。）では、外部から単一の外部接続用端子に前記リセット電位が供給され、前記リセット電位配線は、前記単一の外部接続用端子に接続された共通配線部と、前記共通配線部から分岐し前記第１の水平信号線リセット部に接続された第１の個別配線部と、前記共通配線部から分岐し前記第２の水平信号線リセット部に接続された第２の個別配線部とから構成されている。すなわち、第１の水平信号線リセット部に対するリセット電位配線と、第２の水平信号線リセット部に対するリセット電位配線とが、部分的に共通化されている。
特開平９−４６５９６号公報 In the conventional solid-state imaging device (hereinafter, simply referred to as “conventional solid-state imaging device”) provided with the first and second horizontal signal lines and the first and second horizontal signal line resetting units as described above, it is external. The reset potential is supplied from a single external connection terminal to the single external connection terminal, and the reset potential wiring branches from the common wiring section connected to the single external connection terminal and the first external connection terminal. A first individual wiring unit connected to the horizontal signal line reset unit and a second individual wiring unit branched from the common wiring unit and connected to the second horizontal signal line reset unit. That is, the reset potential wiring for the first horizontal signal line reset unit and the reset potential wiring for the second horizontal signal line reset unit are partially shared.
JP-A-9-46596

しかしながら、前記従来の固体撮像素子では、第１及び第２の水平信号線をリセットする際に、第１の水平信号線（光信号を伝送する水平信号線）の電圧が、導通状態となった第１及び第２の水平信号線リセット部を経由して、一時的に、第２の信号線の差分用信号に重畳してしまう。   However, in the conventional solid-state imaging device, when the first and second horizontal signal lines are reset, the voltage of the first horizontal signal line (horizontal signal line for transmitting an optical signal) becomes conductive. Through the first and second horizontal signal line reset sections, the signal is temporarily superimposed on the difference signal on the second signal line.

本発明者の研究の結果、その原因は次の通りであることが判明した。前記従来の固体撮像素子では、前述したように、第１の水平信号線リセット部に対するリセット電位配線と、第２の水平信号線リセット部に対するリセット電位配線とが、部分的に共通化されている。そのため、第１の水平信号線の光信号の信号電位がリセット電位と異なる場合、水平信号線リセット期間中に一時的にリセット電圧でないノイズ電圧を発生する。このノイズ電圧が、導通状態となった第１及び第２の水平信号線リセット部を通じて、第２の水平信号線側にも重畳されるのである。   As a result of the inventor's research, it has been found that the cause is as follows. In the conventional solid-state imaging device, as described above, the reset potential wiring for the first horizontal signal line reset unit and the reset potential wiring for the second horizontal signal line reset unit are partially shared. . Therefore, when the signal potential of the optical signal of the first horizontal signal line is different from the reset potential, a noise voltage that is not a reset voltage is temporarily generated during the horizontal signal line reset period. This noise voltage is also superimposed on the second horizontal signal line side through the first and second horizontal signal line reset units that are in the conductive state.

このように、前記従来の固体撮像素子では、第１及び第２の水平信号線のリセット時に一時的に第２の水平信号線の差分用信号にノイズ電圧が重畳してしまい、第２の水平信号線側においてもリセット時に本来必要のない光信号の影響を受けてしまう。その結果、前記従来の固体撮像素子では、第１の水平信号線の光信号と第１の水平信号線の差分用信号との差分をとって得た信号が真の光情報を示す精度が、低下していた。   As described above, in the conventional solid-state imaging device, when the first and second horizontal signal lines are reset, the noise voltage is temporarily superimposed on the difference signal of the second horizontal signal line, and the second horizontal signal line The signal line side is also affected by an optical signal that is not necessary at the time of resetting. As a result, in the conventional solid-state imaging device, the accuracy in which the signal obtained by taking the difference between the optical signal of the first horizontal signal line and the difference signal of the first horizontal signal line indicates true optical information, It was falling.

本発明は、このような事情に鑑みてなされたもので、第１及び第２の水平信号線のリセット時に第２の水平信号線の差分用信号に重畳されるノイズを低減することができ、これにより一層正確に光情報を示す信号を得ることができる固体撮像素子を提供することを目的とする。   The present invention has been made in view of such circumstances, and can reduce noise superimposed on the difference signal of the second horizontal signal line when the first and second horizontal signal lines are reset. Accordingly, an object of the present invention is to provide a solid-state imaging device capable of obtaining a signal indicating optical information more accurately.

前記課題を解決するため、本発明の第１の態様による固体撮像素子は、２次元に配置され入射光を光電変換する複数の画素と、前記画素で光電変換された光情報を含む光信号を伝送する第１の水平信号線と、前記光信号から差し引くべきノイズ成分を含む差分用信号を伝送する第２の水平信号線と、前記第１の水平信号線にリセット電位を与える第１の水平信号線リセット部と、前記第２の水平信号線に前記リセット電位を与える第２の水平信号線リセット部と、前記第１の水平信号線リセット部へ前記リセット電位を導く第１のリセット電位配線と、前記第２の水平信号線リセット部へ前記リセット電位を導く第２のリセット電位配線と、を備え、前記第１のリセット電位配線と前記第２のリセット電位配線とが、別々に配線されたものである。   In order to solve the above problems, a solid-state imaging device according to the first aspect of the present invention includes a plurality of pixels that are two-dimensionally arranged to photoelectrically convert incident light, and an optical signal that includes optical information photoelectrically converted by the pixels. A first horizontal signal line for transmission, a second horizontal signal line for transmitting a differential signal including a noise component to be subtracted from the optical signal, and a first horizontal signal for applying a reset potential to the first horizontal signal line. A signal line reset unit; a second horizontal signal line reset unit that applies the reset potential to the second horizontal signal line; and a first reset potential wiring that guides the reset potential to the first horizontal signal line reset unit. And a second reset potential wiring for guiding the reset potential to the second horizontal signal line reset unit, wherein the first reset potential wiring and the second reset potential wiring are separately wired. With That.

本発明の第２の態様による固体撮像素子は、前記第１の態様において、外部から前記第１のリセット電位配線に前記リセット電位を供給するための外部接続用端子と、外部から前記第２のリセット電位配線に前記リセット電位を供給するための外部接続用端子とが、同じ端子で兼用されたものである。   According to a second aspect of the present invention, the solid-state imaging device according to the first aspect includes an external connection terminal for supplying the reset potential to the first reset potential wiring from the outside, and the second connection from the outside. The external connection terminal for supplying the reset potential to the reset potential wiring is also used as the same terminal.

本発明の第３の態様による固体撮像素子は、前記第１の態様において、外部から前記第１のリセット電位配線に前記リセット電位を供給するための外部接続用端子と、外部から前記第２のリセット電位配線に前記リセット電位を供給するための外部接続用端子とが、別々に設けられたものである。   According to a third aspect of the present invention, there is provided a solid-state imaging device according to the first aspect, wherein an external connection terminal for supplying the reset potential to the first reset potential wiring from the outside, and the second connection from the outside. An external connection terminal for supplying the reset potential to the reset potential wiring is provided separately.

本発明の第４の態様による固体撮像素子は、前記第１及び第２のリセット電位配線のうちのいずれか一方又は両方に、ノイズ低減用容量が実装されたものである。   In the solid-state imaging device according to the fourth aspect of the present invention, a noise reduction capacitor is mounted on one or both of the first and second reset potential wirings.

本発明によれば、第１及び第２の水平信号線のリセット時に第２の水平信号線の差分用信号に重畳されるノイズを低減することができ、これにより一層正確に光情報を示す信号を得ることができる固体撮像素子を提供することができる。   According to the present invention, it is possible to reduce the noise superimposed on the difference signal of the second horizontal signal line when the first and second horizontal signal lines are reset, thereby more accurately indicating the optical information. Can be provided.

以下、本発明による固体撮像素子について、図面を参照して説明する。   Hereinafter, a solid-state imaging device according to the present invention will be described with reference to the drawings.

［第１の実施の形態］   [First Embodiment]

図１は、本発明の第１の実施の形態による固体撮像素子の概略構成を示す回路図である。   FIG. 1 is a circuit diagram showing a schematic configuration of a solid-state imaging device according to the first embodiment of the present invention.

図１に示すように、本実施の形態による固体撮像素子は、２次元に配置され入射光を光電変換する複数の画素１と、垂直走査回路２と、水平走査回路３と、画素１の各列ごとに設けられた垂直信号線４と、画素１で光電変換された光情報を含む光信号を伝送する第１の水平信号線５Ｓと、前記光信号から差し引くべきノイズ成分を含む差分用信号としてのいわゆる暗信号を伝送する第２の水平信号線５Ｎと、を備えている。図示の例では、画素１は４×４個とされているが、勿論、その数は限定されるものではない。   As shown in FIG. 1, the solid-state imaging device according to the present embodiment includes a plurality of pixels 1 that are two-dimensionally arranged to photoelectrically convert incident light, a vertical scanning circuit 2, a horizontal scanning circuit 3, and a pixel 1. A vertical signal line 4 provided for each column, a first horizontal signal line 5S for transmitting an optical signal including optical information photoelectrically converted by the pixel 1, and a differential signal including a noise component to be subtracted from the optical signal And a second horizontal signal line 5N for transmitting a so-called dark signal. In the illustrated example, the number of pixels 1 is 4 × 4, but of course the number is not limited.

本実施の形態では、各画素１は、フォトダイオード１１と、リセットトランジスタ１２と、画素アンプ１３と、選択トランジスタ１４とを有し、図１に示すように接続されている。画素１のリセットトランジスタ１２のゲートは、行毎に共通に接続され、そこに垂直走査回路２から制御信号Ｒ１〜Ｒ４が供給される。また、画素１の選択トランジスタ１４のゲートは、行毎に共通に接続され、そこに垂直走査回路２から制御信号Ｌ１〜Ｌ４が供給される。なお、図１において、ＶＣＣは電源である。各垂直信号線４には、後述するタイミングで、画素１から光信号及び暗信号が出力される。   In the present embodiment, each pixel 1 includes a photodiode 11, a reset transistor 12, a pixel amplifier 13, and a selection transistor 14, which are connected as shown in FIG. The gates of the reset transistors 12 of the pixels 1 are commonly connected to each row, and control signals R1 to R4 are supplied from the vertical scanning circuit 2 thereto. Further, the gates of the selection transistors 14 of the pixels 1 are commonly connected to each row, and control signals L1 to L4 are supplied from the vertical scanning circuit 2 thereto. In FIG. 1, VCC is a power source. An optical signal and a dark signal are output from the pixel 1 to each vertical signal line 4 at a timing described later.

また、本実施の形態による固体撮像素子は、画素１の各列に対応して、前記光信号を蓄積する光信号蓄積容量ＣＴＳ、前記暗信号を蓄積する暗信号蓄積容量ＣＴＮ、光信号垂直転送トランジスタＱＴＳ、暗信号垂直転送トランジスタＱＴＮ、光信号水平転送トランジスタＱＨＳ、及び、暗信号水平転送トランジスタＱＨＮを有している。   Further, the solid-state imaging device according to the present embodiment corresponds to each column of the pixels 1, the optical signal storage capacitor CTS for storing the optical signal, the dark signal storage capacitor CTN for storing the dark signal, and the optical signal vertical transfer. It has a transistor QTS, a dark signal vertical transfer transistor QTN, an optical signal horizontal transfer transistor QHS, and a dark signal horizontal transfer transistor QHN.

各光信号垂直転送トランジスタＱＴＳのゲートは共通に接続され、そこには外部から制御信号ＣＳが供給される。制御信号ＣＳに応じて光信号垂直転送トランジスタＱＴＳがオンすると、垂直信号線４の光信号が、対応する光信号蓄積容量ＣＴＳに蓄積される。各暗信号垂直転送トランジスタＱＴＮのゲートは共通に接続され、そこには外部から制御信号ＣＮが供給される。制御信号ＣＮに応じて暗信号垂直転送トランジスタＱＴＮがオンすると、垂直信号線４の暗信号が、対応する暗信号蓄積容量ＣＴＮに蓄積される。   The gates of the optical signal vertical transfer transistors QTS are connected in common, and a control signal CS is supplied from the outside. When the optical signal vertical transfer transistor QTS is turned on according to the control signal CS, the optical signal of the vertical signal line 4 is accumulated in the corresponding optical signal storage capacitor CTS. The gates of the dark signal vertical transfer transistors QTN are connected in common, and a control signal CN is supplied from the outside. When the dark signal vertical transfer transistor QTN is turned on according to the control signal CN, the dark signal of the vertical signal line 4 is accumulated in the corresponding dark signal storage capacitor CTN.

各列毎に、光信号水平転送トランジスタＱＨＳのゲート及び暗信号水平転送トランジスタＱＨＮのゲートが共通に接続され、そこには水平走査回路３から制御信号Ｃ１〜Ｃ４が供給される。制御信号Ｃ１〜Ｃ４に応じて、各列の水平転送トランジスタＱＨＳ，ＱＨＮがオンすると、対応する列の光信号蓄積容量ＣＴＳ及び暗信号蓄積容量ＣＴＮにそれぞれ蓄積されていた光信号及び暗信号が、第１の水平信号線５Ｓ及び第２の水平信号線５Ｎにそれぞれ出力される。第１の水平信号線５Ｓに出力された光信号は、出力アンプ１５Ｓで増幅された後、出力Ｓとして外部接続用端子２１から外部に出力される。第２の水平信号線５Ｎに出力された暗信号は、出力アンプ１５Ｎで増幅された後、出力Ｎとして外部接続用端子２２から外部に出力される。   For each column, the gate of the optical signal horizontal transfer transistor QHS and the gate of the dark signal horizontal transfer transistor QHN are connected in common, and control signals C1 to C4 are supplied from the horizontal scanning circuit 3 thereto. When the horizontal transfer transistors QHS and QHN of each column are turned on according to the control signals C1 to C4, the optical signal and the dark signal stored in the optical signal storage capacitor CTS and the dark signal storage capacitor CTN of the corresponding column respectively. The signals are output to the first horizontal signal line 5S and the second horizontal signal line 5N, respectively. The optical signal output to the first horizontal signal line 5S is amplified by the output amplifier 15S and then output to the outside as the output S from the external connection terminal 21. The dark signal output to the second horizontal signal line 5N is amplified by the output amplifier 15N and then output from the external connection terminal 22 to the outside as the output N.

本実施の形態による固体撮像素子は、第１の水平信号線５Ｓをリセットする第１の水平信号線リセットトランジスタＴＨＳと、第２の水平信号線５Ｎをリセットする第２の水平信号線リセットトランジスタＴＨＮと、外部からリセット電位Ｖ＿ＲＥＳＥＴが供給される単一の外部接続用端子２３とを、更に備えている。第１及び第２の水平信号線リセットトランジスタＴＨＳ，ＴＨＮのゲートは共通に接続され、そこには外部から外部接続用端子２４を介して制御信号ＲＥＳＥＴ＿Ｈが供給される。   The solid-state imaging device according to the present embodiment includes a first horizontal signal line reset transistor THS that resets the first horizontal signal line 5S and a second horizontal signal line reset transistor THN that resets the second horizontal signal line 5N. And a single external connection terminal 23 to which the reset potential V_RESET is supplied from the outside. The gates of the first and second horizontal signal line reset transistors THS and THN are connected in common, and a control signal RESET_H is supplied from the outside through the external connection terminal 24.

そして、本実施の形態では、外部接続用端子２３に接続されリセット電位Ｖ＿ＲＥＳＥＴを第１の水平信号線リセットトランジスタＴＨＳに導く第１のリセット電位配線３０Ｓと、外部接続用端子２３に接続されリセット電位Ｖ＿ＲＥＳＥＴを第２の水平信号線リセットトランジスタＴＨＮに導く第２のリセット電位配線３０Ｎとが、別々に配線されている。   In this embodiment, the first reset potential wiring 30S that is connected to the external connection terminal 23 and guides the reset potential V_RESET to the first horizontal signal line reset transistor THS, and the external connection terminal 23 is connected to the reset potential. A second reset potential wiring 30N that guides V_RESET to the second horizontal signal line reset transistor THN is wired separately.

制御信号ＲＥＳＥＴ＿Ｈに応じて第１及び第２の水平信号線リセットトランジスタＴＨＳ，ＴＨＮがオンすると、第１の水平信号線リセットトランジスタＴＨＳを介して第１の水平信号線５Ｓにリセット電位Ｖ＿ＲＥＳＥＴが印加されて第１の水平信号線５Ｓがリセットされるとともに、第２の水平信号線リセットトランジスタＴＨＮを介して第２の水平信号線５Ｎにリセット電位Ｖ＿ＲＥＳＥＴが印加されて第２の水平信号線５Ｎがリセットされる。   When the first and second horizontal signal line reset transistors THS and THN are turned on in response to the control signal RESET_H, the reset potential V_RESET is applied to the first horizontal signal line 5S via the first horizontal signal line reset transistor THS. As a result, the first horizontal signal line 5S is reset, and the reset signal V_RESET is applied to the second horizontal signal line 5N via the second horizontal signal line reset transistor THN to reset the second horizontal signal line 5N. Is done.

図２は、本実施の形態による固体撮像素子の動作の一例を示すタイミングチャートである。本実施の形態による固体撮像素子では、機械式シャッタによるある露光時間の経過の後、１行目の画素１の読み出し期間Ｔ１、２行目の画素１の読み出し期間Ｔ２、３行目の画素１の読み出し期間Ｔ３、及び、４行目の画素１の読み出し期間が順次行われる。なお、以下の説明では、対応する制御信号がハイのときに、対応するトランジスタがオンするものとする。   FIG. 2 is a timing chart showing an example of the operation of the solid-state imaging device according to the present embodiment. In the solid-state imaging device according to the present embodiment, after a certain exposure time elapses due to the mechanical shutter, the readout period T1 of the first pixel 1, the readout period T2 of the first pixel 1, and the third pixel 1 The readout period T3 and the readout period of the pixels 1 in the fourth row are sequentially performed. In the following description, it is assumed that the corresponding transistor is turned on when the corresponding control signal is high.

１行目の画素１の読み出し期間Ｔ１では、制御信号Ｌ１がハイにされ、１行目の画素１の選択トランジスタ１４がオンにされる。この期間Ｔ１において、まず、期間Ｔ１１だけ、制御信号ＣＳがハイにされて光信号垂直転送トランジスタＱＴＳがオンにされ、１行目の各画素１からの光信号が、対応する光信号蓄積容量ＣＴＳに蓄積される。次に、期間Ｔ１２において、制御信号Ｒ１がハイにされて１行目の画素１のリセットトランジスタ１２がオンにされ、フォトダイオード１１がリセットされる。その後、期間Ｔ１３において、制御信号ＣＮがハイにされて暗信号垂直転送トランジスタＱＴＮがオンされ、１行目の各画素１からの暗信号が、対応する暗信号蓄積容量ＣＴＮに蓄積される。   In the readout period T1 of the pixel 1 in the first row, the control signal L1 is set high, and the selection transistor 14 of the pixel 1 in the first row is turned on. In this period T1, first, only in the period T11, the control signal CS is set high to turn on the optical signal vertical transfer transistor QTS, and the optical signal from each pixel 1 in the first row is changed to the corresponding optical signal storage capacitor CTS. Accumulated in. Next, in the period T12, the control signal R1 is set high, the reset transistor 12 of the pixel 1 in the first row is turned on, and the photodiode 11 is reset. Thereafter, in the period T13, the control signal CN is set high to turn on the dark signal vertical transfer transistor QTN, and the dark signal from each pixel 1 in the first row is stored in the corresponding dark signal storage capacitor CTN.

次いで、期間Ｔ１４において、制御信号Ｃ１がハイにされて１列目の水平転送トランジスタＱＨＳ，ＱＨＮがオンにされ、１列目の蓄積容量ＣＴＳ，ＣＴＮにそれぞれ蓄積されていた第１行第１列の画素１の光信号及び暗信号がそれぞれ第１及び第２の水平信号線５Ｓ，５Ｎに転送され、これらの光信号及び暗信号が、出力アンプ１５Ｓ，１５Ｎ及び外部接続用端子２１，２２を経て、それぞれ出力Ｓ，Ｎとして外部へ出力される。その後、期間Ｔ１５において、制御信号Ｃ２がハイにされ、同様の動作によって、２列目の蓄積容量ＣＴＳ，ＣＴＮにそれぞれ蓄積されていた第１行第２列の画素１の光信号及び暗信号が、水平信号線５Ｓ，５Ｎ、出力アンプ１５Ｓ，１５Ｎ及び外部接続用端子２１，２２を経て、それぞれ出力Ｓ，Ｎとして外部へ出力される。引き続いて、期間Ｔ１６において、制御信号Ｃ３がハイされ、同様の動作によって、３列目の蓄積容量ＣＴＳ，ＣＴＮにそれぞれ蓄積されていた第１行第３列の画素１の光信号及び暗信号が、第１及び第２の水平信号線５Ｓ，５Ｎ、出力アンプ１５Ｓ，１５Ｎ及び外部接続用端子２１，２２を経て、それぞれ出力Ｓ，Ｎとして外部へ出力される。更に、期間Ｔ１７において、制御信号Ｃ４がハイされ、同様の動作によって、４列目の蓄積容量ＣＴＳ，ＣＴＮにそれぞれ蓄積されていた第１行第４列の画素１の光信号及び暗信号が、第１及び第２の水平信号線５Ｓ，５Ｎ、出力アンプ１５Ｓ，１５Ｎ及び外部接続用端子２１，２２を経て、それぞれ出力Ｓ，Ｎとして外部へ出力される。   Next, in the period T14, the control signal C1 is set high to turn on the horizontal transfer transistors QHS and QHN in the first column, and the first row and first column stored in the storage capacitors CTS and CTN in the first column, respectively. The light signal and dark signal of the pixel 1 are transferred to the first and second horizontal signal lines 5S and 5N, respectively, and these light signal and dark signal pass through the output amplifiers 15S and 15N and the external connection terminals 21 and 22, respectively. Then, they are output to the outside as outputs S and N, respectively. Thereafter, in the period T15, the control signal C2 is set high, and the optical signal and the dark signal of the pixel 1 in the first row and the second column respectively stored in the storage capacitors CTS and CTN in the second column by the same operation. The signals are output to the outside as outputs S and N through the horizontal signal lines 5S and 5N, the output amplifiers 15S and 15N, and the external connection terminals 21 and 22, respectively. Subsequently, in the period T16, the control signal C3 is made high, and the optical signal and the dark signal of the pixel 1 in the first row and the third column respectively stored in the storage capacitors CTS and CTN in the third column are obtained by the same operation. The first and second horizontal signal lines 5S and 5N, the output amplifiers 15S and 15N, and the external connection terminals 21 and 22 are output to the outside as outputs S and N, respectively. Further, in the period T17, the control signal C4 is set high, and the optical signal and the dark signal of the pixel 1 in the first row and the fourth column respectively stored in the storage capacitors CTS and CTN in the fourth column by the same operation are as follows. The first and second horizontal signal lines 5S and 5N, output amplifiers 15S and 15N, and external connection terminals 21 and 22 are output to the outside as outputs S and N, respectively.

外部接続用端子２１から出力された出力Ｓと外部接続用端子２２から出力された出力Ｎとは、外部回路（図示せず）で差分がとられ、これにより、光信号を正確に示す信号が得られる。   A difference between the output S output from the external connection terminal 21 and the output N output from the external connection terminal 22 is obtained by an external circuit (not shown), whereby a signal indicating the optical signal accurately is obtained. can get.

なお、図２では省略しているが、期間Ｔ１３の前の所定期間、期間Ｔ１４の終了時点から期間Ｔ１５の開始時点までの期間、期間Ｔ１５の終了時点から期間Ｔ１６の開始時点までの期間、期間Ｔ１６の終了時点から期間Ｔ１７の開始時点までの期間においては、制御信号ＲＥＳＥＴ＿Ｈがハイにされて水平信号線リセットトランジスタＴＨＳ，ＴＨＮがオンにされ、水平信号線５Ｓ，５Ｎにリセット電位Ｖ＿ＲＥＳＥＴが印加されることで、水平信号線５Ｓ，５Ｎがリセットされる。   Although omitted in FIG. 2, a predetermined period before the period T13, a period from the end of the period T14 to the start of the period T15, a period from the end of the period T15 to the start of the period T16, a period In the period from the end time of T16 to the start time of period T17, the control signal RESET_H is set high to turn on the horizontal signal line reset transistors THS and THN, and the reset potential V_RESET is applied to the horizontal signal lines 5S and 5N. As a result, the horizontal signal lines 5S and 5N are reset.

以上、１行目の画素１の読み出し期間Ｔ１の動作について説明したが、図２に示すように、２行目以降についても、１行目と同様の動作が行われる。   The operation in the readout period T1 of the pixel 1 in the first row has been described above. However, as shown in FIG. 2, the same operation as that in the first row is performed in the second and subsequent rows.

図３は、本実施の形態による固体撮像素子の制御信号ＲＥＳＥＴ＿Ｈ、出力Ｓ及び出力Ｎを示す波形図である。図３中の期間Ｔは、例えば、図２中の期間Ｔ１５の終了時点から期間Ｔ１６の終了時点までの期間に相当している。図３では、対応画素１からの光信号は明状態を示すものとしている。この波形図については、以下に説明する比較例と比較して説明する。   FIG. 3 is a waveform diagram showing the control signal RESET_H, the output S, and the output N of the solid-state imaging device according to the present embodiment. The period T in FIG. 3 corresponds to a period from the end point of the period T15 in FIG. 2 to the end point of the period T16, for example. In FIG. 3, the optical signal from the corresponding pixel 1 indicates a bright state. This waveform diagram will be described in comparison with a comparative example described below.

図４は、本実施の形態による固体撮像素子と比較される比較例による固体撮像素子の概略構成を示す回路図である。図４において、図１中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。図５は、この比較例による固体撮像素子の制御信号ＲＥＳＥＴ＿Ｈ、出力Ｓ及び出力Ｎを示す波形図であり、図３に対応している。図４に示す比較例は、従来の固体撮像素子に相当している。   FIG. 4 is a circuit diagram showing a schematic configuration of a solid-state image sensor according to a comparative example compared with the solid-state image sensor according to the present embodiment. 4, elements that are the same as or correspond to those in FIG. 1 are given the same reference numerals, and redundant descriptions thereof are omitted. FIG. 5 is a waveform diagram showing the control signal RESET_H, the output S, and the output N of the solid-state imaging device according to this comparative example, and corresponds to FIG. The comparative example shown in FIG. 4 corresponds to a conventional solid-state image sensor.

図１と図４との間には厳密な意味での回路図上の差異はなく、図１及び図４は配線レイアウト上の差異を回路図面に表現したものである。   There is no strict difference in the circuit diagram between FIG. 1 and FIG. 4, and FIG. 1 and FIG. 4 express the difference in the wiring layout in the circuit diagram.

図４に示す比較例が図１に示す本実施の形態と異なる所は、外部からリセット電位Ｖ＿ＲＥＳＥＴが供給される外部接続用端子２３から、第１及び第２の水平信号線リセットトランジスタＴＨＳ，ＴＨＮへの配線経路のみである。   The comparative example shown in FIG. 4 differs from the present embodiment shown in FIG. 1 in that the first and second horizontal signal line reset transistors THS and THN are connected from the external connection terminal 23 to which the reset potential V_RESET is supplied from the outside. It is only a wiring route to.

すなわち、図１に示す本実施の形態では、前述したように、外部接続用端子２３に接続されリセット電位Ｖ＿ＲＥＳＥＴを第１の水平信号線リセットトランジスタＴＨＳに導く第１のリセット電位配線３０Ｓと、外部接続用端子２３に接続されリセット電位Ｖ＿ＲＥＳＥＴを第２の水平信号線リセットトランジスタＴＨＮに導く第２のリセット電位配線３０Ｎとが、別々に配線されている。   That is, in the present embodiment shown in FIG. 1, as described above, the first reset potential wiring 30S connected to the external connection terminal 23 and leading the reset potential V_RESET to the first horizontal signal line reset transistor THS, and the external A second reset potential wiring 30N that is connected to the connection terminal 23 and guides the reset potential V_RESET to the second horizontal signal line reset transistor THN is wired separately.

これに対し、図４に示す比較例では、外部接続用端子２３に接続されリセット電位Ｖ＿ＲＥＳＥＴを第１及び第２の水平信号線リセットトランジスタＴＨＳ，ＴＨＮに導くリセット電位配線４０は、外部接続用端子２３に接続された共通配線部４０ａと、共通配線部４０ａから接続中点Ａで分岐し第１の水平信号線リセットトランジスタＴＨＳに接続された第１の個別配線部４０ｂと、共通配線部４０ａから接続中点Ａで分岐し第２の水平信号線リセットトランジスタＴＨＮに接続された第２の個別配線部４０ｃとから構成されている。すなわち、第１の水平信号線リセットトランジスタＴＨＳに対するリセット電位配線と、第２の水平信号線リセットトランジスタＴＨＮに対するリセット電位配線とが、部分的に共通化されている。   On the other hand, in the comparative example shown in FIG. 4, the reset potential wiring 40 that is connected to the external connection terminal 23 and guides the reset potential V_RESET to the first and second horizontal signal line reset transistors THS and THN has the external connection terminal. From the common wiring section 40a, the first individual wiring section 40b branched from the common wiring section 40a at the connection midpoint A and connected to the first horizontal signal line reset transistor THS, and the common wiring section 40a. The second individual wiring portion 40c is branched from the connection midpoint A and connected to the second horizontal signal line reset transistor THN. That is, the reset potential wiring for the first horizontal signal line reset transistor THS and the reset potential wiring for the second horizontal signal line reset transistor THN are partially shared.

図１に示す本実施の形態及び図４に示す比較例のいずれも、第１及び第２の水平信号線５Ｓ，５Ｎのリセット時において、第１の水平信号線５Ｓに読み出した光信号が暗状態であれば、第１の水平信号線５Ｓに明信号分の信号電荷は存在せず、第１の水平信号線５Ｓから外部接続用端子２３へのリセット電荷の出入りはなく、したがってリセット電圧が発生することはない。   In both of the present embodiment shown in FIG. 1 and the comparative example shown in FIG. 4, when the first and second horizontal signal lines 5S and 5N are reset, the optical signal read out to the first horizontal signal line 5S is dark. In this state, there is no signal charge for the bright signal on the first horizontal signal line 5S, and there is no reset charge from the first horizontal signal line 5S to the external connection terminal 23. It does not occur.

しかし、第１の水平信号線５Ｓに読み出した信号が明状態であると、第１及び第２の水平信号線５Ｓ，５Ｎのリセット時において、第１の水平信号線５Ｓの光信号の明状態に応じた電荷を、外部接続用端子２３を介してリセット電位Ｖ＿ＲＥＳＥＴの供給源に排出する必要が生じる。この排出の際に、第１の水平信号線リセットトランジスタＴＨＳから外部接続用端子２３へ至る経路の配線抵抗や、当該固体撮像素子の外部において外部接続用端子２３からリセット電位Ｖ＿ＲＥＳＥＴの供給源へ至る経路の配線抵抗などにより、電圧が発生する。   However, if the signal read out to the first horizontal signal line 5S is in a bright state, the light state of the optical signal on the first horizontal signal line 5S is reset when the first and second horizontal signal lines 5S and 5N are reset. It is necessary to discharge the electric charge according to the above to the supply source of the reset potential V_RESET through the external connection terminal 23. At the time of the discharge, the wiring resistance of the path from the first horizontal signal line reset transistor THS to the external connection terminal 23 or the external connection terminal 23 to the supply source of the reset potential V_RESET outside the solid-state imaging device. A voltage is generated by the wiring resistance of the path.

ここで、図４に示す比較例の場合には、接続中点Ａにおける電圧上昇が水平線リセットトランジスタＴＨＮを通して第２の水平信号線５Ｎにも伝播し、暗信号に相当する出力Ｎにおいても出力電圧の上昇が観測される。   Here, in the case of the comparative example shown in FIG. 4, the voltage rise at the connection midpoint A propagates to the second horizontal signal line 5N through the horizontal line reset transistor THN, and the output voltage also at the output N corresponding to the dark signal. An increase is observed.

この様子を図５に示す。明状態の光信号に相当する出力Ｓの立下り、すなわち水平信号線リセット用制御信号ＲＥＳＥＴ＿Ｈの立ち上がり部分において、暗信号に相当する出力Ｎにインパルス状のノイズが発生する。インパルス状の波形の振幅は、出力Ｓの振幅と、接続中点Ａから外部接続端子Ｖ＿ＲＥＳＥＴまでの配線抵抗値と、外部接続端子Ｖ＿ＲＥＳＥＴからリセット電位Ｖ＿ＲＥＳＥＴの供給源へ至る経路の配線抵抗値等によって決まる。このため、この比較例では、暗信号に相当する出力Ｎに重畳するインパルス状のノイズは比較的大きくなる。   This is shown in FIG. Impulse noise is generated at the output N corresponding to the dark signal at the falling edge of the output S corresponding to the light signal in the bright state, that is, at the rising portion of the horizontal signal line reset control signal RESET_H. The amplitude of the impulse waveform depends on the amplitude of the output S, the wiring resistance value from the connection middle point A to the external connection terminal V_RESET, the wiring resistance value of the path from the external connection terminal V_RESET to the supply source of the reset potential V_RESET, and the like Determined. For this reason, in this comparative example, the impulse noise superimposed on the output N corresponding to the dark signal is relatively large.

これに対し、図１に示す本実施の形態の場合には、第１及び第２のリセット電位配線３０Ｓ，３０Ｎが別々に配線されているので、外部接続用端子２３における電圧上昇が水平線リセットトランジスタＴＨＮを通して第２の水平信号線５Ｎにも伝播するに留まり、その電圧上昇は、図４に示す比較例の場合に比べて、接続中点Ａから外部接続端子Ｖ＿ＲＥＳＥＴまでの配線抵抗値の分だけ低下する。   On the other hand, in the case of the present embodiment shown in FIG. 1, since the first and second reset potential wirings 30S and 30N are separately wired, the voltage rise at the external connection terminal 23 is caused by the horizontal line reset transistor. The voltage rises only through the THN to the second horizontal signal line 5N, and the voltage rise is equivalent to the wiring resistance value from the connection midpoint A to the external connection terminal V_RESET as compared with the comparative example shown in FIG. descend.

この様子を図３に示す。図５の場合とは異なり、明状態の光信号に相当する出力Ｓの立下り、すなわち水平信号線リセット用制御信号ＲＥＳＥＴ＿Ｈの立ち上がり部分において、暗信号に相当する出力Ｎに生ずるインパルス状のノイズは低くなる。   This is shown in FIG. Unlike the case of FIG. 5, the impulse noise generated at the output N corresponding to the dark signal at the falling edge of the output S corresponding to the light signal in the bright state, that is, at the rising portion of the horizontal signal line reset control signal RESET_H is Lower.

このように、本実施の形態による固体撮像素子では、第１及び第２の水平信号線５Ｓ，５Ｎのリセット時に第２の水平信号線５Ｎの暗信号に重畳されるノイズが低減される。したがって、本実施の形態によれば、外部回路により出力Ｓと出力Ｎとの差分をとることで、より正確に光情報を示す信号を得ることができる。   As described above, in the solid-state imaging device according to the present embodiment, noise superimposed on the dark signal of the second horizontal signal line 5N when the first and second horizontal signal lines 5S and 5N are reset is reduced. Therefore, according to the present embodiment, it is possible to obtain a signal indicating optical information more accurately by taking the difference between the output S and the output N by an external circuit.

なお、本実施の形態では、このような差分を外部回路で行うように構成されているが、本発明では、例えば、出力アンプ１５Ｓ，１５Ｎの代わりに差動アンプを設け、該差動アンプによって、第１の水平信号線５Ｓの光信号と第２の水平信号線５の暗信号との差分を当該固体撮像素子から出力するように構成してもよい。この点は、後述する各実施の形態についても同様である。   In the present embodiment, such a difference is configured to be performed by an external circuit. However, in the present invention, for example, a differential amplifier is provided instead of the output amplifiers 15S and 15N, and the differential amplifier is used. The difference between the optical signal of the first horizontal signal line 5S and the dark signal of the second horizontal signal line 5 may be output from the solid-state imaging device. This also applies to each embodiment described later.

［第２の実施の形態］   [Second Embodiment]

図６は、本発明の第２の実施の形態による固体撮像素子の概略構成を示す回路図である。図６において、図１中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。   FIG. 6 is a circuit diagram showing a schematic configuration of a solid-state imaging device according to the second embodiment of the present invention. In FIG. 6, the same or corresponding elements as those in FIG. 1 are denoted by the same reference numerals, and redundant description thereof is omitted.

本実施の形態が前記第１の実施の形態と異なる所は、前記第１の実施の形態では、外部から第１のリセット電位配線３０Ｓにリセット電位Ｖ＿ＲＥＳＥＴを供給するための外部接続用端子と、外部から第２のリセット電位配線３０Ｎにリセット電位Ｖ＿ＲＥＳＥＴを供給するための外部接続用端子とが、同じ端子２３で兼用されているのに対し、本実施の形態では、外部から第１のリセット電位配線３０Ｓにリセット電位Ｖ＿ＲＥＳＥＴを供給するための外部接続用端子２３Ｓと、外部から第２のリセット電位配線３０Ｎにリセット電位Ｖ＿ＲＥＳＥＴを供給するための外部接続用端子２３Ｎとが、別々に設けられている点のみである。   The present embodiment is different from the first embodiment in that, in the first embodiment, an external connection terminal for supplying a reset potential V_RESET from the outside to the first reset potential wiring 30S; The external connection terminal for supplying the reset potential V_RESET to the second reset potential wiring 30N from the outside is also used as the same terminal 23. In the present embodiment, the first reset potential is externally supplied. An external connection terminal 23S for supplying the reset potential V_RESET to the wiring 30S and an external connection terminal 23N for supplying the reset potential V_RESET to the second reset potential wiring 30N from the outside are provided separately. It is only a point.

本実施の形態によれば、外部接続用端子２３Ｓ，２３Ｎが別々に設けられているので、例えば、当該固体撮像素子（チップ）の外部接続用端子２３Ｓ，２３Ｎ（例えば、パッド）から当該固体撮像素子を収容するパッケージの外部接続用端子までの共通配線をなくすことが可能となる。したがって、本実施の形態によれば、前記第１の実施の形態に比べて、そのような共通配線をなくした分だけ、第１及び第２の水平信号線５Ｓ，５Ｎのリセット時に第２の水平信号線５Ｎの暗信号に重畳されるノイズがより一層低減される。したがって、本実施の形態によれば、外部回路により出力Ｓと出力Ｎとの差分をとることで、より一層正確に光情報を示す信号を得ることができる。   According to the present embodiment, since the external connection terminals 23S and 23N are provided separately, for example, the solid-state imaging from the external connection terminals 23S and 23N (for example, pads) of the solid-state imaging element (chip). It is possible to eliminate the common wiring to the external connection terminal of the package housing the element. Therefore, according to the present embodiment, the second horizontal signal lines 5S and 5N are reset when the first and second horizontal signal lines 5S and 5N are reset as much as the common wiring is eliminated, as compared with the first embodiment. Noise superimposed on the dark signal of the horizontal signal line 5N is further reduced. Therefore, according to the present embodiment, a signal indicating optical information can be obtained more accurately by taking the difference between the output S and the output N by an external circuit.

［第３の実施の形態］   [Third Embodiment]

図７は、本発明の第３の実施の形態による固体撮像素子の概略構成を示す回路図である。図７において、図１中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。   FIG. 7 is a circuit diagram showing a schematic configuration of a solid-state imaging device according to the third embodiment of the present invention. 7, elements that are the same as or correspond to those in FIG. 1 are given the same reference numerals, and redundant descriptions thereof are omitted.

本実施の形態が前記第１の実施の形態と異なる所は、本実施の形態では、第１のリセット電位配線３０Ｓにノイズ低減用容量５０Ｓが実装されるとともに、第２のリセット電位配線３０Ｎにノイズ低減用容量５０Ｎが実装されている点のみである。   The present embodiment is different from the first embodiment in that the noise reduction capacitor 50S is mounted on the first reset potential wiring 30S and the second reset potential wiring 30N is different from the first embodiment. Only the noise reduction capacitor 50N is mounted.

本実施の形態によれば、ノイズ低減用容量５０Ｓ，５０Ｎによって、前記第１の実施の形態に比べて、第１及び第２の水平信号線５Ｓ，５Ｎのリセット時に第２の水平信号線５Ｎの暗信号に重畳されるノイズがより一層低減される。したがって、本実施の形態によれば、外部回路により出力Ｓと出力Ｎとの差分をとることで、より一層正確に光情報を示す信号を得ることができる。   According to the present embodiment, the noise reduction capacitors 50S and 50N allow the second horizontal signal line 5N to be reset when the first and second horizontal signal lines 5S and 5N are reset as compared with the first embodiment. The noise superimposed on the dark signal is further reduced. Therefore, according to the present embodiment, a signal indicating optical information can be obtained more accurately by taking the difference between the output S and the output N by an external circuit.

なお、ノイズ低減用容量５０Ｓ，５０Ｎのいずれか一方のみを実装するだけでも、前記第１の実施の形態に比べて、第１及び第２の水平信号線５Ｓ，５Ｎのリセット時に第２の水平信号線５Ｎの暗信号に重畳されるノイズがより一層低減される。   Even if only one of the noise reduction capacitors 50S and 50N is mounted, the second horizontal signal line 5S and 5N can be reset when the first and second horizontal signal lines 5S and 5N are reset as compared with the first embodiment. Noise superimposed on the dark signal of the signal line 5N is further reduced.

なお、本実施の形態と同様に、前記第２の実施の形態においてノイズ低減用容量５０Ｓ，５０Ｎを実装してもよい。   As in the present embodiment, the noise reduction capacitors 50S and 50N may be mounted in the second embodiment.

以上、本発明の各実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。   Although the embodiments of the present invention have been described above, the present invention is not limited to these embodiments.

例えば、本発明による固体撮像素子の画素の構成は前述した構成に限定されるものではなく、例えば、図８に示すような画素１０１を採用してもよい。この画素１０１は、一般的なＣＭＯＳ型固体撮像素子の画素と同様に構成されている。すなわち、この画素１０１は、選択トランジスタ１１１と、ゲートの電位に応じた信号を出力する増幅トランジスタ（画素アンプ）１１２と、リセットトランジスタ１１３と、転送トランジスタ１１４と、光電変換部としてのフォトダイオード１１５と、フローティングディフュージョン１１６とを有している。   For example, the pixel configuration of the solid-state imaging device according to the present invention is not limited to the above-described configuration, and for example, a pixel 101 as shown in FIG. 8 may be adopted. The pixel 101 is configured in the same manner as a pixel of a general CMOS solid-state image sensor. That is, the pixel 101 includes a selection transistor 111, an amplification transistor (pixel amplifier) 112 that outputs a signal corresponding to the gate potential, a reset transistor 113, a transfer transistor 114, and a photodiode 115 as a photoelectric conversion unit. And a floating diffusion 116.

また、前記各実施の形態では、画素１から垂直信号線４に得られる光信号及び暗信号が直接的に蓄積容量ＣＴＳ，ＣＴＮにそれぞれ蓄積されているが、画素１から垂直信号線に得られる光信号及び暗信号を所定の信号処理回路（例えば増幅と相関二重サンプリング処理を行う回路）で適宜処理し、その処理した後に得られる２つの信号（光情報を含む信号と、その信号から差し引かれるべきノイズ成分を含む信号。）を蓄積容量ＣＴＳ，ＣＴＮにそれぞれ蓄積するように構成してもよい。   In each of the above embodiments, the optical signal and the dark signal obtained from the pixel 1 to the vertical signal line 4 are directly accumulated in the storage capacitors CTS and CTN, respectively, but are obtained from the pixel 1 to the vertical signal line. The optical signal and the dark signal are appropriately processed by a predetermined signal processing circuit (for example, a circuit that performs amplification and correlated double sampling processing), and two signals obtained after the processing (a signal including optical information and subtracted from the signal) A signal including a noise component to be generated) may be stored in the storage capacitors CTS and CTN, respectively.

本発明の第１の実施の形態による固体撮像素子の概略構成を示す回路図である。1 is a circuit diagram illustrating a schematic configuration of a solid-state imaging device according to a first embodiment of the present invention. 図１に示す固体撮像素子の動作の一例を示すタイミングチャートである。2 is a timing chart illustrating an example of the operation of the solid-state imaging device illustrated in FIG. 1. 図１に示す固体撮像素子の所定の制御信号と出力を示す波形図である。It is a wave form diagram which shows the predetermined control signal and output of the solid-state image sensor shown in FIG. 図１に示す固体撮像素子と比較される比較例による固体撮像素子の概略構成を示す回路図である。It is a circuit diagram which shows schematic structure of the solid-state image sensor by the comparative example compared with the solid-state image sensor shown in FIG. 図４に示す固体撮像素子の所定の制御信号と出力を示す波形図である。It is a wave form diagram which shows the predetermined control signal and output of the solid-state image sensor shown in FIG. 本発明の第２の実施の形態による固体撮像素子の概略構成を示す回路図である。It is a circuit diagram which shows schematic structure of the solid-state image sensor by the 2nd Embodiment of this invention. 本発明の第３の実施の形態による固体撮像素子の概略構成を示す回路図である。It is a circuit diagram which shows schematic structure of the solid-state image sensor by the 3rd Embodiment of this invention. 本発明による固体撮像素子で採用し得る画素の他の例を示す回路図である。It is a circuit diagram which shows the other example of the pixel which can be employ | adopted with the solid-state image sensor by this invention.

符号の説明Explanation of symbols

１ 画素
５Ｓ 第１の水平信号線
５Ｎ 第２の水平信号線
ＴＨＳ 第１の水平信号線リセットトランジスタ
ＴＨＮ 第２の水平信号線リセットトランジスタ
２３，２３Ｓ，２３Ｓ 外部接続用端子
３０Ｓ 第１のリセット電位配線
３０Ｎ 第２のリセット電位配線
５０Ｓ，５０Ｎ ノイズ低減用容量 1 pixel 5S first horizontal signal line 5N second horizontal signal line THS first horizontal signal line reset transistor THN second horizontal signal line reset transistor 23, 23S, 23S external connection terminal 30S first reset potential wiring 30N Second reset potential wiring 50S, 50N Noise reduction capacitance

Claims (4)

２次元に配置され入射光を光電変換する複数の画素と、
前記画素で光電変換された光情報を含む光信号を伝送する第１の水平信号線と、
前記光信号から差し引くべきノイズ成分を含む差分用信号を伝送する第２の水平信号線と、
前記第１の水平信号線にリセット電位を与える第１の水平信号線リセット部と、
前記第２の水平信号線に前記リセット電位を与える第２の水平信号線リセット部と、
前記第１の水平信号線リセット部へ前記リセット電位を導く第１のリセット電位配線と、
前記第２の水平信号線リセット部へ前記リセット電位を導く第２のリセット電位配線と、
を備え、
前記第１のリセット電位配線と前記第２のリセット電位配線とが、別々に配線されたことを特徴とする固体撮像素子。 A plurality of pixels that are two-dimensionally arranged to photoelectrically convert incident light;
A first horizontal signal line for transmitting an optical signal including optical information photoelectrically converted by the pixel;
A second horizontal signal line for transmitting a differential signal including a noise component to be subtracted from the optical signal;
A first horizontal signal line reset unit for applying a reset potential to the first horizontal signal line;
A second horizontal signal line reset unit for applying the reset potential to the second horizontal signal line;
A first reset potential wiring for guiding the reset potential to the first horizontal signal line reset unit;
A second reset potential wiring for guiding the reset potential to the second horizontal signal line reset unit;
With
The solid-state imaging device, wherein the first reset potential wiring and the second reset potential wiring are separately wired. 外部から前記第１のリセット電位配線に前記リセット電位を供給するための外部接続用端子と、外部から前記第２のリセット電位配線に前記リセット電位を供給するための外部接続用端子とが、同じ端子で兼用されたことを特徴とする請求項１記載の固体撮像素子。   The external connection terminal for supplying the reset potential to the first reset potential wiring from the outside is the same as the external connection terminal for supplying the reset potential to the second reset potential wiring from the outside. The solid-state imaging device according to claim 1, wherein the solid-state imaging device is also used as a terminal. 外部から前記第１のリセット電位配線に前記リセット電位を供給するための外部接続用端子と、外部から前記第２のリセット電位配線に前記リセット電位を供給するための外部接続用端子とが、別々に設けられたことを特徴とする請求項１記載の固体撮像素子。   An external connection terminal for supplying the reset potential to the first reset potential wiring from outside and an external connection terminal for supplying the reset potential to the second reset potential wiring from outside are separately provided. The solid-state image pickup device according to claim 1, wherein the solid-state image pickup device is provided. 前記第１及び第２のリセット電位配線のうちのいずれか一方又は両方に、ノイズ低減用容量が実装されたことを特徴とする請求項１乃至３のいずれかに記載の固体撮像素子。   4. The solid-state image pickup device according to claim 1, wherein a noise reduction capacitor is mounted on one or both of the first and second reset potential wirings. 5.
JP2007037247A 2007-02-17 2007-02-17 Solid-state imaging device Pending JP2008205659A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007037247A JP2008205659A (en) 2007-02-17 2007-02-17 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007037247A JP2008205659A (en) 2007-02-17 2007-02-17 Solid-state imaging device

Publications (1)

Publication Number Publication Date
JP2008205659A true JP2008205659A (en) 2008-09-04

Family

ID=39782711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007037247A Pending JP2008205659A (en) 2007-02-17 2007-02-17 Solid-state imaging device

Country Status (1)

Country Link
JP (1) JP2008205659A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288451A (en) * 1985-06-17 1986-12-18 Toshiba Corp Arrangement structure for input/output pin of ic package
JPH0194646A (en) * 1987-10-06 1989-04-13 Fujitsu Ltd Semiconductor device
JPH0946596A (en) * 1995-08-02 1997-02-14 Canon Inc Solid-state image pickup device and image pickup system
JP2002022497A (en) * 2000-07-10 2002-01-23 Olympus Optical Co Ltd Optical encoder
JP2004172267A (en) * 2002-11-19 2004-06-17 Matsushita Electric Ind Co Ltd Solid-state imaging device
JP2005210701A (en) * 2003-12-25 2005-08-04 Canon Inc Imaging apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288451A (en) * 1985-06-17 1986-12-18 Toshiba Corp Arrangement structure for input/output pin of ic package
JPH0194646A (en) * 1987-10-06 1989-04-13 Fujitsu Ltd Semiconductor device
JPH0946596A (en) * 1995-08-02 1997-02-14 Canon Inc Solid-state image pickup device and image pickup system
JP2002022497A (en) * 2000-07-10 2002-01-23 Olympus Optical Co Ltd Optical encoder
JP2004172267A (en) * 2002-11-19 2004-06-17 Matsushita Electric Ind Co Ltd Solid-state imaging device
JP2005210701A (en) * 2003-12-25 2005-08-04 Canon Inc Imaging apparatus

Similar Documents

Publication Publication Date Title
WO2019036237A1 (en) Detection circuit for photo sensor with stacked substrates
US9025064B2 (en) Solid-state imaging device, imaging device, and signal readout method
JP5664175B2 (en) Solid-state imaging device, driving method thereof, and electronic apparatus
JP5188275B2 (en) Solid-state imaging device, driving method thereof, and imaging system
JP6555890B2 (en) Imaging apparatus, imaging system, and driving method of imaging apparatus
JP2008028678A (en) Imaging element
JP2008219391A (en) Optoelectric transducer and image-sensing system using it
JP2009194656A (en) Imaging device, control method of imaging device and imaging system
JP5257134B2 (en) Solid-state imaging device and imaging apparatus including the same
JP2008546201A (en) Amplifier shared pixel with matched coupling capacitance
JP2009141631A (en) Photoelectric conversion device and image pickup device
JP2010051538A (en) Imaging apparatus
US20090046187A1 (en) Solid-state imaging device
JP3906202B2 (en) Solid-state imaging device and imaging system using the same
US9462203B2 (en) CMOS image sensor compatible with electrical signals of CCD image sensor, and image processing system
US20150146062A1 (en) Solid-state imaging device
JP6405455B2 (en) Imaging apparatus, endoscope, and endoscope system
JP4347820B2 (en) Imaging device
JP2017188842A (en) Solid state image pickup device, and image pickup system
JP2008205659A (en) Solid-state imaging device
JP6062185B2 (en) Solid-state imaging device
JP2006019343A (en) Solid-state imaging device
WO2016151792A1 (en) Solid-state image pickup device
JP5177198B2 (en) Physical information acquisition method and physical information acquisition device
JP2008206003A (en) Solid-state imaging device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120522