JP2008205238A - 半導体装置、半導体ウエハ構造、及び半導体装置の製造方法 - Google Patents

半導体装置、半導体ウエハ構造、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2008205238A
JP2008205238A JP2007040324A JP2007040324A JP2008205238A JP 2008205238 A JP2008205238 A JP 2008205238A JP 2007040324 A JP2007040324 A JP 2007040324A JP 2007040324 A JP2007040324 A JP 2007040324A JP 2008205238 A JP2008205238 A JP 2008205238A
Authority
JP
Japan
Prior art keywords
film
conductive
conductive film
semiconductor device
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007040324A
Other languages
English (en)
Other versions
JP5114969B2 (ja
Inventor
Yasubumi Takahashi
保文 高橋
Koichi Nagai
孝一 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007040324A priority Critical patent/JP5114969B2/ja
Priority to US12/035,071 priority patent/US20080197353A1/en
Publication of JP2008205238A publication Critical patent/JP2008205238A/ja
Application granted granted Critical
Publication of JP5114969B2 publication Critical patent/JP5114969B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】パッシベーション膜の損傷を防ぎつつ、導電性パッドに導電性の針を当接させて行われる電気的な試験を正確に行うことが可能な半導体装置、半導体ウエハ構造、及び半導体装置の製造方法を提供すること。
【解決手段】シリコン基板１０と、シリコン基板１０の上方に形成された層間絶縁膜４０と、層間絶縁膜４０の上に形成され、主導電膜４３ｂと、該主導電膜４３ｂよりも硬い表面導電膜４３ｄとを順に形成してなる導電性パッド４３ｐと、層間絶縁膜４０の上に形成され、導電性パッド４３ｐが露出する窓５１ａを備えたパッシベーション膜５１とを有し、導電性パッド４３ｐの上面に、表面導電膜４３ｄよりなる凸パターンPが形成された半導体装置による。
【選択図】図１４

Description

本発明は、半導体装置、半導体ウエハ構造、及び半導体装置の製造方法に関する。
LSI等の半導体装置では、出荷前に電気的な試験を行い、半導体装置に不良があるかどうかが検査される。その試験は、半導体ウエハをダイシングして得られた半導体チップに対して行われる場合もあれば、ダイシング前にウエハレベルで行われる場合もある。
いずれの場合でも、上記の試験は、半導体装置に形成された導電性パッドにプローブカードの探針を当接させ、その探針に試験用の電圧を印加し行われる。なお、探針のことをプローブピン、ニードル、又はカンチレバーと呼ぶこともある。
その探針には適度な圧力が印加される。これにより、探針が撓みとスライドを伴って導電性パッドと電気的に接続される。
ここで、探針のスライド量が大きいと、探針が導電性パッドから脱落してしまい、安定的に試験を行うことができない。
この点に鑑み、特許文献１、２では、導電性パッドの断面形状を凹状にすることで、探針が導電性パッドから脱落するのを防止している。
また、特許文献３の図１には、導電性パッドの別の例が開示されている。
図１は、特許文献３が開示する半導体装置において、導電性パッドとその周囲を拡大した要部拡大断面図である。
この半導体装置では、半導体基板１００の上方に形成された層間絶縁膜１０１の上に、銅含有アルミニウム膜１０２ａと窒化チタン膜１０２ｂとを積層してなる導電性パッド１０２が形成される。
そして、この導電性パッド１０２の上に、酸化シリコン膜等のパッシベーション膜１０３が形成され、該パッシベーション膜１０３に開口された窓１０３ａから導電性パッド１０２の表面が露出する。
ここで、電気的な試験に際しては、探針１１０を導電性パッド１０２の表面に当接させるのであるが、導電性パッド１０２の表面が硬いと、探針１１０がその表面を滑って窓１０３ａの側面に当たり、パッシベーション膜１０３が損傷してデバイスの耐湿性が劣化してしまう。
そこで、通常は、窓１０３ａの下の硬い窒化チタン膜１０２ｂを除去し、窒化チタン膜１０２ｂよりも柔らかなアルミニウム膜１０２ａを露出させ、探針１１０の滑りを防止している。
ところが、この構造では、導電性パッド１０２の上面を探針１１０がスライドすることで柔らかなアルミニウム膜１０２ａが切削され、アルミニウムの削りカス１０２ｃが探針１１０の先端に付着することがある。
カス１０２ｃは導電性パッド１０２と探針１１０の接触不良を招くので、カス１０２ｃによって良品チップが不良チップと判断される等、電気的な試験を正確に行うのが困難となる。
更に、そのカス１０２ｃが他の半導体チップに付着することによっても、良品チップを誤って不良チップと誤認することがある。
特に、半導体装置の品種によっては電気的な試験を複数回行うものがあり、その品種では導電性パッド１０２に探針１１０が何度も接触する。このとき、小さなカスが何度も削られることによって大きなカスに成長し、上記のような導電性パッド１０２と探針１１０との接触不良が深刻になる。
なお、特許文献３の図６では、導電性パッドの中央付近に局所的な凹部が形成されている。電気的な試験の際、この凹部に探針１１０が嵌れば探針１１０がスライドするのを防げるが、この導電性パッドでは凹部よりも平坦面の方が広いので、凹部に探針１１０が嵌る確率が小さく、探針１１０が平坦面をスライドすることで上記のカスが発生し易い。
また、特許文献４では、導電性パッドの上にバンプを形成し、そのバンプの上面に探針が嵌る凹部を形成している。しかし、このようにバンプを形成したのでは、バンプの形成工程だけ製造コストが上昇してしまう。
特開平９−２６０４４４号公報 特開２００６−３２５４０号公報 特開２００３−８６５８９号公報 特開２００４−６３６５２号公報
本発明の目的は、パッシベーション膜の損傷を防ぎつつ、導電性パッドに導電性の針を当接させて行われる電気的な試験を正確に行うことが可能な半導体装置、半導体ウエハ構造、及び半導体装置の製造方法を提供することにある。
本発明の一観点によれば、半導体基板と、前記半導体基板の上方に形成された層間絶縁膜と、前記層間絶縁膜の上に形成され、主導電膜と、該主導電膜よりも硬い表面導電膜とを順に形成してなる導電性パッドと、前記層間絶縁膜の上に形成され、前記導電性パッドが露出する窓を備えたパッシベーション膜とを有し、前記導電性パッドの上面に、前記表面導電膜よりなる凸パターンが形成された半導体装置が提供される。
また、本発明の別の観点によれば、チップ領域が画定された半導体基板と、前記半導体基板の上方に形成された層間絶縁膜と、前記チップ領域内の前記層間絶縁膜の上に形成され、主導電膜と、該主導電膜よりも硬い表面導電膜とを順に形成してなる導電性パッドと、前記層間絶縁膜の上に形成され、前記導電性パッドが露出する窓を備えたパッシベーション膜とを有し、前記導電性パッドの上面に、前記表面導電膜よりなる凸パターンが形成された半導体ウエハ構造が提供される。
そして、本発明の他の観点によれば、前記半導体基板の上方に層間絶縁膜を形成する工程と、前記層間絶縁膜の上に、導電性積層膜として、主導電膜と、該主導電膜よりも硬い表面導電膜とを順に形成する工程と、前記導電性積層膜をパターニングして導電性パッドとする工程と、前記導電性パッドの上に窓を備えたパッシベーション膜を前記層間絶縁膜の上に形成する工程と、前記導電性パッドの上にレジストパターンを形成する工程と、前記レジストパターンをマスクにして前記表面導電膜を選択的にエッチングすることにより、前記表面導電膜よりなる凸パターンを前記導電性パッドの上面に形成する工程と、前記レジストパターンを除去する工程と、前記レジストパターンを除去した後に、前記導電性パッドに導電性の探針を当接させて、前記半導体基板に形成された回路の電気的な試験を行う工程とを有する半導体装置の製造方法が提供される。
次に、本発明の作用について説明する。
本発明によれば、半導体基板に形成された回路に対して電気的な試験を行う際、導電性パッドに形成された硬い表面導電膜よりなる凸パターンが探針の滑り止めとして機能するので、導電性パッドの上面における探針のスライド量が凸パターンによって規制される。
そのため、導電性パッドを構成する柔らかな主導電膜が探針によって切削され難くなるので、切削に伴って発生する導電性パッドのカスが探針に付着され難くなる。これにより、カスによる導電性パッドと探針との接触不良を防止でき、上記の電気的な試験を正確に行うことが可能となる。
しかも、凸パターンにより探針の動きが規制されることから、パッシベーション膜の窓に探針が当たってパッシベーション膜に損傷が発生するのが防がれ、パッシベーション膜による水分のブロック効果を維持することが可能となる。
更に、その凸パターンを形成するために特許文献４のようなバンプを形成する必要が無いので、特許文献４よりも製造コストを抑えることができる。
本発明によれば、導電性パッドの上面に凸パターンを形成するので、電気的な試験を行う際に探針が導電性パッド上をスライドし難くなって試験を正確に行うことが可能となると共に、探針によるパッシベーション膜の損傷を防止することができる。
次に、本発明の実施の形態について、添付図面を参照しながら詳細に説明する。
第１例
図２〜図１１は、本例に係る半導体ウエハ構造の製造途中の断面図である。このうち、図２〜図７では、シリコン基板１に画定された回路領域Iとパッド領域IIとを併記してある。また、図８〜図１１では、パッド領域IIを拡大して示している。
最初に、図２（ａ）に示す断面構造を得るまでの工程について説明する。
まず、n型又はp型のシリコン（半導体）基板１０表面を熱酸化することにより、トランジスタの活性領域を画定するための素子分離絶縁膜１１を形成する。このような素子分離構造はLOCOS(Local Oxidation of Silicon)と呼ばれるが、これに代えてSTI(Shallow Trench Isolation)を採用してもよい。
次いで、シリコン基板１０の活性領域にp型不純物を導入してpウェル１２を形成した後、その活性領域の表面を熱酸化することにより、ゲート絶縁膜１４となる熱酸化膜を形成する。
続いて、シリコン基板１０の上側全面に非晶質又は多結晶のシリコン膜を形成し、これらの膜をフォトリソグラフィーによりパターニングしてゲート電極１５を形成する。
次いで、ゲート電極１５をマスクにするイオン注入により、ゲート電極１５の横のシリコン基板１０にn型不純物を導入し、第１、第２ソース／ドレインエクステンション１７ａ、１７ｂを形成する。
その後に、シリコン基板１０の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極１５の横に絶縁性サイドウォール１８を形成する。その絶縁膜として、例えばCVD法により酸化シリコン膜を形成する。
続いて、絶縁性サイドウォール１８とゲート電極１５をマスクにしながら、シリコン基板１０にn型不純物を再びイオン注入することにより、ゲート電極１５の側方のシリコン基板１０の表層に第１、第２ソース／ドレイン領域１９ａ、１９ｂを形成する。
ここまでの工程により、シリコン基板１の活性領域には、ゲート絶縁膜１４、ゲート電極１５、及び第１、第２ソース／ドレイン領域１９ａ、１９ｂによって主に構成される第１、第２MOSトランジスタTR1、TR2が形成されたことになる。
次に、シリコン基板１０の上側全面に、スパッタ法によりコバルト層等の高融点金属層を形成した後、この高融点金属層を加熱してシリコンと反応させ、シリコン基板１０上に高融点金属シリサイド層１６を形成する。その高融点金属シリサイド層１６はゲート電極１５の表層部分にも形成され、それによりゲート電極１５が低抵抗化されることになる。
その後、素子分離絶縁膜１１の上等で未反応となっている高融点金属層をウエットエッチングして除去する。
次に、図２（ｂ）に示すように、プラズマCVD法によりシリコン基板１０の全面にカバー絶縁膜２４として酸窒化シリコン膜を約２００nmの厚さに形成する。さらに、TSOSガスを用いるプラズマCVD法により、第１層間絶縁膜２５として酸化シリコン膜をカバー絶縁膜２４上に約１．０μｍの厚さに成長する。続いて、第１層間絶縁膜２５をCMP法により研磨してその上面を平坦化する。
その後、フォトリソグラフィーによりカバー絶縁膜２４と第１層間絶縁膜２５とをパターニングすることで、第１、第２ソース／ドレイン領域１９ａ、１９ｂの上のこれらの絶縁膜にコンタクトホールを形成する。
次いで、チタン膜、窒化チタン膜、及びタングステン膜を順に形成してなる第１導電性プラグ２６をそのコンタクトホール内に形成する。
そして、この第１導電性プラグ２６と第１層間絶縁膜２５のそれぞれの上面に、スパッタ法により窒化チタン膜、銅含有アルミニウム膜、及び窒化チタン膜よりなる金属積層を形成した後、この金属積層膜をパターニングして第１金属配線２８を形成する。
次に、図３に示すように、第１層間絶縁膜２５と第１金属配線２８のそれぞれの上に第２層間絶縁膜３０を形成する。本例では、その第２層間絶縁膜３０として、TEOSガスを使用するCVD法により酸化シリコン膜を厚さ約２２００nmに形成する。
更に、第２層間絶縁膜３０の上面をCMP法により研磨して平坦化した後、フォトリソグラフィーにより第２層間絶縁膜３０をパターニングして、第１金属配線２８の上にホールを形成する。
次いで、このホールの内部と第２層間絶縁膜３０の上面に、グルー膜としてスパッタ法により窒化チタン膜を５０nmの厚さに形成した後、このグルー膜の上にCVD法でタングステン膜を厚さ約６５０nmに形成し、このタングステン膜でホールを完全に埋め込む。
その後に、第２層間絶縁膜３０上の余分なグルー膜とタングステン膜とをCMP法により研磨して除去し、これらの膜をホール内に第２導電性プラグ３１として残す。なお、CMP法に代えて、エッチバックにより不要なグルー膜とタングステン膜とを除去するようにしてもよい。
そして、第２導電性プラグ３１と第２層間絶縁膜３０のそれぞれの上面に、スパッタ法により窒化チタン膜、銅含有アルミニウム膜、及び窒化チタン膜をこの順に形成し、フォトリソグラフィーによりこれらの膜をパターニングして第２金属配線３５とする。
次に、図４に示すように、TEOSガスを使用するプラズマCVD法により、第２金属配線３５と第２層間絶縁膜３０の上に、第３層間絶縁膜３６として酸化シリコン膜を厚さ約２２００nmに形成する。
続いて、その第３層間絶縁膜３６の上面をCMP法により研磨した後、フォトリソグラフィーにより第３層間絶縁膜３６をパターニングする。これにより、第２金属配線３５の上の第３層間絶縁膜３６にホールが形成される。そして、既述の第２導電性プラグ３１の形成方法と同じ方法を用いて、このホール内に第３導電性プラグ３７を形成する。
その後に、第２金属配線３５と同じ形成方法を採用し、第３導電性プラグ３７と第３層間絶縁膜３６の上に第３金属配線３８を形成する。
次に、図５に示す断面構造を得るまでの工程について説明する。
まず、第３金属配線３８と第３層間絶縁膜３６の上に、例えばTEOSガスを使用するプラズマCVD法により酸化シリコン膜を厚さ約２２００nmに形成し、この酸化シリコン膜を第４層間絶縁膜４０とする。
次いで、この第４層間絶縁膜４０の上面を平坦化するために第４層間絶縁膜４０に対してCMPを行った後、フォトリソグラフィーにより第４絶縁膜４０をパターニングし、第３金属配線３８の上の第４絶縁膜４０にホールを形成する。
そして、第２、第３導電性プラグ３１、３７の形成方法と同じ方法を用いて、このホール内に第４導電性プラグ４１を形成する。
その後、第４導電性プラグ４１と第４絶縁膜４０の上に、スパッタ法により導電性積層膜４３を形成する。
その導電性積層膜４３は、例えば、厚さが約５０nmの窒化チタンよりなるバリアメタル膜４３ａ、厚さ約５５０nmの銅含有アルミニウム（銅の含有率０．５重量％）よりなる主導電膜４３ｂ、厚さ約５nmのチタンよりなる密着膜４３ｃ、及び厚さ５０〜１５０nmの窒化チタンよりなる表面導電膜４３ｄをこの順に形成してなる。
このうち、表面導電膜４３ｄは、後でフォトリソグラフィーにより導電性積層膜４３をパターニングする際の反射防止膜として機能するものであって、上記の窒化チタンの他、窒化チタンアルミニウム(TiAlN)でも構成され得る。
窒化チタンと窒化チタンアルミニウムのどちらを採用する場合であっても、表面導電膜４３ｄは、銅含有アルミニウムよりなる主導電膜４３ｂよりも硬い。
なお、本明細書における膜の硬軟は、任意の一つの測定方法、例えばビッカース硬さにおける値により決定され得る。
また、密着膜４３ｃは、主導電膜４３ｃと表面導電膜４３ｄとの密着強度を向上させる膜であるが、その密着強度が問題にならないなら省いてもよい。
そして、バリアメタル膜４３ａは、主導電膜４３ｂの構成元素、例えばアルミニウムや銅が下地の第４層間絶縁膜４０に拡散するのを防ぐ役割を担うが、この拡散が問題にならないなら省いてもよい。
続いて、図６に示すように、フォトリソグラフィーにより導電性積層膜４３をパターニングすることにより、回路領域Iに第４配線４３ｉを形成すると共に、パッド領域IIに導電性パッド４３ｐを形成する。
本例では、その導電性パッド４３ｐは、ボンディングパッドと試験パッドとを兼ねており、後述の電気的試験に合格した半導体チップにおいては、この導電性パッド４３ｐに金線等のボンディングワイヤが接合されることになる。但し、場合によっては、ボンディングパッドと試験パッドとを別々に形成してもよい。
次に、図７に示すように、第４配線４３ｉ、導電性パッド４３ｐ、及び第４層間絶縁膜４０のそれぞれの上に、プラズマCVD法で酸化シリコン膜４５を約２００nmの厚さに形成する。
続いて、酸化シリコン膜４５に対する脱水処理と水分の再吸湿の防止のために、CVD装置を用いて酸化シリコン膜４５に対してN2Oプラズマ処理をする。そのN2Oプラズマ処理の条件は特に限定されないが、本実施形態では、基板温度を３５０℃、処理時間を２分とする。
そして、プラズマCVD法を用いて、この酸化シリコン膜４５の上に更に窒化シリコン膜４６を約７００nmの厚さに形成することにより、これらの膜４５、４６で構成されるパッシベーション膜４７を構成する。
パッシベーション膜４７を構成する窒化シリコン膜４６は水分ブロック性に富んでおり、パッシベーション膜４７に好適な膜である。但し、窒化シリコン膜４６は比較的硬くクラックが入り易い膜なので、本例のようにストレスを緩衝する膜として酸化シリコン膜４５を形成することにより、基板側からのストレスによって窒化シリコン膜４６にクラックが入るのを防止するのが好ましい。
その後に、不図示のレジストパターンをマスクに使用しながら、CHF3とO2との混合ガスをエッチングガスとするプラズマエッチング装置を用いて、導電性パッド４３ｐの上のパッシベーション膜４７をエッチングし、導電性パッド４３ｐが露出する第１窓４７ａを形成する。
このエッチングを終了後、マスクに使用したレジストパターンは除去される。
次に、この後の工程について、図７の点線四角Aで囲んだパッド領域IIの拡大断面図を参照しながら説明する。
まず、図８に示すように、パッシベーション膜４７と導電性パッド４３ｐのそれぞれの上にフォトレジストを塗布し、それを露光、現像してレジストパターン５０を形成する。
次いで、図９に示すように、レジストパターン５０をマスクに使用しながら、CF4とO2との混合ガスをエッチングガスとするプラズマエッチング装置を用い、表面導電膜４３ｄと密着膜４３ｃとを選択的にエッチングする。
本例では、この工程におけるエッチング量を時間でコントロールすることにより、レジストパターン５０で覆われていない領域の表面導電膜４３ｄと密着膜４３ｃとを完全に除去すると共に、主導電膜４３ｂの上面付近でエッチングを停止させる。
なお、本例では、レジストパターン５０の側面５０ａが第１窓４７ａの内側に位置するため、第１窓４７ａの内側近傍の表面導電膜４３ｄはエッチングされずに残存する。
そして、図１０のようにレジストパターン５０を除去することで、残存する表面導電膜４３ｄで構成される凸パターンPが導電性パッド４３ｐの上面に形成されることになる。
図１２は、この工程を終了した時点におけるパッド領域IIの拡大平面図である。
図１２に示されるように、本例ではパッシベーション膜４７の第１窓４７ａの平面形状は、一辺が約５０μmの四角形である。そして、個々の凸パターンPは島状の平面形状を有し、平面内においてグリッド状に配置される。
各凸パターンPの大きさは特に限定されないが、本例では、一辺の長さが３μm〜１０μmの正方形にそれぞれの凸パターンPを形成する。
次に、図１１に示すように、パッシベーション膜４７と導電性パッド４３ｐの上に感光性ポリイミドを１〜３μm、例えば３μmの厚さに塗布した後、この感光性ポリイミドを露光、現像することにより、導電性パッド４３ｐの上に第２窓５１ａを備えた保護膜５１を形成する。
なお、感光性ポリイミドに代えて非感光性ポリイミドで保護膜５１を構成してもよい。その場合は、非感光性ポリイミドを塗布した後、不図示のレジストパターンをマスクに用い、専用現像液で導電性パッド４３ｐの上のポリイミドを選択的に溶解して除去することで、第２窓５１ａが形成される。
その後に、横型炉を用いて、N2流量を１００リットル／分、基板温度を３１０℃とする条件で保護膜５１を約４０分間熱処理し、保護膜５１を構成するポリイミドを硬化させる。
以上により、本例に係る半導体ウエハ構造を作製するための主要工程が終了した。
図１３は、この半導体ウエハ構造の拡大平面図である。
なお、図１３では、図が煩雑になるのを防ぐために、シリコン基板１０のみを示している。
図１３に示されるように、この半導体構造は複数のチップ領域Rcを有し、このチップ領域Rc内に既述の回路領域Iとパッド領域IIが画定される。
この後は、この半導体ウエハ構造に対し、チップ領域Rcにおける回路が設計通りの特性を示すかどうかを確認するため、ウエハレベルで電気的な試験が行われる。
図１４は、この試験について説明するための拡大断面図である。
図１４に示すように、試験に際しては、導電性パッド４３ｐに導電性の探針６０を当接させることにより、回路領域Iのシリコン基板１０に形成された回路に探針６０から試験電圧を印加する。
このとき、本例では、導電性パッド４３ｐの上面に形成された凸パターンPが探針６０に対する滑り止めとして機能するので、導電性パッド４３ｐの上面における探針６０のスライド量が凸パターンPによって規制される。
そのため、凸パターンPの間から露出するアルミニウムを含んだ柔らかな主導電膜４３ｂが探針６０によって切削され難くなる。その結果、切削に伴って発生する導電性パッド４３ｐのカスが探針６０に付着され難くなるため、カスによる導電性パッド４３ｐと探針６０との接触不良を防止でき、上記の電気的な試験を正確に行うことが可能となる。
しかも、凸パターンPにより探針６０が規制されることから、第１窓４７ａに探針６０が当たってパッシベーション膜４７が損傷するのが防がれ、パッシベーション膜４７による水分のブロック効果を維持することが可能となる。
更に、その凸パターンPを形成するために特許文献４のようなバンプを形成する必要が無いので、特許文献４よりも製造コストを抑えることができる。
この後は、図１３に示した各チップ領域Rcの間のスクライブ領域に沿ってダイシングを行うことにより、上記の半導体ウエハ構造から複数の半導体チップ（半導体装置）を切り出す。
そして、図１５に示すように、ワイヤボンディングによって、導電性パッド４３ｐに金線等のボンディングワイヤ５５を接合する。
このとき、導電性パッド４３ｐの上面に凸パターンPを形成したことで、ボンディングワイヤ５５の端部と導電性パッド４３ｐとの接触面積が増える。これにより、ボンディングワイヤ５５と導電性パッド４３ｐとの密着強度が向上し、信頼性の高い半導体装置を提供することが可能となる。
なお、ボンディングワイヤ５５に代えて、図１６に示すようなはんだバンプ等の外部接続端子５６を導電性パッド４３ｐに接合してもよい。この場合も、凸パターンPによって外部接続端子５６と導電性パッド４３ｐとの間の密着強度の向上を図ることができる。
また、このようなボンディングワイヤ５５と外部接続端子５６の密着強度の向上については、後述の第２〜第７例でも得ることができる。
以上により、本例の主要工程が終了した。
次に、本実施形態の第２例〜第７例について説明する。なお、これらの例では半導体ウエハ構造の製造方法について説明するが、得られた半導体ウエハ構造を第１例と同じようにダイシングすることで、複数の半導体チップ（半導体装置）を得ることができる。
第２例
図１７及び図１８は、第２例に係る半導体ウエハ構造の製造途中の断面図である。この半導体ウエハ構造は次のようにして製造される。
まず、第１例の図２〜図７の工程を行った後、図１７に示すように、パッシベーション膜４７と導電性パッド４３ｐの上にレジストパターン５０を形成する。
そのレジストパターン５０の側面５０ａは第１窓４７ａの側面に一致しており、側面５０ａが第１窓４７ａの内側に位置していた第１例（図９参照）とこの点で相違する。
そして、第１例と同様のエッチング条件により、このレジストパターン５０をマスクにして密着膜４３ｃと表面導電膜４３ｄとを選択的にエッチングする。
上記のようにレジストパターン５０の側面５０ａと第１窓４７ａの側面とを一致させたことで、第１窓４７ａの側面の下の密着膜４３ｃと表面導電膜４３ｄはこのエッチングにより除去される。
この後にレジストパターン５０を除去し、図１１で説明した工程を行うことにより、図１８に示すように、上面に凸パターンPが形成された導電性パッド４３ｐを有する半導体ウエハ構造が得られる。
図１９は、この半導体ウエハ構造のパッド領域IIにおける拡大平面図である。
図１９に示されるように、本例では、第１窓４７ａの内側近傍に表面導電膜４３ｄが露出しない。このような表面導電膜４３ｄの平面レイアウトは、後述の第３〜第７例でも採用し得る。
これに対し、図１２に示した第１例では、第１窓４７ａの内側近傍に表面導電膜４３ｄが露出しており、第１窓４７ａの近くのパッシベーション膜１７の強度がその表面導電膜４３ｄによって向上する。
第３例
図２０及び図２１は、第３例に係る半導体ウエハ構造の製造途中の断面図である。この半導体ウエハ構造は次のようにして製造される。
まず、第１例の図２〜図９の工程を行うことにより、図２０に示すように、レジストパターン５０をマスクにして表面導電膜４３ｄをエッチングする。
但し、本例では、第１例よりもエッチング時間を短縮することにより、表面導電膜４３ｄの途中の深さでこのエッチングを停止する。このようなエッチングはハーフエッチングとも呼ばれる。
そして、レジストパターン５０を除去した後に、既述の図１１の工程に従って保護膜５１を形成することにより、図２１に示される半導体ウエハ構造を得る。
本例では、表面導電膜４３ｄに対してハーフエッチングを行ったため、表面導電膜４３ｄに複数の溝４３Ｘが形成され、その溝４３Ｘの間の表面導電膜４３ｄの凸部によって凸パターンPが構成される。
その凸パターンPの平面レイアウトは特に限定されず、例えば図１２及び図１９で説明したような複数の島状に凸パターンPを形成し得る。
このような構造でも、凸パターンPが探針６０の滑り止めとして機能するので、探針６０による導電性パッド４３ｐの切削を防止できる。
しかも、本例では、凸パターンPの間に柔らかな主導電膜４３ｂが露出しないので、主導電膜４３ｂよりも硬い表面導電膜４３ｄに探針６０が常に当接する。従って、探針６０が主導電膜４３ｂに当接する第１例と比較して、本例では探針６０によって導電性パッド４３ｐが切削されるのを効果的に防止することが可能となる。
第４例
図２２〜図２４は、第４例に係る半導体ウエハ構造の製造途中の断面図である。
本例では、図２２に示すように、３５０nm程度の厚さの銅含有アルミニウムよりなる主導電膜４３ｂと、５nm程度の厚さのチタンよりなる密着膜４３ｃとの間に、中間導電膜４３Ｙと緩衝導電膜４３Ｚとを順に形成してなる。
このうち、中間導電膜４３Ｙとしては、主導電膜４３ｂよりも硬い材料よりなる膜、例えば厚さが１００nm程度の窒化チタン膜を形成し得る。主導電膜４３ｂよりも硬い膜としては、窒化チタン膜の他に窒化チタンアルミニウム膜もあり、この窒化チタンアルミニウム膜で中間導電膜４３Ｙを構成してもよい。
なお、中間導電膜４３Ｙと主導電膜４３ｂとの密着性を高めるために、これらの膜の間にチタン膜のような密着膜を５nm程度の厚さに形成するのが好ましい。
また、緩衝導電膜４３Ｚとしては、中間導電膜４３Ｙよりも軟らかい材料、例えば銅含有アルミニウム膜が５０〜１００nmの厚さに形成される。
このような層構造を有する導電性パッド４３ｐは、図５で説明した導電性積層膜４３を形成する工程において、各膜４３ａ〜４３ｄ、４３Ｙ、４３Ｚを図示の順にスパッタ法で形成し、図６で説明した工程でその導電性積層膜４３をパターニングして形成され得る。
そして、図２２に示すように、この導電性パッド４３ｐとパッシベーション膜４７の上にレジストパターン５０を形成する。
続いて、図２３に示すように、レジストパターン５０をマスクにして密着膜４３ｃと厚さが１５０nm程度の表面導電膜４３ｄとを選択的にエッチングする。なお、このエッチング条件は、図９で説明したのと同じなので、ここでは省略する。
そして、レジストパターン５０を除去した後、図２４に示すように、既述の保護膜５１をパッシベーション膜４７上に形成し、本例に係る半導体ウエハ構造を完成させる。
本例における凸パターンPの平面レイアウトは特に限定されず、例えば図１２及び図１９で説明したような複数の島状に凸パターンPを形成し得る。
本例では、図２４に示したように、主導電膜４３ｂよりも硬い中間導電膜４３Ｙを形成したため、電気的な試験の際に導電性パッド４３ｐに探針６０を当てても、探針６０が主導電膜４３ｂに侵入するのが中間絶縁膜４３Ｙによって阻止され、探針６０によって導電性パッド４３ｐから大きな切削カスが発生するのを防止できる。
更に、この中間絶縁膜４３Ｙの上に柔らかな緩衝導電膜４３Ｚを形成したことで、緩衝導電膜４３Ｚに探針６０が適度な深さに侵入し、探針６０と導電性パッド４３ｐとのコンタクト抵抗を低下させることが可能となる。
第５例
図２５〜図２７は、第５例に係る半導体ウエハ構造の製造途中の断面図である。
本例では、図２５に示すように、厚さが５nm程度の密着膜４３ｃと厚さが１５０nm程度の表面導電膜４３ｄとの間に貴金属含有導電膜４３Ｗを形成する。
この貴金属含有導電膜４３Ｗは、図５で説明した導電性積層膜４３を形成する工程において、表面金属膜４３ｄを形成する前に密着膜４３ｃ上にスパッタ法で形成される。貴金属含有導電膜４３Ｗの材料は特に限定されないが、本例ではプラチナ膜を厚さ５〜５０nm、より好ましくは２０〜５０nmに形成する。
なお、プラチナ膜に代えて、イリジウム膜、オスミウム膜、ルテニウム膜、ロジウム膜、及びパラジウム膜等の貴金属膜を形成してもよい。
更に、このような純粋な貴金属膜に代えて、酸化プラチナ(RtO)膜や酸化イリジウム(IrOx)膜等の導電性酸化貴金属膜を貴金属含有導電膜４３Ｗとして形成してもよい。
そして、パッシベーション膜４７と導電性パッド４３ｐのそれぞれの上にレジストパターン５０を形成する。
次に、図２６に示すように、レジストパターン５０をマスクに使用しながら、CF4とO2との混合ガスをエッチングガスとするプラズマエッチング装置を用い、表面導電膜４３ｄを選択的にエッチングする。
このエッチングでは、化学反応に乏しい貴金属含有導電膜４３Ｗがエッチングストッパ膜として機能するので、エッチング量を時間でコントロールする場合と比較して、エッチング量の管理が容易となる。
そして、レジストパターン５０を除去した後、図２７に示すように、既述の保護膜５１をパッシベーション膜４７上に形成し、本例に係る半導体ウエハ構造を完成させる。
その凸パターンPの平面レイアウトは特に限定されず、図１２及び図１９で説明したような複数の島状に凸パターンPを形成し得る。
以上説明した本例では、エッチングのストッパとなる貴金属含有導電膜４３Ｗの電気抵抗が低いので、導電性パッド４３ｐの導電性が向上するという利点も得られる。
更に、図２７に示したように、主導電膜４３ｂよりも硬い貴金属含有導電膜４３Ｗがエッチングされずに導電性パッド４３ｐの表面に露出するため、探針６０による導電性パッド４３ｐの切削が防止され、電気的な試験の際に導電性パッド４３ｐからカスが発生し難くなる。
第６例
図２８は、第６例に係る半導体ウエハ構造と半導体装置のパッド領域IIの拡大平面図である。
本例では、第１〜第５例で形成された凸パターンPの平面形状を、図２８のような格子状とする。
このような格子状を採用することで凸パターンPの全ての部分が一体的に繋がるので、各凸パターンPが孤立していた第１例（図１２）と比較して、凸パターンPの機械的な強度が向上すると共に、下地の第４層間絶縁膜４０から凸パターンPが剥がれ難くなる。
そのため、電気的な試験の際に導電性パッド４３ｐに探針６０を当てても、探針６０の力によって凸パターンPが剥離し難くなるので、凸パターンPによる探針６０の滑り止め効果が確実に発揮される。
なお、凸パターンPの剥離が問題にならない場合は、図２９に示すように、凸パターンPの平面形状を格子状パターンの反転パターンにしてもよい。
第７例
図３０は、第７例に係る半導体ウエハ構造と半導体装置のパッド領域IIの拡大平面図である。
本例では、図３０に示すように、複数の凸パターンPの平面形状を帯状とする。そして、帯状の凸パターンPの延在方向Eを、探針６０の侵入方向Fの垂直方向とする。なお、侵入方向Fとは、導電性パッド４３ｐに当接する直前での探針６０の移動方向を言う。
図の例では、窓４７ａの平面形状が四角形であり、侵入方向Fがその四角形の各辺に対して斜めとなっている。
このようにすると、凸パターンPが探針６０の動きを阻止する力が最大限となり、探針６０が延在方向Eにスライドし難くなるので、探針６０のスライド量を最小限に留めることができ、探針６０による導電性パッド４３ｐの切削量を抑えることが可能となる。
第８例
図３１は、第８例に係る半導体ウエハ構造と半導体装置のパッド領域IIの拡大平面図である。
本例では、図３１に示すように、複数の凸パターンPの平面形状を帯状とする。更に、第１窓４７ａの内側の縁に表面導電膜４３ｄを露出させ、探針６０から第１窓４７ａの側面を保護するシールドリングとしてその表面導電膜４３ｄを機能させる。
そして、帯状の凸パターンPの延在方向Eと、探針６０の侵入方向Fとの成す角を４５度程度とする。このようにすると、探針６０が延在方向Eに沿ってスライドし易くなるため、探針６０から凸パターンPに作用する力を逃がすことができる。
以上、本発明の実施の形態について詳細に説明したが、本発明は上記実施形態に限定されない。例えば、上記ではウエハレベルで電気的な試験を行ったが、ダイシングの後に半導体チップの各々に対して試験を行ってもよい。
以下に、本発明の特徴を付記する。
（付記１） 半導体基板と、
前記半導体基板の上方に形成された層間絶縁膜と、
前記層間絶縁膜の上に形成され、主導電膜と、該主導電膜よりも硬い表面導電膜とを順に形成してなる導電性パッドと、
前記層間絶縁膜の上に形成され、前記導電性パッドが露出する窓を備えたパッシベーション膜とを有し、
前記導電性パッドの上面に、前記表面導電膜よりなる凸パターンが形成されたことを特徴とする半導体装置。
（付記２） 前記表面導電膜が選択的に除去され、除去されずに残存する該表面導電膜により前記凸パターンが構成されることを特徴とする付記１に記載の半導体装置。
（付記３） 前記主導電膜と表面導電膜との間に、該主導電膜よりも硬い中間導電膜と、該中間導電膜よりも軟らかい緩衝導電膜とが順に形成されたことを特徴とする付記２に記載の半導体装置。
（付記４） 前記主導電膜と前記表面導電膜との間に貴金属含有導電膜が形成されたことを特徴とする付記２に記載の半導体装置。
（付記５） 前記表面導電膜に複数の溝と凸部とが形成され、該凸部によって前記凸パターンが構成されることを特徴とする付記１に記載の半導体装置。
（付記６） 前記凸パターンの平面形状は島状であり、該凸パターンが複数設けられたことを特徴とする付記１に記載の半導体装置。
（付記７） 前記凸パターンの平面形状は格子状であることを特徴とする付記１に記載の半導体装置。
（付記８） 前記窓の平面形状は多角形であり、
前記凸パターンは、前記多角形の少なくとも一辺に対して斜めに延在する複数の帯状であることを特徴とする付記１に記載の半導体装置。
（付記９） 前記導電性パッドに、ボンディングワイヤ又は外部接続端子が接合されたことを特徴とする付記１に記載の半導体装置。
（付記１０） 前記主導電膜はアルミニウムを含む膜であり、前記表面導電膜は窒化チタン膜又は窒化チタンアルミニウム膜であることを特徴とする付記１に記載の半導体装置。
（付記１１） チップ領域が画定された半導体基板と、
前記半導体基板の上方に形成された層間絶縁膜と、
前記チップ領域内の前記層間絶縁膜の上に形成され、主導電膜と、該主導電膜よりも硬い表面導電膜とを順に形成してなる導電性パッドと、
前記層間絶縁膜の上に形成され、前記導電性パッドが露出する窓を備えたパッシベーション膜とを有し、
前記導電性パッドの上面に、前記表面導電膜よりなる凸パターンが形成されたことを特徴とする半導体ウエハ構造。
（付記１２） 前記凸パターンの平面形状は島状であり、該凸パターンが複数設けられたことを特徴とする付記１１に記載の半導体ウエハ構造。
（付記１３） 前記凸パターンの平面形状は格子状であることを特徴とする付記１１に記載の半導体ウエハ構造。
（付記１４） 前記窓の平面形状は多角形であり、
前記凸パターンは、前記多角形の少なくとも一辺に対して斜めに延在する複数の帯状であることを特徴とする付記１１に記載の半導体ウエハ構造。
（付記１５） 前記半導体基板の上方に層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に、導電性積層膜として、主導電膜と、該主導電膜よりも硬い表面導電膜とを順に形成する工程と、
前記導電性積層膜をパターニングして導電性パッドとする工程と、
前記導電性パッドの上に窓を備えたパッシベーション膜を前記層間絶縁膜の上に形成する工程と、
前記導電性パッドの上にレジストパターンを形成する工程と、
前記レジストパターンをマスクにして前記表面導電膜を選択的にエッチングすることにより、前記表面導電膜よりなる凸パターンを前記導電性パッドの上面に形成する工程と、
前記レジストパターンを除去する工程と、
前記レジストパターンを除去した後に、前記導電性パッドに導電性の探針を当接させて、前記半導体基板に形成された回路の電気的な試験を行う工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１６） 前記凸パターンを形成する工程において、前記レジストパターンで覆われていない部分の前記表面導電膜を除去し、除去されずに残存した該表面導電膜で前記凸パターンを構成することを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１７） 前記積層導電膜を形成する工程において、前記主導電膜の上に、
該主導電膜よりも硬い中間導電膜と、該中間導電膜よりも軟らかい緩衝導電膜とを順に形成し、該緩衝導電膜の上に前記表面導電膜を形成することを特徴とする付記１６に記載の半導体装置の製造方法。
（付記１８） 前記積層導電膜を形成する工程において、前記主導電膜の上に貴金属含有導電膜を形成すると共に、該貴金属含有導電膜の上に前記表面導電膜を形成し、
前記凸パターンを形成する工程において、前記貴金属含有導電膜をエッチングストッパとして使用しながら前記表面導電膜をエッチングすることを特徴とする付記１６に記載の半導体装置の製造方法。
（付記１９） 前記凸パターンを形成する工程において、前記表面導電膜を途中の深さまでエッチングすることにより該表面導電膜に複数の溝を形成し、該溝の間の該表面導電膜の凸部により前記凸パターンを構成することを特徴とする付記１５に記載の半導体装置の製造方法。
（付記２０） 前記凸パターンを形成する工程において、該凸パターンを帯状に複数形成し、
前記電気的な試験を行う工程において、前記探針の侵入方向を前記凸パターンの延在方向の垂直方向とすることを特徴とする付記１５に記載の半導体装置の製造方法。
図１は、特許文献３が開示する半導体装置において、導電性パッドとその周囲を拡大した要部拡大断面図である。 図２（ａ）、（ｂ）は、本発明の実施形態の第１例に係る半導体ウエハ構造の製造途中の断面図（その１）である。 図３は、本発明の実施形態の第１例に係る半導体ウエハ構造の製造途中の断面図（その２）である。 図４は、本発明の実施形態の第１例に係る半導体ウエハ構造の製造途中の断面図（その３）である。 図５は、本発明の実施形態の第１例に係る半導体ウエハ構造の製造途中の断面図（その４）である。 図６は、本発明の実施形態の第１例に係る半導体ウエハ構造の製造途中の断面図（その５）である。 図７は、本発明の実施形態の第１例に係る半導体ウエハ構造の製造途中の断面図（その６）である。 図８は、本発明の実施形態の第１例に係る半導体ウエハ構造の製造途中の断面図（その７）である。 図９は、本発明の実施形態の第１例に係る半導体ウエハ構造の製造途中の断面図（その８）である。 図１０は、本発明の実施形態の第１例に係る半導体ウエハ構造の製造途中の断面図（その９）である。 図１１は、本発明の実施形態の第１例に係る半導体ウエハ構造の製造途中の断面図（その１０）である。 図１２は、本発明の実施形態の第１例において、図１０の工程を終了した時点におけるパッド領域の拡大平面図である。 図１３は、本発明の実施形態における半導体ウエハ構造の拡大平面図である。 図１４は、本発明の実施形態で行われる電気的な試験について説明するための拡大断面図である。 図１５は、本発明の実施形態に係る半導体装置にワイヤボンディングを行った場合の拡大断面図である。 図１６は、本発明の実施形態に係る半導体装置に外部接続端子を接合した場合の拡大断面図である。 図１７は、本発明の実施形態の第２例に係る半導体ウエハ構造の製造途中の断面図（その１）である。 図１８は、本発明の実施形態の第２例に係る半導体ウエハ構造の製造途中の断面図（その２）である。 図１９は、本発明の実施形態の第２例に係る半導体ウエハ構造のパッド領域の拡大平面図である。 図２０は、本発明の実施形態の第３例に係る半導体ウエハ構造の製造途中の断面図（その１）である。 図２１は、本発明の実施形態の第３例に係る半導体ウエハ構造の製造途中の断面図（その２）である。 図２２は、本発明の実施形態の第４例に係る半導体ウエハ構造の製造途中の断面図（その１）である。 図２３は、本発明の実施形態の第４例に係る半導体ウエハ構造の製造途中の断面図（その２）である。 図２４は、本発明の実施形態の第４例に係る半導体ウエハ構造の製造途中の断面図（その３）である。 図２５は、本発明の実施形態の第５例に係る半導体ウエハ構造の製造途中の断面図（その１）である。 図２６は、本発明の実施形態の第５例に係る半導体ウエハ構造の製造途中の断面図（その２）である。 図２７は、本発明の実施形態の第５例に係る半導体ウエハ構造の製造途中の断面図（その３）である。 図２８は、本発明の実施形態の第６例に係る半導体ウエハ構造と半導体装置のパッド領域の拡大平面図である。 図２９は、本発明の実施形態の第６例に係る別の半導体ウエハ構造と半導体装置のパッド領域の拡大平面図である。 図３０は、本発明の実施形態の第７例に係る半導体ウエハ構造と半導体装置のパッド領域の拡大平面図である。 図３１は、本発明の実施形態の第８例に係る半導体ウエハ構造と半導体装置のパッド領域の拡大平面図である。
符号の説明
１０…シリコン基板、１１…素子分離絶縁膜、１２…pウェル、１４…ゲート絶縁膜、１５…ゲート電極、１６…高融点金属シリサイド層、１７ａ、１７ｂ…第１、第２ソース／ドレインエクステンション、１８…絶縁性サイドウォール、１９ａ、１９ｂ…第１、第２ソース／ドレイン領域、２４…カバー絶縁膜、２５…第１層間絶縁膜、２６…第１導電性プラグ、２８…第１金属配線、３０…第２層間絶縁膜、３１…第２導電性プラグ、３５…第２金属配線、３６…第３層間絶縁膜、３７…第３導電性プラグ、３８…第３金属配線、４０…第４層間絶縁膜、４１…第４導電性プラグ、４３…導電性積層膜、４３ａ…バリアメタル膜、４３ｂ…主導電膜、４３ｃ…密着膜、４３ｄ…表面導電膜、４３ｉ…第４配線、４３ｐ…導電性パッド、４３Ｘ…溝、４３Ｙ…中間導電膜、４３Ｚ…緩衝導電膜、４３Ｗ…貴金属含有導電膜、４５…酸化シリコン膜、４６…窒化シリコン膜、４７…パッシベーション膜、４７ａ…第１窓、５０…レジストパターン、５０ａ…側面、５１…保護膜、５１ａ…第２窓、５５…ボンディングワイヤ、５６…外部接続端子、６０…探針、P…凸パターン、Rc…チップ領域。

Claims (10)

  1. 半導体基板と、
    前記半導体基板の上方に形成された層間絶縁膜と、
    前記層間絶縁膜の上に形成され、主導電膜と、該主導電膜よりも硬い表面導電膜とを順に形成してなる導電性パッドと、
    前記層間絶縁膜の上に形成され、前記導電性パッドが露出する窓を備えたパッシベーション膜とを有し、
    前記導電性パッドの上面に、前記表面導電膜よりなる凸パターンが形成されたことを特徴とする半導体装置。
  2. 前記表面導電膜が選択的に除去され、除去されずに残存する該表面導電膜により前記凸パターンが構成されることを特徴とする請求項１に記載の半導体装置。
  3. 前記主導電膜と表面導電膜との間に、該主導電膜よりも硬い中間導電膜と、該中間導電膜よりも軟らかい緩衝導電膜とが順に形成されたことを特徴とする請求項２に記載の半導体装置。
  4. 前記主導電膜と前記表面導電膜との間に貴金属含有導電膜が形成されたことを特徴とする請求項２に記載の半導体装置。
  5. 前記表面導電膜に複数の溝と凸部とが形成され、該凸部によって前記凸パターンが構成されることを特徴とする請求項１に記載の半導体装置。
  6. 前記導電性パッドに、ボンディングワイヤ又は外部接続端子が接合されたことを特徴とする請求項１に記載の半導体装置。
  7. チップ領域が画定された半導体基板と、
    前記半導体基板の上方に形成された層間絶縁膜と、
    前記チップ領域内の前記層間絶縁膜の上に形成され、主導電膜と、該主導電膜よりも硬い表面導電膜とを順に形成してなる導電性パッドと、
    前記層間絶縁膜の上に形成され、前記導電性パッドが露出する窓を備えたパッシベーション膜とを有し、
    前記導電性パッドの上面に、前記表面導電膜よりなる凸パターンが形成されたことを特徴とする半導体ウエハ構造。
  8. 前記窓の平面形状は多角形であり、
    前記凸パターンは、前記多角形の少なくとも一辺に対して斜めに延在する複数の帯状であることを特徴とする請求項７に記載の半導体ウエハ構造。
  9. 前記半導体基板の上方に層間絶縁膜を形成する工程と、
    前記層間絶縁膜の上に、導電性積層膜として、主導電膜と、該主導電膜よりも硬い表面導電膜とを順に形成する工程と、
    前記導電性積層膜をパターニングして導電性パッドとする工程と、
    前記導電性パッドの上に窓を備えたパッシベーション膜を前記層間絶縁膜の上に形成する工程と、
    前記導電性パッドの上にレジストパターンを形成する工程と、
    前記レジストパターンをマスクにして前記表面導電膜を選択的にエッチングすることにより、前記表面導電膜よりなる凸パターンを前記導電性パッドの上面に形成する工程と、
    前記レジストパターンを除去する工程と、
    前記レジストパターンを除去した後に、前記導電性パッドに導電性の探針を当接させて、前記半導体基板に形成された回路の電気的な試験を行う工程と、
    を有することを特徴とする半導体装置の製造方法。
  10. 前記凸パターンを形成する工程において、該凸パターンを帯状に複数形成し、
    前記電気的な試験を行う工程において、前記探針の侵入方向を前記凸パターンの延在方向の垂直方向とすることを特徴とする請求項９に記載の半導体装置の製造方法。
JP2007040324A 2007-02-21 2007-02-21 半導体装置、半導体ウエハ構造、及び半導体装置の製造方法 Expired - Fee Related JP5114969B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007040324A JP5114969B2 (ja) 2007-02-21 2007-02-21 半導体装置、半導体ウエハ構造、及び半導体装置の製造方法
US12/035,071 US20080197353A1 (en) 2007-02-21 2008-02-21 Semiconductor device for which electrical test is performed while probe is in contact with conductive pad

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007040324A JP5114969B2 (ja) 2007-02-21 2007-02-21 半導体装置、半導体ウエハ構造、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008205238A true JP2008205238A (ja) 2008-09-04
JP5114969B2 JP5114969B2 (ja) 2013-01-09

Family

ID=39705865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007040324A Expired - Fee Related JP5114969B2 (ja) 2007-02-21 2007-02-21 半導体装置、半導体ウエハ構造、及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20080197353A1 (ja)
JP (1) JP5114969B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251537A (ja) * 2009-04-16 2010-11-04 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
JP2012089703A (ja) * 2010-10-20 2012-05-10 Lapis Semiconductor Co Ltd 半導体素子の製造方法及び半導体素子
WO2014014058A1 (ja) * 2012-07-20 2014-01-23 株式会社村田製作所 電子部品及びその製造方法
JP2016141149A (ja) * 2015-02-05 2016-08-08 キヤノン株式会社 液体吐出ヘッド用基板の製造方法、及び該製造方法で製造された液体吐出ヘッド用基板
JP2018182196A (ja) * 2017-04-19 2018-11-15 トヨタ自動車株式会社 半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006002753B4 (de) * 2006-01-20 2010-09-30 X-Fab Semiconductor Foundries Ag Verfahren und Anordnung zur Bewertung der Unterätzung von tiefen Grabenstrukturen in SOI-Scheiben
US8987014B2 (en) * 2008-05-21 2015-03-24 Stats Chippac, Ltd. Semiconductor wafer and method of forming sacrificial bump pad for wafer probing during wafer sort test
CN102792466B (zh) * 2010-03-08 2016-03-16 日亚化学工业株式会社 半导体发光元件及其制造方法
JP5731344B2 (ja) 2011-09-28 2015-06-10 浜松ホトニクス株式会社 放射線検出器
US11424204B2 (en) 2019-08-15 2022-08-23 Mediatek Inc. Semiconductor component and manufacturing method thereof
US11895778B2 (en) * 2021-12-16 2024-02-06 Amulaire Thermal Technology, Inc. Etching method for manufacturing substrate structure having thick electrically conductive layer, and substrate structure having thick electrically conductive layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270512A (ja) * 1997-03-24 1998-10-09 Nec Kyushu Ltd 半導体装置の製造方法
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
JP2001345359A (ja) * 2000-03-28 2001-12-14 Sanyo Electric Co Ltd 半導体素子とその製造方法
JP2002110730A (ja) * 2000-09-27 2002-04-12 Ricoh Co Ltd ボンディングパッド及び半導体装置
JP2003179112A (ja) * 2001-12-13 2003-06-27 Nec Electronics Corp 半導体装置およびその製造方法
JP2006210631A (ja) * 2005-01-28 2006-08-10 Nec Electronics Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686762A (en) * 1995-12-21 1997-11-11 Micron Technology, Inc. Semiconductor device with improved bond pads
JPH09330934A (ja) * 1996-06-12 1997-12-22 Toshiba Corp 半導体装置及びその製造方法
US6372621B1 (en) * 1999-04-19 2002-04-16 United Microelectronics Corp. Method of forming a bonding pad on a semiconductor chip

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270512A (ja) * 1997-03-24 1998-10-09 Nec Kyushu Ltd 半導体装置の製造方法
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
JP2001345359A (ja) * 2000-03-28 2001-12-14 Sanyo Electric Co Ltd 半導体素子とその製造方法
JP2002110730A (ja) * 2000-09-27 2002-04-12 Ricoh Co Ltd ボンディングパッド及び半導体装置
JP2003179112A (ja) * 2001-12-13 2003-06-27 Nec Electronics Corp 半導体装置およびその製造方法
JP2006210631A (ja) * 2005-01-28 2006-08-10 Nec Electronics Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251537A (ja) * 2009-04-16 2010-11-04 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
JP2012089703A (ja) * 2010-10-20 2012-05-10 Lapis Semiconductor Co Ltd 半導体素子の製造方法及び半導体素子
WO2014014058A1 (ja) * 2012-07-20 2014-01-23 株式会社村田製作所 電子部品及びその製造方法
JP2016141149A (ja) * 2015-02-05 2016-08-08 キヤノン株式会社 液体吐出ヘッド用基板の製造方法、及び該製造方法で製造された液体吐出ヘッド用基板
JP2018182196A (ja) * 2017-04-19 2018-11-15 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
JP5114969B2 (ja) 2013-01-09
US20080197353A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
JP5114969B2 (ja) 半導体装置、半導体ウエハ構造、及び半導体装置の製造方法
US9059033B2 (en) Semiconductor device with pads of enhanced moisture blocking ability
US8513776B2 (en) Semiconductor device and method capable of scribing chips with high yield
TWI536497B (zh) Semiconductor device manufacturing method and semiconductor device
US9754844B2 (en) Double sided NMOS/PMOS structure and methods of forming the same
US20060145347A1 (en) Semiconductor device and method for fabricating the same
US20120276736A1 (en) Method for manufacturing semiconductor device
US10580665B2 (en) Method for manufacturing package structure having elastic bump
US20090224387A1 (en) Semiconductor chip and method for manufacturing the same and semiconductor device
US7262486B2 (en) SOI substrate and method for manufacturing the same
US7897466B2 (en) Method for manufacturing semiconductor device
JP3395747B2 (ja) 半導体集積回路の製造方法
JP2002093745A (ja) 半導体装置の製造方法
US11387167B2 (en) Semiconductor structure and manufacturing method for the same
US11264244B2 (en) Method of manufacturing semiconductor device
JP2006261522A (ja) 半導体装置の製造方法
TW202422824A (zh) 半導體裝置結構及其形成方法
CN117133650A (zh) 制造半导体器件的方法
JP2005039014A (ja) 半導体装置およびその製造方法
JP2006253355A (ja) 半導体装置の製造方法及び半導体装置
JP2006179663A (ja) 半導体装置、半導体装置の製造方法、及び半導体パッケージ
JP2000012835A (ja) 半導体装置及びその製造方法
JP2005109260A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121001

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees