JP2008205096A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008205096A JP2008205096A JP2007037947A JP2007037947A JP2008205096A JP 2008205096 A JP2008205096 A JP 2008205096A JP 2007037947 A JP2007037947 A JP 2007037947A JP 2007037947 A JP2007037947 A JP 2007037947A JP 2008205096 A JP2008205096 A JP 2008205096A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- insulating film
- interlayer insulating
- semiconductor device
- antifuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】高集積化に適した、ヒューズとアンチヒューズの組み合わせ配線構造を有する半導体装置を提供する。
【解決手段】半導体基板と、この半導体基板上に設けられたアンチヒューズと、このアンチヒューズを覆うように設けられた層間絶縁膜と、この層間絶縁膜を介して前記アンチヒューズの直上に設けられ、このアンチヒューズに並列に接続されたヒューズを有する半導体装置。
【選択図】図2
【解決手段】半導体基板と、この半導体基板上に設けられたアンチヒューズと、このアンチヒューズを覆うように設けられた層間絶縁膜と、この層間絶縁膜を介して前記アンチヒューズの直上に設けられ、このアンチヒューズに並列に接続されたヒューズを有する半導体装置。
【選択図】図2
Description
本発明は、半導体装置およびその製造方法に関し、特にヒューズ及びアンチヒューズを有する配線構造に関する。
ヒューズとは、導通状態から非導通状態への移行を可能にするものであり、冗長回路等へ利用されている。ヒューズは、アルミニウム等の金属やポリシリコンなどの導電性材料から形成され、レーザートリミングなどのレーザーの照射や電流の印加により溶解、破断させることにより、導通状態から非導通状態へ移行させることができる。
一方、アンチヒューズとは、非導通状態から導通状態への移行を可能にするものであり、例えば、半導体基板の拡散層上に絶縁膜および導電体膜を順次積層した構造をもつMOSキャパシタから形成される。このMOSキャパシタに高電圧を印加することで絶縁膜を破壊し、非導通状態から導通状態へ移行させることができる。
ヒューズとアンチヒューズを並列に接続することで、一度切断した導通経路を再度接続することができる。
特開平07−312390号公報や特開2000−174211号公報には、ヒューズとアンチヒューズを並列接続した構造が開示されている。
特開平7−312390号公報
特開2000−174211号公報
ヒューズとアンチヒューズを組み合わせて使用する場合、従来、同一平面上に形成されるため、基板表面に平行な平面(以下「基板平面」)における占有面積が増える問題があった。
そこで本発明の目的は、高集積化に適した、ヒューズとアンチヒューズの組み合わせ配線構造を有する半導体装置およびその製造方法を提供することにある。
本発明によれば、以下の半導体装置およびその製造方法を提供することができる。
(1)半導体基板と、
前記半導体基板上に設けられたアンチヒューズと、
前記アンチヒューズを覆うように設けられた層間絶縁膜と、
前記層間絶縁膜を介して前記アンチヒューズの直上に設けられ、該アンチヒューズに並列に接続されたヒューズを有する半導体装置。
前記半導体基板上に設けられたアンチヒューズと、
前記アンチヒューズを覆うように設けられた層間絶縁膜と、
前記層間絶縁膜を介して前記アンチヒューズの直上に設けられ、該アンチヒューズに並列に接続されたヒューズを有する半導体装置。
(2)前記ヒューズは導電膜からなる上記1項に記載の半導体装置。
(3)前記ヒューズは、基板平面における前記アンチヒューズの形成領域全体を覆うように設けられている上記2項に記載の半導体装置。
(4)前記アンチヒューズは、前記半導体基板に設けられた拡散層、絶縁膜および導電層からなる積層構造を有し、前記絶縁膜を破壊することにより非導通状態から導通状態に移行できるものであり、前記ヒューズは、前記拡散層および前記導電層に電気的に接続されている上記1項から3項のいずれかに記載の半導体装置。
(5)前記層間絶縁膜と前記ヒューズとの間に、基板平面における前記アンチヒューズの形成領域全体を少なくとも覆うように窒化膜を有する上記1項から4項のいずれかに記載の半導体装置。
(6)半導体基板と、
前記半導体基板に設けられた拡散層、絶縁膜および第1導電層からなる積層構造と、
前記積層構造を覆うように設けられた第1層間絶縁膜と、
前記第1層間絶縁膜上に設けられ、該第1層間絶縁膜を貫通する第1コンタクトプラグを介して前記第1導電層と電気的に接続された第2導電層と、
前記第1層間絶縁膜上に設けられ、該第1層間絶縁膜を貫通する第2コンタクトプラグを介して前記拡散層と電気的に接続された第3導電層と、
前記第2導電層および第3導電層を覆うように前記第1層間絶縁膜上に設けられた第2層間絶縁膜と、
前記第2層間絶縁膜を貫通し、第2導電層と電気的に接続する第1ビアプラグと、
前記第2層間絶縁膜を貫通し、第3導電層と電気的に接続する第2ビアプラグと、
前記第1ビアプラグ及び第2ビアプラグと電気的に接続され、前記第1導電層の直上に設けられた第4導電層とを有する半導体装置。
前記半導体基板に設けられた拡散層、絶縁膜および第1導電層からなる積層構造と、
前記積層構造を覆うように設けられた第1層間絶縁膜と、
前記第1層間絶縁膜上に設けられ、該第1層間絶縁膜を貫通する第1コンタクトプラグを介して前記第1導電層と電気的に接続された第2導電層と、
前記第1層間絶縁膜上に設けられ、該第1層間絶縁膜を貫通する第2コンタクトプラグを介して前記拡散層と電気的に接続された第3導電層と、
前記第2導電層および第3導電層を覆うように前記第1層間絶縁膜上に設けられた第2層間絶縁膜と、
前記第2層間絶縁膜を貫通し、第2導電層と電気的に接続する第1ビアプラグと、
前記第2層間絶縁膜を貫通し、第3導電層と電気的に接続する第2ビアプラグと、
前記第1ビアプラグ及び第2ビアプラグと電気的に接続され、前記第1導電層の直上に設けられた第4導電層とを有する半導体装置。
(7)前記第4導電層は、基板平面における前記第1導電層の形成領域全体を覆うように設けられている上記6項に記載の半導体装置。
(8)前記第1導電層は、ポリシリコンからなる上記6項又は7項に記載の半導体装置。
(9)前記第4導電層は、金属からなる上記6項から8項のいずれかに記載の半導体装置。
(10)前記第1層間絶縁膜と第4導電層との間に、基板平面における前記第1導電層の形成領域全体を少なくとも覆うように窒化膜を有する上記6項から9項のいずれかに記載の半導体装置。
(11)上記6項に記載の半導体装置の製造方法であって、
半導体基板に拡散層を形成する工程と、
前記拡散層上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成し、パターニングして第1導電層を形成する工程と、
全面に第1層間絶縁膜を形成する工程と、
前記第1層間絶縁膜を貫通し、前記第1導電層に電気的に接続する第1コンタクトプラグ及び前記拡散層に電気的に接続する第2コンタクトプラグを形成する工程と、
前記第1層間絶縁膜上に導電膜を形成し、パターニングして、前記第1コンタクトプラグに電気的に接続する第2導電層および前記第2コンタクトプラグに電気的に接続する第3導電層を形成する工程と、
全面に第2層間絶縁膜を形成する工程と、
前記第2層間絶縁膜を貫通し、前記第2導電層に電気的に接続する第1ビアプラグ及び前記第3導電層に電気的に接続する第2ビアプラグを形成する工程と、
前記第1導電層の直上に、前記第1ビアプラグ及び前記第2ビアプラグと電気的に接続する第4導電層を形成する工程を有する半導体装置の製造方法。
半導体基板に拡散層を形成する工程と、
前記拡散層上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成し、パターニングして第1導電層を形成する工程と、
全面に第1層間絶縁膜を形成する工程と、
前記第1層間絶縁膜を貫通し、前記第1導電層に電気的に接続する第1コンタクトプラグ及び前記拡散層に電気的に接続する第2コンタクトプラグを形成する工程と、
前記第1層間絶縁膜上に導電膜を形成し、パターニングして、前記第1コンタクトプラグに電気的に接続する第2導電層および前記第2コンタクトプラグに電気的に接続する第3導電層を形成する工程と、
全面に第2層間絶縁膜を形成する工程と、
前記第2層間絶縁膜を貫通し、前記第2導電層に電気的に接続する第1ビアプラグ及び前記第3導電層に電気的に接続する第2ビアプラグを形成する工程と、
前記第1導電層の直上に、前記第1ビアプラグ及び前記第2ビアプラグと電気的に接続する第4導電層を形成する工程を有する半導体装置の製造方法。
(12)前記第4導電層を形成する工程の前に、基板平面における前記第1導電層の形成領域全体を少なくとも覆うように窒化膜を形成する工程を有する上記11項に記載の半導体装置の製造方法。
本発明によれば、高集積化に適した、ヒューズとアンチヒューズの組み合わせ配線構造を有する半導体装置およびその製造方法を提供することができる。
本発明によれば、互いに接続するヒューズとアンチヒューズを異なる層に設け、一方を他方の直上(あるいは直下)に配置することで、基板平面における占有面積を抑えることができる。その際、基板平面のレイアウトにおいて、ヒューズ及びアンチヒューズの一方を他方の占有領域内に収まるように配置することが効果的である。
ヒューズはアルミニウム等の金属、ポリシリコン、その他の導電性材料からなる導電膜で形成することができ、アンチヒューズはMOSキャパシタにより形成することができる。この場合、ヒューズはレーザー等の照射による熱融解により導通状態から非導通状態へ移行させることができ、アンチヒューズはMOS構造の絶縁破壊により非導通状態から導通状態へ移行させることができる。このMOS構造やヒューズの導電膜に用いられるポリシリコンは、ゲートに使用される場合と同様の一般的な濃度の不純物導入により導電性を付与することができる。
このような配線構造においては、アンチヒューズ直上にヒューズを配置することができる。ヒューズとアンチヒューズは、基板平面におけるレイアウトにおいて、ヒューズの形成領域がアンチヒューズの形成領域全体を覆うことができるように、すなわち、ヒューズの形成領域内にアンチヒューズの形成領域が収まるように、形状や面積が設定され、配置されることが好ましい。
本発明によれば、ヒューズとアンチヒューズの組み合わせの数を効率良く増やすことができる。また、ヒューズとアンチヒューズを並列に接続していることにより、一度切断した導通経路を再度接続することができ、1度だけ書き込み直せるROM等に利用できる。
以下、図面を用いて本発明の一実施形態の配線構造を説明する。
図1は、本実施形態の配線構造を模式的に示す平面図、図2は図1のA−A線に沿った断面模式図である。
N型のシリコン基板100(あるいはNウェル)には、素子分離絶縁膜104とP型不純物が導入されたP+拡散層101が形成されている。この拡散層101と、その上に設けられた酸化膜102と、その上に設けられたポリシリコン(Poly−Si)層103によりMOSキャパシタが形成されている。このMOS構造がアンチヒューズとして機能する。ここで、拡散層101は、その上面側にポリシリコン層103が設けられていない領域を有している。
シリコン基板100上に第1層間絶縁膜110が設けられ、この層間絶縁膜を貫通するコンタクトホールにタングステン(W)が埋め込まれたコンタクトプラグ111が形成されている。第1層間絶縁膜110上には、W配線112が形成され、コンタクトプラグ111と接続されている。
第1層間絶縁膜110上に第2層間絶縁膜120が設けられ、この第2層間絶縁膜を貫通するスルーホールにWが埋め込まれたビアプラグ121が形成されている。第2層間絶縁膜上にはアルミニウムからなるヒューズ122及び第3層間絶縁膜130が設けられ、ヒューズ122はビアプラグ121と接続されている。第3層間絶縁膜130上には、酸窒化膜からなるパッシベーション膜131が設けられ、このパッシベーション膜131は、ヒューズ122が露出するように開口が形成されている。
ヒューズ122は、アンチヒューズを構成するポリシリコン層103の直上に配置され、ビアプラグ及びコンタクトプラグを介して拡散層101及びポリシリコン層103に電気的に接続されている。図1に示すように、平面レイアウトにおいては、ヒューズの形成領域がポリシリコン層103の形成領域全体を覆うように形成されている。なお、図1は構成要素を部分的に透視できるように描いている。
この構造において、アンチヒューズ(MOS構造)とヒューズ122は並列に接続されており、ヒューズを切断しても、アンチヒューズの酸化膜102を破壊することで、ヒューズの切断により非導通となった経路を再び導通させることができる。ヒューズを切断させないでヒューズに電流を流す場合は、アンチヒューズの酸化膜が破壊しないような電圧を印加する。
上記の構成は、図3に示すように、P型基板(あるいはPウェル)を用いる場合も、拡散層にN型不純物を導入してN+拡散層とする以外は、同様な構造をとることができる。
以下に、図1及び図2に示す上述の配線構造の製造方法を説明する。
まず、N型シリコン基板100に、酸化膜を成膜し、続いて窒化膜を成膜する。フォトリソグラフィ技術とドライエッチング技術により窒化膜をパターニングする。次いで、この窒化膜をマスクにしてシリコン基板をドライエッチングしてトレンチを形成し、このトレンチを埋め込むように酸化膜を成膜し、CMP(化学的機械的研磨)及びウエットエッチングにより余剰の酸化膜および窒化膜を除去して、素子分離領域(STI)104を形成する(図4)。
次に、酸化膜(不図示)を成膜し、ホウ素(B)を全面に注入してP+拡散層101を形成する(図5)。
次に、酸化膜をウエットエッチングにより除去し、次いで、酸化膜102を成膜し、ポリシリコン(Poly−Si)を成膜する。この膜を、フォトリソグラフィ技術とドライエッチング技術によりパターニングし、ポリシリコン層103を形成する(図6)。
次に、シリコン酸化膜からなる第1層間酸化膜110を成膜する。次いで、フォトリソグラフィ技術とドライエッチング技術により、拡散層101に達するコンタクトホールを形成する。同様にして、ポリシリコン層103に達するコンタクトホールを形成する。次に、コンタクト部にB注入を行なった後、アニール処理を行う。窒化チタンの成膜後、コンタクトホールを埋め込むようにWを成膜し、続いてエッチバック又はCMPを行ない、余剰の窒化チタン及びWを除去してコンタクトプラグ111を形成する(図7)。
次に、Wを成膜し、フォトリソグラフィ技術とドライエッチング技術により、W膜をパターニングし、W配線112を形成する(図7)。
次に、シリコン酸化膜からなる第2の層間酸化膜120を成膜する。次いで、フォトリソグラフィ技術とドライエッチング技術により、W配線112に達するスルーホールを形成する。窒化チタンの成膜後、Wを成膜し、続いてエッチバック又はCMPを行い、余剰の窒化チタン及びWを除去してビアプラグ121を形成する(図8)。
次に、窒化チタンを成膜した後、アルミを成膜し、フォトリソグラフィ技術とドライエッチング技術により、窒化チタン膜およびアルミ膜をパターニングし、ヒューズ122を形成する。このとき、ヒューズ122が、アンチヒューズを構成するポリシリコン層103の直上に配置され、その形成領域の全体を覆うようにパターニングする。次に、シリコン酸化膜からなる第3層間酸化膜130を成膜し、続いてパッシベーション膜として酸窒化膜131を成膜し、次いでフォトリソグラフィ技術とドライエッチング技術により、ヒューズ122が露出する開口を形成する。このようにして図2に示す構造を形成できる。
P型のシリコン基板を用いる場合は、拡散層の形成時のB注入に代えてP注入を行えば、上述のN型シリコン基板を用いた場合と同様にして、図3に示す構造を形成することができる。
以上に説明した実施の形態において、図9に示すように、ヒューズ122と第2層間絶縁膜120との間にシリコン窒化膜あるいはシリコン酸窒化膜からなる保護絶縁膜140を設けてもよい。この構成によれば、ヒューズ122をレーザーにより切断する際、ヒューズ直下にあるアンチヒューズを保護することができる。この保護絶縁膜の厚みは、十分な保護効果が得られるように適宜設定することができ、また、その形成領域は、少なくともアンチヒューズを覆うように配置され、十分な保護効果が得られるように適宜配置することができる。
100 シリコン基板
101 拡散層
102 酸化膜
103 ポリシリコン層
110 第1層間絶縁膜
111 コンタクトプラグ
112 W配線
120 第2層間絶縁膜
121 ビアプラグ
122 ヒューズ
130 第3層間絶縁膜
131 パッシベーション膜
140 保護絶縁膜(窒化膜)
101 拡散層
102 酸化膜
103 ポリシリコン層
110 第1層間絶縁膜
111 コンタクトプラグ
112 W配線
120 第2層間絶縁膜
121 ビアプラグ
122 ヒューズ
130 第3層間絶縁膜
131 パッシベーション膜
140 保護絶縁膜(窒化膜)
Claims (12)
- 半導体基板と、
前記半導体基板上に設けられたアンチヒューズと、
前記アンチヒューズを覆うように設けられた層間絶縁膜と、
前記層間絶縁膜を介して前記アンチヒューズの直上に設けられ、該アンチヒューズに並列に接続されたヒューズを有する半導体装置。 - 前記ヒューズは導電膜からなる請求項1に記載の半導体装置。
- 前記ヒューズは、基板平面における前記アンチヒューズの形成領域全体を覆うように設けられている請求項2に記載の半導体装置。
- 前記アンチヒューズは、前記半導体基板に設けられた拡散層、絶縁膜および導電層からなる積層構造を有し、前記絶縁膜を破壊することにより非導通状態から導通状態に移行できるものであり、前記ヒューズは、前記拡散層および前記導電層に電気的に接続されている請求項1から3のいずれかに記載の半導体装置。
- 前記層間絶縁膜と前記ヒューズとの間に、基板平面における前記アンチヒューズの形成領域全体を少なくとも覆うように窒化膜を有する請求項1から4のいずれかに記載の半導体装置。
- 半導体基板と、
前記半導体基板に設けられた拡散層、絶縁膜および第1導電層からなる積層構造と、
前記積層構造を覆うように設けられた第1層間絶縁膜と、
前記第1層間絶縁膜上に設けられ、該第1層間絶縁膜を貫通する第1コンタクトプラグを介して前記第1導電層と電気的に接続された第2導電層と、
前記第1層間絶縁膜上に設けられ、該第1層間絶縁膜を貫通する第2コンタクトプラグを介して前記拡散層と電気的に接続された第3導電層と、
前記第2導電層および第3導電層を覆うように前記第1層間絶縁膜上に設けられた第2層間絶縁膜と、
前記第2層間絶縁膜を貫通し、第2導電層と電気的に接続する第1ビアプラグと、
前記第2層間絶縁膜を貫通し、第3導電層と電気的に接続する第2ビアプラグと、
前記第1ビアプラグ及び第2ビアプラグと電気的に接続され、前記第1導電層の直上に設けられた第4導電層とを有する半導体装置。 - 前記第4導電層は、基板平面における前記第1導電層の形成領域全体を覆うように設けられている請求項6に記載の半導体装置。
- 前記第1導電層は、ポリシリコンからなる請求項6又は7に記載の半導体装置。
- 前記第4導電層は、金属からなる請求項6から8のいずれかに記載の半導体装置。
- 前記第1層間絶縁膜と第4導電層との間に、基板平面における前記第1導電層の形成領域全体を少なくとも覆うように窒化膜を有する請求項6から9のいずれかに記載の半導体装置。
- 請求項6に記載の半導体装置の製造方法であって、
半導体基板に拡散層を形成する工程と、
前記拡散層上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成し、パターニングして第1導電層を形成する工程と、
全面に第1層間絶縁膜を形成する工程と、
前記第1層間絶縁膜を貫通し、前記第1導電層に電気的に接続する第1コンタクトプラグ及び前記拡散層に電気的に接続する第2コンタクトプラグを形成する工程と、
前記第1層間絶縁膜上に導電膜を形成し、パターニングして、前記第1コンタクトプラグに電気的に接続する第2導電層および前記第2コンタクトプラグに電気的に接続する第3導電層を形成する工程と、
全面に第2層間絶縁膜を形成する工程と、
前記第2層間絶縁膜を貫通し、前記第2導電層に電気的に接続する第1ビアプラグ及び前記第3導電層に電気的に接続する第2ビアプラグを形成する工程と、
前記第1導電層の直上に、前記第1ビアプラグ及び前記第2ビアプラグと電気的に接続する第4導電層を形成する工程を有する半導体装置の製造方法。 - 前記第4導電層を形成する工程の前に、基板平面における前記第1導電層の形成領域全体を少なくとも覆うように窒化膜を形成する工程を有する請求項11に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007037947A JP2008205096A (ja) | 2007-02-19 | 2007-02-19 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007037947A JP2008205096A (ja) | 2007-02-19 | 2007-02-19 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008205096A true JP2008205096A (ja) | 2008-09-04 |
Family
ID=39782312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007037947A Pending JP2008205096A (ja) | 2007-02-19 | 2007-02-19 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008205096A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8836076B2 (en) | 2010-06-25 | 2014-09-16 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
JP2016009840A (ja) * | 2014-06-26 | 2016-01-18 | 富士通セミコンダクター株式会社 | 半導体装置、半導体装置のリペア方法、及び半導体装置の製造方法 |
-
2007
- 2007-02-19 JP JP2007037947A patent/JP2008205096A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8836076B2 (en) | 2010-06-25 | 2014-09-16 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
JP2016009840A (ja) * | 2014-06-26 | 2016-01-18 | 富士通セミコンダクター株式会社 | 半導体装置、半導体装置のリペア方法、及び半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7825479B2 (en) | Electrical antifuse having a multi-thickness dielectric layer | |
JP4856523B2 (ja) | 半導体構造体及び半導体構造体を製造する方法 | |
KR100482385B1 (ko) | 크랙정지부형성방법 | |
JP5678301B2 (ja) | 埋め込みワードラインを備える半導体素子 | |
JP2011523507A (ja) | 金属ヒューズ、アンチヒューズ及び/又は抵抗器を含む金属ゲート統合構造体及び方法 | |
JP2008192986A (ja) | 半導体装置とその製造方法 | |
US20070080404A1 (en) | Semiconductor device | |
US9209194B1 (en) | Semiconductor constructions comprising fuse capacitors | |
JP2013197533A (ja) | 記憶装置及びその製造方法 | |
JP2001053148A (ja) | 半導体装置 | |
JP2016164942A (ja) | 半導体装置の製造方法および半導体積層構造物 | |
TW201005826A (en) | Semiconductor device, semiconductor chip, manufacturing methods thereof, and stack package | |
JP2008205096A (ja) | 半導体装置およびその製造方法 | |
JP2009004484A (ja) | 半導体装置の製造方法 | |
JP2011044625A (ja) | 半導体装置、および半導体装置の製造方法 | |
JP2012019018A (ja) | 半導体装置及びその製造方法 | |
JP4987897B2 (ja) | 半導体装置 | |
KR20100089545A (ko) | 퓨즈를 포함하는 반도체 소자 | |
JP2008053320A (ja) | 半導体装置およびその製造方法 | |
JP2008078358A (ja) | 半導体装置及びその製造方法 | |
JP5874249B2 (ja) | 半導体装置及びその製造方法 | |
JP2006080310A (ja) | 半導体装置及びその製造方法 | |
JP2014093438A (ja) | 半導体装置及び半導体装置の製造方法、半導体装置の特性調整方法 | |
JP5566003B2 (ja) | 半導体装置およびその製造方法 | |
KR20090070826A (ko) | 퓨즈를 구비한 반도체 소자 및 그 제조 방법 |