JP2008203675A - 液晶表示装置 - Google Patents

Abstract

【課題】画素電極と共通電極とが絶縁膜を介して積層された構成を有する液晶表示装置について良好な表示品位を得ることである。
【解決手段】一対の基板に液晶層を挟持した液晶表示装置１０は、複数本の画素列５０と、複数本の画素列５０中の各画素２０を駆動する駆動回路と、を含む。各画素２０は、一対の基板の一方の基板に設けられ、絶縁膜を介して積層された画素電極と共通電極と、画素電極および共通電極よりも液晶層側に配置され複数本の画素列５０に略平行にラビングされた配向膜と、を有する。駆動回路は、各画素２０の画素電極と共通電極との間に、複数本の画素列５０を連続するｎ本（ｎは２以上の整数）ごとに分けた各ブロックＢＬ内では互いに同極性となり、かつ、隣接するブロック間では互いに逆極性となる電圧を印加する。
【選択図】図５

Description

本発明は、液晶表示装置に係り、特に画素電極と共通電極とが絶縁膜を介して積層された構成を有する液晶表示装置に関する。

ＦＦＳ（Fringe Field Switching）方式の液晶表示装置では、液晶の配向を制御する画素電極と共通電極との両方が同じ基板に設けられており、この２つの電極は絶縁膜を介して積層されている。当該電極のうちで上側の電極すなわち液晶層側の電極にはスリットが設けられている。スリットの長手方向（長辺方向）と略平行にラビング処理がなされ、上記電極間の電圧がオフ電圧の場合、液晶分子はスリットの長手方向と略平行に配向する（初期配向状態）。オフ電圧よりも高い電圧を上記電極間に印加した場合、当該電極間にはスリットを通って電界が生じる。この電界はスリットの長辺に対して垂直な方向に発生し、液晶分子は当該電界方向に沿うように基板に平行な面内で回転する。液晶分子の回転角を制御することによって、透過光量が制御される。

特開平１１−２０２３５６号公報 特開２００３−５７６７０号公報

画素電極が上電極の場合、スリットを通る上記電界の他に、隣接する画素電極間にわたる電界が発生しうる。隣接画素電極間の電界がラビング方向と交差する領域では、液晶分子が初期配向状態からずれるので、当該領域の透過率が高くなり、光漏れが発生してしまう。

図９に上記光漏れの様子を説明する図を示す。図９は、画素電極のスリット部６６３とスリット部６６３を挟んで並ぶ枝部６６２とを横切る断面、すなわちラビング方向を横切る断面について、透過率をシミュレーションした図である。なお、画素電極は不図示の絶縁膜を介して共通電極６４０と積層されている。図９には、隣接画素電極間領域５４０と当該領域５４０を挟んで並ぶ２つの画素電極領域５３０とを図示し、画素電極領域５３０の階調レベルが約２０％の場合を例示している。

図９によれば、画素電極領域５３０での透過率に比べて、隣接画素電極間領域５４０での透過率が高くなる場合があることが分かる。この場合、画素電極領域５３０よりも隣接画素電極間領域５４０の方が輝度が高くなり、例えばコントラスト等が低下して表示品位が低下するという問題がある。

一般に、隣接画素電極間の距離が短いほど、隣接画素電極間の電界は強くなる。このため、高精細化が進むほど、隣接画素電極間領域５４０での光漏れが発生しやすい。

また、隣接画素電極間領域５４０の液晶分子は、両側の画素電極の電位変動の影響を受けるので、配向状態が不安定である。このため、隣接画素電極間領域５４０での光漏れは、フリッカーのようにちらつき、強調されて見える傾向にある。この点においても、表示品位が低下するという問題がある。

上記の光漏れおよびちらつきは、例えばライン反転駆動のように隣接画素電極間の電圧が大きくなる場合に、発生しやすくなる。

ここで、上記光漏れを防止する対策として、隣接画素電極間領域５４０を遮光膜によって遮光することが考えられる。しかし、上記ちらつきを抑制するためには、隣接画素電極間領域５４０から斜め方向へ出射する光を含めて遮光する必要がある。このため、遮光膜の拡大を招くことになる。一般に、ＦＦＳ方式の構造では画素電極と共通電極との積層構造によって保持容量が形成されるので、保持容量が別個に設けられた構造に比べて開口率が高いという特長がある。上記の遮光膜の拡大はＦＦＳの特長を低減する可能性がある。

また、上記ちらつきを防止する対策として、画素電極への印加電圧を下げることによって隣接画素電極間の電圧を低下させることが考えられる。しかし、この対策では、画素電極領域５３０の透過率が低下してしまい、表示品位上、好ましくない場合がある。

また、上記ちらつきを防止する他の対策として、フレーム反転駆動によって隣接画素電極間の電圧を低下させることが考えられる。しかし、この対策では、画面全体でのちらつきが発生する場合があり、これを抑制するために駆動周波数を高くする必要が生じる。

本発明の目的は、画素電極と共通電極とが絶縁膜を介して積層された構成を有する液晶表示装置であって良好な表示品位を得ることが可能な液晶表示装置を提供することである。

本発明に係る液晶表示装置は、一対の基板に液晶層を挟持した液晶表示装置において、複数本の画素列と、前記複数本の画素列中の各画素を駆動する駆動回路と、を備え、前記各画素は、前記一対の基板の一方の基板に設けられ、絶縁膜を介して積層された画素電極と共通電極と、前記画素電極および前記共通電極よりも液晶層側に配置され前記複数本の画素列に略平行にラビングされた配向膜と、を含み、前記駆動回路は、前記各画素の前記画素電極と前記共通電極との間に、前記複数本の画素列を連続するｎ本（ｎは２以上の整数）ごとに分けた各ブロック内では互いに同極性となり、かつ、隣接する前記ブロック間では互いに逆極性となる電圧を印加することを特徴とする。一般に、隣接する画素で画素電極と共通電極との間の電圧が互いに逆極性になる場合、同極性の場合に比べて、当該隣接画素の画素電極間の電圧が高くなる。しかし、上記構成によれば、互いに逆極性の電圧が印加される隣接画素の数が削減される。このため、隣接画素の画素電極の間の領域で発生する光漏れ等を抑制することができ、良好な表示品位が得られる。

また、前記ｎの値が連続する１フレーム期間で互いに異なることが好ましい。上記構成によれば、互いに逆極性の電圧が同じ画素に継続的に印加されることが抑制される。このため、同じ位置に継続的に光り漏れ等が発生することが抑制される。したがって、良好な表示品位が得られる。

本発明に係る液晶表示装置は、一対の基板に液晶層を挟持した液晶表示装置において、ｍ本（ｍは３以上の整数）の画素列と、前記ｍ本の画素列中の各画素を駆動する駆動回路と、を備え、前記各画素は、前記一対の基板の一方の基板に設けられ、絶縁膜を介して積層された画素電極と共通電極と、前記画素電極および前記共通電極よりも液晶層側に配置され前記複数本の画素列に略平行にラビングされた配向膜と、を含み、前記駆動回路は、前記各画素の前記画素電極と前記共通電極との間に、前記ｍ本の画素列を２個以上かつ（ｍ−１）個以下に分けた各ブロック内では互いに同極性となり、かつ、隣接する前記ブロック間では互いに逆極性となる電位を印加することを特徴とする。一般に、隣接する画素で画素電極と共通電極との間の電圧が互いに逆極性になる場合、同極性の場合に比べて、当該隣接画素の画素電極間の電圧が高くなる。しかし、上記構成によれば、互いに逆極性の電圧が印加される隣接画素の数が削減される。このため、隣接画素の画素電極の間の領域で発生する光漏れ等を抑制することができ、良好な表示品位が得られる。

また、前記ブロックの個数が連続する１フレーム期間で互いに異なることが好ましい。上記構成によれば、互いに逆極性の電圧が同じ画素に継続的に印加されることが抑制される。このため、同じ位置に継続的に光り漏れ等が発生することが抑制される。したがって、良好な表示品位が得られる。

図１および図２に本発明の実施の形態に係る液晶表示装置１０の表示領域の一部について断面図および平面図を示す。図１は、図２中の１−１線における断面図に相当する。図２には、２行３列にマトリクス配列された画素２０を例示しており、図面の煩雑化を避けるため２個の画素２０についてのみ太い破線で例示している。なお、図２では図１中に図示した要素の一部を省略している。また、図３に液晶表示装置１０の模式図を示す。

液晶表示装置１０は、対向配置された２枚の支持基板１１０，２１０と、当該２枚の支持基板１１０，２１０間に挟持された液晶層３００とを含んでいる。支持基板１１０，２１０は、例えばガラス板等の透光性基板で構成可能である。液晶層３００の厚さは、セルギャップに対応し、例えば２〜４μｍである。

液晶表示装置１０は、支持基板１１０の液晶層３００側に、ゲートライン１２０と、データライン１２２と、スイッチング素子１２４と、絶縁膜１３０と、共通電極１４０と、絶縁膜１５０と、画素電極１６０と、配向膜１７０とを含んでいる。

ゲートライン１２０とデータライン１２２とは互いに平面視上、交差するように配置されており、図３では直交する場合を例示している。ゲートライン１２０とデータライン１２２とは絶縁膜１３０によって互いに絶縁されている。なお、図３に図示された６本のゲートライン１２０を区別する場合、表示画面の上側から順番に、１番目のゲートライン１２０−１、２番目のゲートライン１２０−２のように呼ぶことにする。

ゲートライン１２０とデータライン１２２との各交差点付近にスイッチング素子１２４が配置されている。ここではスイッチング素子１２４としてトランジスタを例示するが、例えばダイオード等を用いることも可能である。各トランジスタ１２４は、ゲートが近接のゲートライン１２０に接続され、ドレイン（またはソース）が近接のデータライン１２２に接続されている。各トランジスタ１２４に対してそれぞれ画素電極１６０が設けられており、トランジスタ１２４のソース（またはドレイン）に画素電極１６０が接続されている。これにより、画素電極１６０には、データライン１２２からトランジスタ１２４を介して、その画素電極１６０に対応する画素２０の表示データ電位が供給される。

共通電極１４０は、絶縁膜１３０上に配置されている。共通電極１４０は、例えばＩＴＯ（Indium Tin Oxide）等の透光性導電膜で構成可能である。共通電極１４０によって各画素２０に共通の電位が供給される。ここでは、共通電極１４０が、全ての画素２０にわたって配置された導電膜で構成される場合を例示するが、例えば、共通電極１４０を画素２０ごとに分割し、これら複数の分割電極を配線で接続してもよい。また、例えば、全画素２０を複数のグループに分け、当該グループごとに共通電極１４０を分割配置することも可能である。

画素電極１６０は、絶縁膜１５０を介して共通電極１４０上に積層されている。画素電極１６０は、例えばＩＴＯ等の透光性導電膜で構成可能である。画素電極１６０は、各画素２０にそれぞれ設けられている。

画素電極１６０は、１本の幹部（または背部）１６１と、複数の枝部（または歯部）１６２とを含んでいる。枝部１６２は、スリット部（または溝部）１６３を挟んで配列されており、スリット部１６３とともにライン・アンド・スペースのパターンを構成している。なお、枝部１６２とスリット部１６３の数は図示の例示に限られるものではない。複数の枝部１６２は、一端において、幹部１６１で繋がれている。すなわち、画素電極１６０は、くし歯形状をしている。なお、枝部１６２の幅は例えば２．５〜３．５μｍであり、枝部１６２間の間隔すなわちスリット部１６３の幅は例えば４．０〜５．０μｍである。なお、画素電極１６０の輪郭線の角部（コーナー部）は、角張っていてもよいし、丸まった形状でもよい。

ここでは、枝部１６２およびスリット部１６３がゲートライン１２０と平行に延伸する場合を例示する。なお、説明のため、この形態を図２および図３に図示した態様に合わせて「横スリット型」と呼ぶことにする。また、ここでは、データライン１２２に平行に並ぶ画素電極１６０は、くし歯形状の開放端の向き、換言すれば幹部１６１の位置を交互にして配列されている場合を例示する。

共通電極１４０は画素電極１６０のスリット部１６３だけでなく幹部１６１および枝部１６２にも対向しており、両電極１４０，１６０は絶縁膜１５０を介して保持容量を構成している。

配向膜１７０は、画素電極１６０を覆って積層されている。配向膜１７０の液晶層３００に接する表面は、枝部１６２およびスリット部１６３の長手方向に略平行に、例えば当該長手方向に対して約５°〜１０°傾いた方向にラビングされている。図２にはラビング方向Ｒの一例を矢印によって模式的に図示している。

液晶表示装置１０は、支持基板１１０の液晶層３００とは反対側に不図示の偏光板を含んでいる。

液晶表示装置１０は、支持基板２１０の液晶層３００側に、遮光膜２２０と、カラーフィルタ２３０とを含んでいる。遮光膜２２０は、例えば黒色顔料を含有した各種樹脂で構成可能である。遮光膜２２０には画素２０ごとに、画素電極１６０に対向して開口部が形成されている。各開口部には、その画素２０の表示色に応じた色相のカラーフィルタ２３０が配置されている。図１では遮光膜２２０およびカラーフィルタ２３０が支持基板２１０上に配置されている場合を例示している。

液晶表示装置１０は、カラーフィルタ２３０を覆って積層された不図示のオーバーコート層と配向膜２４０とを含んでいる。配向膜２４０の液晶層３００に接する表面は所定方向にラビングされている。また、液晶表示装置１０は、支持基板２１０の液晶層３００とは反対側に不図示の偏光板を含んでいる。

共通電極１４０と画素電極１６０との間の電圧がオフ電圧の場合、電極１４０，１６０付近の液晶分子は、ラビング方向Ｒに配向している（初期配向状態）。オフ電圧よりも高い電圧を電極１４０，１６０間に印加すると、電極１４０，１６０間にスリット部１６３を通って電界Ｅ３が発生する。液晶分子は支持基板１１０に平行な平面内で回転する。すなわち、液晶（分子）が駆動される。液晶分子の回転角を制御することによって、透過光量が制御される。共通電極１４０と画素電極１６０とは、各画素２０において電極対を構成し、上記電界Ｅ３を各画素２０において発生する。

なお、例えば上記２つの配向膜１７０，２４０のラビング方向と上記２つの偏光板の偏光軸方向との関係によって、液晶表示装置１０をノーマリ・ブラック（Normaly Black）型とノーマリ・ホワイト（Normaly White）型とのいずれにも設計可能である。ここでは、液晶表示装置１０がノーマリ・ブラック型の場合を例示する。

上記では画素２０がマトリクス配列されている場合を例示したが（図２参照）、画素２０をデルタ配列等の他配列にすることも可能である。また、ここでは、画素２０の境界が、隣接する画素電極１６０の間の領域４０を二分する位置である場合を例示するが（図１および図２参照）、例えば、画素電極１６０とスリット部１６３とからなる領域３０（図１および図２参照）を画素２０と規定することも可能である。

なお、上記の隣接する画素電極１６０の間の領域４０を「隣接画素電極間領域４０」と呼び、上記領域３０を「画素電極領域３０」と呼ぶことにする。図２では図面の煩雑化を避けるため、１つの画素電極領域３０についてのみ太い破線で例示している。

液晶表示装置１０は各画素２０を駆動する駆動回路４００を含んでおり、ここでは駆動回路４００が、ゲートライン駆動回路４１０と、データライン駆動回路４２０と、共通電極駆動回路４３０とを含んで構成される場合を例示する（図３参照）。各ゲートライン１２０はゲートライン駆動回路４１０に接続され、各データライン１２２はデータライン駆動回路４２０に接続されている。共通電極１４０には共通電極駆動回路４３０が接続されている。

図４に、液晶表示装置１０における駆動方法を説明するタイミングチャートを示す。図４には、ゲートライン１２０とデータライン１２２と共通電極１４０との各電位の変化を図示しており、共通電極１４０の波形を破線で図示している。なお、データライン１２２の電位変化は画素電極１６０の電位変化に対応する。

ゲートライン１２０には、ゲートライン駆動回路４１０によって選択信号が順次、印加される。つまり、複数本のゲートライン１２０がスキャンされる。このとき、同じゲートライン１２０に接続された複数のトランジスタ１２４には同時に選択信号が印加される。なお、上記選択信号を図４では矩形パルスで例示している。

共通電極１４０には、ここでは、共通電極駆動回路４３０によって２つの所定電位が交互に印加される。例示のタイミングチャートの場合、共通電極１４０には、１番目のゲートライン１２０−１への選択信号の印加開始から２番目のゲートライン１２０−２への選択信号の印加終了までの期間は所定の低電位が印加される。その後、３番目のゲートライン１２０−３への選択信号の印加開始から４番目のゲートライン１２０−４への選択信号の印加終了までの期間は所定の高電位が共通電極１４０に印加される。その後、５番目のゲートライン１２０−５への選択信号の印加開始から６番目のゲートライン１２０−６への選択信号の印加終了までの期間は上記低電位が印加される。

つまり、ゲートライン１２０は連続する２本ごとにブロック分けされ、同じブロック内のゲートライン１２０が選択される期間中は共通電極１４０の電位は所定の低電位または高電位に保持され、次のブロックへの移行に合わせて共通電極１４０の電位は低電位から高電位へまたは高電位から低電位へ切り替わる。

データライン１２２のそれぞれには、データライン駆動回路４２０によって、表示データに応じた電位が印加される。各データライン１２２への表示データ電位の印加は、例えば同時に行われる。表示データ電位は、共通電極１４０が上記低電位である期間中は当該低電位に対して高い電位に設定され、共通電極１４０が上記高電位である期間中は当該高電位に対して低い電位に設定される。つまり、表示データ電位は、共通電極１４０の電位に対する（共通電極１４０の電位を基準にした）極性が変化する。

例示のタイミングチャートの場合、データライン１２２には、１番目のゲートライン１２０−１の選択開始から２番目のゲートライン１２０−２の選択終了までの期間は、共通電極１４０の電位に対して高い電位すなわち正極性の電位が印加される。その後、３番目のゲートライン１２０−３の選択開始から４番目のゲートライン１２０−４の選択終了までの期間は、共通電極１４０の電位に対して低い電位すなわち負極性の電位がデータライン１２２に印加される。その後、５番目のゲートライン１２０−５の選択開始から６番目のゲートライン１２０−６の選択終了までの期間は、正極性の電位が印加される。図４では、上記の正極性の電位および負極性の電位を“＋”および“−”でそれぞれ示している。

なお、図４にはフレーム反転駆動の場合を例示している。

図５に、上記駆動方法による１フレーム分の表示データ電位の極性を説明する模式図を示す。図５では、各画素２０を四角形で表し（１つの画素２０についてのみ符号２０を付している）、当該四角形の中にその画素２０の画素電極１６０（図３参照）の極性を“＋”または“−”で示している。

上記駆動方法では、ゲートライン１２０を共有する複数の画素２０に対応した画素列５０が順次に選択され、選択された画素列５０中の各画素２０の画素電極１６０に表示データ電位が印加される。なお、説明のため図５では画素列５０の１本を太線で囲んでいる。

また、上記駆動方法では、表示画面を構成する複数本の画素列５０は連続する２本ごとにブロック分けされて駆動される。図５ではｋ個のブロックＢＬに分けられた場合を例示しており、これらを区別するときは表示画面の上側から順番に、１番目のブロックＢＬ−１、２番目のブロックＢＬ−２のように呼ぶことにする。このとき、各ブロックＢＬでは、そのブロックＢＬに属する全ての画素電極１６０（図３参照）に、共通電極１４０（図３参照）の電位に対して同じ極性の電位が印加される。つまり、同一ブロックＢＬ内の各画素２０の共通電極１４０と画素電極１６０との間には同極性の電圧が印加される。一方、１番目のブロックＢＬ−１の画素電極１６０と２番目のブロックＢＬ−２の画素電極１６０とには共通電極１４０の電位に対して互いに逆極性の電位が印加される。同様に、２番目のブロックＢＬ−２の画素電極１６０と３番目のブロックＢＬ−３の画素電極１６０とには互いに逆極性の電位が印加される。第３番目のブロックＢＬ−３と第４番目のブロックＢＬ−４とについても同様である。つまり、隣接するブロックＢＬ間では共通電極１４０と画素電極１６０との間の電圧が互いに逆極性になる。

なお、フレーム反転駆動の場合、次の１フレーム期間では図５の例示とは逆極性の電位が印加される。

ここで、上記のように、配向膜１７０のラビング方向Ｒはスリット部１６３に略平行をなし、スリット部１６３はゲートライン１２０に平行に延伸している。したがって、ラビング方向Ｒは、ゲートライン１２０を共有する複数の画素２０に対応した画素列５０に略平行をなしている（図５参照）。このため、隣接する画素列５０の境界に対応する隣接画素電極間領域４０（図１参照）において、隣接する画素電極１６０間にわたる電界Ｅ４によって、光漏れが発生する可能性がある。

しかし、液晶表示装置１０によれば、画素電極１６０と共通電極１４０との間の電圧は、同じブロックＢＬ内では同極性であり、隣接するブロックＢＬ間では互いに逆極性である。このため、ライン反転駆動と比べて、互いに逆極性の電圧が印加される隣接画素２０の数が減る。したがって、隣接画素電極間領域４０で発生する光漏れ等を抑制することができる。その結果、コントラストの低下やちらつき等が低減されて、良好な表示品位が得られる。

上記では各ブロックＢＬが２本の画素列５０で構成される場合を例示したが、３本以上の画素列５０で構成することも可能である。

また、各ブロックＢＬ中の画素列５０の本数を異ならせることも可能である。すなわち、ｍ本（ｍは３以上の整数）の画素列５０を２個以上かつ（ｍ−１）個以下のブロックＢＬに分けてもよい。この場合、少なくとも１個のブロックＢＬには、連続する２本以上の画素列５０が含まれることになるので、上記と同様に、互いに逆極性の電圧が印加される隣接画素２０の数を削減することができる。

また、各ブロックＢＬ中の画素列５０の本数、換言すればブロックＢＬの個数は、表示動作中に変更してもよい。すなわち、連続する１フレーム期間で異ならせてもよい。これによれば、互いに逆極性の電圧が同じ画素２０に継続的に印加されることが抑制される。このため、同じ位置に継続的に光り漏れ等が発生することが抑制され、良好な表示品位が得られる。表示動作中におけるブロックＢＬの変更は、例えば、駆動回路４００の不図示の制御回路が乱数表を利用してブロックＢＬの個数を設定し、その設定に従ってデータライン駆動回路４２０および共通電極駆動回路４３０が出力電位を制御することによって可能である。

また、上記では画素電極１６０が横スリット型の場合を例示した。これに対して、枝部１６２およびスリット部１６３をデータライン１２２に平行に延伸させることも可能である。なお、この形態を「縦スリット型」と呼ぶことにする。縦スリット型においても、画素電極１６０を覆う配向膜１７０は、枝部１６２およびスリット部１６３の長手方向に略平行にラビング処理される。このため、縦スリット型の場合、ラビング方向Ｒに略平行に並ぶ画素２０の列５０は、データライン１２２を共有する複数の画素２０が対応する（図６および図３参照）。なお、図６には、各ブロックＢＬが２本の画素列５０で構成される場合を例示しており、ラビング方向Ｒの一例を矢印によって模式的に図示している。

また、上記では共通電極１４０に２つの所定電位が交互に印加される場合を例示したが、共通電極１４０への印加電位を一定にすることも可能である。

また、枝部１６２およびスリット部１６３をゲートライン１２０またはデータライン１２２に対して傾いた方向に延伸させることも可能である。この場合、その傾斜角が小さいとき、例えば１０°以下のときは、実質的に縦スリット型または横スリット型と同一視することが可能である。

また、上記ではデータライン１２２に平行に並ぶ画素電極１６０が、くし歯形状の開放端の向きを交互にして配列されている場合を例示したが、当該開放端を同じ側に向けて配列することも可能である。また、図７の平面図に示す画素電極１６０Ｂを適用することも可能である。画素電極１６０Ｂは、上記の画素電極１６０において枝部１６２の開放端をもう一つの幹部１６１で繋いだ形状をしている。この場合、各スリット部１６３は画素電極１６０Ｂの外縁まで到達していないが、画素電極１６０Ｂも枝部１６２とスリット部１６３とによるライン・アンド・スペースのパターンを含んでいる。

また、上記では画素電極１６０が共通電極１４０よりも液晶層３００側に配置された場合すなわち画素電極１６０が上電極となる場合を例示した。これに対して、図８の断面図に示す液晶表示装置１０Ｂのように、共通電極１４０を上電極にすることも可能である。この場合、共通電極１４０にスリット部１４３が設けられるが、当該スリット部１４３を通って、隣接する画素電極１６０間に電界Ｅ４が生じる可能性がある。しかし、上記と同様に駆動することによって、液晶表示装置１０Ｂおいても良好な表示品位を得ることができる。

本発明の実施の形態に係る液晶表示装置の断面図である。 本発明の実施の形態に係る液晶表示装置の平面図である。 本発明の実施の形態に係る液晶表示装置の模式図である。 本発明の実施の形態に係る液晶表示装置での駆動方法を説明するタイミングチャートである。 図４の駆動方法を説明する模式図である。 本発明の実施の形態に係る液晶表示装置での駆動方法の他の例を説明する模式図である。 本発明の実施の形態に係る画素電極の他の例を説明する平面図である。 本発明の実施の形態に係る液晶表示装置の他の例を説明する断面図である。 従来の液晶表示装置における画素電極間の光漏れを説明する図である。

符号の説明

１０，１０Ｂ 液晶表示装置、２０ 画素、５０ 画素列、１１０，２１０ 基板、１４０ 共通電極、１５０ 絶縁膜、１６０，１６０Ｂ 画素電極、１７０ 配向膜、３００ 液晶層、４００ 駆動回路、ＢＬ ブロック、Ｒ ラビング方向。

Claims (4)

1. 一対の基板に液晶層を挟持した液晶表示装置において、
   複数本の画素列と、
   前記複数本の画素列中の各画素を駆動する駆動回路と、
   を備え、
   前記各画素は、
   前記一対の基板の一方の基板に設けられ、絶縁膜を介して積層された画素電極と共通電極と、
   前記画素電極および前記共通電極よりも液晶層側に配置され前記複数本の画素列に略平行にラビングされた配向膜と、
   を含み、
   前記駆動回路は、前記各画素の前記画素電極と前記共通電極との間に、前記複数本の画素列を連続するｎ本（ｎは２以上の整数）ごとに分けた各ブロック内では互いに同極性となり、かつ、隣接する前記ブロック間では互いに逆極性となる電圧を印加することを特徴とする液晶表示装置。
2. 請求項１に記載の液晶表示装置であって、
   前記ｎの値が連続する１フレーム期間で互いに異なることを特徴とする液晶表示装置。
3. 一対の基板に液晶層を挟持した液晶表示装置において、
   ｍ本（ｍは３以上の整数）の画素列と、
   前記ｍ本の画素列中の各画素を駆動する駆動回路と、
   を備え、
   前記各画素は、
   前記一対の基板の一方の基板に設けられ、絶縁膜を介して積層された画素電極と共通電極と、
   前記画素電極および前記共通電極よりも液晶層側に配置され前記複数本の画素列に略平行にラビングされた配向膜と、
   を含み、
   前記駆動回路は、前記各画素の前記画素電極と前記共通電極との間に、前記ｍ本の画素列を２個以上かつ（ｍ−１）個以下に分けた各ブロック内では互いに同極性となり、かつ、隣接する前記ブロック間では互いに逆極性となる電位を印加することを特徴とする液晶表示装置。
4. 請求項３に記載の液晶表示装置であって、
   前記ブロックの個数が連続する１フレーム期間で互いに異なることを特徴とする液晶表示装置。

Images