JP2008199001A - 半導体素子の素子分離膜形成方法 - Google Patents

半導体素子の素子分離膜形成方法 Download PDF

Info

Publication number
JP2008199001A
JP2008199001A JP2008006931A JP2008006931A JP2008199001A JP 2008199001 A JP2008199001 A JP 2008199001A JP 2008006931 A JP2008006931 A JP 2008006931A JP 2008006931 A JP2008006931 A JP 2008006931A JP 2008199001 A JP2008199001 A JP 2008199001A
Authority
JP
Japan
Prior art keywords
film
trench
insulating film
forming
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008006931A
Other languages
English (en)
Inventor
Young Hee Seo
英 熙 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2008199001A publication Critical patent/JP2008199001A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】サイクリングしきい電圧シフトを改善し、且つトレンチの上部領域に形成されたオーバーハングを防止することが可能な、半導体素子の素子分離膜形成方法の提供。
【解決手段】半導体基板のアクティブ領域上にトンネル絶縁膜、および下部より上部幅が狭い導電膜を形成する段階と、前記導電膜間の前記半導体基板にトレンチを形成する段階と、前記トレンチの一部が充填されるように絶縁膜を形成する段階と、前記導電膜の上部コーナーに形成された前記絶縁膜のオーバーハングが除去されるようにエッチング工程を行う段階とを含み、前記導電膜間の空間と前記トレンチが前記絶縁膜で充填されるまで、前記絶縁膜形成段階、および前記エッチング工程段階を繰り返し行う、半導体素子の素子分離膜形成方法を提供する。
【選択図】図１Ｇ

Description

本発明は、半導体素子の素子分離膜形成方法に係り、特に、セルの干渉現象によって隣接したメモリセルのしきい電圧（Ｖｔ）が変わるしきい電圧シフトを改善するための半導体素子の素子分離膜形成方法に関する。
素子の高集積化に伴ってトレンチ幅は狭くなり、深さは深くなるため、既存の高密度プラズマ（High Density Plasma、ＨＤＰ）酸化膜でボイドなくトレンチを完全にギャップフィル(gap-fill)して素子分離膜を形成することはさらに難しくなっている。かかる問題を解決するために、ＳＯＧ(Spin on Glass)を用いた方法が適用されているが、高密度プラズマ（ＨＤＰ）酸化膜に比べて素子のサイクリングしきい電圧（Ｖｔ）シフト問題が発生する。
サイクリング(cycling)しきい電圧シフト問題を改善するためには、トレンチの側壁に形成される酸化膜の厚さを確保することにより、導電膜がアタック(attack)されることを防止しなければならない。
ところが、トレンチの側壁に形成される酸化膜の厚さを確保するために、トレンチの表面に高密度プラズマ（ＨＤＰ）酸化膜を形成するときに厚さを高めなければならないが、高密度プラズマ酸化膜はトレンチの上部領域でオーバーハングを発生させる。これにより、高密度プラズマ酸化膜を１０００Å以上に蒸着することが難しい。
そこで、本発明の目的は、サイクリングしきい電圧シフトを改善し、且つトレンチの上部領域に形成されたオーバーハングを防止するための方法を提供することにある。
上記目的を達成するために、本発明の一実施例に係る半導体素子の素子分離膜形成方法は、半導体基板のアクティブ領域上にトンネル絶縁膜および下部より上部の幅が狭い導電膜を形成する。導電膜間の半導体基板にトレンチを形成する。トレンチの一部が充填されるように絶縁膜を形成する。導電膜の上部コーナーに形成された絶縁膜のオーバーハングが除去されるようにエッチング工程を行い、導電膜間の空間とトレンチが絶縁膜で充填されるまで、絶縁膜形成段階およびエッチング工程段階を繰り返し行う。
前記において、導電膜のうち幅の狭い上部の側壁にスペーサがさらに形成される。下部より上部の幅が狭い導電膜形成工程は、半導体基板の上部にトンネル絶縁膜、第１導電膜および第２導電膜を形成した後、第２導電膜をパターニングし、パターニングされた第２導電膜の側壁にスペーサを形成した後、スペーサをエッチングマスクとして第１導電膜、トンネル絶縁膜、および半導体基板の一部をエッチングしてトレンチを形成し、スペーサを除去する。
スペーサはウェットエッチング工程によって除去する。スペーサを除去して第２導電膜の側面の空間を４５ｎｍ〜５５ｎｍだけ確保する。絶縁膜は、トレンチの側壁より底面にさらに厚く形成されるように高密度プラズマ酸化膜で形成する。絶縁膜は、トレンチの側面に１００Å〜２００Åの厚さに形成される。エッチング工程はウェットエッチング工程で行う。
上述したように本発明に係る効果は、次の通りである。
第一、ＤＷ(Deposition-Wet etch)スキームを反復してオーバーハング(overhang)なしでトレンチ内に高密度プラズマ酸化膜を高く形成することにより、トレンチの側面に形成される高密度プラズマ酸化膜の厚さを確保することができる。
第二、トレンチの側面に形成される高密度プラズマ酸化膜の厚さを確保することにより、サイクリングしきい電圧シフトを改善し、且つウェットエッチング工程の際にフローティングゲートがアタックされることを防止することができる。
第三、フローティングゲートのプロファイルを変形してオーバーハングが主に発生する第２導電膜とハードマスク膜の側面の空間を確保することにより、トレンチ内をボイドなく充填することができる。
第四、高密度プラズマ酸化膜を用いてＤＷ(Deposition-Wet etch)スキームを反復してトレンチ内を充填することにより、ウェットエッチング工程の際にＥＦＨ(Effective Field Height)を制御することができ、フローティングゲートの面積を減らして干渉現象を減少させることができる。
以下に添付図面を参照しながら、本発明の好適な実施例を詳細に説明する。
図１Ａ〜図１Ｇは、本発明に係る半導体素子の素子分離膜形成方法を説明するために示した素子の断面図である。セル領域にのみ局限して本発明を説明しているが、以下で説明する工程は周辺領域にも適用できる。
図１Ａを参照すると、半導体素子１００上にトンネル絶縁膜１０２、フローティングゲート用第１導電膜１０４、および第２導電膜１０６を順次形成する。この際、トンネル絶縁膜１０２は酸化物で形成し、第１導電膜１０４および第２導電膜１０６はポリシリコン膜で形成する。
その後、第２導電膜１０６上にハードマスク膜１０８を形成する。この際、ハードマスク膜１０８は窒化膜１０８ａと酸化膜１０８ｂが積層された構造で形成される。ハードマスク膜１０８上にフォトレジストパターン（図示せず）を形成した後、フォトレジストパターンをエッチングマスクとするエッチング工程によってハードマスク膜１０８をパターニングする。フォトレジストパターンを除去した後、パターニングされたハードマスク膜１０８をエッチングマスクとするエッチング工程によって第２導電膜１０６をエッチングする。
図１Ｂを参照すると、パターニングされたハードマスク膜１０８と第２導電膜１０６を含んだ半導体基板１００上にスペーサ用第１絶縁膜を形成する。この際、第１絶縁膜は酸化物で形成する。エッチング工程によって絶縁膜をエッチングし、パターニングされたハードマスク膜１０８と第２導電膜１０６の側壁にスペーサ１１０を形成すると同時に、スペーサ１１０をエッチングマスクとして第１導電膜１０４、トンネル絶縁膜１０２および半導体基板１００の一部をエッチングして素子分離用トレンチ１１２を形成する。この際、第１導電膜１０４の臨界寸法（Critical Dimension、ＣＤ）は、第２導電膜１０６の臨界寸法とスペーサ１１０の幅とを合わせた寸法なので、第１導電膜１０４に比べて第２導電膜１０６の臨界寸法がさらに狭い。
図１Ｃを参照すると、ウェットエッチング工程を行ってスペーサ１１０を除去する。この際、スペーサ１１０除去工程の際に、ハードマスク膜１０８中の酸化膜１０８ａの上部が一部損失してしまう。スペーサ１１０を除去することにより、第２導電膜１０６とハードマスク膜１０８の側面の空間を４５ｎｍ〜５５ｎｍだけ確保することができる。スペーサ１１０を除去することにより、上部領域の臨界寸法が狭くて下部領域の臨界寸法が広い、変形されたフローティングゲートを形成することができる。
その後、トレンチ１１２を含んだ半導体基板１００上に第２絶縁膜１１４を形成する。この際、第２絶縁膜１１４はトレンチ１１２の側面より底面で厚く形成され、トレンチ１１２を一部充填しながらアスペクト比が低くなるように高密度プラズマ（ＨＤＰ）酸化膜で形成する。第２絶縁膜１１４はトレンチ１１２の側面に１００Å〜２００Åの厚さに形成される。変形されたフローティングゲート１０４および１０６のプロファイルによってトレンチ１１２の上部領域に形成されるオーバーハングを最小化させることができる。
図１Ｄを参照すると、トレンチ１１２の上部領域のスペースを確保し、オーバーハングを除去するためにウェットエッチング工程を行って第２絶縁膜１１４の一部をエッチングする。
図１Ｅを参照すると、トレンチ１１２を含んだ半導体基板１００上に第３絶縁膜１１６を形成する。この際、第３絶縁膜１１６はトレンチ１１２の側面より底面で厚く形成され、トレンチ１１２を一部充填しながらアスペクト比が低くなるように高密度プラズマ（ＨＤＰ）酸化膜で形成する。第３絶縁膜１１６はトレンチ１１２の側面に１００Å〜２００Åの厚さに形成される。変形されたフローティングゲート１０４および１０６のプロファイルによってトレンチ１１２の上部領域に形成されるオーバーハングを最小化させることができる。
図１Ｆを参照すると、トレンチ１１２の上部領域のスペースを確保し、オーバーハングを除去するためにウェットエッチング工程を行って第３絶縁膜１１６の一部をエッチングする。このようにトレンチ１１２内に第２絶縁膜１１４を蒸着した後、ウェットエッチング工程を行い、トレンチ１１２内に第３絶縁膜１１６を蒸着した後、ウェットエッチング工程を行うＤＷ(Deposition-Wet etch)スキームを繰り返すことにより、トレンチ１１２内にボイドが発生しない。
図１Ｇを参照すると、トレンチ１１２を含んだ半導体基板１００上に第４絶縁膜１１８を形成してトレンチ１１２が充填されるようにする。この際、第４絶縁膜１１８は高密度プラズマ（ＨＤＰ）酸化膜で形成する。トレンチ１１２の内部を２つの物質を用いて充填するのではなく、一つの物質を用いて充填することにより、ウェットエッチング工程の際にエッチング比によってＥＦＨ(Effective Field Height)を容易に制御することができる。
上述したように、絶縁膜を蒸着した後、ウェットエッチング工程を行うＤＷスキームを反復してオーバーハングなしでトレンチ１１２内に高密度プラズマ（ＨＤＰ）酸化膜を高く形成することにより、トレンチ１１２の側面に形成される高密度プラズマ（ＨＤＰ）酸化膜の厚さを確保することができる。これにより、サイクリングしきい電圧（Ｖｔ）シフトを改善するとともに、ウェットエッチング工程の際にフローティングゲートがアタックされることを防止することができる。
また、フローティングゲートのプロファイルを変形して、オーバーハングが主に発生する第２導電膜１０６とハードマスク膜１０８の側面の空間を確保することにより、トレンチ１１２内をボイドなく充填することができる。
また、高密度プラズマ（ＨＤＰ）酸化膜を用いてＤＷ(Deposition-Wet etch)スキームを反復してトレンチ１１２内を充填することにより、ウェットエッチング工程の際にＥＨＦを制御することができ、フローティングゲートの面積を減らして干渉現象を減少させることができる。
本発明の技術的思想は前記好適な実施例によって具体的に述べられたが、これらの実施例は本発明を説明するためのもので、制限するものではないことに留意すべきである。また、本発明の技術分野における通常の知識を有する者であれば、本発明の技術思想の範囲な内で多様な変形を加え得ることが理解できるであろう。
本発明に係る半導体素子の素子分離膜形成方法を説明するために示した素子の断面図である。 本発明に係る半導体素子の素子分離膜形成方法を説明するために示した素子の断面図である。 本発明に係る半導体素子の素子分離膜形成方法を説明するために示した素子の断面図である。 本発明に係る半導体素子の素子分離膜形成方法を説明するために示した素子の断面図である。 本発明に係る半導体素子の素子分離膜形成方法を説明するために示した素子の断面図である。 本発明に係る半導体素子の素子分離膜形成方法を説明するために示した素子の断面図である。 本発明に係る半導体素子の素子分離膜形成方法を説明するために示した素子の断面図である。
符号の説明
１００ 半導体基板
１０２ トンネル絶縁膜
１０４ 第１導電膜
１０６ 第２導電膜
１０８ ハードマスク膜
１０８ａ 窒化膜
１０８ｂ 酸化膜
１１０ スペーサ
１１２ トレンチ
１１４ 第２絶縁膜
１１６ 第３絶縁膜
１１８ 第４絶縁膜

Claims (8)

  1. 半導体基板のアクティブ領域上にトンネル絶縁膜、および下部より上部幅が狭い導電膜を形成する段階と、
    前記導電膜間の前記半導体基板にトレンチを形成する段階と、
    前記トレンチの一部が充填されるように絶縁膜を形成する段階と、
    前記導電膜の上部コーナーに形成された前記絶縁膜のオーバーハングが除去されるようにエッチング工程を行う段階とを含み、
    前記導電膜間の空間と前記トレンチが前記絶縁膜で充填されるまで、前記絶縁膜形成段階、および前記エッチング工程段階を繰り返し行うことを特徴とする、半導体素子の素子分離膜形成方法。
  2. 前記導電膜のうち幅の狭い上部の側壁にスペーサがさらに形成されることを特徴とする、請求項１に記載の半導体素子の素子分離膜形成方法。
  3. 下部より上部の幅が狭い前記導電膜形成工程は、
    前記半導体基板の上部に前記トンネル絶縁膜、第１導電膜および第２導電膜を形成する段階と、
    前記第２導電膜をパターニングする段階と、
    前記パターニングされた第２導電膜の側壁にスペーサを形成する段階と、
    前記スペーサをエッチングマスクとして前記第１導電膜、トンネル絶縁膜および半導体基板の一部をエッチングして前記トレンチを形成する段階と、
    前記スペーサを除去する段階とを含むことを特徴とする、請求項２に記載の半導体素子の素子分離膜形成方法。
  4. 前記スペーサはウェットエッチング工程で除去することを特徴とする、請求項３に記載の半導体素子の素子分離膜形成方法。
  5. 前記スペーサを除去して第２導電膜の側面の空間を４５ｎｍ〜５５ｎｍだけ確保することを特徴とする、請求項３に記載の半導体素子の素子分離膜形成方法。
  6. 前記絶縁膜は前記トレンチの側壁より底面にさらに厚く形成されるように高密度プラズマ酸化膜で形成することを特徴とする、請求項１に記載の半導体素子の素子分離膜形成方法。
  7. 前記絶縁膜は前記トレンチの側面に１００Å〜２００Åの厚さに形成されることを特徴とする、請求項１に記載の半導体素子の素子分離膜形成方法。
  8. 前記エッチング工程はウェットエッチング工程で行うことを特徴とする、請求項１に記載の半導体素子の素子分離膜形成方法。
JP2008006931A 2007-02-15 2008-01-16 半導体素子の素子分離膜形成方法 Pending JP2008199001A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070015906A KR101072722B1 (ko) 2007-02-15 2007-02-15 반도체 소자의 소자 분리막 형성방법

Publications (1)

Publication Number Publication Date
JP2008199001A true JP2008199001A (ja) 2008-08-28

Family

ID=39733394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008006931A Pending JP2008199001A (ja) 2007-02-15 2008-01-16 半導体素子の素子分離膜形成方法

Country Status (3)

Country Link
US (1) US7964461B2 (ja)
JP (1) JP2008199001A (ja)
KR (1) KR101072722B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7919387B2 (en) * 2008-03-17 2011-04-05 International Business Machines Corporation Structure and method for manufacturing memory
KR20110126301A (ko) * 2010-05-17 2011-11-23 삼성전자주식회사 소자 분리막 형성 방법, 소자 분리막을 갖는 반도체 장치 및 그 제조 방법
KR20120128518A (ko) * 2011-05-17 2012-11-27 에스케이하이닉스 주식회사 반도체 소자의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020155721A1 (en) * 2001-04-03 2002-10-24 Macronix International Co., Ltd Method of forming shallow trench isolation structure
JP3418615B2 (ja) * 2001-06-12 2003-06-23 沖電気工業株式会社 半導体素子およびその製造方法
US6531377B2 (en) * 2001-07-13 2003-03-11 Infineon Technologies Ag Method for high aspect ratio gap fill using sequential HDP-CVD
KR100402392B1 (ko) * 2001-11-06 2003-10-17 삼성전자주식회사 트렌치 소자분리 구조를 갖는 반도체 소자 및 그 제조방법
KR100469427B1 (ko) 2002-06-24 2005-02-02 엘지전자 주식회사 이동통신 시스템의 동영상 재생 방법
DE10228807B4 (de) * 2002-06-27 2009-07-23 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Mikrostrukturelementen
KR100523085B1 (ko) 2003-06-23 2005-10-20 (주)다산메디켐 용출이 향상된 글리메피리드 정제의 제조방법
KR100546378B1 (ko) * 2003-09-09 2006-01-26 삼성전자주식회사 리세스 채널을 가지는 트랜지스터 제조 방법
US7402886B2 (en) 2004-11-23 2008-07-22 Sandisk Corporation Memory with self-aligned trenches for narrow gap isolation regions
EP1851792A1 (en) * 2005-02-11 2007-11-07 Nxp B.V. Method of forming sti regions in electronic devices
KR20060105857A (ko) 2005-04-04 2006-10-11 주식회사 하이닉스반도체 반도체 소자의 트렌치 소자분리막 형성방법
KR100746223B1 (ko) * 2005-09-09 2007-08-03 삼성전자주식회사 반도체소자의 트렌치 소자분리 방법

Also Published As

Publication number Publication date
US20080213969A1 (en) 2008-09-04
KR101072722B1 (ko) 2011-10-11
US7964461B2 (en) 2011-06-21
KR20080076237A (ko) 2008-08-20

Similar Documents

Publication Publication Date Title
JP2008066689A (ja) 半導体素子の製造方法
JP2008010865A (ja) 半導体素子の素子分離膜形成方法
KR100790296B1 (ko) 플래시 메모리 소자의 제조방법
KR100966957B1 (ko) 플래시 메모리 소자 및 그 제조 방법
US7232727B2 (en) Method for fabricating semiconductor device with recessed channel region
JP2008277741A (ja) 半導体素子の素子分離膜形成方法
KR101506901B1 (ko) 반도체 소자의 제조 방법
KR100676598B1 (ko) 반도체 소자의 제조 방법
JP2008199001A (ja) 半導体素子の素子分離膜形成方法
JP2008294392A (ja) 半導体素子及びその製造方法
KR100854870B1 (ko) 반도체 소자의 제조방법
KR101038315B1 (ko) 반도체 소자 및 그의 제조방법
KR20060075442A (ko) 플래쉬 메모리 소자의 제조방법
KR101002478B1 (ko) 반도체 소자의 소자 분리막 형성 방법
JP2008118100A (ja) フラッシュメモリ素子の製造方法
KR101002519B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR20070113861A (ko) 플래쉬 메모리 소자의 소자분리막 제조 방법
KR100598174B1 (ko) 반도체 소자의 제조 방법
KR100792357B1 (ko) 반도체소자의 리세스게이트 제조 방법
KR20090056263A (ko) 반도체 소자의 소자 분리막 및 그의 형성 방법
KR100624913B1 (ko) 플래시 메모리 소자의 제조 방법
KR20060134320A (ko) 반도체소자의 트랜치 소자분리막 및 그 제조방법
KR20080037230A (ko) 반도체 소자의 제조방법
KR20060113268A (ko) 리세스게이트를 구비한 반도체장치의 제조 방법
KR20080081579A (ko) 반도체 소자의 소자 분리막 형성 방법