JP2008198892A - 光結合装置 - Google Patents
光結合装置 Download PDFInfo
- Publication number
- JP2008198892A JP2008198892A JP2007034345A JP2007034345A JP2008198892A JP 2008198892 A JP2008198892 A JP 2008198892A JP 2007034345 A JP2007034345 A JP 2007034345A JP 2007034345 A JP2007034345 A JP 2007034345A JP 2008198892 A JP2008198892 A JP 2008198892A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- light
- wiring pattern
- main surface
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
【課題】信頼性を確保しつつ小型化が可能な光結合装置を提供する。
【解決手段】第1の主面に凹部が設けられた第1の基板と、前記第1の基板の前記第1の主面上に設けられた第1の配線パターン、第2の配線パターン、第3の配線パターン、及び第4の配線パターンと、前記第1の主面に接合された第2の基板と、前記第1の主面と前記第2の基板とが接合されて形成された内部空間に設けられ、前記第1及び第2の配線パターンと電気的に接続され前記第1及び第2の基板により遮光される波長の光を放射する第1の発光素子と、前記内部空間に設けられ、前記第3及び第4の配線パターンと電気的に接続され前記第1の発光素子から放射される前記光を受光する受光素子と、を備え、前記第1の発光素子から放射された前記光の少なくとも一部は、前記第2の基板により反射されて前記受光素子に入射することを特徴とする光結合装置が提供される。
【選択図】図1
【解決手段】第1の主面に凹部が設けられた第1の基板と、前記第1の基板の前記第1の主面上に設けられた第1の配線パターン、第2の配線パターン、第3の配線パターン、及び第4の配線パターンと、前記第1の主面に接合された第2の基板と、前記第1の主面と前記第2の基板とが接合されて形成された内部空間に設けられ、前記第1及び第2の配線パターンと電気的に接続され前記第1及び第2の基板により遮光される波長の光を放射する第1の発光素子と、前記内部空間に設けられ、前記第3及び第4の配線パターンと電気的に接続され前記第1の発光素子から放射される前記光を受光する受光素子と、を備え、前記第1の発光素子から放射された前記光の少なくとも一部は、前記第2の基板により反射されて前記受光素子に入射することを特徴とする光結合装置が提供される。
【選択図】図1
Description
本発明は、光結合装置に関する。
光結合装置は、遮光性パッケージ内に発光素子及び受光素子を備えており、電気入力信号により駆動される発光素子からの光信号を受光素子により再び電気出力信号に変換する。このため、電気的に絶縁された状態で信号伝送が可能であり、スイッチング電源、FA用コントローラなどを含む電子機器に広く使用されている。近年、電子機器の高機能化及び小型化要求が強まるにつれて、光結合装置の小型化がますます必要となっている。
この光結合装置は、例えば発光素子及び受光素子がリードフレームにマウントされ、発光素子及び受光素子間に形成された透光性樹脂と、透光性樹脂の外側の包むように形成された遮光性樹脂とを含む構造とされる。
しかしながら、発光素子及び受光素子をマウントしたリードフレームを樹脂成型する構造において特性及び信頼性を確保しつつ小型化をはかるには限界がある。
リードフレームのスプリングバックに起因するクラックが入らないようにして、小型化が可能なフォトカプラに関する技術開示例がある(特許文献1)。
特開2001−358361号公報
リードフレームのスプリングバックに起因するクラックが入らないようにして、小型化が可能なフォトカプラに関する技術開示例がある(特許文献1)。
本発明は、信頼性を確保しつつ小型化が可能な光結合装置を提供する。
本発明の一態様によれば、第1の主面に凹部が設けられた第1の基板と、前記第1の基板の前記第1の主面上に設けられた第1の配線パターン、第2の配線パターン、第3の配線パターン、及び第4の配線パターン、前記第1の主面に接合された第2の基板と、前記第1の主面と前記第2の基板とが接合されて形成された内部空間に設けられ、前記第1及び第2の配線パターンと電気的に接続され前記第1及び第2の基板により遮光される波長の光を放射する第1の発光素子と、前記内部空間に設けられ、前記第3及び第4の配線パターンと電気的に接続され前記第1の発光素子から放射される前記光を受光する受光素子と、を備え、前記第1の発光素子から放射された前記光の少なくとも一部は、前記第2の基板により反射されて前記受光素子に入射することを特徴とする光結合装置が提供される。
また、本発明の他の一態様によれば、第1の主面に凹部が設けられた第1の基板と、前記第1の基板の前記第1の主面上に設けられた第1の配線パターン、第2の配線パターン、第3の配線パターン、及び第4の配線パターンと、前記第1の主面に接合された第2の基板と、前記第1の主面と前記第2の基板とが接合されて形成された内部空間に設けられ、前記第1及び第2の基板により遮光される波長の光を放射する第1の発光素子と、前記内部空間において前記第1の発光素子と対向して設けられ、前記第1の発光素子から放射される前記光を受光する受光素子と、前記第2の基板の表面に設けられ前記第3の配線パターンと接続された第5の配線パターンと、前記第2の基板の表面に設けられ前記第4の配線パターンと接続された第6の配線パターンと、を備え、前記第1の発光素子及び前記受光素子のいずれか一方は、前記第1の基板にマウントされ、前記第1及び第2の配線パターンに接続され、前記第1の発光素子及び前記受光素子のいずれか他方は、前記第2の基板にマウントされ、前記第5及び第6の配線パターンに接続されたことを特徴とする光結合装置が提供される。
また、本発明の他の一態様によれば、第1の主面に凹部が設けられた第1の基板と、前記第1の基板の前記第1の主面上に設けられた第1の配線パターン、第2の配線パターン、第3の配線パターン、及び第4の配線パターンと、半絶縁性半導体からなり、表面に作り込まれた受光素子を有し、前記第1の主面に接合された第2の基板と、前記第1の主面と前記第2の基板とが接合されて形成された内部空間において前記受光素子と対向して前記第1の基板にマウントされ、前記第1及び第2の配線パターンと電気的に接続され、前記第1及び第2の基板により遮光される波長の光を放射する第1の発光素子と、前記第2の基板の表面に設けられ前記受光素子と前記第3の配線パターンとを接続する第5の配線パターンと、前記第2の基板の表面に設けられ前記受光素子と前記第4の配線パターンとを接続する第6の配線パターンと、を備えたことを特徴とする光結合装置が提供される。
本発明により、信頼性を確保しつつ小型化が可能な光結合装置が提供される。
以下、図面を参照しつつ本発明の実施の形態について説明する。図1は、本発明の第1の実施形態にかかる光結合装置を表し、図1(a)は模式斜視図、図1(b)はA−A線に沿った模式断面図、図1(c)は内部の模式斜視図である。半絶縁性を有する半導体を含む第1の基板10は凹部12を有しており、凹部12の内部の底面には発光素子30及び受光素子32がマウントされる。発光素子30及び受光素子32の電極とボンディングワイヤ34、35、36により接続するための配線パターン42、44、46、48が、第1の主面40に設けられた凹部12の内部表面から第1の主面40に延在している。
発光素子30の一方の電極は配線パターン46と接続され、他方の電極は配線パターン48と接続される。図1において、発光素子30は配線パターン46上にマウントされており、一方の電極(図示せず)は発光素子30のチップの裏面から配線パターン46に接続される。他方の電極(図示せず)はワイヤボンディング36により配線パターン48と接続される。また、受光素子32の電極(図示せず)は、ボンディングワイヤ34、35により配線パターン44、42とそれぞれ接続される。
また、第1の基板10の第1の主面40と貼り合わされる第2の基板60は、第1の基板10の凹部12と対向する領域に光反射面62を有する。すなわち、本実施形態は反射型の光結合装置である。光反射面62は金属、誘電体、樹脂などにより形成でき、その形状は凹部状の曲面には限定されず、凸状の曲面や平面などであってもよい。
配線パターン46、48を介して発光素子30に印加された入力電気信号により発光素子30が発光し、光反射面62による反射光が受光素子32に入射する。受光素子32により変換された信号は出力電気信号となり、配線パターン42、44を介して外部に取り出される。このために、入力側及び出力側は、電気的な絶縁を保ちつつ信号を伝送できる。
第1の基板10の材質は、例えば半絶縁性の半導体とし、例えばSiとする。発光素子30は、例えばGaAlAsまたはGaAs系材料を用いた赤外発光素子とする。また、受光素子32は、例えばSiを用いたフォトダイオード、フォトトランジスタとする。基板をSiとし、外部光による受光素子32の誤動作を抑制する。
光反射面62を有し第1の基板10と貼り合わされる第2の基板60の材質は、半絶縁性半導体または樹脂成型体などとする。第1及び第2の基板10、60に半導体を用いる場合、材質は同一でも異なってもよい。第2の基板60も、外部光による受光素子32の誤動作を抑制するよう遮光性を持たせる。すなわち、第1及び第2のき板10,60は、遮光性を有する絶縁材料または半絶縁材料とする。
なお、第1の基板10と第2の基板60とが接合されることにより形成される内部空間は、加熱による内圧の上昇を防止するために、真空または減圧とすることが望ましい。
なお、第1の基板10と第2の基板60とが接合されることにより形成される内部空間は、加熱による内圧の上昇を防止するために、真空または減圧とすることが望ましい。
第1の実施形態において、第1の基板10の材質を半導体とすると凹部12及び配線パターン42、44、46、48の形成に、半導体の微細加工プロセスを用いることができる。図2は、本実施形態にかかる光結合装置の製造工程を表す工程断面図である。まず、図2(a)のように第1の基板10の第1の主面40に凹部12及び非貫通開口14をRIE法などにより形成する。
続いて図2(b)のように、第1の主面40、凹部12の内部表面、非貫通開口14に沿って配線パターン42、44をリソグラフィ法により形成する。配線パターン42、44は金属層またはイオン注入層とする。この場合、チップのマウント領域及びワイヤボンディング領域の他はイオン注入層とすることができる。
続いて図2(c)のように、非貫通開口14近傍を第1の基板10の裏面となる第2の主面41側からRIE法などにより除去し裏面開口16を設け、配線パターン42、44を露出する。続いて図2(d)のように、裏面開口16近傍に外部配線パターン52、54を形成し配線パターン42、44とそれぞれ接続する。さらに発光素子30、受光素子32を凹部12内に接着し、ワイヤボンディングなどで接続する。
続いて、図2(e)のように光反射面62が凹部12と対向するように第2及び第1の基板60、10を、例えば接着剤などにより接着する。さらに、ダイシング法などによりチップを分離して、図2(f)の構造となる。このようにして発光素子30及び受光素子32の電極は非貫通開口14及び裏面開口16を介して外部配線パターンと接続される。
図1に表した第1の実施形態において、半導体を含む第1の基板10に微細加工プロセスにより凹部12を形成し、第2の基板60に設けられた光反射面62との間に形成された内部空間において光結合をさせることにより、リードフレーム及び樹脂によるパッケージよりも小型化できる。この場合、パッケージの強度は基板で保たれているので、リードフレームを太く厚くする必要がない。
さらに、光結合装置の端子はリードではなく第1の基板10に設けられる外部配線パターンとするので、幅を狭く、厚みを薄くでき、リード折り曲げも不要となる。このために、リードフレーム構造より小型化が一層容易となりCSP(Chip Scale Package)構造も可能となる。なお、第1の基板10の第2の主面41に外部配線パターンを設けることなく第1の主面40に形成された配線パターンのみでもよいが、実装基板への取り付けのためには外部配線パターンを第1の基板10の第2の主面41側に形成する方が好ましい
図3は、製造工程の変形例を表し、第1及び第2の基板10、60を真空または減圧下で接着する場合の工程断面図である。まず、図3(a)のように第1の基板10の第1の主面40に凹部12及び非貫通開口14をRIE法などにより形成する。
図3は、製造工程の変形例を表し、第1及び第2の基板10、60を真空または減圧下で接着する場合の工程断面図である。まず、図3(a)のように第1の基板10の第1の主面40に凹部12及び非貫通開口14をRIE法などにより形成する。
続いて図3(b)のように、第1の主面40、凹部12の内表面、非貫通開口14に沿って配線パターン42、44をリソグラフィ法により形成する。配線パターン42、44は金属層またはイオン注入層とする。この場合、チップのマウント領域及びワイヤボンディング領域以外はイオン注入層とすることができる。発光素子30及び受光素子32は銀ペーストまたはAuSn半田によりマウントし、ワイヤボンディングなどにより配線パターンと接続する。
第1の基板10の第1の主面40は、金属、誘電体、樹脂などを含む光反射面62を有する第2の基板60と真空または減圧下で接着される。第2の基板60も半導体であればウェーハ貼り合わせによる工程とする。この場合、半導体の材料が同一である必要はないが、発光素子30からの放射光に対して遮光性を有することが好ましい。半導体ウェーハを貼り合わせる構造では、より確実かつ容易に基板を接着できる。
続いて図3(c)のように、非貫通開口14近傍を第1の基板10の裏面である第2主面41側からRIE法などにより除去し、配線パターン42、44を露出させる。さらに、図3(d)のように、第2の主面41側から外部配線パターン52、54を形成し配線パターン42、44とそれぞれに接続する。
続いて、ダイシングなどによりチップを分離して、図3(e)の構造となる。このようにして発光素子30及び受光素子32の電極は非貫通開口14及び裏面開口16を介して外部配線パターンとそれぞれに接続される。
また、図1において、受光素子32はSiである場合、基板に作り込むことにより、マウントを含む実装工程が簡素化でき、ワイヤボンディング領域が不要となるなど小型化がより容易となる。なお、配線パターン46,48の間に2つの発光素子30を逆並列に接続するとAC入力用光結合装置とできる。
図4は、本発明の第2実施形態にかかる光結合装置の模式斜視図である。本実施形態においては、凹部12において発光素子30及び受光素子32を覆うように透明樹脂20(ドットで表す)が設けられており、発光素子30及び受光素子32を保護している。また、凹部12の角部から離間した開口部18が溝部19を介して第1の主面40に形成されている。このようにすると、第2の基板60と貼り合わせられた場合、この開口部18及び溝部19の一部は透明樹脂20の非形成領域となり膨張した透明樹脂20がこの開口部18及び溝部19に沿って逃げることができるのでより好ましい。
すなわち、透明樹脂の線膨張係数は、約3×10―4/℃であり、Si、リードフレーム、モールド樹脂よりも一桁程度は大きい。このために基板及び透明樹脂の間、モールド樹脂及び透明樹脂の間は密着性が不十分であり、温度変化による膨張・収縮量の差で透明樹脂の剥離を生じることがある。この剥離は光の結合効率を変動させる。また、透明樹脂の膨張によりモールド樹脂にクラックを発生させることもある。
これに対して、本実施形態においては、透明樹脂20の膨張及び収縮があっても透明樹脂20の逃げ場となる内部空間(溝部19と開口部18の一部または全部)が設けられるために透明樹脂20の剥離及びモールド樹脂のクラックを抑制できる。したがって、光結合効率の変動を抑制でき、特性及び信頼性の確保が容易となる。
なお、このような溝部19及び開口部18は、第2の基板60に設けてもよく、または第1の基板10と第2の基板60の両方に設けてもよい。
なお、このような溝部19及び開口部18は、第2の基板60に設けてもよく、または第1の基板10と第2の基板60の両方に設けてもよい。
また、第1の基板10を半絶縁性半導体とし、第2の基板60を半絶縁性基板または樹脂とし、いずれも遮光性とする。図1及び図4では、発光素子30及び受光素子32を第1の基板10に設けられた凹部12に配置した反射型光結合装置について説明した。しかし本発明はこれに限定されず、一方が第2の基板60に配置された対向型光結合装置であってもよい。
図5は、本発明の第3の実施形態にかかる対向型の光結合装置を表し、図5(a)は第2の基板の模式斜視図、図5(b)は模式断面図、図5(c)は第1の基板の模式斜視図である。本実施形態において、発光素子30は第1の基板10にマウントされ、受光素子32は第2の基板60にマウントされている。この場合、第1及び第2の基板10、60が貼り合わされ2つの凹部を含む内部空間が形成されている。第2の基板60の配線パターン66、68は第1の基板10の配線パターン42、44とそれぞれに接続され、第1の基板10の第2の主面41にすべての外部配線パターンが設けられる。本実施形態では、発光素子30及び受光素子32の間の距離を大きくし、絶縁耐圧を改善するのが容易となる。なお、図5に表したものとは逆に、発光素子30を第2の基板60にマウントし、受光素子32を第1の基板10にマントしてもよい。
また、チップ状の受光素子32を第2の基板60にマウントする代わりに、第2の基板60に受光素子32を作り込むことができる。すなわち、Siからなる第2の基板60の表面に、拡散やパターニングを施すことにより、受光素子32を形成することができる。このようにすると、実装工程が簡素化でき、小型化がより容易となる。また、ロジック出力やMOSFET出力の光結合装置においては、受光素子32と他の素子を組み込んだ集積回路69とし、これを第2の基板60に作り込むと、対向型であるために安定した高い結合効率を有しつつ、小型化が可能な光結合装置が可能となる。つまり、この場合も、Siからなる第2の基板60の表面に拡散やパターニングなどのプロセスを施すことにより、集積回路69を形成することができる。
また、例えば電気的に独立である発光素子を2つ以上配置し、1つの受光素子32から信号を出力させることができる。図6は、本発明の第4の実施形態にかかる光結合装置を表し、図6(a)は第2の基板の模式斜視図、図6(b)は模式断面図、図6(c)は第1の基板の模式斜視図である。本実施形態において、第1の基板10に2つの発光素子30,31をマウントし、それぞれに独立した配線パターン46、47、48、49を設ける。このような発光素子30、31及び受光素子32を複数ペア配置することにより小型の多チャンネル光結合装置が可能となる。
他方、第1の基板10に受光素子32を配置し、第2の基板60に2つの発光素子30、31をマウントしてもよい。この場合、発光素子30、31と接続される4つの配線パターンが第2の基板60に設けられる。第1の基板10には、受光素子32と接続される2つの配線パターンと、第2の基板60に設けられた4つの配線パターンとそれぞれ接続される4つの配線パターンと、が、設けられる。
すなわち、前記第1の主面上に設けられた第7及び第8の配線パターンと、前記第2の基板の表面に設けられ前記第7の配線パターンと接続された第9の配線パターンと、前記第2の基板の表面に設けられ前記第8の配線パターンと接続された第10の配線パターンと、前記内部空間に設けられ、前記前記第9及び第10と電気的に接続され前記第1及び第2の基板により遮光される波長の光を放射する第2の発光素子と、をさらに備え、前記受光素子は、前記第2の発光素子から放射される前記光を受光し、前記第1及び第2の発光素子は前記第2の基板にマウントされ、前記受光素子は前記第1の基板に配置されたことを特徴とする請求項2に記載の光結合装置を提供することもできる。
すなわち、前記第1の主面上に設けられた第7及び第8の配線パターンと、前記第2の基板の表面に設けられ前記第7の配線パターンと接続された第9の配線パターンと、前記第2の基板の表面に設けられ前記第8の配線パターンと接続された第10の配線パターンと、前記内部空間に設けられ、前記前記第9及び第10と電気的に接続され前記第1及び第2の基板により遮光される波長の光を放射する第2の発光素子と、をさらに備え、前記受光素子は、前記第2の発光素子から放射される前記光を受光し、前記第1及び第2の発光素子は前記第2の基板にマウントされ、前記受光素子は前記第1の基板に配置されたことを特徴とする請求項2に記載の光結合装置を提供することもできる。
以上第1〜第4の実施形態において、内部空間の発光素子及び受光素子を覆う透明樹脂をさらに備え、第1及び第2の基板の少なくともいずれかは、内部空間に連通した溝部を有する構造とすることができる。
さらに、第1〜第4の実施形態において、発光素子30、31及び受光素子32の配線パターンは、非平行であり垂直にすることが容易であり、入出力間の浮遊静電容量を低減することができる。従来構造では、入出力のリードが平行しており、かつリードの面積が大きいために浮遊静電容量が大きい。例えば、受光素子と一体に集積化されたMOSFETによりターンオン及びターンオフ時のスイッチング時間を短縮しようとしても、浮遊静電容量のためスイッチング時間短縮には限界があった。これに対して本実施形態ではスイッチング時間の短縮が容易である。
以上に説明したように本発明の実施形態において、入力と出力が絶縁された状態で信号伝送が可能で、信頼性を確保しつつ小型化が容易な光結合装置が提供される。この光結合装置は、スイッチング電源、FAコントローラ、医用を含む電子機器などの広い範囲において用いることができる。
以上、図面を参照しつつ本発明の実施の形態について説明した。しかし本発明はこれら実施形態に限定されない。例えば、光結合装置を構成する発光素子、受光素子、集積回路、基板、透明樹脂、モールド樹脂などの形状、材質、サイズ、配置などに関して、当業者が設計変更を行ったものであっても本発明の主旨を逸脱しない限り本発明の範囲に包含される。
10 第1の基板、12 凹部、20 透明樹脂、30、31 発光素子、32 受光素子、40 第1の主面、42、44、46、47、48、49 配線パターン、52、58 外部配線パターン、60 第2の基板、62 光反射面、66、68 配線パターン
Claims (5)
- 第1の主面に凹部が設けられた第1の基板と、
前記第1の基板の前記第1の主面上に設けられた第1の配線パターン、第2の配線パターン、第3の配線パターン、及び第4の配線パターンと、
前記第1の主面に接合された第2の基板と、
前記第1の主面と前記第2の基板とが接合されて形成された内部空間に設けられ、前記第1及び第2の配線パターンと電気的に接続され前記第1及び第2の基板により遮光される波長の光を放射する第1の発光素子と、
前記内部空間に設けられ、前記第3及び第4の配線パターンと電気的に接続され前記第1の発光素子から放射される前記光を受光する受光素子と、
を備え、
前記第1の発光素子から放射された前記光の少なくとも一部は、前記第2の基板により反射されて前記受光素子に入射することを特徴とする光結合装置。 - 第1の主面に凹部が設けられた第1の基板と、
前記第1の基板の前記第1の主面上に設けられた第1の配線パターン、第2の配線パターン、第3の配線パターン、及び第4の配線パターンと、
前記第1の主面に接合された第2の基板と、
前記第1の主面と前記第2の基板とが接合されて形成された内部空間に設けられ、前記第1及び第2の基板により遮光される波長の光を放射する第1の発光素子と、
前記内部空間において前記第1の発光素子と対向して設けられ、前記第1の発光素子から放射される前記光を受光する受光素子と、
前記第2の基板の表面に設けられ前記第3の配線パターンと接続された第5の配線パターンと、
前記第2の基板の表面に設けられ前記第4の配線パターンと接続された第6の配線パターンと、
を備え、
前記第1の発光素子及び前記受光素子のいずれか一方は、前記第1の基板にマウントされ、前記第1及び第2の配線パターンに接続され、
前記第1の発光素子及び前記受光素子のいずれか他方は、前記第2の基板にマウントされ、前記第5及び第6の配線パターンに接続されたことを特徴とする光結合装置。 - 第1の主面に凹部が設けられた第1の基板と、
前記第1の基板の前記第1の主面上に設けられた第1の配線パターン、第2の配線パターン、第3の配線パターン、及び第4の配線パターンと、
半絶縁性半導体からなり、表面に作り込まれた受光素子を有し、前記第1の主面に接合された第2の基板と、
前記第1の主面と前記第2の基板とが接合されて形成された内部空間において前記受光素子と対向して前記第1の基板にマウントされ、前記第1及び第2の配線パターンと電気的に接続され、前記第1及び第2の基板により遮光される波長の光を放射する第1の発光素子と、
前記第2の基板の表面に設けられ前記受光素子と前記第3の配線パターンとを接続する第5の配線パターンと、
前記第2の基板の表面に設けられ前記受光素子と前記第4の配線パターンとを接続する第6の配線パターンと、
を備えたことを特徴とする光結合装置。 - 前記第1の主面上に設けられた第7及び第8の配線パターンと、
前記内部空間に設けられ、前記第7及び第8の配線パターンと電気的に接続され前記第1及び第2の基板により遮光される波長の光を放射する第2の発光素子と、
をさらに備え、
前記受光素子は前記第2の発光素子から放射される前記光を受光することを特徴とする請求項1記載の光結合装置。 - 前記第1の主面上に設けられた第7及び第8の配線パターンと、
前記内部空間に設けられ、前記第7及び第8の配線パターンと電気的に接続され前記第1及び第2の基板により遮光される波長の光を放射する第2の発光素子と、
をさらに備え、
前記受光素子は前記第1及び第2の発光素子から放射される前記光を受光し、
前記第1及び第2の発光素子は前記第1の基板にマウントされ、
前記受光素子は前記第2の基板に配置されたことを特徴とする請求項2または3に記載の光結合装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007034345A JP2008198892A (ja) | 2007-02-15 | 2007-02-15 | 光結合装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007034345A JP2008198892A (ja) | 2007-02-15 | 2007-02-15 | 光結合装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008198892A true JP2008198892A (ja) | 2008-08-28 |
Family
ID=39757554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007034345A Pending JP2008198892A (ja) | 2007-02-15 | 2007-02-15 | 光結合装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008198892A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014136327A (ja) * | 2013-01-15 | 2014-07-28 | Omron Corp | Rfタグ、その製造方法、およびrfタグ用一次成形体 |
-
2007
- 2007-02-15 JP JP2007034345A patent/JP2008198892A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014136327A (ja) * | 2013-01-15 | 2014-07-28 | Omron Corp | Rfタグ、その製造方法、およびrfタグ用一次成形体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI587537B (zh) | Optocoupler | |
JP5985452B2 (ja) | 半導体装置 | |
KR101149645B1 (ko) | 광커플러 장치들 | |
JP5865859B2 (ja) | 光結合装置 | |
US7307285B2 (en) | Optical semiconductor device and a method for manufacturing the same | |
JP2004319530A (ja) | 光半導体装置およびその製造方法 | |
JP2006351859A (ja) | 光結合装置の製造方法 | |
JP7240148B2 (ja) | 光結合装置 | |
CN106505048B (zh) | 半导体装置及光耦合装置 | |
JP5010203B2 (ja) | 発光装置 | |
JP6216418B2 (ja) | 半導体装置 | |
JP2003107301A (ja) | 光通信用モジュール | |
KR101543563B1 (ko) | 광전자 반도체 컴포넌트 | |
JP2015029037A (ja) | 光結合半導体装置 | |
JP5010199B2 (ja) | 発光装置 | |
JP2008198892A (ja) | 光結合装置 | |
JP2008091671A (ja) | 光結合装置 | |
JP2018186292A (ja) | 半導体装置および光結合装置 | |
JP6226393B2 (ja) | 光結合装置 | |
JP6329596B2 (ja) | 半導体装置 | |
JP5043553B2 (ja) | 光半導体モジュール | |
US20050023489A1 (en) | Chip type photo coupler | |
JP2007266309A (ja) | 光結合素子 | |
JP2009152447A (ja) | 光結合装置およびその製造方法 | |
JP2016143783A (ja) | 電子装置 |