JP2008198717A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】コンタクトホールの開口部のやられが発生せず、断面径が均一で微小な高アスペクト比のコンタクトホールを形成する。
【解決手段】下層マスク及び中間マスクをマスクに用いて、下層マスク及び中間マスクがエッチングされるエッチング速度が、下層マスク＜中間マスク、を満たすように基板のエッチングを行い、基板内にコンタクトホールを形成する。
【選択図】図３

Description

本発明は、断面が均一で開口部のやられが存在しないコンタクトホールを備えた半導体装置の製造方法に関する。

従来から、均一で小さな断面径を有するコンタクトホールの形成方法の検討が行われている。特許文献１（特開平５−１３７６２号公報）には、（ａ）湿式エッチングによりテーパを付けたコンタクトホール上部を形成する工程と、（ｂ）異方性の乾式エッチングによりコンタクトホールの中央部を形成する工程と、（ｃ）湿式エッチングを行うことによりコンタクトホール下部を形成する工程と、からなるコンタクトホールの形成方法が開示されている。特許文献１のコンタクトホールの形成方法では、上記のように３段階に分けてエッチングを行うことにより、オーバーエッチングを防ぐと共にコンタクトホールの横方向への広がりを防げるとしている。

また、特許文献２（特開平５−７４７３２号公報）には、半導体基板側にエッチング速度が遅くなる絶縁膜、この上にエッチング速度が早くなる絶縁膜の２層の絶縁膜を形成し、この２層の絶縁膜に対して、異方性エッチングと等方性エッチングを行うコンタクトホールの形成方法が開示されている。特許文献２のコンタクトホールの形成方法では、上記のようにエッチングを行うことによって、エッチング速度が早くなる絶縁膜内に設けたコンタクトホールの孔径を、エッチング速度が遅くなる絶縁膜内に設けたコンタクトホールの孔径よりも広くして、ホール断面形状のバラツキを少なくできるとしている。

一方、近年、ＤＲＡＭ等の半導体装置の微細化が進みコンタクトホールのアスペクト比が高くなってきている。このため、マスク材料として以前はレジストを用いてきたが、現在ではこの微小化に適したマスク材料として、酸化シリコンとの選択比が取れるアモルファスカーボン膜のような材料が用いられている。
特開平５−１３７６２号公報 特開平５−７４７３２号公報

しかしながら、上記特許文献１及び２の方法では、複数のエッチング工程を行うため、各工程でのエッチング条件の制御が難しく、コンタクトホールの断面径の均一性・微小化には限界があった。また、コンタクトホール形成のためのエッチング時にマスク残膜が足りなくなると、ホールの開口部のやられ（コンタクトホール入口の断面が不均一になったり、大きくなったりすること）が発生し、コンタクトホールの寸法制御が悪くなっていた。この結果、隣接するコンタクトホール同士でショートを招く場合があった。また、この傾向は、高アスペクト比のコンタクトホールを形成する際に、より顕著となっていた。そこで、断面径が均一なコンタクトホール、特に高アスペクト比のコンタクトホールを形成する際には、マスク残膜を厚く確保してコンタクトホール入口を保護する必要があった。

一方、上記のように、近年では半導体装置の微細化の進行に伴い、マスク残膜を厚く確保するため、マスク材料としてレジストマスクよりも酸化シリコンとの選択比の取れるアモルファスカーボン膜が用いられている。しかし、アモルファスカーボン膜は、エッチングが進行するにつれてファセット部分が不規則な階段状の形状となる場合があった。このアモルファスカーボン膜はファセット部分のコントロールが難しく、レジストマスクほどではないにしろ、ある程度の膜厚がなければホールの開口部のやられが発生してしまっていた。

例えば、図１にはエッチングストッパーＳｉＮ膜（膜厚５０ｎｍ）、ＳｉＯ_２膜（膜厚３０００ｎｍ）、アモルファスカーボン膜（膜厚８００ｎｍ）の順に堆積させ、ＳｉＯ_２膜のエッチングとしてＣ_４Ｆ_６／Ｃ_４Ｆ_８／Ａｒ／Ｏ_２のガス系を用いたドライエッチングにより、断面径が１５０ｎｍのコンタクトホールを形成した場合を模式的に表わしたものである。図１のようにして形成したコンタクトホールではアモルファスカーボン膜に不均一なファセット部分が生じており、このファセット部分の不均一性のためマスク残膜の少ない箇所でマスクがなくなり開口部のやられが発生してしまっている。

そこで、本発明者は鋭意検討した結果、上記課題はマスク材料として下層マスク、中間マスクを設け、この２層のマスクに対するエッチング速度が、下層マスク＜中間マスク、となるような条件で基板をエッチングしてコンタクトホールを形成すれば良いことを発見した。すなわち、本発明は、上記方法を用いることによって、コンタクトホールの開口部のやられの発生を防止し、断面径が均一で小さなコンタクトホールを形成した半導体装置の製造方法を提供することを目的とする。

上記課題は以下の構成を有することにより、解決することができる。
１．基板を準備する工程と、
前記基板上に、順に下層マスク層、中間マスク層及び上層マスク層を堆積させる工程と、
前記上層マスク層をパターニングすることによって上層マスクを形成する工程と、
前記上層マスクをマスクに用いて前記中間マスク層にエッチングを行い、中間マスクを形成する工程と、
前記上層マスク及び中間マスクをマスクに用いて前記下層マスク層にエッチングを行い、下層マスクを形成する工程と、
前記下層マスク及び中間マスクをマスクに用いて、下記条件（Ａ）を満たすようにエッチングを行い、前記基板内にコンタクトホールを形成する形成工程と、
を有することを特徴とする半導体装置の製造方法。
（Ａ）前記形成工程のエッチング時に、前記下層マスク及び中間マスクがエッチングされるエッチング速度が、
下層マスク＜中間マスク
である。

２．前記下層マスク層が、窒化シリコンから構成されることを特徴とする上記１に記載の半導体装置の製造方法。
３．前記中間マスク層が、アモルファスカーボンから構成されることを特徴とする上記１又は２に記載の半導体装置の製造方法。
４．前記上層マスク層が、酸化シリコンから構成されることを特徴とする上記１〜３の何れか１項に記載の半導体装置の製造方法。

本発明では、下層マスク及び中間マスクの２層のマスクを設け、且つこれらのマスクを用いて、エッチング速度が、下層マスク＜中間マスク、となるような条件で基板をエッチングしてコンタクトホールを形成する。これによって、コンタクトホールの開口部のやられが発生せず、断面径が均一で微小な高アスペクト比のコンタクトホールの形成が可能となる。この結果、コンタクトホールの密集したパターンにおいても、隣接するコンタクトホールとのショートを回避できる。

本発明の半導体装置の製造方法は、以下の工程を有する。

基板を準備する工程と、
前記基板上に、順に下層マスク層、中間マスク層及び上層マスク層を堆積させる工程と、
前記上層マスク層をパターニングすることによって上層マスクを形成する工程と、
前記上層マスクをマスクに用いて前記中間マスク層にエッチングを行い、中間マスクを形成する工程と、
前記上層マスク及び中間マスクをマスクに用いて前記下層マスク層にエッチングを行い、下層マスクを形成する工程と、
前記下層マスク及び中間マスクをマスクに用いて、下記条件（Ａ）を満たすようにエッチングを行い、前記基板内にコンタクトホールを形成する形成工程と、
を有することを特徴とする半導体装置の製造方法。
（Ａ）前記形成工程のエッチング時に、前記下層マスク及び中間マスクがエッチングされるエッチング速度が、
下層マスク＜中間マスク
である。

従来の方法では、１層のマスクを用いたエッチングによりコンタクトホールの形成を行っていた。このため、図１に例示されるように、コンタクトホール形成用の基板のエッチングを行う際に、マスク部分もエッチングされてファセット部分が生じることとなっていた。この結果、このファセット部分の下部に存在するコンタクトホールに開口部のやられが発生し、コンタクトホールの断面径の不均一性が発生する原因となっていた。

これに対して、本発明では、コンタクトホール形成用の基板の異方性エッチングを行う際のマスクとして、下層マスク及び中間マスクを用いる。また、これら２層のマスクは基板のエッチング時（コンタクトホールの形成）時にマスクとして機能するものであるが、このエッチング時に全くエッチングされないわけではなく、主に基板の法線方向（厚み方向）と垂直な方向に、若干又はある程度、エッチングされる。そして、この２層のマスクが基板の法線方向（厚み方向）と垂直な方向（下層マスク及び中間マスクの面方向）にエッチングされる速度は、
（Ａ）下層マスク＜中間マスク
の関係を満たす条件に設定される。

このため、コンタクトホール形成用の基板のエッチング時に中間マスクが若干又はある程度、エッチングされてファセット部分が生じ、中間マスク下部に開口部のやられが発生する。しかしながら、本発明では、中間マスクの下部に更に下層マスクが存在し、且つこの下層マスクに対するエッチング速度は、中間マスクに対するエッチング速度よりも遅くなっている。このため、開口部のやられは下層マスクのみに生じ、その下部の基板には発生しない。この結果、コンタクトホールに開口部のやられが発生せず、断面径が均一で微小な高アスペクト比のコンタクトホールの形成が可能となる。また、コンタクトホールの密集したパターンにおいても、隣接するコンタクトホールとのショートを回避できる。

この基板としては、典型的には、下層プラグ、エッチングストッパー層、絶縁膜層を順に有する基板を挙げることができる。この場合、コンタクトホールは絶縁膜層、エッチングストッパー層を、下層プラグマまで貫通するように設けられる。エッチングストッパー層及び絶縁膜層の材料としては、それぞれ窒化シリコン及び酸化シリコンを用いることができる。

下層マスク層は窒化シリコンから構成されることが好ましい。下層マスク層が窒化シリコンから構成されることによって、基板のエッチング時の下層マスクのエッチング及びコンタクトホール内の開口部のやられの発生を効果的に防止することができる。

中間マスク層はアモルファスカーボンから構成されることが好ましい。中間マスク層がアモルファスカーボンから構成されることによって、コンタクトホールを高アスペクト化で微小な断面径を有するものとすることができる。

上層マスク層は酸化シリコンから構成されることが好ましい。上層マスク層が酸化シリコンから構成されることによって、この層をマスクとして均一な中間マスク層のエッチングを効果的に行うことができる。

基板のエッチング時（形成工程）の、下層マスクのエッチング速度と中間マスクのエッチング速度の比、（中間マスクのエッチング速度）／（下層マスクのエッチング速度）は下層マスクに対する開口部のやられ発生を防止する観点から、２以上が好ましく、５以上がより好ましく、７以上が更に好ましい。また、エッチング条件の選択幅を広くする観点から、（中間マスクのエッチング速度）／（下層マスクのエッチング速度）は１０以下であることが好ましい。

また、中間マスクのエッチング速度と基板のエッチング速度の比、（基板のエッチング速度）／（中間マスクのエッチング速度）はコンタクトホールの断面を均一にする観点から、５以上が好ましく、７以上がより好ましく、９以上が更に好ましい。また、エッチング条件の選択幅を広くする観点から、（基板のエッチング速度）／（中間マスクのエッチング速度）は２０以下であることが好ましい。

なお、基板、下層マスク及び中間マスクのエッチング速度は、エッチング条件（温度、エッチング用のガス組成及びその流量、圧力、印加電力、基板・下層マスク及び中間マスクの構成材料など）を制御することによって調節することができる。特に、エッチング用のガス組成及びその流量、並びに基板、下層マスク及び中間マスクの構成材料を適宜、選択することによって、基板、下層マスク及び中間マスクのエッチング速度を所望のものとすることが容易となる。

また、中間マスクの厚さは、５００〜１０００ｎｍが好ましく、６００〜９００ｎｍがより好ましく、７００〜８５０ｎｍが更に好ましい。下層マスクの厚さは、３０〜１００ｎｍが好ましく、４０〜８０ｎｍがより好ましく、４５〜６０ｎｍが更に好ましい。上層マスクの厚さは、各マスクの構成材料及び厚さに従って適宜、選択できるが、典型的には５０〜１５０ｎｍの範囲に選択することができる。

コンタクトホール形成のためのエッチング時に、上層マスクは既に除去されて存在しなくても良いし、存在していても良い。また、形成工程開始時に上層マスクが存在している場合、エッチング時（形成工程）に上層マスクが除去されても良い。

以下に本発明の実施例を詳細に説明する。
まず、下層プラグ、エッチングストッパー用の窒化シリコン膜（膜厚５０ｎｍ）、酸化シリコン膜（膜厚３０００ｎｍ）をこの順に有する基板を準備した。次に、この基板の酸化シリコン膜上に順に、窒化シリコン膜（膜厚５０ｎｍ；下層マスク層）、アモルファスカーボン膜（膜厚８００ｎｍ；中間マスク層）、酸化シリコン膜（膜厚９０ｎｍ；上層マスク層）を堆積させた。次に、上層マスク層上に膜厚３３０ｎｍのレジストを設けた後、リソグラフィー技術によりレジスト内にホール径１５０ｎｍのパターンを形成した（図２）。

次に、レジストをマスクに用いて、ＣＦ_４／Ｏ_２ガス系により酸化シリコン膜（上層マスク層）のエッチングを行い、上層マスクのパターンを形成した。次に、この上層マスクをマスクに用いて、Ａｒ／Ｏ_２ガス系によりアモルファスカーボン膜（中間マスク層）のエッチングを行い、中間マスクを形成した。更に、上層マスク及び中間マスクをマスクに用いて、ＣＦ_４／ＣＨ_２Ｆ_２／Ａｒ／Ｏ_２ガス系により窒化シリコン膜（下層マスク層）のエッチングを行い、下層マスクを形成した（図３（ａ））。

この後、下層マスク及び中間マスクをマスクに用い、Ｃ_４Ｆ_６／Ｃ_４Ｆ_８／Ａｒ／Ｏ_２のガス系を用いて、酸化シリコン／アモルファスカーボンのエッチング速度比（選択比）が７程度となるエッチング条件で、基板のエッチングを行った（形成工程）。また、この際、下層マスク及び中間マスクも若干又はある程度、エッチングされるが、マスクに対するエッチング速度が、下層マスク＜中間マスク、となるような条件に設定した。図３（ｂ）〜（ｄ）は、上記のようにして基板がエッチングされる過程を表す図である。

なお、このエッチングの際、図４のように、上層マスクは除去された。また、アモルファスカーボン（中間マスク）にファセット部分（不規則な階段状の形状）が発生し、中間マスク下部には開口部のやられが発生した。しかしながら、本発明では、中間マスクの下部に更に窒化シリコン（下層マスク）が存在し、且つこの下層マスクに対するエッチング速度は、中間マスクに対するエッチング速度よりも遅くなっている。このため、開口部のやられは下層マスクのみに生じ、その下部の酸化シリコン（基板）には発生しなかった。

この後、アッシングによりアモルファスカーボン（中間マスク）を除去し、下層プラグとコンタクトを取るために、エッチングストッパーである窒化シリコン膜のエッチングを行なった。この際、開口部のやられが発生した窒化シリコン（下層マスク）も同時に除去された。

本実施例では、上記の手順により、開口部のやられのない高アスペクト比のコンタクトホールを形成した半導体装置を製造することができた（図５）。

従来の半導体装置の製造方法を表す図である。 本発明の半導体装置の製造方法の一例の一部の工程を表す図である。 本発明の半導体装置の製造方法の一例の一部の工程を表す図である。 本発明の半導体装置の製造方法の一例の一部の工程を表す図である。 本発明の半導体装置の製造方法の一例の一部の工程を表す図である。

Claims (4)

1. 基板を準備する工程と、
   前記基板上に、順に下層マスク層、中間マスク層及び上層マスク層を堆積させる工程と、
   前記上層マスク層をパターニングすることによって上層マスクを形成する工程と、
   前記上層マスクをマスクに用いて前記中間マスク層にエッチングを行い、中間マスクを形成する工程と、
   前記上層マスク及び中間マスクをマスクに用いて前記下層マスク層にエッチングを行い、下層マスクを形成する工程と、
   前記下層マスク及び中間マスクをマスクに用いて、下記条件（Ａ）を満たすようにエッチングを行い、前記基板内にコンタクトホールを形成する形成工程と、
   を有することを特徴とする半導体装置の製造方法。
   （Ａ）前記形成工程のエッチング時に、前記下層マスク及び中間マスクがエッチングされるエッチング速度が、
   下層マスク＜中間マスク
   である。
2. 前記下層マスク層が、窒化シリコンから構成されることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記中間マスク層が、アモルファスカーボンから構成されることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
4. 前記上層マスク層が、酸化シリコンから構成されることを特徴とする請求項１〜３の何れか１項に記載の半導体装置の製造方法。

Images