JP2008191684A - Active matrix type display device - Google Patents
Active matrix type display device Download PDFInfo
- Publication number
- JP2008191684A JP2008191684A JP2008109411A JP2008109411A JP2008191684A JP 2008191684 A JP2008191684 A JP 2008191684A JP 2008109411 A JP2008109411 A JP 2008109411A JP 2008109411 A JP2008109411 A JP 2008109411A JP 2008191684 A JP2008191684 A JP 2008191684A
- Authority
- JP
- Japan
- Prior art keywords
- current
- signal line
- voltage
- source signal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims description 29
- 238000003860 storage Methods 0.000 claims description 24
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 230000008859 change Effects 0.000 description 72
- 238000000034 method Methods 0.000 description 24
- 239000010410 layer Substances 0.000 description 23
- 238000010586 diagram Methods 0.000 description 20
- 230000006870 function Effects 0.000 description 14
- 230000007423 decrease Effects 0.000 description 13
- 239000010408 film Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 239000012044 organic layer Substances 0.000 description 9
- 238000001514 detection method Methods 0.000 description 8
- 230000002441 reversible effect Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 238000005286 illumination Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910000733 Li alloy Inorganic materials 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 150000005838 radical anions Chemical class 0.000 description 1
- 150000005839 radical cations Chemical class 0.000 description 1
- 238000006479 redox reaction Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
本発明は、有機電界発光素子など、電流量により階調表示を行う表示装置に関するものである。 The present invention relates to a display device that performs gradation display by an amount of current, such as an organic electroluminescent element.
有機発光素子は、自発光素子であるため、液晶表示装置で必要とされるバックライトが不要であり、視野角が広いなどの利点から、次世代表示装置として期待されている。 Since the organic light emitting element is a self light emitting element, a backlight required for a liquid crystal display device is unnecessary, and it is expected as a next generation display device from the advantages such as a wide viewing angle.
有機発光素子のように、素子の発光強度と素子に印加される電界が比例関係とならず、素子の発光強度と素子を流れる電流密度が比例関係にあるため、素子の膜厚のばらつき及び入力信号値のばらつきに対し、発光強度のばらつきは電流制御により階調表示を行う方が小さくすることができる。 Unlike organic light-emitting devices, the light emission intensity of the device and the electric field applied to the device are not proportional, and the light emission intensity of the device and the current density flowing through the device are proportional. In contrast to the variation in signal value, the variation in emission intensity can be reduced by performing gradation display by current control.
半導体層を有するトランジスタを用いたアクティブマトリクス型表示装置の例を図６１に示す。各画素は７９に示すように、複数のトランジスタ（スイッチング素子）７３と蓄積容量７４ならびに有機発光素子７２からなる。
An example of an active matrix display device using a transistor having a semiconductor layer is shown in FIG. Each pixel includes a plurality of transistors (switching elements) 73, a
トランジスタ７３は１フレームのうち行選択期間（期間Ａ）にはゲートドライバ７０からの出力により７３ａ及び７３ｂのトランジスタを導通させ、７３ｄのトランジスタは非導通状態とする。非選択期間（期間Ｂ）には、逆に７３ｄのトランジスタを導通状態とし、７３ａ及び７３ｂのトランジスタを非導通状態とする。
In the row selection period (period A) of one frame, the
この操作により期間Ａにおいて、ソースドライバ７１から出力される電流値に応じて、トランジスタ７３ｃを流れる電流量が決められ、トランジスタ７３ｃのソースドレイン間電流とゲート電圧の関係からゲート電圧が決まり、ゲート電圧に応じた電荷が蓄積容量７４に蓄積される。期間Ｂでは期間Ａで蓄積された電荷量に応じて、トランジスタ７３ｃのゲート電圧が設定されるため、期間Ａでトランジスタ７３ｃに流れた電流と同一の電流が期間Ｂにおいてもトランジスタ７３ｃを流れ、トランジスタ７３ｄを通じて、有機発光素子７２を発光させる。ソース信号線の電流量に応じ、蓄積容量７４の電荷量が変わり、有機発光素子７２の発光強度が変化する。
By this operation, in period A, the amount of current flowing through the
表示パターンとして、あるソース信号線に、点灯、非点灯の順に電流を流した場合と、非点灯、非点灯の順に電流を流した場合で、非点灯時画素の輝度が異なることがわかった。点灯、非点灯の順の場合、非点灯画素は点灯時の輝度を１、非点灯時の輝度を０とすると、０．５程度点灯した。また、一度点灯信号を流した後、残りの同一フレーム期間内で非点灯信号を流し続けた場合、非点灯画素の輝度は０．５から徐々に減少し、フレーム周波数が６０Ｈｚ、表示行数が２２０行の場合、６から７行目より輝度は０となることがわかった。 As a display pattern, it was found that the luminance of pixels when not lit differs between when a current is passed through a certain source signal line in the order of lighting and non-lighting and when current is passed in the order of non-lighting and non-lighting. In the order of lighting and non-lighting, the non-lighting pixels lighted about 0.5, assuming that the luminance at lighting is 1 and the luminance at non-lighting is 0. In addition, when the non-lighting signal is continuously supplied within the same frame period after the lighting signal is supplied once, the luminance of the non-lighting pixels gradually decreases from 0.5, the frame frequency is 60 Hz, and the number of display rows is In the case of 220 rows, it was found that the luminance was 0 from the 6th to 7th rows.
一方、非点灯の後に点灯信号を流した場合は、点灯輝度ははじめ０．８であったが、３行目より輝度１で表示できた。
On the other hand, when the lighting signal was sent after the non-lighting, the lighting luminance was 0.8 at first, but it was possible to display with
このことは、ソースドライバの出力は表示画素に応じて、電流値を変化させているが、各画素へ供給される電流波形が、ソース信号線の配線抵抗および浮遊容量によりなまり、所望の電流値が各画素へ蓄積容量７４の電荷として蓄えられていないことを示す。つまり、所望の電流値を書き込む能力が小さいことがわかった。
This is because the output of the source driver changes the current value according to the display pixel, but the current waveform supplied to each pixel is distorted by the wiring resistance and stray capacitance of the source signal line, and the desired current value Is not stored as the charge of the
特に、電流値小から電流値大への変化に比べ、電流値大から電流値小への変化は２倍程度かかることがわかった。 In particular, it has been found that a change from a large current value to a small current value takes about twice as much as a change from a small current value to a large current value.
フレーム周波数を遅くし、１行ごとの書き込み時間を多く取ることで、波形なまりの影響が小さくなり、上記課題が改善することを確認した。 It was confirmed that the influence of waveform rounding is reduced by reducing the frame frequency and taking more writing time for each line, and the above problem is improved.
フレーム周波数を遅くすると、トランジスタ７３のオフ特性が悪い場合、蓄積容量７４の電荷量はトランジスタ７３のリークにより変化し、その上、有機発光素子７２の電流量も変化することで、フリッカが発生する。
When the frame frequency is slowed, if the off-state characteristics of the
従って、フリッカのない表示を得るためには、電流波形のなまりを低減し、１つ前に表示される画素に流す電流値によらず、所望の電流値が選択期間内に流れるようにする必要がある。 Therefore, in order to obtain a flicker-free display, it is necessary to reduce the rounding of the current waveform so that a desired current value flows within the selection period regardless of the current value flowing to the pixel displayed immediately before. There is.
上記課題を解決するために、本発明のアクティブマトリクス型表示装置は、ソース信号線に所定の電圧を印加する手段と、所定の電流量を流す手段と、ソース信号線に前記電圧印加手段、前記電流を流す手段とを切りかえる切り替え手段を具備し、映像信号の変化によりソース信号線に流れる電流量変化を早くしたことを特徴とする。 In order to solve the above problems, an active matrix display device according to the present invention includes a means for applying a predetermined voltage to a source signal line, a means for flowing a predetermined amount of current, the voltage applying means for a source signal line, A switching means for switching between the current flowing means is provided, and the change in the amount of current flowing in the source signal line is accelerated by the change in the video signal.
以上のように本発明は、ソース信号線に切り替え手段を有し、１水平走査期間内に、電圧印加期間と電流印加期間を設け、ソース信号線に存在する浮遊容量に蓄積された電荷をすばやく所定の階調に対応する電荷量に変化させることで、１水平走査期間を短くし、フリッカレス駆動を実現できる。 As described above, according to the present invention, the source signal line has the switching means, and the voltage application period and the current application period are provided within one horizontal scanning period so that the charges accumulated in the stray capacitance existing in the source signal line can be quickly obtained. By changing the amount of charge corresponding to a predetermined gradation, one horizontal scanning period can be shortened and flickerless driving can be realized.
また、１水平走査期間のうち表示階調に対応する電流値に対し、３倍以上１０倍以下の電流値を流す期間を設け、ソース信号線に存在する浮遊容量に蓄積された電荷の変化に要する時間を短くできたこと、ＥＬ電流値に対しソース信号線に流す電流値を１０倍程度にすることで、１水平走査期間を短くしフリッカレス駆動を実現できる。一般には電流値が少なくともソース容量値とソース電圧の積を１水平走査期間で割った値よりも大きくすれば、各階調に対応した電流値を水平走査期間内に書き込むことが可能となる。 In addition, a period in which a current value of 3 to 10 times the current value corresponding to the display gradation is provided in one horizontal scanning period is used to change the charge accumulated in the floating capacitance existing in the source signal line. By shortening the time required, and by making the current value passed through the source signal line about 10 times the EL current value, one horizontal scanning period can be shortened and flickerless driving can be realized. In general, if the current value is at least larger than the product of the source capacitance value and the source voltage divided by one horizontal scanning period, the current value corresponding to each gradation can be written in the horizontal scanning period.
以下、本発明の実施の形態について、図面を参照しながら説明を行う。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
（実施の形態１）
図２は本発明の第１の実施の形態における１つのソース信号線につながる２画素分の有機発光素子の駆動回路を示した図である。
(Embodiment 1)
FIG. 2 is a diagram showing a driving circuit for organic light emitting elements for two pixels connected to one source signal line in the first embodiment of the present invention.
本発明では、表示階調に応じた所望の電流を流す電流源１０と、所定の電圧を印加するための電圧源１８を設け、電源切り替え手段１９によりソース信号線に入力する電源を切り替えられるようにしたことが特徴である。
In the present invention, the
携帯電話およびモニターなどの表示部の各画素の大きさは横１００μｍ、縦２５０μｍ程度であり、１００カンデラ／平方メートルの輝度を得るためのソース信号線に必要な電流値は、表示色及び外部量子効率により異なるが、およそ１μＡ程度である。 The size of each pixel of a display unit such as a mobile phone and a monitor is about 100 μm wide and about 250 μm long. The current value necessary for the source signal line to obtain a luminance of 100 candela / square meter is the display color and external quantum efficiency. Depending on the case, it is about 1 μA.
ＥＬ素子１６に対して１μＡを流すにはソースドライバ側で電源切り替え手段１９は電流源１０を選択し、電流源１０は流れる電流値を１μＡとする。
To supply 1 μA to the
選択行ではゲート信号線（１）１２にトランジスタ１７が導通する信号、ゲート信号線（２）１３には非導通の信号を印加し、非選択行では逆にゲート信号線（１）１２に非導通信号、ゲート信号線（２）１３に導通信号を印加する。
In the selected row, a signal for conducting the
これにより、選択行（この例では１行目とする）においては、ソース信号線１１の電流がトランジスタ１７ｂ、１７ｃを通じて画素内部に流れる。画素内の電流経路はトランジスタ１７ａを通してＥＬ電源線１５ａとつながっているのみであるため、トランジスタ１７ａにも１μＡの電流が流れ、蓄積容量１４ａにはこの時のゲート電圧分の電荷が蓄積される。非選択期間になると、トランジスタ１７ｄが導通し、トランジスタ１７ｂ、１７ｃは非導通となるため、選択期間で蓄積容量１４ａに蓄積された電荷に基づいてトランジスタ１７ａに流れる電流が規定され、ＥＬ素子１６ａに１μＡの電流が流れる。
Thereby, in the selected row (the first row in this example), the current of the
このことからＥＬ素子１６ａに所望の電流値（例えば１μＡ）を流すには選択期間において、トランジスタ１７ａが所望の電流値を流すようなゲート電圧を与えるよう蓄積容量１４ａに電荷を蓄えさせる必要がある。
Therefore, in order to flow a desired current value (for example, 1 μA) to the
しかしながら、ソース信号線１１に浮遊容量２０が存在すると、ソース信号線１１の配線抵抗と浮遊容量２０の時定数で決まる波形のなまりが観測される。電流値により階調表示を行う場合、この波形なまりはソース信号線に流れる電流値によっても異なり、電流値が小さいほど立ち上がり、立ち下がりに時間がかかる。例えば、配線容量が１００ｐＦ、配線抵抗が５００オームの時、電流源１０の電流値を変化させた時にソース信号線の電流値及び接点１００１の電流値が０．２４μＡから４０ｎＡへ変化するのに必要な時間は３００μ秒、４０ｎＡから０．２４μＡへ変化するのに必要な時間は２５０μ秒であった。
However, when the
低電流領域では単位時間あたりの電荷の移動量が少ないため、浮遊容量２０にたまった電荷を充放電することが難しいのである。
Since the amount of charge movement per unit time is small in the low current region, it is difficult to charge and discharge the charge accumulated in the
例えば、図６２に示すように、ゲート信号線（１）１２のオン期間を６４μ秒、２５６μ秒と変化させた時、２５６μ秒では入力電流に対し、ほぼ同一の出力電流が得られたのに対し、６４μ秒においては、低電流（０．７μＡ以下）を中心に、入力に対し、出力電流が異なることがわかった。 For example, as shown in FIG. 62, when the ON period of the gate signal line (1) 12 is changed to 64 μs and 256 μs, the output current almost equal to the input current was obtained in 256 μs. On the other hand, at 64 μsec, it was found that the output current differs from the input with a focus on a low current (0.7 μA or less).
このため、従来の電流による階調表示方法では、１水平走査期間の最小時間は３００μ秒必要である。これでは、携帯電話のように走査線数が２２０本の場合、１フレームは１０Ｈｚ程度で駆動させる必要があり、トランジスタ１７のオフ特性によっては、蓄積容量１４の電荷量が変化し、ＥＬ素子１６に流れる電流が変化することによるフリッカが発生する。
For this reason, in the conventional gradation display method using current, the minimum time of one horizontal scanning period is 300 μsec. In this case, when the number of scanning lines is 220 as in a mobile phone, it is necessary to drive one frame at about 10 Hz. Depending on the off characteristics of the
また、ソース信号線に電圧値を印加する場合には、電圧値によらずソース信号線の配線抵抗と浮遊容量２０の時定数のみで決まるため、接点１００１の電圧値は１μ秒程度と電流源１０により接点１００１の電流値に対応する電圧値を決める時に比べ高速である。
In addition, when a voltage value is applied to the source signal line, the voltage value of the
そこで１水平走査期間を短くするために、本発明では電流波形の変化において、低電流（黒表示）から高電流（白表示）へ変化する時の方が、高電流（白表示）から低電流（黒表示）へ変化する時よりもはやいということを利用しようと考えた。 Therefore, in order to shorten one horizontal scanning period, in the present invention, when the current waveform changes from a low current (black display) to a high current (white display), a high current (white display) changes to a low current. I thought to use that it was no longer than when it changed to (black display).
図３（ａ）に示すように、１水平走査期間の初めに電源切り替え手段１９を電圧源１８側に切り替え、この電圧源１８を用いて、ソース信号線２２ａの電圧を黒信号電流値が流れている状態と同じ電圧にする（ディスチャージ電圧印加期間２４）。次に、電源切り替え手段１９を電流源１０側に切り替え、この電流源１０により映像信号に応じた所望の電流値をソース信号線２２ａに流す（映像信号電流印加期間２５）。
As shown in FIG. 3A, the power source switching means 19 is switched to the voltage source 18 side at the beginning of one horizontal scanning period, and the black signal current value flows through the voltage of the source signal line 22a using this voltage source 18. The voltage is the same as the current state (discharge voltage application period 24). Next, the power source switching means 19 is switched to the
図４に入力電流に対する出力電流の電圧印加期間依存性を示す。入力電流が１μＡの時は電圧印加時間によらず、出力もほぼ１μＡである。入力電流が４０ｎＡと小さい場合（黒表示を想定）、電圧印加期間がないと出力は０．６５μＡ、４μ秒以上で０．３８μＡであり、４μ秒以上にしても出力に影響はない。従って、電流表示期間を長くしたいことから、ディスチャージ電圧印加期間２４は最大でも４μ秒あればよく、望ましくは０．５μ秒から３μ秒あれば、ソース信号線が黒の電圧値になる。また、映像信号電流印加期間２５も黒表示から所望の電流になるための時間は、最も時間のかかる黒表示から白表示に２５０μ秒程度であり、中間調表示においても前記白表示から黒表示に変化する時間よりも短く２７０μ秒程度であることから、１水平走査期間は２７０μ秒程度で済み、従来の３００μ秒に比べて９０％短縮でき、低フリッカの表示が可能となった。
FIG. 4 shows the voltage application period dependency of the output current with respect to the input current. When the input current is 1 μA, the output is almost 1 μA regardless of the voltage application time. When the input current is as small as 40 nA (assuming black display), if there is no voltage application period, the output is 0.65 μA, 4 μs or more and 0.38 μA, and even if it is 4 μs or more, the output is not affected. Accordingly, since it is desired to lengthen the current display period, the discharge voltage application period 24 may be 4 μsec at the maximum, and preferably the source signal line has a black voltage value if 0.5 μsec to 3 μsec. Further, the time for the video signal
更に、ディスチャージ電圧印加期間２４において、０．０１カンデラ／平方メートル以下の輝度となるような、ソース電圧を印加することで、黒表示時の輝度を低下させ、黒がしまる映像を表示することができる。例えば、ＥＬ電源線１５から供給される電圧に近い電圧をソース信号線１１に印加すればよい。電流駆動時においてソース信号線１１にＥＬ電源電圧に近い電圧を与えるには、微小電流（数ｎＡ）の供給が必要であり、数ｎＡ電流でのソース信号線電圧の規定にはこれまで述べたように数百μ秒から１ｍ秒かかるため、困難である。このように、本発明における電圧挿入は、短時間で黒表示を行うために有効である。
Furthermore, in the discharge voltage application period 24, by applying a source voltage such that the luminance is 0.01 candela / square meter or less, the luminance at the time of black display is lowered, and an image in which black is displayed can be displayed. it can. For example, a voltage close to the voltage supplied from the EL
なお、ある行（Ｎ行：Ｎは自然数）から次の行（Ｍ行：ＭはＮでない自然数）へ走査行が移る際に、全ての行が非選択となる期間が存在する場合には、図３（ｂ）に示すように、ゲート制御信号がアクティブ（全ての行が非選択状態）の時に、黒表示になる電圧値を印加し、選択期間には選択行に対応する映像信号電流をいれてもよいし、更に図３（ｃ）に示すように、黒電圧印加期間は全行非選択状態と、１行選択期間の一部にまたがってもよい。 When a scanning line moves from one line (N line: N is a natural number) to the next line (M line: M is a natural number other than N), there is a period in which all lines are not selected. As shown in FIG. 3 (b), when the gate control signal is active (all rows are in a non-selected state), a voltage value for displaying black is applied, and the video signal current corresponding to the selected row is applied during the selection period. Further, as shown in FIG. 3C, the black voltage application period may extend over all rows in a non-selected state and part of one row selection period.
黒電圧印加は、ソース信号線１１の浮遊容量２０に黒状態まで電荷を充電することが目的であるため、ソース信号線１１につながる画素トランジスタが非導通状態であっても、導通状態であっても問題はない。
The purpose of applying the black voltage is to charge the
本来の階調表示に必要な電流書き込み時間を長くするため、全行非選択期間が存在する場合、電圧印加期間は、全行非選択期間を含むようにすることがよい。 In order to lengthen the current writing time necessary for the original gradation display, when there is an all-row non-selection period, it is preferable that the voltage application period includes the all-row non-selection period.
また、電圧印加期間にソース信号線１１に印加する電圧は必ずしも黒を表示する電圧でなくてもよいが、電流源１０により、所定の電流値に対応する電圧値まで変化させるのに、白表示に比べ黒表示の方が時間がかかるため、電圧源１８の電圧値は白信号時電圧と黒信号時電圧の中間値より黒信号電圧値側の値であることが望ましい。
Further, the voltage applied to the
（実施の形態２）
実施の形態１において、ディスチャージ電圧印加期間２４を設け、黒信号を表示する電圧を印加することで、ソース信号線が黒を示す電流に容易に変化できるようにした。
(Embodiment 2)
In the first embodiment, a discharge voltage application period 24 is provided, and a voltage for displaying a black signal is applied so that the source signal line can be easily changed to a current indicating black.
これにより、黒および黒付近の階調は電圧変化量が小さくなったため、１水平走査期間が２００μ秒から２３０μ秒で表示可能であった。また、白表示時は電流量が最大であるため、ソース信号線１１に存在する浮遊容量２０の電荷の放電速度が速く、変化量が大きいにもかかわらず１水平走査期間が１８０μ秒程度で、表示可能であった。一方で、白と黒の中間付近より黒よりの階調は、電流量も白表示時の半分以下なので、浮遊容量２０の電荷放電速度が半分となるため１水平期間が２５０μ秒程度と最もかかる。
As a result, the voltage change amount of black and the gradation near black is small, so that one horizontal scanning period can be displayed in 200 μs to 230 μs. Further, since the amount of current is maximum at the time of white display, the discharge rate of the
そこで、ディスチャージ電圧印加期間２４において、黒信号を表示する電圧を印加するのではなく、次に表示する映像信号の階調に応じて、数段階の異なる電圧を印加することを考えた。 In view of this, in the discharge voltage application period 24, instead of applying a voltage for displaying a black signal, it was considered to apply different voltages in several stages according to the gradation of the video signal to be displayed next.
これを実現するための、本発明の表示装置のソースドライバ７１の内部ブロックを図５に示す。階調データ検出手段５２により入力映像信号の階調を検出し、その検出結果により、ソース信号用電流源５３に流れる電流量を制御すると同時に、複数の電圧源５４ａから５４ｃのうちの１つを選択する。また、水平同期信号によって電圧印加期間制御部５１の出力を変化させ、電圧印加期間と電流印加期間を制御する。
FIG. 5 shows an internal block of the
図２において、ソース信号線１１から信号を画素に書き込む場合、トランジスタ１７ｂ、１７ｃが導通状態、トランジスタ１７ｄが非導通状態であることからこの時の１画素分の等価回路を図６（ａ）に示す。
In FIG. 2, when writing a signal from the
電流源１２５によって所定の電流Ｉをソース信号線１２４に流す場合、トランジスタ１２１にも電流量がＩの電流が流れる。図６（ａ）でわかるように、トランジスタ１２１のソースまたはドレインとゲートは同一電位となるため、トランジスタ１２１のゲート電圧とドレイン電流が図６（ｂ）に示すような関係にある場合、ソース信号線１２４の電位は、電流値により変化する。
When a predetermined current I is passed through the source signal line 124 by the
例えば、ソース信号線１２４に流れる電流がＩ１からＩ２に変化する場合、ソース信号線１２４の電位はＶｄｄ−Ｖ１からＶｄｄ−Ｖ２に変化する。また、電流がＩ１からＩ３に変化する場合についても同様である。 For example, when the current flowing through the source signal line 124 changes from I1 to I2, the potential of the source signal line 124 changes from Vdd−V1 to Vdd−V2. The same applies to the case where the current changes from I1 to I3.
電流値変化に要する時間は図６（ｃ）に示すように、変化後の電流値により異なり、Ｉ１からＩ２へは１２６の実線で示すようにｔ４−ｔ１時間かかり、１２７の点線で示すようにＩ１からＩ３へはｔ３−ｔ１時間かかり、電流値が小さいほど変化に時間がかかることがわかる。これは、ソース信号線１２４にある浮遊容量１２３の充放電を低電流を用いて行うと、時間がかかるためである。
As shown in FIG. 6C, the time required for the current value change varies depending on the current value after the change, and from I1 to I2 takes t4-t1 time as indicated by the
そこで、低電流領域（黒に近い階調）では変化に時間がかかることを考慮し、表示階調ごともしくは複数の表示階調ごとに異なる電圧値を印加するようにして、変化量を少なくし、書き込み時間の短縮を図った。 Therefore, considering that it takes time to change in the low current region (gradation close to black), a different voltage value is applied to each display gradation or multiple display gradations to reduce the amount of change. The writing time was shortened.
例えば、１６階調表示の場合は階調１、２、４に対応する電圧を準備し、階調１では対応する電圧を電圧印加期間に印加し、階調２、３では階調２に対応する電圧を印加し、階調４以上の場合では階調４に対応する電圧を印加することで、書き込みに必要な時間、特に時間がかかった低電流領域での書き込み時間が短縮でき、１水平走査期間は表示階調によらず２２０μ秒あればよい。
For example, in the case of 16 gradation display, voltages corresponding to
他の階調数の場合でも同様に、図５の複数の電圧源で印加する電圧値はそれぞれ、階調表現に必要な最大電圧値と最小電圧値から電圧源５４の数で等間隔に割り振った電圧値よりも、低電流領域よりに、電圧値を設定する方がよい。
Similarly, in the case of other gradation numbers, the voltage values applied by the plurality of voltage sources in FIG. 5 are allotted at equal intervals by the number of
また、用意する電源数はソース信号線１２４の取り得る電圧振幅にもよるが、ソースドライバの回路規模増大と、電源数増加による画質改善の兼ね合いから多くても５つ程度が望ましい。 Further, although the number of power supplies to be prepared depends on the voltage amplitude that the source signal line 124 can take, it is desirable that the number be about five at most because of the increase in the circuit scale of the source driver and the improvement in image quality due to the increase in the number of power supplies.
（実施の形態３）
電流により階調制御を行う表示デバイスとして、有機発光素子が挙げられる。有機発光素子を用いたマルチカラー表示装置を実現する方法のひとつとして、赤色発光素子、緑色発光素子、青色発光素子を並べてマルチカラー化する方法がある。
(Embodiment 3)
An organic light emitting element is given as a display device that performs gradation control with current. As one of methods for realizing a multi-color display device using organic light-emitting elements, there is a method of arranging multi-colors by arranging red light-emitting elements, green light-emitting elements, and blue light-emitting elements.
発光色ごとに発光効率および、有機層中のキャリアの移動度、電極から有機層へのエネルギー差が異なることから、電流と輝度、電圧と輝度、電流と電圧の関係は発光色ごとに異なる。例えば、図６３（ａ）に示すように、同一電圧値に対して、輝度が異なり、その結果、発光開始電圧も素子ＧがＶ１に対し、素子ＲがＶ２と異なる値をとる。また、図６３（ｂ）に示すように発光開始電流も異なる。 Since the emission efficiency, the mobility of carriers in the organic layer, and the energy difference from the electrode to the organic layer are different for each emission color, the relationship between current and luminance, voltage and luminance, and current and voltage is different for each emission color. For example, as shown in FIG. 63A, the luminance is different for the same voltage value, and as a result, the light emission start voltage is different from V1 for the element G and V2 for the element R. Further, as shown in FIG. 63B, the light emission start current is also different.
実施の形態１においては電圧印加期間での電圧値は１種類であった。この形態において、図６３に示す２種類の素子ＧとＲで構成された表示装置に同一電圧値で電圧印加を行うと、素子Ｒの黒表示電流値であるＪ２に対応する電圧を全てのソース信号線に印加した場合、素子Ｇにつながるソース信号線では黒表示に対応する電位とならず、最も時間のかかる黒表示に対し、ソース信号線の電位を変化させる必要が出てくる。逆に、Ｊ１に対応する電圧をソース信号線に印加した場合、素子Ｒに対しては、黒表示電圧値よりも高い電圧値が印加され、電圧印加期間が存在しない場合に比べ、ソース信号の電圧振幅が大きくなるという問題がある。 In the first embodiment, there is one type of voltage value during the voltage application period. In this embodiment, when a voltage is applied to the display device composed of the two types of elements G and R shown in FIG. 63 with the same voltage value, the voltage corresponding to J2 which is the black display current value of the element R is supplied to all the sources. When applied to the signal line, the source signal line connected to the element G does not have the potential corresponding to the black display, and it is necessary to change the potential of the source signal line for the black display that takes the longest time. On the other hand, when a voltage corresponding to J1 is applied to the source signal line, a voltage value higher than the black display voltage value is applied to the element R, and the source signal does not have a voltage application period. There is a problem that the voltage amplitude becomes large.
そこで、ソース信号線により発光開始電流値が異なる素子が形成されている場合、少なくとも発光開始電流値が異なる素子が形成されたソース信号線ごとに、異なる電圧源を設け、黒信号電圧を調整できるようにすればよい。図６３のＲ、Ｇ素子で形成された表示装置の場合は、図７の構成での電圧源５４を２つ用意し、素子Ｒが並ぶソース信号線と素子Ｇが並ぶソース信号線でそれぞれ異なる電圧源を設ける。
Therefore, when an element having a different light emission start current value is formed by the source signal line, a black signal voltage can be adjusted by providing a different voltage source for each source signal line having at least an element having a different light emission start current value. What should I do? In the case of the display device formed by the R and G elements in FIG. 63, two
また、更に書き込み時間を短縮するためには、実施の形態２で行ったようにそれぞれの信号線に対し、更に複数の電圧源を用意し、階調に応じて印加電圧値を変化させればよい。 Further, in order to further shorten the writing time, as in the second embodiment, a plurality of voltage sources are prepared for each signal line, and the applied voltage value is changed according to the gradation. Good.
（実施の形態４）
フレーム周波数が早くなればなるほど１水平走査期間が短くなるため、周波数が早い場合は、実施の形態２で実施した複数の電圧源の電圧値は書き込みに時間がかかる黒表示付近に対応する電圧値を中心に用意する。一方、フレーム周波数をゆっくりとすると、電圧変化に要する時間を長く取れることから、電圧値の取り方を白表示側にシフトさせてもよい。これにより、白表示時の輝度を向上させることが可能であり、コントラストの向上につながる。
(Embodiment 4)
As the frame frequency becomes faster, one horizontal scanning period becomes shorter. Therefore, when the frequency is fast, the voltage values of the plurality of voltage sources implemented in the second embodiment are voltage values corresponding to the vicinity of the black display that takes time to write. Prepare mainly. On the other hand, if the frame frequency is made slow, it takes a long time to change the voltage, so the way of taking the voltage value may be shifted to the white display side. Thereby, it is possible to improve the brightness at the time of white display, leading to an improvement in contrast.
携帯情報端末など、低電力駆動が要求される表示装置では、図８に示すボタン１８４操作時には全画面を表示するが、待ち受け時などボタン１８４が長時間操作されない場合には、一部分のみ表示を行うパーシャル表示モードにして低電力化を図ることもある。このパーシャル表示モード時には表示ライン数が少なくなるためフレーム周波数を下げることもでき、全画面表示時と異なる発振周波数を用いて回路を動作させることが可能である。
In a display device such as a portable information terminal that requires low power drive, the full screen is displayed when the
図９に複数の発振器と切り替え回路、分周回路を持ち、複数フレーム周波数に対応した表示装置のコントローラ、ソースドライバ部のブロック図を示す。階調表示はメモリ８６から読み出されたデータを階調制御部８７で電流源９０の制御もしくは選択によりセレクタ８８を介してソース信号線に出力することで行う。印加電圧の電圧値は電圧制御手段８５と電圧発生部８９により決められ、更に電圧制御手段８５は発振周波数検出手段８３の出力を受け、周波数により電圧値を変更することが可能である。これにより、フレーム周波数の違いにより電圧印加期間の複数の電圧源の電圧値を変更し、最適な階調表示を行うことが可能となる。
FIG. 9 shows a block diagram of a controller and a source driver unit of a display device having a plurality of oscillators, a switching circuit, and a frequency dividing circuit and corresponding to a plurality of frame frequencies. The gradation display is performed by outputting the data read from the
携帯情報端末の他にも、例えばテレビとして用いた場合、映像信号送信方式が異なると、フレームレートも異なる。両方式に対応した表示装置を作成する場合、図１０に示したテレビにおいて、映像信号処理回路４４により送信方式を検出し、複数の電圧源の電圧値の組み合わせを変化させることで、最適な階調表示を行うことが可能である。
In addition to the portable information terminal, for example, when used as a television, when the video signal transmission method is different, the frame rate is also different. When creating a display device compatible with both systems, the video
（実施の形態５）
実施の形態１で行った黒電圧印加は、図２のトランジスタ１７ａの電流対電圧特性を用いて、黒表示時の電流値に対応する電圧値を印加していた。しかし、同一電流に対する電圧値がロット間、基板の位置により変化する可能性があるため、最適な黒電圧値を印加するためには表示装置ごとに入力電圧値を調整する必要がある。
(Embodiment 5)
In the black voltage application performed in the first embodiment, the voltage value corresponding to the current value at the time of black display is applied using the current-voltage characteristic of the
表示装置ごとに調整することは製造工程を複雑にするため、望ましくない。そこで、電圧値のばらつきが、ロット間にくらべ、表示装置内の画素間では小さいことから、少なくとも表示装置内に１つのテスト用トランジスタを作成し、トランジスタに黒表示時の電流を流した時に必要なトランジスタのゲート電圧を検出し、その結果に応じた電圧値をソース信号線に印加することを考えた。回路構成を図１１に示す。 Adjustment for each display device is not desirable because it complicates the manufacturing process. Therefore, since the variation in voltage value is smaller between pixels in the display device than between lots, it is necessary when at least one test transistor is created in the display device and a current for black display is passed through the transistor. It was considered that the gate voltage of a simple transistor was detected and a voltage value corresponding to the result was applied to the source signal line. The circuit configuration is shown in FIG.
ソース信号線１００には黒信号を表す電流値を流す。この時、トランジスタ９８のドレインにも同一電流値が流れ、接点９９と、ＥＬ電源線９６との電位差を電圧検出手段９１で検出し、その検出結果を電圧発生手段９２に入力し、図２の電圧源１８に対応する電圧値を変化させる。セレクタ９３により電圧印加期間と電流期間を制御する。
A current value representing a black signal is passed through the
この方法では、駆動トランジスタの電流対電圧特性がロット間でばらついても常に黒表示の電圧を印加させることができるため、トランジスタの作成ばらつきによる黒浮きを防止することが可能である。 In this method, a black display voltage can always be applied even if the current vs. voltage characteristics of the drive transistor vary between lots, so that black floating due to variations in transistor formation can be prevented.
なお、ソース信号線１００に様々な階調に対応する電流値を流すことで、その時の電圧を電圧検出手段９１で検出でき、電圧発生手段９２及びセレクタ９３を用いてソース信号線に印加することが可能であることから、本発明は必ずしも黒信号印加時のみに限定されるものではなく、一般にある階調に対応する電圧を印加する場合にも適応可能である。
In addition, by passing current values corresponding to various gradations to the
（実施の形態６）
ソース信号の電流値の変化は、変化後の電流値が大きくなるほど早くなる。図６（ｃ）に示すように、電流Ｉ１からＩ２もしくはＩ３に変化する場合、電流値が大きいＩ３への変化の方が短時間で変化できる。これは電流源１２５によりソース信号線の浮遊容量１２３の電荷を引き抜きもしくは蓄積することで電流値を変化させることから、たくさんの電荷を流すことが可能な高電流領域の方が早く変化できるためである。
(Embodiment 6)
The change in the current value of the source signal becomes faster as the current value after the change becomes larger. As shown in FIG. 6C, when the current I1 changes to I2 or I3, the change to I3 having a larger current value can be changed in a shorter time. This is because the current value is changed by extracting or accumulating the charge of the floating capacitance 123 of the source signal line by the
そこで、電流をたくさん流すと波形の立ち上がり時間が短くなることを利用して、図１２に示す１水平走査期間の内の初めからある期間１３３まで、表示階調に対する所定の電流値の３倍以上１０倍以下の電流値を流す。その後の期間１３５において所定の電流値を流す。これにより、従来は１３１（点線）のように電流値が変化したのに対し、１３２（実線）のように立ち上がりを早くすることができる。これにより、書き込み時間が短縮し、１水平走査期間１３４を短くすることが可能となり、２３０μ秒で書き込みが可能となった。この方法は、実施の形態１から５と異なって電圧源、電圧発生部、セレクタが不要になるため、回路規模が小さいソースドライバを実現することができる。
Therefore, by utilizing the fact that the rising time of the waveform is shortened when a large amount of current is passed, it is at least three times the predetermined current value for the display gradation from the beginning of one horizontal scanning period shown in FIG. Apply a current value of 10 times or less. In a
黒表示時は電流を３から１０倍すると書き込み速度を早くすることが可能であるが、電流が増加すると輝度が大きくなるため、電流値を１０倍にした場合、黒浮きが発生する場合がある。また、前走査期間でのソース電流値に比べ、次の走査期間でのソース電流値が小さくなる場合、輝度が高くなるため、書き込み速度が速くなっても、コントラストが低下する問題が出る恐れがある。 When displaying black, it is possible to increase the writing speed by increasing the current by 3 to 10 times. However, if the current increases, the brightness increases. Therefore, if the current value is increased by 10 times, black floating may occur. . In addition, when the source current value in the next scanning period is smaller than the source current value in the previous scanning period, the luminance is increased, so that there is a risk that the contrast may decrease even if the writing speed is increased. is there.
そこで、図１３に示すように、１水平走査期間の初めに実施の形態１から５と同様に黒信号電圧挿入期間１４４を設け、その後、３倍以上１０倍以下の電流値を流す期間１４５、階調に応じた電流値を流す期間１４６を設ける。
Therefore, as shown in FIG. 13, a black signal
電流値が小さい場合から大きい場合に変化する時、３倍以上１０倍以下の電流値を流す期間１４５ａにより、従来の立ち上がり１４１（点線）に比べ、１４２（実線）に示すように早く変化することができる。 When the current value changes from a small value to a large value, the current value changes 3 times or more and 10 times or less, and changes quickly as shown by 142 (solid line) in comparison with the conventional rise 141 (dotted line). Can do.
電流値が大きい場合から小さい場合に変化する時、黒信号電圧挿入期間１４４により瞬時（少なくとも４μ秒以内）で黒状態に変化することができるため、立ち下がりも早く変化させることが可能となる。
When the current value changes from a large value to a small value, the black signal
このような波形を実現するための回路構成を図７に示す。実施の形態１とほぼ同一構成で実現可能であり、水平走査期間の中で階調データ検出手段５２の出力を変化させることで、所定電流の３倍以上１０倍以下の期間と、所定電流値を流す期間を作ることができる。これにより、１水平走査期間が１５０μ秒で走査することが可能となった。 FIG. 7 shows a circuit configuration for realizing such a waveform. This can be realized with substantially the same configuration as in the first embodiment, and by changing the output of the gradation data detection means 52 during the horizontal scanning period, a period of 3 to 10 times the predetermined current and a predetermined current value You can make a period to flow. As a result, one horizontal scanning period can be scanned in 150 μsec.
（実施の形態７）
実施の形態６により、例えば走査線数が２２０本の表示装置であれば、フレーム周波数が３０Ｈｚで動作可能となった。これにより、フリッカの少ない表示が可能となった。しかし、テレビのようにフレーム周波数が６０Ｈｚのものに適用させる場合、書き込み不足による黒表示時の輝度増大、白表示時の輝度低下が発生する。
(Embodiment 7)
According to the sixth embodiment, for example, a display device having 220 scanning lines can be operated at a frame frequency of 30 Hz. As a result, display with less flicker is possible. However, when it is applied to a frame frequency of 60 Hz as in a television, luminance increases during black display and luminance decreases during white display due to insufficient writing.
さらに、書き込み時間を早くするための方法として図１４、図１５に示す方法を考えた。図１５に示すように、１水平走査期間の初めにソース信号線に階調に応じた電圧値を印加する（電圧値に応じた階調表示１１４）。この時の電圧変化の速度はソース信号線の配線抵抗と、浮遊容量から決まる時定数により決まるため、２μ秒以下である。図２の画素構成において、このままＥＬ素子１６に電流を流そうとすると、トランジスタ１７ａもしくは１７ｅのゲート電圧とドレイン電流の関係が画素ごとに変化した場合に、電流値が変化量と同じだけ変化し、ＥＬ素子１６の輝度が変化することで表示むらが発生する。そこで、残りの期間１１５に、ソース信号線に電流値に応じた電流を流すことで、トランジスタ１７ａもしくは１７ｅのゲート電圧を、所定のドレイン電流が流れるように変化させる。これにより、トランジスタの電流電圧特性のばらつきを補正し、表示むらのない表示装置を実現する。
Furthermore, the method shown in FIGS. 14 and 15 was considered as a method for increasing the writing time. As shown in FIG. 15, a voltage value corresponding to the gradation is applied to the source signal line at the beginning of one horizontal scanning period (gradation display 114 corresponding to the voltage value). The speed of voltage change at this time is 2 μs or less because it is determined by the time constant determined by the wiring resistance of the source signal line and the stray capacitance. In the pixel configuration shown in FIG. 2, if the current is allowed to flow through the
この時の回路構成が図１４であり、ソース信号線ごとに設けられた階調データ検出手段５２により、ソース信号用電流源５３、電圧源１０４を制御し、階調ごとに電流量または電圧値を変化させる。これにより、１１４、１１５の期間で表示階調ごとに電圧、電流値を変化させ、さらに、ソース信号用電流源５３と電圧源１０４のどちらをソース信号線とつなげるかを決める切り替え手段１０６を水平同期信号により制御される電圧印加期間制御部５１により制御することで、水平走査期間１１３内で期間１１４と期間１１５の長さを可変させることができる。
The circuit configuration at this time is shown in FIG. 14, and the grayscale data detection means 52 provided for each source signal line controls the source signal current source 53 and the
書き込み時間においても電流に応じて階調表示を行う期間で電流が変化する量は、せいぜいトランジスタの電流電圧特性のばらつきの範囲内であるため、５０μ秒程度で済む。 Even during the writing time, the amount of change in the current during the gradation display according to the current is at most about 50 μs because it is at most within the range of variations in the current-voltage characteristics of the transistors.
電圧印加期間は多くても３μ秒あればよく、電流書き込み時間が２０μ秒程度で済むため、走査線数が２２０本の場合は６０Ｈｚでの駆動が可能であり、フリッカレス駆動が実現できた。 The voltage application period may be at most 3 μs and the current writing time is only about 20 μs. Therefore, when the number of scanning lines is 220, driving at 60 Hz is possible, and flickerless driving can be realized.
従って、マージンを考慮するとフレーム周波数により、電圧印加期間を１水平走査期間の１％以上５０％以下にすることが望ましい。 Therefore, considering the margin, it is desirable that the voltage application period be 1% or more and 50% or less of one horizontal scanning period depending on the frame frequency.
（実施の形態８）
図１６は本発明によるソースドライバ部出力段を示したものである。２６３はＸビットの映像信号をアナログ信号に変換するデジタルアナログコンバータであり、２６４はアナログ電圧出力の最大値を決めるリファレンス電圧線である。本発明ではリファレンス電圧生成部２６１により生成された複数の電圧値を選択部２６２によりクロック及び水平同期信号２６７に応じて１つ選択することでリファレンス電圧線２６４に印加する電圧値を変化できるようにしたことが特徴である。
(Embodiment 8)
FIG. 16 shows a source driver section output stage according to the present invention. Reference numeral 263 denotes a digital-analog converter that converts an X-bit video signal into an analog signal, and
図１７に入力映像信号が８ビットの場合のタイミングチャートを示す。必要となる最大輝度に対応するソース信号線２６５の電圧値がＶ１であるとすると、図１７中の電圧Ｖ２はＶ１の３倍以上１０倍以下の電圧を印加すればよい。また、リファレンス電圧にＶ２を印加する期間は水平走査期間のうちの５分の１以上２分の１以下あればよい。また、このソース信号線電圧により階調表現を行う場合は更に短く、１μ秒以上５μ秒以下であればよい。 FIG. 17 shows a timing chart when the input video signal is 8 bits. Assuming that the voltage value of the source signal line 265 corresponding to the required maximum luminance is V1, the voltage V2 in FIG. 17 may be a voltage not less than 3 times and not more than 10 times V1. Further, the period during which V2 is applied to the reference voltage may be from one fifth to one half of the horizontal scanning period. In addition, when the gradation expression is performed using the source signal line voltage, it is shorter and it may be 1 μs or more and 5 μs or less.
このリファレンス電圧の操作により入力映像信号データがＦＦの場合、ソース信号線への出力は初めにＶ２の電圧が出力され、その後リファレンス電圧の変化によりＶ１を出力する。入力データが００の場合は、ソース信号線への出力は常に０の電圧が印加される。また、その間の値においてはリファレンス電圧値がＶ２の時は所定出力電圧の３倍以上１０倍以下の電圧が、Ｖ１の時は所定電圧値が出力される。 When the input video signal data is FF by the operation of the reference voltage, the voltage V2 is first output to the source signal line, and then V1 is output by the change of the reference voltage. When the input data is 00, a voltage of 0 is always applied to the output to the source signal line. Further, among the values in the meantime, when the reference voltage value is V2, a voltage not less than 3 times and not more than 10 times the predetermined output voltage is output, and when the reference voltage value is V1, the predetermined voltage value is output.
このようにソース信号線電圧を制御することにより、図６１のような構成の表示装置においてソース信号線７６の浮遊容量による波形なまりを小さくすることができ、２型程度の大きさのパネルであれば、１ラインあたりの書き込み時間は１５０μ秒程度で駆動させることができる。
By controlling the source signal line voltage in this way, the waveform rounding due to the stray capacitance of the
（実施の形態９）
図１８は本発明の第９の実施の形態における１画素分の回路とソース信号線及び階調表示を行う電流源を示した図である。
(Embodiment 9)
FIG. 18 is a diagram showing a circuit for one pixel, source signal lines, and a current source for performing gradation display in the ninth embodiment of the present invention.
図１９にタイミングチャートを示す。ゲート信号線（１）１２は行選択期間に導通状態（ここでは図１８のトランジスタ１７がＰチャネルトランジスタであるためローレベルで導通となる）となり、ゲート信号線（２）１３は非選択期間時に導通状態とする。
FIG. 19 shows a timing chart. The gate signal line (1) 12 becomes conductive during the row selection period (here, since the
これにより、行選択期間にはトランジスタ１７ｂ、１７ｃ、１７ｊが導通、トランジスタ１７ｄが非導通状態になり、等価的には図２０（ａ）に示すような回路となり、ＥＬ電源線１５からソース信号線１１へはトランジスタ１７ａ及び１７ｉを通して流れ、トランジスタ１７ａを流れる電流Ｉａ及びトランジスタ１７ｉを流れる電流Ｉｉの和Ｉｉｎがソース信号線１１に流れる。また、蓄積容量１４にはトランジスタ１７ａ及び１７ｉに流れる電流値の和がＩｉｎとなるようなゲート電圧になるように電荷が蓄積される。
Thus, in the row selection period, the
非選択期間には逆にトランジスタ１７ｄが導通、トランジスタ１７ｂ、１７ｃ、１７ｊが非導通状態になるため、図２０（ｂ）のような等価回路となり、ＥＬ電源線１５からＥＬ素子１６へトランジスタ１７ａを通して電流が流れる。電流量は蓄積容量１４に蓄えられた電荷量により決められ、選択期間で保持した電荷に対応した電流が流れる。つまり、トランジスタ１７ａには非選択期間に電流Ｉａが流れ、ＥＬ素子１６にも電流Ｉａが流れる。
On the contrary, the
ソース信号線に流す電流Ｉｉｎ＝Ｉａ＋Ｉｉに対し、ＥＬ素子に流れる電流がＩａとなることから、電流値Ｉｉを調整することでＥＬ素子の輝度を変えずにソース信号線に流す電流値を増加させることができ、ソース信号線１１に存在する浮遊容量２０の電荷の充放電が早くなることで、従来に比べ短い時間でソース信号線に流れる電流値が所定の値となる。
Since the current flowing through the EL element becomes Ia with respect to the current Iin = Ia + Ii flowing through the source signal line, the current value flowing through the source signal line is increased without changing the luminance of the EL element by adjusting the current value Ii. In addition, since the charge and discharge of the charge of the
ここで、電流ＩａとＩｉの関係はトランジスタ１７ａと１７ｉのチャネル幅、チャネル長により調整が可能である。図２１に２つのトランジスタのチャネルサイズとソース信号線１１に流す電流を決める電流源１０の電流値とＥＬ素子１６に流れる電流値の関係を示す。
Here, the relationship between the currents Ia and Ii can be adjusted by the channel width and channel length of the
トランジスタ１７ｉのチャネルサイズをトランジスタ１７ａと同じにした場合、ＥＬ素子１６に流れる電流はソース信号線１１に流れる電流の半分となる。ソース信号線に流れる電流は図２０（ａ）に示すように、１７ａ、１７ｉの両方のトランジスタに流れる。製膜プロセスによるばらつきを無視すれば２つのトランジスタのゲート電圧対ソースドレイン間電流特性は同じであり、またゲートには同一電圧がかかるため、それぞれのトランジスタには均等に電流が流れる。ＥＬ素子に流れる電流はこのうちのトランジスタ１７ａを通る電流のみであるため、ソース信号線１１に流れる電流の半分となる。
When the channel size of the transistor 17i is the same as that of the
トランジスタ１７ｉのチャネル幅、チャネル長を変化させると、ゲート電圧対ソースドレイン間電流の特性が変化し、チャネル幅を広くするかチャネル長を短くすると、トランジスタ１７ｉに電流が流れやすくなるため、ソース信号線１１に流れる電流に対するＥＬ素子１６に流れる電流の割合を小さくすることができる。図２１には一例として、トランジスタ１７ａに比べチャネル幅を９倍にした場合、チャネル幅を３倍にしてチャネル長を３分の１にした場合について示している。いずれもソース信号線１１に流れる電流に対し、ＥＬ素子１６に流れる電流は１０分の１となる。
When the channel width and the channel length of the transistor 17i are changed, the characteristics of the gate voltage to the source-drain current change. When the channel width is widened or the channel length is shortened, the current easily flows through the transistor 17i. The ratio of the current flowing through the
ソース信号線の電流値変化に要する時間ｔは、浮遊容量の大きさをＣ、ソース信号線の電圧をＶ、ソース信号線に流れる電流をＩとすると、ｔ＝Ｃ・Ｖ／Ｉであるため電流値を１０倍大きくできることは電流値変化に要する時間が１０分の１近くまで短くできることを示す。これにより、走査線数が２２０本の場合にフレーム周波数６０Ｈｚで駆動させることが可能である。 The time t required to change the current value of the source signal line is t = C · V / I, where C is the size of the stray capacitance, V is the voltage of the source signal line, and I is the current flowing through the source signal line. The ability to increase the current value by a factor of 10 indicates that the time required to change the current value can be shortened to nearly 1/10. As a result, when the number of scanning lines is 220, it can be driven at a frame frequency of 60 Hz.
（実施の形態１０）
実施の形態９において、ソース信号線に流す電流値を１０倍することで所定電流に変化するまでの時間を短くしたが、黒表示時には理想的には電流０であるが、実際にはトランジスタのリーク電流および電流源を構成するトランジスタのリークにより数十ｎＡ程度流れるが、黒浮きを防ぐためには電流値は小さい方がよく、電流値を大きくすることで変化速度を早くする方法ではコントラストの低下を招きやすい。
(Embodiment 10)
In the ninth embodiment, the time taken to change to the predetermined current is shortened by multiplying the value of the current flowing through the source signal line by 10 times, but the current is ideally 0 at the time of black display. A current of about several tens of nA flows due to a leak current and a leak of a transistor constituting a current source. However, in order to prevent black floating, it is better that the current value is small, and the method of increasing the current value to increase the change speed decreases the contrast. It is easy to invite.
そこで、図２２に示すように、ソース信号線１１に電源切り替え手段１９を設け、電流源１０もしくは電圧源１８の出力をソース信号線に印加するようにし、電圧源１８はトランジスタ１７ａを流れる電流が数十ｎＡ程度になるようなソース信号線電圧を印加する。電源切り替え手段１９は水平走査期間の初めに１以上５μ秒程度電圧源１８を選択し、残りの期間は電流源１０を選択する。図３（ａ）に示すように、ソース信号線１１にはディスチャージ電圧印加期間と映像信号電流印加期間が存在し、水平走査期間の初めには必ずソース信号線が黒表示を表す電圧値が印加される。この操作により黒表示時に微点灯するという現象をなくすことが可能となる。
Therefore, as shown in FIG. 22, a power source switching means 19 is provided in the
一方、黒以外の各階調については、電流印加期間に流れる電流値が大きいほどしやすいことから、最も変化に時間がかかる階調は黒の１つ上の階調である。これは電流変化に要する時間ｔはｔ＝ＣＶ／Ｉ（Ｃ：ソース信号線に存在する浮遊容量、Ｖ：ソース信号線電圧、Ｉ：ソース信号線に流れる電流）で表わされ、Ｃは階調によらず一定で表示装置の大きさにより決まる、ＶはＰチャネルトランジスタを用いた場合、黒信号になるほど大きくなり、更にＩは黒信号になるほど小さくなるため、黒の階調に近づくほど電流変化に要する時間がかかるためである。ここでは説明のため、黒を示す階調を階調０、次に輝度の高い階調を階調１、以下輝度が高くなるにつれ、階調値を１つずつ大きくすることとする。
On the other hand, for each gradation other than black, the larger the value of the current flowing during the current application period, the easier it is to change, and the gradation that takes the longest time to change is the gradation one above black. The time t required for the current change is expressed by t = CV / I (C: stray capacitance existing in the source signal line, V: source signal line voltage, I: current flowing in the source signal line), and C is a floor. V is constant regardless of the tone and is determined by the size of the display device. When a P-channel transistor is used, V increases as the black signal is increased and I decreases as the black signal is increased. This is because it takes time to change. Here, for the sake of explanation, it is assumed that the gradation indicating black is
図３に示すように、水平走査期間の初めに黒電圧を印加した場合、前ラインで表示される映像信号に関わらず常に階調０の期間が存在し、同一水平走査期間内に所定階調を示す電流値まで変化できれば、所定階調が表示可能である。
As shown in FIG. 3, when a black voltage is applied at the beginning of the horizontal scanning period, a period of
最も変化に時間がかかるのは階調１表示の場合であり、１水平走査期間内に階調０から階調１に変化できれば、全ての階調が表示可能である。
The change takes the longest in the case of
図２３に図２に示す画素構成の場合（ａ）と図２２に示す画素構成の場合（ｂ）（ＥＬ素子１６を流れる電流値に対してソース信号線１１を流れる電流値が１０倍となるようなトランジスタ１７ａ、１７ｉの組み合わせとした）で水平走査期間を７５μ秒とし、階調１を表示させてソース信号線の容量を変化させた時に、ＥＬ素子１６を流れる電流が所定電流に対しどれだけ流せるかを示した図である。１００％の場合、所定電流値まで変化できたことを示し、それ以下の場合、変化に要する時間が７５μ秒よりも遅いことを示し、所定階調表示が行えないことを示す。
23 (a) in the case of the pixel configuration shown in FIG. 2 and (b) in the case of the pixel configuration shown in FIG. 22 (the current value flowing through the
所定電流値（輝度）に対し１０％程度のずれは目で確認できないことから実用上は９０％以上１００％以下であればよい。この条件で許容できるソース信号線容量は図２の画素構成では２ｐＦ以下のみ動作するが、図２２に示す画素構成では２７ｐＦ以下で動作可能である。２型程度の表示装置であれば、ソース信号線に寄生する容量はドライバＩＣの出力段を含め１５から２０ｐＦ程度であり、ソース信号線の電流値を１０倍にした本実施の形態１０を用いることでフレーム周波数６５Ｈｚ以下で駆動することが可能であり、フリッカの少ない表示が可能である。また、テレビなどにも適用できる。 Since a deviation of about 10% with respect to the predetermined current value (luminance) cannot be visually confirmed, it is practically 90% to 100%. The source signal line capacitance allowable under this condition operates only at 2 pF or less in the pixel configuration of FIG. 2, but can operate at 27 pF or less in the pixel configuration shown in FIG. In the case of a display device of about 2 type, the capacitance parasitic to the source signal line is about 15 to 20 pF including the output stage of the driver IC, and the tenth embodiment in which the current value of the source signal line is increased 10 times is used. Thus, it is possible to drive at a frame frequency of 65 Hz or less, and display with less flicker is possible. It can also be applied to televisions.
ソース信号線１１に寄生する容量は表示装置の大きさによって変化する。１５型にすると５０ｐＦ程度となる。この場合はソース信号線電流をＥＬ電流の１０倍にして書き込んだとしても７０％程度しか書き込むことができないため、走査ライン数が等しい場合、例えばチャネルサイズの比を１５倍に増加させることで６０Ｈｚ駆動が可能となることがわかった。
The capacitance parasitic on the
このように、本発明の形態１０によれば、表示装置の大きさによって駆動トランジスタ１７ａと１７ｉのチャネル領域の大きさを変化させることで、所定の水平走査期間内に所定電流値を書き込むことが可能となる。
Thus, according to the tenth aspect of the present invention, the predetermined current value can be written within the predetermined horizontal scanning period by changing the size of the channel regions of the
（実施の形態１１）
実施の形態１０において、水平走査期間が黒信号電圧印加期間と所定電流値の数倍の電流値を流す期間となっている場合に、ソース信号線の容量が２０ｐＦであっても６０Ｈｚで駆動することを実現した。
(Embodiment 11)
In the tenth embodiment, when the horizontal scanning period is a period in which a current value several times the predetermined current value flows through the black signal voltage application period, the source signal line is driven at 60 Hz even if the capacitance is 20 pF. Realized that.
図２２のトランジスタ１７ａ及び１７ｉのゲート閾値電圧のパネル内でのばらつきにより、黒電圧印加に対するＥＬ素子１６に流れる電流値は異なり、閾値電圧が低い場合、電流が多く流れるため黒が浮くという問題が発生する。
Due to variations in the gate threshold voltages of the
この問題を解決するためにはパネル内でのトランジスタのゲート閾値電圧のばらつきを考慮し、最も多く電流が流れるトランジスタを用いても黒表示となる輝度となるように、黒電圧を高めに印加すればよいが、この場合、最も多く電流が流れるトランジスタを用いた画素では階調０から階調１への電流値の変化量が大きくなり、所定電流値への変化に要する時間が長くなる。その結果として、例えば黒電圧を０．５Ｖ高めにした場合、階調０から階調１への変化に対し、水平走査期間７５μ秒で書き込めるのに許容されるソース信号線容量値は２ｐＦ程度となる。
In order to solve this problem, considering the variation of the gate threshold voltage of the transistors in the panel, the black voltage should be applied higher so that the luminance becomes black display even if the transistor through which the most current flows is used. In this case, however, the amount of change in the current value from
実施の形態１０のように、トランジスタ１７ａと１７ｉのチャネル領域の大きさの比を変化させてもよいが、本実施の形態１１では階調０以外の階調の電流値を増加させることで許容される容量値を大きくすることを考えた。各階調に対応する電流値を供給する電流源を用意し、更に大きな電流を流す複数個（α個）の電流源を用意する。図２２ではαが４の場合を示し、階調０に対してはこれまでと同様に電流源０を用い、階調１に対しては電流源１ではなく電流源５を用いる。階調２には電流源６、以下順に階調ｉに対して電流源（ｉ＋４）を用いる。
As in the tenth embodiment, the ratio of the channel region sizes of the
これにより、各階調表示時にソース信号線に流れる電流が増加するため電流値の変化が早くなる。図２４に階調１に対し電流源１を用いた場合（ａ）、電流源５を用いた場合（ｂ）のソース信号線容量に対する７５μ秒で所定電流値に書き込みができるかどうかを示す。実施の形態１０においては２ｐＦ以下でないと階調表現ができなかったが、本実施の形態１１においては２０ｐＦ以下まで書き込みすることができる。
As a result, the current flowing through the source signal line at the time of each gradation display increases, so that the current value changes more quickly. FIG. 24 shows whether a predetermined current value can be written in 75 μsec for the source signal line capacitance when the
また、この手法は電圧印加期間と併用しない場合でも、各階調の電流値が増加することから書き込み時間の短縮ができる。 Further, even when this method is not used together with the voltage application period, the current value of each gradation increases, so that the writing time can be shortened.
なお、電流源の数においても階調数＋α個必要というわけでなく、階調表示に必要のないα個の電流源はなくてもよい。上記実施の形態１１においては電流源１から電流源４の４つの電源は必要な構成用件ではない。
Note that the number of current sources is not necessarily the number of gradations + α, and there may be no α current sources that are not necessary for gradation display. In the eleventh embodiment, the four power supplies from the
（実施の形態１２）
電流値により階調表示を行う場合、各階調に対応する電流値をソース信号線に流す方法として、各階調に対応した電流を流す電流源を少なくとも階調数分用意し、入力データに応じて１つを選択し出力する方法がある。
(Embodiment 12)
When gradation display is performed using current values, current sources corresponding to each gradation are supplied to the source signal line as a method for supplying current corresponding to each gradation by at least the number of gradations, and according to the input data. There is a method of selecting and outputting one.
この方法では階調数が増加すると必要な電流源の数も増加し、ソースドライバの面積が増大する。 In this method, when the number of gradations increases, the number of necessary current sources also increases, and the area of the source driver increases.
階調ｋにおいて電流値がＩｋであり、階調Ｌにおいて電流値がＩＬであり、ＩＬ＝Ｉｋ×２であるとすると、従来出力電流値がＩｋとＩＬである２つの電流源が必要である。 If the current value is Ik at the gradation k, the current value is IL at the gradation L, and IL = Ik × 2, then two current sources with conventional output current values Ik and IL are required. .
図１８のように１画素に対してトランジスタ１７を形成すると、１７ａと１７ｉのトランジスタのチャネル領域の大きさの比を変化させると、同一のソース信号線１１電流に対しＥＬ素子１６に流れる電流値が変化し、図２１に示すような関係となる。
When the
ここでトランジスタ１７ｊに注目し、トランジスタ１７ａと１７ｉのチャネルサイズが同一であるとした場合に、階調Ｌの場合は常に非導通状態とし、階調ｋの場合はゲート信号線（１）１２と同一動作を行うとすると、階調Ｌ表示時には１７ｉのトランジスタがないのと同じであるためソース信号線１１に流れた電流がそのままＥＬ素子１６に流れる。この時のソース信号線電流値はＩＬである。
Here, paying attention to the
一方、階調ｋ表示時にはソース信号線１１に流れる電流値に対し、ＥＬ素子１６を流れる電流は半分となる。従って、ＥＬ素子１６に必要な電流Ｉｋを流すためにはソース信号線にはＩｋ×２の電流量が必要となる。
On the other hand, the current flowing through the
この方法を用いれば、ＩＬ＝Ｉｋ×２であることから、階調ｋと階調Ｌで同一電流値ＩＬを用いることができるため、必要な電流源の数を減らすことが可能である。階調０〜Ｐまではトランジスタ１７ｊを動作させ、階調Ｐ＋１以上では常に非導通状態にすることで、各階調に対するソース信号線１１を流れる電流は図２５の実線（２５２、２５３、２５４）で示すように変化する。電流値Ｉｐ＋１以上では、２つの階調に対して同一の電流値となることがあり、必要な電流源の数を減らすことが可能となり、ソースドライバのチップ面積を小さくすることが可能である。
If this method is used, since IL = Ik × 2, since the same current value IL can be used in the gradation k and the gradation L, the number of necessary current sources can be reduced. The
また、従来例（図２５の点線２５１）に比べてソース信号線１１に流れる電流値の最低値が大きくなるため、ソース信号線１１に寄生する浮遊容量による波形なまりの影響を小さくすることができ、より短い水平走査期間で書き込みが可能である。
In addition, since the minimum value of the current flowing through the
実施の形態１０で行ったように、全ての階調においてソース信号線電流を数倍にして書き込みを行う場合に比べても、低輝度領域に比べ十分に書き込みを行える階調においては、ソース信号線に流す電流のＥＬ電流に対する倍率を低下させても、階調１表示時よりも大きい電流値であれば、書き込み時間が不足することはなく、同一水平走査期間で書き込みが可能である。むしろ、ソース信号線１１に流す電流値を下げることで低消費電力駆動が可能という利点がある。
As in the tenth embodiment, even in the case where writing is performed by multiplying the source signal line current several times in all gradations, the source signal is sufficient in the gradation where writing can be performed sufficiently compared with the low luminance region. Even if the magnification of the current flowing through the line with respect to the EL current is reduced, if the current value is larger than that at the time of
以上の説明ではトランジスタ１７ａと１７ｉのチャネルサイズを同一として電流値を２倍にした例で説明を行ったが、階調とソース信号線に流れる電流値の関係によって、３倍、１０倍など、倍率を調整し、図２５の実線２５２と２５４のように同一ソース電流値に対し、２つの階調が入るように変更することで同様な効果が得られる。従来例で示した点線の傾きが大きいほど倍率を大きくすることが望ましい。また、傾きが大きい場合、階調０から階調Ｐまでを４倍、階調Ｐ＋１からＱまでを２倍、階調Ｑ＋１以上で１倍とするなど、複数の倍率を２つ以上組み合わせて用いてもよい。
In the above description, the channel sizes of the
このような動作を行うためには従来の図１８のトランジスタ１７ｊに対し、入力階調に応じて少なくとも２つの異なる動作をさせる必要がある。そのため図２６のように、倍率変更手段３４３を設け、その出力とゲート信号線（１）３４５と論理積をとり、トランジスタ１７ｊのゲートへ入力する。この図２６において、倍率変更手段３４３はトランジスタ１７ｊがＰチャネルであるため階調Ｐ以下ではハイレベルを出力し、階調Ｐ＋１以上ではローレベルを出力することで、階調Ｐ＋１以上ではトランジスタ１７ｊが常に非導通状態となってソース信号線電流＝ＥＬ素子電流となり、階調Ｐ以下ではトランジスタ１７ｊと１７ａのチャネルサイズの比で異なる倍率の電流値を流すようにすることが可能である。
In order to perform such an operation, it is necessary to cause the
ソース信号線１１に流す電流は複数の電流源３４４のうち入力映像信号３４１により電流切り替え手段３４２にて１つを選択し、電源切り替え手段１９が電流源を選択した時に所定の電流を流すようにする。この図２６では階調０表示時に黒浮きを防ぐために電圧源１８を用いた構成としているが、電圧源１８のあるなしにかかわらず、電流源３４４の数を減らすという本発明の効果には影響しないため、なくてもよい。
A current to be supplied to the
（実施の形態１３）
電流値が最も低い場合に黒表示を行う表示素子において、水平走査期間の初めに黒をあらわす電圧をソース信号線に印加し、黒表示時における輝度上昇による黒浮きを防ぐ場合は、水平走査期間内に黒状態から所定電流値に変化できるか確認することで、書き込み不足が起こっているかどうか判断できる。
(Embodiment 13)
In a display element that displays black when the current value is the lowest, apply a voltage that represents black to the source signal line at the beginning of the horizontal scanning period to prevent black floating due to an increase in brightness during black display. By confirming whether or not the current state can be changed from the black state to the predetermined current value, it can be determined whether or not the writing is insufficient.
図２７は黒信号状態にあるソース信号線に対し、あるソース信号線容量の値の場合にソース信号線に流れる電流とその電流値に変化するのに要する時間の関係を示したものである。ソース電流値が小さいほど、変化に要する時間が長くなる。これは変化に要する時間をｔ、ソース信号線容量をＣ、ソース電流値をＩ、ソース信号電圧をＶとすると、ｔ＝ＣＶ／Ｉで表されるためＩが小さいとｔが大きくなるためである。更に、図２に示すように駆動トランジスタ１７ａがＰチャネルトランジスタである場合、ソース信号電流が大きくなるにつれ、ソース信号電圧が低下する。低下割合はトランジスタ１７ａのゲート電圧とソースドレイン間電流の関係により決まる。これにより、電流Ｉが小さくなると電圧Ｖは大きくなるため、所定電流まで変化するのに必要な時間は電流減少の割合に比べ急速に長くなる。そのため、図２７のようなカーブを描くことになる。
FIG. 27 shows the relationship between the current flowing through the source signal line and the time required to change to the current value when the source signal line is in the black signal state and has a certain source signal line capacitance value. The smaller the source current value, the longer the time required for the change. This is expressed as t = CV / I where t is the time required for change, C is the source signal line capacitance, I is the source current value, and V is the source signal voltage. is there. Further, when the driving
図２８に異なる３つの電流をソース信号線に流した場合に所定電流に対する割合の時間的変化を示す。ここで３つの電流Ｉ１、Ｉ２、Ｉ３において、Ｉ１＜Ｉ２＜Ｉ３という関係があるとすると、時間ｔ１後にはＩ３では９５％、Ｉ２では８８％、Ｉ１では８０％程度まで変化している。 FIG. 28 shows a temporal change in a ratio with respect to a predetermined current when three different currents are passed through the source signal line. Here, if there is a relationship of I1 <I2 <I3 among the three currents I1, I2, and I3, after time t1, I3 changes to 95%, I2 to 88%, and I1 to about 80%.
図２９に６５μ秒後に各ソース電流値入力に対して所定電流値のうちの何割まで変化できたかを示す（ソース信号線容量は４０ｐＦ）。書き込み割合は指数関数的に増加することがわかる。 FIG. 29 shows how many percent of the predetermined current value can be changed for each source current value input after 65 μs (source signal line capacitance is 40 pF). It can be seen that the writing rate increases exponentially.
このような状態において、１水平走査期間を６５μ秒としてＥＬ電流（出力電流）を測定すると、図３０のようにソース信号線電流（入力電流）に対し、比例関係とはならず、低電流ほど出力電流が所定値より小さくなる割合が多くなり、入力電流に対し等間隔で階調を設定した場合、得られる輝度（出力電流に比例）はガンマ補正がかかったように黒に近い階調では緩やかに変化し、白になるにつれ変化量が大きくなる。 In such a state, when the EL current (output current) is measured with one horizontal scanning period of 65 μsec, the source signal line current (input current) does not become proportional to the source signal line current (input current) as shown in FIG. When the output current becomes smaller than the predetermined value and the gradation is set at equal intervals with respect to the input current, the luminance (proportional to the output current) obtained is close to black as the gamma correction is applied. It changes slowly, and the amount of change increases as it turns white.
このように全ての階調において、所定の輝度に書き込むように書き込み時間を用意しなくてもよく、各階調の電流値が等間隔である場合、図３０のように輝度は緩やかに指数関数的に増加するため、全階調をランプ表示した場合に、入力信号強度対輝度が２．２乗に比例するガンマ曲線に近づき、表示品位を向上させることができる。 In this way, it is not necessary to prepare a writing time so as to write to a predetermined luminance in all gradations. When the current values of each gradation are equally spaced, the luminance is gently exponential as shown in FIG. Therefore, when all gradations are displayed in a lamp, the input signal intensity vs. luminance approaches a gamma curve proportional to the power of 2.2, and the display quality can be improved.
図３１は書き込み時間を変化させるための機能を設けたゲートドライバの構成を示したものである。ゲートイネーブルパルス生成部４１２を設け、イネーブルパルスが出力されたときは図２に示すゲート信号線（１）のトランジスタ１７ｃ、１７ｇ（ソース信号線と駆動トランジスタの経路上にあるトランジスタ）は全ての行において非導通状態とすることで、書き込み時間を短くすることができる。この方法以外にもフレーム周波数を変化させてもよいし、フレーム毎にブランキング期間を設けて、書き込み時間を調整する方法でもよい。
FIG. 31 shows the configuration of a gate driver provided with a function for changing the writing time. A gate enable
図１０に本発明の実施の形態を用いたテレビを示している。調整手段４２により図３１のゲートイネーブルパルス生成部４１２を変化させ、イネーブルパルス幅を変化させることでガンマ特性を調整する機能を有している。
FIG. 10 shows a television using an embodiment of the present invention. 31 has a function of adjusting the gamma characteristic by changing the gate enable
また、外部切り替え手段４１３を設け、切り替えによりゲートイネーブルパルスのパルス幅を変更させるようにして、ガンマ曲線調整機能を設けてもよい。 Further, the gamma curve adjusting function may be provided by providing the external switching means 413 and changing the pulse width of the gate enable pulse by switching.
（実施の形態１４）
図３１でイネーブルパルス幅を大きくすると、書き込み時間が短くなり、所定電流値に対し、書き込まれる電流値が小さくなる。例えば、図２８において、ソース信号線に電流値Ｉ３を流し、ゲート信号線（１）の導通期間をｔ２とすると、所定電流値に対し５０％となり、輝度は半減する。逆に、電流値をあらかじめ所定輝度に対し大きい値をソース信号線に流し、ソース信号線が黒状態から所定輝度に達した時間でソース信号線に接続されたトランジスタを非導通状態とすることで、表示素子に流れる電流に対し、ソース信号線電流を大きくして変化に要する時間を早くすることができた。
(Embodiment 14)
When the enable pulse width is increased in FIG. 31, the writing time is shortened, and the current value to be written becomes smaller than the predetermined current value. For example, in FIG. 28, when the current value I3 is passed through the source signal line and the conduction period of the gate signal line (1) is t2, the luminance is halved to 50% of the predetermined current value. Conversely, a current value that is larger than the predetermined luminance is passed through the source signal line in advance, and the transistor connected to the source signal line is turned off when the source signal line reaches the predetermined luminance from the black state. The time required for the change can be shortened by increasing the source signal line current with respect to the current flowing through the display element.
（実施の形態１５）
ソース信号線に流れる電流量をＥＬ素子に流れる電流量に比べ大きくする方法として、図３２のような１画素の構成が考えられる。
(Embodiment 15)
As a method for increasing the amount of current flowing through the source signal line as compared with the amount of current flowing through the EL element, a configuration of one pixel as shown in FIG.
これまでの発明と異なる点は、表示階調に対応して流す電流Ｉｅを数倍（３〜２０倍程度）とするのではなく、最低電流値の値を従来の数倍程度とし、以降階調増加分は従来と同様の増加量とすることである。つまり、ソース信号線に流れる電流Ｉｓは表示階調に対応した電流Ｉｅとバイアス電流Ｉｂとの和になる。ここでバイアス電流Ｉｂは電流Ｉｅの最小値の３倍以上２０倍以下の値をとる。 The difference from the present invention is that the current Ie flowing corresponding to the display gradation is not several times (about 3 to 20 times), but the value of the minimum current value is about several times that of the prior art. The adjustment increment is the same increase as before. That is, the current Is flowing through the source signal line is the sum of the current Ie corresponding to the display gradation and the bias current Ib. Here, the bias current Ib takes a value not less than 3 times and not more than 20 times the minimum value of the current Ie.
本構成では１画素あたりのトランジスタの数が４つであり、他の発明の形態と異なり、トランジスタの数を増加させることなくソース信号線電流値を増加させることができる点で有利である。 In this configuration, the number of transistors per pixel is four, which is advantageous in that the source signal line current value can be increased without increasing the number of transistors unlike the other embodiments.
本実施の形態１５の画素構成における動作を図３２及び図３３を用いて説明する。ソース信号線から画素に信号を書き込む時には図３３（ａ）に示すように、ゲート信号線（１）４２２はトランジスタを導通状態とし、バイアス制御線４２８はトランジスタを非導通状態とするため駆動用トランジスタ４２１ａにはソース信号線４２０に流れる電流量と同じＩｅ＋Ｉｂの電流が流れる。
The operation in the pixel configuration of
ＥＬ素子１６を発光させる期間では図３３（ｂ）に示すように、トランジスタ４２１ｂ、４２１ｃ、４２１ｆが動作する。
In the period in which the
図３３における（ａ）と（ｂ）の期間は図３４のタイミングチャートで示すように、ある行の画素で見ると、（ａ）の期間は１フレームのうち１／（走査行数）以下の期間であり、（ｂ）の期間はその残りの期間である。行ごとに（ａ）の期間はフレーム内で重ならないように配置される。 In the period of (a) and (b) in FIG. 33, as shown in the timing chart of FIG. 34, the period of (a) is 1 / (number of scanning lines) or less in one frame when viewed from pixels in a certain row. The period (b) is the remaining period. For each row, the period (a) is arranged so as not to overlap in the frame.
図３３における（ｂ）の期間では、駆動トランジスタ４２１ａを流れる電流は（ａ）の期間で蓄積容量４２６で記憶された電荷に対応したＩｅ＋Ｉｂである。そのうち、電流源４２９の電流値がバイアス電流Ｉｂであるとすると、ＥＬ素子４２７には電流Ｉｅが流れ、階調に応じた電流をＥＬ素子に流すことが可能となる。
In the period (b) in FIG. 33, the current flowing through the
ソース信号線に流れる電流値が最も小さい時とは電流Ｉｅが最小値の場合であり、バイアス電流Ｉｂにはこのときに期間（ａ）の間で電流値が所定電流に十分変化できるくらいの値を設定すればよく、ソース信号線容量が２０ｐＦ程度であれば、電流Ｉｅの最小値の８から１０倍程度あれば動作できる。これにより１水平走査期間が７５μ秒で駆動が可能となる。 The time when the current value flowing through the source signal line is the smallest is when the current Ie is the minimum value, and the bias current Ib is a value that can sufficiently change the current value to a predetermined current during the period (a). If the source signal line capacitance is about 20 pF, operation can be performed if it is about 8 to 10 times the minimum value of the current Ie. This enables driving in one horizontal scanning period in 75 μsec.
図３２の構成では、ソース信号線の電流を画素にとりこむ際に、図３３（ａ）に示すように、ＥＬ素子４２７には電流源４２９により逆方向電流（逆バイアス電流）Ｉｂが流れるため、ＥＬ素子４２７が有機電界発光素子の場合、逆方向電圧を印加した場合のように、有機分子の酸化還元反応などによる電気化学的劣化を遅くすることが可能となる。図３５に陽極／正孔輸送層／発光層／電子輸送層／陰極からなる３層型有機発光素子のエネルギーダイアグラムを示す。発光時の正負キャリアの挙動は図３５（ａ）で表わされる。電子は陰極４５０より電子輸送層４５１に注入されると同時に正孔も陽極４５４から正孔輸送層４５３に注入される。注入された電子、正孔は印加電界により対極に移動する。その際、有機層中にトラップされたり、発光層界面でのエネルギー準位の差により４５５のようにキャリアが蓄積されたりする。
In the configuration of FIG. 32, when the current of the source signal line is taken into the pixel, a reverse current (reverse bias current) Ib flows from the
有機層中（電子輸送層４５１、発光層４５２、正孔輸送層４５３）に空間電荷が蓄積されると分子が酸化もしくは還元され、生成されたラジカル陰イオン分子もしくはラジカル陽イオン分子が不安定であることで、膜質の低下により輝度の低下および定電流駆動時の駆動電圧の上昇を招くことが知られている（Applied Physics Letters, Vol.69, No.15, P.2160〜2162, 1996）。これを防ぐためにデバイス構造を変えたり逆方向電圧を印加しているのである。
When space charge is accumulated in the organic layer (
期間（ｂ）においては逆方向電流が印加されるため、注入された電子及び正孔がそれぞれ陰極及び陽極へ引き抜かれる。これにより、有機層中の空間電荷形成を解消し、分子の電気化学的劣化を抑えることで寿命を長くすることが可能となる。 In the period (b), a reverse current is applied, so that injected electrons and holes are extracted to the cathode and the anode, respectively. Thereby, it becomes possible to extend the lifetime by eliminating the formation of space charge in the organic layer and suppressing the electrochemical degradation of the molecules.
なお、図３５では３層型素子について説明を行ったが、４層型以上の多層型素子及び２層型以下の素子においても、電極から注入された電子及び正孔により有機膜の電気化学的劣化が起こることは同様であるため、層の数によらず本実施の形態１５により寿命を長くすることが可能となる。１つの層に複数の材料を混ぜ合わせた素子においても分子の電気化学的劣化は同様に生じるため効果がある。 In FIG. 35, the three-layer type element has been described. However, in the multilayer type element having four or more layers and the element having two or less layers, the organic film is electrochemically generated by electrons and holes injected from the electrodes. Since the deterioration is the same, the lifetime can be extended by the fifteenth embodiment regardless of the number of layers. Even in an element in which a plurality of materials are mixed in one layer, the electrochemical deterioration of molecules occurs in the same manner, which is effective.
本発明での特徴はこのように、有機分子の劣化を防ぐ機能を持たせ、かつソース信号線に寄生する浮遊容量による波形なまりを防ぐためのバイアス電流を流す機能を持たせても、図２に示す構成と比べて各画素に必要なトランジスタ数を増加させることなく表示が可能であるということである。つまり、逆方向電流を流すためのトランジスタの数を増やさなくてもよいということが、表示装置の各画素の開口率を下げなくて済むため利点となる。 As described above, the feature of the present invention is that even if it has a function of preventing deterioration of organic molecules and a function of flowing a bias current for preventing waveform rounding caused by stray capacitance parasitic on the source signal line, FIG. Compared to the configuration shown in FIG. 4, display is possible without increasing the number of transistors required for each pixel. That is, it is not necessary to increase the number of transistors for flowing a reverse current, which is advantageous because it is not necessary to reduce the aperture ratio of each pixel of the display device.
なお、ゲート信号線（１）４２２及びバイアス制御線４２８はそれぞれ図２のゲート信号線（１）１２及びゲート信号線（２）１３と同一操作で動作させればよく、逆方向電流印加のためにゲートドライバの機能を増やさなくてもよいという利点もある。 Note that the gate signal line (1) 422 and the bias control line 428 may be operated by the same operation as the gate signal line (1) 12 and the gate signal line (2) 13 in FIG. There is also an advantage that it is not necessary to increase the function of the gate driver.
（実施の形態１６）
図３６は本発明の第１６の実施の形態を示したものである。ＥＬ素子４６７及び負荷４６８に駆動用トランジスタ４６１ａから流れる電流を流し、負荷及びＥＬ素子の抵抗値の比により、駆動用トランジスタ４６１ａに流れる電流に対するＥＬ素子に流れる電流の比を変化させることができる。
(Embodiment 16)
FIG. 36 shows a sixteenth embodiment of the present invention. The current flowing from the driving transistor 461a is allowed to flow through the
また、ゲート信号線（３）４６４の電圧を変化させ、トランジスタ４６１ｅの抵抗値を変化させることで、ＥＬ素子に流れる電流の比を変化させてもよい。
Alternatively, the ratio of the current flowing through the EL element may be changed by changing the voltage of the gate signal line (3) 464 and changing the resistance value of the
例えば、負荷４６８をＥＬ素子４６７と同様にダイオード特性の負荷として、抵抗の比をある値に設定することで、ソース信号線４６０に流れる電流値に対し、ＥＬ素子に流れる電流値を変化させることができる。例えば、負荷４６８の抵抗とＥＬ素子４６７の抵抗の比が１対９であるならば、ソース信号線電流はＥＬ素子を流れる電流の１０倍必要となる。これにより、図２３（ｂ）で示したように、従来に比べソース信号線が２０から２５ｐＦ程度あっても１水平走査期間が７５μ秒で表示可能となる。
For example, the load 468 is a diode characteristic load similar to the
また、図３７に示すような電流電圧特性を持つように負荷４６８を抵抗性の負荷とした場合に、階調に対しソース信号線の電流値が図３８の４９１で示すように変化すると、ＥＬ素子に流れる電流は階調に対し図３８の４９２で示すように増加する。負荷４６８とＥＬ素子４６７にかかる電圧は等しいため、同一電圧に対する電流の比によりＥＬ素子の電流値が決定され、電流値（階調）によってＥＬ素子の抵抗値が変化することから、ＥＬ素子は図３８の４９２で示すような非線形の特性となる。階調として、図３８のＮ以下の領域を使うことで、ガンマカーブに近い形となり、ガンマ補正が可能である。これにより、電流源の最小刻み幅に制約があり、黒領域の階調に対し、輝度変化を小さくできない場合でも、ガンマカーブに沿った階調対輝度特性を得ることができる。
In addition, when the load 468 is a resistive load so as to have current-voltage characteristics as shown in FIG. 37, if the current value of the source signal line changes as indicated by 491 in FIG. The current flowing through the element increases as indicated by 492 in FIG. Since the voltage applied to the load 468 and the
なお、図３６ではＥＬ素子と負荷に電流が流れる期間を個別に制御することが可能であるが、図３９のように同一に制御するようにしてもよい。 In FIG. 36, the period during which current flows through the EL element and the load can be individually controlled. However, the same control may be performed as shown in FIG.
図４０は外部調整手段５０１により負荷４６８の値を変更できるようにした場合の画素構成である。負荷４６８の値を変更することにより、ＥＬ素子４６７との抵抗値の比が変化するため、輝度の調節が可能となる。また、負荷４６８が抵抗性の負荷である場合は、図３８のＥＬ素子に対する階調特性カーブが変化するためガンマ調整やコントラスト調整などが可能である。
FIG. 40 shows a pixel configuration when the value of the load 468 can be changed by the external adjustment means 501. By changing the value of the load 468, the ratio of the resistance value to the
外部調整手段５０１は例えば、図１０のテレビや図８の携帯情報端末、図４１のビデオカメラ、図４２のデジタルカメラなどに、表示装置の設定用のボタンなどの形で外部に設置し、ユーザに調整できるような機能を設けることができる。もちろん、表示される画面にしたがってユーザがコマンドとして送って調整できるようにしてもよい。図４１の制御ボタン５１８や図４２のボタン５２５が外部調整手段に用いられる。 The external adjustment means 501 is installed outside, for example, in the form of a button for setting a display device on the television of FIG. 10, the portable information terminal of FIG. 8, the video camera of FIG. 41, the digital camera of FIG. The function which can be adjusted to can be provided. Of course, the user may be able to make adjustments by sending commands as commands according to the displayed screen. The control button 518 in FIG. 41 and the button 525 in FIG. 42 are used as external adjustment means.
（実施の形態１７）
図１は本発明の第１７の実施の形態による表示部の画素構成を示した図である。図２の画素構成に比べ、トランジスタ５３８及び電圧チャージ線５３７を付加した点で実施の形態１とは異なる。
(Embodiment 17)
FIG. 1 is a diagram showing a pixel configuration of a display unit according to a seventeenth embodiment of the present invention. Compared to the pixel configuration in FIG. 2, the embodiment is different from the first embodiment in that a
図２の構成で駆動用トランジスタ１７ａに流れる電流値を変化させるためにはソース信号線１１もしくはＥＬ電源線１５から電荷を蓄積容量１４の両端にためることで、駆動用トランジスタ１７ａのゲート電位を変化させる必要がある。現状のＥＬ素子の発光効率からソース信号線に流れる電流は数μＡ以下であることから駆動用トランジスタ１７ａは高抵抗状態となっている。そのため、ソース信号線電圧を変化させるために必要な電荷を駆動用トランジスタ１７ａを通じて供給するには時間がかかる。
In order to change the value of the current flowing through the driving
そこで、駆動用トランジスタ５３９ａを通さずにＥＬ電源線５３１からソース信号線５３２へ電荷を変化させるために、トランジスタ５３８及び電圧チャージ線５３７を付加し、水平走査期間の初め３μ秒から７μ秒程度電圧チャージ線を制御し、トランジスタ５３８を駆動用トランジスタ５３９ａに比べて低抵抗状態とし、従来よりもＥＬ電源線５３１からソース信号線５３２への電荷の供給を早くし、電位変化を速くした。
Therefore, in order to change the charge from the EL
図４３にゲート信号線（１）５３４、ゲート信号線（２）５３５及び電圧チャージ線５３７の印加電圧波形を示した。なお、本説明においてはＰ型トランジスタで説明をするが、Ｎ型トランジスタでも電流の向きを逆方向とし、それにあわせて電源電圧、グランド電位を入れ替えＥＬ素子の向きを反転し、図４３で供給される電圧を反転させることで実現可能となる。 FIG. 43 shows voltage waveforms applied to the gate signal line (1) 534, the gate signal line (2) 535, and the voltage charge line 537. In this description, a P-type transistor is used. However, even in an N-type transistor, the direction of current is reversed, and the direction of the EL element is reversed by switching the power supply voltage and ground potential accordingly. This can be realized by inverting the voltage.
ゲート信号線（１）５３４により駆動用トランジスタ５３９ｂ、５３９ｃが導通状態である時に、電圧チャージ線５３７の電位を変化させ、接点５３０の電位を主にトランジスタ５３８を通じて供給される電荷により変化させる。この時、トランジスタ５３８に流れる電流は１０ｎＡ以上１μＡ以下の範囲であればよく、図４３に示した電圧チャージ線の期間５４１の電位はトランジスタ５３８のゲート電圧対ドレイン電流特性により調整させる。
When the driving
期間５４１の長さはトランジスタ５３８を流れる電流値によるが、１０ｎＡの時は７μ秒であり、電流値が増大するにつれ期間は短くてよく、１μＡ流れる時は３μ秒程度あればよい。
The length of the
以上の構成により、ソース信号線容量が３０ｐＦで水平走査期間が７５μ秒の時において、所定の階調を表示することが可能となった。 With the above configuration, it is possible to display a predetermined gradation when the source signal line capacitance is 30 pF and the horizontal scanning period is 75 μsec.
（実施の形態１８）
図４４は本発明の第１８の実施の形態を示したものである。蓄積容量５５６と並列に補助容量５５０を設けたことが特徴である。なお、補助容量５５０には直列にトランジスタ５５８を接続している。
(Embodiment 18)
FIG. 44 shows an eighteenth embodiment of the present invention. A feature is that an auxiliary capacitor 550 is provided in parallel with the storage capacitor 556. Note that a
コンデンサのインピーダンスは、周波数をｆ、容量をＣとすると、１／（２πｆＣ）で表され、周波数が高く、容量が大きいほどインピーダンスが低くなる。そこで蓄積容量を大きくし、インピーダンスを下げて、ＥＬ電源線５５１から駆動用トランジスタ５５９ａのゲートに電流を流しやすくし、電位変化を容易にできるようにした。一方で、補助容量を大きくすると、ソース信号線の電位変化が完全に終わるまでに（蓄積容量＋ソース線容量）×駆動用トランジスタの見かけの抵抗値による時定数が大きくなる問題がある。
The impedance of the capacitor is expressed by 1 / (2πfC) where f is the frequency and C is the capacitance. The higher the frequency and the larger the capacitance, the lower the impedance. Therefore, the storage capacity is increased and the impedance is lowered so that current can easily flow from the EL
そこで、蓄積容量を増加させるのではなく、蓄積容量に並列に補助容量を設け、周波数が高い立ち上がり、立ち下がり期間のみ効果が現れるように、補助容量と直列にトランジスタ５５８を設け、容量制御線５５７で制御できるようにして、図４５に示す波形により駆動を行った。
Therefore, instead of increasing the storage capacitor, an auxiliary capacitor is provided in parallel with the storage capacitor, and a
トランジスタ５５８が導通期間となるのは５μ秒以上１０μ秒以下の時が最も効果があり、立ち上がり及び立ち下がり時間が１０μ秒程度改善されることがわかった。また、補助容量は大きいほど効果があるが、画素サイズとの兼ね合いもあるのでせいぜい４倍程度であればよい。
It has been found that the
（実施の形態１９）
図４６はカレントミラー構成におけるソース信号線５７１、ＥＬ電源線５７５間の抵抗値を下げるための回路構成を示した図である。図５７に示すカレントコピアの画素構成に対し、ＥＬ素子に電流を流す駆動用トランジスタ（ＥＬ駆動トランジスタ）５７７ｃに対して、ソース信号線に電流を流せるような経路を設けたことが本発明の第１９の発明の特徴である。従来のカレントミラー構成の回路では２つの駆動用トランジスタのソースもしくはドレイン側は接続できないという点で異なっている。
(Embodiment 19)
FIG. 46 is a diagram showing a circuit configuration for reducing the resistance value between the
図４６及び図４７を用いて動作を説明する。ここで２つの駆動用トランジスタ５７７ａ、５７７ｃのチャネル幅／チャネル長の比をＸ対１とする。
The operation will be described with reference to FIGS. 46 and 47. FIG. Here, the ratio of the channel width / channel length of the two driving
図４７の第１の期間ではトランジスタ５７７ｂ、５７７ｄ、５７７ｅが導通状態となる（図４８（ａ））。２つの駆動用トランジスタ５７７ａと５７７ｃのゲート電圧は共通であるため、それぞれに流れるドレイン電流の比はＸ対１となる。ＥＬ素子５７６に必要な電流をＩとすると、この期間に流す必要があるソース信号線電流値は（Ｘ＋１）Ｉである。
In the first period of FIG. 47, the
次に、第２の期間ではトランジスタ５７７ｅを非導通、トランジスタ５７７ｆを導通状態とする（図４８（ｂ））。ソース信号線５７１に流す電流をＸＩとすると、第１の期間と同様に駆動用トランジスタ５７７ａにはＸＩの電流が流れ、駆動用トランジスタ５７７ｃにはＩの電流が流れる。
Next, in the second period, the
次の水平走査期間に入り、非選択行となると第３の期間になり、図４８（ｃ）のようになる。第１、第２の期間で蓄積容量５７８に蓄えられた電荷によりＥＬ素子５７６に電流が駆動用トランジスタ５７７ｃを通して流れる。この時に流れる電流は第２の期間とゲート信号線による突き抜けで電荷が変化することを無視すればほぼ同じである。
When the next horizontal scanning period starts and a non-selected row is entered, the third period is entered, as shown in FIG. The electric current stored in the
従来のカレントミラー構造の画素に比べ、第１の期間では（Ｘ＋１）ＩとＸＩ（従来値）に比べて大きな電流を流すことができることにより、ソース信号線容量の電荷を充放電しやすくなる。この効果はＸが小さい場合に顕著となり、Ｘ＝１では従来の２倍の電流を流すことになる。また、ＥＬ電源線５７５とソース信号線５７１の間の抵抗値は従来及び第２の期間での値をＲとすると、第１の期間ではＲが２つ並列に接続されて見えるためＲ／２となり、浮遊容量との時定数による立ち上がり（もしくは立ち下がり）時間を半分近くに短縮することができる。
Compared with a pixel having a conventional current mirror structure, a larger current can be passed in the first period than in (X + 1) I and XI (conventional value), so that the charge of the source signal line capacitance can be easily charged and discharged. This effect becomes remarkable when X is small, and when X = 1, a current twice as large as that of the conventional one flows. Further, if the resistance value between the EL
これにより、従来の構成に比べてＸを小さくしても、水平走査期間内に所定階調を書き込めるようになるため、スイッチングトランジスタに比べてもともとのサイズが大きい駆動用トランジスタのサイズを小さくすることができ、画素の開口率を上げる効果がある。開口率の増加により、各階調に対する電流密度が下がるため、ＥＬ素子の寿命が伸びるという効果もある。 As a result, even if X is made smaller than in the conventional configuration, a predetermined gradation can be written within the horizontal scanning period, so that the size of the driving transistor, which is originally larger than the switching transistor, is reduced. This is effective in increasing the aperture ratio of the pixel. As the aperture ratio increases, the current density for each gradation is lowered, so that the life of the EL element is also increased.
（実施の形態２０）
図４９は本発明の第２０の実施の形態を示したものである。図１８の構成と異なるのはゲート信号線を３本とした点である。
(Embodiment 20)
FIG. 49 shows a twentieth embodiment of the present invention. The difference from the configuration of FIG. 18 is that there are three gate signal lines.
各ゲート信号線は図５０に示すタイミングで駆動される。行選択期間と行非選択期間で分けられ、更に行選択期間は第１の期間と第２の期間に分けられる。 Each gate signal line is driven at the timing shown in FIG. The row selection period is divided into a row non-selection period, and the row selection period is further divided into a first period and a second period.
第１の期間ではゲート信号線（１）５９２及び（３）５９４につながるトランジスタが導通状態となるため、ＥＬ電源線５９５からソース信号線５９１へは２つの駆動用トランジスタ５９７ａ及び５９７ｉを通して電流が流れる。２つの駆動用トランジスタ５９７ａ、５９７ｉのチャネル幅／チャネル長の比を１対（Ｘ−１）とする（Ｘは２以上の自然数）と、駆動用トランジスタ５９７ａに流れる電流はＩであるため、ソース信号線５９１にＸＩの電流を流すと、ＥＬ素子５９８には行非選択期間にＩの電流が流れる。
In the first period, since the transistors connected to the gate signal lines (1) 592 and (3) 594 are in a conductive state, current flows from the EL
ここで、駆動用トランジスタ５９７ａと５９７ｉの閾値電圧や移動度が変化すると、それぞれのトランジスタに流れる電流の比が変化する。例えば、０．９Ｉ対（Ｘ−０．９）Ｉのように変化する。これにより、ＥＬ素子５９８に流れる電流も、駆動用トランジスタ５９７ａに流れる電流の変化に応じて変化する。そのため、５９７ａと５９７ｉの駆動用トランジスタの電流−電圧特性のばらつきにより、輝度のばらつきが発生する。
Here, when the threshold voltage and mobility of the driving
そこで本実施の形態２０では、行選択期間に第２の期間を設け、第２の期間ではゲート信号線（３）５９４にトランジスタ５９７ｊが非導通の信号を印加することで駆動用トランジスタ５９７ｉに電流を流さないようにする。更に、ソース信号線５９１には第１の期間でトランジスタのばらつきを無視した場合に流れる電流値Ｉを流すようにする。これにより、第１の期間で駆動用トランジスタ５９７ａに０．９Ｉしか流れなかったとしても、第２の期間でＩの電流が流れるため、駆動用トランジスタのばらつきによらず電流Ｉを流すことが可能となる。ＥＬ素子５９８に流れる電流も同様にばらつきによらず入力ソース電流が同じであれば同一電流が流れ、輝度のばらつきを低減できる。同様に、第１の期間で駆動用トランジスタ５９７ａに１．１Ｉ流れても、第２の期間でＩの電流を流すように調整できる。
Therefore, in this twentieth embodiment, a second period is provided in the row selection period, and in the second period, a current is supplied to the driving transistor 597i by applying a non-conduction signal to the gate signal line (3) 594 to the transistor 597j. Do not flush. Further, a current value I that flows when transistor variation is ignored in the first period is supplied to the source signal line 591. As a result, even if only 0.9 I flows through the driving
ソース信号線の電圧変化も、第１の期間において通常のＩに比べて大きいＸＩの電流値を流すため、駆動用トランジスタの見かけの抵抗値が小さくなり、ソース信号線容量に要する充放電期間が短くなるため速くなる。 The voltage change of the source signal line also causes a current value of XI that is larger than the normal I in the first period to flow, so that the apparent resistance value of the driving transistor is reduced, and the charge / discharge period required for the source signal line capacity is reduced. It gets faster because it gets shorter.
この方法は、少なくとも２つの駆動用トランジスタを用いることでソース信号線に流す電流を増加させ、電圧変化を速くすること、第２の期間を設けることでカレントミラー構成とは異なり、２つの駆動用トランジスタの電流−電圧特性のばらつきによる輝度ばらつきを低減させることができるという利点がある。 Unlike the current mirror configuration, this method increases the current flowing through the source signal line by using at least two driving transistors, speeds up the voltage change, and provides the second period. There is an advantage that luminance variations due to variations in current-voltage characteristics of transistors can be reduced.
本発明のＥＬ表示素子を製造するには、まず、基板上にＴＦＴのアレイを所望の形状に形成する。そして、平坦化膜上の画素電極として透明電極であるインジウム錫酸化物（ＩＴＯ）をスパッタ法で成膜、パターニングする。その後、有機ＥＬ層、電子注入電極等を積層する。 In order to manufacture the EL display element of the present invention, first, an array of TFTs is formed in a desired shape on a substrate. Then, indium tin oxide (ITO), which is a transparent electrode, is formed as a pixel electrode on the planarizing film by sputtering and patterned. Thereafter, an organic EL layer, an electron injection electrode, and the like are stacked.
なお、透明電極としてＩＴＯばかりでなく、金や酸化亜鉛（ＺｎＯ）、酸化インジウム−酸化亜鉛（Ｉｎ2Ｏ3−ＺｎＯ）や、１００ｎｍ以下で製膜され可視光に対する透過率が高くなったアルミニウムなどの金属を用いてもよい。 In addition to ITO as a transparent electrode, gold, zinc oxide (ZnO), indium oxide-zinc oxide (In 2 O 3 —ZnO), aluminum having a film thickness of 100 nm or less and having a high transmittance for visible light, etc. The metal may be used.
ＴＦＴとしては、通常の多結晶シリコンＴＦＴを用いればよい。ＴＦＴは、各画素の端部に設けられ、その大きさは１０〜３０μｍ程度である。なお、画素の大きさは２０μｍ×２０μｍ〜３００μｍ×３００μｍ程度である。 A normal polycrystalline silicon TFT may be used as the TFT. The TFT is provided at the end of each pixel, and its size is about 10 to 30 μm. The size of the pixel is about 20 μm × 20 μm to 300 μm × 300 μm.
基板上には、ＴＦＴの配線電極が設けられる。配線電極は抵抗が低く、ホール注入電極を電気的に接続して抵抗値を低く抑える機能があり、一般的にはその配線電極は、Ａｌ、Ａｌおよび遷移金属（ただしＴｉを除く）、Ｔｉまたは窒化チタン（ＴｉＮ）のいずれか１種または２種以上を含有するものが使われるが、本発明においてはこの材料に限られるものではない。ＥＬ構造体の下地となるホール注入電極とＴＦＴの配線電極とを併せた全体の厚さとしては、特に制限はないが、通常１００〜１０００ｎｍ程度とすればよい。 A TFT wiring electrode is provided on the substrate. The wiring electrode has a low resistance and has a function of suppressing the resistance value by electrically connecting the hole injection electrode. Generally, the wiring electrode includes Al, Al and transition metals (excluding Ti), Ti or A material containing one or more of titanium nitride (TiN) is used, but the present invention is not limited to this material. The total thickness of the hole injection electrode serving as the base of the EL structure and the wiring electrode of the TFT is not particularly limited, but is usually about 100 to 1000 nm.
ＴＦＴの配線電極とＥＬ構造体の有機層との間には絶縁層を設ける。絶縁層は、ＳｉＯ2等の酸化ケイ素、窒化ケイ素などの無機系材料をスパッタや真空蒸着で成膜したもの、ＳＯＧ（スピン・オン・グラス）で形成した酸化ケイ素層、フォトレジスト、ポリイミド、アクリル樹脂などの樹脂系材料の塗膜など、絶縁性を有するものであればいずれであってもよい。中でもポリイミドが好ましい。また、絶縁層は、配線電極を水分や腐食から守る耐食・耐水膜の役割も果たす。 An insulating layer is provided between the wiring electrode of the TFT and the organic layer of the EL structure. The insulating layer is formed by sputtering or vacuum deposition of an inorganic material such as silicon oxide such as SiO 2 or silicon nitride, a silicon oxide layer formed by SOG (spin-on-glass), photoresist, polyimide, acrylic Any film may be used as long as it has insulating properties, such as a coating film of a resin-based material such as a resin. Of these, polyimide is preferable. The insulating layer also serves as a corrosion / water resistant film that protects the wiring electrode from moisture and corrosion.
このように製造された表示装置において、有機層から発生した光は透明電極、トランジスタが製膜された基板より外部に取り出す。 In the display device manufactured in this way, light generated from the organic layer is taken out from the substrate on which the transparent electrode and the transistor are formed.
それゆえ書き込み速度を上げるためにＸを大きくし、５９７ｉの駆動用トランジスタサイズが大きくなると光取り出し面積が小さくなるため、１画素あたりの発光強度を同一にするには、輝度を増加させる必要がある。これはＥＬ素子に流す電流密度を大きくすることを意味する。ＥＬ素子の寿命は電流密度が増大すると短くなる。そのため、寿命を延ばすためには電流密度を減少させる、つまり、トランジスタのサイズはなるべく小さくすることが必要である。 Therefore, if X is increased to increase the writing speed and the driving transistor size of 597i is increased, the light extraction area is reduced. Therefore, in order to make the light emission intensity per pixel equal, it is necessary to increase the luminance. . This means that the current density flowing through the EL element is increased. The lifetime of the EL element decreases as the current density increases. Therefore, in order to extend the lifetime, it is necessary to reduce the current density, that is, to reduce the size of the transistor as much as possible.
一方で、駆動用トランジスタのサイズを小さくすることは、Ｘを小さくすることとなり、ソース信号線に流す電流が減少し、浮遊容量の影響を受けやすくなってしまう。 On the other hand, when the size of the driving transistor is reduced, X is reduced, the current flowing through the source signal line is reduced, and it is likely to be affected by stray capacitance.
ソース信号線５９１に流す電流値を変化させずにＸのみを小さくする方法として、ＥＬ素子５９８に接続されるトランジスタ５９７ｄの導通時間を変化させることで輝度調整を行う方法がある。
As a method of reducing only X without changing the value of current flowing through the source signal line 591, there is a method of adjusting luminance by changing the conduction time of the
例えば、Ｘ＝３で書き込みを行っていた場合に、Ｘ＝２のトランジスタで同様の輝度を出す方法がある。その説明を以下に記す。 For example, when writing is performed with X = 3, there is a method of producing the same luminance with a transistor with X = 2. The explanation is described below.
Ｘ＝３の時、ＥＬ素子５９８に流す電流をＩとすると、駆動用トランジスタ５９７ａにはＩの電流を流す必要があるため、駆動用トランジスタ５９７ｉには２Ｉの電流が流れ、その結果、ソース信号線５９１に必要な電流は第１の期間では３Ｉとなり、第２の期間ではＩとなる。
When X = 3, if the current flowing through the
Ｘ＝２としてトランジスタサイズを小さくした場合、第１の期間でソース信号線５９１に同一電流を流すと、第１の期間では駆動用トランジスタ５９７ａ、５９７ｉに１．５Ｉずつの電流が流れる。第２の期間では駆動用トランジスタ５９７ａに第１の期間と同一の電流を流すため、ソース信号線５９１には１．５Ｉの電流を流す。その結果、ＥＬ素子５９８には１．５Ｉの電流が流れる。これではＸ＝３の時に比べて輝度が１．５倍となるが、トランジスタ５９７ｄの導通期間を図５０に比べ１／１．５とすることで、同一輝度を得ることが可能となる。
When X = 2 and the transistor size is reduced, when the same current is supplied to the source signal line 591 in the first period, a current of 1.5I flows in the driving
一般に、２つの駆動用トランジスタ５９７ａと５９７ｉの（チャネル幅）／（チャネル長）の比を１：（Ｙ−１）（Ｙ＜Ｘ）とし、第１の期間でソース信号線に流す電流値を同一にすると、第２の期間でのソース信号線電流はＸ／Ｙ倍流れ、トランジスタ５９７ｄの導通期間は従来のＹ／Ｘとすることで、異なる駆動用トランジスタサイズに対し、同一輝度を得ることができる。図５１にその波形を示す。
In general, the ratio of (channel width) / (channel length) of the two driving
その結果、トランジスタサイズを小さくできるため各画素内での発光面積の増加により必要電流密度が低くなり、長寿命化できること、さらに、第２の期間でソース信号線に流す電流が大きくなるため浮遊容量の影響を受けにくくなること、また同時に、第２の期間において階調間での電流増加量が大きくなるため、ソースドライバに作成される電流源の出力マージンを大きくとれるなどの利点が生まれる。 As a result, since the transistor size can be reduced, the required current density is reduced due to the increase in the light emitting area in each pixel, the life can be extended, and the current flowing through the source signal line in the second period is increased, so that the stray capacitance At the same time, the amount of increase in current between gradations in the second period is increased, so that the output margin of the current source created in the source driver can be increased.
第１の期間では駆動用トランジスタ５９７ａをＥＬ素子に流す電流が流れるようなソース電位まで変化させる一方、第２の期間では５９７ａと５９７ｉの駆動用トランジスタの特性ばらつき分だけ、ソース電位を変化させる。従って、第２の期間は第１の期間に比べて短くても変化できるため、第１の期間の５％〜２０％程度の長さがあればよい。
In the first period, the driving
ＸとＹの関係であるが、Ｙ＜Ｘであればよいが、Ｙが小さくなればなるほどＥＬ素子５９８に流れる電流は大きくなる（Ｘ／Ｙ倍流れるため）。また、ＥＬ素子５９８にかかる電圧も上昇する。電流量はＸ／Ｙ倍になるが、流れる期間がＹ／Ｘとなるため１フレーム間で流れる電流量は変化ないが、電圧が上昇する分、消費電力が増加する。
The relationship between X and Y is acceptable as long as Y <X. However, as Y decreases, the current flowing through the
他方、電流密度が低下するため寿命が延びる利点があること、更にトランジスタ５９７ｄが非導通状態の時にＥＬ素子５９８に逆バイアス電圧を印加すれば寿命が更に延びるため、消費電力と寿命とのトレードオフとなるが、ＹはＸの１／５以上であることが望ましい。
On the other hand, there is an advantage that the lifetime is extended because the current density is reduced, and further, if the reverse bias voltage is applied to the
以上の発明はまた、各階調間の電流値の差が大きくなることから各階調に対応する電流源出力のばらつきの許容値を大きくできる利点がある。 The above invention is also advantageous in that the difference in current value between the gradations becomes large, so that the allowable value of variation in current source output corresponding to each gradation can be increased.
以上の発明を用いることで、ソース信号線に寄生する容量値が２５ｐＦであっても水平走査期間が６５μ秒で書き込むことが可能であり、フリッカの少ない表示が可能である。 By using the above invention, even if the capacitance value parasitic on the source signal line is 25 pF, the horizontal scanning period can be written in 65 μsec, and display with less flicker is possible.
図８は本発明の実施の形態のうち、少なくとも１つの形態を用いた表示部１８２に復調装置、アンテナ１８１、ボタン１８４を取り付け、筐体１８３でもって携帯情報端末にしたものである。低電流密度においても、規定電流値を表示素子に流すことが可能であるため低電力駆動が可能となった。
FIG. 8 shows a portable information terminal having a
図１０は本発明の実施の形態のうち、少なくとも１つの形態を用いた表示装置４１に映像信号入力４６と映像信号処理回路４４をとりつけ、筐体４７でもってテレビにしたものである。
FIG. 10 shows a television set with a housing 47 in which a
図５２は本発明の形態のうち、少なくとも１つの形態を用いた表示装置に光量調節機能を設け、照明として用いた場合の設置例を示す。図５２（ａ）では２つの例を示し、例えば天井などに６３１に示すように本表示装置を設置し、壁等に調整手段６３４を設け、光量を調整するような機能を設ける。この時、調節された光量の値により画素ごとの輝度を変化させてもよいし、点灯及び非点灯画素の数を調整することで変化させてもよく、またこの２つの組み合わせでもよい。 FIG. 52 shows an installation example in the case where the display device using at least one of the embodiments of the present invention is provided with a light amount adjustment function and used as illumination. FIG. 52 (a) shows two examples. For example, the display device is installed on a ceiling or the like as indicated by 631, and an adjustment means 634 is provided on a wall or the like, thereby providing a function of adjusting the amount of light. At this time, the luminance for each pixel may be changed according to the adjusted light amount value, or may be changed by adjusting the number of lit and unlit pixels, or a combination of the two.
有機発光素子を用いて照明装置の全面を１つの表示素子として形成した場合に、１００ｎｍ程度の薄膜を大面積に均一に成膜することが難しく、例えば真空蒸着時においてピンホールが形成されたり、膜厚のばらつきが起きた場合に、表示領域全てにその影響が出る。特に、ピンホールや陰極金属のはく離による非点灯部の形成は、抵抗値の異なる部分が発生するため、むらが出やすい。また、１点でも陰極と陽極が接する部分が発生すると全体が非点灯となる。 When the entire surface of the lighting device is formed as one display element using an organic light emitting element, it is difficult to uniformly form a thin film of about 100 nm over a large area, for example, pinholes are formed during vacuum deposition, When the film thickness varies, the entire display area is affected. In particular, formation of a non-lighting portion by peeling off a pinhole or a cathode metal is likely to cause unevenness because portions having different resistance values are generated. Further, when a portion where the cathode and the anode are in contact with each other is generated, the whole is not lit.
しかし、本発明によるアクティブマトリクス構造をとると、膜形成による欠陥は、欠陥が発生した１画素のみ影響を受けるだけで、照明装置として用いる場合に著しい輝度低下は発生せず、歩留まりを上げることが可能となる。 However, when the active matrix structure according to the present invention is adopted, defects due to film formation are affected only by one pixel where the defect has occurred, and when used as a lighting device, a significant decrease in luminance does not occur and the yield can be increased. It becomes possible.
なお、本発明の表示装置を用いた照明装置は６３３のように、窓６３２に対し、カーテンのように設置してもよい。例えば、窓６３２上部に巻き取り装置を設け、窓より外光を取り入れる場合には上部に巻き上げ、遮光が必要な場合には窓にかかるように表示装置を巻き取り部より引き出す。更に、夜など部屋の照度を上げるために点灯することで照明として用いるようにすることが可能である。このために表示装置の基板はプラスチックなどのフレキシブルな材料で形成されれば実現可能である。また、遮光機能についても、電極となるアルミニウムやマグネシウム、銀やそれらの合金、更に前記材料とリチウムとの合金が可視光において透過率が低いことを利用すれば実現可能である。電極の膜厚を厚くすることで、更に透過率を小さくすることができる。但し、成膜時間が長くなり真空蒸着による成膜法では有機層へ輻射熱によるダメージが発生したり、スパッタ法で行う場合でも、スパッタエネルギーによる有機層の逆スパッタの影響が出やすくなるため、現実的には４００から５００ｎｍ程度の厚さまでしかできない。そのために基板に遮光機能を設けてもよいし、ブラックマトリクスのような材料を表示素子の光取り出し面の逆面に形成し、遮光機能を向上させる方法がある。図５２（ｂ）に本発明による照明を実現するブロック図を示す。ソースドライバに入力されるデータとして、調整手段６３４により指示される光量にあわせて、データ転送部６３６から出力するようにすればよい。
Note that an illumination device using the display device of the present invention may be installed like a curtain with respect to the
なお、図５２では天井や窓に設置した例を示しているが、これに限らず、壁や床などあらゆる場所に設置してもよい。 52 shows an example of installation on a ceiling or window, but the present invention is not limited to this, and it may be installed on any place such as a wall or floor.
また、本発明の実施の形態において、図６１のソースドライバ７１及びゲートドライバ７０を低温ポリシリコンを用いて表示装置のガラス基板に形成してもよい。もしくはソースドライバ７１及びゲートドライバ７０を半導体回路として作成し、表示パネルと組み合わせてもよい。また、一方のドライバを低温ポリシリコンで表示装置のガラス基板に形成し、他方を半導体回路として形成し、表示パネルと組み合わせる方法でもよい。
In the embodiment of the present invention, the
本発明の実施の形態のうち、ソース信号線に流れる電流値と、ＥＬ素子に流れる電流値の割合を変化させる方法として、少なくとも２つの駆動トランジスタを用いた回路例を図１８に示したが、トランジスタ１７ｊの配置場所は１７ａ、１７ｉの２つの駆動用トランジスタのうちの１つにトランジスタ１７ｄが導通時、電流を流さないような構成にすればよく、例えば図５３、図５４もしくは図５５に示したように配置しても同様な効果が得られる。また、これらの図に関わらず、上記目的を達するような構成であればトランジスタ１７ｊの挿入場所は任意でよい。
In the embodiment of the present invention, as a method for changing the ratio between the current value flowing through the source signal line and the current value flowing through the EL element, FIG. 18 shows a circuit example using at least two drive transistors. The
この例ではスイッチング素子として、Ｐチャネルのトランジスタを例にして説明を行ったが、Ｎチャネルのトランジスタ、もしくはその組み合わせによっても、同様に実現可能である。例えば、図２に示した画素構成の場合、ゲート信号線（１）１２及びゲート信号線（２）１３に印加させる電圧値にＮチャネルトランジスタを用いた場合は、ロジックレベルで考えるとＰチャネルトランジスタの信号の反転信号を入れればよく、電流源１０については電流を流す向きを逆にし、ＥＬ電源線１５から供給される電圧を電流源１０の電源切り替え手段１９とは逆の端子電圧に比べ、低くすることで同様に実現することが可能である。つまり、電流の向きと電位の関係が反転するだけで、ソース信号線１１に存在する浮遊容量２０の電荷の充放電を早くするという目的は同一であるからである。
In this example, a P-channel transistor has been described as an example of a switching element. However, an N-channel transistor or a combination thereof can be similarly realized. For example, in the case of the pixel configuration shown in FIG. 2, when N channel transistors are used as voltage values to be applied to the gate signal line (1) 12 and the gate signal line (2) 13, the P channel transistor is considered at the logic level. The
また、Ｎチャネルトランジスタの場合に電流比を変化させる構成の一例として図５６を示す。 FIG. 56 shows an example of a configuration for changing the current ratio in the case of an N-channel transistor.
また、ダイナミックカレントコピアの画素構成において説明を行ってきたが、図５７に示すようなカレントミラー構成の画素においても同様に本発明を実施可能である。カレントミラー構成の場合においても、行選択時にはトランジスタ１７７ｄを導通状態、１７７ｂを非導通状態にして、電流源１７０により、ＥＬ電源線１７５、トランジスタ１７７ａ、１７７ｄ、ソース信号線１７１を通して階調に応じた電流を流すという動作を行うため、ソース信号線１７１に浮遊容量が存在した場合、電流源１７０の電流値の変化時に、低電流領域では浮遊容量にたまった電荷の充放電を行うことが難しいという課題は同じである。従って、本発明の実施により、書き込み速度が速くなるという効果を得ることができる。
Although the description has been given with respect to the pixel configuration of the dynamic current copier, the present invention can be similarly applied to the pixel of the current mirror configuration as shown in FIG. Even in the case of the current mirror configuration, when a row is selected, the transistor 177d is turned on, the 177b is turned off, and the
ソース信号線に流す電流と、ＥＬ素子に流す電流値を変化させるには図５８に示すように、トランジスタ１７７ｍ及び１７７ｎを追加し、１７７ｎのゲート電極にゲート信号線（１）１７２を接続して、トランジスタ１７７ｍ、１７７ａのチャネルサイズを変化させることで、実現可能である。
As shown in FIG. 58,
また、トランジスタ１７７ｎのゲート端子をゲート信号線（１）１７２ではなく独立させて制御することで例えば、階調に応じて常に非導通もしくはゲート信号線（１）１７２と同一動作を行うもののうちのいずれかを選択することで、表示階調ごとにソース信号線電流とＥＬ素子に流れる電流の比を変化させることが可能となる。 In addition, by controlling the gate terminal of the transistor 177n independently of the gate signal line (1) 172, for example, the transistor 177n is always non-conductive or performs the same operation as the gate signal line (1) 172 depending on the gradation. By selecting one of them, it is possible to change the ratio of the source signal line current to the EL element current for each display gradation.
これにより、ソース信号線に流す電流値を大きくすることができるため電流値の変化を早くすることが可能である。 As a result, the current value flowing through the source signal line can be increased, so that the change in the current value can be accelerated.
本発明においてスイッチング素子として用いたトランジスタ１７ｂ、１７ｃ、１７ｄ、１７ｊ、１７７ｂ、１７７ｄ、１７７ｎは薄膜トランジスタを例にして説明を行ったが、薄膜トランジスタに限らず、バリスタ、サイリスタ、リングダイオード、薄膜ダイオード（ＴＦＤ、ＭＩＭ）などを用いても同様な効果が得られる。
The
また、表示素子としてＥＬ素子で説明を行ったが、有機電界発光素子や無機エレクトロルミネッセンス素子、発光ダイオードなどを用いてもよい。 Further, although an EL element has been described as a display element, an organic electroluminescence element, an inorganic electroluminescence element, a light emitting diode, or the like may be used.
更に、例えば液晶などの光変調パネルにも応用できる。図２においてＥＬ素子１６を液晶層とすればよい。
Further, it can be applied to a light modulation panel such as a liquid crystal. In FIG. 2, the
同様に、ＥＬ素子を電流値により駆動させるための画素構成として図５９（ａ）に示すような構成も考えられる。図１８と異なるのはスイッチングトランジスタがＥＬ素子ではなく、電源線につながっているところである。 Similarly, as a pixel configuration for driving an EL element with a current value, a configuration as shown in FIG. The difference from FIG. 18 is that the switching transistor is connected to the power supply line, not the EL element.
以下、図５９（ａ）の画素構成における動作を説明する。 Hereinafter, the operation in the pixel configuration of FIG. 59A will be described.
ゲート信号線（１）３９１によりトランジスタ１７ｃ、１７ｂ、１７ｊを導通状態とする。さらにゲート信号線（２）３９２によりトランジスタ１７ｄを非導通状態とする。蓄積容量１４には駆動用トランジスタ１７ａと１７ｉに流れる電流の和がソース信号線電流値と同じになる値となるように応じた電圧が記憶される。駆動用トランジスタ１７ａと１７ｉに流れる電流値の比はチャネルの長さの比及びチャネルの幅の比により決められる。
The
次に、ゲート信号線（１）３９１及び（２）３９２の操作により、トランジスタ１７ｃ、１７ｂ、１７ｊを非導通状態、トランジスタ１７ｄを導通状態とし、ＥＬ電源線３９３より電流を駆動用トランジスタ１７ａとＥＬ素子１６に流す。このときの電流値はソース信号線電流から駆動用トランジスタ１７ａに流れた電流値と同じ大きさである。
Next, by operating the gate signal lines (1) 391 and (2) 392, the
これにより、図１８の構成と同様に、ソース信号線に対する電流値とＥＬ素子に流れる電流値の比を少なくとも２つの駆動用トランジスタ１７ａ、１７ｉのチャネルサイズの比を変更することで、変化させることが可能となり、従来の構成に比べてソース信号線に流す電流量が大きくなることで、浮遊容量２０による波形のなまりを小さくする効果が図１８の構成と同様に得られる。
Accordingly, as in the configuration of FIG. 18, the ratio of the current value with respect to the source signal line and the current value flowing through the EL element can be changed by changing the ratio of the channel sizes of the at least two driving
また、本発明の実施により各階調のソース信号線に流れる電流値を数倍（２型パネルの時は５から１０倍程度）とすることで、各階調の電流ステップの刻み幅を大きくすることができ、ソースドライバに構成された各階調に対応した電流源の出力ばらつきの許容範囲を大きくすることができる。 Further, by increasing the value of the current flowing through the source signal line of each gradation by several times (about 5 to 10 times in the case of a 2 type panel), the step size of the current step of each gradation is increased. Therefore, it is possible to increase the allowable range of the output variation of the current source corresponding to each gradation configured in the source driver.
また、電流調整がしやすいという利点が得られる。 In addition, there is an advantage that current adjustment is easy.
ソース信号線１７１に電源切り替え手段１７９を設け、電流源１７０と電圧源１７８とを切り替えて使うことで、実施可能となる。
This can be implemented by providing power source switching means 179 in the
１０ 電流源
１１ ソース信号線
１２ ゲート信号線（１）
１３ ゲート信号線（２）
１４ 蓄積容量
１５ ＥＬ電源線
１６ ＥＬ素子
１７ トランジスタ
１８ 電圧源
１９ 電源切り替え手段
２０ 浮遊容量
５３０ 接点
５３１ ＥＬ電源線
５３２ ソース信号線
５３３ ＥＬ素子
５３４ ゲート信号線（１）
５３５ ゲート信号線（２）
５３６ 蓄積容量
５３７ 電圧チャージ線
５３８ トランジスタ
５３９ 駆動用トランジスタ
10
13 Gate signal line (2)
DESCRIPTION OF
535 Gate signal line (2)
536 Storage capacitor 537
Claims (2)
電源から供給される電流を制御する駆動用トランジスタと、
ソース信号線から前記駆動用トランジスタに電流経路を形成する信号線接続トランジスタと、
前記駆動用トランジスタの電流を表示素子に供給する経路を形成するＥＬ接続トランジスタと、
前記駆動用トランジスタのソースゲート間に電流経路を形成するためのバイパストランジスタとを具備し、
前記信号線接続トランジスタが導通状態となっている期間に、前記バイパストランジスタが非導通状態とは異なる期間を設けたことを特徴とするアクティブマトリクス型表示装置。 An active matrix display device,
A driving transistor for controlling a current supplied from a power source;
A signal line connection transistor that forms a current path from a source signal line to the driving transistor;
An EL connection transistor that forms a path for supplying the current of the driving transistor to the display element;
A bypass transistor for forming a current path between the source and gate of the driving transistor,
An active matrix display device, wherein a period different from the non-conductive state of the bypass transistor is provided during a period in which the signal line connection transistor is conductive.
電源から供給される電流を制御する駆動用トランジスタと、
ソース信号線から前記駆動用トランジスタに電流経路を形成する信号線接続トランジスタと、
前記駆動用トランジスタの電流を表示素子に供給する経路を形成するＥＬ接続トランジスタと、
前記駆動用トランジスタのソースゲート間に電流経路を形成するためのバイパストランジスタと、
前記駆動用トランジスタのゲート電極の電位を維持するための蓄積容量と、
補助容量と前記補助容量に直列に接続されたスイッチング素子とを具備し、
前記補助容量及び前記スイッチング素子は前記蓄積容量と電気的に並列に接続され、
前記スイッチング素子は前記信号線接続トランジスタが導通状態となるうちの初めの期間に導通状態となることを特徴とするアクティブマトリクス型表示装置。 An active matrix display device,
A driving transistor for controlling a current supplied from a power source;
A signal line connection transistor that forms a current path from a source signal line to the driving transistor;
An EL connection transistor that forms a path for supplying the current of the driving transistor to the display element;
A bypass transistor for forming a current path between the source and gate of the driving transistor;
A storage capacitor for maintaining the potential of the gate electrode of the driving transistor;
An auxiliary capacitor and a switching element connected in series to the auxiliary capacitor;
The auxiliary capacitor and the switching element are electrically connected in parallel with the storage capacitor,
2. The active matrix display device according to claim 1, wherein the switching element is in a conductive state in an initial period when the signal line connection transistor is in a conductive state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008109411A JP2008191684A (en) | 2008-04-18 | 2008-04-18 | Active matrix type display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008109411A JP2008191684A (en) | 2008-04-18 | 2008-04-18 | Active matrix type display device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001307251A Division JP4540903B2 (en) | 2001-10-03 | 2001-10-03 | Active matrix display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008191684A true JP2008191684A (en) | 2008-08-21 |
Family
ID=39751769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008109411A Withdrawn JP2008191684A (en) | 2008-04-18 | 2008-04-18 | Active matrix type display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008191684A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104409047A (en) * | 2014-12-18 | 2015-03-11 | 合肥鑫晟光电科技有限公司 | Pixel driving circuit, pixel driving method and display device |
| KR101773661B1 (en) * | 2014-02-25 | 2017-09-12 | 엘지디스플레이 주식회사 | Display backplane and method of fabricating the same |
| US20220238065A1 (en) * | 2021-01-26 | 2022-07-28 | Boe Technology Group Co., Ltd. | Pixel driving circuit, driving control method, and display panel |
-
2008
- 2008-04-18 JP JP2008109411A patent/JP2008191684A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101773661B1 (en) * | 2014-02-25 | 2017-09-12 | 엘지디스플레이 주식회사 | Display backplane and method of fabricating the same |
| CN104409047A (en) * | 2014-12-18 | 2015-03-11 | 合肥鑫晟光电科技有限公司 | Pixel driving circuit, pixel driving method and display device |
| US9953571B2 (en) | 2014-12-18 | 2018-04-24 | Boe Technology Group Co., Ltd. | Pixel driving circuit, a pixel driving method for the same, and a display apparatus |
| US20220238065A1 (en) * | 2021-01-26 | 2022-07-28 | Boe Technology Group Co., Ltd. | Pixel driving circuit, driving control method, and display panel |
| US11538403B2 (en) * | 2021-01-26 | 2022-12-27 | Boe Technology Group Co., Ltd. | Pixel driving circuit, driving control method, and display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5636147B2 (en) | Active matrix display device | |
| JP4540903B2 (en) | Active matrix display device | |
| US8378936B2 (en) | Display apparatus and method of driving the same | |
| CN112102785A (en) | Pixel circuit, display panel, driving method of display panel and display device | |
| US11164520B2 (en) | Power off method of display device, and display device | |
| JP4170384B2 (en) | Self-luminous display device | |
| KR101171188B1 (en) | Display device and driving method thereof | |
| US7898511B2 (en) | Organic light emitting diode display and driving method thereof | |
| JP3989718B2 (en) | Memory integrated display element | |
| US20080001974A1 (en) | Organic light emitting diode display and driving method thereof | |
| JPWO2002075710A1 (en) | Driver circuit for active matrix light emitting device | |
| JP5589250B2 (en) | Active matrix display device | |
| JP5470668B2 (en) | Active matrix display device | |
| JP2002040963A (en) | Active matrix type self-luminous display device and active matrix type organic el display device | |
| JPWO2002077958A1 (en) | Driver circuit for active matrix light emitting device | |
| US20060007075A1 (en) | Self light emitting display panel and drive control method therefor | |
| JP2009511978A (en) | Radiation display device | |
| CN213277408U (en) | Pixel circuit, display panel and display device | |
| US10600356B1 (en) | Display systems and methods involving time-modulated current control | |
| US20240038161A1 (en) | Pixel circuit and display device and method of driving same | |
| US20230230547A1 (en) | Display panel and display device | |
| US7427970B2 (en) | Circuit for driving light emitting element and current-control-type light-emitting display | |
| JP2003108065A (en) | Active matrix type display device and its driving method | |
| JP2009109784A (en) | Image display device | |
| JP2008191684A (en) | Active matrix type display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100602 |