JP2008186245A - Reception device and reception control method - Google Patents

Reception device and reception control method Download PDF

Info

Publication number
JP2008186245A
JP2008186245A JP2007019288A JP2007019288A JP2008186245A JP 2008186245 A JP2008186245 A JP 2008186245A JP 2007019288 A JP2007019288 A JP 2007019288A JP 2007019288 A JP2007019288 A JP 2007019288A JP 2008186245 A JP2008186245 A JP 2008186245A
Authority
JP
Japan
Prior art keywords
control data
reception
control
unit
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007019288A
Other languages
Japanese (ja)
Inventor
Tetsushi Kumamoto
哲士 熊本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2007019288A priority Critical patent/JP2008186245A/en
Publication of JP2008186245A publication Critical patent/JP2008186245A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a reception device and a reception control method capable of saving system power by stopping the supply of power to an RFIC. <P>SOLUTION: Control is performed so that when a report information signal is not received during standby, the supply of power to the RFIC part 12 is stopped, whereas when report information is received during standby, the supply of power to the RFIC part 12 is performed. Once the supply of power to the RFIC part 12 is started, control data retained in an EEPROM 24 is output to an SI2 (data input) signal line. The control data output to the SI2 (data input) signal line is output to a latch circuit (serial/parallel conversion circuit) 41 via an SO (data sending) signal line and stored in a register 42 when an SW 1 and an SW 2 are off and an SW 3 is on. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、間欠受信動作を行う受信装置およびその受信装置における受信制御方法に関する。   The present invention relates to a receiving apparatus that performs an intermittent receiving operation and a reception control method in the receiving apparatus.

携帯電話機等の携帯端末装置では、待ち受け時（間欠受信時）において、報知情報信号を受信しない時には、各半導体メーカーが提供するＬＳＩのスタンバイモードまたはシャットダウンモードを使い、さらにそのＬＳＩの仕様の機能を使ってシステムの省電力化を図ってきた（例えば、特許文献１参照）。また、システム制御にからむ制御用データを保持する部品に関しては、電源を落とした状態にせずに、常に電力を供給する状態にして使用し、データを保持しなくても良い部品のみ、電力供給を停止することによって省電力化を図ることも行われている。また、携帯電話機の送受信部に用いられるＲＦＩＣ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）についても、待ち受け時における報知情報信号を受信しない時には、制御用データを内部に保持しないタイプのＲＦＩＣを用いる場合のみ、ＲＦＩＣへの電力供給を停止することも行われている。なお、前記ＲＦＩＣは、携帯電話機の送受信部に用いられる各種のＲＦ制御部品（ＩＣ部品）を総称したものである。
特開２００６−２１１４３９号公報 In a portable terminal device such as a cellular phone, when not receiving a notification information signal during standby (intermittent reception), the LSI standby mode or shutdown mode provided by each semiconductor manufacturer is used, and the functions of the LSI specifications are further provided. The system has been used to save power (for example, see Patent Document 1). In addition, for parts that hold control data related to system control, do not turn off the power, always use power supply, and supply power only to parts that do not need to hold data. Power saving is also achieved by stopping the operation. Also, with respect to RFIC (Radio Frequency Integrated Circuit) used in the transmitting / receiving unit of a mobile phone, when not receiving a broadcast information signal at the time of standby, only when using an RFIC of a type that does not hold control data internally, The power supply is also stopped. The RFIC is a general term for various RF control components (IC components) used in the transmission / reception unit of the mobile phone.
JP 2006-211439 A

しかしながら、制御用データを内部に保持するタイプのＲＦＩＣを用いる場合においては、ＲＦＩＣへの電力供給を停止する処理は行っていない。このようなタイプのＲＦＩＣについても、システム上は、電力供給を停止して、できるだけ省電力化を図ることが望ましいが、消費電力を減らすためにＲＦＩＣの電力供給を停止すると、全ての制御用データが消滅してしまい、待ち受け時における報知情報信号の受信時に、ＲＦＩＣに再び電力を供給したときに、制御用データを電力供給の停止前の状態に復帰できなくなるという問題がある。   However, in the case of using an RFIC of a type that holds control data inside, processing for stopping power supply to the RFIC is not performed. Even for this type of RFIC, it is desirable on the system to stop the power supply to save power as much as possible. However, if the RFIC power supply is stopped to reduce power consumption, all control data Disappears, and when power is supplied to the RFIC again upon reception of the broadcast information signal during standby, there is a problem that the control data cannot be restored to the state before the power supply is stopped.

本発明は、このような問題点に鑑みてなされたものであり、本発明の目的は、制御用データを内部に保持するタイプのＲＦＩＣを用いる場合において、ＲＦＩＣへの電力供給を停止してシステムの省電力化を図ることができる受信装置および受信制御方法を提供することにある。   The present invention has been made in view of such problems, and an object of the present invention is to stop the power supply to the RFIC and use the system when the RFIC of the type that holds the control data is used. It is an object of the present invention to provide a receiving apparatus and a receiving control method that can reduce power consumption.

上記目的を達成するため、本発明は、相手側通信装置からの信号を受信する受信手段と、当該受信手段で受信された信号を処理する信号処理手段とを備えた受信装置において、前記受信手段の受信に要する制御用データを出力する制御用データ出力手段と、電源がＯＦＦ状態からＯＮ状態になった場合には、前記制御用データ出力手段から前記制御用データを出力させる第１の制御用データ出力制御手段と、前記受信手段に設けられ、前記制御用データ出力手段から出力された制御用データを保持する第１の制御用データ保持手段と、前記制御用データ出力手段から出力された前記制御用データを前記第１の制御用データ保持手段とは異なる箇所で保持する第２の制御用データ保持手段と、間欠受信における停止時には、前記受信手段への電力供給を停止させ、間欠受信における受信時には、前記受信手段への電力供給を行うように制御する電力制御手段と、間欠受信における受信時に、前記第２の制御用データ保持手段に保持された制御用データを、第１の制御用データ保持手段へ出力させる第２の制御用データ出力制御手段とを備えることを特徴とする。   In order to achieve the above object, the present invention provides a receiving apparatus comprising: a receiving means for receiving a signal from a counterpart communication apparatus; and a signal processing means for processing a signal received by the receiving means. Control data output means for outputting control data required for reception of data, and first control data for outputting the control data from the control data output means when the power source is changed from the OFF state to the ON state. A data output control means; a first control data holding means provided in the receiving means for holding the control data output from the control data output means; and the output from the control data output means. A second control data holding means for holding control data at a location different from that of the first control data holding means; and a power supply to the receiving means when the intermittent reception is stopped. Power control means for controlling to supply power to the receiving means at the time of reception in intermittent reception, and for control held in the second control data holding means at the time of reception in intermittent reception And a second control data output control means for outputting the data to the first control data holding means.

前記第１の制御用データ出力制御手段は、間欠受信における受信時には、前記制御用データ出力手段からの前記制御用データの出力を停止させることが好ましく、前記第２の制御用データ保持手段は、不揮発性メモリであることが好ましい。   The first control data output control means preferably stops the output of the control data from the control data output means at the time of reception in intermittent reception, and the second control data holding means A non-volatile memory is preferred.

また、本発明は、相手側通信装置からの信号を受信する受信手段と、当該受信手段で受信された信号を処理する信号処理手段とを備えた受信装置における受信制御方法において、電源がＯＦＦ状態からＯＮ状態になった場合に、前記受信手段の受信に要する制御用データを前記信号処理手段側から出力させる制御用データ出力ステップと、出力された前記制御用データを前記受信手段において保持する第１の制御用データ保持ステップと、前記信号処理手段側から出力される前記制御用データを前記第１の制御用データ保持ステップで保持される箇所とは異なる箇所で保持する第２の制御用データ保持ステップと、間欠受信における停止時には、前記受信手段への電力供給を停止させ、間欠受信における受信時には、前記受信手段への電力供給を行うように制御する電力制御ステップと、間欠受信における受信時には、前記第２の制御用データ保持ステップにおいて保持された制御用データを、前記受信手段に出力するステップと、前記受信手段に出力された前記制御用データを前記受信手段において保持するステップとを具備することを特徴とする。   According to another aspect of the present invention, there is provided a reception control method in a receiving apparatus including a receiving means for receiving a signal from a counterpart communication apparatus and a signal processing means for processing a signal received by the receiving means. A control data output step for outputting the control data required for reception by the receiving means from the signal processing means side when the signal is turned ON, and a first step for holding the output control data in the receiving means. 1 control data holding step, and second control data for holding the control data output from the signal processing means side at a location different from the location held in the first control data holding step When the holding step and intermittent reception are stopped, power supply to the reception unit is stopped, and during reception during intermittent reception, power supply to the reception unit is stopped. Power control step for performing control, and at the time of reception in intermittent reception, the step of outputting the control data held in the second control data holding step to the receiving means, and the output to the receiving means And holding the control data in the receiving means.

本発明は、ＲＦＩＣへの電力供給の停止により制御用データが消滅しても、待ち受け時における報知情報信号の受信する時に、ＲＦＩＣに再び電力を供給したときに、制御用データを電力供給の停止前の状態に復帰できるので、待ち受け時における報知情報信号を受信しない時に、ＲＦＩＣへの電力供給を停止することが可能となり、システムの省電力化を図ることができる。   Even if the control data disappears due to the stop of the power supply to the RFIC, the present invention stops the power supply of the control data when the power is supplied again to the RFIC when the broadcast information signal is received at the standby time. Since it is possible to return to the previous state, it is possible to stop the power supply to the RFIC when the broadcast information signal at the time of standby is not received, and the power saving of the system can be achieved.

本発明の実施の形態について図面を参照して説明する。図１は、本発明の受信装置を示すシステム構成図である。なお、本実施の形態では、受信装置として携帯電話機を例示して説明する。図１において、携帯電話機は、アンテナ１１を介して相手側通信装置と信号の送受信を行うＲＦＩＣ部（受信手段）１２と、ＲＦＩＣ部１２で送受信される信号を処理するＡＳＩＣ部１７を備えている。ＡＳＩＣ部１７は、内部に、信号の変復調を行うベースバンド部１３と、ＣＰＵ１５と、ＲＦＩＣ部１２の送受信に要する制御用データを出力するＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）制御部（制御用データ出力手段）１６を備えている。   Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a system configuration diagram showing a receiving apparatus of the present invention. In the present embodiment, a mobile phone will be described as an example of a receiving device. In FIG. 1, the mobile phone includes an RFIC unit (reception unit) 12 that transmits and receives signals to and from a partner communication device via an antenna 11, and an ASIC unit 17 that processes signals transmitted and received by the RFIC unit 12. . The ASIC unit 17 includes a baseband unit 13 that performs signal modulation / demodulation, a CPU 15, and an SPI (Serial Peripheral Interface) control unit (control data output unit) that outputs control data required for transmission / reception of the RFIC unit 12. 16 is provided.

また、ＲＦＩＣ部１２は、内部に、ＲＦ制御部３１と、４チャンネルアナログデジタルコンバータ（４ＣＨＡＮ ＡＤＣ）３２と、ＰＬＬデジタルアナログコンバータ（ＰＬＬ ＤＡＣ）３３と、電源がＯＮ状態の場合にＳＰＩ制御部１６から出力された制御用データを保持する制御レジスタ（第１制御用データ保持手段）３４とを備えている。   In addition, the RFIC unit 12 includes an RF control unit 31, a 4-channel analog-digital converter (4CHAN ADC) 32, a PLL digital-analog converter (PLL DAC) 33, and an SPI control unit 16 when the power is on. And a control register (first control data holding means) 34 for holding the control data output from.

また、図１に示す携帯電話機は、さらに、ＳＰＩ制御部１６から出力された制御用データを保持するＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）（第２制御用データ保持手段）２４と、プログラムを格納するメモリ２５と、液晶表示部（ＬＣＤ）１４と、音声信号のＡ−Ｄ、Ｄ−Ａ変換を行うコーデック部１８と、電話機スピーカ２２と、電話機マイク２３と、ユーザからの入力情報をＣＰＵ１５に与えるキー入力部１９を備えている。   Further, the mobile phone shown in FIG. 1 further stores an EEPROM (Electrically Erasable Programmable Read Only Memory) (second control data holding means) 24 that holds control data output from the SPI control unit 16 and a program. Memory 25, a liquid crystal display (LCD) 14, a codec unit 18 that performs AD and DA conversion of audio signals, a telephone speaker 22, a telephone microphone 23, and user input information to the CPU 15. A key input unit 19 is provided.

ＲＦＩＣ部１２の制御レジスタ３４とＡＳＩＣ部１７とＥＥＰＲＯＭ２４との間のインターフェースにはＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）を用いる。また、４チャンネルアナログデジタルコンバータ３２と、ＰＬＬデジタルアナログコンバータ３３もそのインターフェースとしてＳＰＩを用いる。パラレルインターフェースでも良いが、転送量が少ない場合は、ＳＰＩが有効である。   An SPI (Serial Peripheral Interface) is used as an interface between the control register 34 of the RFIC unit 12, the ASIC unit 17, and the EEPROM 24. The 4-channel analog-digital converter 32 and the PLL digital-analog converter 33 also use SPI as their interfaces. A parallel interface may be used, but the SPI is effective when the transfer amount is small.

ＣＰＵ１５は、電力制御手段として、待ち受け時において報知情報信号を受信しない時（間欠受信における停止時）には、ＲＦＩＣ部１２への電力供給を停止させ、待ち受け時において報知情報を受信する時（間欠受信における受信時）には、ＲＦＩＣ部１２への電力供給を行うように制御する。また、ＣＰＵ１５は、第１の制御用データ出力制御手段として、電源がＯＦＦ状態からＯＮ状態になった場合には、ＳＰＩ制御部１６から制御用データを出力させ、また、第２の制御用データ出力制御手段として、間欠受信における受信時に、ＥＥＰＲＯＭ２４に保持された制御用データを、制御レジスタ３４へ出力させる。   As a power control means, the CPU 15 stops power supply to the RFIC unit 12 when receiving no notification information signal during standby (when intermittent reception is stopped), and when receiving notification information during standby (intermittent). At the time of reception), control is performed so that power is supplied to the RFIC unit 12. In addition, as the first control data output control means, the CPU 15 outputs the control data from the SPI control unit 16 when the power source is switched from the OFF state to the ON state, and the second control data. As the output control means, the control data held in the EEPROM 24 is output to the control register 34 at the time of reception in intermittent reception.

図２は、ＲＦＩＣ部とＡＳＩＣ部とＥＥＰＲＯＭの外部接続構成例を示す図である。ＲＦＩＣ部１２は、ラッチ回路４１（「シリアル／パラレル変換回路」に相当する回路）およびレジスタ４２からなる制御レジスタ３４を備える。ＡＳＩＣ部１７とＲＦＩＣ部１２とＥＥＰＲＯＭ２４との間の通信は、ＳＣＬＫ（クロック）信号、ＳＯ（データ送出）信号、ＳＩ（データ入力）信号、ＣＳ／（チップセレクト）信号およびＧＰＩＯ（Ｇｅｎｅｒａｌ Ｐｕｒｐｏｓｅ Ｉ／Ｏ：汎用入出力）信号を使う。   FIG. 2 is a diagram illustrating an external connection configuration example of the RFIC unit, the ASIC unit, and the EEPROM. The RFIC unit 12 includes a control register 34 including a latch circuit 41 (a circuit corresponding to a “serial / parallel conversion circuit”) and a register 42. Communication between the ASIC unit 17, the RFIC unit 12, and the EEPROM 24 includes an SCLK (clock) signal, an SO (data transmission) signal, an SI (data input) signal, a CS / (chip select) signal, and a GPIO (General Purpose I / O). O: General purpose input / output) signal is used.

図２において、ＲＦＩＣ部１２に電力が供給されている状態では、ＳＷ２がＯＮであり、ＳＯ（データ送出）信号線を介して、ＳＰＩ制御部１６からラッチ回路４１およびＥＥＰＲＯＭ２４に、制御用データが出力され、レジスタ４２およびＥＥＰＲＯＭ２４に制御用データが保存される。間欠受信における停止時に、ＲＦＩＣ部１２への電力供給が停止すると、レジスタ４２に保存されている制御用データは消滅する。間欠受信における受信時に、ＲＦＩＣ部１２への電力供給が開始されると、ＥＥＰＲＯＭ２４に保持されている制御用データがＳＩ２（データ入力）信号線に出力される。ＳＩ２（データ入力）信号線に出力された制御用データは、ＳＷ１およびＳＷ２がＯＦＦ、ＳＷ３がＯＮとなると、ＳＯ（データ送出）信号線を介して、ラッチ回路４１に出力され、レジスタ４２に保存される。ＳＷ１およびＳＷ２をＯＦＦとするのは、ＡＳＩＣ部１７のＳＰＩ制御部１６およびＲＦＩＣ部１２のレジスタ４２から出力されたデータと、ＥＥＰＲＯＭ２４から出力された制御用データとの衝突を確実に回避させるためである。   In FIG. 2, when power is supplied to the RFIC unit 12, SW2 is ON, and control data is transferred from the SPI control unit 16 to the latch circuit 41 and the EEPROM 24 via the SO (data transmission) signal line. Then, the control data is stored in the register 42 and the EEPROM 24. If the power supply to the RFIC unit 12 is stopped when the intermittent reception is stopped, the control data stored in the register 42 disappears. When power supply to the RFIC unit 12 is started during intermittent reception, the control data held in the EEPROM 24 is output to the SI2 (data input) signal line. The control data output to the SI2 (data input) signal line is output to the latch circuit 41 via the SO (data transmission) signal line and stored in the register 42 when SW1 and SW2 are OFF and SW3 is ON. Is done. SW1 and SW2 are turned OFF in order to reliably avoid collision between the data output from the SPI control unit 16 of the ASIC unit 17 and the register 42 of the RFIC unit 12 and the control data output from the EEPROM 24. is there.

図３は、ＲＦＩＣ部とＡＳＩＣ部とＥＥＰＲＯＭの他の外部接続構成例を示す図である。ＳＰＩ制御部１６からのＣＮＴＬ（制御）信号（Ｒ（リード）／Ｗ（ライト）識別信号（ソフトによるＧＰＩＯ（Ｇｅｎｅｒａｌ Ｐｕｒｐｏｓｅ Ｉ／Ｏ：汎用入出力）信号あるいはＳＰＩ制御部の制御出力信号のどちらでも良い。））は、レジスタ４２およびＥＥＰＲＯＭ２４から出力される制御データの信号を制御するものである。ＣＮＴＬ（制御）信号は、通常は“Ｌｏｗ”であるが、ＥＥＰＲＯＭ２４から制御データを出力させるときは“Ｈｉｇｈ”となる。図３において、ＲＦＩＣ部１２に電力が供給されている状態では、ＳＷ２がＯＮとなり、ＳＯ（データ送出）信号線を介して、ＳＰＩ制御部１６からラッチ回路４１およびＥＥＰＲＯＭ２４に、制御用データが出力され、レジスタ４２およびＥＥＰＲＯＭ２４に制御用データが保存される。間欠受信における停止時に、ＲＦＩＣ部１２への電力供給が停止すると、レジスタ４２に保存されている制御用データは消滅する。間欠受信における受信時に、ＲＦＩＣ部１２への電力供給が開始されると、ＳＷ１がＯＮ、ＳＷ２がＯＦＦとなり、ＣＮＴＬ（制御）信号が“Ｈｉｇｈ”となると、レジスタ４２からのデータ出力が停止されるとともに、ＥＥＰＲＯＭ２４に保持されている制御用データがＳＩ（データ入力）信号線に出力される。ＳＩ（データ入力）信号線に出力された制御用データは、ＳＷ１がＯＮとなっているので、ＳＯ（データ送出）信号線を介して、ラッチ回路４１に出力され、レジスタ４２に保存される。ＳＷ２をＯＦＦとするのは、ＡＳＩＣ部１７のＳＰＩ制御部１６から出力されたデータと、ＥＥＰＲＯＭ２４から出力された制御用データとの衝突を確実に回避させるためである。   FIG. 3 is a diagram illustrating another external connection configuration example of the RFIC unit, the ASIC unit, and the EEPROM. CNTL (control) signal (R (read) / W (write) identification signal (GPIO (General Purpose I / O: general purpose input / output) by software) or SPI control unit control output signal) from the SPI control unit 16 Good))) controls the control data signal output from the register 42 and the EEPROM 24. The CNTL (control) signal is normally “Low”, but becomes “High” when the control data is output from the EEPROM 24. In FIG. 3, when power is supplied to the RFIC unit 12, SW2 is turned on, and control data is output from the SPI control unit 16 to the latch circuit 41 and the EEPROM 24 via the SO (data transmission) signal line. Then, control data is stored in the register 42 and the EEPROM 24. If the power supply to the RFIC unit 12 is stopped when the intermittent reception is stopped, the control data stored in the register 42 disappears. When power supply to the RFIC unit 12 is started during intermittent reception, SW1 is turned on, SW2 is turned off, and when the CNTL (control) signal becomes “High”, data output from the register 42 is stopped. At the same time, the control data held in the EEPROM 24 is output to the SI (data input) signal line. The control data output to the SI (data input) signal line is output to the latch circuit 41 via the SO (data transmission) signal line and stored in the register 42 because SW1 is ON. The reason why SW2 is turned off is to reliably avoid collision between the data output from the SPI control unit 16 of the ASIC unit 17 and the control data output from the EEPROM 24.

図４は、ＳＰＩ制御部周辺のブロック図である。ＳＰＩ制御部１６は、ＡＨＢ（Ａｄｖａｎｃｅｄ Ｈｉｇｈ−ｐｅｒｆｏｒｍａｎｃｅ Ｂｕｓ）インターフェース２０を用いてＣＰＵ１５に接続されている。ＳＷ１、ＳＷ２は、ＳＯ（データ送出）信号とＳＩ（データ入力）信号を切り替える信号切り替え部である。この信号切り替え部ＳＷ１、ＳＷ２の制御は、ＳＰＩ制御部１６を介してＣＰＵ１５が行う。なお、ＣＮＴＬ（制御）信号とＳＩ２（データ入力）信号は、ＧＰＩＯ信号でも良い。図５は、ＳＰＩ制御部のデータ入出力側の回路の一例を示す図である。   FIG. 4 is a block diagram around the SPI control unit. The SPI control unit 16 is connected to the CPU 15 by using an AHB (Advanced High-performance Bus) interface 20. SW1 and SW2 are signal switching units that switch between an SO (data transmission) signal and an SI (data input) signal. The CPU 15 controls the signal switching units SW1 and SW2 via the SPI control unit 16. The CNTL (control) signal and the SI2 (data input) signal may be GPIO signals. FIG. 5 is a diagram illustrating an example of a circuit on the data input / output side of the SPI control unit.

上述した図２および図３では、ＥＥＰＲＯＭをＲＦＩＣ部の外部に備える場合の外部接続構成例について説明したが、ＥＥＰＲＯＭはＲＦＩＣ部に内蔵されても良い。図６は、シリアルＩ／Ｆを備えたＥＥＰＲＯＭを内蔵したＲＦＩＣ部を用いたときのＲＦＩＣ部とＡＳＩＣ部の外部接続構成例を示す図であり、また、図７は、ＥＥＰＲＯＭを内蔵するＲＦＩＣ部の回路の一例を示す図である。   In FIGS. 2 and 3 described above, the external connection configuration example in the case where the EEPROM is provided outside the RFIC unit has been described, but the EEPROM may be incorporated in the RFIC unit. FIG. 6 is a diagram showing an external connection configuration example of an RFIC unit and an ASIC unit when using an RFIC unit including an EEPROM having a serial I / F, and FIG. 7 is an RFIC unit including an EEPROM. It is a figure which shows an example of this circuit.

図６において、ＲＦＩＣ部１２に電力が供給されている状態では、マルチプレクサ（ＭＵＸ）４５においてＳＰＩ制御部１６からの信号線が選択され、ＳＰＩ制御部１６から制御用データが、ＳＯ（データ送出）信号線を介してレジスタ４２およびＥＥＰＲＯＭ２４に出力され、レジスタ４２およびＥＥＰＲＯＭ２４に制御用データが保存される。間欠受信における停止時に、ＲＦＩＣ部１２への電力供給が停止すると、レジスタ４２に保存されている制御用データは消滅する。間欠受信における受信時に、ＲＦＩＣ部１２への電力供給が開始されると、ＳＰＩ制御部１６からＷＡＫＥ ＵＰ信号がＲＦ制御部３１およびマルチプレクサ（ＭＵＸ）４５に出力される。ＲＦ制御部３１は、ＷＡＫＥ ＵＰ信号を受け取ると、ＥＥＰＲＯＭ２４からの信号線を選択するようにマルチプレクサ（ＭＵＸ）４６を制御する。また、マルチプレクサ（ＭＵＸ）４５は、ＷＡＫＥ ＵＰ信号により、ＳＩ（データ入力）信号線からの信号線を選択する。したがって、間欠受信における受信時には、ＥＥＰＲＯＭ２４に保持されている制御用データは、マルチプレクサ（ＭＵＸ）４６を介してＳＩ（データ入力）信号線に出力され、マルチプレクサ（ＭＵＸ）４５を介してＳＯ（データ送出）信号線に出力されてレジスタ４２に保存される。なお、図６および図７では、ＥＥＰＲＯＭを内蔵したＲＦＩＣ部について説明しているが、もちろん、ＲＦＩＣ部内でデータを送受することも可能である。その場合は、ＲＦ制御部で処理・制御を管理し、コマンド信号により自動復帰させるようにする。   In FIG. 6, in a state where power is supplied to the RFIC unit 12, a signal line from the SPI control unit 16 is selected in the multiplexer (MUX) 45, and control data is sent from the SPI control unit 16 to SO (data transmission). The data is output to the register 42 and the EEPROM 24 via the signal line, and the control data is stored in the register 42 and the EEPROM 24. If the power supply to the RFIC unit 12 is stopped when the intermittent reception is stopped, the control data stored in the register 42 disappears. When power supply to the RFIC unit 12 is started at the time of intermittent reception, a WAKE UP signal is output from the SPI control unit 16 to the RF control unit 31 and the multiplexer (MUX) 45. When receiving the WAKE UP signal, the RF control unit 31 controls the multiplexer (MUX) 46 so as to select the signal line from the EEPROM 24. The multiplexer (MUX) 45 selects a signal line from the SI (data input) signal line according to the WAKE UP signal. Therefore, at the time of reception in intermittent reception, the control data held in the EEPROM 24 is output to the SI (data input) signal line via the multiplexer (MUX) 46 and SO (data transmission) via the multiplexer (MUX) 45. ) The signal is output to the signal line and stored in the register 42. 6 and 7 describe the RFIC unit with built-in EEPROM, it is of course possible to transmit and receive data within the RFIC unit. In that case, processing and control are managed by the RF control unit, and automatic return is performed by a command signal.

また、図８は、ＥＥＰＲＯＭを用いない場合のＡＳＩＣ部とＥＥＰＲＯＭの外部接続構成例を示す図である。ＡＳＩＣ部１７は、内部に制御用データを保持するレジスタ４９を備えている。ＲＦＩＣ部１２への電力供給を停止したためにレジスタ４２に保存されていた制御用データが消滅したときにおいて、間欠受信における受信時に、ＲＦＩＣ部１２への電力供給が開始されると、ＷＡＫＥ ＵＰ信号またはＷＡＫＥ ＵＰコマンドにより、ＡＳＩＣ部１７のレジスタ４９に保持されていた制御用データがＳＯ（データ送出）信号線を介して、レジスタ４２に保存される。このようにして、一括転送が実行される。   FIG. 8 is a diagram illustrating an external connection configuration example of the ASIC unit and the EEPROM when the EEPROM is not used. The ASIC unit 17 includes a register 49 that holds control data therein. When the supply of power to the RFIC unit 12 is started at the time of reception in intermittent reception when the control data stored in the register 42 disappears because the power supply to the RFIC unit 12 is stopped, the WAKE UP signal or In response to the WAKE UP command, the control data held in the register 49 of the ASIC unit 17 is stored in the register 42 via the SO (data transmission) signal line. In this way, batch transfer is executed.

本発明は、上述したように、ＲＦＩＣへの電力供給の停止により制御用データが消滅しても、待ち受け時における報知情報信号の受信する時に、ＲＦＩＣに再び電力を供給したときに、制御用データを電力供給の停止前の状態に復帰できるので、待ち受け時における報知情報信号を受信しない時に、ＲＦＩＣへの電力供給を停止することが可能となり、システムの省電力化を図ることができる。   As described above, according to the present invention, even when the control data disappears due to the stop of the power supply to the RFIC, when the broadcast information signal is received at the time of standby, when the power is supplied again to the RFIC, the control data Can be restored to the state before the power supply is stopped, the power supply to the RFIC can be stopped when the broadcast information signal is not received at the standby time, and the power consumption of the system can be reduced.

本発明の受信装置を示すシステム構成図である。It is a system block diagram which shows the receiver of this invention. ＲＦＩＣ部とＡＳＩＣ部とＥＥＰＲＯＭの外部接続構成例を示す図である。It is a figure which shows the external connection structural example of RFIC part, ASIC part, and EEPROM. ＲＦＩＣ部とＡＳＩＣ部とＥＥＰＲＯＭの他の外部接続構成例を示す図である。It is a figure which shows the other external connection structural example of RFIC part, ASIC part, and EEPROM. ＳＰＩ制御部周辺のブロック図である。It is a block diagram around an SPI control unit. ＳＰＩ制御部のデータ入出力側の回路の一例を示す図である。It is a figure which shows an example of the circuit by the side of the data input / output of an SPI control part. ＥＥＰＲＯＭを内蔵したＲＦＩＣ部とＡＳＩＣ部の外部接続構成例を示す図である。It is a figure which shows the external connection structural example of RFIC part and ASIC part which incorporated EEPROM. ＥＥＰＲＯＭを内蔵するＲＦＩＣ部の回路の一例を示す図である。It is a figure which shows an example of the circuit of the RFIC part which incorporates EEPROM. ＥＥＰＲＯＭを用いない場合のＡＳＩＣ部とＥＥＰＲＯＭの外部接続構成例を示す図である。It is a figure which shows the example of an external connection structure of an ASIC part and EEPROM when not using EEPROM.

符号の説明Explanation of symbols

１１ アンテナ
１２ ＲＦＩＣ部
１３ ベースバンド部
１４ 液晶表示部
１５ ＣＰＵ
１６ ＳＰＩ制御部
１７ ＡＳＩＣ部
１８ コーデック部
１９ キー入力部
２０ ＡＨＢインターフェース
２２ スピーカ
２３ マイク
２４ ＥＥＰＲＯＭ
３１ ＲＦ制御部
３２ ４チャンネルアナログデジタルコンバータ
３３ ＰＬＬデジタルアナログコンバータ
３４ 制御レジスタ
４１ ラッチ回路
４２，４９ レジスタ
４５，４６ マルチプレクサ DESCRIPTION OF SYMBOLS 11 Antenna 12 RFIC part 13 Baseband part 14 Liquid crystal display part 15 CPU
16 SPI control unit 17 ASIC unit 18 Codec unit 19 Key input unit 20 AHB interface 22 Speaker 23 Microphone 24 EEPROM
31 RF controller 32 4-channel analog-digital converter 33 PLL digital-analog converter 34 Control register 41 Latch circuit 42, 49 Register 45, 46 Multiplexer

Claims (4)

相手側通信装置からの信号を受信する受信手段と、当該受信手段で受信された信号を処理する信号処理手段と、を備えた受信装置において、
前記受信手段の受信に要する制御用データを出力する制御用データ出力手段と、
電源がＯＦＦ状態からＯＮ状態になった場合には、前記制御用データ出力手段から前記制御用データを出力させる第１の制御用データ出力制御手段と、
前記受信手段に設けられ、前記制御用データ出力手段から出力された制御用データを保持する第１の制御用データ保持手段と、
前記制御用データ出力手段から出力された前記制御用データを前記第１の制御用データ保持手段とは異なる箇所で保持する第２の制御用データ保持手段と、
間欠受信における停止時には、前記受信手段への電力供給を停止させ、間欠受信における受信時には、前記受信手段への電力供給を行うように制御する電力制御手段と、
間欠受信における受信時に、前記第２の制御用データ保持手段に保持された制御用データを、第１の制御用データ保持手段へ出力させる第２の制御用データ出力制御手段と、
を備えることを特徴とする受信装置。 In a receiving apparatus comprising a receiving means for receiving a signal from a counterpart communication apparatus and a signal processing means for processing a signal received by the receiving means,
Control data output means for outputting control data required for reception by the receiving means;
A first control data output control means for outputting the control data from the control data output means when the power source is changed from the OFF state to the ON state;
A first control data holding means provided in the receiving means for holding control data output from the control data output means;
Second control data holding means for holding the control data output from the control data output means at a location different from the first control data holding means;
Power control means for controlling power supply to the receiving means at the time of stoppage in intermittent reception, and power supply to the receiving means at the time of reception in intermittent reception;
Second control data output control means for outputting the control data held in the second control data holding means to the first control data holding means at the time of reception in intermittent reception;
A receiving apparatus comprising: 前記第１の制御用データ出力制御手段は、間欠受信における受信時には、前記制御用データ出力手段からの前記制御用データの出力を停止させる、ことを特徴とする請求項１に記載の受信装置。   The receiving apparatus according to claim 1, wherein the first control data output control means stops output of the control data from the control data output means at the time of reception in intermittent reception. 前記第２の制御用データ保持手段は、不揮発性メモリである、ことを特徴とする請求項１または２に記載の受信装置。   The receiving apparatus according to claim 1, wherein the second control data holding unit is a nonvolatile memory. 相手側通信装置からの信号を受信する受信手段と、当該受信手段で受信された信号を処理する信号処理手段と、を備えた受信装置における受信制御方法において、
電源がＯＦＦ状態からＯＮ状態になった場合に、前記受信手段の受信に要する制御用データを前記信号処理手段側から出力させる制御用データ出力ステップと、
出力された前記制御用データを前記受信手段において保持する第１の制御用データ保持ステップと、
前記信号処理手段側から出力される前記制御用データを前記第１の制御用データ保持ステップで保持される箇所とは異なる箇所で保持する第２の制御用データ保持ステップと、
間欠受信における停止時には、前記受信手段への電力供給を停止させ、間欠受信における受信時には、前記受信手段への電力供給を行うように制御する電力制御ステップと、
間欠受信における受信時には、前記第２の制御用データ保持ステップにおいて保持された制御用データを、前記受信手段に出力するステップと、
前記受信手段に出力された前記制御用データを前記受信手段において保持するステップと、を具備することを特徴とする受信制御方法。 In a reception control method in a receiving device comprising: a receiving unit that receives a signal from a counterpart communication device; and a signal processing unit that processes a signal received by the receiving unit.
A control data output step for outputting control data required for reception by the receiving means from the signal processing means side when the power source is turned off;
A first control data holding step for holding the output control data in the receiving means;
A second control data holding step for holding the control data output from the signal processing means side at a location different from the location held at the first control data holding step;
A power control step for controlling power supply to the reception unit at the time of stoppage in intermittent reception, and to perform power supply to the reception unit at the time of reception in intermittent reception;
At the time of reception in intermittent reception, outputting the control data held in the second control data holding step to the receiving means;
Holding the control data output to the receiving means in the receiving means.
JP2007019288A 2007-01-30 2007-01-30 Reception device and reception control method Withdrawn JP2008186245A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007019288A JP2008186245A (en) 2007-01-30 2007-01-30 Reception device and reception control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007019288A JP2008186245A (en) 2007-01-30 2007-01-30 Reception device and reception control method

Publications (1)

Publication Number Publication Date
JP2008186245A true JP2008186245A (en) 2008-08-14

Family

ID=39729242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007019288A Withdrawn JP2008186245A (en) 2007-01-30 2007-01-30 Reception device and reception control method

Country Status (1)

Country Link
JP (1) JP2008186245A (en)

Similar Documents

Publication Publication Date Title
US8160645B2 (en) Apparatus and method for supporting SIM card in mobile communication terminal having multiple modems
US20100023654A1 (en) Method and system for input/output pads in a mobile multimedia processor
US8437727B2 (en) Signal processing device, mobile communication terminal device, and wireless communication system
JP5146046B2 (en) Information processing apparatus and information processing apparatus control method
JP3070527B2 (en) Wireless mobile terminal
WO2014128815A1 (en) Wireless communication apparatus and method for activating this wireless communication apparatus
US8049716B2 (en) Apparatus and method for controlling operation of portable terminal having multimedia function
FI104921B (en) Extension card, card connection and electronic device
US9471530B2 (en) Semiconductor device and mobile terminal device
US20120169390A1 (en) Drive strength adjustment through voltage auto-sense
JP5007382B2 (en) Communication device having SIM interface compatible with wireless separation
US20150022724A1 (en) Remote controller and remote controller set applied to display device
JP2008186245A (en) Reception device and reception control method
JP2005123961A (en) Information apparatus
WO2009084647A1 (en) Signal processing device, portable communication terminal, and radio communication system
US20050085264A1 (en) Card wireless communication apparatus and power control method thereof
KR100452844B1 (en) Portable terminal having power-saving function, and method for control thereof
JP5534969B2 (en) IC card, communication system, and communication method used for IC card
US20090083571A1 (en) System on chip with low power mode and method of driving the same
JP2009032211A (en) Portable electronic equipment
JP2004180040A (en) Mobile terminal device and signal control circuit
JP2011145926A (en) Information processing system and information processing apparatus
JP2004240476A (en) Memory device
JPH0818008A (en) Semiconductor integrated circuit device
JP2004349819A (en) Radio communication card

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080623

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100406