JP2008177991A - Phase difference detection circuit, pll circuit, phase difference detecting method and phase difference detection program - Google Patents
Phase difference detection circuit, pll circuit, phase difference detecting method and phase difference detection program Download PDFInfo
- Publication number
- JP2008177991A JP2008177991A JP2007011293A JP2007011293A JP2008177991A JP 2008177991 A JP2008177991 A JP 2008177991A JP 2007011293 A JP2007011293 A JP 2007011293A JP 2007011293 A JP2007011293 A JP 2007011293A JP 2008177991 A JP2008177991 A JP 2008177991A
- Authority
- JP
- Japan
- Prior art keywords
- phase difference
- instantaneous value
- effective
- unit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
本発明は、位相差検出回路及びそれを用いたPLL回路に関しており、さらに位相差検出方法及び位相差検出プログラムに関する。 The present invention relates to a phase difference detection circuit and a PLL circuit using the same, and further relates to a phase difference detection method and a phase difference detection program.
系統連系に用いられるインバータや無停電電源装置(UPS)では、系統電圧と同期のとれた電流(電力)を入出力している。このような機能を実現するためには、一般に、PLL回路(Phase Locked loop)が用いられている。 In an inverter or uninterruptible power supply (UPS) used for grid interconnection, current (power) synchronized with the grid voltage is input / output. In order to realize such a function, a PLL circuit (Phase Locked loop) is generally used.
PLL回路とは、位相同期回路であり、入力周波数とループ内の発信器からの出力周波数とを同期させるように、ループ内の発振器にフィードバック制御をかけて発振させる。PLL回路の基本構成は、位相比較器と、ローパスフィルタと、電圧制御発振器(VCO)と、分周器とからなる。位相比較器は、両周波数の位相差を比較して差信号を発生する。ローパスフィルタは、差信号の交流成分をカットする、つまり、差信号を直流化する。電圧制御発振器は、差信号を積分して、積分量に対応した周波数を出力する。分周器は、この周波数を分周して位相比較器に出力する。この結果、電圧制御発振器の発振周波数が入力周波数の分周数倍された周波数に対して同期する。 The PLL circuit is a phase synchronization circuit, and oscillates by applying feedback control to the oscillator in the loop so as to synchronize the input frequency and the output frequency from the transmitter in the loop. The basic configuration of the PLL circuit includes a phase comparator, a low-pass filter, a voltage controlled oscillator (VCO), and a frequency divider. The phase comparator compares the phase difference between the two frequencies and generates a difference signal. The low-pass filter cuts the AC component of the difference signal, that is, converts the difference signal to DC. The voltage controlled oscillator integrates the difference signal and outputs a frequency corresponding to the integration amount. The frequency divider divides this frequency and outputs it to the phase comparator. As a result, the oscillation frequency of the voltage controlled oscillator is synchronized with the frequency obtained by multiplying the input frequency by the frequency division number.
従来のインバータの制御装置では、従来のアナログ回路の構成をディジタル回路の構成に移行させることを目的として、系統電圧ゼロクロスポイント検出法を採用している(例えば、特許文献1を参照。)。ゼロクロスポイント検出法では、対象となる波形がゼロ軸と交差する点(ゼロクロスポイント)を検出して、次に、系統電圧とインバータ電圧の各ゼロクロスポイント毎の時間差から位相差を得る。そして、PI制御によって位相差をゼロにする。なお、位相を微分したものが周波数でありその周波数を積分すると位相になるため、位相を一定の傾きで進めるためには周波数をステップで上昇させ、位相を一定の傾きで遅らせるには周波数をステップで下降させる。 A conventional inverter control device employs a system voltage zero cross point detection method for the purpose of shifting the configuration of a conventional analog circuit to the configuration of a digital circuit (see, for example, Patent Document 1). In the zero cross point detection method, a point where a target waveform crosses the zero axis (zero cross point) is detected, and then a phase difference is obtained from a time difference at each zero cross point between the system voltage and the inverter voltage. Then, the phase difference is made zero by PI control. In addition, since the thing which differentiated the phase is the frequency, and the frequency is integrated, it becomes the phase.To advance the phase with a constant slope, the frequency is increased in steps, and to delay the phase with a constant slope, the frequency is stepped. To lower.
図7に、系統電圧ゼロクロスポイント検出法の概略を示す。図7には、検出電圧及び基準電圧の波形図、検出ゼロクロスコンパレータ及び基準ゼロクロスコンパレータのタイミング図、及び位相差を示す図が示されている。なお、図中では位相差算出を半サイクル毎に行っているが、実際にはエッジ割り込みを使用するため、1サイクル毎に位相算出を行っている。
しかし、特許文献1に示すゼロクロスポイント検出法を用いたPLL回路では、2つの信号の位相差を検出するために2種類のゼロクロス検出器(基準電圧周波数用ゼロクロス検出器とインバータ回路の電圧周波数用ゼロクロス検出器)が必要になり、回路全体が高価になる。
However, in the PLL circuit using the zero cross point detection method disclosed in
本発明の課題は、ゼロクロスポイント検出用のハードを用いることなく、位相差の検出機能を実現することにある。
本発明の他の課題は、ゼロクロスポイント検出用のハードを用いることなく、PLL機能を実現することにある。
An object of the present invention is to realize a phase difference detection function without using hardware for zero cross point detection.
Another object of the present invention is to realize a PLL function without using hardware for zero cross point detection.
請求項1に記載の位相差検出回路は、検出信号と内部基準信号の位相差を検出するための回路であって、d−q軸変換ユニットと、単位周期全加算ユニットと、位相差算出ユニットとを備えている。d−q軸変換ユニットは、内部基準信号を用いて検出信号をd−q軸変換することで、瞬時値有効分dと瞬時値無効分qとを算出する。単位周期全加算ユニットは、瞬時値有効分dを単位周期全加算することで有効分Dを算出して、さらに瞬時値無効分qを単位周期全加算することで無効分Qを算出する。位相差算出ユニットは、有効分Dと無効分Qを用いて位相差を算出する。
この回路では、算術計算によって2つの信号の位相差を求めることができる。したがって、ゼロクロス検出器等のハード構成が不要になり、回路が安価になる。
The phase difference detection circuit according to
In this circuit, the phase difference between two signals can be obtained by arithmetic calculation. Therefore, a hardware configuration such as a zero-cross detector is not necessary, and the circuit becomes inexpensive.
請求項2に記載の位相差検出回路では、請求項1において、単位周期全加算ユニットは、最初の単位周期経過後には、前回の有効分Dから最も古い瞬時値有効分dを減算するとともに新たな瞬時値有効分dを加算することで新たな有効分Dを算出し、前回の無効分Qから最も古い瞬時値無効分qを減算するとともに新たな瞬時値無効分qを加算することで新たな無効分Qを算出する。
この回路では、新たな瞬時値が得られるたびに有効分Dと無効分Qが更新されて、その結果、新たに位相差が算出される。つまり、従来に比べて、短い単位で位相差が更新される。
According to a second aspect of the present invention, in the phase difference detection circuit according to the first aspect, the unit period full addition unit subtracts the oldest instantaneous value effective part d from the previous effective part D and the new one after the first unit period has elapsed. The new effective value D is calculated by adding the effective value d of the instantaneous value, and the new invalid value q is added by subtracting the oldest effective value q from the previous ineffective value Q and adding the new effective value q. The invalid part Q is calculated.
In this circuit, every time a new instantaneous value is obtained, the effective component D and the invalid component Q are updated, and as a result, a new phase difference is calculated. That is, the phase difference is updated in a shorter unit than in the past.
請求項3に記載の位相差検出回路では、請求項1又は2において、d−q軸変換ユニットは、内部基準信号として90°の位相差がある2本の基準波形テーブルを有しており、2本の基準波形テーブルに検出信号の瞬時値をそれぞれ乗算することで、瞬時値有効分dと瞬時値無効分qとを算出する。
The phase difference detection circuit according to
請求項4に記載の位相差検出回路では、請求項3において、2本の基準波形テーブルの波形はcosθとsinθであり、cosθと検出信号の瞬時値を乗算した結果が瞬時値有効分dであり、sinθと検出信号の瞬時値を乗算した結果が瞬時値無効成分qである。 According to a fourth aspect of the present invention, in the phase difference detection circuit according to the third aspect, the waveforms of the two reference waveform tables are cos θ and sin θ, and the result of multiplying cos θ by the instantaneous value of the detection signal is the instantaneous value effective component d. Yes, the result of multiplying sin θ by the instantaneous value of the detection signal is the instantaneous value invalid component q.
請求項5に記載の位相差検出回路では、請求項1〜4のいずれかにおいて、位相差算出ユニットは、tan-1(無効分Q/有効分D)の式から位相差を得る。 In the phase difference detection circuit according to a fifth aspect, in any one of the first to fourth aspects, the phase difference calculation unit obtains a phase difference from an equation of tan −1 (invalidity Q / effectiveness D).
請求項6に記載のPLL回路は、入力信号と同期した出力信号を出力するための回路であって、請求項1〜5のいずれかに記載の位相差検出回路と、位相差を用いて出力信号を生成する出力信号生成ユニットと、位相差がゼロになるように内部基準信号を変更する制御ユニットとを備えている。
この回路では、算術計算によって2つの信号の位相差を求めることができる。したがって、ゼロクロス検出器等のハード構成が不要になり、回路が安価になる。
A PLL circuit according to claim 6 is a circuit for outputting an output signal synchronized with an input signal, and outputs the phase difference detection circuit according to any one of
In this circuit, the phase difference between two signals can be obtained by arithmetic calculation. Therefore, a hardware configuration such as a zero-cross detector is not necessary, and the circuit becomes inexpensive.
請求項7に記載のPLL回路は、入力信号と同期した出力信号を出力するための回路であって、請求項3又は4に記載の位相差検出回路と、位相差を用いて出力信号を生成する出力信号生成ユニットと、位相差がゼロになるように内部基準信号を変更する制御ユニットとを備えている。制御ユニットは、位相差に基づいて、2本の基準波形テーブルの周波数を変更する。
この回路では、算術計算によって2つの信号の位相差を求めることができる。したがって、ゼロクロス検出器等のハード構成が不要になり、回路が安価になる。
A PLL circuit according to claim 7 is a circuit for outputting an output signal synchronized with an input signal, and generates an output signal using the phase difference detection circuit according to
In this circuit, the phase difference between two signals can be obtained by arithmetic calculation. Therefore, a hardware configuration such as a zero-cross detector is not necessary, and the circuit becomes inexpensive.
請求項8に記載のPLL回路は、請求項7において、アナログ信号としての入力信号をディジタル信号としての検出信号に変換するA/D変換ユニットをさらに備えている。制御ユニットは、AD変換要求としてキャリア周期をA/D変換ユニットに送出し、キャリア周期を制御することで2本の基準波形テーブルの周波数を変更する。 According to an eighth aspect of the present invention, the PLL circuit according to the seventh aspect further includes an A / D conversion unit that converts an input signal as an analog signal into a detection signal as a digital signal. The control unit sends the carrier period to the A / D conversion unit as an AD conversion request, and changes the frequencies of the two reference waveform tables by controlling the carrier period.
請求項9に記載の位相差検出方法は、検出信号と内部基準信号との位相差を検出するための方法であって、以下のステップを備えている。
◎内部基準信号を用いて検出信号をd−q軸変換することで、瞬時値有効分dと瞬時値無効分qとを算出するd−q軸変換ステップ
◎瞬時値有効分dを単位周期全加算することで有効分Dを出力して、瞬時値無効分qを単位周期全加算することで無効分Qを出力する単位周期全加算ステップ
◎有効分Dと無効分Qを用いて位相差を算出する位相差算出ステップ
この方法では、算術計算によって2つの信号の位相差を求めることができる。したがって、ゼロクロス検出器等のハード構成が不要になり、回路が安価になる。
A phase difference detection method according to a ninth aspect is a method for detecting a phase difference between a detection signal and an internal reference signal, and includes the following steps.
◎ Dq axis conversion step to calculate instantaneous value effective part d and instantaneous value invalid part q by converting dq axis of detection signal using internal reference signal ◎ Instantaneous value effective part d A unit period full addition step that outputs the effective part D by adding, and outputs the invalid part Q by adding the instantaneous value invalid part q to the unit period. ◎ The phase difference is calculated using the effective part D and the invalid part Q. Step of calculating phase difference In this method, the phase difference between two signals can be obtained by arithmetic calculation. Therefore, a hardware configuration such as a zero-cross detector is not necessary, and the circuit becomes inexpensive.
請求項10に記載の位相差検出方法では、請求項9において、単位周期全加算ステップでは、最初の単位周期経過後には、前回の有効分Dから最も古い瞬時値有効分dを減算するとともに新たな瞬時値有効分dを加算することで新たな有効分Dを算出し、前回の無効分Qから最も古い瞬時値無効分qを減算するとともに新たな瞬時値無効分qを加算することで新たな無効分Qを算出する。
この方法では、新たな瞬時値が得られるたびに有効分Dと無効分Qが更新されて、その結果、新たに位相差が算出される。そのため、従来に比べて短い単位で位相差が更新される。
In the phase difference detection method according to claim 10, in the unit cycle full addition step according to
In this method, every time a new instantaneous value is obtained, the effective component D and the invalid component Q are updated, and as a result, a new phase difference is calculated. For this reason, the phase difference is updated in a shorter unit than in the prior art.
請求項11に記載の位相差検出方法では、請求項9又は10において、d−q軸変換ステップでは、基準信号として90°の位相差がある2本の基準波形テーブルを用いており、2本の基準波形テーブルに検出信号の瞬時値を乗算して、瞬時値有効分dと瞬時値無効分qとを算出する。
In the phase difference detection method according to claim 11, in the dq axis conversion step according to
請求項12に記載の位相差検出方法では、請求項11において、2本の基準波形テーブルの波形はcosθとsinθであり、cosθと検出信号の瞬時値を乗算した結果が瞬時値有効分dであり、sinθと検出信号の瞬時値を乗算した結果が瞬時値無効成分qである。 In a phase difference detection method according to a twelfth aspect, in the eleventh aspect, the waveforms of the two reference waveform tables are cos θ and sin θ, and the result of multiplying cos θ by the instantaneous value of the detection signal is the instantaneous value effective component d. Yes, the result of multiplying sin θ by the instantaneous value of the detection signal is the instantaneous value invalid component q.
請求項13に記載の位相差検出プログラムは、請求項9〜12のいずれかに記載の位相差検出方法をコンピュータハードウェアに実行させる。 A phase difference detection program according to a thirteenth aspect causes a computer hardware to execute the phase difference detection method according to any one of the ninth to twelfth aspects.
本発明に係る構成では、ゼロクロスポイント検出用のハードを用いることなく、位相差を検出できたりPLL機能を実現できたりする。 In the configuration according to the present invention, the phase difference can be detected and the PLL function can be realized without using hardware for detecting the zero cross point.
図1に本発明の一実施例としてのPLL回路1の制御ブロック図を示す。PLL回路1は、系統電圧2からの電圧が入力され、図示しないインバータのPWM発生回路等にキャリア周期を出力するものであり、さらに出力信号を入力信号に同期させる機能を有している。
FIG. 1 shows a control block diagram of a
PLL回路1は、PWM発生回路(図示せず)等ととともにPCS(Power Conditioner system)の一部を構成している。
なお、PLL回路1は、コンピュータのCPUやRAM,ROM等のメモリで実現されており、より具体的には、ワンチップマイコンで実現されている。また、別の表現では、PLL回路1は、プログラムやデータによって主な機能が実現されているとも言える。
The
Note that the
PLL回路1は、AD変換器4と、d−q軸変換ユニット5と、1周期全加算ユニット6と、位相差算出ユニット7と、クロック発生器8と、分周器9とから構成されている。
The
AD変換器4は、分周器9からのAD変換要求(後述)に応じて系統電圧をAD変換する。言い換えると、AD変換器4は、AD変換要求が入力されるタイミングで瞬時値V_ADを出力する。なお、AD変換器4の前段にはオペアンプ(図示せず)が配置されている。
The AD converter 4 AD converts the system voltage in response to an AD conversion request (described later) from the
d−q軸変換ユニット5は、瞬時値V_ADをd−q軸変換して、瞬時値有効分V_dと瞬時値無効分V_qを出力する。両者を求める式は以下の通りである。
d(有効分:瞬時値)=系統電圧瞬時値(AD値)×内部基準(cosθ)
q(無効分:瞬時値)=系統電圧瞬時値(AD値)×内部基準(sinθ)
内部基準(cosθ)及び内部基準(sinθ)は、PLL回路1の内部のメモリに保持された2本の正弦波による基準波形テーブルであり、単相交流をdq変換するための擬似的な直交座標系に相当する。
The dq
d (effective part: instantaneous value) = system voltage instantaneous value (AD value) × internal reference (cos θ)
q (invalid component: instantaneous value) = system voltage instantaneous value (AD value) × internal reference (sin θ)
The internal reference (cos θ) and the internal reference (sin θ) are reference waveform tables based on two sine waves held in the internal memory of the
ここでdq変換について一般的な説明をする。dq変換とは、代数幾何学における直交座標系を回転座標系への変換を行う手法である。三相交流の場合は、最初にαβ変換(三相二相変換)によって直交座標系への変換を行い、Vα、Vβを求める。次に、Vα、Vβをdq変換してVd(有効分)とVq(無効分)を得る。ただし、単相交流の場合は、αβ変換に相当する構成がないため、そのままdq変換を適用することができない。
そこで、d−q軸変換ユニット5において、単相交流をdq変換するための擬似的な直交座標系として、内部基準波形テーブルのcosθ及びsinθが用意されている。
Here, a general description of dq conversion will be given. The dq conversion is a technique for converting an orthogonal coordinate system in algebraic geometry into a rotating coordinate system. In the case of three-phase alternating current, first, conversion to an orthogonal coordinate system is performed by αβ conversion (three-phase two-phase conversion) to obtain Vα and Vβ. Next, Vα and Vβ are dq converted to obtain Vd (effective part) and Vq (ineffective part). However, in the case of single-phase alternating current, since there is no configuration corresponding to αβ conversion, dq conversion cannot be applied as it is.
Therefore, in the dq
1周期全加算ユニット6は、瞬時値有効分V_dと瞬時値無効分V_qをそれぞれ1周期を全加算して、有効分全加算値V_dトータルと無効分全加算値V_qトータルを出力する。両者を求める式は以下の通りである。
D(有効分:スカラー量)=Σd(1周期全加算)
Q(無効分:スカラー量)=Σq(1周期全加算)
The one-cycle full addition unit 6 fully adds one cycle each of the instantaneous value effective part V_d and the instantaneous value invalid part V_q, and outputs the effective part full addition value V_d total and the invalid part full addition value V_q total . The formula for obtaining both is as follows.
D (effective part: scalar quantity) = Σd (full addition for one period)
Q (invalid part: scalar quantity) = Σq (1 period full addition)
なお、1周期全加算ユニット6は、最初の1周期経過後には、前回の有効分Dから最も古い瞬時値有効分dを減算するとともに新たな瞬時値有効分dを加算することで、有効分Dを更新しする。さらに、1周期全加算ユニット6は、最初の1周期経過後には、前回の無効分Qから最も古い瞬時値無効分qを減算するとともに新たな瞬時値無効分qを加算することで、無効分Qを更新する。言い換えると、1周期全加算ユニット6は、新たな瞬時値有効分V_dと瞬時値無効分V_qが入力される毎に、最新の有効分全加算値V_dトータルと無効分全加算値V_qトータルを算出する。 The one-period full addition unit 6 subtracts the oldest instantaneous value effective part d from the previous effective part D and adds a new instantaneous value effective part d after the first one period has elapsed, thereby obtaining the effective part. Update D. Further, the one-period full addition unit 6 subtracts the oldest instantaneous value invalid part q from the previous invalid part Q and adds a new instantaneous value invalid part q after the first one period has elapsed, thereby obtaining an invalid part. Update Q. In other words, the one period full adder unit 6, each time a new instantaneous value active component V_d and the instantaneous value reactive component V_q is inputted, calculates the latest effective amount total sum value V_d total and reactive component all sum value V_q Total To do.
図2〜図4に、各位相差における内部dq変換のイメージ図を示す。図2は検出信号が内部基準信号に対して10°遅れの場合であり、全加算Dの値が2884645であり、全加算Qの値が508582であり、算出された位相差は9.998868°である。
図3は検出信号が内部基準信号に対して10°進みの場合であり、全加算Dの値が2884645であり、全加算Qの値が−578020であり、算出された位相差は−10.0015°である。図4は両信号が同相の場合であり、全加算Dの値が2929132であり、全加算Qの値が−68であり、算出された位相差は−0.00133°である。
2 to 4 show image diagrams of internal dq conversion at each phase difference. FIG. 2 shows a case where the detection signal is delayed by 10 ° with respect to the internal reference signal, the value of the full addition D is 2884645, the value of the full addition Q is 508582, and the calculated phase difference is 9.998868 °. It is.
FIG. 3 shows a case where the detection signal advances by 10 ° with respect to the internal reference signal, the value of the full addition D is 2884645, the value of the full addition Q is −578020, and the calculated phase difference is −10. 0015 °. FIG. 4 shows a case where both signals are in phase, the value of the full addition D is 2929132, the value of the full addition Q is −68, and the calculated phase difference is −0.00133 °.
位相差算出ユニット7は、有効分全加算値V_dトータルと無効分全加算値V_qトータルから入力信号と内部基準信号との位相差を算出する。位相差を求める式は以下の通りである。
phase error(位相差)=tan-1(V_qトータル/V_dトータル)
Phase difference calculation unit 7 calculates the phase difference between the input signal and the internal reference signal from the active component total sum value V_d total and reactive component all sum value V_q total. The equation for obtaining the phase difference is as follows.
phase error = tan -1 (V_q total / V_d total )
クロック発生器8は、位相差に基づいて、クロック信号Nf0を発生する。つまり、クロック発生器8は位相差をクロック変換する。
分周器9は、クロック信号Nf0の周波数を1/N倍してキャリア周期を発生する。キャリア周期は、AD変換要求としてAD変換器4に送出される。また、分周器9は、キャリア周期を出力信号として図示しないPWM発生回路に出力する。
The
The
ここで、本発明に係るPLL回路1が採用されたPCSはDDC(Direct Digital Control)制御で構成されており、DDC制御は全同期方式を採用している。そのため、図5に示すように、系統周波数に追従してキャリア周波数も変化する。これは、系統1周期内のパルス数を固定するためである。具体的には、1周期のパルス数は、50Hz地域で170個であり、60Hz地域で140個である。また、図5における各谷点でA/D変換要求を行うことになる。具体的には、A/D変換要求は、コンピュータに対する割り込み要求として実現されている。以上より、PLL回路1においてA/D交換要求のタイミングを制御することで、内部基準波形テーブルの周波数を変更する。そして、周波数が変更されると、位相も変更される。以上より、内部基準波形テーブルを系統電圧に同期させることになる。
Here, the PCS in which the
図6に、PLL回路1の応答特性(ステップ応答の能力)を示す。図において横軸がサイクル数(1メモリが2サイクル)であり、縦軸が位相差とインバータ周波数になっている。ステップ変動条件として、初期位相差は179°であり、系統電圧の周波数が60Hz、初期の内部基準周波数が55Hzであった。
結果は、図から明らかなように、4サイクル経過すると位相差は0°に収束し、さらにインバータ周波数は60Hzに収束した。
以上より、本発明に係るPLL回路では、従来方式と同等又はそれ以上の性能が得られている。
なお、上記実施形態では、位相差検出回路やそれを含むPLL回路が実現されているが、図1の回路ブロック全体は、A/D変換要求を受けてディジタル信号を出力するAD変換回路としても機能している。
FIG. 6 shows the response characteristics (step response capability) of the
As is apparent from the figure, the phase difference converged to 0 ° after 4 cycles, and the inverter frequency converged to 60 Hz.
As described above, in the PLL circuit according to the present invention, the performance equal to or higher than that of the conventional method is obtained.
In the above embodiment, the phase difference detection circuit and the PLL circuit including the phase difference detection circuit are realized. However, the entire circuit block of FIG. 1 may be an AD conversion circuit that receives an A / D conversion request and outputs a digital signal. It is functioning.
(本発明の効果)
(1)本発明では、算術計算によって2つの信号の位相差を求めることができる。したがって、ゼロクロス検出器等のハード構成が不要になり、回路が安価になる。
(2)本発明では、フルディジタルの構成にすることで、マイコンによるプログラム制御によって位相差検出及びPLL機能を実現している。したがって、装置の構成が簡単であり、安価になっている。
(3)本発明では、最初の1周期経過後には、新たな瞬時値が得られるたびに有効分Dと無効分Qが更新されて、その結果、新たに位相差が算出される。つまり、従来に比べて、短い単位で位相差が更新される。このため、新たな瞬時値毎に制御を行っていることになり、制御タイミングが大変に短い。そのため、目標値に収束するまでのサイクル数が短くなる。従来であれば、位相差算出を1サイクル毎に行っており、つまり1サイクルに1度のタイミングで制御を行っている。
(Effect of the present invention)
(1) In the present invention, the phase difference between two signals can be obtained by arithmetic calculation. Therefore, a hardware configuration such as a zero-cross detector is not necessary, and the circuit becomes inexpensive.
(2) In the present invention, the phase difference detection and the PLL function are realized by the program control by the microcomputer by adopting the full digital configuration. Therefore, the configuration of the apparatus is simple and inexpensive.
(3) In the present invention, after the first cycle, the effective component D and the invalid component Q are updated every time a new instantaneous value is obtained, and as a result, a new phase difference is calculated. That is, the phase difference is updated in a shorter unit than in the past. For this reason, control is performed for each new instantaneous value, and the control timing is very short. Therefore, the number of cycles until convergence to the target value is shortened. Conventionally, the phase difference is calculated every cycle, that is, the control is performed at a timing once per cycle.
(他の実施形態)
前記実施形態は本発明の一実施例にすぎず、本発明の趣旨を逸脱しない範囲で様々な変更が可能である。
前記実施形態では入力信号として系統電圧が用いられているが、本発明はこれに限定されない。例えば、発電機からの電圧であっても良い。
前記実施形態ではPI制御の操作量としてAD変換要求を用いているが、本発明はこれに限定されない。例えば、位相差から周波数fを求めて、それを分周してから周波数変換器に送出することで、周波数を直接制御しても良い。
(Other embodiments)
The above embodiment is merely an example of the present invention, and various modifications can be made without departing from the spirit of the present invention.
In the above embodiment, the system voltage is used as the input signal, but the present invention is not limited to this. For example, it may be a voltage from a generator.
Although the AD conversion request is used as the PI control operation amount in the embodiment, the present invention is not limited to this. For example, the frequency may be directly controlled by obtaining the frequency f from the phase difference, dividing the frequency f, and sending it to the frequency converter.
1 PLL回路
4 AD変換器
5 d−q軸変換ユニット
6 1周期全加算ユニット
7 位相差算出ユニット
8 クロック発生器
9 分周器
1 PLL circuit 4
Claims (13)
前記内部基準信号を用いて前記検出信号をd−q軸変換することで、瞬時値有効分dと瞬時値無効分qとを算出するd−q軸変換ユニットと、
前記瞬時値有効分dを単位周期全加算することで有効分Dを算出して、さらに前記瞬時値無効分qを単位周期全加算することで無効分Qを算出する単位周期全加算ユニットと、
前記有効分Dと前記無効分Qを用いて位相差を算出する位相差算出ユニットと、
を備えた位相差検出回路。 A phase difference detection circuit for detecting a phase difference between a detection signal and an internal reference signal,
A dq axis conversion unit for calculating an instantaneous value effective part d and an instantaneous value invalid part q by performing dq axis conversion of the detection signal using the internal reference signal;
A unit period full addition unit for calculating an effective part D by fully adding the instantaneous value effective part d to the unit period, and further calculating an invalid part Q by adding the instantaneous value invalid part q to the unit period;
A phase difference calculating unit for calculating a phase difference using the effective component D and the ineffective component Q;
A phase difference detection circuit.
請求項1〜5のいずれかに記載の位相差検出回路と、
前記位相差を用いて出力信号を生成する出力信号生成ユニットと、
前記位相差がゼロになるように前記内部基準信号を変更する制御ユニットと、
を備えたPLL回路。 A PLL circuit for outputting an output signal synchronized with an input signal,
The phase difference detection circuit according to any one of claims 1 to 5,
An output signal generation unit that generates an output signal using the phase difference; and
A control unit that changes the internal reference signal so that the phase difference becomes zero;
A PLL circuit comprising:
請求項3又は4に記載の位相差検出回路と、
前記位相差を用いて出力信号を生成する出力信号生成ユニットと、
前記位相差がゼロになるように前記内部基準信号を変更する制御ユニットとを備え、
前記制御ユニットは、前記位相差に基づいて、前記2本の基準波形テーブルの周波数を変更する、PLL回路。 A PLL circuit for outputting an output signal synchronized with an input signal,
The phase difference detection circuit according to claim 3 or 4,
An output signal generation unit that generates an output signal using the phase difference; and
A control unit that changes the internal reference signal so that the phase difference becomes zero,
The control unit is a PLL circuit that changes the frequency of the two reference waveform tables based on the phase difference.
前記制御ユニットは、AD変換要求としてキャリア周波数を前記A/D変換ユニットに送出し、前記キャリア周期を制御することで前記2本の基準波形テーブルの周波数を変更する、請求項7に記載のPLL回路。 An A / D conversion unit that converts the input signal as an analog signal into the detection signal as a digital signal;
The PLL according to claim 7, wherein the control unit sends a carrier frequency to the A / D conversion unit as an AD conversion request, and changes the frequency of the two reference waveform tables by controlling the carrier period. circuit.
前記内部基準信号を用いて前記検出信号をd−q軸変換することで、瞬時値有効分dと瞬時値無効分qとを算出するd−q軸変換ステップと、
前記瞬時値有効分dを単位周期全加算することで有効分Dを出力して、前記瞬時値無効分qを単位周期全加算することで無効分Qを出力する単位周期全加算ステップと、
前記有効分Dと前記無効分Qを用いて位相差を算出する位相差算出ステップと、
を備えた位相差検出方法。 A phase difference detection method for detecting a phase difference between a detection signal and an internal reference signal,
A dq axis conversion step of calculating an instantaneous value effective part d and an instantaneous value invalid part q by performing dq axis conversion of the detection signal using the internal reference signal;
A unit period full addition step of outputting an effective part D by fully adding the instantaneous value effective part d to the unit period and outputting an invalid part Q by adding the instantaneous value invalid part q to the unit period;
A phase difference calculating step of calculating a phase difference using the effective component D and the ineffective component Q;
A phase difference detection method comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007011293A JP2008177991A (en) | 2007-01-22 | 2007-01-22 | Phase difference detection circuit, pll circuit, phase difference detecting method and phase difference detection program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007011293A JP2008177991A (en) | 2007-01-22 | 2007-01-22 | Phase difference detection circuit, pll circuit, phase difference detecting method and phase difference detection program |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008177991A true JP2008177991A (en) | 2008-07-31 |
Family
ID=39704652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007011293A Pending JP2008177991A (en) | 2007-01-22 | 2007-01-22 | Phase difference detection circuit, pll circuit, phase difference detecting method and phase difference detection program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008177991A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012249368A (en) * | 2011-05-25 | 2012-12-13 | Sansha Electric Mfg Co Ltd | Power adjustment device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0235949B2 (en) * | 1980-12-23 | 1990-08-14 | Yokogawa Hyuuretsuto Patsukaado Kk | |
JPH0651004A (en) * | 1992-07-30 | 1994-02-25 | Hioki Ee Corp | Measuring device for constant of circuit element |
JPH10304572A (en) * | 1997-04-22 | 1998-11-13 | Hitachi Ltd | Solar light power generation system |
-
2007
- 2007-01-22 JP JP2007011293A patent/JP2008177991A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0235949B2 (en) * | 1980-12-23 | 1990-08-14 | Yokogawa Hyuuretsuto Patsukaado Kk | |
JPH0651004A (en) * | 1992-07-30 | 1994-02-25 | Hioki Ee Corp | Measuring device for constant of circuit element |
JPH10304572A (en) * | 1997-04-22 | 1998-11-13 | Hitachi Ltd | Solar light power generation system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012249368A (en) * | 2011-05-25 | 2012-12-13 | Sansha Electric Mfg Co Ltd | Power adjustment device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5500141B2 (en) | Power converter | |
WO2019061186A1 (en) | Pwm control signal synchronization method for inverter, inverter, and power grid system | |
JP2009171813A (en) | Parallel operation inverter device | |
JP2011055571A (en) | Semiconductor power conversion device | |
Ahmad et al. | A new simple structure PLL for both single and three phase applications | |
JP6431585B2 (en) | Phase synchronization method of phase synchronization circuit used in grid connection system | |
JP2004064515A (en) | Periodic signal controller and frequency detectior | |
JP2009038885A (en) | Signal extracting device and reactive power compensator containing the same | |
US9948209B2 (en) | Digital controller architecture for three-phase AC sources | |
JP2008177991A (en) | Phase difference detection circuit, pll circuit, phase difference detecting method and phase difference detection program | |
JP5742150B2 (en) | Synchronous control device for AC / DC converter | |
JP2007288981A (en) | Phase synchronization controlling method and phase synchronization controller of power converter | |
Valderrabano-Gonzalez et al. | Single phase angle tracking method for power switches gating synchronization | |
JP4971758B2 (en) | Power converter | |
WO2017143425A1 (en) | Methods and devices for time synchronized power measurement | |
US10063242B2 (en) | Phase-locked loop method for use in utility electricity parallel-connection system | |
JP6263990B2 (en) | Synchronous control circuit for AC / DC converter | |
JP2007244066A (en) | Voltage-type current control inverter | |
Ali et al. | Sensorless microcontroller-based zero-crossing detection system for AC signals using a rounding function | |
KR101764949B1 (en) | Apparatus for compensating phase error in inverter output voltage | |
KR100620760B1 (en) | Device of Detecting Phase of System Voltage Using Virtual Two Phase Voltage | |
JP2005003530A (en) | Phase detector | |
JP3624415B2 (en) | Phase synchronization method for inverter device | |
JP3420886B2 (en) | Reference signal generation circuit | |
JP3505626B2 (en) | Power converter and power converter controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091015 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091015 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111122 |