JP2008172243A - 原子層蒸着法を利用したp型ZnO半導体膜の製造方法及びその製造方法で製造されたZnO半導体膜を含む薄膜トランジスタ - Google Patents

原子層蒸着法を利用したp型ZnO半導体膜の製造方法及びその製造方法で製造されたZnO半導体膜を含む薄膜トランジスタ Download PDF

Info

Publication number
JP2008172243A
JP2008172243A JP2008002403A JP2008002403A JP2008172243A JP 2008172243 A JP2008172243 A JP 2008172243A JP 2008002403 A JP2008002403 A JP 2008002403A JP 2008002403 A JP2008002403 A JP 2008002403A JP 2008172243 A JP2008172243 A JP 2008172243A
Authority
JP
Japan
Prior art keywords
precursor
semiconductor film
substrate
chamber
zno
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008002403A
Other languages
English (en)
Other versions
JP4676991B2 (ja
Inventor
Sang Hee Park
サン ヒ パク
Chi Sun Hwang
チ スン ホヮン
Hye Yong Chu
ヘ ヨン チュ
Jeong Ik Lee
ジョン イク イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070057097A external-priority patent/KR100857461B1/ko
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JP2008172243A publication Critical patent/JP2008172243A/ja
Application granted granted Critical
Publication of JP4676991B2 publication Critical patent/JP4676991B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308Oxynitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/407Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45527Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/16Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】低温で簡単な工程で製造された優秀な特性を有する低価のp型ZnO半導体膜の製造方法を提供すること。
【解決手段】本発明のp型ZnO半導体膜の製造方法は、基板を準備し、チャンバー内に配置する段階と、チャンバー内に亜鉛前駆体と酸素前駆体を注入し、原子層蒸着法を利用した亜鉛前駆体と酸素前駆体間の表面化学反応を通じて基板上にZnO薄膜を形成する段階と、チャンバー内に亜鉛前駆体と窒素前駆体を注入し、亜鉛前駆体と窒素前駆体間の表面化学反応を用いてZnO薄膜上にドーピング層を形成する段階とを含む。半導体膜の製造方法を通じて形成された半導体膜を利用して、ガラス、Si、SUSなどの金属箔、プラスチック基板上に特性が優秀なp型の薄膜トランジスタを形成することができ、PN接合(junction)を利用したLEDなどの光電素子を具現することができる。
【選択図】図1

Description

本発明は、原子層蒸着法を利用したp型ZnO半導体膜の製造方法及びその製造方法で製造されたp型ZnO半導体膜を含む薄膜トランジスタに関し、より詳細には、酸素前駆体と亜鉛前駆体との表面化学反応を通じて形成されたZnO薄膜上に亜鉛前駆体と窒素前駆体との表面化学反応を通じて形成されたZn32膜又はZnO:N膜を含むp型ZnO半導体膜の製造方法及びその製造方法で製造されたp型ZnO半導体膜を含む薄膜トランジスタに関する。
ユビクォタス時代を生きているこの頃、ユーザーは、いつどこでも使用可能な電子素子を要求しており、そのような電子素子のうち薄膜トランジスタは、半導体だけでなくディスプレイ装置、RFID(radio frequency identification)、センサなどに広く使われている。最も広く使われる電子素子のうち薄膜トランジスタは、非晶質シリコンを用いて製造された非晶質シリコントランジスタと、ポリシリコンを利用したポリシリコントランジスタなどに区分することができ、近年、有機物質からなる有機半導体を利用した有機薄膜トランジスタが開発されている。
また、最近、バンドギャップが広い透明な酸化物半導体を利用した薄膜トランジスタの開発が関心を引いている。酸化物半導体の場合、主としてn型薄膜に対する研究が多く進行されているが、これは、p型酸化物の場合、安定性を確保することが容易でないからであると知られている。具体的に、p型の場合には、ホール移動経路が酸素の2pオービタルによりなされるが、一般的に酸化物の場合には、酸素オービタルが主に偏在していて、有効なホール質量(effective hall mass)が相対的に大きいため、ホール移動度が低く、VBM(valence band minimum)が非常に深くいため、ホールドーピングが難しいものと知られている。
現在まで知られたp型酸化物薄膜としては、ZnOにN(窒素)又はP(リン)などがドーピングされたり、LnCuOCh(Ln:ランタニド、Ch:カルコゲン)などが挙げられる。LnCuOChの場合には、透明性が劣る短所を有しており、ZnOに窒素又はリンがドーピングされた場合には、再現性が劣り、移動度特性が低くなるという短所がある。また、現在公開されたZnO系列のp型酸化物半導体を製造するためには、サファイアなどの単結晶基板上に500℃以上の高温でプラズマインハンスド有機金属蒸気エピタクシー蒸着法(MOVPED)又はプラズマレーザー蒸着法(PLD:plasma laser deposition)を用いて蒸着しなければならないが、500℃以上の高温でMOVPED又はPLDでp型酸化物半導体を製造する場合には、ZnO薄膜自体に形成された酸素間隙(vacancy)又は剰余亜鉛イオンにより欠陥が発生することができる。また、MOVPED又はPLDでp型酸化物半導体を製造する場合には、ドーパントの活性化のために蒸着工程以後に高温で熱処理をする過程を行わなければならないので、大面積化実現が容易でないだけでなく、製造コストが上昇し、ユビクォタス時代に符合する低価のトランジスタの製造が容易でない。
Appl.Phys.Lett.,83,pp.1128,2003 Appl.Phys.Lett.,87,pp.213103,2005
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、低温で簡単な工程で製造された優秀な特性を有する低価のp型ZnO半導体膜の製造方法を提供することにある。
また、本発明の他の目的は、ZnO半導体膜自体に形成された酸素間隙(vacancy)又は剰余亜鉛イオンにより酸化物半導体に欠陥が発生することを低減することができるp型ZnO半導体膜の製造方法を提供することにある。
本発明のさらに他の目的は、低温で前駆体間の表面化学反応を利用することによって、単結晶基板でない他の基板に使用可能なp型ZnO半導体膜の製造方法を提供することにある。
本発明のさらに他の目的は、p型半導体膜の製造方法で製造されたp型半導体膜を含む薄膜トランジスタを提供することにある。
上記目的を達成するために、本発明の一側面によれば、電子素子用p型ZnO半導体膜の製造方法は、基板を準備し、チャンバー内に配置する段階と、前記チャンバー内に亜鉛前駆体と酸素前駆体を注入し、原子層蒸着法を用いて前記亜鉛前駆体と前記酸素前駆体間の表面化学反応を通じて前記基板上にZnO薄膜を形成する段階と、前記チャンバー内に亜鉛前駆体と窒素前駆体を注入し、前記亜鉛前駆体と前記窒素前駆体間の表面化学反応を用いて前記ZnO薄膜上にドーピング層を形成する段階とを含む。
好ましくは、前記ZnO薄膜を形成する段階は、a1)前記基板上に吸着されるように亜鉛前駆体を注入する段階と、a2)前記チャンバー内に不活性気体を注入し、前記基板に吸着されない剰余の亜鉛前駆体を除去する段階と、a3)前記基板に吸着された前記亜鉛前駆体と反応してZnO薄膜を形成するように前記チャンバー内に酸素前駆体を注入する段階と、a4)前記チャンバー内に不活性気体を注入し、前記亜鉛前駆体と反応しない酸素前駆体を除去する段階と、a5)前記a1)乃至a4)段階を複数回反復する段階と、を含む。また、p型ZnO半導体膜の製造方法は、前記a5)段階を3〜20回反復する。
前記ZnO薄膜上にドーピング層を形成する段階は、b1)前記ZnO薄膜が形成された前記基板上に亜鉛前駆体を注入し、前記ZnO薄膜上に吸着させる段階と、b2)前記チャンバー内に不活性気体を注入し、前記基板に吸着されない剰余の亜鉛前駆体を除去する段階と、b3)前記チャンバー内に窒素前駆体を注入し、前記ZnO薄膜上に吸着された亜鉛前駆体と一緒にZn32ドーピング層を形成する段階と、b4)前記チャンバー内に不活性気体を注入し、前記亜鉛前駆体と反応しない残余の窒素前駆体を除去する段階と、b5)前記b1)乃至b4)段階を1乃至10回反復する段階とを含む。
p型ZnO半導体膜の製造方法は、前記ZnO薄膜と前記Zn32ドーピング層の厚さが10〜100nmになるまで前記a1)〜a5)段階及び前記b1)〜b5)段階を反復する。
本発明の他の側面によれば、c1)基板を準備し、チャンバー内に配置する段階と、c2)前記チャンバー内に亜鉛前駆体を注入し、前記基板上に吸着させる段階と、c3)前記チャンバー内に不活性気体を注入し、前記基板に吸着されない剰余の亜鉛前駆体を除去する段階と、c4)前記チャンバー内に酸素前駆体と窒素前駆体を同時に注入し、前記基板上に吸着された亜鉛前駆体との表面化学反応を用いて窒素がドーピングされたZnO:N膜を形成する段階とを含む。
p型ZnO半導体膜の製造方法は、前記c2)〜c4)段階の回数は、所望の厚さによって異なり、希望厚さを与えられた温度で、成長速度で除した回数分だけ反復すれば、希望厚さを成長することができる。具体的に、ZnO薄膜と前記ZnO:N膜の厚さが10〜100nmになるまで前記c2)〜c4)段階を複数回反復することが好ましい。
前記亜鉛前駆体は、ジエチルジンク又はジメチルジンクである。前記酸素前駆体は、水、オゾン、酸素、水プラズマ又は酸素プラズマのうち1つである。前記窒素前駆体は、アンモニア、窒素、窒素プラズマ、アンモニアプラズマ、又は二窒化酸素、二酸化窒素プラズマのうち1つである。前記原子層蒸着法は、トレブリングウェーブリアクター型、リモートプラズマ原子層蒸着法及びダイレクトプラズマ原子層蒸着法のうち1つである。前記基板は、ガラス、金属箔、Si又はプラスチックのうち1つである。
本発明のさらに他の側面によれば、本薄膜トランジスタは、基板上に形成されるゲート電極と、請求項1乃至7のいずれかに記載の方法を用いて製造され、前記ゲート電極の上部又は下部に形成されるp型ZnO半導体膜と、前記p型ZnO半導体膜と電気的に接触するソース/ドレイン電極と、前記ゲート電極と前記p型ZnO半導体膜との間に形成されるゲート絶縁膜とを含む。
好ましくは、前記ゲート電極、ソース電極及びドレイン電極は、ITO、IZO、ZnO:AL、ZnO:Ga、NiO、Ag、Au、Al、Al/Nd、Cr、Al/Cr/Al、Ni、及びMoのうち少なくとも1つを用いて単一層又は多重層で形成される。前記ゲート絶縁膜は、単一層又は多重層構造の無機絶縁膜層、単一層又は多重層構造の有機絶縁膜層、又は有機/無機ハイブリッド層のうち1つで形成される。前記無機絶縁膜層は、SiNx、AlON、TiO2、AlOx、TaOx、HfOx、SiON、及びSiOxのうち1つを利用する。
本発明によれば、原子層蒸着法によりp型のZnO半導体膜を形成することによって、p型ZnO半導体膜を含む薄膜トランジスタを大面積のガラス基板及びプラスチック基板に形成することができると共に、製造時に高温の後処理工程を行わなくても、優秀な特性の半導体薄膜を形成することができる。
また、前述のように製造されたp型ZnO半導体膜を使用して多様な構造のトランジスタアレイに利用することができ、透明ディスプレイ、フレキシブルディスプレイ、RFID、センサ、その他IC集積回路の構成に適用することができる。
以下、図面を参照して本発明の実施形態について説明する。
図1は、本発明の一実施例に係るp型ZnO半導体膜の製造方法を説明ための工程図で、図2は、図1の製造方法によって製造されたp型ZnO半導体膜の側断面図である。
図1を参照すれば、本発明によるp型ZnO半導体膜を製造するためには、まず、原子層蒸着装備のチャンバー内に基板を配置する(S101)。チャンバーは、40〜350℃に維持され、チャンバー内に配置される基板上には、電極及び絶縁膜などが積層されている。
本発明で使われる原子層蒸着法(ALD:atomic layer deposition)は、一般的に、基板の表面と化学的な結合を用いて分子を表面に化学吸着させた後、吸着された前駆体を、表面化学反応を通じて次の前駆体と置換、燃焼、水素化(protonation)などの反応をさせて吸着と置換を交互に進行(サイクルを反復)するので、超微細層間(layer−by−layer)蒸着が可能であり、酸化物を最大限薄く積層することができる特徴がある蒸着方法である。半導体膜を形成するために利用される原子層蒸着法は、大きくトレブリングウェーブリアクター型蒸着法(Traveling wave reactor type)とプラズマインハンスド原子層蒸着法(Plasma−enhanced atomic layer deposition)とに分けられる。これらのうちプラズマインハンスド原子層蒸着法は、プラズマ発生装置によってリモートプラズマ原子層蒸着法(Remote plasma atomic layer deposition−down stream plasma ALD)と、ダイレクトプラズマ原子層蒸着法(Direct plasma atomic layer deposition)とにさらに分けられる。本発明は、原子層蒸着法の種類に影響を受けないので、前述した全ての原子層蒸着法を利用することができる。
チャンバー内に基板を配置した次の段階では、チャンバー内に亜鉛前駆体を注入する(S102)。チャンバー内に亜鉛前駆体を注入すれば、注入された亜鉛前駆体が基板の表面に吸着される。亜鉛(Zinc:ジンク)前駆体としては、ジエチルジンク及びジメチルジンクなどを使用することができ、本実施例では、これらの亜鉛前駆体のうちいずれを使用してもよい。
亜鉛前駆体が注入されて、基板上に亜鉛前駆体が吸着された後に、チャンバー内に不活性気体を注入し(S103)、基板に吸着されない亜鉛前駆体を除去する。不活性気体としては、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドンなどが使われるが、本実施例では、アルゴン不活性気体を注入することによって、亜鉛前駆体反応物のうち基板表面に吸着されない亜鉛前駆体分子を除去する。
基板表面に吸着されない亜鉛前駆体が全て除去された後に、チャンバー内に酸素前駆体を注入する(S104)。酸素前駆体としては、水、酸素、オゾン、酸素プラズマ、水プラズマなどを使用する。本実施例では、チャンバー内に酸素ガスを注入すると同時に、RFパワーを印加して酸素プラズマを発生させてこれを酸素前駆体として使用する。生成された酸素プラズマが基板に吸着された亜鉛前駆体と表面化学反応を起こしながら、ZnO(又はZnO中間体)薄膜を形成する。
基板上にZnO薄膜が形成された後に、基板に吸着されない酸素前駆体を除去するために不活性気体を注入する(S105)。不活性気体としては、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドンなどが使われるが、本実施例では、アルゴン不活性気体を注入する。注入された不活性気体により、亜鉛前駆体と反応しない剰余の酸素前駆体及びこれを含む揮発性反応生成物が除去される。
段階S102乃至S105を行うと、原子層蒸着法を利用したZnO薄膜が形成されるが、基板に吸着されない剰余亜鉛又は薄膜内に酸素欠陥がない高品位のZnO薄膜を獲得するために、段階S102からS105段階を複数回反復しなければならない。段階S102から段階S105は、3〜20回範囲で反復する。
反復回数範囲でユーザーの希望する回数だけZnO薄膜形成が完了すれば、チャンバー内に亜鉛前駆体を注入する(S106)。注入された亜鉛前駆体は、表面化学反応によりZnO薄膜が形成された基板上に吸着される。段階S102と同様に、亜鉛前駆体は、ジエチルジンク及びジメチルジンクなどを使用する。基板上に形成されたZnO薄膜上に前記注入された亜鉛前駆体が吸着された後に、チャンバー内に不活性気体を注入し(S107)、基板に吸着されない亜鉛前駆体を除去する。不活性気体としては、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドンなどが使われるが、本実施例では、アルゴン不活性気体を注入することによって、亜鉛前駆体反応物のうちZnO半導体膜表面に吸着されない亜鉛前駆体分子が全て除去される。
次の段階では、チャンバー内に窒素前駆体を注入する(S108)。この時、窒素前駆体としては、アンモニア、アンモニアプラズマなどを使用し、本実施例では、チャンバー内にアンモニアガスを注入すると同時に、RFパワーを印加してアンモニアプラズマを発生させてこれを窒素前駆体として利用する。生成されたアンモニアプラズマが、ZnO薄膜が形成された基板上に吸着された亜鉛前駆体と表面化学反応を起こしながら、Zn32膜を形成する。
ZnO薄膜上にZn32膜が形成された後に、基板に吸着されない窒素前駆体を除去するために不活性気体を注入する(S109)。不活性気体としては、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドンなどが使われるが、本実施例では、アルゴン不活性気体を注入する。これにより、亜鉛前駆体と反応しない剰余窒素前駆体、これを含む揮発性反応生成物及び余分の反応副産物が全て除去される。
Zn32膜を形成する段階S106乃至S109もやはりZnO薄膜を形成する工程と同様に、所定回数反復する。Zn32膜の形成工程は、工程温度によってその回数が異なり、1〜10回程度で段階S106〜S109を反復して行うことが好ましい。これは、チャンバー内の構造、圧力によって異なることができるので、ZnO薄膜形成回数(段階S102〜S105の反復回数)とZn32膜の形成回数(段階S106〜S109の反復回数)の比は、チャンバーの構造、工程圧力などによって、そしてドーピングしようとする窒素前駆体の量によっていくらでも調整可能である。
原子層蒸着法を用いて前述した工程順序によって製造されたp型ZnO半導体膜、すなわち、Zn32膜とZnO薄膜が交互に形成されたp型ZnO半導体膜は、段階S102乃至S109の全体サイクルを何回実施するかによって蒸着厚さが異なる。全体サイクルは、ユーザーの希望する積層厚さによって反復して行い、p型ZnO半導体膜の厚さは10〜100nmにする。例えば、工程温度が150℃である場合には、ZnO薄膜の成長回数を5回、そしてZn32膜の成長回数を1回進行する工程を50回進行して45nm厚さのp型ZnO半導体膜を確保する。この時、1つのサイクルによる蒸着時間は、各段階別に注入される前駆体の注入量がどれぐらいであるかによって異なる。また、前駆体の注入量は、基板の大きさに左右される量である。酸素前駆体としてオゾンを使用してZnO薄膜を形成する時には、原子層蒸着装置の工程温度を100〜300℃に維持することが最も好ましく、酸素プラズマを使用してZnO薄膜を形成する場合には、工程温度を40〜300℃まで維持することが可能なので、酸素前駆体の種類及び基板の種類によって原子層蒸着装置内の温度を適宜調節することができる。
図2は、図1の段階S101から段階S109を反復して行って形成されたp型ZnO半導体膜を示す側断面図である。これらの段階を用いて製造されたp型ZnO半導体膜は、ZnO薄膜1とZn32膜2が交互に積層されている構造で、本実施例では、ZnO薄膜1が6層積層されており、ZnO薄膜1の間にZn32膜2が各々積層されている。ZnO薄膜1は、図1に示された段階S102乃至段階S105を数回反復して形成したものであり、Zn32膜2は、段階S106乃至S109段階を数回反復して形成したものである。
図3は、本発明の他の実施例に係るp型ZnO半導体膜の製造方法を説明するための工程図である。図3を参照すれば、本発明によれば、p型ZnO半導体膜を形成するために、まず、原子層蒸着装備のチャンバー内に基板を配置する(S301)。前記チャンバーは、40〜350℃に維持され、チャンバー内に配置される基板上に、電極及び絶縁膜などが積層されている。
チャンバー内に基板を配置した次の段階では、チャンバー内に亜鉛前駆体を注入する(S302)。チャンバー内に亜鉛前駆体を注入すれば、注入された亜鉛前駆体が基板の表面に吸着される。亜鉛(Zn)前駆体としては、ジエチルジンク及びジメチルジンクなどを使用することができ、本実施例では、これらのジンク前駆体のうちいずれのものを使用してもよい。亜鉛前駆体を注入する時は、チャンバー内にアルゴンのような運搬気体(Carrier Gas)と一緒に注入したり、単独で亜鉛前駆体蒸気を注入することができる。
亜鉛前駆体が注入されて、基板上に亜鉛前駆体が吸着された後に、チャンバー内に基板に吸着されない亜鉛前駆体を除去するために不活性気体を注入する(S303)。不活性気体としては、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドンなどが使われるが、本実施例では、アルゴン不活性気体を注入することによって、亜鉛前駆体反応物のうち基板表面に吸着されない亜鉛前駆体分子が全て除去される。
次の段階では、チャンバー内に酸素前駆体と窒素前駆体を同時に注入する(S304)。この時、酸素前駆体としては、水、酸素、オゾン、酸素プラズマ、水プラズマなどを使用し、窒素前駆体としては、窒素、アンモニア、窒素プラズマ、アンモニアプラズマ、二窒化酸素(N2O)、二酸化窒素プラズマなどを使用する。具体的に、酸素ガスとアンモニアガス又は酸素ガスと窒素ガスを同時に注入しながらRFパワーを印加して酸素プラズマとアンモニアプラズマ、又は酸素プラズマと窒素プラズマを同時に発生させて、これらを酸素前駆体と窒素前駆体として利用する。形成された酸素プラズマとアンモニアプラズマ、又は酸素プラズマと窒素プラズマが基板に吸着された亜鉛前駆体と表面化学反応を起こしながらZnO:N膜を形成する。
次の段階では、基板に吸着されない酸素前駆体及び窒素前駆体を除去するために不活性気体を注入する(S305)。不活性気体としては、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドンなどが使われるが、本実施例では、アルゴン不活性気体を注入する。これにより、亜鉛前駆体と反応しない剰余酸素前駆体及び窒素前駆体、及びこれを含む揮発性反応生成物を全て除去することができる。
段階S302乃至段階S305を行うと、原子層蒸着法を利用したp型ZnO半導体膜が形成されるが、基板に吸着されない剰余亜鉛又は薄膜内に酸素欠陥がない高品位のp型ZnO半導体膜を獲得するために、段階S302から段階S305を複数回反復する。段階S302から段階S305は、窒素がドーピングされたp型ZnO半導体膜の厚さが10〜100nmになるように複数回反復する。
前述した実施例において窒素がドーピングされたp型のZnO半導体膜を形成する場合には、薄膜蒸着の再現性はもちろん、周囲環境に安定したp型ZnOが生成されるので、n型の半導体膜に転換されることを防止することができる。これは、原子層蒸着法を用いてZnO半導体膜蒸着時酸素欠乏による欠陥又は剰余亜鉛イオンによる欠陥を最小化することによって、酸素、水、その他の水素などの影響を最小化することができる。
図4A乃至図4Dは、本発明によって製造されたp型ZnO半導体膜を含む薄膜トランジスタの構造図である。図4Aは、半導体膜の下部にゲート電極、ソース及びドレイン電極が形成されている下部ゲート構造のインバティドプランナー型(inverted planar type)の薄膜トランジスタの構造図で、本発明による薄膜トランジスタは、基板41上に形成されたゲート電極42と、ゲート絶縁膜43と、ソース及びドレイン電極44と、半導体膜45とを含んでいる。半導体膜45は、図1及び図3の製造方法を通じて製造されたp型ZnO半導体膜で薄膜を構成する前駆体(亜鉛前駆体及び酸素前駆体又は窒素前駆体)間の表面化学反応を用いて形成される。
ゲート電極42は、ITO、IZO、ZnO:Al、ZnO:Gaなどのような透明酸化物電極を使用したり、ITO/Ag/ITO、Mo、Ag、Au、Al、Al/Nd、Cr、Al/Cr/Al、Ni、Moなど抵抗が低い多様な金属を使用する。ゲート絶縁膜43は、SiNx、AlON、TiO2、AlOx、TaOx、HfOx、SiON、SiOxなどのような無機物質からなる単一層無機絶縁膜又は多重層無機絶縁膜、有機物質からなる単一層有機絶縁膜又は多重層有機絶縁膜、有機物質及び無機物質からなる有機/無機ハイブリッド絶縁膜を使用する。
前述のような物質からなるゲート絶縁膜43を使用する時には、絶縁膜エッチング工程に適合するように絶縁膜とエッチング選択比を有する金属を使用することが好ましい。また、上記のようなゲート絶縁膜43のうち二重構造の絶縁膜を形成する場合には、酸化物無機絶縁膜がZnO半導体膜と界面を有するように積層することが好ましい。このように有機/無機二重構造で絶縁膜を形成する場合には、可撓性のトランジスタアレイの形成時に、曲げにより引き起こされるストレスを解消することができ、絶縁膜の工程温度を低減することによってプラスチック基板の使用を容易にする。
ソース電極及びドレイン電極44は、ZnOと仕事関数が類似なITO、IZO、ZnO:Al(Ga)、NiOなどの透明酸化物電極を使用したり、Al、Cr、Au、Ag、Ti、Moなどの金属を使用することができる。また、ソース及びドレイン電極44を形成する時は、金属と酸化物電極の二層構造で形成することができる。
図4Bは、半導体膜の上部領域にソース及びドレイン電極、ゲート絶縁膜、及びゲート電極が形成された上部ゲート構造のプランナー型(planar type)の薄膜トランジスタの構造図である。図4Cは、半導体膜の下部にソース及びドレイン電極が形成され、半導体膜の上部にゲート電極が形成された上部ゲート構造のスタガド型(staggered type)の薄膜トランジスタの構造図で、図4Dは、半導体膜の下部にゲート電極が形成され、半導体膜の上部にソース及びドレイン電極が形成された下部ゲート構造のインバティドスタガド型(inverted staggered type)の薄膜トランジスタの構造図である。以上、図1及び図3を参照して製造されたp型ZnO半導体膜は、全ての種類の薄膜トランジスタに使用することができる。図4B及び図4Dの構成要素のうち図4Aと同じ構成要素には、同じ参照番号を付けて具体的な説明を省略するので、各構成要素の材料及び構成形態に関する説明は、図4Aの説明を参照する。
また、本実施例では、p型ZnO半導体膜を含む薄膜トランジスタについて具体的に説明したが、本発明によって製造されたp型ZnO半導体膜とn型半導体膜の接合を用いて多様な形態の光電素子を製造することができ、本発明によるp型半導体を用いてCMOSを形成することができる。また、本発明に開示されたp型ZnOトランジスタをアレイで形成したアクティブマトリクスディスプレイを製造することができ、さらに、p型ZnOトランジスタを含むRFID、CMOS、リングオシレータ、インバータ、センサ、P−N接合素子などを製造することができる。
以上、好ましい実施例を例に取って本発明を詳細に説明したが、本発明は、上述した実施例に限定されるものではなく、様々な多様な形態に変形することができ、本発明の技術的思想内で当分野における通常の知識を有する者によって様々な多くの変形が可能であることは明白である。
本発明の一実施例に係るp型ZnO半導体膜の製造方法を説明ための工程図である。 図1の製造方法によって製造されたp型ZnO半導体膜の側断面図である。 本発明の他の実施例に係るp型ZnO半導体膜の製造方法を説明するための工程図である。 本発明によって製造されたp型ZnO半導体膜を含む薄膜トランジスタの構造図(その1)である。 本発明によって製造されたp型ZnO半導体膜を含む薄膜トランジスタの構造図(その2)である。 本発明によって製造されたp型ZnO半導体膜を含む薄膜トランジスタの構造図(その3)である。 本発明によって製造されたp型ZnO半導体膜を含む薄膜トランジスタの構造図(その4)である。
符号の説明
1 ZnO層
2 Zn32
41 基板
42 ゲート電極
43 ゲート絶縁膜
44 ソース及びドレイン電極
45 半導体膜

Claims (16)

  1. 基板を準備し、チャンバー内に配置する段階と、
    前記チャンバー内に亜鉛前駆体と酸素前駆体を注入し、原子層蒸着法を用いて前記亜鉛前駆体と前記酸素前駆体間の表面化学反応を通じて前記基板上にZnO薄膜を形成する段階と、
    前記チャンバー内に亜鉛前駆体と窒素前駆体を注入し、前記亜鉛前駆体と前記窒素前駆体間の表面化学反応を用いて前記ZnO薄膜上にドーピング層を形成する段階と
    を含むことを特徴とするp型ZnO半導体膜の製造方法。
  2. 前記ZnO薄膜を形成する段階は、
    a1)前記チャンバー内に亜鉛前駆体を注入し、前記基板上に吸着させる段階と、
    a2)前記チャンバー内に不活性気体を注入し、前記基板に吸着されない剰余の亜鉛前駆体を除去する段階と、
    a3)前記基板に吸着された前記亜鉛前駆体と反応してZnO薄膜が形成されるように前記チャンバー内に酸素前駆体を注入する段階と、
    a4)前記チャンバー内に不活性気体を注入し、前記亜鉛前駆体と反応しない前記酸素前駆体を除去する段階と、
    a5)前記a1)乃至a4)段階を複数回反復する段階と
    を含むことを特徴とする請求項1に記載のp型ZnO半導体膜の製造方法。
  3. 前記a5)段階を3〜20回反復することを特徴とする請求項2に記載のp型ZnO半導体膜の製造方法。
  4. 前記ZnO薄膜上にドーピング層を形成する段階は、
    b1)前記ZnO薄膜が形成された前記基板上に亜鉛前駆体を注入し、前記ZnO薄膜上に吸着させる段階と、
    b2)前記チャンバー内に不活性気体を注入し、前記基板に吸着されない剰余の亜鉛前駆体を除去する段階と、
    b3)前記チャンバー内に窒素前駆体を注入し、前記ZnO薄膜上に吸着された亜鉛前駆体と一緒にZn32ドーピング層を形成する段階と、
    b4)前記チャンバー内に不活性気体を注入し、前記亜鉛前駆体と反応しない残余の窒素前駆体を除去する段階と、
    b5)前記b1)乃至b4)段階を1乃至10回反復する段階と
    を含むことを特徴とする請求項2に記載のp型ZnO半導体膜の製造方法。
  5. 前記ZnO薄膜と前記Zn32ドーピング層の厚さが10〜100nmになるまで前記a1)〜a5)段階及び前記b1)〜b5)段階を反復して行うことを特徴とする請求項4に記載のp型ZnO半導体膜の製造方法。
  6. c1)基板を準備し、チャンバー内に配置する段階と、
    c2)前記チャンバー内に亜鉛前駆体を注入し、前記基板上に吸着させる段階と、
    c3)前記チャンバー内に不活性気体を注入し、前記基板に吸着されない剰余の亜鉛前駆体を除去する段階と、
    c4)前記チャンバー内に酸素前駆体と窒素前駆体を同時に注入し、前記基板上に吸着された亜鉛前駆体との表面化学反応を用いて窒素がドーピングされたZnO:N膜を形成する段階と
    を含むことを特徴とするp型ZnO半導体膜の製造方法。
  7. 前記窒素がドーピングされたZnO薄膜の厚さが10〜100nmになるように前記c2)〜c4)段階を複数回反復することを特徴とする請求項6に記載のp型ZnO半導体膜の製造方法。
  8. 前記亜鉛前駆体は、ジエチルジンク又はジメチルジンクであることを特徴とする請求項1又は6に記載のp型ZnO半導体膜の製造方法。
  9. 前記酸素前駆体は、水、オゾン、酸素、水プラズマ又は酸素プラズマのうち1つであることを特徴とする請求項1又は6に記載のp型ZnO半導体膜の製造方法。
  10. 前記窒素前駆体は、アンモニア、窒素、窒素プラズマ、アンモニアプラズマ、二窒化酸素、又は二酸化窒素プラズマのうち1つであることを特徴とする請求項1又は6に記載のp型ZnO半導体膜の製造方法。
  11. 前記原子層蒸着法は、トレブリングウェーブリアクター型、リモートプラズマ原子層蒸着法及びダイレクトプラズマ原子層蒸着法のうち1つであることを特徴とする請求項1又は6に記載のp型ZnO半導体膜の製造方法。
  12. 前記基板は、ガラス、金属箔、Si又はプラスチックのうち1つであることを特徴とする請求項1又は6に記載のp型ZnO半導体膜の製造方法。
  13. 基板上に形成されるゲート電極と、
    請求項1乃至7のいずれかに記載の方法を用いて製造され、前記ゲート電極の上部又は下部に形成されるp型ZnO半導体膜と、
    前記p型ZnO半導体膜と電気的に接触するソース/ドレイン電極と、
    前記ゲート電極と前記p型ZnO半導体膜との間に形成されるゲート絶縁膜と
    を含むことを特徴とする薄膜トランジスタ。
  14. 前記ゲート電極、前記ソース電極及びドレイン電極は、ITO、IZO、ZnO:AL、ZnO:Ga、NiO、Ag、Au、Al、Al/Nd、Cr、Al/Cr/Al、Ni、及びMoのうち少なくとも1つを用いて単一層又は多重層で形成されることを特徴とする請求項13に記載の薄膜トランジスタ。
  15. 前記ゲート絶縁膜は、単一層又は多重層構造の無機絶縁膜層、単一層又は多重層構造の有機絶縁膜層、又は有機/無機ハイブリッド層のうち1つで形成されることを特徴とする請求項13に記載の薄膜トランジスタ。
  16. 前記無機絶縁膜層は、SiNx、AlON、TiO2、AlOx、TaOx、HfOx、SiON、及びSiOxのうち1つを利用することを特徴とする請求項15に記載の薄膜トランジスタ。
JP2008002403A 2007-01-09 2008-01-09 原子層蒸着法を利用したp型ZnO半導体膜の製造方法及びその製造方法で製造されたZnO半導体膜を含む薄膜トランジスタ Expired - Fee Related JP4676991B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070002521 2007-01-09
KR1020070057097A KR100857461B1 (ko) 2007-01-09 2007-06-12 원자층 증착법을 이용한 p 타입 ZnO반도체막 제조 방법및 상기 제조 방법으로 제조된 ZnO 반도체막을포함하는 박막 트랜지스터

Publications (2)

Publication Number Publication Date
JP2008172243A true JP2008172243A (ja) 2008-07-24
JP4676991B2 JP4676991B2 (ja) 2011-04-27

Family

ID=39593492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008002403A Expired - Fee Related JP4676991B2 (ja) 2007-01-09 2008-01-09 原子層蒸着法を利用したp型ZnO半導体膜の製造方法及びその製造方法で製造されたZnO半導体膜を含む薄膜トランジスタ

Country Status (2)

Country Link
US (2) US7875559B2 (ja)
JP (1) JP4676991B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010024279A1 (ja) * 2008-08-29 2010-03-04 株式会社アルバック 電界効果型トランジスタの製造方法及び製造装置
JP2010087518A (ja) * 2008-10-01 2010-04-15 Samsung Electronics Co Ltd インバータ及びその動作方法並びにインバータを含む論理回路
JP2011086955A (ja) * 2011-01-14 2011-04-28 Sony Corp 薄膜トランジスタおよび表示装置
JP2012124431A (ja) * 2010-12-10 2012-06-28 Stanley Electric Co Ltd ZnO系半導体層の製造方法及びZnO系半導体発光素子の製造方法
JP2013042150A (ja) * 2009-03-12 2013-02-28 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013251470A (ja) * 2012-06-04 2013-12-12 Mitsui Eng & Shipbuild Co Ltd ZnO膜形成方法及びZnO膜形成装置
KR101404435B1 (ko) * 2012-07-31 2014-06-10 서울시립대학교 산학협력단 수지 원본용 저온코팅 방법 및 그를 이용한 사출 몰드 제작 방법
JP2015135977A (ja) * 2009-03-05 2015-07-27 株式会社半導体エネルギー研究所 半導体装置、表示装置、テレビジョン装置、及び半導体装置の作製方法
JP2015140263A (ja) * 2014-01-27 2015-08-03 スタンレー電気株式会社 p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI606592B (zh) * 2008-09-01 2017-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102575341A (zh) * 2009-10-09 2012-07-11 国立大学法人东北大学 薄膜及其形成方法以及具备该薄膜的半导体发光元件
CN102339756B (zh) * 2010-07-26 2013-12-04 国家纳米科学中心 一种ZnO薄膜晶体管的修饰及制备方法
EP2423946A1 (de) * 2010-08-25 2012-02-29 Justus-Liebig-Universität Gießen Herstellung einer p-leitfähigen ZnO-haltigen Halbleiterschicht
CN102593064B (zh) * 2012-03-11 2014-01-22 复旦大学 一种栅控二极管半导体存储器器件的制造方法
CN103866264B (zh) * 2012-12-10 2017-05-10 中国科学院微电子研究所 一种磷掺杂氧化锌薄膜的制备方法
CN103866273B (zh) * 2012-12-11 2016-08-24 中国科学院微电子研究所 原子层沉积制备N-Zr共掺的氧化锌薄膜的方法
CN103866267B (zh) * 2012-12-11 2016-09-07 中国科学院微电子研究所 用于N-Zr共掺氧化锌薄膜的制备方法
CN103866263B (zh) * 2012-12-14 2016-06-01 中国科学院微电子研究所 一种氮化锌薄膜的制备方法
KR102227637B1 (ko) 2013-11-07 2021-03-16 삼성디스플레이 주식회사 적외선 감지 소자, 적외선 감지 소자를 포함하는 적외선 센서 및 이의 제조 방법
CN104733285A (zh) * 2013-12-24 2015-06-24 中国科学院微电子研究所 在半导体衬底表面制备锌掺杂超浅结的方法
CN104538457A (zh) * 2015-01-15 2015-04-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
KR20160137843A (ko) * 2015-05-22 2016-12-01 엘지디스플레이 주식회사 고신뢰성 금속 산화물 반도체 물질을 포함하는 박막 트랜지스터 기판
CN107331698B (zh) * 2017-07-19 2020-08-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
US11038153B2 (en) * 2019-01-15 2021-06-15 Applied Materials, Inc. Methods for HMDSO thermal stability

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165805A (ja) * 2005-12-16 2007-06-28 National Univ Corp Shizuoka Univ 結晶成長方法及び結晶成長装置
JP2008252075A (ja) * 2007-03-02 2008-10-16 Miin-Jang Chen 酸化亜鉛ベースの半導体発光素子およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7563715B2 (en) * 2005-12-05 2009-07-21 Asm International N.V. Method of producing thin films
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7524528B2 (en) * 2001-10-05 2009-04-28 Cabot Corporation Precursor compositions and methods for the deposition of passive electrical components on a substrate
KR100455070B1 (ko) 2002-02-26 2004-11-06 한국전자통신연구원 원자층 증착법을 이용한 c축 배향 ZnO 박막 제조방법및 이를 이용한 광소자
US6921702B2 (en) * 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
KR100650528B1 (ko) 2003-11-06 2006-11-28 (주)나노하이브리드 자외선 레이저용 ZnO 나노-어레이 및 ZnO 나노월어레이의 실리콘 기판상의 형성 방법
JP4386747B2 (ja) * 2004-01-28 2009-12-16 三洋電機株式会社 p型ZnO半導体膜及びその製造方法
US8211235B2 (en) * 2005-03-04 2012-07-03 Picosun Oy Apparatuses and methods for deposition of material on surfaces
US20100044697A2 (en) * 2005-04-14 2010-02-25 Duke University Bright visible wavelength luminescent nanostructures and methods of making and devices for using the same
US7723154B1 (en) * 2005-10-19 2010-05-25 North Carolina State University Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
US11136667B2 (en) * 2007-01-08 2021-10-05 Eastman Kodak Company Deposition system and method using a delivery head separated from a substrate by gas pressure
US7786006B2 (en) * 2007-02-26 2010-08-31 Tokyo Electron Limited Interconnect structures with a metal nitride diffusion barrier containing ruthenium and method of forming
US7531452B2 (en) * 2007-03-30 2009-05-12 Tokyo Electron Limited Strained metal silicon nitride films and method of forming
US20080296567A1 (en) * 2007-06-04 2008-12-04 Irving Lyn M Method of making thin film transistors comprising zinc-oxide-based semiconductor materials

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165805A (ja) * 2005-12-16 2007-06-28 National Univ Corp Shizuoka Univ 結晶成長方法及び結晶成長装置
JP2008252075A (ja) * 2007-03-02 2008-10-16 Miin-Jang Chen 酸化亜鉛ベースの半導体発光素子およびその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010024279A1 (ja) * 2008-08-29 2010-03-04 株式会社アルバック 電界効果型トランジスタの製造方法及び製造装置
JP5417332B2 (ja) * 2008-08-29 2014-02-12 株式会社アルバック 電界効果型トランジスタの製造方法
JPWO2010024279A1 (ja) * 2008-08-29 2012-01-26 株式会社アルバック 電界効果型トランジスタの製造方法及び製造装置
JP2010087518A (ja) * 2008-10-01 2010-04-15 Samsung Electronics Co Ltd インバータ及びその動作方法並びにインバータを含む論理回路
US10686061B2 (en) 2009-03-05 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9941393B2 (en) 2009-03-05 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11955537B2 (en) 2009-03-05 2024-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2019159339A (ja) * 2009-03-05 2019-09-19 株式会社半導体エネルギー研究所 表示装置
JP2015135977A (ja) * 2009-03-05 2015-07-27 株式会社半導体エネルギー研究所 半導体装置、表示装置、テレビジョン装置、及び半導体装置の作製方法
US10326008B2 (en) 2009-03-05 2019-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013042150A (ja) * 2009-03-12 2013-02-28 Semiconductor Energy Lab Co Ltd 半導体装置
US8993386B2 (en) 2009-03-12 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9768281B2 (en) 2009-03-12 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012124431A (ja) * 2010-12-10 2012-06-28 Stanley Electric Co Ltd ZnO系半導体層の製造方法及びZnO系半導体発光素子の製造方法
JP2011086955A (ja) * 2011-01-14 2011-04-28 Sony Corp 薄膜トランジスタおよび表示装置
JP2013251470A (ja) * 2012-06-04 2013-12-12 Mitsui Eng & Shipbuild Co Ltd ZnO膜形成方法及びZnO膜形成装置
KR101404435B1 (ko) * 2012-07-31 2014-06-10 서울시립대학교 산학협력단 수지 원본용 저온코팅 방법 및 그를 이용한 사출 몰드 제작 방법
JP2015140263A (ja) * 2014-01-27 2015-08-03 スタンレー電気株式会社 p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法

Also Published As

Publication number Publication date
US8148722B2 (en) 2012-04-03
JP4676991B2 (ja) 2011-04-27
US20080164476A1 (en) 2008-07-10
US20110084274A1 (en) 2011-04-14
US7875559B2 (en) 2011-01-25

Similar Documents

Publication Publication Date Title
JP4676991B2 (ja) 原子層蒸着法を利用したp型ZnO半導体膜の製造方法及びその製造方法で製造されたZnO半導体膜を含む薄膜トランジスタ
JP4616359B2 (ja) 電子素子用ZnO半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ
KR100877153B1 (ko) 전자소자용 ZnO 반도체막 형성방법 및 상기 반도체막을포함하는 박막 트랜지스터
KR100857461B1 (ko) 원자층 증착법을 이용한 p 타입 ZnO반도체막 제조 방법및 상기 제조 방법으로 제조된 ZnO 반도체막을포함하는 박막 트랜지스터
KR101482944B1 (ko) 산화티타늄을 활성층으로 갖는 박막 트랜지스터의 제조방법 및 이에 의해 제조된 박막 트랜지스터
KR102506444B1 (ko) 이차원 tmd 박막의 성장방법 및 이를 포함하는 소자의 제조방법
CN107112198A (zh) P型氧化物半导体薄膜的原子层沉积
TW200636827A (en) Silicon oxide cap over high dielectric constant films
TW200827479A (en) Atomic layer deposited barium strontium titanium oxide films
TW200306359A (en) Deposition of film layers
JP2014142617A (ja) 半導体装置
JP2009071288A5 (ja)
TW201021131A (en) Capping layers for metal oxynitride TFTs
TW201234416A (en) Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
TW201133866A (en) Thin film transistor and manufacturing method thereof
KR20170071942A (ko) 멀티층 그래핀 및 그 형성방법과 멀티층 그래핀을 포함하는 소자 및 그 제조방법
CN105448999B (zh) 多晶硅薄膜晶体管元件及其制作方法
JP2010141306A5 (ja)
KR101610623B1 (ko) p형 주석 산화물 박막 제조 및 제어 방법과 이를 이용한 트랜지스터 제조 방법
Singh et al. Two-step process using MOCVD and thermal oxidation to obtain pure-phase Cu2O thin films transistors
KR100996644B1 (ko) ZnO TFT의 제조방법
KR20100055655A (ko) n-타입 ZnO 반도체 박막의 제조 방법 및 박막 트랜지스터
KR100777109B1 (ko) ZnO 박막을 포함하는 트랜지스터의 제조방법
KR102035899B1 (ko) Igo 박막의 제조 방법, 및 igo 박막 트랜지스터
JP6477315B2 (ja) ホスフォレン膜の形成方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110121

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees