JP2008171951A

JP2008171951A - Semiconductor device and its manufacturing method

Info

Publication number: JP2008171951A
Application number: JP2007002642A
Authority: JP
Inventors: Yutaka Takato; 裕高藤; Masaaki Kuniyoshi; 督章國吉
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2007-01-10
Filing date: 2007-01-10
Publication date: 2008-07-24

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device provided with a plurality of thin-film transistors having a different threshold voltage which are fabricated by using a polycrystalline semiconductor film grown laterally in a specific direction. <P>SOLUTION: The semiconductor device includes a first thin-film transistor fabricated by using a first crystalline semiconductor layer 14 grown laterally in a specific direction and a second thin-film transistor fabricated by using a second crystalline semiconductor layer 18 grown laterally in a specific direction. The crystal growing direction 10 of the first crystalline semiconductor layer 14 and the channel direction 15 of the first thin-film transistor form an angle of ±10° or less, and the crystal growing direction 10 of the second crystalline semiconductor layer 18 and the channel direction 19 of the second thin-film transistor form an angle not less than 80° nor more than 100°. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof.

薄膜トランジスタ（ＴＦＴ：ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）は、絶縁表面を有する基板上に数十ｎｍ〜数百ｎｍの半導体薄膜をＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ：化学気相成長）法等で成膜し、この半導体薄膜を活性層として用いている。 A thin film transistor (TFT) is a semiconductor thin film of several tens to several hundreds of nanometers deposited on a substrate having an insulating surface by a CVD (Chemical Vapor Deposition) method or the like. Used as an active layer.

ＴＦＴに用いられる半導体薄膜は、非晶質半導体膜および多結晶半導体膜に大別される。一般に、多結晶半導体膜の電界効果移動度は非晶質半導体膜の電界効果移動度よりも高いため、多結晶半導体膜を用いたＴＦＴは、非晶質半導体膜を用いたＴＦＴよりも高速に動作することが可能である。 Semiconductor thin films used for TFTs are roughly classified into amorphous semiconductor films and polycrystalline semiconductor films. In general, the field effect mobility of a polycrystalline semiconductor film is higher than the field effect mobility of an amorphous semiconductor film, so that a TFT using a polycrystalline semiconductor film is faster than a TFT using an amorphous semiconductor film. It is possible to operate.

ＴＦＴは、例えばアクティブマトリクス型表示装置（液晶表示装置や有機ＥＬ表示装置など）のスイッチング素子として広く用いられている。このような表示装置では、一般的に、複数のＴＦＴが画素に対応して表示部内に設けられる（画素ＴＦＴ）。また、近年、表示部に信号を供給する駆動回路（駆動回路の一部であってもよい）を画素ＴＦＴと同じ基板（ＴＦＴ基板）に形成した表示装置が実用化されている。さらに、従来の駆動回路よりも高速で動作することが求められる機能回路を同一基板上に形成する構成も提案されている。 TFTs are widely used as switching elements in, for example, active matrix display devices (such as liquid crystal display devices and organic EL display devices). In such a display device, in general, a plurality of TFTs are provided in a display portion corresponding to pixels (pixel TFTs). In recent years, a display device in which a driving circuit (which may be a part of a driving circuit) for supplying a signal to a display portion is formed on the same substrate (TFT substrate) as a pixel TFT has been put into practical use. Furthermore, a configuration has been proposed in which functional circuits that are required to operate at higher speed than conventional driving circuits are formed on the same substrate.

このような機能回路に使用されるＴＦＴを構成するためには、より高い移動度を有する高品質な多結晶半導体膜を形成する必要がある。そこで、非晶質シリコン膜に対して特定の方向にレーザービームを照射することにより、横方向（ラテラル）に結晶を成長させる技術（以下「横方向結晶法」）が提案されている。横方向結晶法を用いると、より大きな結晶粒を形成できるため、結晶粒界密度を低減でき、高い移動度を実現できる。 In order to configure a TFT used in such a functional circuit, it is necessary to form a high-quality polycrystalline semiconductor film having higher mobility. In view of this, there has been proposed a technique (hereinafter referred to as a “lateral crystal method”) in which a crystal is grown in the lateral direction by irradiating the amorphous silicon film with a laser beam in a specific direction. When the lateral crystal method is used, larger crystal grains can be formed, so that the crystal grain boundary density can be reduced and high mobility can be realized.

横方向結晶法としては、例えば、逐次的横方向結晶成長法（ＳＬＳ：ＳｅｑｕｅｎｔｉａｌＬａｔｅｒａｌＳｏｌｉｄｉｆｉｃａｔｉｏｎ）が非特許文献１に開示されている。ＳＬＳ法では、非晶質半導体膜のある領域に選択的にエキシマレーザビームを照射することにより、その領域を固化させて結晶粒を形成する。この後に、エキシマレーザビームを相対的に走査し、その結晶粒の一部を含む領域に選択的に次のエキシマレーザビームを照射する。これを繰り返すことにより、エキシマレーザビームの走査方向に結晶粒をラテラル成長（横成長）させることができる。 As the lateral crystal method, for example, a sequential lateral crystal growth method (SLS) is disclosed in Non-Patent Document 1. In the SLS method, a region of an amorphous semiconductor film is selectively irradiated with an excimer laser beam to solidify the region and form crystal grains. Thereafter, the excimer laser beam is relatively scanned, and the next excimer laser beam is selectively irradiated to a region including a part of the crystal grains. By repeating this, crystal grains can be laterally grown (lateral growth) in the scanning direction of the excimer laser beam.

また、連続発振レーザー（ＣＷ（ｃｏｎｔｉｎｕｏｕｓ−ｗａｖｅ）レーザー）を用いて非晶質シリコン膜を結晶化させるＣＷラテラル結晶化（ＣＬＣ：ＣＷｌａｓｅｒＬａｔｅｒａｌＣｒｙｓｔａｌｌｉｚａｔｉｏｎ）と呼ばれる技術が知られている（例えば特許文献１の従来技術欄）。 In addition, a technique called CW lateral crystallization (CLC) in which an amorphous silicon film is crystallized using a continuous wave laser (CW (continuous-wave) laser) is known (for example, patent document). 1).

さらに、特許文献２には、非晶質シリコン膜にエキシマレーザー光を照射して結晶化させてポリシリコン膜を得た後、そのポリシリコン膜を選択的に改質するＳＥＬＡＸ（ＳｅｌｅｃｔｉｖｅｌｙＥｎｌａｒｇｉｎｇＬａｓｅｒＣｒｙｓｔａｌｌｉｚａｔｉｏｎ）と呼ばれる手法が記載されている。この手法では、ポリシリコン膜のうち駆動回路を形成しようとする領域に対して、パルス変調レーザー光あるいは擬似ＣＷレーザー光を選択的に照射しながら所定の方向に走査することにより、結晶サイズの大きい不連続改質領域を形成する。 Furthermore, Patent Document 2 discloses a SELAX (Selective Energizing Laser Crystallization) that selectively crystallizes an amorphous silicon film by irradiating it with excimer laser light to obtain a polysilicon film. ) Is described. In this method, a region of a polysilicon film where a drive circuit is to be formed is scanned in a predetermined direction while selectively irradiating a pulse-modulated laser beam or a pseudo CW laser beam, thereby increasing the crystal size. A discontinuous reforming region is formed.

このような横方向結晶法によって得られた多結晶半導体膜は、通常、複数の島状の多結晶半導体層にパターニングされ、各島状の多結晶半導体層を活性層とする複数のＴＦＴを形成する。一般に、高い移動度を得るために、これらのＴＦＴのチャネル方向は、多結晶半導体膜の結晶成長の方向に略平行になるように設計される。 A polycrystalline semiconductor film obtained by such a lateral crystal method is usually patterned into a plurality of island-shaped polycrystalline semiconductor layers to form a plurality of TFTs using each island-shaped polycrystalline semiconductor layer as an active layer. To do. In general, in order to obtain high mobility, the channel direction of these TFTs is designed to be substantially parallel to the direction of crystal growth of the polycrystalline semiconductor film.

一方、基板上に形成された複数のＴＦＴを所望の回路で利用するためには、各ＴＦＴのしきい値電圧を独立に制御することが必要である。 On the other hand, in order to use a plurality of TFTs formed on a substrate in a desired circuit, it is necessary to control the threshold voltage of each TFT independently.

一般的に、しきい値電圧の制御は、アクセプターあるいはドナーとなる不純物をＴＦＴのチャネル領域に導入することによって行われる（チャネルドープ）。例えば、しきい値を正の方向に上げるためにはボロン（Ｂ）を、負の方向に下げるためにはリン（Ｐ）を、各ＴＦＴの半導体層（ポリシリコン層）におけるチャネル領域にイオン注入する。 In general, the threshold voltage is controlled by introducing an impurity serving as an acceptor or donor into the channel region of the TFT (channel dope). For example, boron (B) is increased to increase the threshold value in the positive direction, and phosphorus (P) is decreased to decrease the threshold value in the negative direction, and ions are implanted into the channel region in the semiconductor layer (polysilicon layer) of each TFT. To do.

このようなチャネルドープを利用して、同一の結晶質半導体膜から、しきい値電圧の異なる複数のＴＦＴを形成しようとすると、ドーピングマスクを用いて一部のＴＦＴにのみ選択的にチャネルドープを行う必要があり、製造工程が複雑になる。例えばＥ／Ｄ型インバータ回路を構成するエンハンスメント型ＴＦＴとデプレッション型ＴＦＴとを形成しようとすると、少なくとも一方のＴＦＴに対して選択的なチャネルドープが行われ、場合によっては、条件の異なる複数回の選択的なチャネルドープが行われる。 When channel TFTs are used to form a plurality of TFTs having different threshold voltages from the same crystalline semiconductor film, channel doping is selectively performed only on some TFTs using a doping mask. The manufacturing process becomes complicated. For example, when an enhancement type TFT and a depletion type TFT constituting an E / D type inverter circuit are to be formed, selective channel doping is performed on at least one of the TFTs. Selective channel doping is performed.

また、特許文献３には、非晶質半導体膜から動作型（エンハンスメント型、デプレッション型）の異なるＴＦＴを形成する方法が開示されている。この方法では、部分的に厚さの異なるドーピングマスクを利用して、非晶質半導体膜に対する１回のドーピングで、ソース・ドレイン領域を形成するとともに、一部のＴＦＴに対する選択的なチャネルドープを行う。
特開２００４−２４１４８６号公報特開２００４−５４１６８号公報特開平４−２０６８３６号公報ＭａｒｋＡ．Ｃｒｏｗｄｅｒら、「ＳｅｑｕｅｎｔｉａｌＬａｔｅｒａｌＳｏｌｉｄｉｆｉｃａｔｉｏｎＰｒｏｃｅｓｓｉｎｇｆｏｒＰｏｌｙｃｒｙｓｔａｌｌｉｎｅＳｉＴＦＴｓ」、ＩＥＥＥＴＲＡＮＳＡＣＴＩＯＮＳＯＮＥＬＥＣＴＲＯＮＤＥＶＩＣＥＳ、２００４年４月、第５１巻、第４号、第５６０〜５６８頁 Patent Document 3 discloses a method of forming TFTs having different operation types (enhancement type and depletion type) from an amorphous semiconductor film. In this method, a source / drain region is formed by one-time doping of an amorphous semiconductor film using a doping mask having partially different thicknesses, and selective channel doping is applied to some TFTs. Do.
JP 2004-241486 A JP 2004-54168 A Japanese Patent Laid-Open No. 4-206636 Mark A. Crowder et al., “Sequential Lateral Solidification Processing for Polycrystalline Si TFTs”, IEEE TRANSACTIONS ON ELECTRON DEVICES, April 2004, Vol. 51, No. 4, 560-568.

このように、従来は、各ＴＦＴのしきい値電圧を独立に制御するために、一部のＴＦＴに対する選択的なチャネルドープを行う必要があった。そのため、簡便なプロセスで、しきい値電圧の異なる複数のＴＦＴを作製することは困難であった。 As described above, conventionally, in order to independently control the threshold voltage of each TFT, it is necessary to perform selective channel doping for some TFTs. Therefore, it has been difficult to manufacture a plurality of TFTs having different threshold voltages by a simple process.

本発明は、上記事情に鑑みてなされたものであり、その主な目的は、特定の方向にラテラルに成長させた多結晶半導体膜を用いて、結晶成長の方向に起因する異方性を利用することにより、しきい値電圧の異なる薄膜トランジスタを形成することにある。 The present invention has been made in view of the above circumstances, and its main purpose is to utilize anisotropy caused by the direction of crystal growth using a polycrystalline semiconductor film grown laterally in a specific direction. Thus, thin film transistors having different threshold voltages are formed.

本発明の半導体装置は、特定の方向にラテラルに成長させた第１の結晶質半導体層を用いて形成された第１の薄膜トランジスタと、特定の方向にラテラルに成長させた第２の結晶質半導体層を用いて形成された第２の薄膜トランジスタとを備え、前記第１の結晶質半導体層の結晶成長方向と、前記第１の薄膜トランジスタのチャネル方向とのなす角度が±１０°以下であり、前記第２の結晶質半導体層の結晶成長方向と、前記第２の薄膜トランジスタのチャネル方向とのなす角度が８０°以上１００°以下である。 The semiconductor device of the present invention includes a first thin film transistor formed using a first crystalline semiconductor layer laterally grown in a specific direction, and a second crystalline semiconductor grown laterally in a specific direction. A second thin film transistor formed using a layer, an angle formed between a crystal growth direction of the first crystalline semiconductor layer and a channel direction of the first thin film transistor is ± 10 ° or less, The angle formed by the crystal growth direction of the second crystalline semiconductor layer and the channel direction of the second thin film transistor is not less than 80 ° and not more than 100 °.

ある好ましい実施形態において、前記第２の薄膜トランジスタのしきい値電圧は、前記第１の薄膜トランジスタのしきい値電圧よりも高い。 In a preferred embodiment, the threshold voltage of the second thin film transistor is higher than the threshold voltage of the first thin film transistor.

ある好ましい実施形態において、前記第１の薄膜トランジスタはデプレッション型であり、前記第２の薄膜トランジスタはエンハンスメント型である。 In a preferred embodiment, the first thin film transistor is a depletion type, and the second thin film transistor is an enhancement type.

前記第１および第２の薄膜トランジスタはＥ／Ｄ型インバータ回路を構成していてもよい。 The first and second thin film transistors may constitute an E / D type inverter circuit.

本発明の半導体装置の製造方法は、（ａ）非晶質半導体膜を特定の方向にラテラルに成長させることにより、結晶質半導体膜を得る工程と、（ｂ）前記結晶質半導体膜をパターニングすることにより、第１および第２の島状半導体層を形成する工程と、（ｃ）前記第１の島状半導体層を用いて第１の薄膜トランジスタを形成する工程であって、前記第１の薄膜トランジスタのチャネル方向は前記第１の島状半導体層の結晶成長の方向と±１０°以下の角度をなす工程と、（ｄ）前記第２の島状半導体層を用いて第２の薄膜トランジスタを形成する工程であって、前記第２の薄膜トランジスタのチャネル方向は前記第２の島状半導体層の結晶成長の方向と８０°以上１００°以下の角度をなす工程とを包含する。 The method for manufacturing a semiconductor device of the present invention includes: (a) a step of obtaining a crystalline semiconductor film by laterally growing an amorphous semiconductor film in a specific direction; and (b) patterning the crystalline semiconductor film. A step of forming first and second island-like semiconductor layers; and (c) a step of forming a first thin film transistor using the first island-like semiconductor layer, wherein the first thin film transistor And (d) forming a second thin film transistor using the second island-shaped semiconductor layer. The step of forming an angle of ± 10 ° or less with respect to the crystal growth direction of the first island-shaped semiconductor layer. A channel direction of the second thin film transistor includes a step of forming an angle of 80 ° to 100 ° with a crystal growth direction of the second island-shaped semiconductor layer.

ある好ましい実施形態において、前記第１および第２の薄膜トランジスタは、それぞれ、デプレッション型およびエンハンスメント型の薄膜トランジスタである。 In a preferred embodiment, the first and second thin film transistors are a depletion type and an enhancement type thin film transistor, respectively.

前記第１および第２の島状半導体層に対して、同一の工程でチャネルドーピングを行ってもよい。 Channel doping may be performed in the same process on the first and second island-shaped semiconductor layers.

前記工程（ａ）は、前記非晶質半導体膜をレーザービームで一定方向に照射し、前記レーザービームの走査方向に結晶成長させる工程を含んでもよい。 The step (a) may include a step of irradiating the amorphous semiconductor film with a laser beam in a certain direction and growing a crystal in the scanning direction of the laser beam.

前記第１および第２の薄膜トランジスタを含むインバータ回路を形成する工程をさらに包含してもよい。 You may further include the process of forming the inverter circuit containing the said 1st and 2nd thin-film transistor.

前記工程（ａ）は、ＣＷラテラル結晶化法により非晶質半導体膜を結晶成長させる工程を含んでもよいし、逐次的横方向結晶成長法により非晶質半導体膜を結晶成長させる工程を含んでもよい。 The step (a) may include a step of crystal growing an amorphous semiconductor film by a CW lateral crystallization method or a step of crystal growing an amorphous semiconductor film by a sequential lateral crystal growth method. Good.

本発明の電子機器は、上記半導体装置を備える。 An electronic apparatus according to the present invention includes the semiconductor device.

本発明によれば、ラテラルに結晶成長させた多結晶半導体膜を用いて、結晶成長の方向に起因する異方性を利用することにより、しきい値電圧の異なる複数のＴＦＴを簡便に形成できる。特に、チャネル方向が結晶成長の方向に略平行になるように構成されたＴＦＴと、チャネル方向が結晶成長方向に略垂直になるように構成されたＴＦＴとを形成し、それぞれ、デプレッション形ＴＦＴ、エンハンスメント形ＴＦＴとして用いると有利である。 According to the present invention, it is possible to easily form a plurality of TFTs having different threshold voltages by utilizing anisotropy due to the direction of crystal growth using a polycrystalline semiconductor film grown laterally. . In particular, a TFT configured such that the channel direction is substantially parallel to the crystal growth direction and a TFT configured such that the channel direction is substantially perpendicular to the crystal growth direction are formed, respectively, a depletion type TFT, It is advantageous to use it as an enhancement type TFT.

本発明は、動作型の異なるＴＦＴを含む回路、例えばＥ／Ｄ型インバータ回路などに好適に適用される。 The present invention is preferably applied to a circuit including TFTs having different operation types, for example, an E / D type inverter circuit.

本願発明者らは、特定の方向にラテラルに成長させた多結晶半導体膜では、結晶成長方向に平行な方向と結晶成長方向に垂直な方向との間で移動度が異なることに注目し、結晶成長方向とチャネル方向とのなす角度を変えることによって、ＴＦＴのしきい値電圧を制御できるという知見を得た。具体的には、ＴＦＴのチャネル方向が結晶成長方向と略平行であれば、しきい値電圧は低くなり、チャネル方向と結晶成長方向とのなす角度が直角に近づくにつれて、しきい値電圧は高くなる。 The inventors of the present application have noticed that in a polycrystalline semiconductor film grown laterally in a specific direction, the mobility differs between a direction parallel to the crystal growth direction and a direction perpendicular to the crystal growth direction. It was found that the threshold voltage of the TFT can be controlled by changing the angle formed by the growth direction and the channel direction. Specifically, if the TFT channel direction is substantially parallel to the crystal growth direction, the threshold voltage decreases, and the threshold voltage increases as the angle between the channel direction and the crystal growth direction approaches a right angle. Become.

本願発明者らは、上記知見に基づいて、チャネル方向と結晶成長方向とがなす角度を制御することにより、同一基板上にしきい値電圧の異なるＴＦＴを簡便に形成できるプロセスを見出し、本発明に至った。 Based on the above findings, the present inventors have found a process by which TFTs having different threshold voltages can be easily formed on the same substrate by controlling the angle formed by the channel direction and the crystal growth direction. It came.

以下、図面を参照しながら、本発明による好ましい実施形態を説明する。 Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

まず、本実施形態で用いる結晶質半導体膜の形成方法を説明する。図１（ａ）は、特定の方向にラテラルに成長させた結晶質半導体膜の結晶質領域を例示する模式的な拡大平面図である。ここでは、基板上に形成された非晶質半導体膜に対して連続発振レーザービームを方向（走査方向）１０に沿って４０ｃｍ／ｓｅｃの速度で移動させている。連続発振レーザービームのビーム寸法を２００μｍ×２０μｍ、波長を５３２ｎｍとする。これにより、走査方向１０に沿って結晶成長が進行し、走査方向１０に長い（例えば２μｍ以上）結晶粒１２を有する結晶質半導体膜２０が得られる。 First, a method for forming a crystalline semiconductor film used in this embodiment will be described. FIG. 1A is a schematic enlarged plan view illustrating a crystalline region of a crystalline semiconductor film grown laterally in a specific direction. Here, the continuous wave laser beam is moved along the direction (scanning direction) 10 at a speed of 40 cm / sec with respect to the amorphous semiconductor film formed on the substrate. The beam size of the continuous wave laser beam is 200 μm × 20 μm, and the wavelength is 532 nm. As a result, crystal growth proceeds along the scanning direction 10 and a crystalline semiconductor film 20 having crystal grains 12 that are long (for example, 2 μm or more) in the scanning direction 10 is obtained.

次に、図１（ａ）に示すようなラテラルに結晶化させた結晶質半導体膜２０を用いて薄膜トランジスタを形成する方法を説明する。 Next, a method for forming a thin film transistor using the laterally crystallized crystalline semiconductor film 20 as shown in FIG.

上記の方法で得られた結晶質半導体膜２０のパターニングを行うことにより、薄膜トランジスタの活性層となる複数の島状半導体層を形成する。この後、各島状半導体層に対して、公知の方法で不純物を注入することにより、ソース・ドレイン領域とチャネル領域とを形成する。 By patterning the crystalline semiconductor film 20 obtained by the above-described method, a plurality of island-shaped semiconductor layers serving as active layers of the thin film transistor are formed. Thereafter, a source / drain region and a channel region are formed by implanting impurities into each island-like semiconductor layer by a known method.

図１（ｂ）は、本実施形態における島状半導体層を例示する模式的な平面図である。基板１の上には、第１および第２島状半導体層１４、１８を含む複数の島状半導体層が配置されている。第１島状半導体層１４は、ソース領域１４ｓ、ドレイン領域１４ｄおよびそれらの領域の間に配置されたチャネル領域１４ｃを有している。第１島状半導体層１４におけるソース領域１４ｓおよびドレイン領域１４ｄは、第１島状半導体層１４を活性層とする薄膜トランジスタのチャネル方向１５が結晶質半導体膜における結晶成長の方向、すなわち上記走査方向１０に略平行になるように配置されている。また、第２島状半導体層１８は、ソース領域１８ｓ、ドレイン領域１８ｄおよびそれらの領域の間に配置されたチャネル領域１８ｃを有している。第２島状半導体層１８のソース領域１８ｓおよびドレイン領域１８ｄは、第２島状半導体層１８を活性層とする薄膜トランジスタのチャネル方向１９が、上記走査方向１０に略垂直になるように配置されている。 FIG. 1B is a schematic plan view illustrating an island-like semiconductor layer in this embodiment. A plurality of island-like semiconductor layers including the first and second island-like semiconductor layers 14 and 18 are disposed on the substrate 1. The first island-like semiconductor layer 14 has a source region 14s, a drain region 14d, and a channel region 14c disposed between these regions. The source region 14 s and the drain region 14 d in the first island-shaped semiconductor layer 14 have a channel direction 15 of a thin film transistor having the first island-shaped semiconductor layer 14 as an active layer, the crystal growth direction in the crystalline semiconductor film, that is, the scanning direction 10. It is arrange | positioned so that it may become substantially parallel to. The second island-shaped semiconductor layer 18 includes a source region 18s, a drain region 18d, and a channel region 18c disposed between these regions. The source region 18 s and the drain region 18 d of the second island-shaped semiconductor layer 18 are arranged such that the channel direction 19 of the thin film transistor having the second island-shaped semiconductor layer 18 as an active layer is substantially perpendicular to the scanning direction 10. Yes.

続いて、上記第１および第２島状半導体層１４、１８をそれぞれ活性層とする薄膜トランジスタ（図示せず）を形成する。ここで、第１島状半導体層１４を活性層とする薄膜トランジスタ（「第１薄膜トランジスタ」とする）では、チャネル方向１５が走査方向１０に略平行であるため、第２島状半導体層１８を活性層とする薄膜トランジスタ（「第２薄膜トランジスタ」とする）よりも高いチャネル移動度が得られる。これは、結晶粒が走査方向１０に結晶化しており、結晶化方向には電流に対して障壁となる粒界が少ないからである。また、粒界が少ないと界面準位が少ないため、第１薄膜トランジスタのしきい値電圧は、第２薄膜トランジスタのしきい値電圧よりも１〜１．５Ｖ程度低くなる。 Subsequently, a thin film transistor (not shown) having the first and second island-like semiconductor layers 14 and 18 as active layers is formed. Here, in the thin film transistor having the first island-shaped semiconductor layer 14 as the active layer (referred to as “first thin film transistor”), the channel direction 15 is substantially parallel to the scanning direction 10, so the second island-shaped semiconductor layer 18 is activated. Higher channel mobility can be obtained than a thin film transistor (referred to as a “second thin film transistor”). This is because the crystal grains are crystallized in the scanning direction 10 and there are few grain boundaries that serve as a barrier against current in the crystallization direction. Further, since the interface state is small when there are few grain boundaries, the threshold voltage of the first thin film transistor is about 1 to 1.5 V lower than the threshold voltage of the second thin film transistor.

このように、ラテラルに成長させた結晶質半導体膜２０を用いて、チャネル方向の異なる複数の薄膜トランジスタを形成すると、結晶構造の異方性に起因して、しきい値電圧の異なる薄膜トランジスタが得られる。従って、複雑な工程を要する選択的なチャネルドープを行うことなく、簡便なプロセスで、各ＴＦＴのしきい値電圧を独立に制御できる。 In this manner, when a plurality of thin film transistors having different channel directions are formed using the laterally grown crystalline semiconductor film 20, thin film transistors having different threshold voltages can be obtained due to the anisotropy of the crystal structure. . Therefore, the threshold voltage of each TFT can be independently controlled by a simple process without performing selective channel doping requiring a complicated process.

図１（ｂ）に示す例では、第１薄膜トランジスタのチャネル方向１５は、走査方向１０と平行であるが、チャネル方向１５と走査方向１０とのなす角度は±１０°以下であればよく、第２薄膜トランジスタのチャネル方向１９と走査方向１０とのなす角度も９０°に限定されず、８０°以上１００°以下であればよい。チャネル方向１５、１９が上記範囲内であれば、第１薄膜トランジスタのチャネル領域１４ｃにおける粒界密度は、第２薄膜トランジスタのチャネル領域１８ｃの粒界密度よりも十分に小さくできるため、第１および第２の薄膜トランジスタのしきい値電圧の差を十分に確保できる。より好ましくは、チャネル方向１５と走査方向１０とのなす角度は±５°以下、第２薄膜トランジスタのチャネル方向１９と走査方向１０とのなす角度は８５°以上９５°以下である。 In the example shown in FIG. 1B, the channel direction 15 of the first thin film transistor is parallel to the scanning direction 10, but the angle between the channel direction 15 and the scanning direction 10 may be ± 10 ° or less. The angle formed by the channel direction 19 and the scanning direction 10 of the two thin film transistors is not limited to 90 °, and may be 80 ° or more and 100 ° or less. If the channel directions 15 and 19 are within the above range, the grain boundary density in the channel region 14c of the first thin film transistor can be sufficiently smaller than the grain boundary density in the channel region 18c of the second thin film transistor. A sufficient difference in threshold voltage between the thin film transistors can be secured. More preferably, the angle formed by the channel direction 15 and the scanning direction 10 is ± 5 ° or less, and the angle formed by the channel direction 19 and the scanning direction 10 of the second thin film transistor is 85 ° or more and 95 ° or less.

また、このようなしきい値電圧の差を利用して、動作型の異なるＴＦＴを形成してもよい。具体的には、第１島状半導体層１４を用いてデプレッション型ＴＦＴ、第２島状半導体層１８を用いてエンハンスメント型ＴＦＴを形成すると、これらのＴＦＴを含む倫理回路に適用できるので有利である。 In addition, TFTs having different operation types may be formed using such a difference in threshold voltage. Specifically, when a depletion type TFT is formed using the first island-shaped semiconductor layer 14 and an enhancement type TFT is formed using the second island-shaped semiconductor layer 18, it is advantageous because it can be applied to an ethical circuit including these TFTs. .

なお、各薄膜トランジスタのしきい値電圧を調整するために、チャネルドープを行ってもよい。このとき、第１および第２島状半導体層１４、１８に対するチャネルドープを同一の条件で同時に行うことが好ましい。これにより、一回のチャネルドープで、第１および第２の薄膜トランジスタのしきい値電圧の制御を行うことが可能になる。 Note that channel doping may be performed in order to adjust the threshold voltage of each thin film transistor. At this time, it is preferable to perform channel doping on the first and second island-like semiconductor layers 14 and 18 simultaneously under the same conditions. This makes it possible to control the threshold voltages of the first and second thin film transistors with a single channel doping.

本実施形態における結晶化方法は、図１（ａ）を参照しながら例示した方法に限定されない。連続発振レーザーの代わりにパルス発振レーザーを用いることもでき、例えば前述したＳＬＳ法を用いてもよい。さらに、特開平８−１４８４２８号公報に提案されているように、走査方向の異なる複数回のレーザー走査を行ってもよい。また、結晶化後、特許文献２に記載されたＳＥＬＡＸ処理を行い、結晶質シリコン膜を選択的に改質してもよい。 The crystallization method in the present embodiment is not limited to the method illustrated with reference to FIG. A pulsed laser can be used instead of the continuous wave laser, and for example, the above-described SLS method may be used. Further, as proposed in Japanese Patent Laid-Open No. 8-148428, a plurality of laser scans with different scanning directions may be performed. Further, after the crystallization, a SELAX process described in Patent Document 2 may be performed to selectively modify the crystalline silicon film.

なお、本明細書における「結晶成長の方向」とは、結晶質半導体膜または島状半導体層を構成する結晶粒の長手方向を意味し、典型的には、レーザー結晶化を行う際のレーザーの走査方向と略一致する。なお、走査方向の異なる複数回のレーザー走査を行う場合、結晶成長の方向は、複数回のレーザー走査のうち何れかの走査方向と略一致する。 Note that the “direction of crystal growth” in this specification means the longitudinal direction of crystal grains constituting the crystalline semiconductor film or the island-like semiconductor layer, and typically, the laser crystallization during laser crystallization is performed. It substantially coincides with the scanning direction. In the case where a plurality of laser scans with different scanning directions are performed, the crystal growth direction substantially coincides with any one of the plurality of laser scans.

結晶質半導体膜や島状半導体層における結晶成長の方向は、例えばＥＢＳＰ（ＥｌｅｃｔｒｏｎＢａｃｋＳｃａｔｔｅｒｉｎｇＰａｔｔｅｒｎ）法による結晶方位測定などにより特定できる。図２（ａ）は、ＣＬＣ法を用いて結晶化された結晶質半導体膜の面方位分布をＥＢＳＰ法によって測定した結果を示す図である。この図では、個々の微小領域に分けてその結晶方位を特定し、それをつなぎ合わせてマッピングした後、隣接する各マッピング点間の面方位の傾角が一定値以下（ここでは５°以下）のものを同色で塗り分け、結晶方向の分布を浮かび上がらせたものである。ここでは、図の上下方向ｙはレーザー走査方向に平行であり、この方向に関する結晶方位分布を示している。また、図２（ｂ）は、結晶方位の標準三角形を示す図である。この測定結果から、各結晶粒はレーザー走査方向ｙと略平行に成長していることが確認できる。 The direction of crystal growth in the crystalline semiconductor film or the island-shaped semiconductor layer can be specified by, for example, crystal orientation measurement by an EBSP (Electron Back Scattering Pattern) method. FIG. 2A is a diagram showing a result of measuring the plane orientation distribution of the crystalline semiconductor film crystallized by using the CLC method by the EBSP method. In this figure, the crystal orientation is specified by dividing into individual micro regions, and after mapping them by connecting them, the inclination of the plane orientation between adjacent mapping points is below a certain value (here, 5 ° or less). The objects are painted in the same color and the distribution in the crystal direction is highlighted. Here, the vertical direction y in the figure is parallel to the laser scanning direction, and shows the crystal orientation distribution in this direction. FIG. 2B shows a standard triangle of crystal orientation. From this measurement result, it can be confirmed that each crystal grain grows substantially parallel to the laser scanning direction y.

本実施形態で用いる結晶質半導体膜は、図１（ａ）に例示するように、複数の結晶粒を有している。高い移動度を得るためには結晶粒のサイズは大きい方が好ましく、例えば結晶粒における結晶成長の方向に沿った長さ（平均値）は２μｍ以上、結晶成長の方向と垂直な方向に沿った長さ（平均値）は１μｍ以上である。また、これらの長さは、何れも、第１および第２薄膜トランジスタのチャネル長よりも大きいことが好ましい。 The crystalline semiconductor film used in this embodiment has a plurality of crystal grains as illustrated in FIG. In order to obtain high mobility, the crystal grain size is preferably large. For example, the length (average value) along the crystal growth direction in the crystal grain is 2 μm or more, and the crystal grain growth direction is perpendicular to the crystal growth direction. The length (average value) is 1 μm or more. Moreover, it is preferable that both of these lengths are larger than the channel lengths of the first and second thin film transistors.

（第１実施形態）
以下、図面を参照しながら、本発明による半導体装置の第１実施形態を説明する。本実施形態は、ラテラルに成長させた結晶質半導体膜を用いて形成されたＥ／Ｄ型インバータ回路である。 (First embodiment)
A semiconductor device according to a first embodiment of the present invention will be described below with reference to the drawings. The present embodiment is an E / D type inverter circuit formed using a crystalline semiconductor film grown laterally.

まず、本実施形態のインバータ回路の作製方法の一例を説明する。図３（ａ）〜（ｄ）は、本実施形態のインバータ回路の作製方法を説明するための模式的な工程図であり、基板表面を上方から見た斜視図である。 First, an example of a method for manufacturing the inverter circuit of this embodiment will be described. FIGS. 3A to 3D are schematic process diagrams for explaining a method of manufacturing the inverter circuit according to this embodiment, and are perspective views of the substrate surface as viewed from above.

図示しないが、ガラス基板の上に、Ｐ−ＣＶＤ法などにより、酸化珪素膜（ＳｉＯ₂、厚さ：２００ｎｍ）および非晶質珪素膜（α―Ｓｉ、厚さ：５０ｎｍ）をこの順に形成する。 Although not shown, a silicon oxide film (SiO ₂ , thickness: 200 nm) and an amorphous silicon film (α-Si, thickness: 50 nm) are formed in this order on a glass substrate by P-CVD or the like. .

次いで、図３（ａ）に示すように、公知のフォトリソグラフィー工程により、ガラス基板２２の上に形成されたα―Ｓｉ膜２３のパターニングを行い、後述するレーザー照射工程で照射位置を制御するためのレーザー照射用マーカー２８、ＴＦＴの活性層を形成するためのＴＦＴ形成領域３２、および後述するフォトリソグラフィー工程でマスク合わせに使用するためのパターニング用マーカー３４を形成する。 Next, as shown in FIG. 3A, the α-Si film 23 formed on the glass substrate 22 is patterned by a known photolithography process, and the irradiation position is controlled by a laser irradiation process to be described later. A laser irradiation marker 28, a TFT formation region 32 for forming an active layer of the TFT, and a patterning marker 34 for use in mask alignment in a photolithography process described later are formed.

続いて、図３（ｂ）に示すように、ＴＦＴ形成領域３２をレーザーで照射することにより、結晶質半導体膜３３を得る。本実施形態では、連続発振レーザー（ＣＷレーザー）を方向（走査方向）３８に沿って走査することにより、レーザー照射を行う。以下に、レーザー照射方法を具体的に説明する。 Subsequently, as shown in FIG. 3B, the crystalline semiconductor film 33 is obtained by irradiating the TFT formation region 32 with a laser. In this embodiment, laser irradiation is performed by scanning a continuous wave laser (CW laser) along a direction (scanning direction) 38. Hereinafter, the laser irradiation method will be specifically described.

レーザー照射装置に、ＣＡＤデータなどを用いて作製した照射パターンを予め記憶させておく。その後、レーザー照射装置のステージ上に基板２２を設置して、画像認識などによりマーカー２８の位置を正確に把握し、基板２２の角度を調整する。次に、マーカー２８を基準として、予めレーザー照射装置に記憶させておいた照射パターンに沿って、レーザーを走査方向３８に沿って照射する。レーザービームの寸法は２００×２０μｍ、波長は５３２ｎｍとする。また、レーザーの移動速度は、４０ｃｍ／ｓｅｃとする。これにより、ＴＦＴ形成領域３２が走査方向３８に沿って結晶化されて、走査方向３８に長い（例えば２μｍ以上）結晶粒を有する結晶質半導体膜３３が得られる。 An irradiation pattern produced using CAD data or the like is stored in advance in the laser irradiation apparatus. Thereafter, the substrate 22 is set on the stage of the laser irradiation apparatus, the position of the marker 28 is accurately grasped by image recognition or the like, and the angle of the substrate 22 is adjusted. Next, the laser is irradiated along the scanning direction 38 along the irradiation pattern stored in advance in the laser irradiation apparatus with the marker 28 as a reference. The laser beam has a size of 200 × 20 μm and a wavelength of 532 nm. The moving speed of the laser is 40 cm / sec. As a result, the TFT forming region 32 is crystallized along the scanning direction 38, and the crystalline semiconductor film 33 having crystal grains long in the scanning direction 38 (for example, 2 μm or more) is obtained.

このとき、Ａ／Ｏシャッターなどの高速動作可能なシャッターを用いて、レーザーのＯＮ／ＯＦＦを行うことにより、パターニング用マーカー３４がレーザーで照射されないようにする。一方、レーザー照射用マーカー２８は、その後の工程で使用されないため、レーザーで照射されても構わないが、レーザー照射によりマーカー２８が剥離して（膜剥がれ）歩留まりを低下させるおそれがあるので、照射されないことが好ましい。 At this time, the patterning marker 34 is prevented from being irradiated with the laser by turning on / off the laser using a shutter capable of high-speed operation such as an A / O shutter. On the other hand, since the laser irradiation marker 28 is not used in the subsequent steps, it may be irradiated with a laser. However, the laser irradiation may cause the marker 28 to peel off (film peeling) and reduce the yield. Preferably not.

この後、上記のレーザー照射によって得られた結晶質半導体膜３３に対して、公知のフォトリソグラフィー工程を用いてパターニングを行うことにより、図３（ｃ）に示すようなＴＦＴの活性層となる島状半導体層４０、４２を形成する。パターニングの際には、マーカー３４を用いて位置合わせを行う。なお、このとき、マーカー３４とは別に、ゲート電極合わせ用のマーカー（図示せず）を形成しておき、後の工程で、このマーカーを用いてゲート電極の位置合わせを行ってもよい。 Thereafter, the crystalline semiconductor film 33 obtained by the above laser irradiation is patterned using a known photolithography process, whereby an island that becomes an active layer of a TFT as shown in FIG. The semiconductor layers 40 and 42 are formed. At the time of patterning, alignment is performed using the marker 34. At this time, a gate electrode alignment marker (not shown) may be formed separately from the marker 34, and the gate electrode may be aligned using this marker in a later step.

次いで、図３（ｄ）に示すように、公知のＴＦＴ形成プロセスと同様のプロセスにより、島状半導体層４０を活性層とするデプレッション型（Ｄ型）の薄膜トランジスタ４４および島状半導体層４２を活性層とするエンハンスメント型（Ｅ型）の薄膜トランジスタ４６を形成し、Ｅ／Ｄ型インバータ回路を構成する。 Next, as shown in FIG. 3D, the depletion type (D-type) thin film transistor 44 and the island-shaped semiconductor layer 42 having the island-shaped semiconductor layer 40 as the active layer are activated by a process similar to a known TFT formation process. An enhancement type (E type) thin film transistor 46 as a layer is formed to constitute an E / D type inverter circuit.

具体的には、島状半導体層４０、４２に対して不純物を注入することにより、それぞれ、ソース領域４０ｓ、４２ｓおよびドレイン領域４０ｄ、４２ｄを形成する。島状半導体層４０、４２において、ソース領域４０ｓ、４２ｓおよびドレイン領域４０ｄ、４２ｄの間に位置する領域４０ｃ、４２ｃは、チャネル領域となる。この後、ゲート絶縁膜（図示せず）を介して、チャネル領域４０ｃ、４２ｃを覆うようにゲート電極４０Ｇ、４２Ｇをそれぞれ設ける。続いて、層間絶縁膜（図示せず）を形成し、層間絶縁膜に形成されたコンタクトホールを介して、ソース領域４０ｓ、４２ｓにそれぞれ接続されたソース電極（図示せず）と、ドレイン領域４０ｄ、４２ｄにそれぞれ接続されたドレイン電極（図示せず）とを設ける。このようにして、薄膜トランジスタ４４、４６が得られる。得られたデプレッション型の薄膜トランジスタ４４のチャネル方向４５は、走査方向３８、すなわち結晶成長の方向に略平行であり、エンハンスメント型の薄膜トランジスタ４６のチャネル方向４７は、走査方向３８に略垂直である。 Specifically, by implanting impurities into the island-like semiconductor layers 40 and 42, source regions 40s and 42s and drain regions 40d and 42d are formed, respectively. In the island-like semiconductor layers 40 and 42, the regions 40c and 42c located between the source regions 40s and 42s and the drain regions 40d and 42d become channel regions. Thereafter, gate electrodes 40G and 42G are provided so as to cover the channel regions 40c and 42c through a gate insulating film (not shown). Subsequently, an interlayer insulating film (not shown) is formed, and source electrodes (not shown) connected to the source regions 40s and 42s, respectively, and a drain region 40d through contact holes formed in the interlayer insulating film. , 42d are respectively connected to drain electrodes (not shown). In this way, thin film transistors 44 and 46 are obtained. The channel direction 45 of the obtained depletion type thin film transistor 44 is substantially parallel to the scanning direction 38, that is, the crystal growth direction, and the channel direction 47 of the enhancement type thin film transistor 46 is substantially perpendicular to the scanning direction 38.

本実施形態では、薄膜トランジスタ４４、４６を、それぞれ、デプレッション型およびエンハンスメント型ＴＦＴとして機能させるために、島状半導体層４０、４２のチャネル領域４０ｃ、４２ｃに不純物（例えばＢ）を注入することにより（チャネルドープ）、しきい値電圧の制御を行ってもよい。このとき、島状半導体層４０に対するチャネルドープと、島状半導体層４２に対するチャネルドープとを同一の条件（加速電圧、ドーズ量など）で同時に行うことが好ましい。 In the present embodiment, in order to cause the thin film transistors 44 and 46 to function as a depletion type and an enhancement type TFT, respectively, impurities (for example, B) are implanted into the channel regions 40c and 42c of the island-like semiconductor layers 40 and 42 ( Channel doping) and threshold voltage may be controlled. At this time, it is preferable that the channel dope for the island-shaped semiconductor layer 40 and the channel dope for the island-shaped semiconductor layer 42 be simultaneously performed under the same conditions (acceleration voltage, dose, etc.).

上記方法で得られたＤ型およびＥ型薄膜トランジスタ４４、４６のそれぞれの電流電圧特性を図４に例示する。また、本実施形態において、これらの薄膜トランジスタ４４、４６を用いて形成されたＥ／Ｄ型インバータ回路の構成を図５に示す。 FIG. 4 illustrates the current-voltage characteristics of the D-type and E-type thin film transistors 44 and 46 obtained by the above method. FIG. 5 shows the configuration of an E / D type inverter circuit formed using these thin film transistors 44 and 46 in this embodiment.

なお、本実施形態では、基板２２に垂直な方向から見て長方形状の島状半導体層４０、４２を形成したが、島状半導体層の形状はこれに限定されない。例えば、島状半導体層４０と島状半導体層４２とをＬ字型に連結させたパターンを形成し、このＬ字型のパターン上に、Ｄ型薄膜トランジスタ４４のドレイン電極およびチャネル領域４０ｃとＥ型薄膜トランジスタ４６のソース電極とを図４に示す出力端子Ｖ_outに接続するための配線を形成することもできる。 In the present embodiment, the rectangular island-shaped semiconductor layers 40 and 42 as viewed from the direction perpendicular to the substrate 22 are formed, but the shape of the island-shaped semiconductor layers is not limited to this. For example, a pattern in which the island-shaped semiconductor layer 40 and the island-shaped semiconductor layer 42 are connected in an L shape is formed, and the drain electrode and the channel region 40c of the D-type thin film transistor 44 and the E-type are formed on the L-shaped pattern. A wiring for connecting the source electrode of the thin film transistor 46 to the output terminal _Vout shown in FIG. 4 can also be formed.

また、本実施形態では、特定の一方向３８にラテラルに成長させた結晶質半導体膜を用いているが、代わりに、結晶成長方向の異なる複数の結晶質領域を有する結晶質半導体膜を用いてもよい。そのような結晶質半導体膜は、例えば、非晶質半導体膜の結晶化を行う際に、非晶質半導体膜の位置に応じてレーザーの走査方向を変えて結晶成長させることによって形成できる。このような結晶質半導体膜を用いると、チャネル方向が互いに平行であっても、チャネル方向と結晶成長方向との間の角度が異なる複数のＴＦＴを作製できる。 In this embodiment, a crystalline semiconductor film grown laterally in one specific direction 38 is used. Instead, a crystalline semiconductor film having a plurality of crystalline regions having different crystal growth directions is used. Also good. Such a crystalline semiconductor film can be formed, for example, by crystal growth by changing the laser scanning direction in accordance with the position of the amorphous semiconductor film when the amorphous semiconductor film is crystallized. When such a crystalline semiconductor film is used, a plurality of TFTs having different angles between the channel direction and the crystal growth direction can be manufactured even if the channel directions are parallel to each other.

本発明によれば、簡便なプロセスで、しきい値電圧や動作型の異なる複数のＴＦＴを形成できる。本発明は、Ｅ／Ｄ型インバータ回路やそれを含む半導体装置に好適に適用できる。特に、同一基板上にアクティブマトリクス部と周辺駆動回路部とを構成するドライバモノリシック型アクティブマトリクス基板に本発明を適用すると、簡便なプロセスで周辺駆動回路を構成でき、かつ、製造コストを低減できるので有利である。 According to the present invention, a plurality of TFTs having different threshold voltages and operation types can be formed by a simple process. The present invention can be suitably applied to an E / D type inverter circuit and a semiconductor device including the same. In particular, when the present invention is applied to a driver monolithic active matrix substrate in which the active matrix portion and the peripheral drive circuit portion are formed on the same substrate, the peripheral drive circuit can be configured with a simple process and the manufacturing cost can be reduced. It is advantageous.

本発明は、しきい値電圧の異なる少なくとも２つのＴＦＴを備えた半導体素子、回路、半導体装置、それらを備えた表示装置などの電子機器に広く適用される。例えば、Ｅ／Ｄ型インバータ回路などの倫理回路や、そのような回路を含む高性能半導体装置（液晶表示装置や有機ＥＬ表示装置、密着型イメージセンサー、三次元ＩＣなど）に好適に用いられ得る。 The present invention is widely applied to electronic devices such as a semiconductor element, a circuit, a semiconductor device, and a display device provided with at least two TFTs having different threshold voltages. For example, it can be suitably used for an ethical circuit such as an E / D type inverter circuit or a high-performance semiconductor device (such as a liquid crystal display device, an organic EL display device, a contact image sensor, or a three-dimensional IC) including such a circuit. .

（ａ）および（ｂ）は、それぞれ、本発明で用いる結晶質半導体膜を説明するための拡大平面図、および本発明における半導体層の構成を示す模式的な平面図である。(A) And (b) is respectively the enlarged plan view for demonstrating the crystalline semiconductor film used by this invention, and the typical top view which shows the structure of the semiconductor layer in this invention. （ａ）は、本発明による第1実施形態の結晶質半導体膜の結晶方向分布を測定した結果を例示する図であり、（ｂ）は結晶方位の標準三角形を示す図である。(A) is a figure which illustrates the result of having measured the crystal direction distribution of the crystalline semiconductor film of 1st Embodiment by this invention, (b) is a figure which shows the standard triangle of a crystal orientation. （ａ）〜（ｄ）は、本発明による第１の実施形態の製造方法を説明するための工程図であり、基板表面を上方から見た斜視図である。(A)-(d) is process drawing for demonstrating the manufacturing method of 1st Embodiment by this invention, and is the perspective view which looked at the substrate surface from upper direction. 本発明による第１の実施形態のＥ型およびＤ型薄膜トランジスタの電流電圧特性を示すグラフである。It is a graph which shows the current-voltage characteristic of the E-type and D-type thin film transistor of 1st Embodiment by this invention. 本発明による第１の実施形態のＥ／Ｄ型インバータ回路を示す等価回路図である。1 is an equivalent circuit diagram showing an E / D type inverter circuit according to a first embodiment of the present invention.

符号の説明Explanation of symbols

１、２２基板
１０、３８レーザーの走査方向
１４、１８、４０、４２島状半導体層
１４ｓ、１８ｓ、４０ｓ、４２ｓソース領域
１４ｃ、１８ｃ、４０ｃ、４２ｃチャネル領域
１４ｄ、１８ｄ、４０ｄ、４２ｄドレイン領域
１５、１９、４５、４７チャネル方向
１２結晶粒
２０結晶質半導体膜 1, 22 Substrate 10, 38 Laser scanning direction 14, 18, 40, 42 Island-like semiconductor layer 14s, 18s, 40s, 42s Source region 14c, 18c, 40c, 42c Channel region 14d, 18d, 40d, 42d Drain region 15 19, 45, 47 Channel direction 12 Crystal grain 20 Crystalline semiconductor film

Claims

特定の方向にラテラルに成長させた第１の結晶質半導体層を用いて形成された第１の薄膜トランジスタと、
特定の方向にラテラルに成長させた第２の結晶質半導体層を用いて形成された第２の薄膜トランジスタと
を備え、
前記第１の結晶質半導体層の結晶成長方向と、前記第１の薄膜トランジスタのチャネル方向とのなす角度が±１０°以下であり、
前記第２の結晶質半導体層の結晶成長方向と、前記第２の薄膜トランジスタのチャネル方向とのなす角度が８０°以上１００°以下である半導体装置。 A first thin film transistor formed using a first crystalline semiconductor layer laterally grown in a specific direction;
A second thin film transistor formed using a second crystalline semiconductor layer laterally grown in a specific direction,
An angle formed between the crystal growth direction of the first crystalline semiconductor layer and the channel direction of the first thin film transistor is ± 10 ° or less;
A semiconductor device, wherein an angle formed between a crystal growth direction of the second crystalline semiconductor layer and a channel direction of the second thin film transistor is 80 ° to 100 °.

前記第２の薄膜トランジスタのしきい値電圧は、前記第１の薄膜トランジスタのしきい値電圧よりも高い請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein a threshold voltage of the second thin film transistor is higher than a threshold voltage of the first thin film transistor.

前記第１の薄膜トランジスタはデプレッション型であり、前記第２の薄膜トランジスタはエンハンスメント型である請求項２に記載の半導体装置。 The semiconductor device according to claim 2, wherein the first thin film transistor is a depletion type, and the second thin film transistor is an enhancement type.

前記第１および第２の薄膜トランジスタはＥ／Ｄ型インバータ回路を構成している請求項３に記載の半導体装置。 The semiconductor device according to claim 3, wherein the first and second thin film transistors constitute an E / D type inverter circuit.

（ａ）非晶質半導体膜を特定の方向にラテラルに成長させることにより、結晶質半導体膜を得る工程と、
（ｂ）前記結晶質半導体膜をパターニングすることにより、第１および第２の島状半導体層を形成する工程と、
（ｃ）前記第１の島状半導体層を用いて第１の薄膜トランジスタを形成する工程であって、前記第１の薄膜トランジスタのチャネル方向は前記第１の島状半導体層の結晶成長の方向と±２０°以下の角度をなす、工程と、
（ｄ）前記第２の島状半導体層を用いて第２の薄膜トランジスタを形成する工程であって、前記第２の薄膜トランジスタのチャネル方向は前記第２の島状半導体層の結晶成長の方向と７０°以上１１０°以下の角度をなす、工程とを
包含する半導体装置の製造方法。 (A) a step of obtaining a crystalline semiconductor film by laterally growing an amorphous semiconductor film in a specific direction;
(B) forming the first and second island-like semiconductor layers by patterning the crystalline semiconductor film;
(C) forming a first thin film transistor by using the first island-shaped semiconductor layer, wherein a channel direction of the first thin film transistor is different from a direction of crystal growth of the first island-shaped semiconductor layer. Forming an angle of 20 ° or less;
(D) forming a second thin film transistor using the second island-shaped semiconductor layer, wherein the channel direction of the second thin film transistor is the same as the crystal growth direction of the second island-shaped semiconductor layer; A method of manufacturing a semiconductor device including a step of forming an angle of not less than 110 ° and not more than 110 °.

前記第１および第２の薄膜トランジスタは、それぞれ、デプレッション型およびエンハンスメント型の薄膜トランジスタである請求項５に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 5, wherein the first and second thin film transistors are a depletion type and an enhancement type thin film transistor, respectively.

前記第１および第２の島状半導体層に対して、同一の工程でチャネルドーピングを行う請求項５または６に記載の半導体装置の製造方法。 7. The method of manufacturing a semiconductor device according to claim 5, wherein channel doping is performed on the first and second island-shaped semiconductor layers in the same process.

前記工程（ａ）は、前記非晶質半導体膜をレーザービームで一定方向に照射し、前記レーザービームの走査方向に結晶成長させる工程を含む請求項５から７のいずれかに記載の半導体装置の製造方法。 8. The semiconductor device according to claim 5, wherein the step (a) includes a step of irradiating the amorphous semiconductor film with a laser beam in a certain direction and growing a crystal in a scanning direction of the laser beam. 9. Production method.

前記第１および第２の薄膜トランジスタを含むインバータ回路を形成する工程をさらに包含する請求項５から８のいずれかに記載の半導体装置の製造方法。 9. The method for manufacturing a semiconductor device according to claim 5, further comprising a step of forming an inverter circuit including the first and second thin film transistors.

前記工程（ａ）は、ＣＷラテラル結晶化法により非晶質半導体膜を結晶成長させる工程を含む請求項５から９のいずれかに記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 5, wherein the step (a) includes a step of crystal-growing an amorphous semiconductor film by a CW lateral crystallization method.

前記工程（ａ）は、逐次的横方向結晶成長法により非晶質半導体膜を結晶成長させる工程を含む請求項５から９のいずれかに記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 5, wherein the step (a) includes a step of crystal-growing an amorphous semiconductor film by a sequential lateral crystal growth method.

請求項１から４のいずれかに記載の半導体装置を備えた電子機器。 An electronic apparatus comprising the semiconductor device according to claim 1.