JP2008171565A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2008171565A JP2008171565A JP2008089710A JP2008089710A JP2008171565A JP 2008171565 A JP2008171565 A JP 2008171565A JP 2008089710 A JP2008089710 A JP 2008089710A JP 2008089710 A JP2008089710 A JP 2008089710A JP 2008171565 A JP2008171565 A JP 2008171565A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory device
- semiconductor memory
- area
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
【課題】チップ固有の識別番号のように、セキュリティが必要なデータを格納できる不
揮発性半導体記憶装置を実現する。
【解決手段】記憶領域の一部または全部の領域内の、消去単位領域の管理情報領域に、前記消去単位領域の消去回数を示す情報を有し、前記情報が所定の値であるとき、チップ内の動作制御装置により、前記一部または全部の領域のワード線またはデータ線またはソース線に対して、消去に必要な電圧を印加しない。また、書き込みについても同様な制御を行う。
【選択図】図4
揮発性半導体記憶装置を実現する。
【解決手段】記憶領域の一部または全部の領域内の、消去単位領域の管理情報領域に、前記消去単位領域の消去回数を示す情報を有し、前記情報が所定の値であるとき、チップ内の動作制御装置により、前記一部または全部の領域のワード線またはデータ線またはソース線に対して、消去に必要な電圧を印加しない。また、書き込みについても同様な制御を行う。
【選択図】図4
Description
本発明は、セキュリティが必要なデータを格納できる不揮発性半導体記憶装置に関する。
デジタルスチルカメラをはじめとする携帯型情報機器の普及に伴い、外部記憶装置であるフラッシュメモリカードの需要が大きくなっている。フラッシュメモリカードは記憶媒体としてフラッシュメモリを搭載した、PCカードまたはそれ以下のサイズの記憶装置である。
フラッシュメモリは電気的に書き換え可能であり、高集積化に適した不揮発性半導体メモリである。フラッシュメモリの主な用途は、フラッシュメモリカードにおける記憶媒体のほかに、PC(Personal Computer)のBIOSの格納、携帯電話のプログラムやデータ(アドレス帳など)の格納に用いられている。
フラッシュメモリはその用途に応じて、AND型、NOR型など様々なセルアレイ構造が提案され、それぞれ特徴をもっている。
AND型フラッシュメモリは、高集積・低電圧化に適したフラッシュメモリであり、ファイルストレージ系の記憶媒体として使われることが多い。AND型フラッシュメモリの公知例としては特許文献1(特開平6−77437号公報)がある。消去は、制御ゲートに高電圧を印加し、ソースおよびドレインおよび基板を接地し、ファウラー・ノルトハイム電流によりチャネルから浮遊ゲートに電子を注入することで行う。その結果、フラッシュメモリセルのしきい値が高くなる。書き込みは、制御ゲートに負電圧、ドレインに低電圧を印加し、ソースを開放、基板を接地して行う。このとき、ファウラー・ノルトハイム電流により浮遊ゲートからドレインへ電子が引き抜かれ、メモリセルのしきい値が低くなる。AND型フラッシュメモリにおいては、メモリセルのしきい値が高い状態が消去状態であり、このときメモリセルが記憶する値は‘1’である。また、しきい値が低い状態が書き込み状態であり、このときメモリセルが記憶する値は‘0’である。
また、近年、フラッシュメモリチップの大容量化に伴い、音楽データや電子書籍データを格納する用途への期待が高まっている。フラッシュメモリにこれらのデータを格納する際の問題点は、フラッシュメモリカードに格納するコンテンツに対する著作権保護である。
コンテンツの著作権保護を実現する一つの方法として、フラッシュメモリチップ内部に固有の識別番号を設け、この識別番号を利用する方法がある。つまり、他の識別番号を持ったフラッシュメモリチップにはコンテンツをコピーできない、または他の識別番号のフラッシュメモリチップにコピーができても正しく再生することができない、といった方法で不正コピーを防止することできる。
特開平6−77437号公報
フラッシュメモリと同一チップ内に設ける識別番号は、書き換えが不可能でなくてはならない。識別番号をマスクROM領域に格納すると、チップの出荷後にユーザ側で識別番号を書き込むといったことができない。一方、従来のフラッシュメモリ領域に識別番号を格納すると、消去や上書きにより自由に改ざんされてしまう。
識別番号のようにセキュリティが必要なデータを、フラッシュメモリ領域に格納するときの課題は、(1)識別番号を書き込む前に最低1回は消去できる、(2)1回書き込みを行った後は再び書き込むことができない、または、(3)識別番号の上書きが検出された場合は他のデータを読み書きできない、ようなフラッシュメモリを実現することである。
本発明の目的は、所定回数だけ消去した後は、再び消去することができない記憶領域を有する不揮発性半導体記憶装置を実現することである。
本発明の他の目的は、1度書き込んだ後は、再び書き込みができない記憶領域を有する不揮発性半導体記憶装置を実現することである。
本発明のさらに他の目的は、データの上書きが検出された場合は他のデータを読み書きできない不揮発性半導体記憶装置を実現することである。
上記目的を達成するために、
複数個の消去単位領域で構成され、消去単位領域ごとに通常のデータ領域と、消去単位領域全体の管理情報を記憶する管理情報領域とを有する記憶領域と、
外部より入力したアドレス値により、ワード線またはデータ線またはソース線を選択し所定の電圧を印加する選択装置と、
消去・書き込み・読み出し等の動作を制御する動作制御装置と、
不揮発性半導体記憶装置の状態を記憶する一時記憶装置とを有する不揮発性半導体記憶装置において、
記憶領域の一部または全部の領域内の、消去単位領域の管理情報領域に、消去単位領域を1度消去したことを示す情報を有し、この情報が所定の値であるとき、選択装置に対する動作制御装置の制御により、一部または全部の領域のワード線またはデータ線またはソース線に対して、消去に必要な電圧の印加を抑止する手段を設ける。
複数個の消去単位領域で構成され、消去単位領域ごとに通常のデータ領域と、消去単位領域全体の管理情報を記憶する管理情報領域とを有する記憶領域と、
外部より入力したアドレス値により、ワード線またはデータ線またはソース線を選択し所定の電圧を印加する選択装置と、
消去・書き込み・読み出し等の動作を制御する動作制御装置と、
不揮発性半導体記憶装置の状態を記憶する一時記憶装置とを有する不揮発性半導体記憶装置において、
記憶領域の一部または全部の領域内の、消去単位領域の管理情報領域に、消去単位領域を1度消去したことを示す情報を有し、この情報が所定の値であるとき、選択装置に対する動作制御装置の制御により、一部または全部の領域のワード線またはデータ線またはソース線に対して、消去に必要な電圧の印加を抑止する手段を設ける。
また、本発明の他の目的を達成するために、
記憶領域の一部または全部の領域内の、消去単位領域の管理情報領域に、消去単位領域に1度書き込みを行ったことを示す情報を有し、この情報が所定の値であるとき、選択装置に対する動作制御装置の制御により、一部または全部の領域のワード線またはデータ線またはソース線に対して、書き込みに必要な電圧の印加を抑止する手段を設ける。
記憶領域の一部または全部の領域内の、消去単位領域の管理情報領域に、消去単位領域に1度書き込みを行ったことを示す情報を有し、この情報が所定の値であるとき、選択装置に対する動作制御装置の制御により、一部または全部の領域のワード線またはデータ線またはソース線に対して、書き込みに必要な電圧の印加を抑止する手段を設ける。
また、本発明のさらに他の目的を達成するために、
通常データの各ビットと1対1の写像関係にあるデータを生成する装置を有し、記憶領域内の一部または全部の領域に対して、同一の書き込み単位領域に、通常データおよび写像関係のデータを書き込む領域を有し、他のデータ領域に対して書き込みおよび読み出しを行うとき、予め通常データおよび写像関係のデータが互いに写像関係にあるかを検証し、写像関係にない場合は前記データ領域への書き込みおよび読み出しを不可能に設定する手段を設ける。
通常データの各ビットと1対1の写像関係にあるデータを生成する装置を有し、記憶領域内の一部または全部の領域に対して、同一の書き込み単位領域に、通常データおよび写像関係のデータを書き込む領域を有し、他のデータ領域に対して書き込みおよび読み出しを行うとき、予め通常データおよび写像関係のデータが互いに写像関係にあるかを検証し、写像関係にない場合は前記データ領域への書き込みおよび読み出しを不可能に設定する手段を設ける。
本発明により、不揮発性半導体記憶装置の記憶領域内に、所定の回数以上は消去ができない、さらには、1度しか書き込みができない領域を設けることができる。
また、再消去禁止領域内の同じ書き込み単位領域に、通常データとその反転データを書き込むことで、通常データの改ざんが容易に検出することができるようになる。これを利用して、通常データの改ざんが検出された場合はチップ内の他のデータにアクセスできなくするといった応用が可能となる。
以上により、フラッシュメモリチップ内に、チップ固有の識別番号などセキュリティが必要なデータを格納することができる効果が得られる。
(第1の実施例)
まず、本発明の第一の実施例を説明する。図2は、AND型フラッシュメモリチップ201のブロック構成を示す。以下、AND型フラッシュメモリチップ201を構成する各ブロックについて説明する。
まず、本発明の第一の実施例を説明する。図2は、AND型フラッシュメモリチップ201のブロック構成を示す。以下、AND型フラッシュメモリチップ201を構成する各ブロックについて説明する。
AND型フラッシュメモリのセルアレイ群202は8面のセルアレイで構成する。データの消去・書き込み・読み出しは、8面のセルアレイで並列に行われる。セルアレイはフラッシュメモリセルを平面的に配列したものである。図3にAND型フラッシュメモリのセルアレイの構造を示す。ドレイン側とソース側にそれぞれ選択トランジスタ(301、302、303、及び304、305、306)が設けられ、この2つの選択トランジスタの間にM個のフラッシュメモリセルが並列に接続されている。この1組の選択トランジスタではさんだ記憶領域、すなわち図3において点線で囲まれた記憶領域を、以下メモリブロックと呼ぶ。また、共通ソース線には接地電圧Vssが印加されている。
AND型フラッシュメモリは、選択したワード線に接続された全てのフラッシュメモリセルに対して、消去・書き込み・読み出しを行う。例えば、図3でワード線W2に接続されたメモリセル群M2を選択した場合を考える。
消去動作は、ドレイン側およびソース側の選択トランジスタのゲートSDおよびSSに電源電圧Vcc、ワード線W2に高電圧Vpp、データ線D1〜D528に接地電圧Vssを印加して行う。書き込み動作は、ドレイン側の選択トランジスタのゲートSDに電源電圧Vcc、ソース側の選択トランジスタのゲートSSに接地電圧Vss、ワード線W2に負電圧Vnn、データ線に電源電圧Vccを印加して行う。読み出し動作は、ドレイン側およびソース側の選択トスタランジのゲートSDおよびSSに電源電圧Vcc、ワード線W2に電源電圧Vcc、データ線D1からD528に所定の正電圧を印加して行う。
セルアレイ内の一本のワード線(Wn)には528個のフラッシュメモリセルが接続されている。また、本実施例では1つのフラッシュメモリセルにつき1ビットデータを記憶する。セルアレイ群202は8面のセルアレイで構成するので、消去・書き込み・読み出しの単位は528バイトとなる。
図32にセルアレイ群202のデータ構成を示す。一本のワード線ごとにアドレスが割り当てられている。また、1つのアドレスに対応する528バイトのデータは、512バイトのセクタデータ領域と、セクタデータを管理する情報を格納する16バイトの管理情報領域とで構成する。セクタデータを512バイトとしたのは、磁気ディスクのセクタサイズと同じにするためである。行アドレス0は消去禁止領域である。また行アドレス1〜16383は消去可能領域である。
図2の行デコーダ203は、セルアレイ群202内のワード線を選択し所定の電圧を印加する。図33に示すように、行デコーダ203は、消去禁止領域のワード線選択回路100、および消去可能領域のワード線選択回路101、およびメモリブロック選択回路102、103で構成する。
消去禁止領域のワード線選択回路100、および消去可能領域のワード線選択回路101は、行アドレスをデコードしてワード線を選択し、ワード線に印加する電圧を制御する。図33には示していないが、行アドレスは行アドレスバッファ204を介して行デコーダ203に入力する。行アドレスが0のとき、消去禁止領域のワード線選択回路100がワード線を選択する。また行アドレスが1から16383のとき、消去可能領域のワード線選択回路101が行アドレスに対応するワード線を選択する。消去可能領域のワード線選択回路101には、ワード線電圧Vwおよび接地電圧Vssが、消去禁止領域のワード線選択回路100には、接地電圧Vssのみが図2に示す内部電源発生回路213より供給される。
消去禁止領域のワード線選択回路100の内部構成を図34に、また、消去可能領域のワード線選択回路101のうち、1本のワード線に対応する回路を図35に示す。チップ外部より行アドレスとして0を入力すると、消去禁止領域内のワード線が選択される。このとき、コントロール回路211からの制御信号ERSに応じてワード線に印加する電圧が変化する。すなわち、制御信号ERSが‘H’レベルのときワード線には接地電圧Vssが印加され、制御信号ERSが‘L’レベルのときワード線にはワード線電圧Vwが印加される。また、消去可能領域内のワード線は選択されていないので接地電圧Vssが印加される。
一方、行アドレスとして1から16383を入力すると、消去可能領域内の行アドレスに対応したワード線が選択される。このとき消去可能領域のワード線選択回路101は、選択したワード線にはワード線電圧Vwを印加する。また、消去禁止領域のワード線選択回路100、消去可能領域のワード線選択回路101ともに非選択のワード線に対しては接地電圧Vssを印加する。
メモリブロック選択回路102、103は、行アドレスをデコードしてメモリブロックを選択する。図33には示していないが、メモリブロック選択回路102、103には行アドレスが入力する。また、電源電圧Vcc、接地電圧Vssが供給される。メモリブロック選択回路102、103は、コントロール回路211からの制御信号に応じて、ドレイン側およびソース側の選択トランジスタのゲートに印加する電圧を制御する。消去動作および読み出し動作において、メモリブロック選択回路102、103は、ドレイン側およびソース側の選択トランジスタのゲートに電源電圧Vccを印加する。また、書き込み動作において、メモリブロック選択回路102、103は、ドレイン側の選択トランジスタのゲートに電源電圧Vccを印加し、ソース側の選択トランジスタのゲートに接地電圧Vssを印加する。
ラッチ回路205は、書き込み時は書き込みデータを保持し、読み出し時はセンスアンプとして読み出し電圧を増幅し保持する役割をもつ。列アドレスカウンタ206は、チップ外部から入力された列アドレスのバッファになるとともに、コントロール回路211からの制御信号により列アドレスをインクリメントし、アクセスする列アドレスを変化させる。列デコーダ207は、列アドレスをデコードし、アクセスするデータ線を選択するための信号を出力する。列ゲート208は、列デコーダ207の出力によりアクセスするデータ線を選択する。
入力データ制御回路209は、消去動作または読み出し動作において、コントロール回路211からの制御信号に応じてセルアレイ群202内のデータ線に印加する電圧を制御する。書き込み動作の場合は、マルチプレクサ210からの入力データをそのまま列ゲート208へ伝える。マルチプレクサ210は、コントロール回路211からの制御信号により、バスの切替を行う。コントロール回路211はチップ内部の動作を制御する回路である。コントロール回路211はチップ外部より各種制御信号を入力する。また、コントロール回路211は各動作について所定のタイミングで、チップ内の各ブロックへ制御信号を出力する。
ステータスレジスタ212はフラッシュメモリチップ201の動作状態または動作結果を示す。ステータスレジスタ212のビット構成を図7に示す。ステータスレジスタは8ビットで構成されている。第0ビット(R_B)は、‘0’のときチップはビジー状態であり、‘1’のときチップはレディー状態である。ビット2(EER)は、‘1’のとき消去エラーであることを示す。ビット3(PER)は、‘1’のとき書き込みエラーであることを示す。ビット4(EIH)は、‘1’のとき消去禁止領域に対して消去コマンドを発行したためエラーであることを示す。その他のビットは予備ビットである。
内部電源発生回路213は、チップ外部より電源電圧Vccおよび接地電圧Vssを入力する。電源電圧Vccは、例えば3.3Vの単一電源である。また、接地電圧Vssは0Vである。内部電源発生回路213は、コントロール回路211からの制御信号に応じて、電源電圧Vccから高電圧Vppへの昇圧、または負電圧Vnnへの降圧を行い、ワード線電圧Vwとして出力する。ここで高電圧Vppは例えば12V、負電圧Vnnは例えば−7Vである。内部電源発生回路213は、電源電圧Vccおよび接地電圧Vssを各ブロックへ出力し、また、ワード線電圧Vwについては行デコーダ203へ出力する。
以下、図2を用いて、AND型フラッシュメモリチップ201の入出力信号を説明する。
I/Oは8本で構成されるデータ信号バスである。コマンドの入力やデータの入出力は、データ入出力信号端子I/Oを介して1バイトずつ行われる。ADDRはアドレス信号バスであり、行アドレスと列アドレスで構成する。/CEはチップ選択信号である。信号名の前の‘/’は信号が負論理であることを示す。/OEは、メモリデータやステータスレジスタを読み出す場合にアサートする信号である。
/WEは、外部から入力したコマンドやアドレスをラッチする信号である。SCは、書き込みや読み出しにおいて、データを1バイトずつラッチする信号である。R/Bは、フラッシュメモリチップ201内部が消去中または書き込み中でビジー状態のとき、‘0’を出力する。一方レディー状態のときはハイインピーダンスを出力する。
以下、このAND型フラッシュメモリチップ201の消去動作、書き込み動作、読み出し動作について説明する。
まず、消去動作の手順について説明する。
(1)チップ外部より/CEをアサートした後、消去コマンドを入力する。消去コマンドは、マルチプレクサ210を介してコントロール回路211に入力する。
(2)チップ外部よりアドレス(行アドレス+列アドレス)を入力する。入力したアドレスのうち、行アドレスは行アドレスバッファ204およびコントロール回路211に、列アドレスは列アドレスカウンタ206に入力する。
(3)コントロール回路211は制御信号ERSを‘1’にセットする。
(4)チップ外部より消去開始コマンドを入力する。
(5)入力した行アドレスが0であるかどうかに関わらず、行アドレス0のワード線には接地電圧Vssが印加される。つまりワード線と基板との間で電位差が生じないので消去を行うことができない。
書き込み動作については、行アドレスが指定するワード線が消去禁止領域にあるか消去可能領域にあるかに関わらず、選択したワード線には負電圧Vnnを印加し、非選択のワード線には接地電圧Vssを印加する。よって、消去禁止領域・消去可能領域の区別なくデータの書き込みを行うことができる。
読み出し動作についても、行アドレスが指定するワード線が消去禁止領域にあるか消去可能領域にあるかに関わらず、選択したワード線には電源電圧Vccを印加し、非選択のワード線には接地電圧Vssを印加する。よって、消去禁止領域・消去可能領域の区別なくデータの読み出しを行うことができる。
本実施例により、1回たりとも消去できない消去禁止領域を設けることができる。しかし、フラッシュメモリチップの製造後の選別処理では消去動作を行うのが一般的である。
そこで第二の実施例として、1回だけ消去可能なAND型フラッシュメモリについて説明する。
(第二の実施例)
以下、第一の実施例と異なる個所を中心に説明する。
以下、第一の実施例と異なる個所を中心に説明する。
図4にセルアレイ群202のデータ構成を示す。
行アドレス0は再消去禁止領域である。再消去禁止領域の管理情報領域は、1バイトの消去済バイトを格納する。このバイトに対しては、チップ201外部から読み書きを行うことはできない。行アドレス1〜16383は消去可能領域である。消去可能領域の管理情報領域にも消去済バイトを格納する領域を有するが使用しない。
図1は、第二の実施例におけるセルアレイとその周辺の詳細を示す。
図1に示す再消去禁止領域のワード線選択回路100、および消去可能領域のワード線選択回路101は、行アドレスをデコードしてワード線を選択し、ワード線に印加する電圧を制御する。図1には示していないが、行アドレスは行アドレスバッファ204を介して行デコーダ203に入力する。行アドレスが0のとき、再消去禁止領域のワード線選択回路100がワード線を選択する。また行アドレスが1から16383のとき、消去可能領域のワード線選択回路101が行アドレスに対応するワード線を選択する。再消去禁止領域のワード線選択回路100および消去可能領域のワード線選択回路101には、ワード線電圧Vwおよび接地電圧Vssが内部電源発生回路213より供給される。
再消去禁止領域のワード線選択回路100の内部構成を図5に、また、消去可能領域のワード線選択回路101のうち、1本のワード線に対応する回路を図6に示す。チップ外部より行アドレスとして0を入力すると、再消去禁止領域内のワード線が選択される。このとき再消去禁止領域のワード線選択回路100が行アドレス0に対応するワード線に印加する電圧は、外部からの制御信号EPHにより異なる。図1に示すように、各セルアレイのデータ線D528に対応するラッチが記憶する値がすべて‘1’のとき、制御信号EPHは‘1’となる。EPHが‘0’のとき、ワード線にはワード線電圧Vwを印加し、EPHが‘1’のとき、ワード線には接地電圧Vssを印加する。また、消去可能領域内のワード線は選択されていないので接地電圧Vssが印加される。
一方、行アドレスとして1から16383を入力すると、消去可能領域内の行アドレスに対応したワード線が選択される。このとき消去可能領域のワード線選択回路101は、選択したワード線にはワード線電圧Vwを印加する。また、再消去禁止領域のワード線選択回路100、消去可能領域のワード線選択回路101ともに非選択のワード線に対しては接地電圧Vssを印加する。
メモリブロック選択回路102、103は、行アドレスをデコードしてメモリブロックを選択する。図1には示していないが、メモリブロック選択回路102、103には行アドレスが入力する。また、電源電圧Vcc、接地電圧Vssが供給される。
以下、AND型フラッシュメモリチップ201の消去動作、書き込み動作、読み出し動作について説明する。
まず、消去動作について図8から図11を用いて説明する。以下、図8を用いて消去動作の詳細な手順を示す。
(ステップ801)チップ外部より/CEをアサートした後、消去コマンドを入力する。消去コマンドは、マルチプレクサ210を介してコントロール回路211に入力する。
(ステップ802)チップ外部よりアドレス(行アドレス+列アドレス)を入力する。入力したアドレスのうち、行アドレスは行アドレスバッファ204およびコントロール回路211に、列アドレスは列アドレスカウンタ206に入力する。
(ステップ803)コントロール回路211は入力した行アドレスが0であるかどうかを判定する。
(ステップ804)行アドレスが0でないとき、チップ外部より消去開始コマンドを入力する。
(ステップ805)一方、行アドレスが0であるとき、コントロール回路211は、まず制御信号CNFを‘1’にセットする。つぎに、内部電源発生回路213および入力データ制御回路209に読み出しを行うための制御信号を出して、管理情報領域の消去済バイトをラッチ回路205へ読み出す。この間、R/B信号は‘0’を出力し、チップ内部がビジー状態であることを示す。読み出し終了後、コントロール回路211は制御信号CNFを‘0’にセットする。
(ステップ806)ステップ805の処理終了後、チップ外部より消去開始コマンドを入力する。
(ステップ807)消去済バイト内の全ビットのうち少なくとも1ビットが‘0’である場合(すなわち、消去を一度も行っていない場合)、または、ステップ804の処理終了後、コントロール回路211は、内部電源発生回路213および入力データ制御回路209に消去を行うための制御信号を出力する。このとき、選択したワード線には高電圧Vppを印加し、データ線D1からD528には接地電圧Vssを印加する。これにより、選択したワード線に接続されたフラッシュメモリセルの消去が開始する。フラッシュメモリセルを消去している間、出力信号R/Bは‘0’であり、チップ内部がビジー状態であることを示す。また、消去中に/OEをアサートすると、ステータスレジスタ212の内容を読み出すことができる。このとき、図7のビット0(R_B)は‘0’である。
(ステップ808)消去が終わると、出力信号R/Bがハイインピーダンス、すなわちレディー状態に戻る。この後、/OEをアサートしてステータスレジスタ212を読み出すと、図7のビット0(R_B)は‘1’、ビット4(EIH)は‘0’である。
(ステップ809)消去済バイトの全ビットが‘1’である場合(すなわち、一度消去を行っている場合)、内部電源発生回路213および入力データ制御回路209に消去を行うための制御信号を出力する。このとき、選択したワード線には接地電圧Vssが印加され、基板との間で電位差が生じないので消去を行うことができない。ここで、出力信号R/Bはハイインピーダンス状態である。また、ここでステータスレジスタ212を読み出すと、図7のビット0(R_B)は‘1’、ビット4(EIH)は‘1’である。
図9に消去可能領域へ消去コマンドを発行したときのタイミングチャートを示す。図10に再消去禁止領域へ最初に消去コマンドを発行したときのタイミングチャートを示す。図11に再消去禁止領域へ2回目以降に消去コマンドを発行したときのタイミングチャートを示す。書き込み動作、読み出し動作については、アドレスを入力した後、コントロール回路211は行アドレスが0であるかを判定したり、消去済バイトをラッチ回路205へ読み出すことはしない。
書き込み動作については、行アドレスが指定するワード線が再消去禁止領域にあるか消去可能領域にあるかに関わらず、選択したワード線には負電圧Vnnを印加し、非選択のワード線には接地電圧Vssを印加する。よって、再消去禁止領域・消去可能領域の区別なくデータの書き込みを行うことができる。
読み出し動作についても、行アドレスが指定するワード線が再消去禁止領域にあるか消去可能領域にあるかに関わらず、選択したワード線には電源電圧Vccを印加し、非選択のワード線には接地電圧Vssを印加する。よって、再消去禁止領域・消去可能領域の区別なくデータの読み出しを行うことができる。
本実施例により、AND型フラッシュメモリの一部のメモリ領域に対して、1回だけ消去可能な領域を設けることができる。
本実施例では再消去禁止領域に対して許容する消去回数は1回であった。これを拡張して、所定の回数だけ消去した後に消去を禁止することもできる。このとき、管理情報領域には消去済バイトの代わりに消去回数を格納する。消去回数は、コントロール回路211が入力データ制御回路209を制御して書き込む。
また、本実施例ではAND型フラッシュメモリについて説明したが、本実施例の効果はAND型に限るものではない。DINOR型、NOR型、NAND型など他のフラッシュメモリセル構造でも同様にして再消去禁止領域を設けることができる。
また、本実施例と同様な効果は、図36に示すようなフラッシュメモリチップ群311とカードコントローラチップ312で構成されるフラッシュメモリカード310でも得ることができる。つまり、消去バイトを読み出し、再消去禁止領域への消去を制御する手段をカードコントローラチップ312の中に内蔵していてもよい。また、カードコントローラチップ312内のカードステータスレジスタ313を利用して、再消去エラーを表示させることもできる。これにより、カードステータスレジスタ313の内容をノート型PCなどのホスト機器から読み出すことができる。このとき、フラッシュメモリチップ群311は従来のフラッシュメモリチップで構成してよい。
(第三の実施例)
つぎに、第三の実施例を図12から図19を用いて説明する。本実施例は、第一の実施例で説明した再消去禁止領域を発展させ、さらに上書きを防止する機能を持たせる。すなわち、1回だけ消去可能であることに加え、1回だけ書き込み可能な領域を実現することが目的である。
つぎに、第三の実施例を図12から図19を用いて説明する。本実施例は、第一の実施例で説明した再消去禁止領域を発展させ、さらに上書きを防止する機能を持たせる。すなわち、1回だけ消去可能であることに加え、1回だけ書き込み可能な領域を実現することが目的である。
図13に、本実施例におけるセルアレイ群202のデータ構成を示す。行アドレス0は再消去・再書き込み禁止領域である。行アドレス0の管理情報領域には、消去済バイトに加え、1バイトの書き込み済バイトを格納する。この書き込み済バイトには、チップ201外部から読み書きすることができない。
書き込み動作において、コントロール回路211は、書き込み済バイトを読み込んで、全ビットデータが‘0’であるかどうかを判定し、行デコーダ203への制御信号OTPをセットする。また、再消去・再書き込み禁止領域に対する最初の書き込み動作において、コントロール回路211は入力データ制御回路209を制御して、書き込み済バイトの全ビットに ‘0’を格納する。
図15にステータスレジスタ212のビット構成を示す。第一の実施例でのステータスレジスタのビット構成に対して、ビット5に再書き込みエラービット(PIH)が新たに追加される。再消去・再書き込み禁止領域に対して、2回目以降に書き込みコマンドを発行した場合は、ビット5(PIH)が‘1’にセットされる。
書き込み動作について図16から図19を用いて説明する。以下、図16を用いて書き込み動作の手順を説明する。
(ステップ1601)チップ外部より/CEをアサートした後、書き込みコマンドを入力する。書き込みコマンドは、マルチプレクサ210を介してコントロール回路211に入力する。
(ステップ1602)チップ外部よりアドレス(行アドレス+列アドレス)を入力する。入力したアドレスのうち、行アドレスは行アドレスバッファ204およびコントロール回路211に、列アドレスは列アドレスカウンタ206に入力する。
(ステップ1603)コントロール回路211は入力した行アドレスが0であるかどうかを判定する。
(ステップ1604)行アドレスが0でないと判定した場合、チップ外部より書き込みデータを1バイトずつ入力する。このとき、最大526バイトまで入力することができる。入力されたデータはラッチ回路205に記憶される。
(ステップ1605)入力終了後、チップ外部より書き込み開始コマンドを入力する。
(ステップ1606)一方、ステップ1603にて行アドレスが0であると判定した場合、コントロール回路211は、まず制御信号CNFを‘1’にセットする。つぎに、内部電源発生回路213および入力データ制御回路209に読み出しを行うための制御信号を出力し、管理情報領域の消去済バイトおよび書き込み済バイトをラッチ回路205へ読み込む。この間、出力信号R/Bは‘0’を出力し、チップ内部がビジー状態であることを示す。読み出し終了後、コントロール回路211は制御信号CNFを‘0’にセットする。
(ステップ1607)チップ外部より書き込みデータを1バイトずつ入力する。このとき、最大526バイトまで入力することができる。入力されたデータはラッチ回路205にラッチされる。入力終了後、入力データ制御回路209は、セルアレイ群202内のデータ線D527に対応する8個のラッチに‘0’をラッチする。
(ステップ1608)チップ外部より書き込み開始コマンドを入力する。
(ステップ1609)消去済バイトの全ビットが‘1’かつ書き込み済バイトの全ビットが‘0’を満足しない場合、または、ステップ1605の処理終了後、コントロール回路211は、内部電源発生回路213および入力データ制御回路209に書き込みを行うための制御信号を出力する。このとき、選択したワード線には負電圧Vnnを印加する。データ線に印加される電圧は、ラッチ回路205が記憶する値に対応する。これにより、選択したワード線に接続されたフラッシュメモリセルの書き込みが開始する。再消去・再書き込み禁止領域の最初の書き込みにおいては、管理情報領域内の書き込み済バイトの全ビットに‘0’が書き込まれる。この間、出力信号R/Bは‘0’であり、チップ内部がビジー状態であることを示す。また、書き込み中に/OEをアサートすると、ステータスレ
ジスタ212の内容を読み出すことができる。このとき、図15のビット0(R_B)は‘0’である。
ジスタ212の内容を読み出すことができる。このとき、図15のビット0(R_B)は‘0’である。
(ステップ1610)書き込みが終了すると、出力信号R/Bがハイインピーダンス、すなわちレディー状態に戻る。この後、/OEをアサートしてステータスレジスタ212を読み出すと、図15のビット0(R_B)は‘1’、ビット5(PIH)は‘0’である。
(ステップ1611)消去済バイトの全ビットが‘1’かつ書き込み済バイトの全ビットが‘0’である場合(すなわち、消去および書き込みをすでに行った場合)、コントロール回路211は、内部電源発生回路213および入力データ制御回路209に書き込みを行うための制御信号を出力する。このとき、選択したワード線には接地電圧Vssを印加され、接地電圧Vssまたは電源電圧Vccに印加されているデータ線との間で電位差が生じない、または電位差が小さいので書き込みが発生しない。ここで、出力信号R/Bはハイインピーダンス状態である。また、ステータスレジスタ212を読み出すと、図15のビット0(R_B)は‘1’、ビット5(PIH)は‘1’である。
図17に消去・書き込み可能領域へ書き込みコマンドを発行したときのタイミングチャートを示す。図18に再消去・再書き込み禁止領域へ最初に書き込みコマンドを発行したときのタイミングチャートを示す。図19に再消去・再書き込み禁止領域へ2回目以降に書き込みコマンドを発行したときのタイミングチャートを示す。消去動作、読み出し動作については第一の実施例と同様である。
本実施例により、AND型フラッシュメモリの一部のメモリ領域に対して、1回だけ書き込み可能な領域を設けることができる。再消去・再書き込み禁止領域のデータに対して、消去だけでなく、書き込みを許容しないことで、上書きによるデータの破壊を防止することができる。
本実施例についても、同様な効果を図36に示すようなフラッシュメモリチップ群311とカードコントローラチップ312で構成されるフラッシュメモリカード310でも得ることができる。
(第四の実施例)
つぎに、第四の実施例を図20から図31を用いて説明する。本実施例は、第二の実施例の再消去禁止領域を第三の実施例とは異なる形式で発展させたものである。
つぎに、第四の実施例を図20から図31を用いて説明する。本実施例は、第二の実施例の再消去禁止領域を第三の実施例とは異なる形式で発展させたものである。
図20は、AND型フラッシュメモリチップ901のブロック構成を示す。以下、本実施例で新規に追加されたブロック、および、第一の実施例で説明したブロックと機能が異なるブロックについて説明する。
セルアレイ群902は、第一の実施例と同様に8面のセルアレイで構成される。図21にセルアレイ群902のデータ構成を示す。
行アドレス0は、第二の実施例と同様に528ビット×8=528バイトの再消去禁止領域である。再消去禁止領域のセクタデータ領域は、256バイト以内の識別番号を格納する領域と、256バイト以内の識別番号の反転データを格納する領域とで構成する。識別番号の反転データとは、識別番号を‘0’,‘1’の2進数で表現したとき、‘0’を‘1’に、‘1’を‘0’に反転したデータである。行アドレス1から行アドレス16383は消去可能領域であり、セクタデータ領域にはユーザデータを格納する。
行デコーダ903は、第二の実施例と同様に、再消去禁止領域のワード線選択回路、消去可能領域のワード線選択回路、メモリブロック選択回路で構成する。再消去禁止領域のワード線選択回路を図22に示す。チップ外部から入力した行アドレスが0でなくても、コントローラ回路211からの制御信号RIDによりワード線を選択し、読み出しに必要な電源電圧Vccを印加できるようにしている。また、消去可能領域のワード線選択回路は、図1の消去可能領域のワード線選択回路101と同一である。よって、ワード線ごとの回路は図6と同一である。また、メモリブロック選択回路も図1のメモリブロック選択回路102、103と同一である。
データ線電圧制御回路906は、図2の入力データ制御回路209に相当する。データ線電圧制御回路906は、消去・書き込み・読み出しの各動作において、コントロール回路211からの制御信号OPRに応じて、データ線に印加する電圧を制御する。
図23に反転/照合回路907、マルチプレクサ904、905、ゲート回路908、ラッチ回路205の詳細図を示す。
反転/照合回路907は2つの役割をもつ。一つの役割は、識別番号の書き込みにおいて反転/照合回路907内部で識別番号の反転データを生成し、識別番号とその反転データをデータ線へ出力することである。もう一つの役割は、ユーザデータのアクセスにおいて、アクセス前に識別番号の改ざんのチェックを行うことである。ここで言うチェックとは、識別番号領域と反転データ領域に格納された2つのデータを読み出して、互いが反転関係にあるかどうかを検証することである。2つのデータが反転関係にある場合は、ゲート回路908内のMOSスイッチがONになるのでユーザデータの読み出し/書き込みが可能となる。逆に、2つのデータが反転の関係にない場合は、ゲート回路908内のMOSスイッチがOFFになるのでユーザデータの読み出し/書き込みが不可能となる。
マルチプレクサ904、905は、再消去禁止領域に対する入出力または消去可能領域に対する入出力の切替制御を行う。切替制御はコントロール回路211からの制御信号UDIDにより行う。
ステータスレジスタ212のビット構成を図24に示す。第一の実施例のときと比較して、ビット5(TMP)が新規に追加されている。ビット5(TMP)が‘1’のとき、識別番号が上書きされているためユーザデータにアクセスできないことを示す。
以下、識別番号のアクセス手順を説明する。ここでは、図25を用いて識別番号の書き込みを例に手順を説明する。
(ステップ2501)チップ外部より/CEをアサートした後、書き込みコマンドを入力する。書き込みコマンドは、マルチプレクサ210を介してコントロール回路211へ入力する。
(ステップ2502)チップ外部よりアドレス(ただし、行アドレス=0)を入力する。入力したアドレスのうち、行アドレスは行アドレスバッファ204とコントロール回路211に、列アドレスは列アドレスカウンタ206に入力する。
(ステップ2503)コントロール回路211は、マルチプレクサ904、905への制御信号UDIDを‘0’にセットする。
(ステップ2504)コントロール回路211は、行アドレスが0であると判定したあと、行デコーダ903への制御信号RIDを‘0’にセットする。
(ステップ2505)チップ外部より識別番号および管理情報を1バイトずつ入力する。このとき、入力可能な最大バイト数は(256+15)=271バイトである。入力した識別番号および識別番号の反転データは、反転/照合回路907内部のラッチ回路に記憶される。また、管理情報はラッチ回路205に記憶される。
(ステップ2506)チップ外部より書き込み開始コマンドを入力する。
(ステップ2507)コントローラ回路211は、内部電源発生回路213およびデータ線電圧制御回路906に、書き込みを行うための制御信号を出力する。このとき、行デコーダ903内の再消去禁止領域のワード線選択回路は、選択したワード線に負電圧Vnnを印加する。また、データ線電圧制御回路906はデータ線に電圧を印加せず、データ線には反転/照合回路907内部のラッチ、およびラッチ回路205が記憶する値に応じた電圧が印加される。これにより、行アドレス0への書き込みが開始する。この間、出力信号R/Bは‘0’であり、チップ内部がビジー状態であることを示す。また、書き込み中に/OEをアサートすると、ステータスレジスタ212の内容を読み出すことができる。このとき、図24のビット0(R_B)は‘0’である。
(ステップ2508)書き込みが終了すると、出力信号R/Bがハイインピーダンス、すなわちレディー状態に戻る。この後、/OEをアサートしてステータスレジスタ212を読み出すと、図24のビット0(R_B)は‘1’である。
以上の手順により、識別番号およびその反転データがそれぞれの領域に書き込まれる。図28に識別番号の書き込みタイミングチャートを示す。
つづいて、ユーザデータのアクセス手順を説明する。ここでは、ユーザデータの書き込みを例に、図26を用いて手順を説明する。
(ステップ2601)チップ外部より/CEをアサートした後、書き込みコマンドを入力する。書き込みコマンドは、マルチプレクサ210を介してコントロール回路211へ入力する。
(ステップ2602)チップ外部よりアドレス(ただし、行アドレス≠0)を入力する。入力したアドレスのうち、行アドレスは行アドレスバッファ204とコントロール回路211に、列アドレスは列アドレスカウンタ206に入力する。
(ステップ2603)コントロール回路211は、マルチプレクサ904、905への制御信号UDIDを‘0’にセットする。
(ステップ2604)コントロール回路211は、行アドレスが0でないと判定したあと、行デコーダ903への制御信号RIDを‘1’にセットする。このとき、再消去禁止領域のワード線選択回路は行アドレス0のワード線に電源電圧Vccを印加する。また、データ線電圧制御回路906は、コントロール回路211からの制御信号により、データ線に所定の正電圧を印加して識別番号領域および反転データ領域のデータを反転/照合回路907内のラッチへ読み出す。この間、出力信号R/Bは‘0’を出力し、チップがビジー状態であることを示す。
反転/照合回路907内では、ラッチに読み出された識別番号および反転データが反転関係にあるかどうかを判定する。
一般にフラッシュメモリでは、書き込みコマンドでは、単方向にしかデータの書き込みができない。例えば、AND型フラッシュメモリでは、書き込み状態でメモリセルが記憶する値が‘0’で、消去状態では‘1’である。このとき、書き込みコマンドによる記憶データの変化は‘1’から‘0’の単方向にしか起こらない。つまり、メモリセル記憶する情報が‘0’であるとき、書き込みコマンドにより‘1’にすることはできない。この性質を利用して、すでに格納されている通常データとその反転データに対して上書きを行った場合、図27のように上書き後の2つのデータは反転関係でなくなる。よって、2つのデータが反転関係にあるかどうかを調べることで、識別番号が上書きされているかどうかを知ることができる。判定の結果、2つのデータが反転関係にある場合はゲート回路908のMOSトランジスタ群がONになる。反転関係にない場合はMOSトランジスタ群がOFFになる。
(ステップ2605)コントローラ回路211は、行デコーダ903への制御信号RIDを‘0’に、マルチプレクサ904、905への制御信号UDIDを‘1’にセットする。また、出力信号R/Bをハイインピーダンスに戻し、チップがレディー状態であることを示す。
(ステップ2606)チップ外部よりユーザデータおよび管理情報を1バイトずつ入力する。このとき、入力可能な最大バイト数は527バイトである。入力したユーザデータはラッチ回路205に記憶される。
(ステップ2607)チップ外部から書き込み開始コマンドを入力する。コントローラ回路211は、内部電源発生回路213およびデータ線電圧制御回路906に、書き込みを行うための制御信号を出力する。このとき、行デコーダ903内の消去可能領域のワード線選択回路は、選択したワード線に負電圧Vnnを印加する。また、データ線電圧制御回路906はデータ線に電圧を印加しない。
(ステップ2608)識別番号が上書きされていない、すなわち、ゲート回路908内のMOSトランジスタ群がONになっていれば、データ線にはラッチ回路205内部のラッチが記憶する値に応じた電圧が印加され、ユーザデータを書き込める。このとき、出力信号R/Bは‘0’である。また、/OEをアサートするとステータスレジスタ212の内容を読み出すことができる。このとき、図24のビット0(R_B)は‘0’、ビット5(TMP)は‘0’である。
(ステップ2609)書き込みが終了すると、出力信号R/Bがハイインピーダンス、すなわちレディー状態に戻る。この後、/OEをアサートしてステータスレジスタ212を読み出すと、図24のビット0(R_B)は‘1’、ビット5(TMP)は‘0’である。
(ステップ2610)一方識別番号が上書きされている、すなわち、ゲート回路908内のMOSトランジスタ群がOFFになっていれば、ユーザデータ領域にデータを書き込むことはできない。このとき、出力信号R/Bはハイインピーダンスである。また、/OEをアサートするとステータスレジスタ212の内容を読み出すことができる。このとき、図24のビット0(R_B)は‘1’、ビット5(TMP)は‘1’である。
図29に識別番号が改ざんされていない場合のユーザデータの書き込みタイミングチャートを示す。また、図30に識別番号が改ざんされている場合のユーザデータの書き込みタイミングチャートを示す。
本実施例では識別番号の上書きを防止することはできないが、識別番号が改ざんされたことを検出できる。さらに識別番号が改ざんされていた場合、ユーザデータにアクセスできなくなるといった応用が可能となり、ユーザデータにセキュリティ機能を持たせることができる。
また本実施例と同様な効果は、図31に示すようなフラッシュメモリチップ群311とカードコントローラチップ312で構成されるフラッシュメモリカード310でも得ることができる。つまり、反転データを生成する手段や、通常データと反転データが反転の関係にあるかどうかを照合する手段を、カードコントローラチップ312の中に内蔵していてもよい。また、カードコントローラチップ312内のカードステータスレジスタ313を利用して、再消去エラーや上書きエラーを表示させることもできる。これにより、カードステータスレジスタ313の内容をノート型PCなどのホスト機器から読み出すことができる。このとき、フラッシュメモリチップ群311は従来のフラッシュメモリチップで構成してよい。
201 AND型フラッシュメモリチップ
202 セルアレイ群
203 行デコーダ
211 コントロール回路
212 ステータスレジスタ
907 反転/照合回路
202 セルアレイ群
203 行デコーダ
211 コントロール回路
212 ステータスレジスタ
907 反転/照合回路
Claims (7)
- 複数個の消去単位領域で構成され、消去単位領域ごとに通常のデータ領域と、消去単位領域全体の管理情報を記憶する管理情報領域とを有する記憶領域と、
外部より入力したアドレス値によりワード線またはデータ線またはソース線を選択し所定の電圧を印加する選択装置と、
消去・書き込み・読み出し等の動作を制御する動作制御装置と、
不揮発性半導体記憶装置の状態を記憶する一時記憶装置とを有する不揮発性半導体記憶装置において、
通常データの各ビットと1対1の写像関係にあるデータを生成する装置を有し、前記記憶領域内の一部または全部の領域に対して、同一の書き込み単位領域に、前記通常データおよび前記写像関係のデータを書き込むことを特徴とする不揮発性半導体記憶装置。 - 請求項1に記載の不揮発性半導体記憶装置において、
前記通常データの各ビットと1対1の写像関係にあるデータは、前記通常データの1の補数データ、すなわち‘0’/‘1’に関する反転データであることを特徴とする不揮発性半導体記憶装置。 - 請求項1に記載の不揮発性半導体記憶装置において、
前記通常データが、不揮発性半導体記憶装置に固有な識別番号であることを特徴とする不揮発性半導体記憶装置。 - 請求項1に記載の不揮発性半導体記憶装置において、
前記通常データおよび前記写像関係のデータを格納する領域以外のデータ領域に対して書き込みおよび読み出しを行うとき、予め前記通常データおよび前記写像関係のデータが互いに写像関係にあるかを検証し、互いに写像関係にある場合は書き込みおよび読み出しが可能に設定し、互いに写像関係にない場合は前記データ領域への書き込みおよび読み出しが不可能に設定する手段を有することを特徴とする不揮発性半導体記憶装置。 - 請求項4に記載の不揮発性半導体記憶装置において、
前記通常データおよび前記写像関係のデータが互いに写像関係にない場合は書き込みおよび読み出しが不可能であることを装置外部に知らせる手段を有することを特徴とする不揮発性半導体記憶装置。 - 請求項5に記載の不揮発性半導体記憶装置において、
前記書き込みおよび読み出しが不可能であることを不揮発性半導体記憶装置の外部に知らせる手段が、前記一時記憶装置であることを特徴とする不揮発性半導体記憶装置。 - 請求項5に記載の不揮発性半導体記憶装置において、
前記書き込みおよび読み出しが不可能であることを不揮発性半導体記憶装置の外部に知らせる手段が、1本または複数本の専用出力ピンから出力する信号値であることを特徴とする不揮発性半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008089710A JP2008171565A (ja) | 2008-03-31 | 2008-03-31 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008089710A JP2008171565A (ja) | 2008-03-31 | 2008-03-31 | 不揮発性半導体記憶装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28382799A Division JP2001109666A (ja) | 1999-10-05 | 1999-10-05 | 不揮発性半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008171565A true JP2008171565A (ja) | 2008-07-24 |
Family
ID=39699475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008089710A Withdrawn JP2008171565A (ja) | 2008-03-31 | 2008-03-31 | 不揮発性半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008171565A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011096047A1 (ja) * | 2010-02-02 | 2011-08-11 | 株式会社日立製作所 | 半導体記憶装置、及び、データ処理方法 |
-
2008
- 2008-03-31 JP JP2008089710A patent/JP2008171565A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011096047A1 (ja) * | 2010-02-02 | 2011-08-11 | 株式会社日立製作所 | 半導体記憶装置、及び、データ処理方法 |
JP5377669B2 (ja) * | 2010-02-02 | 2013-12-25 | 株式会社日立製作所 | 半導体記憶装置 |
US9318178B2 (en) | 2010-02-02 | 2016-04-19 | Hitachi, Ltd. | Semiconductor storage device and data processing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4806814B2 (ja) | 不揮発性メモリデバイスにおけるマルチレベルプログラミング | |
US9159427B2 (en) | Memory devices and their operation with different sets of logical erase blocks | |
US6288940B1 (en) | Non-volatile semiconductor memory device | |
JP2005108273A (ja) | 不揮発性半導体記憶装置 | |
KR100939146B1 (ko) | 비휘발성 반도체 메모리 시스템 및 그 데이터 기입 방법 | |
US8607120B2 (en) | Semiconductor memory device for performing additional ECC correction according to cell pattern and electronic system including the same | |
US7203791B2 (en) | Flash memory device with partial copy-back mode | |
JPH11176178A (ja) | 不揮発性半導体記憶装置およびそれを用いたicメモリカード | |
JP2003217288A (ja) | リードディスターブを緩和したフラッシュメモリ | |
US9489143B2 (en) | Method for accessing flash memory and associated controller and memory device | |
US9019780B1 (en) | Non-volatile memory apparatus and data verification method thereof | |
TWI228256B (en) | Flash memory device with stable source line regardless of bit line coupling and loading effect | |
JP2010135036A (ja) | 不揮発性メモリ、メモリ制御装置、メモリ制御システムおよび不揮発性メモリの制御方法 | |
US7532517B2 (en) | Non-volatile one time programmable memory | |
US6826081B2 (en) | Nonvolatile semiconductor memory device, nonvolatile semiconductor memory device-integrated system, and defective block detecting method | |
JP2006164408A (ja) | 不揮発性半導体記憶装置及びそのデータ消去方法。 | |
JP5734492B1 (ja) | 半導体記憶装置 | |
US8275934B2 (en) | Nonvolatile memory device and cache read method using the same | |
JP2001109666A (ja) | 不揮発性半導体記憶装置 | |
JP2015103093A (ja) | フラッシュメモリ、バッドブロックの管理方法および管理プログラム | |
JP2008171565A (ja) | 不揮発性半導体記憶装置 | |
JP2004030849A (ja) | データの一部書き換え機能を有する半導体不揮発性メモリ | |
JP2007188547A (ja) | 不揮発性半導体記憶装置 | |
JP4332108B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2004273117A (ja) | 複合化フラッシュメモリを搭載した半導体装置及び携帯用機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20081117 |