JP2008160654A - Integrated demultiplexer - Google Patents

Integrated demultiplexer Download PDF

Info

Publication number
JP2008160654A
JP2008160654A JP2006349291A JP2006349291A JP2008160654A JP 2008160654 A JP2008160654 A JP 2008160654A JP 2006349291 A JP2006349291 A JP 2006349291A JP 2006349291 A JP2006349291 A JP 2006349291A JP 2008160654 A JP2008160654 A JP 2008160654A
Authority
JP
Japan
Prior art keywords
integrated
filter
thin film
piezoelectric
duplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006349291A
Other languages
Japanese (ja)
Other versions
JP4997961B2 (en
Inventor
Kazuki Iwashita
和樹 岩下
Kensuke Tanaka
謙介 田中
Takuya Maruyama
卓也 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ube Corp
Original Assignee
Ube Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ube Industries Ltd filed Critical Ube Industries Ltd
Priority to JP2006349291A priority Critical patent/JP4997961B2/en
Publication of JP2008160654A publication Critical patent/JP2008160654A/en
Application granted granted Critical
Publication of JP4997961B2 publication Critical patent/JP4997961B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an integrated demultiplexer which is extremely small, whose height can be reduced and which has excellent characteristics, and to provide a small and high performance high frequency demultiplexer. <P>SOLUTION: In the integrated demultiplexer, a thin film piezoelectric filter comprised of a thin film piezoelectric resonator and an integration filter are formed on a substrate on which an insulation layer are formed on the upper surface of a semiconductor substrate, the thin film piezoelectric resonator is constituted of a piezoelectric resonant stack having a piezoelectric layer, an upper electrode and a lower electrode formed so as to face the piezoelectric layer between them, a gap or acoustic reflection layer formed under the piezoelectric resonant stack and the substrate which supports the piezoelectric resonant stack, wherein the integration filter is formed on the insulation layer and constituted of electric elements of an inductor and a capacitor. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、通信機器の技術分野に属するものであり、薄膜圧電共振器とそれを用いた薄膜圧電フィルタに関するものである。   The present invention belongs to the technical field of communication equipment, and relates to a thin film piezoelectric resonator and a thin film piezoelectric filter using the same.

セルラ電話機のＲＦ回路部には常に小型化が求められる。最近では、セルラ電話機に多様な機能を付与することが要望されており、その実現のためにはできるだけ多くのコンポーネントを組み込むことが好ましく、一方でセルラ電話機の大きさには制約があるので、結局、機器における専有面積（実装面積）及び高さの低減の要求が厳しく、従ってＲＦ回路部を構成するコンポーネントについても専有面積が小さく、高さの低いものが求められている。   The RF circuit part of a cellular telephone is always required to be downsized. Recently, it has been demanded to add various functions to cellular phones, and it is preferable to incorporate as many components as possible in order to realize them, while the size of cellular phones is limited. Therefore, there is a strict demand for reduction of the exclusive area (mounting area) and height in the equipment, and therefore, components constituting the RF circuit portion are required to have a small exclusive area and a low height.

このような事情から、ＲＦ回路に使用される帯域通過フィルタとして、小型でかつ軽量化が可能である表面弾性波フィルタや薄膜圧電フィルタが利用されるようになっている。特に、２ＧＨｚ以上の高い周波数帯においては、電気特性が優れている薄膜圧電フィルタが多く利用されている。前記のような薄膜圧電フィルタは、基板上に上下の電極で挟まれるように窒化アルミニウム（ＡｌＮ）や酸化亜鉛（ＺｎＯ）等の圧電薄膜を形成し、且つ弾性波エネルギーが半導体基板中に漏洩しないように、その直下に振動空間または音響反射層を設けた薄膜圧電共振器からなるＲＦフィルタである。   Under such circumstances, surface acoustic wave filters and thin film piezoelectric filters that are small and can be reduced in weight are used as band-pass filters used in RF circuits. In particular, in the high frequency band of 2 GHz or more, many thin film piezoelectric filters having excellent electrical characteristics are used. The thin film piezoelectric filter as described above forms a piezoelectric thin film such as aluminum nitride (AlN) or zinc oxide (ZnO) so as to be sandwiched between upper and lower electrodes on the substrate, and elastic wave energy does not leak into the semiconductor substrate. Thus, the RF filter is formed of a thin film piezoelectric resonator in which a vibration space or an acoustic reflection layer is provided immediately below.

一方で、近年のセルラ電話機は、様々な通信システムに適用できるよう、複数のＲＦ回路を搭載するようになっている。したがって、複数の周波数帯の異なる信号成分を分離する必要があり、その手段として、半導体スイッチ等を使用して、信号を切り替える方式が一般的に行われていた。しかし、米国のＥ９１１システムへの対応から、ＡＭＰＳ（８２４ＭＨｚ−８９４ＭＨｚ帯）と、ＰＣＳ（１８５０−１９９０ＭＨｚ帯）、更には、ＧＰＳ（１５７４ＭＨｚ−１５７６ＭＨｚ帯）の３周波数帯を分離する必要があり、また、機器の小型化から、半導体スイッチ等の能動素子を使用しないトリプレクサが、近年使用されるようになっている。   On the other hand, recent cellular telephones are equipped with a plurality of RF circuits so that they can be applied to various communication systems. Therefore, it is necessary to separate signal components having different frequency bands, and a method for switching signals using a semiconductor switch or the like is generally used as the means. However, it is necessary to separate AMPS (824 MHz-894 MHz band), PCS (1850-1990 MHz band), and GPS (1574 MHz-1576 MHz band) from the correspondence to the E911 system in the United States, In recent years, a triplexer that does not use an active element such as a semiconductor switch has been used due to the miniaturization of equipment.

半導体スイッチ等を用いないトリプレクサの形態としては、特許文献１、特許文献２に示すように、インダクタやキャパシタからなるＬＣフィルタで構成され、前記ＬＣフィルタはセラミックスや樹脂からなる積層体で構成されている分波器がある。また、特許文献３、特許文献４、非特許文献１に示すように、インダクタやキャパシタからなるＬＣフィルタとＳＡＷフィルタの組み合わせで構成され、前記ＬＣフィルタをセラミックまたは樹脂からなる積層基板に形成し、ＳＡＷフィルタを積層基板上に搭載した分波器がある。   As a form of a triplexer that does not use a semiconductor switch or the like, as shown in Patent Document 1 and Patent Document 2, it is composed of an LC filter composed of an inductor and a capacitor, and the LC filter is composed of a laminated body composed of ceramics or resin. There is a duplexer. Further, as shown in Patent Document 3, Patent Document 4, and Non-Patent Document 1, the LC filter is composed of a combination of an LC filter composed of an inductor and a capacitor and a SAW filter, and the LC filter is formed on a multilayer substrate composed of ceramic or resin, There is a duplexer in which a SAW filter is mounted on a laminated substrate.

特許文献１、特許文献２に示されているように、セラミックス多層基板中に形成したフィルタ素子によりトリプレクサなどの分波器を形成する場合、セラミックス多層基板の製造プロセスの制約から、その小型化には限界がある。さらに、多層基板内に多くの電気素子を形成するため、高さを低くすることが困難である。また、ＡＭＰＳ、ＧＰＳ、とＰＣＳのトリプレクサでは、ＧＰＳ回路の帯域外減衰量を大きくとることが求められるため、ＬＣフィルタで形成した場合には、十分な帯域外減衰量を確保することができないという問題があった。   As shown in Patent Document 1 and Patent Document 2, when a duplexer such as a triplexer is formed by a filter element formed in a ceramic multilayer substrate, the size of the ceramic multilayer substrate is reduced due to restrictions in the manufacturing process of the ceramic multilayer substrate. There are limits. Furthermore, since many electrical elements are formed in the multilayer substrate, it is difficult to reduce the height. In addition, the AMPS, GPS, and PCS triplexers require that the GPS circuit has a large out-of-band attenuation, so that when the LC filter is formed, a sufficient out-of-band attenuation cannot be ensured. There was a problem.

特許文献３、特許文献４、非特許文献１に示されているように、セラミックス多層基板中に形成したフィルタ素子とＳＡＷフィルタとを組み合わせた形態の分波器では、セラミックス多層基板の形成プロセスの制約などから、その小型化に限界がある。図９は、特許文献３、特許文献４および非特許文献１に示されている分波器を示した模式的断面図である。多層基板からなるパッケージ１３０上にＳＡＷフィルタ１４０とインダクタおよびキャパシタのチップ部品１５０が搭載されており、多層基板内にキャパシタ部１３１、インダクタ部１３２からなるＬＣフィルタが形成されている。図９から明白なように多層基板内に多くの電気素子を形成するため、高さを低くすることが困難であるとともに、ＳＡＷフィルタは１ＧＨｚ以上の高周波帯では、品質係数が小さくなり、挿入損失が大きくなるという問題がある。   As shown in Patent Document 3, Patent Document 4, and Non-Patent Document 1, in a duplexer in which a filter element formed in a ceramic multilayer substrate and a SAW filter are combined, a process for forming the ceramic multilayer substrate is performed. There is a limit to downsizing due to restrictions. FIG. 9 is a schematic cross-sectional view showing the duplexer shown in Patent Document 3, Patent Document 4, and Non-Patent Document 1. A SAW filter 140 and an inductor / capacitor chip component 150 are mounted on a package 130 formed of a multilayer substrate, and an LC filter including a capacitor portion 131 and an inductor portion 132 is formed in the multilayer substrate. As apparent from FIG. 9, since many electric elements are formed in the multilayer substrate, it is difficult to reduce the height, and the SAW filter has a low quality factor in the high frequency band of 1 GHz or more and insertion loss. There is a problem that becomes larger.

前述したように、近年では、セルラ電話機に多様な機能を付加するため、ＲＦ部品には小型化が求められているとともに、複数の部品をひとつにしたモジュール化が急速に進んでいる。モジュールに組み込むための分波器としては、占有面積が小さいとともに、高さの制限が厳しく、低背化は非常に重要な課題である。特許文献１乃至４および非特許文献１に記載されているように、多層基板にフィルタ素子を形成した場合、多層基板の厚みを薄くすることは困難であり、低背化は困難である。したがって、小型化、低背化が可能であり、良好な特性を有する分波器が求められている。   As described above, in recent years, in order to add various functions to cellular telephones, RF parts are required to be downsized, and modularization of a plurality of parts as one is rapidly progressing. As a duplexer to be incorporated in a module, the occupied area is small and the height is severely limited. As described in Patent Documents 1 to 4 and Non-Patent Document 1, when a filter element is formed on a multilayer substrate, it is difficult to reduce the thickness of the multilayer substrate, and it is difficult to reduce the height. Therefore, there is a demand for a duplexer that can be reduced in size and height and has good characteristics.

本発明は、上記事情に鑑みてなされたものであり、非常に小型で、低背化が可能であり、且つ、良好な特性を有する集積化分波器と、小型、高性能の高周波分波器を提供することを目的とするものである。   The present invention has been made in view of the above circumstances, and is an extremely small, low-profile integrated demultiplexer having good characteristics, and a small, high-performance high-frequency demultiplexer. The purpose is to provide a vessel.

特開２００３−８３８５号公報JP 2003-8385 A 特開２００３−１１５７３６号公報Japanese Patent Laid-Open No. 2003-115736 特開２００４−１９４２４０号公報JP 2004-194240 A 特開２００６−１０８８２４号公報JP 2006-108824 A 「Ｄｅｓｉｇｎ ｏｆ Ｈｉｇｈ Ｉｎｔｅｇｒａｔｅｄ Ｔｒｉｐｌｅｘｅｒ Ｕｓｉｎｇ ＬＴＣＣ Ｔｅｃｈｎｏｌｏｇｙ」Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＩＥＥＥ ＭＴＴ ｓｙｍｐｏｓｉｕｍ ２００６，ｐｐ．３７８−３８１“Design of High Integrated Triplexer Using LTCC Technology”, Proceedings of IEEE MTT Symposium 2006, pp. 199 378-381

本発明は、半導体基板の上面に絶縁層が形成された基板上に薄膜圧電共振器からなる薄膜圧電フィルタと、集積化フィルタとが形成された集積化分波器であり、前記薄膜圧電共振器は、圧電層と該圧電層を挟んで対向するように形成された上部電極及び下部電極とを有する圧電共振スタックと、該圧電共振スタックの下に形成された空隙または音響反射層と、前記圧電共振スタックを支持する前記基板とから構成され、前記集積化フィルタは、前記絶縁層上に形成され、インダクタ及びキャパシタの電気要素から構成されている集積化分波器に関する。   The present invention is an integrated duplexer in which a thin film piezoelectric filter composed of a thin film piezoelectric resonator and an integrated filter are formed on a substrate having an insulating layer formed on an upper surface of a semiconductor substrate, and the thin film piezoelectric resonator Includes a piezoelectric resonance stack having a piezoelectric layer and an upper electrode and a lower electrode formed so as to face each other with the piezoelectric layer interposed therebetween, a gap or an acoustic reflection layer formed under the piezoelectric resonance stack, and the piezoelectric layer And an integrated duplexer that is formed on the insulating layer and includes electrical elements of an inductor and a capacitor.

また、本発明は、前記絶縁層の厚みが５μｍ以上であることを特徴とする集積化分波器に関する。   The present invention also relates to the integrated duplexer, wherein the insulating layer has a thickness of 5 μm or more.

また、本発明は、前記絶縁層中の固定電荷密度が１×１０１１ｃｍ−２以下であることを特徴とする集積化分波器に関する。 The present invention also relates to the integrated duplexer, wherein the fixed charge density in the insulating layer is 1 × 10 11 cm −2 or less.

また、本発明は、前記インダクタおよびキャパシタの電気要素からなる集積化フィルタが、ダイプレクサであり、前記集積化分波器がトリプレクサであることを特徴とする集積化分波器に関する。   The present invention also relates to the integrated duplexer, wherein the integrated filter including the inductor and capacitor electrical elements is a diplexer, and the integrated duplexer is a triplexer.

さらに、本発明は、前記集積化分波器が積層基板からなるパッケージに搭載されており、該積層基板には、インダクタ、キャパシタ、分布定数線路の少なくとも１つからなる整合回路素子が形成されていることを特徴とする高周波分波器に関する。   Further, according to the present invention, the integrated duplexer is mounted on a package made of a multilayer substrate, and the matching circuit element including at least one of an inductor, a capacitor, and a distributed constant line is formed on the multilayer substrate. The present invention relates to a high-frequency branching filter characterized by that.

本発明の集積化分波器によれば、半導体基板の上面に絶縁層が形成された基板上に薄膜圧電共振器からなる薄膜圧電フィルタと、集積化フィルタとが形成された集積化分波器であり、前記薄膜圧電共振器は、圧電層と該圧電層を挟んで対向するように形成された上部電極及び下部電極とを有する圧電共振スタックと、該圧電共振スタックの下に形成された空隙または音響反射層と、前記圧電共振スタックを支持する前記基板とから構成され、前記集積化フィルタは、前記絶縁層上に形成され、インダクタ及びキャパシタの電気要素から構成されている集積化分波器とすることにより、非常に小型、低背化が可能で、且つ、高性能な集積化分波器を提供することができる。   According to the integrated duplexer of the present invention, an integrated duplexer in which a thin film piezoelectric filter composed of a thin film piezoelectric resonator and an integrated filter are formed on a substrate having an insulating layer formed on an upper surface of a semiconductor substrate. The thin film piezoelectric resonator includes a piezoelectric resonance stack having a piezoelectric layer and an upper electrode and a lower electrode formed to face each other with the piezoelectric layer interposed therebetween, and a gap formed under the piezoelectric resonance stack. Alternatively, an integrated duplexer that includes an acoustic reflection layer and the substrate that supports the piezoelectric resonant stack, and the integrated filter is formed on the insulating layer and includes an electrical element of an inductor and a capacitor. By doing so, it is possible to provide an integrated duplexer that is very small and low in profile and that has high performance.

本発明の集積化分波器によれば、前記絶縁層の厚みを５μｍ以上とすることにより、通過帯域における挿入損失が小さく、帯域外減衰量の大きな優れた性能を有する集積化分波器を提供することができる。   According to the integrated duplexer of the present invention, an integrated duplexer having excellent performance with small insertion loss in the passband and large out-of-band attenuation can be obtained by setting the thickness of the insulating layer to 5 μm or more. Can be provided.

本発明の集積化分波器によれば、前記絶縁層中の固定電荷密度が１×１０１１ｃｍ−２以下とすることにより、通過帯域における挿入損失が小さく、帯域外減衰量の大きな優れた性能を有する集積化分波器を提供することができる。 According to the integrated duplexer of the present invention, when the fixed charge density in the insulating layer is 1 × 10 11 cm −2 or less, the insertion loss in the passband is small and the out-of-band attenuation is excellent. An integrated duplexer having performance can be provided.

本発明によれば、前記集積化分波器が積層基板からなるパッケージに搭載されており、該積層基板には、インダクタ、キャパシタ、分布定数線路の少なくとも１つからなる整合回路を形成することにより、小型、低背化可能で、且つ通過帯域における挿入損失が小さく、帯域外減衰量の大きな高性能の高周波分波器を提供することができる。   According to the present invention, the integrated duplexer is mounted on a package made of a multilayer substrate, and a matching circuit comprising at least one of an inductor, a capacitor, and a distributed constant line is formed on the multilayer substrate. Therefore, it is possible to provide a high-performance high-frequency branching filter that is small and low in profile, has a small insertion loss in the passband, and has a large out-of-band attenuation.

以下、本発明の実施例を図面を参照しながら詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

本発明は、非常に小型で薄く、且つ、高性能の集積化分波器と、小型、高性能の高周波分波器とを提供することを目的とするものである。   An object of the present invention is to provide a very small, thin and high performance integrated duplexer and a small and high performance high frequency duplexer.

図１は本発明の集積化分波器の一実施形態の模式的断面図を示している。集積化分波器は、半導体基板６に絶縁層８が形成された基板上に薄膜圧電共振器からなる薄膜圧電フィルタ１０１とインダクタおよびキャパシタの電気要素から成る集積化フィルタ１１０とが形成されている。集積化フィルタとしては、ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタが挙げられる。さらに、ローパスフィルタ、ハイパスフィルタを組み合わせたダイプレクサと呼ばれる分波器を形成することもできる。前記半導体基板６上に形成されている前記絶縁層の厚みは５μｍ以上が好ましい。絶縁層の厚みを５μｍ以上とすることにより、薄膜圧電共振器の共振特性、特に、***振周波数におけるインピーダンスの低下を抑制することができるとともに、集積化フィルタを構成している受動素子、特に、インダクタの高周波における損失を低減できる。より好ましくは、絶縁層の厚みとしては５μｍ以上３０μｍ以下が好ましい。薄膜圧電共振器の***振周波数におけるインピーダンスの低下を抑制するためには５μｍ以上の絶縁層厚みが必要であるが、３０μｍ以上の絶縁層を形成することは、製造コストの増加を招くことになるため好ましくない。   FIG. 1 shows a schematic cross-sectional view of an embodiment of an integrated duplexer of the present invention. In the integrated duplexer, a thin film piezoelectric filter 101 made of a thin film piezoelectric resonator and an integrated filter 110 made of electrical elements such as an inductor and a capacitor are formed on a substrate in which an insulating layer 8 is formed on a semiconductor substrate 6. . Examples of the integrated filter include a low pass filter, a high pass filter, and a band pass filter. Furthermore, a duplexer called a diplexer that combines a low-pass filter and a high-pass filter can be formed. The thickness of the insulating layer formed on the semiconductor substrate 6 is preferably 5 μm or more. By setting the thickness of the insulating layer to 5 μm or more, the resonance characteristics of the thin film piezoelectric resonator, in particular, a reduction in impedance at the anti-resonance frequency can be suppressed, and the passive elements constituting the integrated filter, in particular, Loss at high frequency of the inductor can be reduced. More preferably, the thickness of the insulating layer is preferably 5 μm or more and 30 μm or less. In order to suppress a decrease in impedance at the antiresonance frequency of the thin film piezoelectric resonator, an insulating layer thickness of 5 μm or more is necessary. However, forming an insulating layer of 30 μm or more causes an increase in manufacturing cost. Therefore, it is not preferable.

前記薄膜圧電共振器は、圧電層と該圧電層を挟んで対向するように形成された上部電極１２及び下部電極１０とを有する圧電共振スタックと、該圧電共振スタックの下に形成された空隙または音響反射層と、前記圧電共振スタックを支持する前記基板とから構成されている。下部電極１０、圧電層２、上部電極１２は前記絶縁層に形成された振動空間の上に、順に積層されて構成されている。薄膜圧電共振器は、接続導体１４を介して電気的に複数接続されることにより、薄膜圧電フィルタを構成している。薄膜圧電共振器の構成および材料としては、半導体基板６はシリコン基板、ガリウム砒素基板、ガラス基板などからなるもので良いが、安価で且つ大口径化が可能なシリコン基板が適している。さらに、前記絶縁層の厚みを５μｍ以上とした場合には、前記半導体基板の抵抗率が１０００［Ω・ｃｍ］未満の低抵抗率の半導体基板を用いることができる。抵抗率が１０００［Ω・ｃｍ］未満の低抵抗シリコン基板は、高抵抗シリコン基板に比べより安価であるため、製造コストを低減することができるため好ましい。具体的には、通常の半導体プロセスで多く用いられている１［Ω・ｃｍ］から１０［Ω・ｃｍ］程度の低抵抗ウェハを用いることができる。従って、本発明において使用される半導体基板の抵抗率は１［Ω・ｃｍ］以上１０００［Ω・ｃｍ］未満とすることができる。   The thin film piezoelectric resonator includes a piezoelectric resonance stack having a piezoelectric layer and an upper electrode 12 and a lower electrode 10 formed so as to face each other with the piezoelectric layer interposed therebetween, and a gap formed under the piezoelectric resonance stack or An acoustic reflection layer and the substrate supporting the piezoelectric resonance stack are configured. The lower electrode 10, the piezoelectric layer 2, and the upper electrode 12 are sequentially stacked on the vibration space formed in the insulating layer. A plurality of thin film piezoelectric resonators are electrically connected via a connection conductor 14 to constitute a thin film piezoelectric filter. As the configuration and material of the thin film piezoelectric resonator, the semiconductor substrate 6 may be a silicon substrate, a gallium arsenide substrate, a glass substrate, or the like, but a silicon substrate that is inexpensive and capable of increasing the diameter is suitable. Further, when the thickness of the insulating layer is 5 μm or more, a low resistivity semiconductor substrate having a resistivity of less than 1000 [Ω · cm] can be used. A low-resistance silicon substrate having a resistivity of less than 1000 [Ω · cm] is preferable because it is less expensive than a high-resistance silicon substrate and can reduce manufacturing costs. Specifically, a low resistance wafer of about 1 [Ω · cm] to 10 [Ω · cm], which is often used in a normal semiconductor process, can be used. Therefore, the resistivity of the semiconductor substrate used in the present invention can be 1 [Ω · cm] or more and less than 1000 [Ω · cm].

図７（ａ）および（ｂ）は本発明の集積化分波器を構成している薄膜圧電フィルタの一実施形態を示す回路図である。図７（ａ）および（ｂ）に示すように、梯子型および格子型に共振子を接続することにより、薄膜圧電フィルタを構成することができる。図７（ａ）に示す梯子型フィルタでは、直列共振子１０２ａ、１０２ｂ、１０２ｃと並列共振子１０３ａ、１０３ｂ、１０３ｃが梯子型に接続された回路構成となっている。並列共振子１０３ａ、１０３ｂ、１０３ｃは、直列共振子１０２ａ、１０２ｂ、１０２ｃに比べ、共振周波数が低く設定される。図１の模式的断面図に示すように、周波数調整層１６を付加することにより、共振周波数を低くすることができる。図７（ｂ）に示す格子型フィルタにおいても、並列共振子１０３ａ、１０３ｂは、直列共振子１０２ａ、１０２ｂに比べ、共振周波数が低く設定されている。   FIGS. 7A and 7B are circuit diagrams showing an embodiment of a thin film piezoelectric filter constituting the integrated duplexer of the present invention. As shown in FIGS. 7A and 7B, a thin film piezoelectric filter can be configured by connecting a resonator to a ladder type and a lattice type. The ladder filter shown in FIG. 7A has a circuit configuration in which series resonators 102a, 102b, and 102c and parallel resonators 103a, 103b, and 103c are connected in a ladder shape. The parallel resonators 103a, 103b, and 103c are set to have a lower resonance frequency than the series resonators 102a, 102b, and 102c. As shown in the schematic cross-sectional view of FIG. 1, the resonance frequency can be lowered by adding the frequency adjustment layer 16. Also in the lattice filter shown in FIG. 7B, the parallel resonators 103a and 103b are set to have a lower resonance frequency than the series resonators 102a and 102b.

本発明の集積化分波器を構成している薄膜圧電共振器は、例えば次のようにして作製することができる。シリコンウェハなどの半導体基板６上に、スパッタリング法、ＣＶＤ法等の成膜技術により絶縁層８を形成する。絶縁層８が酸化シリコン（ＳｉＯ2）の場合は、前述の成膜技術以外に熱酸化によりＳｉＯ２層を形成することもできる。絶縁層８は５μｍ以上の厚みとなるように成膜または、熱酸化により形成する。その後、スパッタリング法、蒸着法などの成膜法により、エッチング液にて容易に溶解する犠牲層を形成し、湿式エッチング、ＲＩＥ、リフトオフ法などのパターニング技術を用いてパターニングする。犠牲層としては、ゲルマニウム（Ｇｅ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、マグネシウム（Ｍｇ）などの金属またはそれらの金属酸化物が適当である。その後、スパッタリング法、蒸着法などの成膜方法で下部電極１０、圧電層２、上部電極１２を成膜するとともに、湿式エッチング、ＲＩＥ、リフトオフ法などのパターニング技術を用いて各層をパターニングする。更に、前記パターニング技術を用いて、基板上面から犠牲層まで達する貫通孔１８を形成した後、エッチング液にて犠牲層を除去する。さらに、絶縁層８のエッチングが可能なエッチング液を選択し、絶縁層をエッチングすることにより、犠牲層と同一パターンで絶縁層をエッチングすることができる。これにより、犠牲層と絶縁層に振動空間４を形成することができる。また、エッチング液を用いて犠牲層および絶縁層をエッチングする工程は、後述する集積化フィルタを形成したのち行うこともできる。振動空間の形成工程を最終工程とすることにより、製造工程での薄膜圧電共振器の損傷を抑えることができるので好ましい。 The thin film piezoelectric resonator constituting the integrated duplexer of the present invention can be manufactured, for example, as follows. An insulating layer 8 is formed on a semiconductor substrate 6 such as a silicon wafer by a film formation technique such as sputtering or CVD. When the insulating layer 8 is silicon oxide (SiO 2 ), the SiO 2 layer can be formed by thermal oxidation in addition to the above-described film forming technique. The insulating layer 8 is formed by film formation or thermal oxidation so as to have a thickness of 5 μm or more. Thereafter, a sacrificial layer that is easily dissolved by an etching solution is formed by a film formation method such as sputtering or vapor deposition, and patterning is performed using a patterning technique such as wet etching, RIE, or lift-off. As the sacrificial layer, a metal such as germanium (Ge), aluminum (Al), titanium (Ti), magnesium (Mg), or a metal oxide thereof is suitable. Thereafter, the lower electrode 10, the piezoelectric layer 2, and the upper electrode 12 are formed by a film forming method such as sputtering or vapor deposition, and each layer is patterned using a patterning technique such as wet etching, RIE, or lift-off. Further, after forming the through hole 18 reaching from the upper surface of the substrate to the sacrificial layer using the patterning technique, the sacrificial layer is removed with an etching solution. Furthermore, by selecting an etchant that can etch the insulating layer 8 and etching the insulating layer, the insulating layer can be etched in the same pattern as the sacrificial layer. Thereby, the vibration space 4 can be formed in the sacrificial layer and the insulating layer. In addition, the step of etching the sacrificial layer and the insulating layer using an etching solution can be performed after an integrated filter described later is formed. It is preferable to set the vibration space forming process as the final process because damage to the thin film piezoelectric resonator in the manufacturing process can be suppressed.

また、本発明の集積化分波器を構成している前記集積化フィルタは、絶縁層上に形成されたキャパシタと、インダクタの電気要素からなる。キャパシタ部を構成する材料としては、通常半導体プロセスで用いられるＳｉＮなどの誘電体薄膜で構成することができる。また、インダクタ部を構成する材料としては、電気抵抗率の小さなＡｕ、Ｃｕを用いることが好ましく、高周波における損失を抑制するために、薄膜導体の厚みを５μｍ以上とすることで、より高周波における損失を小さくすることができるため好ましい。さらに、配線間および層間の層間絶縁層としては、通常半導体プロセスで用いられているＢＣＢ（Ｂｅｎｚｏ Ｃｙｃｒｏ Ｂｕｔｅｎｅ）やポリイミドなどの絶縁体を用いることができる。   The integrated filter constituting the integrated duplexer of the present invention includes a capacitor formed on an insulating layer and an electrical element of an inductor. The material constituting the capacitor portion can be composed of a dielectric thin film such as SiN usually used in a semiconductor process. In addition, it is preferable to use Au or Cu having a low electrical resistivity as a material constituting the inductor portion. In order to suppress loss at high frequency, the thickness of the thin film conductor is set to 5 μm or more, so that loss at higher frequency is achieved. Can be reduced, which is preferable. Further, as the interlayer insulating layer between the wirings and between the layers, an insulator such as BCB (Benzo Cyclo Butene) or polyimide usually used in a semiconductor process can be used.

図１に記載している本発明の一実施例である前記集積化フィルタは、次のようにして作製することができる。薄膜圧電共振器を構成している下部電極と接続導体１４を介して接続されている電極５２上にキャパシタを構成する誘電体薄膜５４を、前述の成膜方法にて形成するとともに、前述のパターニング技術を用いて所定形状にパターニングする。さらに、キャパシタ構造を構成する上部電極となる電極層５６を成膜、所定形状にパターニングする。その後、第１の層間絶縁層５８を形成する。第１の層間絶縁層上に、インダクタを形成する電極層６２を前記成膜方法にて形成するとともに、所定形状にパターニングする。高周波における損失を小さくするために、５μｍ以上の電極層を形成する場合には、メッキ法などの厚膜形成技術を用いることが望ましい。さらに、絶縁層５８中に導体ビア６４を形成し、電極層５２と接続する。次に、第２の層間絶縁層６０を形成するとともに、第２の層間絶縁層中に導体ビア６４を形成し、デバイス表層に入出力部を形成する。   The integrated filter which is one embodiment of the present invention shown in FIG. 1 can be manufactured as follows. A dielectric thin film 54 constituting a capacitor is formed on the electrode 52 connected to the lower electrode constituting the thin film piezoelectric resonator via the connection conductor 14 by the above-described film forming method, and the above-described patterning is performed. Patterning into a predetermined shape using a technique. Further, an electrode layer 56 serving as an upper electrode constituting the capacitor structure is formed and patterned into a predetermined shape. Thereafter, a first interlayer insulating layer 58 is formed. An electrode layer 62 for forming an inductor is formed on the first interlayer insulating layer by the film forming method and patterned into a predetermined shape. In order to reduce the loss at high frequency, it is desirable to use a thick film forming technique such as a plating method when an electrode layer of 5 μm or more is formed. Further, a conductor via 64 is formed in the insulating layer 58 and connected to the electrode layer 52. Next, a second interlayer insulating layer 60 is formed, conductor vias 64 are formed in the second interlayer insulating layer, and input / output portions are formed on the device surface layer.

本発明の集積化分波器の作製方法として、絶縁層形成工程以降に、非酸化性ガス雰囲気下（Ｎ２、Ａｒ、Ｎ２／Ｈ２混合ガス、Ａｒ／Ｈ２混合ガスなど）にて３００℃以上の温度で熱処理するか、１００ｍＷ／ｃｍ２以上の照射強度での紫外線照射、またはその併用により、絶縁層８の固定電荷密度を大幅に低減させることが可能となる。固定電荷密度を１×１０１１ｃｍ−２以下とすることにより、薄膜圧電共振器の共振特性、特に、***振周波数におけるインピーダンスの低下を抑制することができるとともに、集積化フィルタを構成している受動素子、特に、インダクタの高周波における損失を低減できる。固定電荷密度はより小さいほど好ましいが、従来技術により形成された絶縁層中の固定電荷密度を１×１０９ｃｍ−２未満とすることは困難であるため、固定電荷密度としては１×１０９ｃｍ−２以上１×１０１１ｃｍ−２以下であれば、薄膜圧電共振器の***振周波数におけるインピーダンスの低下を抑制できる。 As a method of manufacturing the integrated duplexer of the present invention, after the insulating layer formation step, in a non-oxidizing gas atmosphere (N 2 , Ar, N 2 / H 2 mixed gas, Ar / H 2 mixed gas, etc.) By performing heat treatment at a temperature of 300 ° C. or higher, ultraviolet irradiation with an irradiation intensity of 100 mW / cm 2 or higher, or a combination thereof, the fixed charge density of the insulating layer 8 can be significantly reduced. By setting the fixed charge density to 1 × 10 11 cm −2 or less, it is possible to suppress a decrease in the resonance characteristics of the thin film piezoelectric resonator, particularly the impedance at the anti-resonance frequency, and configure an integrated filter. Loss at a high frequency of a passive element, particularly an inductor can be reduced. The fixed charge density is preferably as small as possible. However, since it is difficult to make the fixed charge density in the insulating layer formed by the conventional technique less than 1 × 10 9 cm −2 , the fixed charge density is 1 × 10 9. If it is cm −2 or more and 1 × 10 11 cm −2 or less, a decrease in impedance at the antiresonance frequency of the thin film piezoelectric resonator can be suppressed.

図３は、本発明の実施例に係わる高周波分波器の構成の１つを示すものである。分波器１００は、ＬＣの電気素子からなるローパスフィルタ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ：ＬＰＦ）１１１、ハイパスフィルタ（Ｈｉｇｈ Ｐａｓｓ Ｆｉｌｔｅｒ：ＨＰＦ）１１２、と薄膜圧電フィルタ１０１からなるバンドパスフィルタとからなる。これらの構成要素は、パッケージ１３０内に封止されている。パッケージには、共通端子、および、第１乃至３端子を備えている。共通端子はアンテナ端子であり、第１および第３端子は、第１および第３の周波数帯の信号を入出力する端子であり、第２端子は、第２の周波数帯の信号の受信端子になる。前記ローパスフィルタは、共通端子と第１端子との間に設けられており、前記ハイパスフィルタは、共通端子と第３端子との間に設けられており、図１に示した集積化フィルタ１１０に形成されている。また、前記薄膜圧電フィルタからなるバンドパスフィルタは、共通端子と第２端子との間に設けられており、図１に示した薄膜圧電フィルタ部１０１に相当する。前述したように、前記ローパスフィルタ、前記ハイパスフィルタ、前記薄膜圧電フィルタは、同一基板上に形成されている。これにより、小型で、厚みが薄く、且つ良好な特性を有する分波器を実現している。   FIG. 3 shows one configuration of the high frequency demultiplexer according to the embodiment of the present invention. The duplexer 100 includes a low-pass filter (Low Pass Filter: LPF) 111 made up of LC electric elements, a high-pass filter (High Pass Filter: HPF) 112, and a band-pass filter made up of a thin film piezoelectric filter 101. These components are sealed in the package 130. The package includes a common terminal and first to third terminals. The common terminal is an antenna terminal, the first and third terminals are terminals for inputting and outputting signals in the first and third frequency bands, and the second terminal is a receiving terminal for signals in the second frequency band. Become. The low-pass filter is provided between the common terminal and the first terminal, and the high-pass filter is provided between the common terminal and the third terminal, and the integrated filter 110 shown in FIG. Is formed. Moreover, the band pass filter which consists of the said thin film piezoelectric filter is provided between the common terminal and the 2nd terminal, and is equivalent to the thin film piezoelectric filter part 101 shown in FIG. As described above, the low pass filter, the high pass filter, and the thin film piezoelectric filter are formed on the same substrate. As a result, a duplexer having a small size, a small thickness, and good characteristics is realized.

図４はパッケージ内に搭載された本発明の集積化分波器の一実施形態を示した模式的断面図である。本発明の集積化分波器１００は、薄膜圧電共振器から構成される薄膜圧電フィルタ部と、インダクタやキャパシタなどの受動素子からなる集積化フィルタとが、同一基板上に形成されている。集積化分波器１００がパッケージ１３０内に搭載されており、集積化分波器とパッケージ１３０の共通端子、第１乃至第３の端子とは導体により接続されている。図４では、集積化分波器がフリップチップで実装されている。フリップ実装することにより、より低背化できることから好ましい。   FIG. 4 is a schematic sectional view showing an embodiment of the integrated duplexer of the present invention mounted in a package. In the integrated duplexer 100 according to the present invention, a thin film piezoelectric filter portion formed of a thin film piezoelectric resonator and an integrated filter formed of passive elements such as an inductor and a capacitor are formed on the same substrate. The integrated duplexer 100 is mounted in a package 130, and the integrated duplexer is connected to the common terminal of the package 130 and the first to third terminals by a conductor. In FIG. 4, the integrated duplexer is mounted on a flip chip. Flip mounting is preferable because the height can be further reduced.

図２は、図１とは異なる本発明の集積化分波器の一実施形態の模式的断面図を示している。図２に示す集積化分波器は、下部電極１０、圧電層２、上部電極１２からなる薄膜圧電共振器が音響反射層２０上に形成されている点が、図１の実施形態と異なっている。図２の実施形態においても、非常に小型で薄く、且つ、高性能の集積化分波器を実現することができる。   FIG. 2 is a schematic cross-sectional view of an embodiment of the integrated duplexer of the present invention different from that in FIG. The integrated duplexer shown in FIG. 2 differs from the embodiment of FIG. 1 in that a thin film piezoelectric resonator comprising a lower electrode 10, a piezoelectric layer 2, and an upper electrode 12 is formed on an acoustic reflection layer 20. Yes. In the embodiment of FIG. 2 as well, a very small, thin, and high-performance integrated duplexer can be realized.

図２の集積化分波器を構成する材料は、図１に示した集積化分波器と同様の材料を用いて作製することができる。また、図２の集積化分波器を構成している薄膜圧電フィルタ１０１は、次のようにして作製することができる。シリコン基板などの半導体基板６上にスパッタリング法、蒸着法、ＣＶＤ法などの成膜技術、または熱酸化法により絶縁層８を形成した後、湿式エッチング等の技術により絶縁層８にピット部を形成した後、前述の成膜技術により音響反射層２０を形成する。その後、ＣＭＰ法などの平坦化技術により基板表面を平坦化し、ピット内部にのみ音響反射層２０が堆積された基板とする。音響反射層２０としては、低インピーダンス層としてＳｉＯ２やＡｌＮなどの音響インピーダンスの小さな材料が、高インピーダンス層としては、Ｍｏ、Ｗ、Ｔａ２Ｏ５などの音響インピーダンスの大きな材料が好ましく、低インピーダンス層と高インピーダンス層の厚みを、弾性波の４分の１波長に相当するように設定することにより、音響反射層として作用する。スパッタリング法、蒸着法などの成膜方法で下部電極１０、圧電層２、上部電極１２、周波数調整層１６を成膜するとともに、湿式エッチング、ＲＩＥ、リフトオフ法などのパターニング技術を用いて各層をパターニングすることにより、図２に記載の薄膜圧電フィルタ１０１を作製できる。さらに、図２の集積化分波器を構成している集積化フィルタ１１０は、図１と同様の方法にて作製することができる。 The material constituting the integrated duplexer of FIG. 2 can be manufactured using the same material as the integrated duplexer shown in FIG. The thin film piezoelectric filter 101 constituting the integrated duplexer of FIG. 2 can be manufactured as follows. An insulating layer 8 is formed on a semiconductor substrate 6 such as a silicon substrate by a film forming technique such as sputtering, vapor deposition or CVD, or a thermal oxidation method, and then a pit portion is formed in the insulating layer 8 by a technique such as wet etching. After that, the acoustic reflection layer 20 is formed by the above-described film forming technique. Thereafter, the surface of the substrate is flattened by a flattening technique such as a CMP method to obtain a substrate on which the acoustic reflection layer 20 is deposited only inside the pits. The acoustic reflection layer 20 is preferably a material having a low acoustic impedance such as SiO 2 or AlN as the low impedance layer, and a material having a large acoustic impedance such as Mo, W, or Ta 2 O 5 as the high impedance layer. By setting the thickness of the layer and the high impedance layer so as to correspond to a quarter wavelength of the elastic wave, the layer acts as an acoustic reflection layer. The lower electrode 10, the piezoelectric layer 2, the upper electrode 12, and the frequency adjustment layer 16 are formed by a film formation method such as sputtering or vapor deposition, and each layer is patterned using a patterning technique such as wet etching, RIE, or lift-off method. By doing so, the thin film piezoelectric filter 101 shown in FIG. 2 can be produced. Further, the integrated filter 110 constituting the integrated duplexer of FIG. 2 can be manufactured by the same method as that of FIG.

図２に示した集積化分波器は、図１に示した集積化分波器と同様に、図３に示すような構成で、分波器を構成することができる。つまり、図３に示した分波器は、図２に示す集積化分波器の一実施形態でもある。   The integrated duplexer shown in FIG. 2 can be configured as shown in FIG. 3 in the same manner as the integrated duplexer shown in FIG. That is, the duplexer shown in FIG. 3 is also an embodiment of the integrated duplexer shown in FIG.

図５は、本発明の実施例に係わる高周波分波器の構成の１つを示すものである。分波器１００は、インダクタ及びキャパシタの電気素子からなるローパスフィルタ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ：ＬＰＦ）１１１、ハイパスフィルタ（Ｈｉｇｈ Ｐａｓｓ Ｆｉｌｔｅｒ：ＨＰＦ）１１２と、薄膜圧電フィルタ１０１からなるバンドパスフィルタと、インダクタ、キャパシタ、分布定数線路の少なくとも１つからなる整合回路１２０と、からなる。これらの構成要素は、パッケージ１３０内に封止されている。パッケージには、共通端子、および、第１乃至３端子を備えている。共通端子はアンテナ端子であり、第１および第３端子は、第１および第３の周波数帯の信号を入出力する端子であり、第２端子は、第２の周波数帯の信号の受信端子になる。前記ローパスフィルタ１１１は、共通端子と第１端子との間に設けられており、前記ハイパスフィルタ１１２は、共通端子と第３端子との間に設けられている。また、前記薄膜圧電フィルタからなるバンドパスフィルタは、共通端子と第２端子との間に設けられており、前記整合回路１２０は共通端子と前記バンドパスフィルタとの間に配置されている。前記ローパスフィルタ、前記ハイパスフィルタ、前記薄膜圧電フィルタは、同一基板上に形成されており、前記整合回路は、パッケージ１３０内に形成されている。   FIG. 5 shows one configuration of the high frequency demultiplexer according to the embodiment of the present invention. The duplexer 100 includes a low-pass filter (LPF) 111, a high-pass filter (HPF) 112 made of an electric element of an inductor and a capacitor, a band-pass filter made of a thin-film piezoelectric filter 101, an inductor, And a matching circuit 120 including at least one of a capacitor and a distributed constant line. These components are sealed in the package 130. The package includes a common terminal and first to third terminals. The common terminal is an antenna terminal, the first and third terminals are terminals for inputting and outputting signals in the first and third frequency bands, and the second terminal is a receiving terminal for signals in the second frequency band. Become. The low-pass filter 111 is provided between the common terminal and the first terminal, and the high-pass filter 112 is provided between the common terminal and the third terminal. The band-pass filter made of the thin film piezoelectric filter is provided between the common terminal and the second terminal, and the matching circuit 120 is arranged between the common terminal and the band-pass filter. The low-pass filter, the high-pass filter, and the thin film piezoelectric filter are formed on the same substrate, and the matching circuit is formed in the package 130.

前記整合回路は、バンドパスフィルタ１０１を通過する信号と、ローパスフィルタ１１１とハイパスフィルタ１１２を通過する信号とが干渉しないようにするものである。具体的には、共通端子側からの反射特性において、バンドパスフィルタ１０１を通過する第１および第３の信号の周波数帯のインピーダンスが無限大となるように、整合回路１２０を構成する。図８は、インダクタおよびキャパシタの電気素子にて、整合回路を構成する場合の電気回路の例を示したものである。図８（Ａ）、（Ｂ）、（ｃ）、および（ｄ）に示すように、インダクタおよびキャパシタをπ型またはＴ型に構成した整合回路がある。また、特性インピーダンスが５０Ωである分布定数線路を用いて構成することもできる。   The matching circuit prevents a signal passing through the band pass filter 101 from interfering with a signal passing through the low pass filter 111 and the high pass filter 112. Specifically, the matching circuit 120 is configured so that the impedance in the frequency band of the first and third signals passing through the band-pass filter 101 is infinite in the reflection characteristics from the common terminal side. FIG. 8 shows an example of an electric circuit in the case where a matching circuit is constituted by an electric element of an inductor and a capacitor. As shown in FIGS. 8A, 8B, 8C, and 8D, there is a matching circuit in which an inductor and a capacitor are configured in a π type or a T type. Also, it can be configured using a distributed constant line having a characteristic impedance of 50Ω.

前記整合回路を設けることにより、ローパスフィルタ１１１、ハイパスフィルタ１１２、及び、バンドパスフィルタ１０１を通過する各信号の挿入損失が小さくなり、より高性能の高周波分波器を実現することができる。   By providing the matching circuit, the insertion loss of each signal passing through the low-pass filter 111, the high-pass filter 112, and the band-pass filter 101 is reduced, and a higher-performance high-frequency demultiplexer can be realized.

図６は本発明の実施例に係わる高周波分波器の一実施形態を示した模式的断面図である。本発明の集積化分波器１００は、薄膜圧電共振器から構成される薄膜圧電フィルタ部１０１と、インダクタやキャパシタなどの受動素子からなる集積化フィルタとが、同一基板上に形成されている。集積化分波器１００がパッケージ１３０内に搭載されており、集積化分波器とパッケージ１３０の共通端子、第１乃至第３の端子とは電気的に接続されている。整合回路１２０はパッケージ１３０内に形成されており、チップインダクタやチップキャパシタなどのチップ部品を用いる必要がなく、小型の高周波分波器を実現することができる。図６では、集積化分波器がフリップチップで実装されている。フリップ実装することにより、より低背化できることから好ましい。   FIG. 6 is a schematic cross-sectional view showing an embodiment of a high frequency demultiplexer according to an embodiment of the present invention. In the integrated duplexer 100 of the present invention, a thin film piezoelectric filter portion 101 composed of a thin film piezoelectric resonator and an integrated filter composed of passive elements such as inductors and capacitors are formed on the same substrate. The integrated duplexer 100 is mounted in the package 130, and the integrated duplexer and the common terminal of the package 130 and the first to third terminals are electrically connected. The matching circuit 120 is formed in the package 130, and it is not necessary to use a chip component such as a chip inductor or a chip capacitor, and a small high-frequency duplexer can be realized. In FIG. 6, the integrated duplexer is mounted on a flip chip. Flip mounting is preferable because the height can be further reduced.

本発明の集積化分波器の一実施形態を示す模式的断面図である。It is a typical sectional view showing one embodiment of an integrated duplexer of the present invention. 本発明の集積化分波器の一実施形態を示す模式的断面図である。It is a typical sectional view showing one embodiment of an integrated duplexer of the present invention. 本発明の集積化分波器を用いた高周波分波器の一実施形態を示す構成図である。It is a block diagram which shows one Embodiment of the high frequency branching filter using the integrated branching filter of this invention. 本発明の集積化分波器を用いた高周波分波器の一実施形態を示す模式的断面図である。It is a typical sectional view showing one embodiment of a high frequency branching filter using an integrated branching filter of the present invention. 本発明の集積化分波器を用いた高周波分波器の一実施形態を示す構成図である。It is a block diagram which shows one Embodiment of the high frequency branching filter using the integrated branching filter of this invention. 本発明の集積化分波器を用いた高周波分波器の一実施形態を示す模式的断面図である。It is a typical sectional view showing one embodiment of a high frequency branching filter using an integrated branching filter of the present invention. 本発明の集積化分波器を構成している薄膜圧電フィルタの回路構成の一実施形態を示す、（ａ）梯子型フィルタ、（ｂ）格子型フィルタ、の回路図である。It is a circuit diagram of (a) ladder type filter and (b) lattice type filter which show one embodiment of the circuit composition of the thin film piezoelectric filter which constitutes the integrated branching filter of the present invention. 本発明の集積化分波器を用いた高周波分波器を構成している整合回路の一実施形態を示す、（ａ）π型回路、（ｂ）Ｔ型回路、の回路図である。It is a circuit diagram of (a) pi type circuit and (b) T type circuit showing one embodiment of a matching circuit which constitutes a high frequency branching filter using an integrated branching filter of the present invention. 従来の分波器の一実施形態を示す模式的断面図である。It is typical sectional drawing which shows one Embodiment of the conventional splitter.

符号の説明Explanation of symbols

２ 圧電層
４ 振動空間
６ 半導体基板
８ 絶縁層
１０ 下部電極
１２ 上部電極
１４ 接続導体
１６ 周波数調整層
１８ 犠牲層エッチング用貫通孔
２０ 音響反射層
５２ キャパシタ構成用下部電極
５４ 誘電体薄膜
５６ キャパシタ構成用上部電極
５８ 第１絶縁体層
６０ 第２絶縁体層
６２ インダクタ形成電極
６４ 導体ビア
１００ 集積化分波器
１０１ 薄膜圧電フィルタ
１０２、１０２ａ〜ｄ 直列薄膜圧電共振子
１０３、１０３ａ〜ｄ 並列薄膜圧電共振子
１１０ 集積化ＬＣフィルタまたは集積化ＬＣ分波器
１１１ ローパスフィルタ
１１２ ハイパスフィルタ
１２０ 整合回路
１３０ パッケージ
１３１ 多層基板内に形成されたキャパシタ部
１３２ 多層基板内に形成されたインダクタ部
１４０ ＳＡＷチップ
１５０ チップ部品 2 Piezoelectric layer 4 Vibration space 6 Semiconductor substrate 8 Insulating layer 10 Lower electrode 12 Upper electrode 14 Connection conductor 16 Frequency adjustment layer 18 Sacrificial layer etching through hole 20 Acoustic reflection layer 52 Capacitor lower electrode 54 Dielectric thin film 56 Capacitor configuration Upper electrode 58 First insulator layer 60 Second insulator layer 62 Inductor forming electrode 64 Conductor via 100 Integrated duplexer 101 Thin film piezoelectric filter 102, 102a-d Series thin film piezoelectric resonator 103, 103a-d Parallel thin film piezoelectric resonance Child 110 Integrated LC filter or integrated LC demultiplexer 111 Low-pass filter 112 High-pass filter 120 Matching circuit 130 Package 131 Capacitor portion formed in multilayer substrate 132 Inductor portion formed in multilayer substrate 140 SAW chip 150 Chip component

Claims (6)

半導体基板の上面に絶縁層が形成された基板上に薄膜圧電共振器からなる薄膜圧電フィルタと、集積化フィルタとが形成された集積化分波器であり、前記薄膜圧電共振器は、圧電層と該圧電層を挟んで対向するように形成された上部電極及び下部電極とを有する圧電共振スタックと、該圧電共振スタックの下に形成された空隙または音響反射層と、前記圧電共振スタックを支持する前記基板とから構成され、前記集積化フィルタは、前記絶縁層上に形成され、インダクタ及びキャパシタの電気要素から構成されている集積化分波器。   An integrated demultiplexer in which a thin film piezoelectric filter composed of a thin film piezoelectric resonator and an integrated filter are formed on a substrate having an insulating layer formed on an upper surface of a semiconductor substrate. The thin film piezoelectric resonator includes a piezoelectric layer. And a piezoelectric resonant stack having an upper electrode and a lower electrode formed so as to face each other with the piezoelectric layer interposed therebetween, a gap or an acoustic reflection layer formed under the piezoelectric resonant stack, and supporting the piezoelectric resonant stack And an integrated duplexer formed on the insulating layer and composed of electrical elements of an inductor and a capacitor. 前記絶縁層の厚みが５μｍ以上であることを特徴とする請求項１記載の集積化分波器。   2. The integrated duplexer according to claim 1, wherein the insulating layer has a thickness of 5 [mu] m or more. 前記絶縁層中の固定電荷密度が１×１０１１ｃｍ−２以下であることを特徴とする請求項１記載の集積化分波器。 2. The integrated demultiplexer according to claim 1, wherein the fixed charge density in the insulating layer is 1 × 10 11 cm −2 or less. 前記半導体基板を構成している材料は、電気抵抗率が１０００[Ω・ｃｍ]未満であることを特徴とする請求項１記載の集積化分波器。   2. The integrated demultiplexer according to claim 1, wherein the material constituting the semiconductor substrate has an electrical resistivity of less than 1000 [Ω · cm]. 前記インダクタおよびキャパシタの電気要素からなる集積化フィルタが、ダイプレクサを構成しており、前記集積化分波器がトリプレクサであることを特徴とする請求項１記載の集積化分波器。   2. The integrated duplexer according to claim 1, wherein the integrated filter comprising the electric elements of the inductor and the capacitor constitutes a diplexer, and the integrated duplexer is a triplexer. 請求項１記載の集積化分波器と、集積化分波器が搭載されているパッケージとからなる高周波分波器であり、前記パッケージは積層基板からなり、該積層基板には、インダクタ、キャパシタ、分布定数線路の少なくとも１つからなる整合回路素子が形成されていることを特徴とする高周波分波器。   A high frequency duplexer comprising the integrated duplexer according to claim 1 and a package on which the integrated duplexer is mounted, the package comprising a multilayer substrate, the multilayer substrate comprising an inductor and a capacitor A high frequency branching filter comprising a matching circuit element formed of at least one of distributed constant lines.
JP2006349291A 2006-12-26 2006-12-26 Integrated duplexer Expired - Fee Related JP4997961B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006349291A JP4997961B2 (en) 2006-12-26 2006-12-26 Integrated duplexer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006349291A JP4997961B2 (en) 2006-12-26 2006-12-26 Integrated duplexer

Publications (2)

Publication Number Publication Date
JP2008160654A true JP2008160654A (en) 2008-07-10
JP4997961B2 JP4997961B2 (en) 2012-08-15

Family

ID=39661035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006349291A Expired - Fee Related JP4997961B2 (en) 2006-12-26 2006-12-26 Integrated duplexer

Country Status (1)

Country Link
JP (1) JP4997961B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211347A (en) * 2010-03-29 2011-10-20 Ube Industries Ltd Piezoelectric device, integrated branching filter using the same, and integrated filter
TWI552174B (en) * 2014-01-02 2016-10-01 矽品精密工業股份有限公司 Electrical circuit structure
KR20170056000A (en) * 2014-10-29 2017-05-22 가부시키가이샤 무라타 세이사쿠쇼 Piezoelectric module
KR20170097352A (en) * 2016-02-18 2017-08-28 삼성전기주식회사 Acoustic resonator module and method of manufacturing the same
JP2019092096A (en) * 2017-11-16 2019-06-13 太陽誘電株式会社 Elastic wave device, manufacturing method thereof, filter, and multiplexer

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6473079A (en) * 1987-09-11 1989-03-17 Sony Corp Cvd device
JP2000068785A (en) * 1998-06-09 2000-03-03 Oki Electric Ind Co Ltd Branching filter and its package
JP2001094062A (en) * 1999-08-17 2001-04-06 Internatl Business Mach Corp <Ibm> Method for manufacturing single-crystal resonance device compatible with working treatment of integrated circuit
JP2001177101A (en) * 1999-12-20 2001-06-29 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing the same
JP2002076824A (en) * 2000-08-31 2002-03-15 Murata Mfg Co Ltd Piezoelectric thin film resonator, filter and electronic device
JP2003032060A (en) * 2001-07-17 2003-01-31 Fujitsu Ltd Method of manufacturing piezoelectric thin film resonance device and the piezoelectric thin film resonance device manufactured by the method
JP2003318696A (en) * 2002-04-11 2003-11-07 Samsung Electro Mech Co Ltd Fbar element and manufacturing method thereof
JP2004194240A (en) * 2002-12-13 2004-07-08 Murata Mfg Co Ltd Three demultiplexer/multiplexer
JP2004254325A (en) * 2003-02-21 2004-09-09 Lg Electron Inc Duplexer filter and its semiconductor package having film bulk acoustic resonator
JP2004328739A (en) * 2003-04-21 2004-11-18 Samsung Electronics Co Ltd Thin film bulk acoustic resonator with air gap floating from substrate and its manufacturing method
JP2005056940A (en) * 2003-08-07 2005-03-03 Tdk Corp Electronic device, substrate therefor, and method for manufacturing them
JP2005184851A (en) * 2003-12-22 2005-07-07 Samsung Electronics Co Ltd Duplexer manufactured with integrated fbar and isolation part, and method of manufacturing the same
JP2005333619A (en) * 2004-04-20 2005-12-02 Toshiba Corp Thin film piezoelectric resonator and its manufacturing method
JP2006108824A (en) * 2004-09-30 2006-04-20 Tdk Corp Triplexer
JP2006148941A (en) * 2004-11-23 2006-06-08 Samsung Electronics Co Ltd Monolithic duplexer, and its manufacturing method
WO2006067949A1 (en) * 2004-12-24 2006-06-29 Murata Manufacturing Co., Ltd. Piezoelectric thin film resonator and method for manufacturing same

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6473079A (en) * 1987-09-11 1989-03-17 Sony Corp Cvd device
JP2000068785A (en) * 1998-06-09 2000-03-03 Oki Electric Ind Co Ltd Branching filter and its package
JP2001094062A (en) * 1999-08-17 2001-04-06 Internatl Business Mach Corp <Ibm> Method for manufacturing single-crystal resonance device compatible with working treatment of integrated circuit
JP2001177101A (en) * 1999-12-20 2001-06-29 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing the same
JP2002076824A (en) * 2000-08-31 2002-03-15 Murata Mfg Co Ltd Piezoelectric thin film resonator, filter and electronic device
JP2003032060A (en) * 2001-07-17 2003-01-31 Fujitsu Ltd Method of manufacturing piezoelectric thin film resonance device and the piezoelectric thin film resonance device manufactured by the method
JP2003318696A (en) * 2002-04-11 2003-11-07 Samsung Electro Mech Co Ltd Fbar element and manufacturing method thereof
JP2004194240A (en) * 2002-12-13 2004-07-08 Murata Mfg Co Ltd Three demultiplexer/multiplexer
JP2004254325A (en) * 2003-02-21 2004-09-09 Lg Electron Inc Duplexer filter and its semiconductor package having film bulk acoustic resonator
JP2004328739A (en) * 2003-04-21 2004-11-18 Samsung Electronics Co Ltd Thin film bulk acoustic resonator with air gap floating from substrate and its manufacturing method
JP2005056940A (en) * 2003-08-07 2005-03-03 Tdk Corp Electronic device, substrate therefor, and method for manufacturing them
JP2005184851A (en) * 2003-12-22 2005-07-07 Samsung Electronics Co Ltd Duplexer manufactured with integrated fbar and isolation part, and method of manufacturing the same
JP2005333619A (en) * 2004-04-20 2005-12-02 Toshiba Corp Thin film piezoelectric resonator and its manufacturing method
JP2006108824A (en) * 2004-09-30 2006-04-20 Tdk Corp Triplexer
JP2006148941A (en) * 2004-11-23 2006-06-08 Samsung Electronics Co Ltd Monolithic duplexer, and its manufacturing method
WO2006067949A1 (en) * 2004-12-24 2006-06-29 Murata Manufacturing Co., Ltd. Piezoelectric thin film resonator and method for manufacturing same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211347A (en) * 2010-03-29 2011-10-20 Ube Industries Ltd Piezoelectric device, integrated branching filter using the same, and integrated filter
TWI552174B (en) * 2014-01-02 2016-10-01 矽品精密工業股份有限公司 Electrical circuit structure
KR20170056000A (en) * 2014-10-29 2017-05-22 가부시키가이샤 무라타 세이사쿠쇼 Piezoelectric module
US10469054B2 (en) 2014-10-29 2019-11-05 Murata Manufacturing Co., Ltd. Piezoelectric module
KR102138345B1 (en) * 2014-10-29 2020-07-27 가부시키가이샤 무라타 세이사쿠쇼 Piezoelectric module
KR20170097352A (en) * 2016-02-18 2017-08-28 삼성전기주식회사 Acoustic resonator module and method of manufacturing the same
KR102642898B1 (en) * 2016-02-18 2024-03-04 삼성전기주식회사 Acoustic resonator module and method of manufacturing the same
JP2019092096A (en) * 2017-11-16 2019-06-13 太陽誘電株式会社 Elastic wave device, manufacturing method thereof, filter, and multiplexer
JP7037336B2 (en) 2017-11-16 2022-03-16 太陽誘電株式会社 Elastic wave devices and their manufacturing methods, filters and multiplexers

Also Published As

Publication number Publication date
JP4997961B2 (en) 2012-08-15

Similar Documents

Publication Publication Date Title
KR100517841B1 (en) FBAR band pass filter, Duplexer having the FBAR band pass filter and Methods for manufacturing the same
US7554422B2 (en) Filter module using piezoelectric resonators, duplexer, communication device, and method for fabricating filter module
US6927649B2 (en) Component working with acoustic waves and having a matching network
KR101686689B1 (en) Reactance filter having a steep edge
US8941450B2 (en) Acoustic wave device having a frequency control film
JP4637669B2 (en) Filter device and multiband filter, duplexer and communication device using the same
JP2011211347A (en) Piezoelectric device, integrated branching filter using the same, and integrated filter
US20080246556A1 (en) Filter Assembly Comprising Two Bulk Wave Resonators
JPH1188111A (en) Structure of crystal filter and filter utilizing thin film bulk surface acoustic wave resonator
US11431321B2 (en) Hybrid filter
JP2002198777A (en) Structure and configuration of filter including piezoelectric resonator
JP2005536958A (en) Resonator and element with hermetic encapsulation member
WO2002093763A1 (en) Filter using film bulk acoustic resonator and transmission/reception switch
WO2021135009A1 (en) Semiconductor structure having stacking unit, manufacturing method, and electronic device
JP2005333644A (en) Filter incorporating inductor, duplexer and its manufacturing process
JP2006094457A (en) Fbar filter having unbalanced-balanced input/output structure
JP6382331B2 (en) Tunable filter package
JP4997961B2 (en) Integrated duplexer
JP2017512424A5 (en)
JP2008048040A (en) Piezoelectric thin-film resonator and its manufacturing method
JP5286016B2 (en) Filter, duplexer, and filter manufacturing method
US20120004016A1 (en) Filtering circuit with coupled baw resonators and having impedance matching adaptation
JP4820609B2 (en) Filter module, duplexer, communication device using piezoelectric resonator, and manufacturing method thereof
US11303261B2 (en) Circuit board
JP4798496B2 (en) Thin film piezoelectric device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120430

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees