JP2008158472A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2008158472A
JP2008158472A JP2007025030A JP2007025030A JP2008158472A JP 2008158472 A JP2008158472 A JP 2008158472A JP 2007025030 A JP2007025030 A JP 2007025030A JP 2007025030 A JP2007025030 A JP 2007025030A JP 2008158472 A JP2008158472 A JP 2008158472A
Authority
JP
Japan
Prior art keywords
frame
liquid crystal
data
overdrive
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007025030A
Other languages
Japanese (ja)
Inventor
Jiro Takagi
二朗 鷹木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007025030A priority Critical patent/JP2008158472A/en
Priority to TW096138223A priority patent/TW200823856A/en
Priority to US11/873,906 priority patent/US20080122769A1/en
Priority to KR1020070121890A priority patent/KR100912624B1/en
Publication of JP2008158472A publication Critical patent/JP2008158472A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device which improves motion image display at low temperature to perform suitable motion image display in any temperature range. <P>SOLUTION: The liquid crystal display device according to the present invention includes a data storage circuit 5 that stores frame data of the previous image of a liquid crystal panel 1, and an overdrive calculation circuit 10 that compares the frame data stored in the data storage circuit 5 and input data of the next image to be displayed on the liquid crystal panel 1 and performs overdrive output to the liquid crystal panel 1. The overdrive output is performed over a plurality of frame periods. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は液晶表示装置に関し、特に、液晶表示装置の駆動回路に関する。   The present invention relates to a liquid crystal display device, and more particularly to a drive circuit for a liquid crystal display device.

液晶表示装置では、動画を表示する際に尾引きや残像が生じることがある。これらを解消するためには液晶の応答を早くすればよく、従来よりオーバードライブと呼ばれる機能を用いることによって液晶の応答を早める方法が知られている。オーバードライブとは、液晶パネルに表示している動画の階調が目標とする階調に到達していないときに、液晶パネルに印加している電圧を一時的に高めることによって不足している印加電圧を補い、目標とする階調を実現しようとする機能である。すなわち、液晶パネルへの印加電圧を一時的に高めることによって液晶の応答時間を短縮し、表示された動画の残像などを解消しようとする機能である。   In a liquid crystal display device, tailing or an afterimage may occur when displaying a moving image. In order to solve these problems, the response of the liquid crystal may be accelerated. Conventionally, a method of increasing the response of the liquid crystal by using a function called overdrive has been known. Overdrive is an application that is insufficient by temporarily increasing the voltage applied to the liquid crystal panel when the gradation of the moving image displayed on the liquid crystal panel does not reach the target gradation. This function compensates for the voltage and tries to achieve the target gradation. In other words, this is a function that shortens the response time of the liquid crystal by temporarily increasing the voltage applied to the liquid crystal panel and eliminates the afterimage of the displayed moving image.

従来の液晶表示装置では、前のフレームで不足分を補った電圧をそのまま現在表示されている動画のフレームに印加すると目標階調を通り越してしまうので、表示している動画のフレームが変わるとオーバードライブを実行しないようにしている。よって、１フレーム中にオーバードライブを実行するようにしている。   In conventional liquid crystal display devices, if the voltage that compensates for the deficiency in the previous frame is applied to the currently displayed video frame as it is, the target gradation will be exceeded, so if the displayed video frame changes, it will be exceeded. The drive is not running. Therefore, overdrive is executed during one frame.

また、液晶は印加電圧に対する応答速度に温度依存性があり、低温になるにつれて応答速度が遅くなるという特性を有している。   Further, the liquid crystal has a characteristic that the response speed to the applied voltage is temperature-dependent, and the response speed becomes slower as the temperature becomes lower.

従来の液晶表示装置では、温度変化に伴う動画の表示特性の悪化を改善するために、温度によってオーバードライブを実行する程度を切り替えることによって、どの温度領域に対しても最適な動画を表示させようとしていた。なお、従来の液晶表示装置におけるオーバードライブについての開示として、特開２００４−１３３１５９（特許文献１）、特開２００６−１９５２３１（特許文献２）、特開２００６−２４３３２５（特許文献３）、特開２００３−１４３５５６（特許文献４）、特開２００４−３０２０２３（特許文献５）がある。   In conventional liquid crystal display devices, in order to improve the deterioration of the display characteristics of moving images due to temperature changes, the optimum moving images can be displayed in any temperature range by switching the degree of overdrive depending on the temperature. I was trying. In addition, as disclosure about overdrive in a conventional liquid crystal display device, JP 2004-133159 (Patent Document 1), JP 2006-195231 (Patent Document 2), JP 2006-243325 (Patent Document 3), JP There are 2003-143556 (patent document 4) and JP-A-2004-302023 (patent document 5).

特開２００４−１３３１５９号公報JP 2004-133159 A 特開２００６−１９５２３１号公報JP 2006-195231 A 特開２００６−２４３３２５号公報JP 2006-243325 A 特開２００３−１４３５５６号公報JP 2003-143556 A 特開２００４−３０２０２３号公報JP 2004-302023 A

しかし、最近では液晶表示装置が屋外でも使用されるなど用途が拡大し、従来に想定されなかった低温環境下でも使用される頻度が増えてきた。従来の液晶表示装置では、液晶パネルへの電圧の印加を最大にしてオーバードライブを実行しても、１フレーム中に目標階調まで到達することができず、オーバードライブの効果が十分に得られないことがあり問題となっていた。   However, recently, the use of liquid crystal display devices has expanded, such as being used outdoors, and the frequency of use in a low-temperature environment that has not been assumed in the past has increased. In a conventional liquid crystal display device, even if overdrive is performed with the voltage applied to the liquid crystal panel being maximized, the target gradation cannot be reached in one frame, and the overdrive effect can be sufficiently obtained. There was no problem.

本発明は、このような問題を解決するためになされたもので、低温時における動画表示を改善し、どの温度領域においても最適な動画表示が可能な液晶表示装置を提供することを目的とする。   The present invention has been made to solve such a problem, and has an object to provide a liquid crystal display device capable of improving moving image display at a low temperature and capable of displaying an optimal moving image in any temperature range. .

上記の課題を解決するために、本発明による液晶表示装置は、液晶パネルの前画像のデータであるフレームデータを記憶するデータ記憶回路と、データ記憶回路に記憶されているフレームデータと液晶パネルに表示する次画像の入力データとを比較し、液晶パネルに対してオーバードライブ出力するオーバードライブ計算回路とを備える液晶表示装置において、オーバードライブ出力は、複数のフレーム期間にわたって行われることを特徴とする。   In order to solve the above problems, a liquid crystal display device according to the present invention includes a data storage circuit that stores frame data, which is data of a previous image of a liquid crystal panel, and frame data stored in the data storage circuit and the liquid crystal panel. In a liquid crystal display device including an overdrive calculation circuit that compares input data of a next image to be displayed and outputs an overdrive to a liquid crystal panel, overdrive output is performed over a plurality of frame periods. .

本発明は、請求項１に記載のように、オーバードライブ出力を複数のフレーム期間にわたって行われることを特徴とするため、どの温度領域においても最適な動画表示が可能である。   Since the present invention is characterized in that overdrive output is performed over a plurality of frame periods as described in claim 1, it is possible to display an optimal moving image in any temperature region.

本発明の実施形態について、図面に基づいて以下に説明する。   Embodiments of the present invention will be described below with reference to the drawings.

〈実施形態１〉
図１は、本発明の実施形態による液晶表示装置全体の回路のブロック図である。図１に示すように、液晶パネル１の長手方向に対して、平行方向に配置されるゲート電極に液晶駆動回路（ゲートドライバＩＣ群）２が接続され、垂直方向に配置されるソース電極に液晶駆動回路（ソースドライバＩＣ群）３が接続されている。タイミングコントローラ４は液晶駆動回路（ゲートドライバＩＣ群）２と液晶駆動回路（ソースドライバＩＣ群）３とに接続されており、データ記憶回路（フレームメモリ）５および温度検出回路６からの信号情報に基づいて液晶駆動回路（ゲートドライバＩＣ群）２および液晶駆動回路（ソースドライバＩＣ群）３を制御している。 <Embodiment 1>
FIG. 1 is a block diagram of a circuit of an entire liquid crystal display device according to an embodiment of the present invention. As shown in FIG. 1, a liquid crystal driving circuit (gate driver IC group) 2 is connected to a gate electrode arranged in a direction parallel to the longitudinal direction of the liquid crystal panel 1, and a liquid crystal is applied to a source electrode arranged in a vertical direction. A drive circuit (source driver IC group) 3 is connected. The timing controller 4 is connected to a liquid crystal drive circuit (gate driver IC group) 2 and a liquid crystal drive circuit (source driver IC group) 3, and receives signal information from the data storage circuit (frame memory) 5 and the temperature detection circuit 6. Based on this, the liquid crystal drive circuit (gate driver IC group) 2 and the liquid crystal drive circuit (source driver IC group) 3 are controlled.

図２は、本発明の実施形態１による複数のフレーム期間にわたってオーバードライブする液晶表示装置の駆動回路のブロック図である。温度検出回路６は液晶パネル付近に配置され、液晶パネル周辺の温度を検出する。温度検出回路６によって検出された温度データは、フレームデータメモリ制御信号タイミング調整回路８、オーバードライブ係数選択回路１１、ドライバＩＣ制御信号タイミング調整回路１２の各々に送信される。   FIG. 2 is a block diagram of a driving circuit of the liquid crystal display device overdriven over a plurality of frame periods according to the first embodiment of the present invention. The temperature detection circuit 6 is arranged near the liquid crystal panel and detects the temperature around the liquid crystal panel. The temperature data detected by the temperature detection circuit 6 is transmitted to each of the frame data memory control signal timing adjustment circuit 8, the overdrive coefficient selection circuit 11, and the driver IC control signal timing adjustment circuit 12.

温度検出回路６の温度データに基づいて、フレームデータメモリ制御信号タイミング調整回路８はフレームデータメモリ制御信号をデータ記憶回路（フレームメモリ）５に送信し、データ記憶回路（フレームメモリ）５に記憶されている液晶パネル１に表示された前画像のフレームデータをデータ記憶回路（ラインメモリ）９を介して順次オーバードライブ計算回路１０に送信する。以上のような処理と同時に、液晶パネル１に表示する次画像の入力データ７を順次オーバードライブ計算回路１０に送信するとともに、データ記憶回路（フレームメモリ）５中の前画像のフレームデータが記憶されていた領域に順次上書きして記憶される。   Based on the temperature data of the temperature detection circuit 6, the frame data memory control signal timing adjustment circuit 8 transmits a frame data memory control signal to the data storage circuit (frame memory) 5 and is stored in the data storage circuit (frame memory) 5. The frame data of the previous image displayed on the liquid crystal panel 1 is sequentially transmitted to the overdrive calculation circuit 10 via the data storage circuit (line memory) 9. Simultaneously with the above processing, the input data 7 of the next image to be displayed on the liquid crystal panel 1 is sequentially transmitted to the overdrive calculation circuit 10 and the frame data of the previous image in the data storage circuit (frame memory) 5 is stored. The previously written area is overwritten and stored.

また、オーバードライブ係数選択回路１１は、温度検出回路６から受信した温度データに基づいて液晶パネル１に対してオーバードライブ出力する程度を決定し、その結果をオーバードライブ計算回路１０に送信する。オーバードライブ計算回路１０では、目標階調に到達させるために、データ記憶回路（ラインメモリ）９に記憶されていた前画像のフレームデータと液晶パネル１に表示する次画像の入力データとを比較してオーバードライブ係数選択回路１１から受信したオーバードライブ係数を加味し、液晶駆動回路（ソースドライバＩＣ）３にデータを出力する。ドライバＩＣ制御信号タイミング調整回路１２は、温度検出回路６からの温度データに基づいて、出力制御信号を液晶駆動回路（ゲートドライバＩＣ）２および液晶駆動回路（ソースドライバＩＣ）３に出力する。なお、ドライバＩＣ制御信号タイミング調整回路１２は、タイミングコントローラ４に含まれる。   The overdrive coefficient selection circuit 11 determines the degree of overdrive output to the liquid crystal panel 1 based on the temperature data received from the temperature detection circuit 6 and transmits the result to the overdrive calculation circuit 10. The overdrive calculation circuit 10 compares the frame data of the previous image stored in the data storage circuit (line memory) 9 with the input data of the next image displayed on the liquid crystal panel 1 in order to reach the target gradation. The data is output to the liquid crystal drive circuit (source driver IC) 3 in consideration of the overdrive coefficient received from the overdrive coefficient selection circuit 11. The driver IC control signal timing adjustment circuit 12 outputs an output control signal to the liquid crystal drive circuit (gate driver IC) 2 and the liquid crystal drive circuit (source driver IC) 3 based on the temperature data from the temperature detection circuit 6. The driver IC control signal timing adjustment circuit 12 is included in the timing controller 4.

本発明の実施形態１において、温度検出回路６によって検出された温度データに基づいてオーバードライブを実行しても１フレームの期間中に目標階調まで到達しないほど低温の場合には、オーバードライブ係数選択回路１１によって２フレームの期間中に目標階調まで到達するようにオーバードライブ係数を調整する。   In the first embodiment of the present invention, when the overdrive is executed based on the temperature data detected by the temperature detection circuit 6 and the temperature is low enough not to reach the target gradation during one frame period, the overdrive coefficient The overdrive coefficient is adjusted by the selection circuit 11 so as to reach the target gradation during the period of 2 frames.

また、データ記憶回路（フレームメモリ）５への記憶方法について、データ記憶回路（フレームメモリ）５内の全てのフレームデータを書き換えるのではなく、フレームデータの奇数ラインおよび偶数ラインの各々に対応するデータ記憶回路（フレームメモリ）５の領域に別のフレームのフレームデータを記憶させることによって、後述するようにオーバードライブ出力を２フレームの期間中にわたって実行可能となる。   Further, regarding the storage method in the data storage circuit (frame memory) 5, the data corresponding to each of the odd and even lines of the frame data is not rewritten, but all the frame data in the data storage circuit (frame memory) 5 is rewritten. By storing the frame data of another frame in the area of the storage circuit (frame memory) 5, overdrive output can be executed over a period of two frames as will be described later.

図３は、従来のオーバードライブにおける制御信号のタイミングチャート（奇数ＯＤＤフレーム、偶数ＥＶＥＮフレーム）である。図３に示すように、タイミングコントローラ４に入力されるＤＥＮＡ（入力データイネーブル期間）を参照して制御信号の出力タイミングを決定する。ここで、ＤＥＮＡ中に示されている１ｓｔ、２ｎｄ、３ｒｄ、・・・は、データ記憶回路（フレームメモリ）５内の１ライン記憶領域のライン番号を表している。液晶駆動回路（ゲートドライバＩＣ群）２において、ＳＴＶ（ゲートＩＣスタートパルス）がＨＩ状態のとき、ＣＬＫＶ（ゲートＩＣクロック）の立ち上がりエッジがくると１ｓｔラインのゲート電極がＯＮ状態になろうとする。また、次のＣＬＫＶの立ち上がりエッジがくるごとに次のラインへと１ラインずつずれてゲート電極がＯＮしようとする。このとき、ゲート電極がＯＮになるかＯＦＦのままかはＯＥ（ゲートＩＣ出力イネーブル信号）による。一方、液晶駆動回路（ソースドライバＩＣ群）３において、ＳＴＨ（ソースＩＣスタートパルス）がＨＩになって次にＨＩになるまでの間（ゲート電極の１ライン分の間）にＬＰ（ソースＩＣラッチパルス）をＨＩにして、液晶パネル１のソース電極に出力データを出力する。また、ＰＯＬ（ソースＩＣ極性判別信号）が示すように、液晶パネル１に印加される電圧の極性が反転していることが分かる。図３ではフレームが代わるごとに、またラインデータのラインが変わるごとに、極性が反転している。入力データ７は、メモリデータとしてデータ記憶回路（フレームメモリ）５に記憶される。出力データは、オーバードライブ計算回路１０においてデータ記憶回路（フレームメモリ）５に記憶されていた前画像のフレームのラインデータと入力データとから算出されたオーバードライブ計算値を、ラインゲート信号がＨＩのときに液晶パネル１に出力される。   FIG. 3 is a timing chart of control signals (odd ODD frame, even EVEN frame) in the conventional overdrive. As shown in FIG. 3, the output timing of the control signal is determined with reference to the DENA (input data enable period) input to the timing controller 4. Here, 1st, 2nd, 3rd,... Shown in the DENA represent line numbers of one-line storage areas in the data storage circuit (frame memory) 5. In the liquid crystal drive circuit (gate driver IC group) 2, when the STV (gate IC start pulse) is in the HI state, the gate electrode of the 1st line tends to be turned on when the rising edge of CLKV (gate IC clock) comes. Further, every time the next rising edge of CLKV comes, the gate electrode is shifted to the next line by one line and tries to turn on the gate electrode. At this time, whether the gate electrode is ON or remains OFF depends on OE (gate IC output enable signal). On the other hand, in the liquid crystal drive circuit (source driver IC group) 3, LP (source IC latch) is applied until STH (source IC start pulse) becomes HI and then becomes HI (for one line of the gate electrode). Pulse) is set to HI, and output data is output to the source electrode of the liquid crystal panel 1. Further, as shown by POL (source IC polarity determination signal), it can be seen that the polarity of the voltage applied to the liquid crystal panel 1 is inverted. In FIG. 3, the polarity is reversed every time the frame is changed and every time the line of the line data is changed. The input data 7 is stored in the data storage circuit (frame memory) 5 as memory data. The output data is an overdrive calculation value calculated from the line data and input data of the frame of the previous image stored in the data storage circuit (frame memory) 5 in the overdrive calculation circuit 10, and the line gate signal is HI. Sometimes it is output to the liquid crystal panel 1.

図４は本発明の実施形態１における制御信号のタイミングチャート（ｎフレーム、ｎ+１フレーム）であり、図５は本発明の実施形態１における制御信号のタイミングチャート（ｎ+２フレーム、ｎ+３フレーム）である。図４と図５とを合わせてｎフレームからｎ+３フレームまでの制御信号のタイミングチャートを示している。   FIG. 4 is a timing chart of control signals (n frame, n + 1 frame) in Embodiment 1 of the present invention, and FIG. 5 is a timing chart of control signals (n + 2 frame, n + frame) in Embodiment 1 of the present invention. 3 frames). FIG. 4 and FIG. 5 together show timing charts of control signals from the n frame to the n + 3 frame.

図４および図５に示す本発明の実施形態１と図３に示す従来手法との相違点の１つは、データ記憶回路への記憶の方法である。従来手法では、データ記憶回路（フレームメモリ）５に記憶されるデータは、フレームが変わるごとにメモリ内の全てのデータが書き換えられていた。これに対して、図４に示す本発明の実施形態１では、データ記憶回路（フレームメモリ）５の奇数ラインおよび偶数ラインに別のフレームのフレームデータを記憶させている。例えば、図４のｎフレームにおけるメモリデータでは、奇数ラインにｎフレーム時のデータ（入力データ７）が、偶数ラインにｎ−１フレーム時のデータ（前フレームのデータ）が記憶される。したがって、この場合、奇数ラインのデータのみが書き換えられることになる。そして、データが書き換えられる奇数ラインについてのみ、オーバードライブ計算回路１０によってオーバードライブ計算値が算出され、算出結果のデータを液晶パネル１に出力する。こうすることによって、複数のフレーム期間にわたってオーバードライブを実行し、目標階調の実現が可能となる。   One of the differences between the first embodiment of the present invention shown in FIGS. 4 and 5 and the conventional technique shown in FIG. 3 is the method of storage in the data storage circuit. In the conventional method, the data stored in the data storage circuit (frame memory) 5 is rewritten in the memory every time the frame changes. On the other hand, in the first embodiment of the present invention shown in FIG. 4, the frame data of another frame is stored in the odd and even lines of the data storage circuit (frame memory) 5. For example, in the memory data in the n frame of FIG. 4, n frame data (input data 7) is stored in the odd lines, and n−1 frame data (previous frame data) is stored in the even lines. Therefore, in this case, only the odd-numbered line data is rewritten. Then, the overdrive calculation value is calculated by the overdrive calculation circuit 10 only for the odd lines where the data is rewritten, and the calculation result data is output to the liquid crystal panel 1. By doing this, overdrive is executed over a plurality of frame periods, and the target gradation can be realized.

また、液晶パネル１に印加する電圧の極性が偏ると、映像が焼きつくなどの問題が生じるため、図４、図５中のＰＯＬに示されているように、極性を変えるようにする。図３では、フレームが代わるごとに、またラインデータのラインが変わるごとに、極性が反転している。一方、図４では、ラインデータの２ラインごとに極性を反転させ、さらに、フレームが変わるごとに１ラインずつずれていくようにＰＯＬで制御されている。つまり、例えばｎフレームでは１ｓｔラインの極性が陽極であるとき、ｎ+２フレームでは陰極となる。なお、ｎ+１フレーム、ｎ+３フレームでは画素への書き込みを行わないようＳＴＨ、ＬＰ、ＯＥを制御しており前フレームで書き込んだ極性が維持されるため、ｎ+１フレームでは陽極、ｎ+３フレームでは陰極となる。図３では液晶パネル１への画素の書き込みのために、ＳＴＨ、ＬＰ、ＯＥを１ラインごとにＨＩにしているのに対して、図４では奇数ラインまたは偶数ラインにデータを出力させるために、ＳＴＨ、ＬＰ、ＯＥを２ラインごとにＨＩにしている。   In addition, if the polarity of the voltage applied to the liquid crystal panel 1 is biased, a problem such as image burn-in occurs. Therefore, the polarity is changed as indicated by POL in FIGS. In FIG. 3, the polarity is reversed every time the frame is changed and every time the line of the line data is changed. On the other hand, in FIG. 4, the polarity is inverted every two lines of the line data, and further, the POL is controlled so as to shift by one line every time the frame is changed. That is, for example, when the polarity of the 1st line is the anode in the n frame, it becomes the cathode in the n + 2 frame. Note that the STH, LP, and OE are controlled so that writing to the pixels is not performed in the n + 1 frame and the n + 3 frame, and the polarity written in the previous frame is maintained. Therefore, in the n + 1 frame, the anode, n +3 frame becomes cathode. In FIG. 3, STH, LP, and OE are set to HI for each line for writing pixels to the liquid crystal panel 1, whereas in FIG. 4, in order to output data to odd lines or even lines, STH, LP, and OE are set to HI every two lines.

これらのことから、本発明の実施形態１では、データ記憶回路（フレームメモリ）５の奇数ラインおよび偶数ラインに別のフレームのフレームデータを記憶させており、画素への書き込みを１ラインおきに行なうため、２つのフレーム期間にわたってのオーバードライブ出力が可能となって目標階調に到達することができて、消費電流も低減される。さらに、メモリ容量を増やさなくても従来と同様の効果が得られる。   For these reasons, in the first embodiment of the present invention, frame data of another frame is stored in the odd lines and even lines of the data storage circuit (frame memory) 5 and writing to the pixels is performed every other line. Therefore, overdrive output over two frame periods is possible, the target gradation can be reached, and current consumption is also reduced. Furthermore, the same effect as the conventional one can be obtained without increasing the memory capacity.

〈実施形態２〉
図６は本発明の実施形態２における制御信号のタイミングチャート（ｎフレーム、ｎ+１フレーム）であり、図７は本発明の実施形態２における制御信号のタイミングチャート（ｎ+２フレーム、ｎ+３フレーム）である。図６と図７とを合わせてｎフレームからｎ+３フレームまでの制御信号のタイミングチャートを示している。液晶駆動回路（ソースドライバＩＣ群）３から出力される各々の信号の動作については、図４、図５と同様である。また、液晶表示装置の駆動回路は実施形態１と同様である。 <Embodiment 2>
FIG. 6 is a timing chart of control signals (n frame, n + 1 frame) in the second embodiment of the present invention, and FIG. 7 is a timing chart of control signals (n + 2 frame, n + in the second embodiment of the present invention). 3 frames). FIG. 6 and FIG. 7 together show timing charts of control signals from n frames to n + 3 frames. The operation of each signal output from the liquid crystal drive circuit (source driver IC group) 3 is the same as in FIGS. The driving circuit of the liquid crystal display device is the same as that of the first embodiment.

本発明の実施形態２と実施形態１との相違点は、ＣＬＫＶ（ゲートＩＣクロック）のデューティー比やＯＥ（ゲートＩＣ出力イネーブル）を変えている点である。つまり、図６に示すように、ＣＬＫＶのＨＩ期間を長くし、ＯＥのＨＩ期間を短くする。こうすることによって、液晶パネル１の各ゲートラインのＯＮ時間が実施形態１よりも長くなり、それにともなって各ソースラインへの充電時間が長くなる。また、メモリデータへの記憶の方法などは実施形態１と同様である。   The difference between the second embodiment and the first embodiment of the present invention is that the duty ratio of CLKV (gate IC clock) and OE (gate IC output enable) are changed. That is, as shown in FIG. 6, the CLKV HI period is lengthened and the OE HI period is shortened. By doing so, the ON time of each gate line of the liquid crystal panel 1 becomes longer than in the first embodiment, and accordingly, the charging time for each source line becomes longer. Further, the method for storing the memory data is the same as in the first embodiment.

これらのことから、本発明の実施形態２では、データ記憶回路（フレームメモリ）５の奇数ラインおよび偶数ラインに別のフレームのフレームデータを記憶させており、画素への書き込みを１ラインおきに行なうため、２つのフレーム期間にわたってのオーバードライブ出力が可能となって目標階調に到達することができて、消費電流も低減される。さらに、液晶パネル１の各ゲートラインのＯＮ時間が長いため、各ソースラインへの充電時間が長くなる。   For these reasons, in the second embodiment of the present invention, frame data of another frame is stored in the odd lines and even lines of the data storage circuit (frame memory) 5 and writing to the pixels is performed every other line. Therefore, overdrive output over two frame periods is possible, the target gradation can be reached, and current consumption is also reduced. Furthermore, since the ON time of each gate line of the liquid crystal panel 1 is long, the charging time for each source line is long.

〈実施形態３〉
本発明の実施形態３について、液晶駆動回路（ゲートドライバＩＣ群）２から出力される各々の信号の動作については、図４、図５と同様である。また、液晶表示装置の駆動回路は実施形態１と同様である。 <Embodiment 3>
In the third embodiment of the present invention, the operation of each signal output from the liquid crystal drive circuit (gate driver IC group) 2 is the same as in FIGS. The driving circuit of the liquid crystal display device is the same as that of the first embodiment.

本発明の実施形態３の特徴は、従来のオーバードライブにおける制御信号のタイミングチャートにおけるＳＴＨ（ソースＩＣスタートパルス）、ＬＰ（ソースＩＣラッチパルス）と、本発明の実施形態１における制御信号のタイミングチャート（ｎフレーム〜ｎ+３フレーム）におけるＰＯＬ（ソースＩＣ極性判別信号）、ＳＴＶ（ゲートＩＣスタートパルス）、ＣＬＫＶ（ゲートＩＣクロック）、ＯＥ（ゲートＩＣ出力イネーブル信号）とメモリデータ制御を組み合わせたものである。   The third embodiment of the present invention is characterized by the STH (source IC start pulse) and LP (source IC latch pulse) in the control signal timing chart in the conventional overdrive, and the control signal timing chart in the first embodiment of the present invention. A combination of POL (source IC polarity determination signal), STV (gate IC start pulse), CLKV (gate IC clock), OE (gate IC output enable signal) and memory data control in (n frame to n + 3 frame) It is.

このように、制御信号の出力タイミングの調整を行うときに、液晶駆動回路（ソースドライバＩＣ群）３のＳＴＨおよびＬＰを従来のようにし、ＰＯＬと液晶駆動回路（ゲートドライバＩＣ群）２の制御信号のタイミングと、データ記憶回路（フレームメモリ）５の制御を実施形態１のように変えて実行しても、実施形態１と同様の効果が得られる。ただし、液晶パネル１の各ゲートラインがＯＦＦ状態であっても各ソースラインがＯＮ状態である場合があるので、消費電流を下げるような効果は望めない。   As described above, when adjusting the output timing of the control signal, the STH and LP of the liquid crystal driving circuit (source driver IC group) 3 are set in the conventional manner, and the POL and the liquid crystal driving circuit (gate driver IC group) 2 are controlled. Even if the signal timing and the control of the data storage circuit (frame memory) 5 are changed and executed as in the first embodiment, the same effect as in the first embodiment can be obtained. However, since each source line may be in an ON state even if each gate line of the liquid crystal panel 1 is in an OFF state, an effect of reducing current consumption cannot be expected.

〈実施形態４〉
図８は本発明の実施形態４における制御信号のタイミングチャート（ｎフレーム、ｎ+１フレーム）であり、図９は本発明の実施形態４における制御信号のタイミングチャート（ｎ+２フレーム、ｎ+３フレーム）である。図８と図９とを合わせてｎフレームからｎ+３フレームまでの制御信号のタイミングチャートを示している。液晶駆動回路（ゲートドライバＩＣ群）２および液晶駆動回路（ソースドライバＩＣ群）３から出力される各々の信号の動作については、図４、図５と同様である。また、液晶表示装置の駆動回路は実施形態１と同様である。 <Embodiment 4>
FIG. 8 is a timing chart of control signals (n frame, n + 1 frame) in Embodiment 4 of the present invention, and FIG. 9 is a timing chart of control signals (n + 2 frame, n + frame) in Embodiment 4 of the present invention. 3 frames). FIG. 8 and FIG. 9 together show timing charts of control signals from n frames to n + 3 frames. The operation of each signal output from the liquid crystal drive circuit (gate driver IC group) 2 and the liquid crystal drive circuit (source driver IC group) 3 is the same as in FIGS. The driving circuit of the liquid crystal display device is the same as that of the first embodiment.

本発明の実施形態４の特徴は、データ記憶回路が２フレーム容量分備えられていることである。つまり、実施形態１では、１フレーム容量分のデータ記憶回路（フレームメモリ）５の奇数ラインおよび偶数ラインに別のフレームのフレームデータを記憶させているのに対して、実施形態４では、２フレーム容量分のデータ記憶回路のうちのいずれか１フレーム容量分に記憶されているデータが全て書き換えられ、フレームが変わるともう一方の１フレーム容量分のデータ記憶回路に記憶されているデータが全て書き換えられることである。   A feature of the fourth embodiment of the present invention is that a data storage circuit is provided for two frame capacities. That is, in the first embodiment, the frame data of another frame is stored in the odd and even lines of the data storage circuit (frame memory) 5 for one frame capacity, whereas in the fourth embodiment, two frames are stored. All the data stored in one frame capacity of the data storage circuit for the capacity is rewritten, and when the frame changes, all the data stored in the data storage circuit for the other one frame capacity is rewritten Is to be.

これらのことから、本発明の実施形態４では、データ記憶回路を２フレーム容量分備え、２フレーム容量分のデータ記憶回路の各々１フレーム容量分に１フレーム分のデータを記憶させており、画素への書き込みを１ラインおきに行なうため、２つのフレーム期間にわたってオーバードライブを実行することが可能になって目標階調に到達することができる。   For these reasons, in the fourth embodiment of the present invention, the data storage circuit is provided for two frame capacities, and one frame capacity is stored in each of the data storage circuits for two frame capacities. Since writing is performed every other line, overdrive can be executed over two frame periods, and the target gradation can be reached.

〈実施形態５〉
図１０は本発明の実施形態５における制御信号のタイミングチャート（ｎフレーム、ｎ+１フレーム）であり、図１１は本発明の実施形態５における制御信号のタイミングチャート（ｎ+２フレーム、ｎ+３フレーム）である。図１０と図１１とを合わせてｎフレームからｎ+３フレームまでの制御信号のタイミングチャートを示している。また、液晶表示装置の駆動回路は実施形態１と同様である。 <Embodiment 5>
FIG. 10 is a control signal timing chart (n frame, n + 1 frame) according to the fifth embodiment of the present invention, and FIG. 11 is a control signal timing chart (n + 2 frame, n + frame) according to the fifth embodiment of the present invention. 3 frames). FIG. 10 and FIG. 11 together show timing charts of control signals from n frames to n + 3 frames. The driving circuit of the liquid crystal display device is the same as that of the first embodiment.

本実施形態５の特徴は、メモリ容量を増やすことなく極低温時において使用できることであり、構成および動作方法は実施形態１を３フレーム期間のオーバードライブを可能とすることである。ＳＴＨ、ＬＰを３ライン毎に一回出力させ、さらにゲート電極のＯＮ期間をこれにあわせるようにＯＥを制御する。また、データ出力するラインだけをフレームメモリに書き換えていく。同様にして４ライン毎、５ライン毎などにすることも可能となる。   The feature of the fifth embodiment is that it can be used at an extremely low temperature without increasing the memory capacity, and the configuration and the operation method make it possible to overdrive the first embodiment for three frame periods. STH and LP are output once every three lines, and the OE is controlled to match the ON period of the gate electrode. Only the line for outputting data is rewritten to the frame memory. Similarly, every fourth line, every fifth line, and the like can be used.

これらのことから、本発明の実施形態５では、データ記憶回路を２フレーム容量分備え、その各１フレーム容量分の奇数ラインおよび偶数ラインに別々のフレームのフレームデータを記憶させているため、最長で４つのフレーム期間にわたってオーバードライブを実行することが可能となり、低温時においても目標階調に到達させることができる。また、メモリ容量を増やすことなく極低温時における使用も可能となる。   For these reasons, in the fifth embodiment of the present invention, the data storage circuit is provided for two frame capacities, and the frame data of separate frames is stored in the odd and even lines for each one frame capacity. Thus, overdrive can be executed over four frame periods, and the target gradation can be reached even at low temperatures. Also, it can be used at extremely low temperatures without increasing the memory capacity.

〈実施形態６〉
図１２は本発明の実施形態６における制御信号のタイミングチャート（ＯＤＤフレーム、ＥＶＥＮフレーム）を示している。また、液晶表示装置の駆動回路は実施形態１と同様である。 <Embodiment 6>
FIG. 12 shows a timing chart (ODD frame, EVEN frame) of control signals in Embodiment 6 of the present invention. The driving circuit of the liquid crystal display device is the same as that of the first embodiment.

本実施形態６と他の実施形態との相違点は、データ記憶回路（フレームメモリ）５へのデータの書き換えおよび液晶パネル１への出力を、ラインごとに実行するのではなくフレームごとに実行していることである。他の実施形態において高速の動画を液晶表示装置に表示する場合には、表示した像がＯＤＤラインとＥＶＥＮラインで２重になってノイズのようになることがある。しかし、本実施形態６では、データ記憶回路（フレームメモリ）５へのデータの書き換えおよび液晶パネル１への出力をフレーム単位で実行しており、表示した像が２重になることを防止している。   The difference between the sixth embodiment and the other embodiments is that the data rewriting to the data storage circuit (frame memory) 5 and the output to the liquid crystal panel 1 are performed not for each line but for each frame. It is that. In another embodiment, when a high-speed moving image is displayed on the liquid crystal display device, the displayed image may be doubled on the ODD line and the EVEN line, resulting in noise. However, in the sixth embodiment, data rewriting to the data storage circuit (frame memory) 5 and output to the liquid crystal panel 1 are executed in units of frames to prevent the displayed images from being duplicated. Yes.

図１２に示すように、データ記憶回路（フレームメモリ）５へのデータの書き換えをＯＤＤフレームのときのみ実行し、２フレーム前のデータである前ＯＤＤフレームデータと入力ＯＤＤフレームデータとから算出されたオーバードライブ計算値を液晶パネル１に出力している。ＥＶＥＮフレームでは、データ記憶回路（フレームメモリ）５へのデータの書き換えは実行せず、さらに液晶パネル１への出力をしないようにゲート電極をＯＦＦにしている。よって、データ記憶回路（フレームメモリ）５へのデータの書き換えを実行しないフレーム期間中には前フレームデータがフレームメモリに保持されており、オーバードライブがかかった状態であればオーバードライブ量を保持した状態となる。ＥＶＥＮフレーム期間中にゲート電極をＯＦＦにするために、ＳＴＶをＬＯＷに固定するように制御している。また、ＥＶＥＮフレーム期間中にゲート電極をＯＦＦにする他の方法として、ＳＴＶを出力させてＯＥをＨＩに固定するか、またはＳＴＶを出力させてＣＬＫＶをＬＯＷに固定するなどしてもよい。   As shown in FIG. 12, data rewriting to the data storage circuit (frame memory) 5 is executed only for the ODD frame, and is calculated from the previous ODD frame data, which is the data two frames before, and the input ODD frame data. The overdrive calculation value is output to the liquid crystal panel 1. In the EVEN frame, data rewriting to the data storage circuit (frame memory) 5 is not executed, and the gate electrode is turned off so as not to output to the liquid crystal panel 1. Therefore, the previous frame data is held in the frame memory during a frame period in which data rewriting to the data storage circuit (frame memory) 5 is not executed, and the overdrive amount is held if overdrive is applied. It becomes a state. In order to turn off the gate electrode during the EVEN frame period, the STV is controlled to be fixed to LOW. As another method for turning off the gate electrode during the EVEN frame period, STV may be output to fix OE to HI, or STV may be output to fix CLKV to LOW.

図１２において、データ記憶回路（フレームメモリ）５へのデータの書き換えを実行しない期間であるＥＶＥＮフレーム期間中であってもソースＩＣの制御信号が動作しているが、消費電力を下げるためにＥＶＥＮフレーム期間中はデータを含めて全てＬＯＷとなるようにしてもよい。また、３フレーム以上の期間にわたってオーバードライブをかけるために、データ記憶回路（フレームメモリ）５へのデータの書き込みおよび液晶パネル１への出力を実行しない期間を２フレーム、３フレームと増やすことも可能である。本実施形態６では、データ記憶回路（フレームメモリ）５へのデータの書き換えおよび液晶パネル１への出力をＯＤＤフレーム期間中にのみ実行していたが、ＥＶＥＮフレーム期間中にのみ実行しても同様の効果が得られる。   In FIG. 12, the control signal of the source IC is operating even during the EVEN frame period, which is a period during which data rewriting to the data storage circuit (frame memory) 5 is not executed. During the frame period, all data including data may be LOW. In addition, in order to overdrive over a period of 3 frames or more, it is possible to increase the period during which data writing to the data storage circuit (frame memory) 5 and output to the liquid crystal panel 1 are not executed to 2 frames or 3 frames. It is. In the sixth embodiment, data rewriting to the data storage circuit (frame memory) 5 and output to the liquid crystal panel 1 are executed only during the ODD frame period. The effect is obtained.

これらのことから、本発明の実施形態６では、データ記憶回路（フレームメモリ）５へのデータの書き換えおよび液晶パネル１への出力をフレーム単位で実行しており、それらを実行しない期間を複数フレーム間に設けることによって、複数フレーム期間にわたるオーバードライブが可能となる。そうすることによって、メモリ容量を増やすことなく複数フレームの期間中オーバードライブをかけることができ、極低温時における使用も可能となる。また、このような処理をフレーム単位で実行することによって、液晶表示装置に表示された像が２重になることを防止している。   For these reasons, in the sixth embodiment of the present invention, data rewriting to the data storage circuit (frame memory) 5 and output to the liquid crystal panel 1 are executed in units of frames, and a period in which they are not executed is a plurality of frames. By providing them in between, overdrive over a plurality of frame periods becomes possible. By doing so, overdrive can be applied during a period of a plurality of frames without increasing the memory capacity, and use at extremely low temperatures is also possible. Further, by executing such processing in units of frames, it is possible to prevent the images displayed on the liquid crystal display device from being duplicated.

本発明の実施形態による液晶表示装置全体の回路のブロック図である。It is a block diagram of the circuit of the whole liquid crystal display device by embodiment of this invention. 本発明の実施形態による複数のフレームにわたってオーバードライブする液晶表示装置の駆動回路のブロック図である。1 is a block diagram of a driving circuit of a liquid crystal display device that overdrives over a plurality of frames according to an embodiment of the present invention. FIG. 従来のオーバードライブにおける制御信号のタイミングチャート（奇数ＯＤＤフレーム、偶数ＥＶＥＮフレーム）である。It is a timing chart (odd ODD frame, even EVEN frame) of the control signal in the conventional overdrive. 本発明の実施形態１における制御信号のタイミングチャート（ｎフレーム、ｎ+１フレーム）である。It is a timing chart (n frame, n + 1 frame) of the control signal in Embodiment 1 of the present invention. 本発明の実施形態１における制御信号のタイミングチャート（ｎ+２フレーム、ｎ+３フレーム）である。3 is a timing chart (n + 2 frame, n + 3 frame) of a control signal in Embodiment 1 of the present invention. 本発明の実施形態２における制御信号のタイミングチャート（ｎフレーム、ｎ+１フレーム）である。It is a timing chart (n frame, n + 1 frame) of the control signal in Embodiment 2 of the present invention. 本発明の実施形態２における制御信号のタイミングチャート（ｎ+２フレーム、ｎ+３フレーム）である。It is a timing chart (n + 2 frame, n + 3 frame) of the control signal in Embodiment 2 of the present invention. 本発明の実施形態４における制御信号のタイミングチャート（ｎフレーム、ｎ+１フレーム）である。It is a timing chart (n frame, n + 1 frame) of the control signal in Embodiment 4 of the present invention. 本発明の実施形態４における制御信号のタイミングチャート（ｎ+２フレーム、ｎ+３フレーム）である。It is a timing chart (n + 2 frame, n + 3 frame) of the control signal in Embodiment 4 of the present invention. 本発明の実施形態５における制御信号のタイミングチャート（ｎフレーム、ｎ+１フレーム）である。It is a timing chart (n frame, n + 1 frame) of the control signal in Embodiment 5 of the present invention. 本発明の実施形態５における制御信号のタイミングチャート（ｎ+２フレーム、ｎ+３フレーム）である。It is a timing chart (n + 2 frame, n + 3 frame) of the control signal in Embodiment 5 of the present invention. 本発明の実施形態６における制御信号のタイミングチャート（ＯＤＤフレーム、ＥＶＥＮフレーム）である。It is a timing chart (ODD frame, EVEN frame) of a control signal in Embodiment 6 of the present invention.

符号の説明Explanation of symbols

１ 液晶パネル、２ 液晶駆動回路（ゲートＤｒＩＣ群）、３ 液晶駆動回路（ソースＤｒＩＣ群）、４ タイミングコントローラ、５ データ記憶回路（フレームメモリ）、６ 温度検出回路、７ 入力データ、８ フレームデータメモリ制御信号タイミング調整回路、９ データ記憶回路（ラインメモリ）、１０ オーバードライブ計算回路、１１ オーバードライブ係数選択回路、１２ ドライバＩＣ制御信号タイミング調整回路。   1 liquid crystal panel, 2 liquid crystal drive circuit (gate DrIC group), 3 liquid crystal drive circuit (source DrIC group), 4 timing controller, 5 data storage circuit (frame memory), 6 temperature detection circuit, 7 input data, 8 frame data memory Control signal timing adjustment circuit, 9 data storage circuit (line memory), 10 overdrive calculation circuit, 11 overdrive coefficient selection circuit, 12 driver IC control signal timing adjustment circuit.

Claims (7)

液晶パネルの前画像のフレームデータを記憶するデータ記憶回路と、
前記データ記憶回路に記憶されているフレームデータと前記液晶パネルに表示する次画像の入力データとを比較し、前記液晶パネルに対してオーバードライブ出力するオーバードライブ計算回路と、
を備える液晶表示装置において、
前記オーバードライブ出力は、複数のフレーム期間にわたって行われることを特徴とする、液晶表示装置。 A data storage circuit for storing frame data of the previous image of the liquid crystal panel;
An overdrive calculation circuit that compares the frame data stored in the data storage circuit with the input data of the next image to be displayed on the liquid crystal panel and outputs an overdrive to the liquid crystal panel;
In a liquid crystal display device comprising:
The liquid crystal display device according to claim 1, wherein the overdrive output is performed over a plurality of frame periods. 前記オーバードライブ計算回路は、目標階調に達するために複数のフレーム期間にわたってオーバードライブする機能を有することを特徴とする、請求項１に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the overdrive calculation circuit has a function of overdriving over a plurality of frame periods in order to reach a target gradation. 前記フレームデータの奇数ラインおよび偶数ラインの各々に対応する前記データ記憶回路の領域に別のフレームのフレームデータを記憶させることによって、複数のフレーム期間にわたるオーバードライブが実行可能であることを特徴とする、請求項１または請求項２に記載の液晶表示装置。   By storing the frame data of another frame in the area of the data storage circuit corresponding to each of the odd and even lines of the frame data, overdrive over a plurality of frame periods can be performed. The liquid crystal display device according to claim 1 or 2. 前記フレームデータの奇数フレームまたは偶数フレームのいずれかを前記データ記憶回路に記憶させて複数のフレーム期間にわたって保持することによって、複数のフレーム期間にわたるオーバードライブが実行可能であることを特徴とする、請求項１または請求項２に記載の液晶表示装置。   The overdrive over a plurality of frame periods can be performed by storing either odd frames or even frames of the frame data in the data storage circuit and holding them over a plurality of frame periods. Item 3. A liquid crystal display device according to item 1 or 2. 前記液晶パネル付近に配置して前記液晶パネル周辺の温度を検出する温度検出回路と、 前記温度検出回路から受信した信号に基づいてオーバードライブ係数を切り替えるオーバードライブ係数選択回路と、
をさらに備えることを特徴とする、請求項１ないし請求項４のいずれか一つに記載の液晶表示装置。 A temperature detection circuit that is arranged near the liquid crystal panel and detects a temperature around the liquid crystal panel; an overdrive coefficient selection circuit that switches an overdrive coefficient based on a signal received from the temperature detection circuit;
The liquid crystal display device according to claim 1, further comprising: 前記データ記憶回路は、複数フレームに対し１フレーム容量分備えられることを特徴とする、請求項１に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the data storage circuit includes one frame capacity for a plurality of frames. 前記データ記憶回路は、複数フレームに対し複数フレーム容量分備えられることを特徴とする、請求項１に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the data storage circuit includes a plurality of frame capacities for a plurality of frames.
JP2007025030A 2006-11-29 2007-02-05 Liquid crystal display device Pending JP2008158472A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007025030A JP2008158472A (en) 2006-11-29 2007-02-05 Liquid crystal display device
TW096138223A TW200823856A (en) 2006-11-29 2007-10-12 Liquid crystal display device
US11/873,906 US20080122769A1 (en) 2006-11-29 2007-10-17 Liquid crystal display device
KR1020070121890A KR100912624B1 (en) 2006-11-29 2007-11-28 Liquid Crystal Display Device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006321099 2006-11-29
JP2007025030A JP2008158472A (en) 2006-11-29 2007-02-05 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2008158472A true JP2008158472A (en) 2008-07-10

Family

ID=39487347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007025030A Pending JP2008158472A (en) 2006-11-29 2007-02-05 Liquid crystal display device

Country Status (4)

Country Link
JP (1) JP2008158472A (en)
KR (1) KR100912624B1 (en)
CN (1) CN101192395A (en)
TW (1) TW200823856A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010239474A (en) * 2009-03-31 2010-10-21 Sony Corp Display device and display method
JP2015021980A (en) * 2013-07-16 2015-02-02 日産自動車株式会社 Liquid crystal display device for vehicle and liquid crystal display method
CN106710551A (en) * 2016-12-30 2017-05-24 广东欧珀移动通信有限公司 Method and device for controlling display screen driving voltage as well as terminal equipment

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924950B (en) * 2009-06-17 2012-08-29 普诚科技股份有限公司 Data compression method for intelligent accelerating image display and device
CN109448662A (en) * 2019-01-11 2019-03-08 京东方科技集团股份有限公司 Display control method and device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133159A (en) * 2002-10-10 2004-04-30 Sanyo Electric Co Ltd Liquid crystal panel driving device
KR100575234B1 (en) * 2003-11-10 2006-05-02 엘지.필립스 엘시디 주식회사 Driving apparatus of liquid crystal display and driving method thereof
JP2006267653A (en) * 2005-03-24 2006-10-05 Optrex Corp Driving device for liquid crystal

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010239474A (en) * 2009-03-31 2010-10-21 Sony Corp Display device and display method
US9066094B2 (en) 2009-03-31 2015-06-23 Sony Corporation Display device and display method
JP2015021980A (en) * 2013-07-16 2015-02-02 日産自動車株式会社 Liquid crystal display device for vehicle and liquid crystal display method
CN106710551A (en) * 2016-12-30 2017-05-24 广东欧珀移动通信有限公司 Method and device for controlling display screen driving voltage as well as terminal equipment

Also Published As

Publication number Publication date
KR100912624B1 (en) 2009-08-17
TW200823856A (en) 2008-06-01
KR20080048953A (en) 2008-06-03
CN101192395A (en) 2008-06-04

Similar Documents

Publication Publication Date Title
US8384639B2 (en) Liquid crystal display device and method for emphasizing temporal signal change on a video signal based on at least a polarity for the video signal
US7095396B2 (en) Liquid crystal display device using OCB cell and driving method thereof
WO2014002607A1 (en) Display device driving method, display device, and liquid crystal display device
US8274461B2 (en) Apparatus and method for driving liquid crystal display
RU2446485C2 (en) Liquid crystal display and methods of controlling said display
KR101324361B1 (en) Liquid Crystal Display
US20080297500A1 (en) Display device and method of driving the same
JP2009009089A (en) Liquid crystal display and driving method thereof
JP2002108288A (en) Liquid crystal driving method, liquid crystal driving device and liquid crystal display device
WO2014046060A1 (en) Display panel drive apparatus and display device
JP2008158472A (en) Liquid crystal display device
US20080122769A1 (en) Liquid crystal display device
JP2009069562A (en) Liquid crystal display device
JP5759613B2 (en) Display device and driving method thereof
JP2006048074A (en) Liquid crystal display device
KR100965591B1 (en) Method and apparatus for driving liquid crystal display device
KR20070046549A (en) Circuit for modulating scan pulse, liquid crystal display using it and method for driving the same
JP2005227543A (en) Organic el display device
JP4419439B2 (en) Liquid crystal display
JP4570103B2 (en) Liquid crystal display
KR101264694B1 (en) LCD and drive method thereof
JP2004226594A (en) Liquid crystal display device
JP2008102219A (en) Video display device
JP3773206B2 (en) Liquid crystal display device, driving method thereof, and scanning line driving circuit
JP2006171041A (en) Display apparatus, and driving circuit/driving method for same