JP2008154043A - Bias circuit, active element circuit, and power amplifier - Google Patents

Bias circuit, active element circuit, and power amplifier Download PDF

Info

Publication number
JP2008154043A
JP2008154043A JP2006341118A JP2006341118A JP2008154043A JP 2008154043 A JP2008154043 A JP 2008154043A JP 2006341118 A JP2006341118 A JP 2006341118A JP 2006341118 A JP2006341118 A JP 2006341118A JP 2008154043 A JP2008154043 A JP 2008154043A
Authority
JP
Japan
Prior art keywords
electrode
voltage
bias
transistor
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006341118A
Other languages
Japanese (ja)
Inventor
Toru Oka
徹 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006341118A priority Critical patent/JP2008154043A/en
Publication of JP2008154043A publication Critical patent/JP2008154043A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a bias circuit capable of reducing increase or decrease of bias current flowing through an active element due to rising or dropping of environmental temperature, to provide an active circuit element using the bias circuit, and to provide a power amplifier using the active circuit element. <P>SOLUTION: A voltage supply circuit C1 varies drive voltage VC according to ambient temperature TMP within a predetermined voltage range where current flowing in a transistor 1 varies according to the drive voltage VC. Specifically, the voltage supply circuit C1 operates the transistor 1 in a saturated region. In the saturated region, voltage VE in an emitter terminal T2 is sharply varied according to the drive voltage VC. As a result, variation of the bias current flowing in the active element when the environmental temperature varies is reduced. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明はバイアス回路、および、能動素子回路、および、電力増幅器に関し、特に、バイアス回路の温度補償機能に関する。   The present invention relates to a bias circuit, an active element circuit, and a power amplifier, and more particularly to a temperature compensation function of the bias circuit.

バイポーラトランジスタや電界効果トランジスタ、ダイオードなどの半導体能動素子は集積回路や光デバイスなどの電子回路部品として広く用いられている。これらの半導体能動素子は温度によって禁制帯幅が変化するため、電源電圧を一定にして動作させた場合には動作時の電流が環境温度によって変化する。   Semiconductor active elements such as bipolar transistors, field effect transistors, and diodes are widely used as electronic circuit components such as integrated circuits and optical devices. Since these semiconductor active elements change the forbidden band according to the temperature, when operating with the power supply voltage kept constant, the current during operation changes depending on the environmental temperature.

一般的に半導体能動素子を用いた回路では、使用する環境温度がある程度変化した場合にも所望の特性を満たすことが要求される。このため、一般的に半導体能動素子のバイアス回路は、環境温度の変化に伴う半導体能動素子の動作時の電流の変化を小さくする機能、すなわち温度補償機能を有する。   In general, a circuit using a semiconductor active element is required to satisfy desired characteristics even when the ambient temperature used changes to some extent. For this reason, in general, a bias circuit of a semiconductor active element has a function of reducing a change in current during operation of the semiconductor active element accompanying a change in environmental temperature, that is, a temperature compensation function.

図１７は、温度補償機能を有する従来のバイアス回路の主要部分の構成を示す概略図である。   FIG. 17 is a schematic diagram showing a configuration of a main part of a conventional bias circuit having a temperature compensation function.

図１７を参照して、バイアス回路１５０は、トランジスタ１０１〜１０３と、図示しない能動素子に接続されて、その能動素子にバイアスを供給するためのバイアス端子１０４と、抵抗１０５〜１０７と、バイアス回路に電圧を供給するための電圧供給端子１１１とを含む。   Referring to FIG. 17, a bias circuit 150 is connected to transistors 101 to 103, an active element (not shown), a bias terminal 104 for supplying a bias to the active element, resistors 105 to 107, and a bias circuit. And a voltage supply terminal 111 for supplying a voltage to the power supply.

バイアス回路１５０において、トランジスタ１０１〜１０３はＮＰＮトランジスタである。トランジスタ１０１のエミッタはバイアス端子１０４と接続される。トランジスタ１０１のベースは、トランジスタ１０２のベースおよびトランジスタ１０３のコレクタと相互に接続される。トランジスタ１０１のベースは、さらに、抵抗１０５を介して電圧供給端子１１１に接続される。なお電圧供給端子１１１には、トランジスタ１０１のコレクタおよび１０２のコレクタも接続される。トランジスタ１０２のエミッタはトランジスタ１０３のベースに接続される。トランジスタ１０２のエミッタとトランジスタ１０３のベースとが接続されるノードと接地ノードとの間には抵抗１０６が接続される。トランジスタ１０３のエミッタは接地される。   In the bias circuit 150, the transistors 101 to 103 are NPN transistors. The emitter of the transistor 101 is connected to the bias terminal 104. The base of the transistor 101 is connected to the base of the transistor 102 and the collector of the transistor 103. The base of the transistor 101 is further connected to the voltage supply terminal 111 via the resistor 105. Note that the collector of the transistor 101 and the collector of the transistor 102 are also connected to the voltage supply terminal 111. The emitter of the transistor 102 is connected to the base of the transistor 103. A resistor 106 is connected between a node to which the emitter of the transistor 102 and the base of the transistor 103 are connected and a ground node. The emitter of the transistor 103 is grounded.

上記したバイアス回路１５０の動作の概略を以下に説明する。環境温度が上昇した場合には半導体能動素子の禁制帯幅が狭くなる等の理由により、半導体能動素子に一定の電圧が印加されているとその能動素子を流れるバイアス電流は増加しようとする。バイアス回路１５０では、トランジスタ１０２に流れるコレクタ電流ＩＡ１およびエミッタ電流ＩＡ２が増加するので、抵抗１０６での電位降下が増加する。これによりトランジスタ１０３のベース−エミッタ間電圧ＶＢＥが増加する。   An outline of the operation of the bias circuit 150 will be described below. When the environmental temperature rises, the bias current flowing through the active element tends to increase when a constant voltage is applied to the semiconductor active element due to a narrow band gap of the semiconductor active element. In the bias circuit 150, the collector current IA1 and the emitter current IA2 flowing through the transistor 102 increase, so the potential drop at the resistor 106 increases. As a result, the base-emitter voltage VBE of the transistor 103 increases.

その結果、抵抗１０５に流れる電流ＩＢが増加して抵抗１０５における電位降下が大きくなる。これによりトランジスタ１０２のベース−エミッタ間電圧ＶＢＥ２が低下して、コレクタ電流ＩＡ１およびエミッタ電流ＩＡ２が低下する、というフィードバックが発生する。その結果、抵抗１０５における電位降下がある程度大きくなったところで、コレクタ電流ＩＡ１およびエミッタ電流ＩＡ２は安定する。   As a result, the current IB flowing through the resistor 105 increases and the potential drop at the resistor 105 increases. As a result, feedback occurs that the base-emitter voltage VBE2 of the transistor 102 decreases and the collector current IA1 and the emitter current IA2 decrease. As a result, the collector current IA1 and the emitter current IA2 are stabilized when the potential drop in the resistor 105 increases to some extent.

このとき、抵抗１０５における電位降下の影響によってトランジスタ１０１のベース端子における電圧も低下するため、バイアス端子１０４におけるバイアス電圧ＶＢＩＡＳが低下する。すなわち、バイアス端子１０４に接続される能動素子（図１７には示さず）に印加されるバイアス電圧が低下する。以上のことから、環境温度の上昇に伴う能動素子を流れるバイアス電流の増加が抑制される。   At this time, the voltage at the base terminal of the transistor 101 also decreases due to the potential drop in the resistor 105, so that the bias voltage VBIAS at the bias terminal 104 decreases. That is, the bias voltage applied to the active element (not shown in FIG. 17) connected to the bias terminal 104 is lowered. From the above, an increase in bias current flowing through the active element due to an increase in environmental temperature is suppressed.

一方、環境温度が低下した場合には、上記と逆の作用によって、環境温度の低下に伴う能動素子を流れるバイアス電流の低下が抑制される。   On the other hand, when the environmental temperature is lowered, a decrease in the bias current flowing through the active element due to the lowering of the environmental temperature is suppressed by the reverse action.

このような環境温度の変化に伴う能動素子を流れるバイアス電流の変化を抑制することができる手法が、たとえば特許第３５３２８３４号明細書（特許文献１）に開示されている。
特許第３５３２８３４号明細書 For example, Japanese Patent No. 3532834 (Patent Document 1) discloses a technique capable of suppressing the change in the bias current flowing through the active element due to the change in the environmental temperature.
Japanese Patent No. 3532834

無線ＬＡＮシステムや携帯電話に代表される今日の無線通信システムでは、ＯＦＤＭ（Orthogonal Frequency Division Multiplex；直交周波数分割多重）やＱＰＳＫ（Quadrature Phase Shift Keying；直交位相変調）などのディジタル変復調方式が主流となっている。これらのディジタル変復調方式では、信号の振幅および位相の両方を利用して情報が搬送されるため、電力増幅器に対しては入力信号を線形増幅することが要求される。   In today's wireless communication systems represented by wireless LAN systems and mobile phones, digital modulation / demodulation methods such as OFDM (Orthogonal Frequency Division Multiplex) and QPSK (Quadrature Phase Shift Keying) have become mainstream. ing. In these digital modulation / demodulation systems, information is conveyed using both the amplitude and phase of the signal, and therefore, the power amplifier is required to linearly amplify the input signal.

電力増幅器の線形性は増幅素子として用いられるトランジスタを流れるバイアス電流に応じて変化する。よって、上記の電力増幅器では増幅器の線形性を劣化させないために、環境温度の変化に伴う能動素子を流れるバイアス電流の変化を抑制することが特に要求されている。   The linearity of the power amplifier changes according to the bias current flowing through the transistor used as the amplifying element. Therefore, in the above power amplifier, in order not to deteriorate the linearity of the amplifier, it is particularly required to suppress the change in the bias current flowing through the active element due to the change in the environmental temperature.

しかしながら、発明者が図１７に示すバイアス回路１５０を含む電力増幅器の動作を回路シミュレータを用いて検証したところ、環境温度の変化に伴う増幅素子を流れるバイアス電流の変化が十分抑制できないために電力増幅器の線形性が大きく劣化するという結果が得られた。この結果は、従来のバイアス回路では広い温度範囲にわたり歪の小さい電力増幅器を実現することが困難であることを意味する。   However, when the inventor has verified the operation of the power amplifier including the bias circuit 150 shown in FIG. 17 using a circuit simulator, the change in the bias current flowing through the amplifying element due to the change in the environmental temperature cannot be sufficiently suppressed. The results showed that the linearity of This result means that it is difficult to realize a power amplifier with low distortion over a wide temperature range with a conventional bias circuit.

本発明は、上記問題点に鑑みてなされたものであり、その目的は、環境温度の上昇もしくは低下による能動素子を流れるバイアス電流の増加もしくは低下をより小さくすることのできるバイアス回路を提供することである。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a bias circuit that can further reduce an increase or decrease in bias current flowing through an active element due to an increase or decrease in environmental temperature. It is.

本発明の他の目的は、環境温度が変化しても能動素子を流れるバイアス電流の変化を小さくすることができるバイアス回路を提供することである。   Another object of the present invention is to provide a bias circuit capable of reducing a change in a bias current flowing through an active element even when an environmental temperature changes.

本発明のさらに他の目的は、使用する環境温度が変化した場合における線形性の劣化の小さい増幅器を提供することである。   Still another object of the present invention is to provide an amplifier with little degradation of linearity when the ambient temperature used changes.

本発明は要約すれば、バイアス回路であって、第１のトランジスタと、電圧制御回路とを備える。第１のトランジスタは、駆動電圧を受ける第１の電極と、バイアス電圧を出力する第２の電極と、制御電圧を受ける第１の制御電極とを有する。電圧制御回路は、駆動電圧と制御電圧とを出力して、第１のトランジスタを動作させる。電圧制御回路は、第１のトランジスタの周囲温度に応じて駆動電圧を変化させる。   In summary, the present invention is a bias circuit including a first transistor and a voltage control circuit. The first transistor has a first electrode that receives a drive voltage, a second electrode that outputs a bias voltage, and a first control electrode that receives a control voltage. The voltage control circuit outputs a drive voltage and a control voltage to operate the first transistor. The voltage control circuit changes the drive voltage according to the ambient temperature of the first transistor.

好ましくは、電圧制御回路は、駆動電圧に応じて第１のトランジスタに流れる電流が変化する所定の電圧範囲内で、駆動電圧を変化させる。   Preferably, the voltage control circuit changes the drive voltage within a predetermined voltage range in which a current flowing through the first transistor changes according to the drive voltage.

より好ましくは、電圧制御回路は、第１の電極に結合される第３の電極と、第１の制御電極に結合される第２の制御電極と、第４の電極とを有する第２のトランジスタと、第１の電極に結合される第５の電極と、第４の電極に結合される第３の制御電極と、接地ノードに結合される第６の電極とを有する第３のトランジスタと、一方端が第１の制御電極に結合され、他方端が第１の電圧供給端子に結合される第１の抵抗と、一方端が第１の電極に結合され、他方端が第２の電圧供給端子に結合される第２の抵抗と、一方端が第４の電極に結合され、他方端が接地ノードに結合される第３の抵抗とを含む。   More preferably, the voltage control circuit is a second transistor having a third electrode coupled to the first electrode, a second control electrode coupled to the first control electrode, and a fourth electrode. A third transistor having a fifth electrode coupled to the first electrode, a third control electrode coupled to the fourth electrode, and a sixth electrode coupled to the ground node; One end coupled to the first control electrode, the other end coupled to the first voltage supply terminal, one end coupled to the first electrode, and the other end coupled to the second voltage supply A second resistor coupled to the terminal; and a third resistor having one end coupled to the fourth electrode and the other end coupled to the ground node.

さらに好ましくは、第１および第２の電圧供給端子は、互いに結合される。
より好ましくは、電圧制御回路は、第１の電圧供給端子に結合される第３の電極と、第１の制御電極に結合される第２の制御電極と、第４の電極とを有する第２のトランジスタと、第１の電極に結合される第５の電極と、第４の電極に結合される第３の制御電極と、接地ノードに結合される第６の電極とを有する第３のトランジスタと、一方端が第１の制御電極に結合され、他方端が第２の電圧供給端子に結合される第１の抵抗と、一方端が第１の電極に結合され、他方端が第３の電圧供給端子に結合される第２の抵抗と、一方端が第４の電極に結合され、他方端が接地ノードに結合される第３の抵抗とを含む。 More preferably, the first and second voltage supply terminals are coupled to each other.
More preferably, the voltage control circuit includes a third electrode coupled to the first voltage supply terminal, a second control electrode coupled to the first control electrode, and a second electrode having a fourth electrode. A third transistor having a fifth electrode coupled to the first electrode, a third control electrode coupled to the fourth electrode, and a sixth electrode coupled to the ground node One end coupled to the first control electrode, the other end coupled to the second voltage supply terminal, one end coupled to the first electrode, and the other end to the third A second resistor coupled to the voltage supply terminal; and a third resistor having one end coupled to the fourth electrode and the other end coupled to the ground node.

さらに好ましくは、第１から第３の電圧供給端子のうち少なくとも２つは、互いに結合される。   More preferably, at least two of the first to third voltage supply terminals are coupled to each other.

本発明の他の局面に従うと、バイアス回路であって、第１の電極と、第２の電極と、第１の制御電極とを有する第１のトランジスタと、第１の電極に結合される第３の電極と、第１の制御電極に結合される第２の制御電極と、第４の電極とを有する第２のトランジスタと、第１の電極に結合される第５の電極と、第４の電極に結合される第３の制御電極と、接地ノードに結合される第６の電極とを有する第３のトランジスタと、一方端が第１の制御電極に結合され、他方端が第１の電圧供給端子に結合される第１の抵抗と、一方端が第１の電極に結合され、他方端が第２の電圧供給端子に結合される第２の抵抗と、一方端が第４の電極に結合され、他方端が接地ノードに結合される第３の抵抗とを備える。   According to another aspect of the present invention, a bias circuit, a first transistor having a first electrode, a second electrode, and a first control electrode, and a first transistor coupled to the first electrode. A second transistor having a third electrode, a second control electrode coupled to the first control electrode, and a fourth electrode; a fifth electrode coupled to the first electrode; A third transistor having a third control electrode coupled to the first electrode and a sixth electrode coupled to the ground node, one end coupled to the first control electrode, and the other end to the first A first resistor coupled to the voltage supply terminal, one end coupled to the first electrode, a second resistor coupled to the second voltage supply terminal, and one end coupled to the fourth electrode And a third resistor having the other end coupled to the ground node.

好ましくは、第１および第２の電圧供給端子は、互いに結合される。
本発明のさらに他の局面に従うと、バイアス回路であって、第１の電極と、第２の電極と、第１の制御電極とを有する第１のトランジスタと、第１の電圧供給端子に結合される第３の電極と、第１の制御電極に結合される第２の制御電極と、第４の電極とを有する第２のトランジスタと、第１の電極に結合される第５の電極と、第４の電極に結合される第３の制御電極と、接地ノードに結合される第６の電極とを有する第３のトランジスタと、一方端が第１の制御電極に結合され、他方端が第２の電圧供給端子に結合される第１の抵抗と、一方端が第１の電極に結合され、他方端が第３の電圧供給端子に結合される第２の抵抗と、一方端が第４の電極に結合され、他方端が接地ノードに結合される第３の抵抗とを備える。 Preferably, the first and second voltage supply terminals are coupled to each other.
According to yet another aspect of the invention, a bias circuit is coupled to a first transistor having a first electrode, a second electrode, and a first control electrode, and a first voltage supply terminal. A second transistor having a third electrode coupled to the first control electrode, a second control electrode coupled to the first control electrode, and a fourth electrode; a fifth electrode coupled to the first electrode; , A third transistor having a third control electrode coupled to the fourth electrode and a sixth electrode coupled to the ground node, one end coupled to the first control electrode, and the other end A first resistor coupled to the second voltage supply terminal; one end coupled to the first electrode; a second resistor coupled to the third voltage supply terminal; and one end coupled to the first voltage supply terminal And a third resistor coupled to the ground node at the other end.

好ましくは、第１から第３の電圧供給端子のうち少なくとも２つは、互いに結合される。   Preferably, at least two of the first to third voltage supply terminals are coupled to each other.

本発明のさらに他の局面に従うと、能動素子回路であって、上述のいずれかに記載のバイアス回路と、バイアス回路から供給されるバイアス電圧に応じて動作する能動素子とを備える。   According to still another aspect of the present invention, the active element circuit includes any one of the bias circuits described above and an active element that operates according to a bias voltage supplied from the bias circuit.

本発明のさらに他の局面に従うと、電力増幅器であって、上述した能動素子回路を備える。   According to still another aspect of the present invention, a power amplifier includes the active element circuit described above.

本発明によれば、環境温度が変化しても能動素子を流れるバイアス電流の変化を小さくすることができるバイアス回路、およびそのバイアス回路を備える能動素子回路を実現できる。   ADVANTAGE OF THE INVENTION According to this invention, even if environmental temperature changes, the bias circuit which can make the change of the bias current which flows through an active element small, and an active element circuit provided with the bias circuit are realizable.

また本発明によれば、電力増幅器に上記能動素子回路を備えることで環境温度の変化に伴う増幅素子を流れるバイアス電流の変化をより抑制することができるので、温度変化による線形性の劣化を抑制した電力増幅器を実現することができる。   Further, according to the present invention, since the power amplifier includes the active element circuit, it is possible to further suppress the change in the bias current flowing through the amplifying element due to the change in the environmental temperature, thereby suppressing the deterioration of the linearity due to the temperature change. A power amplifier can be realized.

以下において本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰り返さない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.

［実施の形態１］
図１は、本発明の実施の形態のバイアス回路の構成を概念的に示す図である。 [Embodiment 1]
FIG. 1 is a diagram conceptually showing the configuration of the bias circuit according to the embodiment of the present invention.

図１を参照して、バイアス回路５０は、トランジスタ１と、電圧制御回路Ｃ１とを含む。   Referring to FIG. 1, bias circuit 50 includes a transistor 1 and a voltage control circuit C1.

トランジスタ１は、コレクタ端子Ｔ１と、エミッタ端子Ｔ２と、ベース端子Ｔ３とを有するＮＰＮトランジスタである。   The transistor 1 is an NPN transistor having a collector terminal T1, an emitter terminal T2, and a base terminal T3.

電圧制御回路Ｃ１は、トランジスタ１のコレクタ端子Ｔ１に駆動電圧ＶＣを印加するとともに、トランジスタ１のベース端子Ｔ３に制御電圧ＶＢを印加する。これによりトランジスタ１は動作する。なお、トランジスタ１のエミッタ端子Ｔ２はバイアス回路５０における出力端子に相当し、エミッタ端子Ｔ２における電圧ＶＥはバイアス回路５０から出力されるバイアス電圧に相当する。   The voltage control circuit C1 applies a drive voltage VC to the collector terminal T1 of the transistor 1 and applies a control voltage VB to the base terminal T3 of the transistor 1. Thereby, the transistor 1 operates. The emitter terminal T2 of the transistor 1 corresponds to the output terminal in the bias circuit 50, and the voltage VE at the emitter terminal T2 corresponds to the bias voltage output from the bias circuit 50.

電圧制御回路Ｃ１は、トランジスタ１の周囲温度に応じて駆動電圧ＶＣを変化させる。これによりバイアス回路５０から出力されるバイアス電圧を変化させることができる。電圧制御回路Ｃ１は周囲温度ＴＭＰが高くなるにつれて駆動電圧ＶＣを小さくして、電圧ＶＥを低くする。一方、電圧制御回路Ｃ１は周囲温度ＴＭＰが低くなるにつれて駆動電圧ＶＣを大きくして電圧ＶＥを高くする。これにより、環境温度が変化しても能動素子を流れるバイアス電流の変化を小さくすることができる。   The voltage control circuit C1 changes the drive voltage VC according to the ambient temperature of the transistor 1. Thereby, the bias voltage output from the bias circuit 50 can be changed. The voltage control circuit C1 decreases the drive voltage VC and decreases the voltage VE as the ambient temperature TMP increases. On the other hand, the voltage control circuit C1 increases the drive voltage VC and increases the voltage VE as the ambient temperature TMP decreases. Thereby, even if environmental temperature changes, the change of the bias current which flows through an active element can be made small.

より詳細に説明すると、電圧制御回路Ｃ１は、駆動電圧ＶＣに応じてトランジスタ１に流れる電流が変化する所定の電圧範囲内で駆動電圧ＶＣを変化させる。具体的には、電圧制御回路Ｃ１は、トランジスタ１を飽和領域で動作させ、かつ、周囲温度ＴＭＰに応じて駆動電圧ＶＣを変化させる。飽和領域では、駆動電圧ＶＣに応じてエミッタ端子Ｔ２における電圧ＶＥを大きく変化させることができる。その結果、環境温度が変化したときの能動素子を流れるバイアス電流の変化を小さくすることができる。   More specifically, the voltage control circuit C1 changes the drive voltage VC within a predetermined voltage range in which the current flowing through the transistor 1 changes according to the drive voltage VC. Specifically, the voltage control circuit C1 operates the transistor 1 in a saturation region and changes the drive voltage VC according to the ambient temperature TMP. In the saturation region, the voltage VE at the emitter terminal T2 can be greatly changed according to the drive voltage VC. As a result, it is possible to reduce the change in the bias current flowing through the active element when the environmental temperature changes.

また電圧制御回路Ｃ１およびトランジスタ１は、単体の回路素子を組み合わせて構成されてもよいし、半導体チップに集積化されていてもよい。   The voltage control circuit C1 and the transistor 1 may be configured by combining single circuit elements, or may be integrated on a semiconductor chip.

図２は、本発明の実施の形態１によるバイアス回路５０の構成を示す図である。
図２（ａ）は、本発明の実施の形態１によるバイアス回路５０の第１の構成を示す図である。 FIG. 2 is a diagram showing a configuration of the bias circuit 50 according to the first embodiment of the present invention.
FIG. 2A is a diagram showing a first configuration of the bias circuit 50 according to the first embodiment of the present invention.

図２（ｂ）は、本発明の実施の形態１によるバイアス回路５０の第２の構成を示す図である。   FIG. 2B is a diagram showing a second configuration of the bias circuit 50 according to the first embodiment of the present invention.

図２（ａ）を参照して、バイアス回路５０は、トランジスタ１と、電圧制御回路Ｃ１と、出力回路Ｃ２とを含む。   Referring to FIG. 2A, the bias circuit 50 includes a transistor 1, a voltage control circuit C1, and an output circuit C2.

電圧制御回路Ｃ１は、トランジスタ２，３と、抵抗５，６，９と、バイアス回路５０に電圧を供給するための電圧供給端子１１とを含む。出力回路Ｃ２は、図示しない能動素子に接続されてその能動素子にバイアスを供給するためのバイアス端子４と、抵抗７，８とを含む。   The voltage control circuit C 1 includes transistors 2 and 3, resistors 5, 6 and 9, and a voltage supply terminal 11 for supplying a voltage to the bias circuit 50. The output circuit C2 includes a bias terminal 4 connected to an active element (not shown) for supplying a bias to the active element, and resistors 7 and 8.

図２（ａ）に示すバイアス回路５０において、トランジスタ１〜３の各々はＮＰＮトランジスタである。トランジスタ１のエミッタは抵抗８および抵抗７を介して接地ノードと接続される。抵抗８と抵抗７とが接続されるノードには、バイアス端子４が接続される。バイアス端子４はバイアスの制御を必要とする能動素子に接続される。   In the bias circuit 50 shown in FIG. 2A, each of the transistors 1 to 3 is an NPN transistor. The emitter of transistor 1 is connected to the ground node via resistors 8 and 7. A bias terminal 4 is connected to a node to which the resistor 8 and the resistor 7 are connected. The bias terminal 4 is connected to an active element that requires bias control.

バイアス端子４に発生するバイアス電圧は抵抗８および抵抗７の値によって規定される。バイアス端子４に発生するバイアス電圧の値によっては抵抗８を必要としない場合もある。よって、出力回路Ｃ２はバイアス回路５０に設けられていなくてもよい。   The bias voltage generated at the bias terminal 4 is defined by the values of the resistors 8 and 7. Depending on the value of the bias voltage generated at the bias terminal 4, the resistor 8 may not be required. Therefore, the output circuit C2 may not be provided in the bias circuit 50.

トランジスタ１のベースはトランジスタ２のベースに接続される。トランジスタ２のベースは抵抗５を介して電圧供給端子１１に接続される。   The base of transistor 1 is connected to the base of transistor 2. The base of the transistor 2 is connected to the voltage supply terminal 11 via the resistor 5.

トランジスタ１のコレクタは、トランジスタ２のコレクタに接続されるとともに、トランジスタ３のコレクタに接続される。トランジスタ１のコレクタ、トランジスタ２のコレクタ、およびトランジスタ３のコレクタはいずれも抵抗９を介して電圧供給端子１１に接続される。トランジスタ２のエミッタはトランジスタ３のベースに接続される。トランジスタ２のエミッタとトランジスタ３のベースとが接続されるノードと接地ノードとの間には抵抗６が接続される。トランジスタ３のエミッタは接地される。   The collector of the transistor 1 is connected to the collector of the transistor 2 and to the collector of the transistor 3. The collector of the transistor 1, the collector of the transistor 2, and the collector of the transistor 3 are all connected to the voltage supply terminal 11 via the resistor 9. The emitter of transistor 2 is connected to the base of transistor 3. A resistor 6 is connected between the node to which the emitter of the transistor 2 and the base of the transistor 3 are connected and the ground node. The emitter of transistor 3 is grounded.

ここで、図２（ａ）に示す構成では、抵抗９を介してトランジスタ１，３のコレクタに電圧を供給する電圧供給端子は共通となっている。しかし、図２（ｂ）に示すように、バイアス回路５０において、抵抗５の一方端に結合される電圧供給端子１１と、抵抗９の他方端に結合される電圧供給端子１１Ａとが別々に設けられてもよい。しかしながら図２（ａ）に示すように、電圧供給端子を共通化する（別の言い方をすれば抵抗５の一方端に結合される電圧供給端子と抵抗９の一方端に結合される電圧供給端子とを結合する）ことで、バイアス回路用電圧源を複数設ける必要がなくなり、システムの小型化や低コスト化が実現できる点で好ましい。   Here, in the configuration shown in FIG. 2A, the voltage supply terminals for supplying a voltage to the collectors of the transistors 1 and 3 through the resistor 9 are common. However, as shown in FIG. 2B, in the bias circuit 50, a voltage supply terminal 11 coupled to one end of the resistor 5 and a voltage supply terminal 11A coupled to the other end of the resistor 9 are provided separately. May be. However, as shown in FIG. 2A, the voltage supply terminals are shared (in other words, the voltage supply terminal coupled to one end of the resistor 5 and the voltage supply terminal coupled to one end of the resistor 9). 2), it is not necessary to provide a plurality of bias circuit voltage sources, which is preferable in that the system can be reduced in size and cost.

なお、本実施の形態において、トランジスタ１〜３は、たとえばＩｎＧａＰ／ＧａＡｓなどのＧａＡｓ系ヘテロ接合バイポーラトランジスタ（ＨＢＴ）である。   In the present embodiment, transistors 1 to 3 are GaAs heterojunction bipolar transistors (HBT) such as InGaP / GaAs.

ここで本実施の形態ではトランジスタ１，２の動作領域が飽和領域となるように、トランジスタ１，２にバイアスが印加されている。   Here, in the present embodiment, a bias is applied to the transistors 1 and 2 so that the operation region of the transistors 1 and 2 becomes a saturation region.

図３は、ＮＰＮトランジスタの飽和領域を説明する一般的な図である。
図３を参照して、複数の曲線は、ベース電流を変化させたときの、コレクタ−エミッタ間電圧ＶＣＥに対するコレクタ電流ＩＣの関係を示す。図３のグラフにおいてコレクタ−エミッタ間電圧ＶＣＥによらずコレクタ電流ＩＣがほぼ一定となる領域が活性領域であり、コレクタ−エミッタ間電圧ＶＣＥに応じてコレクタ電流ＩＣが変化する領域が飽和領域である。なお、図中の破線は飽和領域と活性領域とを分かりやすく示すための境界線であり、飽和領域と活性領域とを厳密に分ける線ではない。 FIG. 3 is a general diagram for explaining the saturation region of the NPN transistor.
Referring to FIG. 3, a plurality of curves show the relationship of collector current IC to collector-emitter voltage VCE when the base current is changed. In the graph of FIG. 3, the region where the collector current IC is substantially constant regardless of the collector-emitter voltage VCE is the active region, and the region where the collector current IC changes according to the collector-emitter voltage VCE is the saturation region. . The broken line in the figure is a boundary line for clearly showing the saturated region and the active region, and is not a line that strictly separates the saturated region and the active region.

トランジスタなどの能動素子に一定の電圧が印加されている状態で環境温度が上昇した場合、能動素子を流れるバイアス電流は増加しようとする。本発明の実施の形態１によるバイアス回路５０では、以下に記すようにその増加が抑制される。   When the environmental temperature rises with a constant voltage applied to an active element such as a transistor, the bias current flowing through the active element tends to increase. In the bias circuit 50 according to the first embodiment of the present invention, the increase is suppressed as described below.

図４は、図２（ａ）に示すバイアス回路５０の動作を概略的に説明する図である。
図４を参照して、環境温度の上昇によりトランジスタ２から流れ出る電流Ｉ２（エミッタ電流）が増加すると抵抗６での電位降下が大きくなる。これによりトランジスタ３のベース−エミッタ間電圧（電圧Ｖ３）が増加する。その結果、トランジスタ３に流れる電流Ｉ５が増加するので、抵抗９に流れる電流Ｉ１が増加する。 FIG. 4 is a diagram schematically illustrating the operation of the bias circuit 50 shown in FIG.
Referring to FIG. 4, when current I2 (emitter current) flowing out of transistor 2 increases due to an increase in environmental temperature, the potential drop at resistor 6 increases. As a result, the base-emitter voltage (voltage V3) of the transistor 3 increases. As a result, since the current I5 flowing through the transistor 3 increases, the current I1 flowing through the resistor 9 increases.

抵抗９に流れる電流Ｉ１が増加すると、抵抗９における電位降下が大きくなる。このためトランジスタ１のコレクタ−エミッタ間電圧（電圧Ｖ１）およびトランジスタ２のコレクタ−エミッタ間電圧（電圧Ｖ２）がともに低下する。   When the current I1 flowing through the resistor 9 increases, the potential drop at the resistor 9 increases. For this reason, the collector-emitter voltage (voltage V1) of the transistor 1 and the collector-emitter voltage (voltage V2) of the transistor 2 both decrease.

このとき、トランジスタ１，２がともに飽和領域で動作していることから、環境温度が上昇するにつれて電圧Ｖ１，Ｖ２が低下することで、トランジスタ１のベースおよびトランジスタ２のベースに流れる電流Ｉ３が増加する。よく知られているように、バイポーラトランジスタが飽和領域で動作している状態とは、エミッタ−ベース接合間およびベース−コレクタ接合間の両方に順方向バイアスが印加されている状態を言う。このときには通常の動作領域である活性領域でバイポーラトランジスタが動作している状態と異なり、エミッタ−ベース接合間だけでなくベース−コレクタ接合間にも順方向電流が流れる。このためベース電流が増加する。   At this time, since the transistors 1 and 2 are both operating in the saturation region, the voltages V1 and V2 decrease as the environmental temperature rises, so that the current I3 flowing through the base of the transistor 1 and the base of the transistor 2 increases. To do. As is well known, the state in which the bipolar transistor is operating in the saturation region refers to a state in which a forward bias is applied to both the emitter-base junction and the base-collector junction. At this time, unlike the state in which the bipolar transistor is operating in the active region which is the normal operation region, the forward current flows not only between the emitter-base junction but also between the base-collector junction. For this reason, the base current increases.

電流Ｉ３が増加することにより抵抗５における電位降下が大きくなる。抵抗５の電位降下が大きくなるとトランジスタ１のベース端子の電位が低下する。   As the current I3 increases, the potential drop at the resistor 5 increases. When the potential drop of the resistor 5 increases, the potential of the base terminal of the transistor 1 decreases.

これに伴い、バイアス端子４におけるバイアス電圧ＶＢＩＡＳが低下する。
上記した作用について、より詳しく説明する。ベース−エミッタ間電圧が一定の状況において環境温度が上昇すると、バイポーラトランジスタの温度依存性により、トランジスタ１，２のベース電流（電流Ｉ３）が増加しようとする。このときトランジスタ１のベース端子における電圧を低下させることができればバイアス端子４におけるバイアス電圧ＶＢＩＡＳを低下することが可能となる。この点については図１７に示すバイアス回路１５０においても同様である。 Along with this, the bias voltage VBIAS at the bias terminal 4 decreases.
The above operation will be described in more detail. When the environmental temperature rises in a situation where the base-emitter voltage is constant, the base current (current I3) of the transistors 1 and 2 tends to increase due to the temperature dependence of the bipolar transistor. At this time, if the voltage at the base terminal of the transistor 1 can be lowered, the bias voltage VBIAS at the bias terminal 4 can be lowered. This also applies to the bias circuit 150 shown in FIG.

しかしながら本実施の形態では従来技術によるバイアス回路よりも、トランジスタ１のベース端子における電圧をより大きく低下させることができる。その理由は、トランジスタ１，２が飽和領域にて動作しているために、環境温度が高くなると電流Ｉ３がより増加するためである。電流Ｉ３が増加することで抵抗５における電位降下がより大きくなり、トランジスタ１のベース端子における電圧がより低下するのでバイアス端子４におけるバイアス電圧ＶＢＩＡＳをより低下することができる。   However, in this embodiment, the voltage at the base terminal of the transistor 1 can be reduced more than in the bias circuit according to the prior art. The reason is that, since the transistors 1 and 2 operate in the saturation region, the current I3 increases as the environmental temperature increases. As the current I3 increases, the potential drop at the resistor 5 increases, and the voltage at the base terminal of the transistor 1 further decreases, so that the bias voltage VBIAS at the bias terminal 4 can be further decreased.

一方、環境温度が低下した場合には、上記と逆の作用によって、バイアス端子４におけるバイアス電圧ＶＢＩＡＳが増加する。   On the other hand, when the environmental temperature decreases, the bias voltage VBIAS at the bias terminal 4 increases due to the reverse action.

図５は、図２（ａ）に示すバイアス回路５０の比較例を示す図である。
図５を参照して、バイアス回路５１は、従来技術によるバイアス回路の主要部分を含んで構成された回路である。図５および図２（ａ）を参照しながら説明すると、バイアス回路５１は、電圧制御回路Ｃ１に代えて電圧制御回路Ｃ１０を含む点でバイアス回路５０と異なる。電圧制御回路Ｃ１０は、トランジスタ１のベースおよびトランジスタ２のベースが接続されるノードＮにトランジスタ３のコレクタが接続される点で電圧制御回路Ｃ１と異なる。 FIG. 5 is a diagram showing a comparative example of the bias circuit 50 shown in FIG.
Referring to FIG. 5, a bias circuit 51 is a circuit that includes a main part of a conventional bias circuit. Referring to FIGS. 5 and 2A, the bias circuit 51 is different from the bias circuit 50 in that it includes a voltage control circuit C10 instead of the voltage control circuit C1. The voltage control circuit C10 differs from the voltage control circuit C1 in that the collector of the transistor 3 is connected to a node N to which the base of the transistor 1 and the base of the transistor 2 are connected.

図６は、図２（ａ）に示すバイアス回路５０と図５に示すバイアス回路５１とで、バイアス端子４におけるバイアス電圧の温度による変化の比較結果を示す図である。なお図６に示す、バイアス端子４におけるバイアス電圧の温度による変化は、回路シミュレータを用いて計算した結果である。   FIG. 6 is a diagram showing a comparison result of changes in the bias voltage with temperature at the bias terminal 4 between the bias circuit 50 shown in FIG. 2A and the bias circuit 51 shown in FIG. In addition, the change with temperature of the bias voltage at the bias terminal 4 shown in FIG. 6 is a result of calculation using a circuit simulator.

ここでバイアス回路５０，５１について、抵抗５，７，８，９の各々の抵抗値は両方のバイアス回路で同じ値に設計した。また、バイアス端子４におけるバイアス電圧が環境温度２５℃において同じ値（１．２７５Ｖ）となるようにバイアス回路５０，５１の各々に含まれる抵抗６の値を調整した。   Here, regarding the bias circuits 50 and 51, the resistance values of the resistors 5, 7, 8, and 9 are designed to be the same value in both bias circuits. Further, the value of the resistor 6 included in each of the bias circuits 50 and 51 was adjusted so that the bias voltage at the bias terminal 4 became the same value (1.275 V) at the environmental temperature of 25 ° C.

なお、以後の説明においてバイアス回路５１を「比較例１」とも称する。
図６に示すように、バイアス端子４におけるバイアス電圧の環境温度による変化は、本発明の実施の形態１によるバイアス回路５０のほうが比較例１より大きい。この結果は、バイアス回路５０が、バイアス端子４に接続される能動素子に印加されるバイアス電圧を、環境温度の上昇（もしくは低下）に伴ってより低下（もしくは増加）させることにより能動素子を流れるバイアス電流の増加（もしくは低下）をより抑制することを示している。 In the following description, the bias circuit 51 is also referred to as “Comparative Example 1”.
As shown in FIG. 6, the bias circuit 50 according to the first embodiment of the present invention has a greater change in bias voltage at the bias terminal 4 due to the environmental temperature than in the first comparative example. As a result, the bias circuit 50 flows through the active element by lowering (or increasing) the bias voltage applied to the active element connected to the bias terminal 4 as the environmental temperature increases (or decreases). It shows that the increase (or decrease) of the bias current is further suppressed.

このように、本実施の形態によるバイアス回路によれば、環境温度が上昇（もしくは低下）した場合、それに伴って能動素子に印加されるバイアス電圧をより低下（もしくは増加）させることができる。これにより、本実施の形態によれば、環境温度の上昇（もしくは低下）による能動素子を流れるバイアス電流の増加（もしくは低下）をより小さくすることができる。   As described above, according to the bias circuit according to the present embodiment, when the environmental temperature rises (or falls), the bias voltage applied to the active element can be further lowered (or increased) accordingly. Thereby, according to the present embodiment, the increase (or decrease) in the bias current flowing through the active element due to the increase (or decrease) in the environmental temperature can be further reduced.

［実施の形態２］
図７は、本発明の実施の形態２によるバイアス回路５０Ａの構成を示す図である。 [Embodiment 2]
FIG. 7 is a diagram showing a configuration of a bias circuit 50A according to the second embodiment of the present invention.

図７（ａ）は、本発明の実施の形態２によるバイアス回路５０Ａの第１の構成を示す図である。   FIG. 7A is a diagram showing a first configuration of the bias circuit 50A according to the second embodiment of the present invention.

図７（ｂ）は、本発明の実施の形態２によるバイアス回路５０Ａの第２の構成を示す図である。   FIG. 7B is a diagram showing a second configuration of the bias circuit 50A according to the second embodiment of the present invention.

図７（ａ）および図２（ａ）を参照して、バイアス回路５０Ａは、電圧制御回路Ｃ１に代えて電圧制御回路Ｃ１Ａを含む点でバイアス回路５０と異なる。   Referring to FIGS. 7A and 2A, bias circuit 50A is different from bias circuit 50 in that it includes a voltage control circuit C1A instead of voltage control circuit C1.

電圧制御回路Ｃ１Ａは、トランジスタ１のコレクタとトランジスタ２のコレクタとが直接は接続されておらず、抵抗１０をさらに含む点、および、トランジスタ２のコレクタが抵抗１０を介して電圧供給端子１１に電気的に接続されている点で電圧制御回路Ｃ１と異なる。なお、抵抗１０が電圧制御回路Ｃ１Ａに含まれず、かつ、トランジスタ２のコレクタが電圧供給端子１１に直接接続されていてもよい。   In the voltage control circuit C1A, the collector of the transistor 1 and the collector of the transistor 2 are not directly connected, and further include a resistor 10, and the collector of the transistor 2 is electrically connected to the voltage supply terminal 11 via the resistor 10. Is different from the voltage control circuit C1 in that they are connected together. The resistor 10 may not be included in the voltage control circuit C1A, and the collector of the transistor 2 may be directly connected to the voltage supply terminal 11.

また、図７（ａ）に示す構成では、抵抗５の一方端に結合される電圧供給端子と、抵抗１０の一方端に結合される電圧供給端子と、抵抗９の一方端に結合される電圧供給端子とは共通化されている。ただし図７（ｂ）に示すように、実施の形態２ではバイアス回路５０Ａにおいて、これら３つの電圧供給端子のうちの少なくとも２つが互いに結合されていればよい。図７（ｂ）において電圧供給端子１１Ａ，１１およびノードＮ１１は本発明における第１〜第３の電圧供給端子にそれぞれ対応する。なお、３つの電圧供給端子のうち互いに結合される２つの端子の組合わせは特に限定されない。   7A, a voltage supply terminal coupled to one end of the resistor 5, a voltage supply terminal coupled to one end of the resistor 10, and a voltage coupled to one end of the resistor 9. Common with the supply terminal. However, as shown in FIG. 7B, in the second embodiment, at least two of these three voltage supply terminals may be coupled to each other in the bias circuit 50A. In FIG. 7B, the voltage supply terminals 11A and 11 and the node N11 correspond to the first to third voltage supply terminals in the present invention, respectively. The combination of two terminals coupled to each other among the three voltage supply terminals is not particularly limited.

図７（ａ）、図７（ｂ）に示すように電圧供給端子を共通化することで、実施の形態１と同様に実施の形態２においても、バイアス回路用電圧源を複数設ける必要がなくなり、システムの小型化や低コスト化が実現できるので好ましい。   By sharing the voltage supply terminal as shown in FIGS. 7A and 7B, it is not necessary to provide a plurality of bias circuit voltage sources in the second embodiment as in the first embodiment. It is preferable because the system can be reduced in size and cost.

以下に、実施の形態１によるバイアス回路５０と実施の形態２によるバイアス回路５０Ａとの動作の違いについて説明する。   The difference in operation between the bias circuit 50 according to the first embodiment and the bias circuit 50A according to the second embodiment will be described below.

本実施の形態では、トランジスタ１の動作領域が飽和領域となるようにトランジスタ１にバイアスが印加され、トランジスタ２の動作領域が活性領域となるようにトランジスタ２にバイアスが印加されている。   In this embodiment, a bias is applied to the transistor 1 so that the operation region of the transistor 1 becomes a saturation region, and a bias is applied to the transistor 2 so that the operation region of the transistor 2 becomes an active region.

図８は、図７（ａ）のバイアス回路５０Ａの動作を概略的に説明する図である。
図８を参照して、環境温度の上昇によりトランジスタ２から流れ出る電流Ｉ２が増加すると抵抗６での電位降下が大きくなる。これによりトランジスタ３のベース−エミッタ間電圧（電圧Ｖ３）が増加する。その結果、トランジスタ３に流れる電流Ｉ５が増加するので抵抗９に流れる電流Ｉ１が増加する。よって抵抗９における電位降下が大きくなる。ここまで説明した動作は実施の形態１と実施の形態２とで同じである。 FIG. 8 is a diagram schematically illustrating the operation of the bias circuit 50A of FIG.
Referring to FIG. 8, when current I2 flowing out of transistor 2 increases due to an increase in environmental temperature, the potential drop at resistor 6 increases. As a result, the base-emitter voltage (voltage V3) of the transistor 3 increases. As a result, since the current I5 flowing through the transistor 3 increases, the current I1 flowing through the resistor 9 increases. Therefore, the potential drop at the resistor 9 increases. The operation described so far is the same between the first embodiment and the second embodiment.

実施の形態２では実施の形態１とは異なり、トランジスタ１は飽和領域にて動作しているが、トランジスタ２は活性領域で動作している。バイポーラトランジスタの温度依存性について説明すると、環境温度上昇に伴うエミッタ電流の増加量は、バイポーラトランジスタが活性領域で動作しているときよりも飽和領域で動作しているときのほうが小さい。
そのため、トランジスタ２のエミッタ電流（電流Ｉ２）の温度による変化が実施の形態１と比較して大きくなる。よって抵抗６での電位降下が大きくなる。 In the second embodiment, unlike the first embodiment, the transistor 1 operates in the saturation region, but the transistor 2 operates in the active region. The temperature dependence of the bipolar transistor will be described. The amount of increase in the emitter current accompanying the increase in environmental temperature is smaller when the bipolar transistor is operating in the saturation region than when the bipolar transistor is operating in the active region.
For this reason, the change in the emitter current (current I2) of the transistor 2 due to temperature is larger than that in the first embodiment. Therefore, the potential drop at the resistor 6 increases.

このため、トランジスタ３のコレクタ電流がより増加して、抵抗５における電位降下がより大きくなる。抵抗５における電位降下がより大きくなることで、トランジスタ１は実施の形態１よりも強い飽和領域，すなわちベース−コレクタ接合の順方向バイアス電圧がより高い状態にて動作することになる。   For this reason, the collector current of the transistor 3 is further increased, and the potential drop in the resistor 5 is further increased. Since the potential drop in the resistor 5 becomes larger, the transistor 1 operates in a stronger saturation region than that in the first embodiment, that is, in a state where the forward bias voltage of the base-collector junction is higher.

その結果、トランジスタ１へ流れるベース電流Ｉ３がより大きくなり、抵抗５における電位降下がより大きくなるため、能動素子にバイアスを供給するバイアス端子４におけるバイアス電圧ＶＢＩＡＳがより低下する。   As a result, the base current I3 flowing to the transistor 1 becomes larger and the potential drop at the resistor 5 becomes larger, so that the bias voltage VBIAS at the bias terminal 4 for supplying a bias to the active element is further lowered.

図９は、図７（ａ）に示すバイアス回路５０Ａと比較例１とで、バイアス端子４におけるバイアス電圧の温度による変化を比較した結果を示す図である。なお、図９に示す、バイアス端子４におけるバイアス電圧の温度による変化は、回路シミュレータを用いて計算した結果である。   FIG. 9 is a diagram showing a result of comparing changes in the bias voltage with temperature at the bias terminal 4 between the bias circuit 50A shown in FIG. In addition, the change with the temperature of the bias voltage in the bias terminal 4 shown in FIG. 9 is a result calculated using a circuit simulator.

ここでバイアス回路５０および比較例１について、抵抗５，７，８，９の各々の抵抗値は両方のバイアス回路で同じ値に設計した。また、バイアス端子４におけるバイアス電圧が環境温度２５℃において同じ値（１．２７５Ｖ）となるように、バイアス回路５０Ａに含まれる抵抗６および抵抗１０の抵抗値、および比較例１に含まれる抵抗６の抵抗値を調整した。   Here, for the bias circuit 50 and Comparative Example 1, the resistance values of the resistors 5, 7, 8, and 9 were designed to be the same value in both bias circuits. Further, the resistance values of the resistor 6 and the resistor 10 included in the bias circuit 50A and the resistor 6 included in the comparative example 1 are set so that the bias voltage at the bias terminal 4 becomes the same value (1.275 V) at the environmental temperature of 25 ° C. The resistance value of was adjusted.

図９に示すように、バイアス端子４におけるバイアス電圧の環境温度による変化は、本発明の実施の形態２によるバイアス回路５０Ａのほうが比較例１より大きい。この結果は、バイアス回路５０Ａが、バイアス端子４に接続される能動素子に印加されるバイアス電圧を、環境温度の上昇（もしくは低下）に伴ってより低下（もしくは増加）させることにより、能動素子を流れるバイアス電流の増加（もしくは低下）をより抑制することを示している。   As shown in FIG. 9, the change in the bias voltage at the bias terminal 4 due to the environmental temperature is larger in the bias circuit 50A according to the second embodiment of the present invention than in the first comparative example. As a result, the bias circuit 50A lowers (or increases) the bias voltage applied to the active element connected to the bias terminal 4 as the environmental temperature increases (or decreases), thereby It shows that the increase (or decrease) in the flowing bias current is further suppressed.

特に図９と図６とを比較すると、実施の形態２では実施の形態１と比べてバイアス端子４におけるバイアス電圧の環境温度による変化がより大きくなっていることがわかる。   In particular, comparing FIG. 9 with FIG. 6, it can be seen that the change in the bias voltage at the bias terminal 4 due to the ambient temperature is larger in the second embodiment than in the first embodiment.

このように、実施の形態２によるバイアス回路は、実施の形態１によるバイアス回路に比較して、環境温度の変化に伴う能動素子を流れるバイアス電流の変化量をより小さくすることが可能になる。   As described above, the bias circuit according to the second embodiment can further reduce the amount of change in the bias current flowing through the active element due to the change in the environmental temperature, as compared with the bias circuit according to the first embodiment.

［実施の形態３］
図１０は、本発明の実施の形態３による電力増幅器６０の構成を示す図である。 [Embodiment 3]
FIG. 10 is a diagram showing a configuration of a power amplifier 60 according to the third embodiment of the present invention.

図１０を参照して、電力増幅器６０は、増幅素子２１と、入力端子２２と、出力端子２３と、入力整合回路２４と、出力整合回路２５と、増幅素子２１の出力側電源回路である電源回路２６と、バイアス回路５０Ｂとを含む。   Referring to FIG. 10, a power amplifier 60 is a power supply that is an amplification element 21, an input terminal 22, an output terminal 23, an input matching circuit 24, an output matching circuit 25, and an output side power supply circuit of the amplification element 21. A circuit 26 and a bias circuit 50B are included.

バイアス回路５０Ｂは、トランジスタ１と、電圧制御回路Ｃ１と、キャパシタ１２とを含む。バイアス回路５０Ｂは、能動素子である増幅素子２１の制御電極に接続されて増幅素子２１にバイアスを与える。バイアス回路５０Ｂおよび増幅素子２１は能動素子回路を構成する。   Bias circuit 50B includes a transistor 1, a voltage control circuit C1, and a capacitor 12. The bias circuit 50B is connected to the control electrode of the amplifying element 21 which is an active element, and applies a bias to the amplifying element 21. The bias circuit 50B and the amplifying element 21 constitute an active element circuit.

図１０および図２（ａ）を参照して、バイアス回路５０Ｂは、バイアス回路５０に対して、出力回路Ｃ２が設けられていない点、および、キャパシタ１２が設けられている点でバイアス回路５０と異なる。バイアス回路５０Ｂは、増幅素子２１を流れるバイアス電流をトランジスタ１のエミッタ電流により制御するバイアス電流供給回路である。ここではバイアス回路５０Ｂと増幅素子２１とが直接接続された構成としているが、バイアス回路５０Ｂと増幅素子２１とは抵抗やインダクタンスなど直流電流を流すことのできる素子を経由して接続してもよい。   Referring to FIGS. 10 and 2A, bias circuit 50B differs from bias circuit 50 in that bias circuit 50 is not provided with output circuit C2 and capacitor 12 is provided. Different. The bias circuit 50 </ b> B is a bias current supply circuit that controls the bias current flowing through the amplifying element 21 using the emitter current of the transistor 1. Here, the bias circuit 50B and the amplifying element 21 are directly connected. However, the bias circuit 50B and the amplifying element 21 may be connected via an element capable of passing a direct current, such as a resistance or an inductance. .

なお、バイアス回路５０Ｂは図２（ａ）に示す電圧制御回路Ｃ１に代えて図２（ｂ）に示す電圧制御回路Ｃ１を備えてもよい。   The bias circuit 50B may include a voltage control circuit C1 shown in FIG. 2B instead of the voltage control circuit C1 shown in FIG.

また、トランジスタ１のベースはキャパシタ１２を介して接地されている。これによりバイアス回路５０Ｂは歪補償機能を有する。よって実施の形態３によれば電力増幅器の線形性を向上することができる。   The base of the transistor 1 is grounded via the capacitor 12. Thereby, the bias circuit 50B has a distortion compensation function. Therefore, according to the third embodiment, the linearity of the power amplifier can be improved.

なお、本実施の形態においてトランジスタ１〜３および増幅素子２１はＩｎＧａＰ／ＧａＡｓなどのＧａＡｓ系ＨＢＴである。   In the present embodiment, the transistors 1 to 3 and the amplifying element 21 are GaAs HBTs such as InGaP / GaAs.

図１１は、図１０に示す電力増幅器６０の比較例を示す図である。
図１１を参照して、電力増幅器６０Ａは、従来技術によるバイアス回路の主要部分を含んで構成された回路である。図１１および図１０を参照しながら説明すると、電力増幅器６０Ａは、バイアス回路５０Ｂに代えてバイアス回路１０１Ｂを含む点で電力増幅器６０と異なる。バイアス回路１０１Ｂは電圧制御回路Ｃ１に代えて電圧制御回路Ｃ１０を含む点でバイアス回路５０Ｂと異なる。 FIG. 11 is a diagram showing a comparative example of the power amplifier 60 shown in FIG.
Referring to FIG. 11, power amplifier 60A is a circuit that includes a main part of a bias circuit according to the prior art. Referring to FIGS. 11 and 10, the power amplifier 60A is different from the power amplifier 60 in that it includes a bias circuit 101B instead of the bias circuit 50B. The bias circuit 101B is different from the bias circuit 50B in that it includes a voltage control circuit C10 instead of the voltage control circuit C1.

図１１に示す電圧制御回路Ｃ１０は図５に示す電圧制御回路Ｃ１０と同様の構成を有する。すなわち電力増幅器６０Ａは、従来技術によるバイアス回路の主要部分を含んで構成された回路である。   The voltage control circuit C10 shown in FIG. 11 has the same configuration as the voltage control circuit C10 shown in FIG. That is, the power amplifier 60A is a circuit that includes a main part of a bias circuit according to the prior art.

図１２は、図１０に示す電力増幅器６０と、図１１に示す電力増幅器６０Ａとで、能動素子を流れるバイアス電流の温度による変化を比較した結果を示す図である。   FIG. 12 is a diagram illustrating a result of comparing changes in the bias current flowing through the active element with temperature between the power amplifier 60 illustrated in FIG. 10 and the power amplifier 60A illustrated in FIG.

ここで、電力増幅器６０，６０Ａについては、増幅素子２１（能動素子）を流れるバイアス電流が環境温度２５℃において同じ値となるようにバイアス回路内の抵抗の値を設計した。また、バイアス回路以外の部分は電力増幅器６０と電力増幅器６０Ａとで同じ構成とした。   Here, for the power amplifiers 60 and 60A, the value of the resistance in the bias circuit was designed so that the bias current flowing through the amplifying element 21 (active element) becomes the same value at the environmental temperature of 25 ° C. Further, the power amplifier 60 and the power amplifier 60A have the same configuration except for the bias circuit.

なお、以後の説明において電力増幅器６０Ａを「比較例２」とも称する。
図１２に示すように、本発明の実施の形態３による電力増幅器６０は、比較例２と比較して、環境温度による増幅素子２１を流れるバイアス電流の変化が小さい。これは、本実施の形態による電力増幅器６０が実施の形態１によるバイアス回路５０の主要部分（トランジスタ１および電圧制御回路Ｃ１）を含んでいるためである。 In the following description, the power amplifier 60A is also referred to as “Comparative Example 2”.
As shown in FIG. 12, the power amplifier 60 according to the third embodiment of the present invention has a smaller change in the bias current flowing through the amplifying element 21 due to the environmental temperature than in the second comparative example. This is because the power amplifier 60 according to the present embodiment includes the main part (the transistor 1 and the voltage control circuit C1) of the bias circuit 50 according to the first embodiment.

これにより電力増幅器６０においては、比較例２よりも、増幅素子２１に印加されるバイアス電圧が環境温度の変化に伴ってより大きく変動する。その結果、電力増幅器６０は比較例２に比べて、環境温度の上昇（もしくは低下）による能動素子を流れるバイアス電流の増加（もしくは低下）をより抑制することができる。   As a result, in the power amplifier 60, the bias voltage applied to the amplifying element 21 varies more greatly as the environmental temperature changes than in Comparative Example 2. As a result, the power amplifier 60 can further suppress the increase (or decrease) in the bias current flowing through the active element due to the increase (or decrease) in the environmental temperature as compared with the comparative example 2.

図１３は、本実施の形態３の電力増幅器６０と比較例２とについて、変調精度ＥＶＭ（Error Vector Magnitude）の環境温度による変化を示す図である。ここで、図１３は６４−ＱＡＭ（Quadrature Amplitude Modulation）−ＯＦＤＭ変調信号（５４Ｍｂｐｓ）を用いて測定した結果を示す図である。またＥＶＭとは変調信号の精度を表す係数である。   FIG. 13 is a diagram showing a change in modulation accuracy EVM (Error Vector Magnitude) due to the environmental temperature in the power amplifier 60 and the comparative example 2 according to the third embodiment. Here, FIG. 13 is a diagram showing a result of measurement using 64-QAM (Quadrature Amplitude Modulation) -OFDM modulation signal (54 Mbps). EVM is a coefficient representing the accuracy of the modulation signal.

図１３（ａ）は、本実施の形態３の電力増幅器６０について、環境温度を変えながら出力電力と変調精度ＥＶＭとの関係を測定した結果を示す図である。   FIG. 13A is a diagram showing a result of measuring the relationship between the output power and the modulation accuracy EVM while changing the environmental temperature for the power amplifier 60 of the third embodiment.

図１３（ｂ）は、比較例２について、環境温度を変えながら出力電力と変調精度ＥＶＭとの関係を測定した結果を示す図である。   FIG. 13B is a diagram illustrating a result of measuring the relationship between the output power and the modulation accuracy EVM while changing the environmental temperature in Comparative Example 2.

図１３（ａ）および図１３（ｂ）を比較すると、環境温度が２５℃である場合には、電力増幅器６０と比較例２とで変調精度に大きな差は見られない。しかしながら比較例２では、環境温度が７５℃あるいは−２５℃に変化すると、環境温度が２５℃であるときに比較して、変調精度が大きく変化する。このことは比較例２の電力増幅器では環境温度が変化すると線形性が劣化しやすいことを示している。   Comparing FIG. 13A and FIG. 13B, when the environmental temperature is 25 ° C., there is no significant difference in modulation accuracy between the power amplifier 60 and the comparative example 2. However, in Comparative Example 2, when the environmental temperature changes to 75 ° C. or −25 ° C., the modulation accuracy changes greatly compared to when the environmental temperature is 25 ° C. This indicates that the linearity of the power amplifier of Comparative Example 2 tends to deteriorate when the environmental temperature changes.

これに対して本実施の形態では、環境温度が７５℃あるいは−２５℃に変化した場合には線形性の劣化が生じるものの、その劣化の度合いは比較例２と比べて著しく小さい。つまり、本実施の形態では、温度変化による線形性の劣化が大きく抑制される。この理由は本実施の形態の電力増幅器は比較例２の電力増幅器よりも環境温度の変化に伴う増幅素子を流れるバイアス電流の変化をより抑制することができるためである。   On the other hand, in the present embodiment, although the linearity is deteriorated when the environmental temperature is changed to 75 ° C. or −25 ° C., the degree of the deterioration is significantly smaller than that of the comparative example 2. That is, in this embodiment, the linearity deterioration due to the temperature change is greatly suppressed. This is because the power amplifier according to the present embodiment can suppress the change in the bias current flowing through the amplifying element accompanying the change in the environmental temperature more than the power amplifier in the comparative example 2.

以上のように実施の形態３による電力増幅器によれば、環境温度の変化に伴う増幅素子を流れるバイアス電流の変化をより抑制することができる。よって、実施の形態３によれば温度変化による増幅器の線形性の劣化を抑制可能な電力増幅器を実現できる。   As described above, according to the power amplifier of the third embodiment, it is possible to further suppress the change in the bias current flowing through the amplifying element due to the change in the environmental temperature. Therefore, according to the third embodiment, it is possible to realize a power amplifier capable of suppressing degradation of amplifier linearity due to temperature change.

［実施の形態４］
図１４は、本発明の実施の形態４による電力増幅器６０Ｂの構成を示す図である。 [Embodiment 4]
FIG. 14 is a diagram showing a configuration of a power amplifier 60B according to the fourth embodiment of the present invention.

図１４および図１０を参照して、電力増幅器６０Ｂは、バイアス回路５０Ｂに代えてバイアス回路５０Ｃを含む点で電力増幅器６０と異なる。バイアス回路５０Ｃは、電圧制御回路Ｃ１に代えて電圧制御回路Ｃ１Ａを含む点でバイアス回路５０Ｂと異なる。図１４に含まれる電圧制御回路Ｃ１Ａは図７（ａ）のバイアス回路５０Ａに含まれる電圧制御回路Ｃ１Ａと同様の構成を有する。なお、バイアス回路５０Ｃと増幅素子２１とは能動素子回路を構成する。   14 and 10, power amplifier 60B is different from power amplifier 60 in that it includes a bias circuit 50C instead of bias circuit 50B. The bias circuit 50C is different from the bias circuit 50B in that it includes a voltage control circuit C1A instead of the voltage control circuit C1. The voltage control circuit C1A included in FIG. 14 has the same configuration as the voltage control circuit C1A included in the bias circuit 50A of FIG. The bias circuit 50C and the amplifying element 21 constitute an active element circuit.

ここではバイアス回路５０Ｃと増幅素子２１とが直接接続された構成としているが、実施の形態３と同様にバイアス回路５０Ｃと増幅素子２１とは抵抗やインダクタンスなど直流電流を流すことのできる素子を経由して接続してもよい。   Here, the bias circuit 50C and the amplifying element 21 are directly connected to each other. However, similarly to the third embodiment, the bias circuit 50C and the amplifying element 21 are connected via an element capable of passing a direct current such as resistance and inductance. May be connected.

また、バイアス回路５０Ｃは図７（ａ）に示す電圧制御回路Ｃ１Ａに代えて図７（ｂ）に示す電圧制御回路Ｃ１Ａを備えてもよい。   Further, the bias circuit 50C may include a voltage control circuit C1A shown in FIG. 7B instead of the voltage control circuit C1A shown in FIG.

図１５は、図１４に示す電力増幅器６０Ｂと、比較例２とで、能動素子を流れるバイアス電流の温度による変化を比較した結果を示す図である。ここで、電力増幅器６０Ｂおよび比較例２においては、増幅素子２１を流れるバイアス電流が環境温度２５℃において同じ値となるようにバイアス回路内の抵抗の値を設計した。また、バイアス回路以外の部分は電力増幅器６０Ｂと比較例２とで同じ構成とした。   FIG. 15 is a diagram illustrating a result of comparing changes in the bias current flowing through the active element with temperature in the power amplifier 60B illustrated in FIG. 14 and the comparative example 2. Here, in the power amplifier 60B and the comparative example 2, the resistance value in the bias circuit is designed so that the bias current flowing through the amplifying element 21 becomes the same value at the environmental temperature of 25 ° C. The power amplifier 60B and the comparative example 2 have the same configuration except for the bias circuit.

図１５に示すように、本発明の実施の形態４による電力増幅器６０Ｂは、比較例２と比較して、増幅素子２１を流れるバイアス電流の環境温度による変化が小さい。これは、実施の形態４による電力増幅器６０Ｂが実施の形態２によるバイアス回路５０Ａの主要部分（トランジスタ１および電圧制御回路Ｃ１Ａ）を含んでいるためである。このため電力増幅器６０Ｂでは比較例２と比較して、増幅素子に印加されるバイアス電圧が環境温度の変化に伴ってより大きく変動する。   As shown in FIG. 15, the power amplifier 60 </ b> B according to the fourth embodiment of the present invention has a smaller change due to the ambient temperature of the bias current flowing through the amplifying element 21 compared to Comparative Example 2. This is because the power amplifier 60B according to the fourth embodiment includes the main part (the transistor 1 and the voltage control circuit C1A) of the bias circuit 50A according to the second embodiment. For this reason, in the power amplifier 60B, the bias voltage applied to the amplifying element varies more greatly as the environmental temperature changes than in the second comparative example.

その結果、電力増幅器６０Ｂは、比較例２に比べて、温度の上昇（もしくは低下）による能動素子を流れるバイアス電流の増加（もしくは低下）をより抑制することができる。   As a result, the power amplifier 60B can further suppress the increase (or decrease) in the bias current flowing through the active element due to the temperature increase (or decrease) compared to the second comparative example.

また、電力増幅器６０Ｂにおいては、環境温度の上昇に伴って能動素子を流れるバイアス電流が低下する。この傾向は本実施の形態４では実施の形態３と比べて、環境温度による増幅素子のバイアス電圧の変化がより大きくなっていることによるものである。   In the power amplifier 60B, the bias current flowing through the active element decreases as the environmental temperature increases. This tendency is due to the fact that the change in bias voltage of the amplifying element due to the environmental temperature is larger in the fourth embodiment than in the third embodiment.

図１６は、実施の形態４の電力増幅器について、変調精度ＥＶＭの環境温度による変化を示す図である。なお、図１６は、図１３と同様に、６４−ＱＡＭ−ＯＦＤＭ変調信号（５４Ｍｂｐｓ）を用いて測定した結果を示す図である。また、測定時の環境温度は、２５℃、−２５℃および７５℃に設定した。   FIG. 16 is a diagram illustrating a change in modulation accuracy EVM due to an environmental temperature in the power amplifier according to the fourth embodiment. In addition, FIG. 16 is a figure which shows the result measured using the 64-QAM-OFDM modulation signal (54 Mbps) similarly to FIG. Moreover, the environmental temperature at the time of a measurement was set to 25 degreeC, -25 degreeC, and 75 degreeC.

図１６および図１３（ａ）を参照して、本実施の形態では、実施の形態３に比較して線形性の劣化が大きく抑制されていることが分かる。これは、本実施の形態による電力増幅器は、環境温度の変化に伴う増幅素子を流れるバイアス電流の変化をより抑制することができるためである。   Referring to FIG. 16 and FIG. 13A, it can be seen that in this embodiment, the deterioration of linearity is greatly suppressed as compared to the third embodiment. This is because the power amplifier according to the present embodiment can further suppress the change in the bias current flowing through the amplifying element due to the change in the environmental temperature.

なお、環境温度の変化による線形性の劣化の傾向は、本実施の形態の電力増幅器と実施の形態３の電力増幅器とで互いに逆になっている。たとえば環境温度が２５℃から７５℃に変化した場合、本実施の形態の電力増幅器では変調精度ＥＶＭの値が高くなるが実施の形態３の電力増幅器では変調精度ＥＶＭの値が低くなる。このような違いが生じる理由は、環境温度の変化に伴う増幅素子を流れるバイアス電流の変化が、本実施の形態と実施の形態３とで逆の傾向となることによるものである。   Note that the tendency of linearity degradation due to changes in environmental temperature is opposite between the power amplifier of the present embodiment and the power amplifier of the third embodiment. For example, when the environmental temperature changes from 25 ° C. to 75 ° C., the value of the modulation accuracy EVM increases in the power amplifier of the present embodiment, whereas the value of the modulation accuracy EVM decreases in the power amplifier of the third embodiment. The reason why such a difference occurs is that the change in the bias current flowing through the amplifying element accompanying the change in the environmental temperature tends to be opposite between the present embodiment and the third embodiment.

以上のように実施の形態４による電力増幅器によれば、環境温度の変化に伴う増幅素子を流れるバイアス電流の変化をより抑制することができる。よって、実施の形態４によれば温度変化による増幅器の線形性の劣化を抑制可能な電力増幅器を実現できる。   As described above, according to the power amplifier of the fourth embodiment, it is possible to further suppress the change in the bias current flowing through the amplifying element due to the change in the environmental temperature. Therefore, according to the fourth embodiment, it is possible to realize a power amplifier capable of suppressing degradation of amplifier linearity due to temperature change.

なお、本実施の形態において、トランジスタ１〜３は本発明の第１から第３のトランジスタにそれぞれ対応する。トランジスタ１におけるコレクタ電極、エミッタ電極、およびベース電極は、本発明における第１の電極、第２の電極、および第１の制御電極にそれぞれ対応する。トランジスタ２におけるコレクタ電極、エミッタ電極、およびベース電極は、本発明における第３の電極、第４の電極、および第２の制御電極にそれぞれ対応する。トランジスタ３におけるコレクタ電極、エミッタ電極、およびベース電極は、本発明における第５の電極、第６の電極、および第３の制御電極にそれぞれ対応する。   In the present embodiment, the transistors 1 to 3 correspond to the first to third transistors of the present invention, respectively. The collector electrode, the emitter electrode, and the base electrode in the transistor 1 correspond to the first electrode, the second electrode, and the first control electrode in the present invention, respectively. The collector electrode, the emitter electrode, and the base electrode in the transistor 2 correspond to the third electrode, the fourth electrode, and the second control electrode in the present invention, respectively. The collector electrode, the emitter electrode, and the base electrode in the transistor 3 correspond to the fifth electrode, the sixth electrode, and the third control electrode in the present invention, respectively.

以上、本発明をその実施の形態に基づき具体的に説明したが、本発明は上記の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。   Although the present invention has been specifically described above based on the embodiment, the present invention is not limited to the above embodiment, and various modifications can be made without departing from the gist of the present invention. Needless to say.

例えば、上記実施の形態におけるバイアス回路では、一部のトランジスタの電極同士の接続、または一部のトランジスタの電極と接地ノードとの接続については抵抗を介さずに直接接続されるよう構成される。ただしトランジスタの電極同士、またはトランジスタの電極と接地ノードとの接続は温度補償の機能を損なわない程度であれば抵抗を介して接続してもかまわない。   For example, the bias circuit in the above embodiment is configured such that the connection between the electrodes of some transistors or the connection between the electrodes of some transistors and the ground node is directly connected without a resistor. However, the electrodes of the transistors or between the transistor electrodes and the ground node may be connected via a resistor as long as the temperature compensation function is not impaired.

また、上記実施の形態ではバイアス回路用トランジスタとしてＧａＡｓ ＨＢＴを用いたが、ＳｉバイポーラトランジスタやＳｉＧｅ ＨＢＴ、ＩｎＰ ＨＢＴなど他のバイポーラトランジスタを用いてもよい。   In the above embodiment, GaAs HBT is used as the bias circuit transistor, but other bipolar transistors such as Si bipolar transistor, SiGe HBT, and InP HBT may be used.

また、バイアス回路用トランジスタは、電界効果型トランジスタ（ＦＥＴ）でもよい。なお、ＦＥＴの場合には、図４の「飽和領域」に対応する動作領域は一般的に「非飽和領域」と称される。つまり、トランジスタ１〜３がＦＥＴである場合には、トランジスタ１，２が非飽和領域で動作するように電圧制御回路を構成すればよい。   The bias circuit transistor may be a field effect transistor (FET). In the case of an FET, the operation region corresponding to the “saturation region” in FIG. 4 is generally referred to as a “non-saturation region”. That is, when the transistors 1 to 3 are FETs, the voltage control circuit may be configured so that the transistors 1 and 2 operate in the non-saturation region.

また、上記実施の形態では電力増幅素子としてＧａＡｓ ＨＢＴを用いているが、電力増幅素子は他のバイポーラトランジスタやＦＥＴであってもよい。   In the above embodiment, GaAs HBT is used as the power amplifying element, but the power amplifying element may be another bipolar transistor or FET.

また、上記実施の形態では能動素子として増幅素子を用い、バイアス回路と増幅素子とを接続した能動素子回路を電力増幅器に用いた場合について示した。ただしバイアス回路が接続される能動素子はダイオードや発光素子、受光素子など増幅素子以外の能動素子であってもよい。   In the above embodiment, an amplifying element is used as an active element, and an active element circuit in which a bias circuit and an amplifying element are connected is used for a power amplifier. However, the active element to which the bias circuit is connected may be an active element other than an amplifying element such as a diode, a light emitting element, or a light receiving element.

また、上記実施の形態ではバイアス回路と能動素子とを接続した能動素子回路を電力増幅器として用いた場合について示したが、能動素子回路を含んで構成される回路は、低雑音増幅器などの他の増幅器や、発振器や混合器など、他の回路であってもよい。   In the above embodiment, an active element circuit in which a bias circuit and an active element are connected is used as a power amplifier. However, a circuit including the active element circuit is not limited to a low noise amplifier. Other circuits such as an amplifier, an oscillator, and a mixer may be used.

また、上記実施の形態では能動素子回路を１段用いた１段構成の電力増幅器となっているが、能動素子回路を２段以上用いた多段構成であっても同様に本発明が適用できるのはもちろんである。このとき、能動素子回路のバイアス回路は多段構成の全てに用いられてもよいし、少なくとも１段に用いられてもよい。   In the above embodiment, the power amplifier has a single-stage configuration using one stage of active element circuit. However, the present invention can be similarly applied to a multi-stage configuration using two or more stages of active element circuits. Of course. At this time, the bias circuit of the active element circuit may be used in all of the multistage configurations, or may be used in at least one stage.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

本発明の実施の形態のバイアス回路の構成を概念的に示す図である。It is a figure which shows notionally the structure of the bias circuit of embodiment of this invention. 本発明の実施の形態１によるバイアス回路５０の構成を示す図である。It is a figure which shows the structure of the bias circuit 50 by Embodiment 1 of this invention. ＮＰＮトランジスタの飽和領域を説明する一般的な図である。It is a common figure explaining the saturation area | region of an NPN transistor. 図２（ａ）に示すバイアス回路５０の動作を概略的に説明する図である。FIG. 3 is a diagram schematically illustrating an operation of the bias circuit 50 illustrated in FIG. 図２（ａ）に示すバイアス回路５０の比較例を示す図である。It is a figure which shows the comparative example of the bias circuit 50 shown to Fig.2 (a). 図２（ａ）に示すバイアス回路５０と図５に示すバイアス回路５１とで、バイアス端子４におけるバイアス電圧の温度による変化の比較結果を示す図である。FIG. 6 is a diagram showing a comparison result of changes in the bias voltage with temperature at the bias terminal 4 between the bias circuit 50 shown in FIG. 2A and the bias circuit 51 shown in FIG. 5. 本発明の実施の形態２によるバイアス回路５０Ａの構成を示す図である。It is a figure which shows the structure of 50 A of bias circuits by Embodiment 2 of this invention. 図７（ａ）のバイアス回路５０Ａの動作を概略的に説明する図である。FIG. 8 is a diagram schematically illustrating an operation of the bias circuit 50A in FIG. 図７（ａ）に示すバイアス回路５０Ａと比較例１とで、バイアス端子４におけるバイアス電圧の温度による変化を比較した結果を示す図である。FIG. 8 is a diagram illustrating a result of comparing changes in the bias voltage with temperature at the bias terminal 4 between the bias circuit 50 </ b> A illustrated in FIG. 7A and Comparative Example 1; 本発明の実施の形態３による電力増幅器６０の構成を示す図である。It is a figure which shows the structure of the power amplifier 60 by Embodiment 3 of this invention. 図１０に示す電力増幅器６０の比較例を示す図である。It is a figure which shows the comparative example of the power amplifier 60 shown in FIG. 図１０に示す電力増幅器６０と、図１１に示す電力増幅器６０Ａとで、能動素子を流れるバイアス電流の温度による変化を比較した結果を示す図である。FIG. 12 is a diagram illustrating a result of comparing changes in bias current flowing through an active element with temperature between the power amplifier 60 illustrated in FIG. 10 and the power amplifier 60A illustrated in FIG. 本実施の形態３の電力増幅器６０と比較例２とについて、変調精度ＥＶＭ（Error Vector Magnitude）の環境温度による変化を示す図である。It is a figure which shows the change by the ambient temperature of modulation accuracy EVM (Error Vector Magnitude) about the power amplifier 60 of this Embodiment 3, and the comparative example 2. FIG. 本発明の実施の形態４による電力増幅器６０Ｂの構成を示す図である。It is a figure which shows the structure of power amplifier 60B by Embodiment 4 of this invention. 図１４に示す電力増幅器６０Ｂと、比較例２とで、能動素子を流れるバイアス電流の温度による変化を比較した結果を示す図である。It is a figure which shows the result of having compared the change with the temperature of the bias current which flows through an active element by the power amplifier 60B shown in FIG. 14, and the comparative example 2. FIG. 実施の形態４の電力増幅器について、変調精度ＥＶＭの環境温度による変化を示す図である。It is a figure which shows the change by the environmental temperature of the modulation | alteration precision EVM about the power amplifier of Embodiment 4. FIG. 温度補償機能を有する従来のバイアス回路の主要部分の構成を示す概略図である。It is the schematic which shows the structure of the principal part of the conventional bias circuit which has a temperature compensation function.

符号の説明Explanation of symbols

１〜３，１０１〜１０３ トランジスタ、４，１０４ バイアス端子、５〜１０，１０５〜１０７ 抵抗、１１，１１Ａ，１１１ 電圧供給端子、１２ キャパシタ、２１ 増幅素子、２２ 入力端子、２３ 出力端子、２４ 入力整合回路、２５ 出力整合回路、２６ 電源回路、５０，５１，５０Ａ〜５０Ｃ，１０１Ｂ，１５０ バイアス回路、６０，６０Ａ，６０Ｂ 電力増幅器、Ｃ１，Ｃ１０，Ｃ１Ａ 電圧制御回路、Ｃ２ 出力回路、Ｎ，Ｎ１１ ノード、Ｔ１ コレクタ端子、Ｔ２ エミッタ端子、Ｔ３ ベース端子。   1-3, 101-103 transistor, 4,104 bias terminal, 5-10, 105-107 resistance, 11, 11A, 111 voltage supply terminal, 12 capacitor, 21 amplifying element, 22 input terminal, 23 output terminal, 24 input Matching circuit, 25 output matching circuit, 26 power supply circuit, 50, 51, 50A to 50C, 101B, 150 bias circuit, 60, 60A, 60B power amplifier, C1, C10, C1A voltage control circuit, C2 output circuit, N, N11 Node, T1 collector terminal, T2 emitter terminal, T3 base terminal.

Claims (12)

駆動電圧を受ける第１の電極と、バイアス電圧を出力する第２の電極と、制御電圧を受ける第１の制御電極とを有する第１のトランジスタと、
前記駆動電圧と前記制御電圧とを出力して、前記第１のトランジスタを動作させる電圧制御回路とを備え、
前記電圧制御回路は、前記第１のトランジスタの周囲温度に応じて前記駆動電圧を変化させる、バイアス回路。 A first transistor having a first electrode for receiving a drive voltage, a second electrode for outputting a bias voltage, and a first control electrode for receiving a control voltage;
A voltage control circuit that outputs the drive voltage and the control voltage to operate the first transistor;
The voltage control circuit is a bias circuit that changes the driving voltage according to an ambient temperature of the first transistor. 前記電圧制御回路は、前記駆動電圧に応じて前記第１のトランジスタに流れる電流が変化する所定の電圧範囲内で、前記駆動電圧を変化させる、請求項１に記載のバイアス回路。   2. The bias circuit according to claim 1, wherein the voltage control circuit changes the drive voltage within a predetermined voltage range in which a current flowing through the first transistor changes according to the drive voltage. 前記電圧制御回路は、
前記第１の電極に結合される第３の電極と、前記第１の制御電極に結合される第２の制御電極と、第４の電極とを有する第２のトランジスタと、
前記第１の電極に結合される第５の電極と、前記第４の電極に結合される第３の制御電極と、接地ノードに結合される第６の電極とを有する第３のトランジスタと、
一方端が前記第１の制御電極に結合され、他方端が第１の電圧供給端子に結合される第１の抵抗と、
一方端が前記第１の電極に結合され、他方端が第２の電圧供給端子に結合される第２の抵抗と、
一方端が前記第４の電極に結合され、他方端が前記接地ノードに結合される第３の抵抗とを含む、請求項２に記載のバイアス回路。 The voltage control circuit includes:
A second transistor having a third electrode coupled to the first electrode, a second control electrode coupled to the first control electrode, and a fourth electrode;
A third transistor having a fifth electrode coupled to the first electrode, a third control electrode coupled to the fourth electrode, and a sixth electrode coupled to a ground node;
A first resistor having one end coupled to the first control electrode and the other end coupled to a first voltage supply terminal;
A second resistor having one end coupled to the first electrode and the other end coupled to a second voltage supply terminal;
The bias circuit of claim 2 including a third resistor having one end coupled to the fourth electrode and the other end coupled to the ground node. 前記第１および第２の電圧供給端子は、互いに結合される、請求項３に記載のバイアス回路。   The bias circuit of claim 3, wherein the first and second voltage supply terminals are coupled to each other. 前記電圧制御回路は、
第１の電圧供給端子に結合される第３の電極と、前記第１の制御電極に結合される第２の制御電極と、第４の電極とを有する第２のトランジスタと、
前記第１の電極に結合される第５の電極と、前記第４の電極に結合される第３の制御電極と、接地ノードに結合される第６の電極とを有する第３のトランジスタと、
一方端が前記第１の制御電極に結合され、他方端が第２の電圧供給端子に結合される第１の抵抗と、
一方端が前記第１の電極に結合され、他方端が第３の電圧供給端子に結合される第２の抵抗と、
一方端が前記第４の電極に結合され、他方端が前記接地ノードに結合される第３の抵抗とを含む、請求項２に記載のバイアス回路。 The voltage control circuit includes:
A second transistor having a third electrode coupled to a first voltage supply terminal; a second control electrode coupled to the first control electrode; and a fourth electrode;
A third transistor having a fifth electrode coupled to the first electrode, a third control electrode coupled to the fourth electrode, and a sixth electrode coupled to a ground node;
A first resistor having one end coupled to the first control electrode and the other end coupled to a second voltage supply terminal;
A second resistor having one end coupled to the first electrode and the other end coupled to a third voltage supply terminal;
The bias circuit of claim 2 including a third resistor having one end coupled to the fourth electrode and the other end coupled to the ground node. 前記第１から第３の電圧供給端子のうち少なくとも２つは、互いに結合される、請求項５に記載のバイアス回路。   The bias circuit according to claim 5, wherein at least two of the first to third voltage supply terminals are coupled to each other. 第１の電極と、第２の電極と、第１の制御電極とを有する第１のトランジスタと、
前記第１の電極に結合される第３の電極と、前記第１の制御電極に結合される第２の制御電極と、第４の電極とを有する第２のトランジスタと、
前記第１の電極に結合される第５の電極と、前記第４の電極に結合される第３の制御電極と、接地ノードに結合される第６の電極とを有する第３のトランジスタと、
一方端が前記第１の制御電極に結合され、他方端が第１の電圧供給端子に結合される第１の抵抗と、
一方端が前記第１の電極に結合され、他方端が第２の電圧供給端子に結合される第２の抵抗と、
一方端が前記第４の電極に結合され、他方端が前記接地ノードに結合される第３の抵抗とを備える、バイアス回路。 A first transistor having a first electrode, a second electrode, and a first control electrode;
A second transistor having a third electrode coupled to the first electrode, a second control electrode coupled to the first control electrode, and a fourth electrode;
A third transistor having a fifth electrode coupled to the first electrode, a third control electrode coupled to the fourth electrode, and a sixth electrode coupled to a ground node;
A first resistor having one end coupled to the first control electrode and the other end coupled to a first voltage supply terminal;
A second resistor having one end coupled to the first electrode and the other end coupled to a second voltage supply terminal;
And a third resistor having one end coupled to the fourth electrode and the other end coupled to the ground node. 前記第１および第２の電圧供給端子は、互いに結合される、請求項７に記載のバイアス回路。   The bias circuit of claim 7, wherein the first and second voltage supply terminals are coupled to each other. 第１の電極と、第２の電極と、第１の制御電極とを有する第１のトランジスタと、
第１の電圧供給端子に結合される第３の電極と、前記第１の制御電極に結合される第２の制御電極と、第４の電極とを有する第２のトランジスタと、
前記第１の電極に結合される第５の電極と、前記第４の電極に結合される第３の制御電極と、接地ノードに結合される第６の電極とを有する第３のトランジスタと、
一方端が前記第１の制御電極に結合され、他方端が第２の電圧供給端子に結合される第１の抵抗と、
一方端が前記第１の電極に結合され、他方端が第３の電圧供給端子に結合される第２の抵抗と、
一方端が前記第４の電極に結合され、他方端が前記接地ノードに結合される第３の抵抗とを備える、バイアス回路。 A first transistor having a first electrode, a second electrode, and a first control electrode;
A second transistor having a third electrode coupled to a first voltage supply terminal; a second control electrode coupled to the first control electrode; and a fourth electrode;
A third transistor having a fifth electrode coupled to the first electrode, a third control electrode coupled to the fourth electrode, and a sixth electrode coupled to a ground node;
A first resistor having one end coupled to the first control electrode and the other end coupled to a second voltage supply terminal;
A second resistor having one end coupled to the first electrode and the other end coupled to a third voltage supply terminal;
And a third resistor having one end coupled to the fourth electrode and the other end coupled to the ground node. 前記第１から第３の電圧供給端子のうち少なくとも２つは、互いに結合される、請求項９に記載のバイアス回路。   The bias circuit of claim 9, wherein at least two of the first to third voltage supply terminals are coupled to each other. 請求項１から１０のいずれか１項に記載のバイアス回路と、
前記バイアス回路から供給される前記バイアス電圧に応じて動作する能動素子とを備える、能動素子回路。 A bias circuit according to any one of claims 1 to 10,
And an active element that operates in accordance with the bias voltage supplied from the bias circuit. 請求項１１に記載の能動素子回路を備える、電力増幅器。   A power amplifier comprising the active device circuit according to claim 11.
JP2006341118A 2006-12-19 2006-12-19 Bias circuit, active element circuit, and power amplifier Withdrawn JP2008154043A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006341118A JP2008154043A (en) 2006-12-19 2006-12-19 Bias circuit, active element circuit, and power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006341118A JP2008154043A (en) 2006-12-19 2006-12-19 Bias circuit, active element circuit, and power amplifier

Publications (1)

Publication Number Publication Date
JP2008154043A true JP2008154043A (en) 2008-07-03

Family

ID=39655739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006341118A Withdrawn JP2008154043A (en) 2006-12-19 2006-12-19 Bias circuit, active element circuit, and power amplifier

Country Status (1)

Country Link
JP (1) JP2008154043A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2175342A1 (en) * 2008-10-10 2010-04-14 Epcos AG Circuit for generating a control current

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2175342A1 (en) * 2008-10-10 2010-04-14 Epcos AG Circuit for generating a control current
WO2010040841A2 (en) * 2008-10-10 2010-04-15 Epcos Ag Circuit for generating a control current
WO2010040841A3 (en) * 2008-10-10 2010-06-24 Epcos Ag Circuit for generating a control current
JP2012505454A (en) * 2008-10-10 2012-03-01 エプコス アクチエンゲゼルシャフト Control current generation circuit
US8258858B2 (en) 2008-10-10 2012-09-04 Epcos Ag Circuit for generating a control current

Similar Documents

Publication Publication Date Title
US7834700B2 (en) Radio frequency power amplifier
US6753734B2 (en) Multi-mode amplifier bias circuit
TWI687044B (en) Power amplifier circuit
KR101761946B1 (en) Power amplifier
JP2004343244A (en) High frequency amplifier circuit
JP4088177B2 (en) Bias current supply circuit and amplifier circuit
JP2018198355A (en) Power amplifier circuit
US7049893B2 (en) Apparatus, methods and articles of manufacture for power amplifier control in a communication system
JP2007067820A (en) High frequency power amplifier
JP2003324325A (en) Power amplifier
US8917144B2 (en) Power amplifier
US20050264363A1 (en) Temperature compensated on-chip bias circuit for linear RF HBT power amplifiers
US6879214B2 (en) Bias circuit with controlled temperature dependence
US10826438B2 (en) Bias circuit
US7012469B2 (en) Integrated circuit device having high efficiency at the time of low power output
JP3847756B2 (en) High frequency amplifier circuit
JP2008154043A (en) Bias circuit, active element circuit, and power amplifier
JP2003273660A (en) High frequency amplifier
US10386880B2 (en) Circuit arrangement for compensating current variations in current mirror circuit
JP5709431B2 (en) Power amplifier
US20180115289A1 (en) Low Voltage Supply Amplifier
JP2002100937A (en) Power amplifier and radio communication device
JP2010021869A (en) Amplifier
CN113054916B (en) Power amplifying circuit
JP2006067379A (en) High frequency power amplifier

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100302