JP2008146503A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008146503A5 JP2008146503A5 JP2006335130A JP2006335130A JP2008146503A5 JP 2008146503 A5 JP2008146503 A5 JP 2008146503A5 JP 2006335130 A JP2006335130 A JP 2006335130A JP 2006335130 A JP2006335130 A JP 2006335130A JP 2008146503 A5 JP2008146503 A5 JP 2008146503A5
- Authority
- JP
- Japan
- Prior art keywords
- task
- tasks
- processor
- executed
- executing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (8)
- 複数のプロセッサを含むマルチプロセッサシステムにおける分散処理方法であって、
各プロセッサの計算資源を時分割して複数のタスクに割り当てることにより、複数のタスクが並列に実行されるマルチタスク環境において、タスクの実行結果を別のタスクに与えることにより、負荷の異なる複数のタスクからなる特定処理を実行するためのパイプライン処理系を構築し、当該パイプライン処理系を複数動作させ、メインメモリにコンテキストが退避されて実行可能状態にあるタスクをいずれのタスクも実行していないプロセッサに割り当てて実行させることにより、複数のパイプライン処理系で実行される前記特定処理の複数のタスクの内、処理時間が所定の閾値よりも長い高負荷タスクが異なるプロセッサに割り当てられて実行されることを特徴とする分散処理方法。 - 前記プロセッサの数を前記特定処理を構成する前記高負荷タスクの数で除算して得られる値を超えない整数値の数だけ前記パイプライン処理系を動作させることを特徴とする請求項1に記載の分散処理方法。
- 前記パイプライン処理系で実行される前記特定処理のタスク間でやりとりされるデータの入出力関係を記述した設定ファイルをもとにタスク間の入出力チャネルを構築し、前記入出力チャネルを介したタスク間のストリーム通信を実行することを特徴とする請求項1または2に記載の分散処理方法。
- 前記設定ファイルに記述されたタスクの入出力経路に新たなタスクを直列または並列に挿入することにより、前記設定ファイルを動的に変更する手順をさらに含むことを特徴とする請求項3に記載の分散処理方法。
- 前記パイプライン処理系で実行される前記特定処理の各タスクは、当該タスクを割り当てられたプロセッサによって互いに実行され、各プロセッサは、割り当てられたタスクの入力チャネルから入力を受け取って当該タスクを処理し、そのタスクの出力チャネルに実行結果を出力することを特徴とする請求項3に記載の分散処理方法。
- 複数のプロセッサを含むマルチプロセッサシステム上で動作するオペレーティングシステムであって、
各プロセッサの計算資源を時分割して複数のタスクに割り当てることにより、複数のタスクが並列に実行されるマルチタスク環境において、タスクの実行結果を別のタスクに与えることにより、負荷の異なる複数のタスクからなる特定処理を実行するためのパイプライン処理系を構築し、当該パイプライン処理系を複数動作させる機能と、
メインメモリにコンテキストが退避されて実行可能状態にあるタスクをいずれのタスクも実行していないプロセッサに割り当てて実行させる機能とを前記マルチプロセッサシステムに実現させることを特徴とするオペレーティングシステム。 - 制御用のメインプロセッサと、それぞれがローカルメモリをもつ複数の演算用のサブプロセッサと、共有メモリとを含むマルチプロセッサシステムであって、
前記複数の演算用のサブプロセッサ上で動作するオペレーティングシステムは、
各サブプロセッサの計算資源を時分割して複数のタスクに割り当てることにより、複数のタスクが並列に実行されるマルチタスク環境において、タスクの実行結果を別のタスクに与えることにより、負荷の異なる複数のタスクからなる特定処理を実行するためのパイプライン処理系を構築し、当該パイプライン処理系を複数動作させる機能と、
前記共有メモリにコンテキストが退避されて実行可能状態にあるタスクをいずれのタスクも実行していないサブプロセッサの前記ローカルメモリにロードして実行させる機能とを含むことを特徴とするマルチプロセッサシステム。 - 前記サブプロセッサに割り当てられた各タスクは、前記メインプロセッサを介在させることなく、通信チャネルを介して互いにデータをやりとりしながら実行されることを特徴とする請求項7に記載のマルチプロセッサシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006335130A JP4756553B2 (ja) | 2006-12-12 | 2006-12-12 | 分散処理方法、オペレーティングシステムおよびマルチプロセッサシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006335130A JP4756553B2 (ja) | 2006-12-12 | 2006-12-12 | 分散処理方法、オペレーティングシステムおよびマルチプロセッサシステム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008146503A JP2008146503A (ja) | 2008-06-26 |
JP2008146503A5 true JP2008146503A5 (ja) | 2010-01-21 |
JP4756553B2 JP4756553B2 (ja) | 2011-08-24 |
Family
ID=39606588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006335130A Active JP4756553B2 (ja) | 2006-12-12 | 2006-12-12 | 分散処理方法、オペレーティングシステムおよびマルチプロセッサシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4756553B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101275698B1 (ko) * | 2008-11-28 | 2013-06-17 | 상하이 신하오 (브레이브칩스) 마이크로 일렉트로닉스 코. 엘티디. | 데이터 처리 방법 및 장치 |
WO2010110183A1 (ja) * | 2009-03-23 | 2010-09-30 | 日本電気株式会社 | 分散処理システム、インタフェース、記憶装置、分散処理方法、分散処理プログラム |
JP5718558B2 (ja) * | 2009-09-16 | 2015-05-13 | 富士ゼロックス株式会社 | 画像データ処理装置 |
KR101710910B1 (ko) | 2010-09-27 | 2017-03-13 | 삼성전자 주식회사 | 프로세싱 유닛의 동적 자원 할당을 위한 방법 및 장치 |
JP5630396B2 (ja) * | 2011-07-27 | 2014-11-26 | 高田 周一 | Dma制御装置 |
US20150032922A1 (en) * | 2012-02-28 | 2015-01-29 | Nec Corporation | Computer system, method of processing the same, and computer readble medium |
WO2014041673A1 (ja) * | 2012-09-14 | 2014-03-20 | 株式会社日立製作所 | ストリームデータ多重処理方法 |
JP2015088112A (ja) | 2013-11-01 | 2015-05-07 | ソニー株式会社 | 制御装置、処理装置及び情報処理方法 |
JP6740210B2 (ja) * | 2014-07-24 | 2020-08-12 | アリフォンソ イニゲス, | 動的に構成可能な先回りコプロセッシングセルを用いる並列処理のためのシステムおよび方法 |
CN112261314B (zh) * | 2020-09-24 | 2023-09-15 | 北京美摄网络科技有限公司 | 一种视频描述数据生成***、方法、存储介质及设备 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0612392A (ja) * | 1992-03-19 | 1994-01-21 | Fujitsu Ltd | 計算機資源分散方法及びシステム |
JPH0784967A (ja) * | 1993-09-14 | 1995-03-31 | Hitachi Ltd | プロセスパイプライン処理方式 |
JP3680446B2 (ja) * | 1996-10-11 | 2005-08-10 | 富士ゼロックス株式会社 | パイプライン制御装置およびデータ処理方法 |
JP2000353099A (ja) * | 1999-06-01 | 2000-12-19 | Tektronix Inc | アクティブ・パイプラインにおける流れ制御方法 |
NL1015579C1 (nl) * | 2000-06-30 | 2002-01-02 | Thales Nederland Bv | Werkwijze voor het automatisch verdelen van programmataken over een verzameling processors. |
US7360219B2 (en) * | 2002-12-13 | 2008-04-15 | Hewlett-Packard Development Company, L.P. | Systems and methods for facilitating fair and efficient scheduling of processes among multiple resources in a computer system |
JP3964896B2 (ja) * | 2004-09-30 | 2007-08-22 | 株式会社東芝 | 資源割当装置及び資源割当方法 |
JP2006099579A (ja) * | 2004-09-30 | 2006-04-13 | Toshiba Corp | 情報処理装置及び情報処理方法 |
-
2006
- 2006-12-12 JP JP2006335130A patent/JP4756553B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008146503A5 (ja) | ||
Wu et al. | Flep: Enabling flexible and efficient preemption on gpus | |
US11163677B2 (en) | Dynamically allocated thread-local storage | |
CN110308982B (zh) | 一种共享内存复用方法及装置 | |
WO2014176310A2 (en) | Controlling tasks performed by a computing system | |
US10318261B2 (en) | Execution of complex recursive algorithms | |
KR100694212B1 (ko) | 다중-프로세서 구조에서 데이터 처리 수행성능을증가시키기 위한 분산 운영 시스템 및 그 방법 | |
Maroosi et al. | Parallel and distributed computing models on a graphics processing unit to accelerate simulation of membrane systems | |
US20150154054A1 (en) | Information processing device and method for assigning task | |
CN116414464B (zh) | 调度任务的方法和装置、电子设备和计算机可读介质 | |
Madhu et al. | Compiling HPC kernels for the REDEFINE CGRA | |
Buono et al. | Optimizing message-passing on multicore architectures using hardware multi-threading | |
US20230367604A1 (en) | Method of interleaved processing on a general-purpose computing core | |
CN103810041A (zh) | 一种支持动态伸缩的并行计算的方法 | |
US8601236B2 (en) | Configurable vector length computer processor | |
Schmaus et al. | System Software for Resource Arbitration on Future Many-Architectures | |
Barthou et al. | SPAGHETtI: Scheduling/placement approach for task-graphs on HETerogeneous architecture | |
Han et al. | GPU-SAM: Leveraging multi-GPU split-and-merge execution for system-wide real-time support | |
US20170330303A1 (en) | Analysis system and method for reducing the control flow divergence in the Graphics Processing Units (GPUs) | |
Benoit et al. | Multi-criteria scheduling of pipeline workflows | |
Belviranli et al. | A paradigm shift in GP-GPU computing: task based execution of applications with dynamic data dependencies | |
Yamashita et al. | Bulk execution of the dynamic programming for the optimal polygon triangulation problem on the GPU | |
Shipman et al. | Analysis of Application Sensitivity to System Performance Variability in a Dynamic Task Based Runtime. | |
Schor et al. | Reliable and Efficient Execution of Multiple Streaming Applications on Intel’s SCC Processor | |
Jatala et al. | Scratchpad sharing in GPUs |