JP2008141830A - 充電制御回路 - Google Patents

Abstract

【課題】ＭＯＳＦＥＴの入力電極と出力電極のうち、充電する際にバックゲート電極と接続される他方の電極とは異なる一方の電極と、バックゲート電極とを接続させることにより、二次電池から電源へと流れ出す電流を阻止可能な寄生ダイオードを生成する充電制御回路を提供することを目的とする。
【解決手段】電源の電圧が印加される入力電極と二次電池を充電する電圧を出力する出力電極を有し、充電する際にオンするＭＯＳＦＥＴの入力電極及び出力電極の電圧を比較する比較回路と、入力電極のほうの電圧が低いときの比較結果に基づいて、入力電極と出力電極のうち二次電池から電源へと流れ出す電流を阻止可能な寄生ダイオードを生成する一方の電極とＭＯＳＦＥＴのバックゲート電極とを接続し、入力電極のほうの電圧が高いときの比較結果に基づいて、一方の電極とは異なる他方の電極とバックゲート電極とを接続するスイッチ回路と、を備えたことを特徴とする。
【選択図】図１

Description

本発明は、充電制御回路に関する。

現在、リチウムイオン電池等を充電するための充電器が普及している。この充電器は、図４、図５に示すような、二次電池１２０の充電を制御するための充電制御回路１００を備えているものがある。以下、一例として図４を参照しつつ、充電制御回路１００について詳述する。

差動アンプ１０４は、一方の極性（＋）の入力端子に基準電圧Ｖrefが印加され、他方の極性（−）の入力端子に二次電池１２０の充電電圧が印加される。差動アンプ１０４は、二次電池１２０の充電電圧と基準電圧Ｖrefとの差を増幅した電圧を出力する。差動アンプ１０４の出力電圧は、二次電池１２０の充電電圧と基準電圧Ｖrefとの差が大きくなるにつれて上昇し、二次電池１２０の充電電圧と基準電圧Ｖrefとの差が小さくなるにつれて下降する。ｎｐｎ型トランジスタ１０５は、差動アンプ１０４の出力電圧に応じて動作する。例えば、充電電圧が０(Ｖ)の二次電池１２０が、接続端子１０７、１０８に接続される場合、当該二次電池１２０の充電電圧と基準電圧Ｖrefとの差が最も大きくなり差動アンプ１０４の出力電圧が上昇する。ｎｐｎ型トランジスタ１０５は、差動アンプ１０４の出力電圧に応じて動作し、ｎｐｎ型トランジスタ１０５の動作に応じてＰ型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）１０１が動作する。電源ライン１１０には、直流電圧（電圧Ｖcc）が印加される。このため、Ｐ型ＭＯＳＦＥＴ１０１は、ソース電極に電圧Ｖccが印加され、ドレイン電極から二次電池１２０を充電するための電圧を出力する。尚、Ｐ型ＭＯＳＦＥＴ１０１のソース電極とバックゲート電極の間には、ソース電極とバックゲート電極とが接続されることにより、アノードがドレイン電極と接続されカソードがバックゲート電極と接続された寄生ダイオード１０９が生成される。従って、電源ライン１１０から二次電池１２０へと流れ出す電流のうち、バックゲート電極からドレイン電極へと流れようとする電流は、寄生ダイオード１０９で阻止されることとなる。そして、Ｐ型ＭＯＳＦＥＴ１０１と二次電池１２０との間に順方向に直列接続されるショットキーバリアダイオード１０２、抵抗１０３を介して、Ｐ型ＭＯＳＦＥＴ１０１の出力電圧に応じた電圧が二次電池１２０に印加されることにより、二次電池１２０が充電されることとなる。

そして、二次電池１２０が充電されるにつれて、当該二次電池１２０の充電電圧と基準電圧Ｖrefとの差が小さくなり、差動アンプ１０４の出力電圧が下降する。ｎｐｎ型トランジスタ１０５は、差動アンプ１０４の出力電圧の下降に伴ってコレクタ電圧が上昇する。Ｐ型ＭＯＳＦＥＴ１０１は、ｎｐｎ型トランジスタ１０５のコレクタ電圧の上昇に伴って、二次電池１２０を充電するためのドレイン電極の電圧が下降する。そして、二次電池１２０の充電電圧が基準電圧Ｖrefに達したとき、Ｐ型ＭＯＳＦＥＴ１０１のドレイン電極の電圧が最も小さくなり、二次電池１２０の充電が停止されることとなる。このとき、充電器に対して電源電圧の印加がされなくなった場合、電源ライン１１０の電圧が二次電池１２０の充電電圧よりも低い電圧Ｖ１（例えば略接地レベル）となる可能性がある。この場合、仮に二次電池１２０から電源ライン１１０へと流れ出す電流に対して逆方向の接続となるショットキーバリアダイオード１０２が備えられていないと、当該電流に対して順方向の接続となる寄生ダイオード１０９を介して電流が電源ライン１１０へと流れることとなる。このため、二次電池１２０の充電電圧は、基準電圧Ｖrefから下降することとなる。そこで、充電制御回路１００においては、図４に示すように、寄生ダイオード１０９の順方向に対し逆方向の接続となるショットキーバリアダイオード１０２を、二次電池１２０と電源ライン１１０の間に直列接続させ、二次電池１２０から電源ライン１１０へと流れ出す電流を阻止している。この結果、二次電池１２０の充電電圧を下降させることなく、機器（例えば携帯電話）等の負荷に対して二次電池１２０を用いることが可能となる。尚、図５に示す充電制御回路１１５は、ショットキーバリアダイオード１０２に換えてＰ型ＭＯＳＦＥＴ１１６を備えたものである。Ｐ型ＭＯＳＦＥＴ１１６は、ゲート電極がＰ型ＭＯＳＦＥＴ１０１のゲート電極と接続されることによりＰ型ＭＯＳＦＥＴ１０１とともに動作し、ドレイン電極がＰ型ＭＯＳＦＥＴ１０１のドレイン電極と接続され、ソース電極が抵抗１０３と接続され、バックゲート電極がソース電極と接続される。このため、充電制御回路１１５は、Ｐ型ＭＯＳＦＥＴ１１６のドレイン電極とバックゲート電極との間に寄生ダイオード１０９の順方向に対し逆方向の接続となる寄生ダイオード１１７が生成され、ｎｐｎ型トランジスタ１０５の動作に応じてＰ型ＭＯＳＦＥＴ１０１とＰ型ＭＯＳＦＥＴ１１６がとともに動作することにより、二次電池１２０から電源ライン１１０へと流れ出す電流を阻止している。
特開平６−１９７４６８号公報 特開２００１−３５２６８３号公報 特開２００５−８０４９１号公報

しかしながら、従来の充電制御回路１００（１１５）においては、二次電池１２０から電源ライン１１０へと流れ出す電流を阻止するために、ショットキーバリアダイオード１０２やＰ型ＭＯＳＦＥＴ１１６を充電制御回路１００（１１５）に備えなければならず、充電制御回路１００（１１５）に係るコストアップや回路面積の拡大等を招く虞があった。

そこで、本発明は、前記課題を解決することが可能な充電制御回路を提供することを目的とする。

前記課題を解決するための発明は、電源の電圧が印加される入力電極及び二次電池を充電するための電圧を出力する出力電極を有し、前記二次電池を充電する際にオンするＭＯＳＦＥＴの前記入力電極及び前記出力電極の電圧を比較する比較回路と、前記入力電極の電圧が前記出力電極の電圧よりも低いときの前記比較回路の比較結果に基づいて、前記入力電極と前記出力電極のうち、前記二次電池から前記電源へと流れ出す電流を阻止可能な寄生ダイオードを生成する側の一方の電極と、前記ＭＯＳＦＥＴのバックゲート電極と、を接続し、前記入力電極の電圧が前記出力電極の電圧よりも高いときの前記比較回路の比較結果に基づいて、前記入力電極と前記出力電極のうち、前記一方の電極とは異なる他方の電極と、前記バックゲート電極と、を接続するスイッチ回路と、を備えた、ことを特徴とする。

本発明によれば、入力電極と出力電極のうち、充電する際にバックゲート電極と接続される他方の電極とは異なる一方の電極と、バックゲート電極とを接続させることにより、二次電池から電源へと流れ出す電流を阻止可能な寄生ダイオードを生成することができる。

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝＝充電制御回路１の全体構成＝＝＝
以下、図１を参照しつつ、本発明に係る充電制御回路１の全体構成について説明する。図１は、本発明に係る充電制御回路１の全体構成の一例を示す回路図である。

充電制御回路１は、Ｐ型ＭＯＳＦＥＴ２（ＭＯＳＦＥＴ）、抵抗３、６、差動アンプ４、ｎｐｎ型トランジスタ５、コンパレータ７（比較回路）、スイッチ回路８、接続端子９、１０を有する。また、スイッチ回路８は、スイッチ８Ａ（第２スイッチ回路）、スイッチ８Ｂ（第１スイッチ回路）を有する。尚、充電制御回路１は、二次電池２０を充電する充電器（不図示）の一部を構成するものとして以下説明する。そして、充電器の電源ライン１１（電源）には、二次電池２０を充電する場合、直流電圧（電圧Ｖcc）が印加されるものとして説明する。また、充電器の電源ライン１１には、充電器に対して電源電圧の印加がされなくなった場合、二次電池２０の充電電圧よりも低い電圧Ｖ１（例えば略接地レベル）が印加されるものとして説明する。

接続端子９は、二次電池２０の正極と接続され、接続端子１０は、二次電池２０の負極と接続される。

差動アンプ４は、一方の極性（＋）の入力端子に基準電圧Ｖref（予め定められた電圧）が印加され、他方の極性（−）の入力端子が抵抗３の一端及び接続端子９と接続され、出力端子がｎｐｎ型トランジスタ５のベース電極と接続される。尚、基準電圧Ｖrefは、例えば二次電池２０が満充電状態のときの充電電圧よりも所定電圧低い電圧である。差動アンプ４は、二次電池２０の充電電圧と基準電圧Ｖrefとの差を増幅した電圧を出力する。差動アンプ４の出力電圧は、二次電池２０の充電電圧と基準電圧Ｖrefとの差が大きくなるにつれて上昇し、二次電池２０の充電電圧と基準電圧Ｖrefとの差が小さくなるにつれて下降する。

ｎｐｎ型トランジスタ５は、ベース電極が差動アンプ４の出力端子と接続され、コレクタ電極がＰ型ＭＯＳＦＥＴ２のゲート電極及び抵抗６の一端と接続され、エミッタ電極が接地される。ｎｐｎ型トランジスタ５は、差動アンプ４の出力電圧に応じて動作する。

抵抗６は、一端がＰ型ＭＯＳＦＥＴ２のゲート電極及びｎｐｎ型トランジスタ５のコレクタ電極と接続され、他端がＰ型ＭＯＳＦＥＴ２のバックゲート電極及びスイッチ８Ａとスイッチ８Ｂの接続点と接続される。尚、充電制御回路１は、抵抗６を備えずに、Ｐ型ＭＯＳＦＥＴ２のゲート及びｎｐｎ型トランジスタ５のコレクタ電極と、Ｐ型ＭＯＳＦＥＴ２のバックゲート電極及びスイッチ８Ａとスイッチ８Ｂの接続点との間を、短絡させる構成としても良い。

Ｐ型ＭＯＳＦＥＴ２、抵抗３は、電源ライン１１と二次電池２０との間に直列接続される。Ｐ型ＭＯＳＦＥＴ２は、ゲート電極が抵抗６の一端及びｎｐｎ型トランジスタ５のコレクタ電極と接続され、ソース電極（他方の電極）が電源ライン１１と接続され、ドレイン電極（一方の電極）が抵抗３の他端、コンパレータ７の他方の極性（−）の入力端子及びスイッチ８Ｂと接続される。また、Ｐ型ＭＯＳＦＥＴ２は、バックゲート電極がスイッチ８Ａとスイッチ８Ｂの接続点及び抵抗６の他端と接続される。Ｐ型ＭＯＳＦＥＴ２は、ｎｐｎ型トランジスタ５の動作に応じて動作する。そして、Ｐ型ＭＯＳＦＥＴ２は、ソース電極に電圧Ｖccが印加されると、ドレイン電極から二次電池２０を充電するための電圧を出力する。尚、本実施形態によれば、充電制御回路１は、Ｐ型ＭＯＳＦＥＴ２を構成としているがこれに限るものではなく、Ｎ型ＭＯＳＦＥＴ（不図示）を構成として用いても良い。

抵抗３は、一端が差動アンプ４の他方の極性（−）の入力端子及び接続端子９と接続され、他端がＰ型ＭＯＳＦＥＴ２のドレイン電極、コンパレータ７の他方の極性（−）及びスイッチ８Ｂと接続される。尚、抵抗３は、二次電池２０が充電されているときに、当該抵抗３を流れる電流を不図示の回路で積算するために設けられる。この不図示の回路は、積算した値が所定値に達したときに電源ライン１１から二次電池２０への充電路を遮断（例えばＰ型ＭＯＳＦＥＴ２をオフ）するためのものであって、例えば本発明の出願人が既に出願している特開２００４−３４０９１６号公報に詳細に記載されているため、説明等を省略する。

コンパレータ７は、一方の極性（＋）の入力端子が電源ライン１１と接続され、他方の極性（−）の入力端子がＰ型ＭＯＳＦＥＴ２のドレイン電極、スイッチ８Ｂ及び抵抗３の他端と接続される。コンパレータ７は、一方の電極（＋）の入力端子に印加されるＰ型ＭＯＳＦＥＴ２のソース電極の電圧と等しい電圧（電圧Ｖcc及び電圧Ｖ１）が、他方の電極（−）の入力端子に印加されるＰ型ＭＯＳＦＥＴ２のドレイン電極の電圧よりも高いときに、ハイレベル（入力電極の電圧が出力電極の電圧よりも高いときの比較結果）を出力する。また、コンパレータ７は、一方の電極（＋）の入力端子に印加されるＰ型ＭＯＳＦＥＴ２のソース電極の電圧と等しい電圧（電圧Ｖcc及び電圧Ｖ１）が、他方の極性（−）の入力端子に印加されるＰ型ＭＯＳＦＥＴ２のドレイン電極の電圧よりも低いときに、ローレベル（入力電極の電圧が出力電極の電圧よりも低いときの比較結果）を出力する。尚、コンパレータ７の正電源端子に、例えばレギュレータ（不図示）からの電圧（Ｖreg）が印加され、コンパレータ７の負電源端子に、接地レベルの電圧（Ｖss）が印加されている場合、ハイレベルとは、スイッチ８Ａを閉じ、スイッチ８Ｂを開かせるのに十分な略Ｖregであり、ローレベルとは、スイッチ８Ａを開き、スイッチ８Ｂを閉じさせるのに十分な略Ｖssである。

スイッチ回路８は、コンパレータ７からのハイレベル及びローレベルに基づいて相補的にスイッチングするスイッチ８Ａ、８Ｂから構成される。スイッチ８Ａは、ハイレベルに基づいて閉じ、電源ライン１１とＰ型ＭＯＳＦＥＴ２のバックゲート電極及び抵抗６の他端との間を短絡させる。また、スイッチ８Ａは、ローレベルに基づいて開き、電源ライン１１とＰ型ＭＯＳＦＥＴ２のバックゲート電極及び抵抗６の他端との間を開放させる。スイッチ８Ｂは、ハイレベルに基づいて開き、Ｐ型ＭＯＳＦＥＴ２のバックゲート電極及び抵抗６の他端とＰ型ＭＯＳＦＥＴ２のドレイン電極との間を開放させる。また、スイッチ８Ｂは、ローレベルに基づいて閉じ、Ｐ型ＭＯＳＦＥＴ２のバックゲート電極及び抵抗６の他端とＰ型ＭＯＳＦＥＴ２のドレイン電極との間を短絡させる。

尚、充電制御回路１は、集積回路（ＩＣ（Integrated Circuit））としても良い。また、充電制御回路１は、コンパレータ７、スイッチ回路８のみを構成とした集積回路としても良いし、それ以外の前記構成の一部も備えた集積回路としても良い。

＝＝＝充電制御回路１の充電時の動作＝＝＝
以下、図１を適宜参照しつつ、図２を用いて、本発明に係る充電制御回路１の充電時の動作について説明する。図２は、本発明に係る充電制御回路１の充電時の動作を説明するための回路図である。尚、電源ライン１１には、前述したように、二次電池２０を充電するための電圧Ｖccが印加されているものとして説明する。

例えば充電電圧が０(Ｖ)の二次電池２０が接続端子９、１０に接続されると、差動アンプ４の他方の極性（−）の入力端子に０(Ｖ)が印加される。このため、二次電池２０の充電電圧と基準電圧Ｖrefとの差が最も大きくなり、差動アンプ４の出力電圧が上昇する。ｎｐｎ型トランジスタ５は、差動アンプの出力電圧に応じて動作する。Ｐ型ＭＯＳＦＥＴ２は、ｎｐｎ型トランジスタ５の動作に応じて動作する。

一方、コンパレータ７は、一方の極性（＋）の入力端子にＰ型ＭＯＳＦＥＴ２のソース電極の電圧と等しい電圧Ｖccが印加され、他方の極性（−）の入力端子にＰ型ＭＯＳＦＥＴ２のドレイン電極の電圧が印加される。ここで、Ｐ型ＭＯＳＦＥＴ２のドレイン電極の電圧は、電圧Ｖccよりも低い、二次電池２０の充電電圧（０(Ｖ)）＋抵抗３の両端の電圧である。このため、コンパレータ７は、一方の極性（＋）の入力端子の電圧Ｖccが、他方の極性（−）の入力端子に印加されるＰ型ＭＯＳＦＥＴ２のドレイン電極の電圧よりも高いために、ハイレベルを出力する。従って、スイッチ８Ａが閉じ、電源ライン１１とＰ型ＭＯＳＦＥＴ２のバックゲート電極及び抵抗６の他端との間が短絡される。また、スイッチ８Ｂが開き、Ｐ型ＭＯＳＦＥＴ２のバックゲート電極及び抵抗６の他端とＰ型ＭＯＳＦＥＴ２のドレイン電極との間が開放される。このスイッチ８Ａが閉じることによる短絡は、Ｐ型ＭＯＳＦＥＴ２のバックゲート電極とソース電極とが接続されたことと等価である。このため、Ｐ型ＭＯＳＦＥＴ２のバックゲート電極とドレイン電極との間には、図２に示すように、アノードがドレイン電極と接続されカソードがバックゲート電極と接続された寄生ダイオード１２が生成される。つまり、電源ライン１１から二次電池２０へと流れ出す電流に対して逆方向に接続される寄生ダイオード１２が生成されることとなる。このため、電源ライン１１から流れ出す電流は、Ｐ型ＭＯＳＦＥＴ２のソース電極からドレイン電極へと流れる。上述の結果、Ｐ型ＭＯＳＦＥＴ２のドレイン電極から、二次電池２０を充電するための電圧が出力される。そして、Ｐ型ＭＯＳＦＥＴ２のドレイン電極の電圧−抵抗３の電圧が、二次電池２０に印加され、二次電池２０が充電されることとなる。尚、上述の充電制御回路１の動作は、二次電池２０の充電電圧が基準電圧Ｖrefに達するまで保持されることとなる。

＝＝＝電源ライン１１の電圧が電圧Ｖ１へ変化したときの充電制御回路１の動作＝＝＝
以下、図１、図２を適宜参照しつつ、図３を用いて、電源ライン１１の電圧が電圧Ｖ１へ変化したときの、本発明に係る充電制御回路１の動作について説明する。図３は、電源ライン１１の電圧が電圧Ｖ１へ変化したときの、本発明に係る充電制御回路１の動作を説明するための回路図である。

先ず、二次電池２０の充電電圧が基準電圧Ｖrefに達したときの、本発明に係る充電制御回路１の動作について説明する。

差動アンプ４の出力電圧は、二次電池２０の充電電圧と基準電圧Ｖrefとの差が小さくなるにつれて下降する。ｎｐｎ型トランジスタ５は、差動アンプ４の出力電圧の降下に伴ってコレクタ電圧が上昇する。Ｐ型ＭＯＳＦＥＴ２は、ｎｐｎ型トランジスタ５のコレクタ電圧の上昇に伴ってドレイン電極の電圧が下降する。そして、二次電池２０の充電電圧が基準電圧Ｖrefに達したとき、Ｐ型ＭＯＳＦＥＴ２のドレイン電極の電圧が最も小さくなり、この結果、二次電池２０の充電が停止されることとなる。

次に、前述したように充電器に対して電源電圧が印加されなくなり、電源ライン１１の電圧が、二次電池２０の充電電圧よりも低い電圧Ｖ１へ変化したものとする。

コンパレータ７は、一方の極性（＋）の入力端子にＰ型ＭＯＳＦＥＴ２のソース電極の電圧と等しい電圧Ｖ１が印加され、他方の極性（−）の入力端子にＰ型ＭＯＳＦＥＴ２のドレイン電極の電圧が印加される。ここで、Ｐ型ＭＯＳＦＥＴ２のドレイン電極の電圧は、電圧Ｖ１よりも高い、二次電池２０の充電電圧（略基準電圧Ｖref）＋抵抗３の両端の電圧である。このため、コンパレータ７は、一方の極性（＋）の入力端子の電圧Ｖ１が、他方の極性（−）の入力端子に印加されるＰ型ＭＯＳＦＥＴ２のドレイン電極の電圧よりも低いために、ローレベルを出力する。このため、スイッチ８Ａが開き、電源ライン１１とＰ型ＭＯＳＦＥＴ２のバックゲート電極及び抵抗６の他端との間が開放される。また、スイッチ８Ｂが閉じ、Ｐ型ＭＯＳＦＥＴ２のバックゲート電極及び抵抗６の他端とＰ型ＭＯＳＦＥＴ２のドレイン電極との間が短絡される。そして、Ｐ型ＭＯＳＦＥＴ２のバックゲート電極とドレイン電極とが接続されることにより、Ｐ型ＭＯＳＦＥＴ２のソース電極とバックゲート電極との間には、図３に示すように、アノードがソース電極と接続されカソードがバックゲート電極と接続された寄生ダイオード１３が生成される。つまり、二次電池２０から電源ライン１１へと流れ出す電流に対して逆方向に接続される寄生ダイオード１３が生成されることとなる。従って、二次電池２０から電源ライン１１へと流れ出す電流のうち、バックゲート電極からソース電極へ流れようとする電流は、寄生ダイオード１３で阻止されることとなる。更に、ｎｐｎ型トランジスタ５のコレクタ電圧が上昇したときのＰ型ＭＯＳＦＥＴ２の動作と、抵抗６の他端とＰ型ＭＯＳＦＥＴ２のバックゲート電極との接続とにより、二次電池２０から流れ出す電流は、Ｐ型ＭＯＳＦＥＴ２を流れることが出来なくなる。この結果、二次電池２０から流れ出す電流は電源ライン１１へと流れることが出来なくなり、二次電池２０の充電電圧は下降されることなく保持されることとなる。

上述した実施形態によれば、ソース電極の電圧がドレイン電極の電圧よりも低いときに二次電池２０から電源ライン１１へと流れ出す電流を、Ｐ型ＭＯＳＦＥＴ２のソース電極とバックゲート電極の間に逆方向に接続される寄生ダイオード１３で阻止することが可能となる。この結果、二次電池２０から電源ライン１１へと電流が流れ出した場合の二次電池２０の充電電圧の下降を防止することが可能となる。また、ショットキーバリアダイオード１０２（図４）や別途Ｐ型ＭＯＳＦＥＴ１１６（図５）を備えることなく、コンパレータ７とスイッチ回路８を備えることのみで二次電池２０から電源ライン１１へと流れ出す電流を阻止することが可能となり、従来の充電制御回路１００（１１５）に比べ、コストダウンや回路面積の縮小化等を図ることが可能となる。

さらに、コンパレータ７からのハイレベル及びローレベルに基づいて相補的にスイッチングするスイッチ８Ａ及びスイッチ８Ｂでスイッチ回路８を構成することにより、二次電池２０から電源ライン１１へと流れ出す電流の阻止と二次電池２０の充電を、より確実に行うことが可能となる。

また、ソース電極の電圧がドレイン電極の電圧よりも高いとき、二次電池２０の充電電圧が基準電圧Ｖrefに達するまで充電することが可能となる。また、寄生ダイオード１３による二次電池２０から電源ライン１１に流れ出す電流の阻止に加えて、ｎｐｎ型トランジスタ５のコレクタ電圧が上昇したときのＰ型ＭＯＳＦＥＴ２の動作により、二次電池２０の充電電圧が下降されることを確実に防止することが可能となる。

また、Ｐ型ＭＯＳＦＥＴ２を用いた場合、抵抗６の他端とバックゲート電極とを接続させることにより、ソース電極の電圧がドレイン電極の電圧よりも低いとき、ｎｐｎ型トランジスタ５のコレクタ電圧が上昇したときのＰ型ＭＯＳＦＥＴ２の動作状態を確実に保持させることが可能となる。詳述すると、図４、図５に示す抵抗１０６のように、抵抗６の他端を電源ライン１１と接続させた場合、電源ライン１１の電圧が電圧Ｖ１となるとき、ソース電極に電圧Ｖ１が印加され、ゲート電極に抵抗６の電圧分下降した電圧が印加されることとなる。そして、このときのＰ型ＭＯＳＦＥＴ２のゲート電極・ソース電極間の電圧がＰ型ＭＯＳＦＥＴ２を動作させるのに十分な電圧となる場合、二次電池２０から電源ライン１１へと流れ出す電流を阻止する寄生ダイオード１３を生成しているにも関わらず、動作状態のＰ型ＭＯＳＦＥＴ２のドレイン電極からソース電極へと電流が流れる可能性がある。そこで、抵抗６の他端をバックゲート電極に接続させることにより、ｎｐｎ型トランジスタ５のコレクタ電圧が上昇したときのＰ型ＭＯＳＦＥＴ２の動作を確実に保持させる。この結果、二次電池２０から電源ライン１１へと流れ出す電流が、Ｐ型ＭＯＳＦＥＴ２を介して流れることを確実に防止することが可能となる。

以上、本発明に係る充電制御回路について説明したが、上記の説明は、本発明の理解を容易とするためのものであり、本発明を限定するものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得る。

本発明に係る充電制御回路の全体構成を示す回路図である。 本発明に係る充電制御回路の充電時の動作を示す回路図である。 本発明に係る充電制御回路の、電源ラインの電圧が電圧Ｖ１へ変化したときの動作を示す回路図である。 従来の充電制御回路の全体構成を示す回路図である。 従来の充電制御回路の全体構成を示す回路図である。

符号の説明

１ 充電制御回路 ２ Ｐ型ＭＯＳＦＥＴ
３ 抵抗 ４ 差動アンプ
５ ｎｐｎ型トランジスタ ６ 抵抗
７ コンパレータ ８ スイッチ回路
９ 接続端子 １０ 接続端子
１１ 電源ライン １２ 寄生ダイオード
１３ 寄生ダイオード ２０ 二次電池
１００ 充電制御回路 １０１ Ｐ型ＭＯＳＦＥＴ
１０２ ショットキーバリアダイオード １０３ 抵抗
１０４ 差動アンプ １０５ ｎｐｎ型トランジスタ
１０６ 抵抗 １０７ 接続端子
１０８ 接続端子 １０９ 寄生ダイオード
１１０ 電源ライン １１５ 充電制御回路
１１６ Ｐ型ＭＯＳＦＥＴ １１７ 寄生ダイオード
１２０ 二次電池

Claims (4)

1. 電源の電圧が印加される入力電極及び二次電池を充電するための電圧を出力する出力電極を有し、前記二次電池を充電する際にオンするＭＯＳＦＥＴの前記入力電極及び前記出力電極の電圧を比較する比較回路と、
   前記入力電極の電圧が前記出力電極の電圧よりも低いときの前記比較回路の比較結果に基づいて、前記入力電極と前記出力電極のうち、前記二次電池から前記電源へと流れ出す電流を阻止可能な寄生ダイオードを生成する側の一方の電極と、前記ＭＯＳＦＥＴのバックゲート電極と、を接続し、
   前記入力電極の電圧が前記出力電極の電圧よりも高いときの前記比較回路の比較結果に基づいて、前記入力電極と前記出力電極のうち、前記一方の電極とは異なる他方の電極と、前記バックゲート電極と、を接続するスイッチ回路と、を備えた、
   ことを特徴とする充電制御回路。
2. 前記スイッチ回路は、
   前記一方の電極と前記バックゲート電極とを接続する第１スイッチ回路と、
   前記他方の電極と前記バックゲート電極とを接続する第２スイッチ回路と、からなり、
   前記第１スイッチ回路及び前記第２スイッチ回路は、
   前記比較回路の比較結果に基づいて相補的にスイッチングする、
   ことを特徴とする請求項１に記載の充電制御回路。
3. 前記ＭＯＳＦＥＴは、
   前記二次電池の充電電圧が予め定められた電圧よりも低いときにオンし、
   前記二次電池の充電電圧が前記予め定められた電圧より高いときにオフする、
   ことを特徴とする請求項１又は請求項２に記載の充電制御回路。
4. 前記ＭＯＳＦＥＴは、Ｐ型ＭＯＳＦＥＴであって、
   前記Ｐ型ＭＯＳＦＥＴの制御電極は、前記バックゲート電極と接続される、
   ことを特徴とする請求項１乃至請求項３の何れかに記載の充電制御回路。

Images