JP2008133735A - 電子式制御ユニット - Google Patents

Abstract

【課題】マイクロプロセッサに大きな負担をかけることなく、電源部で生じた異常を確実に検出することができる電子式制御ユニットを提供する。
【解決手段】エンジンにより駆動される磁石発電機の出力端子に接続される入力端子２ａ，２ｂと、直流出力端子２ｃ，２ｄと、入力端子間に入力される交流電圧を設定値に等しい直流電圧に変換する制御電源回路２Ａと、マイクロプロセッサ２Ｂとを備えた電子式制御ユニットにおいて、制御電源回路の出力電圧を一定の異常判定電圧を比較して制御電源回路の出力電圧が異常判定電圧以下になったときに割り込み信号Ｓintを発生する割り込み信号発生回路２Ｈと、割り込み信号Ｓintが発生したときに電源部に異常が生じたことを記憶する異常状態記憶手段とを設けた。
【選択図】 図１

Description

本発明は、エンジンなどにより駆動される磁石発電機を電源として各種の負荷に電源電圧を供給したり、特定の制御対象を制御したりする機能を有する電子式制御ユニットに関するものである。

車両等を駆動するエンジンにおいては、エンジンにより駆動される磁石発電機を電源として、燃料噴射装置や点火装置等の各種の電装品を駆動している。

最近では、エンジンの電装品を制御するために、マイクロプロセッサと各種の電装品を駆動する駆動回路などをユニット化した電子制御ユニット（ＥＣＵ）が用いられている。エンジンに付属する電装品は一定の直流電圧により駆動されるため、磁石発電機を電源とする場合には、磁石発電機が出力する交流電圧を一定の直流電圧に変換する制御電源回路を電子式制御ユニット内に設けている。

磁石発電機が出力する交流電圧を一定の直流電圧に変換する制御電源回路は、磁石発電機の出力電圧を整流する整流回路と、整流回路の出力電圧が設定値を超えたときに発電機の出力を短絡する手段とにより構成される。この種の制御電源回路としては、例えば、特許文献１に示されたものが用いられている。

図４は特許文献１に示された制御電源回路を内蔵した電子式制御ユニットの構成例を示したものである。同図において、１は磁石発電機、２′は電子式制御ユニット、４及び５は制御電源回路の出力電圧を電源電圧として動作する負荷である。負荷４は電子制御ユニットにより制御される負荷であり、負荷５は制御を必要としない負荷である。

電子制御ユニット２′は、磁石発電機の出力電圧が入力される入力端子２ａ，２ｂと、プラス側及びマイナス側の直流出力端子２ｃ及び２ｄと、制御が必要な負荷が接続される負荷接続端子２ｅとを備えている。直流出力端子２ｃ、２ｄのうち、マイナス側の出力端子２ｄは接地され、出力端子２ｃ、２ｄ間に平滑用コンデンサ６が接続されている。

電子制御ユニット２′はまた、入力端子２ａ，２ｂ間に入力される交流電圧を設定値にほぼ保たれた直流電圧に変換して直流出力端子２ｃ，２ｄ間に与える制御電源回路２Ａと、マイクロプロセッサ（ＭＰＵ）２Ｂと、マイクロプロセッサＢに接続された記憶装置２Ｃと、制御電源回路２Ａの出力電圧を検出してマイクロプロセッサのポートＰ1に入力する入力回路２Ｄと、負荷接続端子２ｅと接地間に接続された負荷駆動スイッチ２Ｅと、マイクロプロセッサのポートＰ2から出力される駆動信号を負荷駆動スイッチ２Ｅに与える出力回路２Ｆとを備えている。

制御が必要な負荷４は、出力端子２ｃと負荷接続端子２ｅとの間に接続され、負荷５はプラス側直流出力端子２ｃと接地間に接続されている。この例では、マイクロプロセッサ２Ｂと、記憶装置２Ｃと、入力回路２Ｄと、負荷駆動スイッチ２Ｅと、出力回路２Ｆとにより特定の制御対象（図示の例では負荷４）を制御する制御部２Ｇ′が構成されている。

制御電源回路２Ａは、ダイオードＤ1，Ｄ2とＭＯＳＦＥＴ Ｆ1，Ｆ2とからなる制御整流回路２A1と、制御整流回路の出力電圧を検出して、検出した電圧が設定値以下であるか否かを判定する出力電圧判定回路２A2と、ＦＥＴ制御回路２A3とから構成されている。ＦＥＴ制御回路２A3は、出力電圧判定回路２A2により制御整流回路の出力電圧が設定値を超えていると判定されたときにＭＯＳＦＥＴ Ｆ1及びＦ2に同時に駆動信号を供給して両ＭＯＳＦＥＴを同時にオン状態にし、出力電圧が設定値以下であると判定されたときにＭＯＳＦＥＴ Ｆ1及びＦ2への駆動信号の供給を停止して両ＭＯＳＦＥＴをオフ状態に保持するようにＭＯＳＦＥＴ Ｆ1及びＦ2を制御する。

図４に示した電子式制御ユニットにおいては、磁石発電機１の出力電圧がダイオードＤ1及びＤ2とＭＯＳＦＥＴ Ｆ1及びＦ2のドレインソース間に形成された寄生ダイオードＤf1及びＤf2とにより構成されたダイオードブリッジ全波整流回路により整流されて直流出力端子２ｃ、２ｄ間に印加される。

出力電圧判定回路２A2により、制御電源回路２Ａの出力電圧が設定値を超えたと判定されると、ＦＥＴ制御回路２A3がＭＯＳＦＥＴ Ｆ1及びＦ2に同時に駆動信号を与えるため、両ＭＯＳＦＥＴが同時にオン状態になる。ＭＯＳＦＥＴ Ｆ1及びＦ2が同時にオン状態になると、ＭＯＳＦＥＴ Ｆ1及びＦ2のうちの一方のドレインソース間と、他方の寄生ダイオードとを通して磁石発電機の出力電圧が短絡されるため、制御整流回路２A1の出力電圧が低下する。これにより制御整流回路の出力電圧が設定値以下になると、ＦＥＴ制御回路からＭＯＳＦＥＴ Ｆ1及びＦ2への駆動信号の供給が停止される。これにより磁石発電機の出力電圧の短絡が解除され、制御整流回路の出力電圧が上昇する。これらの動作の繰り返しにより出力端子２ｃ、２ｄ間の電圧が設定値付近に保持される。

上記のような電子式制御ユニットにおいて、エンジンの振動や熱による膨張収縮などにより、磁石発電機と制御ユニットとを接続しているコネクタの接点の接触不良や、ユニット内の配線の接続不良などが生じると、制御電源回路の出力が異常な低下を示して、電装品の動作が一時的に停止してエンジンが不調になったり、エンジンが停止したりすることがある。

そこで、従来の電子式制御ユニットでは、制御電源回路２Ａの出力電圧を入力回路２Ｄを通してマイクロプロセッサ２Ｂに入力して、制御電源回路の出力電圧を一定のサンプリング周期でサンプリングし、制御電源回路の出力電圧が設定値よりも大幅に低下したことが検出されたときに、磁石発電機１及び制御電源回路２Ａにより構成される電源部に何らかの異常が生じていると判定して警報の発生などを行うようにしていた。
特開平８−３３２２８号公報

上記のように、従来の電子式制御ユニットにおいては、マイクロプロセッサにより一定のサンプリング周期で制御電源回路の出力電圧をモニタして、制御電源回路の出力電圧が設定値よりも大幅に低下したときに、電源部に異常が生じていると判定するようにしていた。このような方法により電源部の異常検出を行った場合、制御電源回路の出力電圧が低下する状態がサンプリング周期以上継続する異常が生じればそれを確実に検出することができるが、サンプリング周期よりも短い期間のみ継続する瞬時的な異常が生じたときには、それを検出することができないという問題があった。そのため、従来は、電源部の異常によりエンジンの不調が生じたときに、その不調が電源部の異常に起因することを特定できないことがあり、エンジンを修復するために正常な電装品をばらしてみるなどの無駄な作業を行うことが必要になって、エンジンの修復に時間がかかることがあった。

制御電源回路の出力電圧のサンプリング周期を十分に短くしておけば、上記のような問題が生じるのを回避することができる。しかしながら、制御電源回路の出力電圧のサンプリング周期を短くするとマイクロプロセッサの負担が大きくなり、マイクロプロセッサが行う点火時期の制御や燃料噴射量の制御などに悪影響を及ぼすという問題が生じる。

本発明の目的は、マイクロプロセッサによる制御電源回路のサンプリング周期を短くしてマイクロプロセッサに大きな負担をかけることなく、制御電源回路の出力電圧の監視を的確に行って、電源部で生じた異常を確実に検出することができるようにした電子式制御ユニットを提供することにある。

本発明は、エンジンにより駆動される磁石発電機の出力端子に接続される入力端子と、直流出力端子と、入力端子間に入力される交流電圧を設定値にほぼ保たれた直流電圧に変換して前記直流出力端子間に与えるように構成されて前記磁石発電機とともに電源部を構成する制御電源回路と、マイクロプロセッサを備えて該マイクロプロセッサにより特定の制御対象を制御する制御部とを備えた電子式制御ユニットを対象とする。

本発明においては、制御電源回路の出力電圧が異常判定電圧以下になったときに割り込み信号を発生して該割り込み信号を前記マイクロプロセッサに入力する割り込み信号発生回路を設け、制御部には、割り込み信号が発生したときに電源部に異常が生じたことを記憶する異常状態記憶手段を設けておく。

上記のように構成すると、マイクロプロセッサが制御電源回路の出力電圧をサンプリングする周期の如何に関わりなく、制御電源回路の出力電圧が異常な低下を示したときに直ちに割り込み信号を発生させて、電源部に異常が生じたことを検出することができるため、電源部に瞬時的な異常が生じた場合でもそれを確実に検出して、その異常の発生の事実を異常状態記憶手段に記憶させておくことができる。従って、エンジンの不調が観察されたときに異常状態記憶手段の記憶内容を見ることにより、電源部に異常が生じたことを確実に知ることができる。

従って、電源部の異常が生じたときに、その異常を電源部以外の電装品の異常と誤認して正常な電装品の点検を行う等の無駄な作業が行われるのを防ぐことができ、エンジンの修復作業を的確に行うことができる。

直流出力端子間にバッテリが接続される場合には、磁石発電機及び制御電源回路により構成される電源部に異常が生じても、制御電源回路の出力電圧が大幅に低下しないことがあるため、電源部の異常を的確に検出できないおそれがある。そのため、本発明は、出力端子間に接続される負荷にバッテリが含まれないバッテリレスのエンジンを制御する電子式制御ユニットに適用した場合に特に有用である。

本発明の好ましい態様では、外部のコンピュータが接続される通信ポートが設けられていて、該通信ポートに外部のコンピュータが接続された際に、外部のコンピュータからの要求に応じて電源部の現在の異常状態と異常状態記憶手段に記憶された異常履歴とを外部のコンピュータに伝送する通信手段が設けられている。

上記のように構成すると、電子式制御ユニットに外部のコンピュータを接続して、外部のコンピュータと電子制御ユニット内のマイクロプロセッサとの間で通信を行わせることにより、現在電源部で異常が生じているか否かを知ることができるだけでなく、過去の異常発生の履歴をも知ることができる。

本発明の好ましい態様では、電源部の異常の有無を表示する異常状態表示装置が設けられ、制御部には、前記割り込み信号が発生したときに異常状態表示装置に表示動作を行わせる表示装置駆動手段が設けられている。

上記のように異常状態表示手段を設けておくと、外部のコンピュータを接続することなく、電源部に異常があるか否かを直ちに知ることができる。

以上のように、本発明によれば、マイクロプロセッサが制御電源回路の出力電圧をサンプリングする周期の如何に関わりなく、制御電源回路の出力電圧が異常な低下を示したときに直ちに割り込み信号を発生させることにより、電源部に異常が生じたことを検出して、その異常の発生の事実を異常状態記憶手段に記憶させておくようにしたので、エンジンの不調が生じたときに電源部に異常が生じたか否かを確実に知ることができ、電源部の異常を電源部以外の電装品の異常と誤認して正常な電装品の点検を行う等の無駄な作業が行われるのを防ぐことができる。

請求項３に記載された発明によれば、制御部に外部のコンピュータが接続される通信ポートを設けて、該通信ポートに外部のコンピュータを接続することにより、電源部の現在の異常状態と異常状態記憶手段に記憶された異常履歴とを外部のコンピュータに伝送することができるようにしたので、現在電源部で異常が生じているか否かを知ることができるだけでなく、過去の異常発生の履歴をも知ることができる。

また請求項４に記載された発明によれば、電源部の異常の有無を表示する異常状態表示装置を設けるとともに、割り込み信号が発生したときに異常状態表示装置に表示動作を行わせる表示装置駆動手段を制御部に設けたので、外部のコンピュータを接続しなくても電源部に異常があるか否かを知ることができ、エンジンの不調が生じたときにその原因が電源部にあるのか否かを直ちに知ることができる。

以下図面を参照して本発明の好ましい実施形態を詳細に説明する。
図１は本発明の好ましい実施形態の構成例を示したもので、同図において、１は磁石発電機、２は本発明に係わる電子式制御ユニット、４及び５は制御電源回路の出力電圧を電源電圧として動作する負荷である。本実施形態では、制御電源回路の負荷にバッテリが含まれないとする。

周知のように、磁石発電機１は、エンジンの出力軸に取り付けられる磁石回転子と、エンジンのケースやカバーなどに固定される固定子とにより構成される。固定子は、磁石回転子の磁極に対向する磁極部を有する電機子鉄心と該電機子鉄心に巻回されら発電コイルＷとにより構成される。負荷４は電子制御ユニットにより制御される負荷であり、負荷５は制御を必要としない負荷である。以下の説明では、負荷４が燃料噴射装置のインジェクタであるとする。制御が必要な負荷（インジェクタ）４は、出力端子２ｃと負荷接続端子２ｅとの間に接続され、負荷５はプラス側直流出力端子２ｃと接地間に接続されている。

電子制御ユニット２は、図４に示した従来例と同様に、磁石発電機の出力電圧が入力される入力端子２ａ，２ｂと、プラス側及びマイナス側の直流出力端子２ｃ及び２ｄと、制御が必要な負荷が接続される負荷接続端子２ｅとを備えている。マイナス側の出力端子２ｄは接地され、出力端子２ｃ、２ｄ間に平滑用コンデンサ６が接続されている。

電子制御ユニット２はまた、入力端子２ａ，２ｂ間に入力される交流電圧を設定値にほぼ保たれた直流電圧に変換して直流出力端子２ｃ，２ｄ間に与える制御電源回路２Ａと、マイクロプロセッサ（ＭＰＵ）２Ｂと、マイクロプロセッサＢに接続された記憶装置２Ｃと、制御電源回路２Ａの出力電圧を検出してマイクロプロセッサのポートＰ1に入力する入力回路２Ｄと、負荷接続端子２ｅと接地間に接続された負荷駆動スイッチ２Ｅと、マイクロプロセッサのポートＰ2から出力される駆動信号を負荷駆動スイッチ２Ｅに与える出力回路２Ｆと、割り込み信号発生回路２Ｈと、割り込み信号発生回路２Ｈが発生した割り込み信号をマイクロプロセッサ２Ｂに入力する入力回路２Ｉとを備え、マイクロプロセッサ２Ｂと、記憶装置２Ｃと、入力回路２Ｄと、負荷駆動スイッチ２Ｅと、出力回路２Ｆと、電源部出力電圧判定回路２Ｈと、入力回路２Ｉとにより、特定の制御対象（図示の例ではインジェクタ４）を制御する制御部２Ｇが構成されている。

制御電源回路２Ａは、ダイオードＤ1，Ｄ2とＭＯＳＦＥＴ Ｆ1，Ｆ2とのブリッジ回路からなる制御整流回路２A1と、制御整流回路２A1の出力電圧を検出して、検出した電圧が設定値以下であるか否かを判定する出力電圧判定回路２A2と、出力電圧判定回路による判定結果に応じてＭＯＳＦＥＴを制御するＦＥＴ制御回路２A3とから構成されている。

ＦＥＴ制御回路２A3は、出力電圧判定回路２A2により制御整流回路の出力電圧が設定値を超えていると判定されたときにＭＯＳＦＥＴ Ｆ1及びＦ2に同時に駆動信号を供給して両ＭＯＳＦＥＴを同時にオン状態にし、出力電圧が設定値以下であると判定されたときにＭＯＳＦＥＴ Ｆ1及びＦ2への駆動信号の供給を停止して両ＭＯＳＦＥＴをオフ状態に保持するようにＭＯＳＦＥＴ Ｆ1及びＦ2を制御する。

図示の出力電圧判定回路２Aは、抵抗器Ｒ1ないしＲ5と比較器ＣＰ1とダイオードＤ3とからなっていて、抵抗Ｒ1及びＲ2の直列回路により制御電源回路２Ａの出力電圧を検出して電圧検出信号Ｓoを出力する電圧検出回路が構成され、抵抗Ｒ3及びＲ4の直列回路により、設定電圧信号発生回路が構成されている。抵抗Ｒ3及びＲ4の直列回路からなる設定電圧信号発生回路は、制御電源回路２Ａの出力電圧を一定の直流電圧に変換する図示しない定電圧電源回路の出力電圧Ｖcを分圧して設定電圧信号Ｓrを発生する。

電圧検出回路が出力する電圧検出信号Ｓoは比較器ＣＰ1の反転入力端子に入力され、設定電圧信号発生回路が出力する設定電圧信号Ｓrは比較器ＣＰ1の非反転入力端子に入力されている。比較器ＣＰ1の出力端子と非反転入力端子との間にはダイオードＤ3と抵抗Ｒ5との直列回路が接続され、比較器ＣＰ1の出力端子の電位が低下したときに、該電位の低下が比較器ＣＰ1の非反転入力端子にフィードバックされて、設定電圧信号Ｓrが低下させられるようになっている。

図示の制御電源回路２Ａにおいて、制御整流回路２A1の出力電圧が設定値以下のときには、出力電圧検出信号Ｓoの電圧値が設定電圧信号Ｓrの電圧値以下であるため、比較器ＣＰ1の出力端子の電位がハイレベルの状態にある。このときＦＥＴ制御回路２A3はＭＯＳＦＥＴ Ｆ1及びＦ2に駆動信号を与えないため、両ＭＯＳＦＥＴはオフ状態を保持し、磁石発電機の整流出力がそのまま出力端子２ｃ、２ｄ間に印加される。

制御電源回路２Ａの出力電圧が設定値を超え、電圧検出信号Ｓoが設定電圧信号Ｓrを超えると、比較器ＣＰ1の出力端子の電位がローレベルに変化する。比較器ＣＰ1の出力端子の電位がローレベルに変化すると、この電位の変化がダイオードＤ3と抵抗Ｒ5とを通して比較器ＣＰ1の非反転入力端子にフィードバックされるため、設定電圧信号Ｓrが低下する。

電圧検出信号Ｓoが設定電圧信号Ｓrを超え、比較器ＣＰ1の出力端子の電位がローレベルに変化すると、ＦＥＴ制御回路２A3がＭＯＳＦＥＴ Ｆ1及びＦ2に同時に駆動信号を与えるため、両ＭＯＳＦＥＴが同時にオン状態になる。ＭＯＳＦＥＴ Ｆ1及びＦ2が同時にオン状態になると、ＭＯＳＦＥＴ Ｆ1及びＦ2のうちの一方のドレインソース間と、他方の寄生ダイオードとを通して磁石発電機の出力電圧が短絡されるため、制御整流回路２A1の出力電圧が低下する。これにより制御整流回路の出力電圧が設定値以下になると、比較器ＣＰの出力端子の電位がハイレベルになり、ＦＥＴ制御回路からＭＯＳＦＥＴ Ｆ1及びＦ2への駆動信号の供給が停止される。これにより磁石発電機の出力電圧の短絡が解除され、制御整流回路の出力電圧が上昇する。これらの動作の繰り返しにより出力端子２ｃ、２ｄ間の電圧が設定値付近に保持される。

入力回路２Ｄは、制御電源回路２Ａの出力電圧をマイクロプロセッサ２ＢのポートＰ1に入力する。マイクロプロセッサ２Ｂは、一定のサンプリング周期で、ポートＰ1に入力されている電圧を読み込んで制御電源回路の出力電圧を検出し、検出した電圧を負荷の制御に反映させる。

例えば燃料噴射装置からの燃料噴射量を制御する場合には、各種の制御条件に対して演算した量の燃料をインジェクタから噴射させるようにインジェクタを制御するが、通常インジェクタからの燃料噴射量はインジェクタから燃料を噴射させる時間（噴射時間）により管理されるため、マイクロプロセッサは、所定の噴射時間を得るようにインジェクタに駆動電圧を印加する時間を制御する。この場合、インジェクタに駆動電圧を印加する時間（駆動時間）は、実噴射時間（混合気の空燃比を所定の値にするために必要な噴射時間）と、無効噴射時間（インジェクタへの駆動電圧の印加を開始したタイミングから実際に燃料噴射が開始されるタイミングまでの時間により主として決まる時間）とにより決められる。無効噴射時間は、インジェクタに与える電源電圧の大きさにより決まるため、マイクロプロセッサは、入力回路２Ｄを通してサンプリングした電圧値に対して無効噴射時間を演算し、この無効噴射時間を別途演算した実噴射時間に加算してインジェクタに駆動電圧を印加する時間を決定する。

従来の電子式制御ユニットにおいては、入力回路２Ｄを通してサンプリングした電圧値から電源部の異常の有無の判定をも行っていたが、入力回路２Ｄを通してサンプリングした電圧値を用いて電源部の異常の有無の判定を行うと、サンプリング周期よりも短い時間の間しか継続しない瞬時的な異常が電源部に生じたときにその異常を検出できないことがある。

そこで、本発明においては、制御電源回路２Ａの出力電圧Ｅoを一定の異常判定電圧Ｅfと比較して、制御電源回路の出力電圧が異常判定電圧以下になったときに割り込み信号を発生して、該割り込み信号をマイクロプロセッサの割り込み入力ポートＰintに与える割り込み信号発生回路２Ｈを別途設けるとともに、割り込み信号が発生したときに電源部に異常が生じたことを記憶装置２Ｃ内の不揮発性メモリに記憶する異常状態記憶手段をマイクロプロセッサ２Ｂにより構成して、異常状態記憶手段の記憶内容を見ることにより電源部に異常があるか否かを判定することができるようにした。

図示の割り込み信号発生回路２Ｈは、比較器ＣＰ2と、抵抗器Ｒ6ないしＲ10とからなっている。図示の割り込み信号発生回路２Ｈにおいては、抵抗Ｒ6とＲ7とが直列に接続されて、これらの抵抗の直列回路の両端に制御電源回路の出力電圧Ｅoが印加されている。抵抗Ｒ6とＲ7の直列回路により出力電圧検出回路が構成され、抵抗Ｒ7の両端に得られる電圧検出信号Ｓo′が比較器ＣＰ2の反転入力端子に入力されている。また抵抗Ｒ8とＲ9とが直列に接続されて、これらの抵抗の直列回路の両端に図示しない定電圧電源回路の出力電圧Ｖcが印加されている。抵抗Ｒ8とＲ9の直列回路により異常判定電圧に相応する大きさの異常判定信号Ｓfを発生する異常判定信号発生回路が構成され、抵抗Ｒ9の両端に得られる異常判定信号Ｓfが比較器ＣＰ2の非反転入力端子に入力されている。また比較器ＣＰ2の出力端子と非反転入力端子との間に抵抗Ｒ10が接続されている。比較器ＣＰ2の出力は、入力回路２Ｉを通してマイクロプロセッサの割り込み入力端子Ｐintに入力されている。入力回路２Ｉは比較器ＣＰ2の出力を反転させた信号を割り込み信号Ｓintとしてマイクロプロセッサの割り込み入力端子Ｐintに入力する。

図示の割り込み信号発生回路２Ｈにおいては、制御電源回路の出力電圧Ｅoが異常判定電圧Ｅfを超えているとき（電源部が正常であるとき）に比較器ＣＰ2の出力端子の電位がローレベルの状態にあり、割り込み信号発生回路２Ｈは割り込み信号を発生しない状態にある。このとき入力回路２Ｉは、マイクロプロセッサの割り込み入力端子Ｐintの電位をハイレベルにしている。制御電源回路の出力電圧Ｅoが異常判定電圧Ｅf以下になると、比較器ＣＰ2の出力端子の電位がハイレベルになり、割り込み信号発生回路２Ｈが割り込み信号を発生した状態になる。このとき入力回路２Ｉはマイクロプロセッサの割り込み信号入力端子Ｐintの電位をローレベルにしてマイクロプロセッサに割り込み信号Ｓintを入力する。マイクロプロセッサ２Ｂは、割り込み信号が入力されたときに図３に示す割り込み処理を実行して、電源部に異常が発生した事実をその異常の発生時刻とともに記憶装置２Ｃ内の不揮発性メモリに記憶させる。マイクロプロセッサは、図３に示した割り込み処理を実行する過程により異常状態記憶手段を構成する。

マイクロプロセッサ２Ｂは、外部のコンピュータが接続される通信ポートＰ3を備えていて、この通信ポートにつながる端子２ｇが電子式制御ユニット２のケースに設けられ、この端子２ｇに外部のコンピュータ７の通信ポートを接続することにより、外部のコンピュータ７とマイクロプロセッサ２Ｂとの間で通信を行うことができるようになっている。マイクロプロセッサ２Ｂは、所定のプログラムを実行することにより、外部のコンピュータからの要求に応じて電源部の現在の異常状態の有無と異常状態記憶手段に記憶された異常履歴とを外部のコンピュータに伝送する通信手段を構成する。

電子式制御ユニット２のケースにはまた、マイクロプロセッサの出力ポートＰ4につながる表示装置接続端子２ｆが設けられていて、この端子２ｆにＬＥＤ等からなる表示装置８が接続されている。マイクロプロセッサは、電源部に異常が生じたことを検出したとき（割り込み信号Ｓintが入力されたとき）に表示装置８に駆動信号を与えて、表示装置８に電源部で異常が生じていることを表示する表示動作を行わせる。

マイクロプロセッサ２Ｂは、所定のプログラムを実行することにより、エンジンの電装品を制御するための各種の制御手段を構成する。図示の例では、負荷４がインジェクタであり、該インジェクタへの電源電圧の印加を制御するために負荷駆動スイッチ２Ｅが電子式制御ユニット２内に設けられている。図示の負荷駆動スイッチ２Ｅは、コレクタが負荷接続端子２ｅに接続され、エミッタが接地されたＮＰＮトランジスタＴＲ1からなり、マイクロプロセッサのポートＰ3から出力回路２Ｆを通してトランジスタＴＲ1のベースに駆動信号Ｓdが与えられるようになっている。駆動信号Ｓdは、無効噴射時間と有効噴射時間との和に相当する時間幅を有するパルス信号からなり、トランジスタＴＲ1は、駆動信号が与えられている間オン状態を保持して、制御電源回路の出力電圧Ｅoを電源電圧としてインジェクタ４に印加する。

図２は、図１に示した電子式制御ユニット２の各部の電圧信号を示している。図２の（Ａ）は入力端子２ａ，２ｂ間に印加される磁石発電機１の非制御時の出力電圧Ｖeの波形を示し、同図（Ｂ）は制御時の出力電圧Ｖe′の波形を示している。また図２（Ｃ）は、負荷４に流れる電流Ｉを示し、（Ｄ）は制御電源回路の正常時の出力電圧Ｅoを示している。更に図２（Ｅ）は、制御電源回路の異常時の出力電圧Ｅoを示し、（Ｆ）は割り込み信号Ｓintを示している。また図２において、ｔ1，ｔ2，…はマイクロプロセッサが入力回路２Ｄを通して制御電源回路の出力電圧をサンプリングするサンプルタイミングである。

電源部に異常がないときには、マイクロプロセッサが負荷駆動スイッチ２Ｅに駆動信号Ｓdを与えて、図２（Ｃ）に示したように負荷電流Ｉが流れたときに制御電源回路２Ａの出力電圧Ｅoは僅かに低下するだけであり、図２（Ｄ）に示すように、出力電圧Ｅoが異常判定電圧Ｅf以下になることはない。これに対し、電源部に異常があるとき、例えば時刻ｔaからｔcの期間電源部に異常が生じたときには、図２（Ｅ）に示すように制御電源回路の出力電圧Ｅoが低下していって、時刻ｔbで出力電圧Ｅoが異常判定電圧Ｅf以下になると、比較器ＣＰ2の出力端子の電位がローレベルからハイレベルに変化し、この電位の変化が入力回路２Ｉにより反転されて、図２（Ｆ）に示すようにハイレベルからローレベルに立ち下がる割り込み信号Ｓintがマイクロプロセッサの割り込み入力端子Ｐintに入力される。このときマイクロプロセッサ２Ｂは、図３に示す割り込み処理を実行して、電源部に異常が発生した事実をその異常の発生時刻とともに記憶装置２Ｃ内の不揮発性メモリに記憶させる。時刻ｔcで電源部の異常が解消すると、出力電圧Ｅoは上昇していき、時刻ｔdで出力電圧Ｅoが異常判定電圧Ｅfを超えると比較器ＣＰ2の出力端子の電位がハイレベルからローレベルに変化する。このとき入力回路２Ｉはマイクロプロセッサの割り込み入力端子Ｐintの電位をハイレベルにして割り込み信号Ｓintを消滅させる。

図２に示した例のように、サンプルタイミングｔ1とｔ2との間の期間に電源部の異常が生じたときには、従来の方法では異常の検出を行うことができないが、本発明においては、マイクロプロセッサが制御電源回路の出力電圧をサンプリングする周期の如何に関わりなく、制御電源回路の出力電圧が異常な低下を示したときに直ちに割り込み信号Ｓintを発生させて、電源部に異常が生じたことを検出することができ，異常が生じた事実を記憶装置に記憶させておくことができる。従って、エンジンの不調が観察されたときに異常状態記憶手段の記憶内容を見ることにより、電源部に異常が生じたことを確実に知ることができ、電源部の異常を電源部以外の電装品の異常と誤認して正常な電装品の点検を行う等の無駄な作業が行われるのを防ぐことができる。

上記の実施形態では、マイクロプロセッサが制御の対象とする負荷としてインジェクタのみを示したが、点火装置等、エンジンを回転させるために必要な他の電装品負荷を制御の対象とすることはもちろんである。

なお本発明で用いる制御電源回路は、入力端子２ａ、２ｂ間に入力される交流電圧を設定値にほぼ保たれた直流電圧に変換する回路であればよく、上記実施形態で用いた回路には限定されない。

本発明の実施形態の構成例を示した回路図である。 図１の各部の電圧波形を示した波形図である。 本実施形態において割り込み信号発生回路が割り込み信号を発生したときにマイクロプロセッサが実行する割り込み処理のアルゴリズムを示したフローチャートである。 従来の電子式制御ユニットの構成例を示した回路図である。

符号の説明

１ 磁石発電機
２ 電子式制御ユニット
２Ａ 制御電源回路
２Ｂ マイクロプロセッサ
２Ｃ 記憶装置
２Ｈ 割り込み信号発生回路
７ 外部のコンピュータ
８ 表示装置

Claims (4)

1. エンジンにより駆動される磁石発電機の出力端子に接続される入力端子と、直流出力端子と、前記入力端子間に入力される交流電圧を設定値にほぼ保たれた直流電圧に変換して前記直流出力端子間に与えるように構成されて前記磁石発電機とともに電源部を構成する制御電源回路と、マイクロプロセッサを備えて該マイクロプロセッサにより特定の制御対象を制御する制御部とを備えた電子式制御ユニットにおいて、
   前記制御電源回路の出力電圧が設定された異常判定電圧以下になったときに割り込み信号を発生して該割り込み信号を前記マイクロプロセッサに入力する割り込み信号発生回路を具備し、
   前記制御部は、前記割り込み信号が発生したときに前記電源部に異常が生じたことを記憶する異常状態記憶手段を備えていること、
   を特徴とする電子式制御ユニット。
2. 前記出力端子間に接続される負荷はバッテリ以外の負荷である請求項１に記載の電子式制御ユニット。
3. 前記制御部は、外部のコンピュータが接続される通信ポートを備えていて、該通信ポートに外部のコンピュータが接続された際に、外部のコンピュータからの要求に応じて前記電源部の現在の異常状態の有無と前記異常状態記憶手段に記憶された異常履歴とを前記外部のコンピュータに伝送する通信手段を備えていることを特徴とする請求項１または２に記載の電子式制御ユニット。
4. 前記電源部の異常の有無を表示する異常状態表示装置を備え、前記制御部は、前記割り込み信号が発生したときに前記異常状態表示装置に表示動作を行わせる表示装置駆動手段を備えていることを特徴とする請求項１，２または３に記載の電子式制御ユニット。

Images