JP2008131356A - Thin film piezoelectric resonator and manufacturing method thereof - Google Patents
Thin film piezoelectric resonator and manufacturing method thereof Download PDFInfo
- Publication number
- JP2008131356A JP2008131356A JP2006314266A JP2006314266A JP2008131356A JP 2008131356 A JP2008131356 A JP 2008131356A JP 2006314266 A JP2006314266 A JP 2006314266A JP 2006314266 A JP2006314266 A JP 2006314266A JP 2008131356 A JP2008131356 A JP 2008131356A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- cavity
- sacrificial layer
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
Description
本発明は、薄膜圧電共振子およびその製造方法に関する。 The present invention relates to a thin film piezoelectric resonator and a method for manufacturing the same.
携帯通信端末などに用いられる高周波フィルタとして、下部電極と上部電極とで圧電性薄膜を挟持し、圧電性薄膜の機械的振動を阻害しないようにキャビティを有する基板に形成された薄膜圧電共振子(FBAR:Film Bulk Acoustic Resonator)が知られている。 As a high-frequency filter used in portable communication terminals, etc., a thin film piezoelectric resonator formed on a substrate having a cavity so that the piezoelectric thin film is sandwiched between the lower electrode and the upper electrode and the mechanical vibration of the piezoelectric thin film is not hindered ( FBAR (Film Bulk Acoustic Resonator) is known.
従来の代表的な薄膜圧電共振子の製造方法は、シリコン基板上に異方性エッチングにより凹部を形成し、シリコン基板上にエッチングしやすい犠牲層を形成し、犠牲層の表面をシリコン基板面が露出するまで研磨して、犠牲層を凹部に埋め込む。 In a conventional method for manufacturing a thin film piezoelectric resonator, a recess is formed on a silicon substrate by anisotropic etching, a sacrificial layer that is easy to etch is formed on the silicon substrate, and the surface of the sacrificial layer is the surface of the silicon substrate. Polishing until exposed to fill the sacrificial layer in the recess.
次に、犠牲層上に、下部電極、圧電性薄膜および上部電極を順に堆積して圧電励振部を形成し、犠牲層に達するまで下部電極、圧電性薄膜および上部電極に穴をあけ、選択エッチングにより犠牲層を除去することにより、キャビティを有する基板に薄膜圧電共振子を形成していた。 Next, a lower electrode, a piezoelectric thin film, and an upper electrode are sequentially deposited on the sacrificial layer to form a piezoelectric excitation portion, and holes are made in the lower electrode, the piezoelectric thin film, and the upper electrode until reaching the sacrificial layer, and selective etching is performed. The thin film piezoelectric resonator was formed on the substrate having the cavity by removing the sacrificial layer.
然しながら、下部電極、圧電性薄膜および上部電極の積層構造を形成した後に、犠牲層をエッチングするには、通常強酸や強アルカリなどを用いた長時間の処理が必要であり、圧電励振部がダメージを受けてしまうという問題がある。 However, after forming the laminated structure of the lower electrode, piezoelectric thin film, and upper electrode, etching the sacrificial layer usually requires a long process using strong acid or strong alkali, and the piezoelectric excitation part is damaged. There is a problem of receiving.
このダメージによって、特に圧電体薄膜の結晶性が損なわれて電気機械結合係数Kt2が小さくなり、品質係数Q値が著しく低下するなどの問題が生じる。 Due to this damage, particularly the crystallinity of the piezoelectric thin film is impaired, the electromechanical coupling coefficient Kt 2 becomes small, and the quality coefficient Q value is remarkably lowered.
また、予めシリコン基板上にトランジスタなどを作りこんだICに、薄膜圧電共振子を作成する場合、トランジスタなどにもダメージを与える恐れがある。 Further, when a thin film piezoelectric resonator is formed on an IC in which a transistor or the like is previously formed on a silicon substrate, the transistor or the like may be damaged.
これに対して、SON(Silicon On Nothing)技術を用いて、シリコン基板に空洞を形成した薄膜圧電共振子が知られている(例えば特許文献1参照)。 On the other hand, a thin film piezoelectric resonator in which a cavity is formed in a silicon substrate using a SON (Silicon On Nothing) technique is known (for example, see Patent Document 1).
特許文献1に開示された薄膜圧電共振子は、SON技術を用いて形成された空洞を有する半導体あるいは絶縁体基板と、空洞上の基板表面上に形成された下部電極と、第1電極上に形成された圧電性薄膜と、圧電性薄膜上に形成された上部電極とを具備している。
A thin film piezoelectric resonator disclosed in
更に、複数の空洞を形成し、複数の下部電極下に位置する基板表面から空洞に至る部分の厚さを、それぞれ異ならしめて、それぞれ異なる共振周波数の薄膜圧電共振子を得ている。 Furthermore, a plurality of cavities are formed, and the thicknesses of the portions from the substrate surface located under the plurality of lower electrodes to the cavities are made different to obtain thin film piezoelectric resonators having different resonance frequencies.
然しながら、特許文献1に開示された薄膜圧電共振子は、SON技術を用いて形成された空洞上に基板表面から空洞に至る部分を残置し、基板表面部の厚さを含めて共振部を形成している。
その結果、基板表面部の厚さのバラツキなどにより、共振特性が変動するという問題がある。また、基板は絶縁性の基板に限られるという問題がある。
As a result, there is a problem that the resonance characteristics fluctuate due to variations in the thickness of the surface portion of the substrate. Moreover, there is a problem that the substrate is limited to an insulating substrate.
本発明は、犠牲層の除去が容易な薄膜圧電共振子およびその製造方法を提供する。 The present invention provides a thin film piezoelectric resonator in which a sacrificial layer can be easily removed and a method for manufacturing the same.
本発明の一態様の薄膜圧電共振子の製造方法は、支持基板内に空洞を形成する工程と、前記支持基板の一面から前記空洞に至る部分を犠牲層に転換する工程と、前記空洞を覆うように第1電極を前記犠牲層上に形成し、前記空洞上の前記第1電極上に圧電性薄膜を形成し、前記圧電性薄膜を覆うように前記犠牲層上に第2電極を形成する工程と、前記犠牲層を選択的にエッチングするエッチング材を前記空洞内に浸入させ、前記空洞の内側から前記空洞上の前記犠牲層をエッチングし、前記空洞上に前記第1電極、前記圧電性薄膜および前記第2電極をそれぞれ残置する工程と、を具備することを特徴としている。 A method of manufacturing a thin film piezoelectric resonator according to one aspect of the present invention includes a step of forming a cavity in a support substrate, a step of converting a portion from one surface of the support substrate to the cavity into a sacrificial layer, and covering the cavity. Forming a first electrode on the sacrificial layer, forming a piezoelectric thin film on the first electrode on the cavity, and forming a second electrode on the sacrificial layer so as to cover the piezoelectric thin film. And an etchant that selectively etches the sacrificial layer is infiltrated into the cavity, the sacrificial layer on the cavity is etched from the inside of the cavity, and the first electrode and the piezoelectric property are etched on the cavity. And a step of leaving the thin film and the second electrode respectively.
本発明の一態様の薄膜圧電共振子は、底部のサイズが上部のサイズより小さい凹部を有する基板と、前記凹部を覆うように前記基板上に形成された第1電極と、前記凹部の前記第1電極上に形成された圧電性薄膜と、前記圧電性薄膜を覆うように前記基板上に形成された第2電極と、を具備することを特徴としている。 The thin film piezoelectric resonator of one embodiment of the present invention includes a substrate having a recess having a bottom portion smaller than an upper size, a first electrode formed on the substrate so as to cover the recess, and the first of the recesses. It comprises a piezoelectric thin film formed on one electrode and a second electrode formed on the substrate so as to cover the piezoelectric thin film.
本発明によれば、犠牲層の除去が容易な薄膜圧電共振子およびその製造方法が得られる。 According to the present invention, a thin film piezoelectric resonator in which a sacrificial layer can be easily removed and a method for manufacturing the same are obtained.
以下、本発明の実施例について図面を参照しながら説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1は本発明の実施例1に係る薄膜圧電共振子を示す図で、図1(a)はその平面図、図1(b)は図1(a)のA−A線に沿って切断し矢印方向に眺めた断面図である。 1A and 1B are diagrams showing a thin film piezoelectric resonator according to a first embodiment of the present invention. FIG. 1A is a plan view thereof, and FIG. 1B is cut along a line AA in FIG. It is sectional drawing seen in the arrow direction.
図1に示すように、本実施例の薄膜圧電共振子(以後、FBARとも言う)10は、底部11aのサイズL1が上部11bのサイズL2より小さい凹部11を有する基板12と、凹部11を覆うように基板12上に形成された第1電極13(以後、下部電極という)と、凹部11の第1電極13上に形成された圧電性薄膜14と、圧電性薄膜14を覆うように基板12上に形成された第2電極15(以後、上部電極という)とを具備している。
As shown in FIG. 1, a thin film piezoelectric resonator (hereinafter also referred to as FBAR) 10 of this embodiment covers a
本明細書において、圧電性薄膜14を覆う上部電極15とは、圧電性薄膜14の全面を覆う場合だけでなく、製造工程でフォトリソグラフィ法によるパターン合わせ精度に起因して圧電性薄膜14の外周の一部が露出している場合も含んでいる。
In this specification, the
下部電極13は、例えば厚さ0.3μm程度のアルミニウムである。上部電極15は、例えば厚さ0.3μm程度のモリブデンである。
圧電性薄膜14は、例えば厚さ1.5μm程度の窒化アルミニウム(AlN)多結晶である。
The
The piezoelectric
凹部11の上部11bは、圧電性薄膜14の機械的振動を阻害しないためのキャビティとしての機能を有している。
凹部11の底部11aは、上部11bを事後的に形成するための作業部としての機能を有している。
The
The
基板12は、支持基板16と、支持基板16上に形成された犠牲層17とを有している。支持基板16は、例えばシリコン基板である。支持基板16の中央部に、凹部11の底部11aとなる矩形状の凹部が形成されている。
犠牲層17は、例えば厚さが1μm程度のシリコン酸化膜である。凹部11を取り囲むように形成された額縁状のバリア膜18、例えばポリシリコン膜によって仕切られた内側の犠牲層17が除去され、バリア膜18の外側の犠牲層17が残置されて、凹部11の上部11bとなる矩形状の開口が形成されている。
The
The sacrificial layer 17 is a silicon oxide film having a thickness of about 1 μm, for example. The frame-
バリア膜18の内側のコーナにある液浸入孔19は、バリア膜18の内側の犠牲層17を、犠牲層17を選択的にエッチングするエッチング材、例えばフッ酸系のエッチング液により除去したときに、事後的に生じたものである。
The
即ち、バリア膜18の内側のコーナから、犠牲層17のエッチングを開始し、犠牲層17の下端部までエッチングが進むと、凹部11の底部11aにエッチング液が浸入し、バリア膜18の内側の犠牲層17を下面側からエッチングできる構造になっている。
That is, when the etching of the sacrificial layer 17 is started from the corner inside the
凹部11の底部11aのサイズL1と深さD1の比を適切に設定することにより、凹部11の底部11aに浸入したエッチング液が、バリア膜18の内側のコーナから底部11aの中心部にすばやく流入するので、犠牲層17の厚さ方向のエッチングが一気に進行し、犠牲層17のエッチングを短時間で完了させることが可能である。
By appropriately setting the ratio between the size L1 and the depth D1 of the
従って、底部11aのサイズL1は上部11bのサイズL2より小さいことが必要であり、L1とL2との差の1/2が液浸入孔19のサイズ程度になるように設定することが望ましい。
Accordingly, the size L1 of the
実験によれば、底部11aのサイズL1が100μm程度の場合に、深さD1は30μm程度が適当であり、上部11bのサイズL2は120μm程度が適当である。
これにより、バリア膜18の内側の犠牲層17のエッチング時間は、凹部11の底部11aを有しない場合に比べて、1/10以下に短縮される見込みが得られた。
According to experiments, when the size L1 of the
As a result, the etching time of the sacrificial layer 17 inside the
次に、薄膜圧電共振子10の製造方法について、図2および図3を用いて具体的に説明する。図2および図3は本実施例の製造方法を順に示す断面図で、図1のクランク状のB−B線に沿って切断し、矢印方向に眺めた断面図である。
Next, a method for manufacturing the thin film
始めに、周知のSON技術を用いて支持基板16内に空洞を形成する。
即ち、図2(a)に示すように、支持基板16にリソグラフィ法、およびRIE(Reactive Ion Etching)法により、密に配置された複数のトレンチ30を形成する。複数のトレンチ30は、矩形状に配列されている。
First, a cavity is formed in the
That is, as shown in FIG. 2A, a plurality of densely arranged
次に、図2(b)に示すように、水素雰囲気中で熱処理を行い、支持基板16の内部でトレンチ30が球状に丸まろうとし、トレンチ30が横方向につながって、空洞31が形成される。
ここで、支持基板16の表面から空洞31に至る部分の厚さTおよび空洞31の高さHは、トレンチ30の半径rと深さhおよびトレンチ30の間隔dにより凡そ決定される。
Next, as shown in FIG. 2B, heat treatment is performed in a hydrogen atmosphere, and the
Here, the thickness T of the portion from the surface of the
次に、図2(c)に示すように、支持基板16の表面をCMP(Chemical Mechanical Polishing)法により研磨して、支持基板16の表面から空洞31に至る部分の厚さT1を1μm程度に薄くする。
これにより、支持基板16の表面直下に空洞31が形成される。
Next, as shown in FIG. 2C, the surface of the
Thereby, the
次に、支持基板16の表面を熱酸化することにより、支持基板16の表面から空洞31に至る部分がシリコンから第1のシリコン酸化膜になり、犠牲層17に転換される。
これにより、基板12が、支持基板16と支持基板16上に形成された犠牲層17とを有し、空洞31が凹部11の底部11aになる。
Next, by thermally oxidizing the surface of the
As a result, the
次に、図3(a)に示すように、空洞31を取り囲むように、犠牲層17から支持基板16に至るトレンチを形成し、CVD(chemical vapor Deposition)法およびCMP法によりトレンチにポリシリコン膜を埋め込む。
これにより、空洞31を取り囲む額縁状のバリア膜18が形成される。
Next, as shown in FIG. 3A, a trench extending from the sacrificial layer 17 to the
Thereby, the frame-shaped
次に、図3(b)に示すように、空洞31を覆うように基板12の犠牲層17上に下部電極13を形成し、空洞31上の下部電極13に圧電性薄膜14を形成し、圧電性薄膜14を覆うように基板12の犠牲層17上に上部電極15を形成する。
Next, as shown in FIG. 3B, the
次に、図3(c)に示すように、バリア膜18の内側のコーナに、開口32を有する保護膜33、例えばレジストを形成する。
Next, as shown in FIG. 3C, a
次に、図3(d)に示すように、基板12を、犠牲層17を選択的にエッチングするエッチング液34、例えばフッ酸系のエッチング液に浸して、開口32から浸入したエッチング液34により、開口32の底部に露出している犠牲層17のエッチングを開始する。
Next, as shown in FIG. 3D, the
開口32の底部に露出している犠牲層17が、犠牲層17の下端部までエッチングされると、開口32と空洞31とが繋がり、エッチング液34が空洞31内に浸入するので、バリア膜18の内側の犠牲層17が一気にエッチングされる。
When the sacrificial layer 17 exposed at the bottom of the
これにより、凹部11の上部11bが形成されるとともに、空洞31上に下部電極13、圧電性薄膜14および上部電極15が残置される。
次に、保護膜33を除去することにより、図1に示す薄膜圧電性共振子10が得られる。
Thereby, the
Next, the thin
以上説明したように、本実施例では、予め犠牲層17の下に作業部として機能する空洞31を形成し、エッチング液34を空洞31に浸入させて、犠牲層17を下面側から厚さ方向にエッチングしている。
As described above, in this embodiment, the
その結果、犠牲層17を短時間でエッチングすることができるので、特に圧電性薄膜14にダメージを与えない。従って、犠牲層17の除去が容易な薄膜圧電共振子10およびその製造方法が得られる。
As a result, the sacrificial layer 17 can be etched in a short time, and thus the piezoelectric
図4は本発明の実施例2に係る薄膜圧電共振子を示す図で、図4(a)はその平面図、図4(b)は図4(a)のC−C線に沿って切断し矢印方向に眺めた断面図である。 4A and 4B are diagrams showing a thin film piezoelectric resonator according to a second embodiment of the present invention. FIG. 4A is a plan view thereof, and FIG. 4B is cut along a line CC in FIG. It is sectional drawing seen in the arrow direction.
本実施例において、上記実施例1と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
本実施例が実施例1と異なる点は、第1のシリコン酸化膜の上に第2のシリコン酸化膜が形成された厚い犠牲層を有することにある。
In the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, description thereof will be omitted, and different portions will be described.
This embodiment is different from the first embodiment in that it has a thick sacrificial layer in which a second silicon oxide film is formed on the first silicon oxide film.
即ち、図4に示すように、本実施例の薄膜圧電共振子40の犠牲層41は、支持基板16の上に形成された厚さ1μm程度の第1のシリコン酸化膜42と、第1のシリコン酸化膜42の上に形成された厚さ3μm程度の第2のシリコン酸化膜43とを具備している。
That is, as shown in FIG. 4, the
犠牲層41はトータルの厚さが4μm程度なので、犠牲層41を形成してから犠牲層41をエッチングするまでの間の工程で、ストレスや衝撃などにより、製造途中の薄膜圧電共振子40が破損する恐れのない十分な機械的強度を有している。
比較として、犠牲層41が第1のシリコン酸化膜42だけの場合には、機械的強度が不足し、薄膜圧電共振子が破損する恐れがある。
Since the total thickness of the
For comparison, when the
次に、薄膜圧電共振子40の製造方法について説明する。図5は、薄膜圧電共振子40の製造工程を順に示す図で、図4のD−D線に沿って切断し矢印方向に眺めた断面図である。
Next, a method for manufacturing the thin
図5(a)に示すように、図2(a)乃至図2(c)と同様にして、第1のシリコン酸化膜42を形成した後、第1のシリコン酸化膜42上に第2のシリコン酸化膜43として、例えばCVD法により厚さ3μmのTEOS(Tetra ethyl Ortho Silicate)膜を形成する。
As shown in FIG. 5A, after the first
次に、図5(b)に示すように、図3(a)乃至図3(c)と同様にして、バリア膜18を形成し、下部電極13、圧電性薄膜14および上部電極15を形成する。更に、開口32を有する保護膜33を形成する。
Next, as shown in FIG. 5B, the
次に、図5(c)に示すように、図3(d)と同様にして、バリア膜18の内側の第1のシリコン酸化膜42と第2のシリコン酸化膜43を有する犠牲層41をエッチングする。
次に、保護膜33を除去することにより、図4に示す薄膜圧電性共振子40が得られる。
Next, as shown in FIG. 5C, a
Next, the thin
以上説明したように、本実施例では、犠牲層41を厚くしたので、犠牲層41の機械的強度が向上し、製造途中の薄膜圧電共振子40が破損する恐れがない利点がある。
As described above, in this embodiment, since the
更に、CVD法により厚い第2のシリコン酸化膜43を形成しているので、シリコン基板上にトランジスタなどを作りこんだICに薄膜圧電共振子を作成する場合にも、容易に適応できる利点がある。
Further, since the thick second
一方、第1のシリコン酸化膜42の膜厚は、CVD法により第2のシリコン酸化膜43を形成する工程に支障の無い範囲内であれば、1μmより薄くても構わない。
従って、支持基板16の表面から空洞31に至る部分を熱酸化する時間を短縮することも可能である。
On the other hand, the thickness of the first
Therefore, it is possible to shorten the time for thermally oxidizing the portion from the surface of the
図6は本発明の実施例3に係る薄膜圧電共振子を示す図で、図6(a)はその平面図、図6(b)は図6(a)のE−E線に沿って切断し矢印方向に眺めた断面図である。 6A and 6B are diagrams showing a thin film piezoelectric resonator according to a third embodiment of the present invention. FIG. 6A is a plan view thereof, and FIG. 6B is cut along a line EE in FIG. It is sectional drawing seen in the arrow direction.
本実施例において、上記実施例1と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
本実施例が実施例1と異なる点は、凹部の底部の形状を矩形状からクロスバー状にしたことにある。
In the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, description thereof will be omitted, and different portions will be described.
This embodiment differs from the first embodiment in that the shape of the bottom of the recess is changed from a rectangular shape to a crossbar shape.
即ち、図6に示すように、本実施例の薄膜圧電共振子50の凹部51は、クロスバー状の底部51aと矩形状の上部11bとを具備している。
底部51aのクロスバーの交差部のサイズL3は上部11bのサイズL2より小さく設定されている。
That is, as shown in FIG. 6, the
The size L3 of the crossing portion of the cross bar on the bottom 51a is set smaller than the size L2 of the
バリア膜18の内側のコーナから、犠牲層17のエッチングを開始し、犠牲層17の下端部までエッチングが進むと、エッチング液は凹部51の底部51aのクロスバーの先端に浸入し、クロスバーの交差部まで浸入していく。
When the etching of the sacrificial layer 17 is started from the inner corner of the
バリア膜18の内側では、クロスバー状の底部51a上の犠牲層17は下面側からエッチングされ、クロスバー状の底部51aで仕切られた三角形状の犠牲層17は2側面からエッチングされる構造になっている。
Inside the
凹部51の底部51aをクロスバー状にしたことにより、凹部51の底部51a上の犠牲層17の面積が差小さくなり、支持基板16と接触している犠牲層17の面積が大きくなる。
By making the bottom 51a of the
その結果、犠牲層17が1μm程度と薄くても、犠牲層17を形成してから犠牲層17をエッチングするまでの間の工程で、製造途中の薄膜圧電共振子50が破損する恐れをなくすことが可能である。
As a result, even if the sacrificial layer 17 is as thin as about 1 μm, the risk of damaging the thin
図7は薄膜圧電共振子50の製造工程を順に示す図で、図7(a)および図7(b)はその平面図、図7(c)はその断面図である。
FIGS. 7A and 7B are diagrams sequentially illustrating the manufacturing process of the thin
図7(a)に示すように、シリコン基板(支持基板)16にクロスバー状に密に配置された複数のトレンチ52を形成する。クロスバーの先端は、凹部51の内側のコーナに相当する位置に配置されている。
As shown in FIG. 7A, a plurality of
次に、図7(b)に示すように、シリコン基板16を水素雰囲気中で熱処理することにより、トレンチ52の配置パターンに対応したクロスバー状の空洞53が形成される。空洞53が凹部51の底部51aとなる。
Next, as shown in FIG. 7B, the
次に、開口32(図示せず)からエッチング液34を空洞53内に浸入させると、エッチング液34は、クロスバー状の空洞53の先端部53aからクロスバー状の空洞53の交差部53bに向かって浸入していく。
Next, when the
その結果、図7(c)に示すように、先にクロスバー状の空洞53上の犠牲層17が下面側からエッチングされ、次にクロスバー状の空洞53で仕切られた三角形状の犠牲層17が矢印55に示すように2側面からエッチングされる。
As a result, as shown in FIG. 7C, the sacrificial layer 17 on the crossbar-shaped
以上説明したように、本実施例では、凹部51がクロスバー状の底部51aを有しているので、支持基板16と接触している犠牲層17の面積が増加し、製造途中の薄膜圧電共振子50が破損する恐れがない利点がある。
As described above, in this embodiment, since the
ここでは、底部51aがクロスバー状である場合について説明したが、犠牲層17とエッチング液34との接触面積を増やす形状であれば特に限定されず、例えば十字状としても構わない。
Although the case where the bottom 51a has a crossbar shape has been described here, the shape is not particularly limited as long as the contact area between the sacrificial layer 17 and the
図8は本発明の実施例4に係る薄膜圧電共振子を示す図で、図8(a)はその平面図、図8(b)は図8(a)のF−F線に沿って切断し矢印方向に眺めた断面図である。 8A and 8B show a thin film piezoelectric resonator according to a fourth embodiment of the present invention. FIG. 8A is a plan view thereof, and FIG. 8B is cut along the line FF in FIG. 8A. It is sectional drawing seen in the arrow direction.
本実施例において、上記実施例1と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
本実施例が実施例1と異なる点は、凹部の底部の形状をクロスバーとクロスバーの先端を順に結んだ額縁状にしたことにある。
In the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, description thereof will be omitted, and different portions will be described.
The difference between the present embodiment and the first embodiment is that the shape of the bottom of the concave portion is a frame shape in which the crossbar and the tip of the crossbar are connected in order.
即ち、図8に示すように、本実施例の薄膜圧電共振子60の凹部61は、クロスバーとクロスバーの先端を順に結んだ額縁状の底部61aと矩形状の上部11bとを具備している。
底部61aのクロスバーの交差部のサイズL3は上部11bのサイズL2より小さく設定され、底部61aの額縁のサイズL4は上部11bのサイズL2より小さく設定されている。
That is, as shown in FIG. 8, the
The size L3 of the crossing portion of the cross bar of the
バリア膜18の内側のコーナから、犠牲層17のエッチングを開始し、犠牲層17の下端部までエッチングが進むと、エッチング液はクロスバーの先端から凹部61の底部61aに浸入し、短時間でクロスバーの交差部および額縁の中間部まで浸入していく。
When the etching of the sacrificial layer 17 is started from the corner inside the
バリア膜18の内側では、クロスバーおよび額縁状の底部61a上の犠牲層17は下面側からエッチングされ、クロスバーおよび額縁状の底部61aに仕切られた三角形状の犠牲層17は3側面からエッチングされる構造になっている。
Inside the
凹部61の底部61aをクロスバーおよび額縁状にしたことにより、凹部61の底部61a上の犠牲層17の面積が減少し、支持基板16と接触している犠牲層17の面積が増加する。
By forming the bottom 61a of the
その結果、犠牲層17が1μm程度と薄くても、犠牲層17を形成してから犠牲層17をエッチングするまでの間の工程で、製造途中の薄膜圧電共振子60が破損する恐れがなくなるとともに、犠牲層17のエッチングに要する時間を短縮することが可能である。
As a result, even if the sacrificial layer 17 is as thin as about 1 μm, there is no possibility that the thin
図9は薄膜圧電共振子60の製造工程を順に示す図で、図9(a)および図9(b)はその平面図、図9(c)はその断面図である。
図9(a)に示すように、シリコン基板(支持基板)16にクロスバーおよび額縁状に密に配置された複数のトレンチ62を形成する。クロスバーの先端は、凹部51の内側のコーナに相当する位置に配置されている。
FIGS. 9A and 9B are diagrams sequentially illustrating the manufacturing process of the thin
As shown in FIG. 9A, a plurality of
次に、図9(b)に示すように、シリコン基板16を水素雰囲気中で熱処理することにより、トレンチ62の配置パターンに対応したクロスバーおよび額縁状の空洞63が形成される。空洞63が凹部61の底部61aとなる。
Next, as shown in FIG. 9B, the
次に、開口32(図示せず)からエッチング液34を空洞63内に浸入させると、エッチング液34は、クロスバーおよび額縁状の空洞63の先端部63aからクロスバーの交差部63bおよび額縁の中間部63cに向かって浸入していく。
Next, when the
その結果、図9(c)に示すように、先にクロスバーおよび額縁状の空洞63上の犠牲層17が下面側からエッチングされ、次にクロスバーおよび額縁状の空洞63に仕切られた三角形状の犠牲層17が矢印65に示すように3側面からエッチングされる。
As a result, as shown in FIG. 9C, the sacrificial layer 17 on the crossbar and the frame-
以上説明したように、本実施例では、凹部61がクロスバーおよび額縁状の底部61aを有しているので、支持基板16と接触している犠牲層17の面積が増加し、製造途中の薄膜圧電共振子60が破損する恐がなくなるとともに、犠牲層17のエッチングに要する時間を短縮できる利点がある。
As described above, in this embodiment, since the
ここでは、底部61aがクロスバーおよび額縁状である場合について説明したが、犠牲層17とエッチング液34との接触面積を増やす形状であれば特に限定されず、例えばクロスバーおよびリング状としても構わない。
Here, the case where the
10、40、50、60 薄膜圧電共振子
11、51、61 凹部
11a、51a、61a 底部
11b 上部
12 基板
13 下部電極(第1電極)
14 圧電性薄膜
15 上部電極(第2電極)
16 支持基板
17、41 犠牲層
18 バリア膜
19 液浸入孔
30、52、62 トレンチ
31、53、63 空洞
32 開口
33 保護膜
34 エッチング液
42 第1のシリコン酸化膜
43 第2のシリコン酸化膜
10, 40, 50, 60 Thin film
14 Piezoelectric
16
Claims (5)
前記支持基板の一面から前記空洞に至る部分を犠牲層に転換する工程と、
前記空洞を覆うように第1電極を前記犠牲層上に形成し、前記空洞上の前記第1電極上に圧電性薄膜を形成し、前記圧電性薄膜を覆うように前記犠牲層上に第2電極を形成する工程と、
前記犠牲層を選択的にエッチングするエッチング材を前記空洞内に浸入させ、前記空洞の内側から前記空洞上の前記犠牲層をエッチングし、前記空洞上に前記第1電極、前記圧電性薄膜および前記第2電極をそれぞれ残置する工程と、
を具備することを特徴とする薄膜圧電共振子の製造方法。 Forming a cavity in the support substrate;
Converting a portion from one surface of the support substrate to the cavity into a sacrificial layer;
A first electrode is formed on the sacrificial layer so as to cover the cavity, a piezoelectric thin film is formed on the first electrode on the cavity, and a second is formed on the sacrificial layer so as to cover the piezoelectric thin film. Forming an electrode;
An etching material that selectively etches the sacrificial layer is infiltrated into the cavity, the sacrificial layer on the cavity is etched from the inside of the cavity, and the first electrode, the piezoelectric thin film, and the Leaving each of the second electrodes;
A method for manufacturing a thin film piezoelectric resonator, comprising:
前記空洞を形成する工程は、前記シリコン基板に複数のトレンチを形成し、前記シリコン基板を水素雰囲気中で熱処理し、前記トレンチを横方向につなげることにより行い、
前記犠牲層に転換する工程は、前記シリコン基板の一面を熱酸化し、第1のシリコン酸化膜を形成することにより行い、
前記犠牲層をエッチングする工程は、前記空洞を取り囲むように、前記第1のシリコン酸化膜に前記シリコン基板に達する深さのトレンチを形成し、前記トレンチにポリシリコンを埋め込んでバリア膜を形成し、前記第1のシリコン酸化膜上に、前記バリア膜の内側に沿った複数の開口を有する保護膜を形成し、前記保護膜の開口から前記エッチング材を浸入させることにより行うことを特徴とする請求項1に記載の薄膜圧電共振子の製造方法。 The support substrate is a silicon substrate;
The step of forming the cavity is performed by forming a plurality of trenches in the silicon substrate, heat-treating the silicon substrate in a hydrogen atmosphere, and connecting the trenches in a lateral direction.
The step of converting to the sacrificial layer is performed by thermally oxidizing one surface of the silicon substrate to form a first silicon oxide film,
In the step of etching the sacrificial layer, a trench having a depth reaching the silicon substrate is formed in the first silicon oxide film so as to surround the cavity, and a barrier film is formed by embedding polysilicon in the trench. A protective film having a plurality of openings along the inside of the barrier film is formed on the first silicon oxide film, and the etching material is intruded through the openings of the protective film. A method for manufacturing the thin film piezoelectric resonator according to claim 1.
前記凹部を覆うように前記基板上に形成された第1電極と、
前記凹部の前記第1電極上に形成された圧電性薄膜と、
前記圧電性薄膜を覆うように前記基板上に形成された第2電極と、
を具備することを特徴とする薄膜圧電共振子。 A substrate having a recess whose bottom size is smaller than the top size;
A first electrode formed on the substrate so as to cover the recess,
A piezoelectric thin film formed on the first electrode of the recess;
A second electrode formed on the substrate so as to cover the piezoelectric thin film;
A thin film piezoelectric resonator comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006314266A JP2008131356A (en) | 2006-11-21 | 2006-11-21 | Thin film piezoelectric resonator and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006314266A JP2008131356A (en) | 2006-11-21 | 2006-11-21 | Thin film piezoelectric resonator and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008131356A true JP2008131356A (en) | 2008-06-05 |
Family
ID=39556770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006314266A Pending JP2008131356A (en) | 2006-11-21 | 2006-11-21 | Thin film piezoelectric resonator and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008131356A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106489238A (en) * | 2014-08-05 | 2017-03-08 | 株式会社村田制作所 | The manufacture method of piezo-electric resonator and piezo-electric resonator |
CN113572448A (en) * | 2021-09-23 | 2021-10-29 | 深圳新声半导体有限公司 | Bulk acoustic wave resonator |
CN113810012A (en) * | 2021-09-23 | 2021-12-17 | 武汉敏声新技术有限公司 | Resonator |
US11677381B2 (en) | 2021-10-19 | 2023-06-13 | Shenzhen Newsonic Technologies Co., Ltd. | Film bulk acoustic resonator structure and fabricating method |
-
2006
- 2006-11-21 JP JP2006314266A patent/JP2008131356A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106489238A (en) * | 2014-08-05 | 2017-03-08 | 株式会社村田制作所 | The manufacture method of piezo-electric resonator and piezo-electric resonator |
JPWO2016021304A1 (en) * | 2014-08-05 | 2017-04-27 | 株式会社村田製作所 | Method for manufacturing piezoelectric resonator and piezoelectric resonator |
CN106489238B (en) * | 2014-08-05 | 2019-04-12 | 株式会社村田制作所 | The manufacturing method and piezo-electric resonator of piezo-electric resonator |
US10560065B2 (en) | 2014-08-05 | 2020-02-11 | Murata Manufacturing Co., Ltd. | Piezoelectric resonator manufacturing method and piezoelectric resonator |
CN113572448A (en) * | 2021-09-23 | 2021-10-29 | 深圳新声半导体有限公司 | Bulk acoustic wave resonator |
CN113810012A (en) * | 2021-09-23 | 2021-12-17 | 武汉敏声新技术有限公司 | Resonator |
CN113810012B (en) * | 2021-09-23 | 2023-11-21 | 武汉敏声新技术有限公司 | Resonator |
US11677381B2 (en) | 2021-10-19 | 2023-06-13 | Shenzhen Newsonic Technologies Co., Ltd. | Film bulk acoustic resonator structure and fabricating method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9458009B2 (en) | Semiconductor devices and methods of forming thereof | |
JP6400693B2 (en) | Method for fabricating a semiconductor structure including a cavity filled with a sacrificial material | |
CN107094002A (en) | Acoustic resonator and its manufacture method | |
JP5111281B2 (en) | Piezoelectric resonator and manufacturing method thereof | |
TWI621242B (en) | Aluminum nitride (ain) devices with infrared absorption structural layer | |
JP2010147875A (en) | Baw resonance device and method of manufacturing the same | |
JP2008131356A (en) | Thin film piezoelectric resonator and manufacturing method thereof | |
JP3703069B2 (en) | Method for forming shallow trench isolation | |
JP2008236671A (en) | Thin film piezoelectric resonator and its manufacturing method | |
JP2010147874A (en) | Baw resonance device and method of manufacturing the same | |
CN111446939A (en) | Three-dimensional bulk acoustic wave resonator and method of manufacturing the same | |
JP2000133817A (en) | Semiconductor pressure sensor and its manufacture | |
CN113472308B (en) | Resonator, forming method thereof and electronic equipment | |
JP6813058B2 (en) | Oscillator manufacturing method | |
EP3009793B1 (en) | Method of fabricating piezoelectric mems device | |
JP2008277964A (en) | Thin film piezoelectric resonator and manufacturing method thereof | |
JP2008010961A (en) | Sound response device | |
WO2003015183A1 (en) | Method for manufacturing thin-film structure | |
JP4025306B2 (en) | Method for manufacturing thin film piezoelectric resonator | |
JP2014192864A (en) | Method of manufacturing vibrator | |
JP7156690B2 (en) | Electronic device manufacturing method | |
JP4774902B2 (en) | Manufacturing method of MEMS element | |
JP2005118943A (en) | Method of manufacturing micromachine and micromachine | |
JP2008124659A (en) | Method of manufacturing thin film piezoelectric resonator and thin film piezoelectric resonator | |
JP2007111832A (en) | Method for manufacturing mems element, and mems element |