JP2008130721A - 発光装置、半導体発光素子および半導体発光素子の製造方法 - Google Patents

発光装置、半導体発光素子および半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2008130721A
JP2008130721A JP2006312588A JP2006312588A JP2008130721A JP 2008130721 A JP2008130721 A JP 2008130721A JP 2006312588 A JP2006312588 A JP 2006312588A JP 2006312588 A JP2006312588 A JP 2006312588A JP 2008130721 A JP2008130721 A JP 2008130721A
Authority
JP
Japan
Prior art keywords
layer
light emitting
semiconductor
semiconductor layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006312588A
Other languages
English (en)
Other versions
JP4655029B2 (ja
Inventor
Kazuhiro Nobori
一博 登
Hideo Nagai
秀男 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006312588A priority Critical patent/JP4655029B2/ja
Publication of JP2008130721A publication Critical patent/JP2008130721A/ja
Application granted granted Critical
Publication of JP4655029B2 publication Critical patent/JP4655029B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Led Devices (AREA)

Abstract

【課題】発光装置の高輝度化および小型化を実現する。
【解決手段】発光装置は、逆四角錐台状の半導体発光素子3、および、半導体発光素子3が挿入される逆四角錐台状のキャビティが形成されたキャビティ基板を備える。半導体発光素子3は、逆四角錐台状の透明基材31、および、透明基材31の基材下面312上に設けられた多層半導体層32を備え、透明基材31の基材上面311が光出射面となっている。発光装置では、多層半導体層32の一方にのみ透明基材31が設けられた半導体発光素子3において、素子下面302および4つの素子側面303に、発光層322からの光を反射する第1反射層および第2反射層となるp電極層34およびn電極層35が設けられる。これにより、半導体発光素子3および発光装置の高輝度化および小型化を実現することができる。
【選択図】図6

Description

本発明は、半導体発光素子およびその製造方法、並びに、当該半導体発光素子を備える発光装置に関する。
近年、発光ダイオード(以下、「LED(Light Emitting Diode)」と呼ぶ。)に代表される半導体発光素子のベアチップを回路基板上に多数実装して発光装置を製造する技術が利用されている。このような発光装置は、自動車のヘッドライトや液晶表示装置のバックライト等に利用されつつあり、当該発光装置およびLEDのベアチップに対して高輝度化および小型化が要求されている。
特許文献1では、立体基板に形成された複数の貫通穴に複数の発光素子をそれぞれ挿入した状態で実装することにより、発光素子の間隔を小さくしてこれらの発光素子を有する電子部品を小型化する技術が開示されている。
また、特許文献2の光発光素子では、光発光素子の電極を底面(すなわち、回路基板と対向する面)のみに設けることにより、光発光素子の上面から出射される光が電極により遮られることが防止される。これにより、光発光素子の輝度が向上される。また、光発光素子の側面近傍に反射板を傾斜させて配置して光発光素子の側面から出射される光を集光することにより、光発光素子の輝度を向上する技術も開示されている。
特許文献3の発光装置では、発光素子が収容されるカップにおいて、当該カップの底面、および、発光素子から離間して設けられたカップの側面に光反射部が設けられ、さらに、発光素子の底面電極にも反射部が設けられることにより、発光装置の輝度を向上する技術が開示されている。
一方、特許文献4では、ダイオードのn型透明基板の側面の一部を、n型エピタキシャル層およびp型エピタキシャル層に対して垂直な方向から傾斜させることにより、直方体状の通常のダイオードに比べて、n型透明基板内部における光の吸収を抑制し、ダイオードからの光の取出率を向上する技術が開示されている。
特許文献5の半導体発光素子は、上面および底面が矩形状である逆四角錐台状であり、n型エピタキシャル層およびp型エピタキシャル層の上下に導電性の透明基板により形成された上部窓層および底部窓層を備える。当該半導体発光素子では、傾斜した側面に反射率の高い薄膜をコーティングすることにより、光が半導体発光素子の上面のみから取り出される。また、特許文献5では、半導体発光素子の側面上の薄膜の一部を電気オーム性接触部(電極)とすることも提案されている。
特開2003−179268号公報 特開平11−161197号公報 特開2006−41133号公報 特開昭58−34985号公報 特開平10−341035号公報
ところで、特許文献1の電子部品では、発光素子の高輝度化については考慮されておらず、特許文献2および特許文献3の発光装置では、発光素子から離れた位置に光反射部が設けられているため、発光装置が大型化してしまう。
特許文献4のダイオードでは、ダイオードの側面からの光を含めた全体的な光の取出率を比較的大きく向上することはできるが、ダイオードの一の主面側における光の取出率の向上、すなわち、一方向に光を出射する発光装置におけるダイオードの高輝度化には限界がある。また、特許文献5の半導体発光素子では、n型エピタキシャル層およびp型エピタキシャル層の上下に上部窓層および底部窓層が形成されるため、半導体発光素子の製造が複雑化してしまう。
本発明は、上記課題に鑑みなされたものであり、発光装置の高輝度化および小型化を実現することを主な目的としている。
請求項1に記載の発明は、発光装置であって、矩形状の光出射面である素子上面、前記素子上面に平行かつ前記素子上面よりも小さい矩形状の素子下面、および、4つの素子側面を有する逆四角錐台状の半導体発光素子と、矩形状の開口、前記開口よりも小さい矩形状の内底面、および、4つの内側面を有する逆四角錐台状のキャビティが形成されており、前記半導体発光素子が、前記素子下面および前記4つの素子側面を前記キャビティの前記内底面および前記4つの内側面に対向させつつ前記キャビティに挿入されるキャビティ基板とを備え、前記半導体発光素子が、矩形状の基材上面、前記基材上面に平行かつ前記基材上面よりも小さい矩形状の基材下面、および、4つの基材側面を有する逆四角錐台状の光透過性の素子基材と、前記素子基材の前記基材上面上または前記基材下面上に順に積層される第1半導体層、発光層および第2半導体層を有する多層半導体層と、前記素子下面に形成されて前記発光層からの光を反射する第1反射層と、前記4つの素子側面に形成されて前記発光層からの光を反射する第2反射層とを備える。
請求項2に記載の発明は、請求項1に記載の発光装置であって、前記多層半導体層が前記素子基材の前記基材下面上に形成されており、前記第1反射層が、前記第2半導体層の前記素子基材とは反対側の主面に接するとともに前記第2半導体層を前記キャビティの前記内底面に形成された第1基板電極に電気的に接続する経路の少なくとも一部を有し、前記第2反射層が、前記第1半導体層を前記キャビティの前記4つの内側面のいずれかに形成された第2基板電極に電気的に接続する経路の少なくとも一部を有する。
請求項3に記載の発明は、請求項2に記載の発光装置であって、前記第1反射層上に、前記キャビティ基板の前記第1基板電極に接合される突起電極が形成されている。
請求項4に記載の発明は、請求項1に記載の発光装置であって、前記多層半導体層が前記素子基材の前記基材上面上に形成されており、前記半導体発光素子が、前記第2半導体層の前記素子基材とは反対側の主面に接するとともに前記第2反射層と電気的に接続される透光性電極層をさらに備え、前記第2反射層が、前記第2半導体層および前記透光性電極層を前記キャビティの前記4つの内側面のいずれかに形成された第1基板電極に電気的に接続する経路の少なくとも一部を有し、前記第1反射層および前記第2反射層の少なくとも一方が、前記第1半導体層を前記キャビティの前記内底面および前記4つの内側面のいずれかに形成された第2基板電極に電気的に接続する経路の少なくとも一部を有する。
請求項5に記載の発明は、請求項4に記載の発光装置であって、前記第1反射層が、前記第1半導体層を前記第2基板電極に電気的に接続する経路の少なくとも一部を有し、前記第1反射層上に、前記第2基板電極に接合される突起電極が形成されている。
請求項6に記載の発明は、請求項2ないし5のいずれかに記載の発光装置であって、前記第1半導体層がn型半導体層であり、前記第2半導体層がp型半導体層である。
請求項7に記載の発明は、請求項2ないし6のいずれかに記載の発光装置であって、前記多層半導体層の4つの側面全体に接する絶縁層をさらに備える。
請求項8に記載の発明は、請求項2ないし7のいずれかに記載の発光装置であって、前記第1基板電極と前記半導体発光素子との間、および、前記第2基板電極と前記半導体発光素子との間に導電性金属ペーストまたはハンダペーストが充填されている。
請求項9に記載の発明は、請求項8に記載の発光装置であって、前記キャビティ基板が、前記キャビティ内において前記第1基板電極を含む領域と前記第2基板電極を含む領域とを隔離するように線状に伸びる絶縁凸部を備える。
請求項10に記載の発明は、請求項2ないし9のいずれかに記載の発光装置であって、前記第1基板電極および前記第2基板電極がそれぞれ、前記キャビティの前記4つの内側面のいずれかに形成されており、前記第2反射層の前記第2基板電極に接合される部位から絶縁された他の部位が、前記キャビティの前記4つの内側面のいずれかにおいて前記第1基板電極に接合される。
請求項11に記載の発明は、請求項1ないし10のいずれかに記載の発光装置であって、前記キャビティ基板が、前記キャビティの前記内底面および前記4つの内側面の間の境界に沿って連続的に形成された溝部を備える。
請求項12に記載の発明は、矩形状の光出射面である素子上面、前記素子上面に平行かつ前記素子上面よりも小さい矩形状の素子下面、および、4つの素子側面を有する逆四角錐台状の半導体発光素子であって、矩形状の基材上面、前記基材上面に平行かつ前記基材上面よりも小さい矩形状の基材下面、および、4つの基材側面を有する逆四角錐台状の光透過性の素子基材と、前記素子基材の前記基材下面上に順に積層される第1半導体層、発光層および第2半導体層を有する多層半導体層と、前記第2半導体層の前記素子基材とは反対側の主面に接するとともに前記発光層からの光を反射する第1反射層と、前記4つの基材側面および前記多層半導体層の4つの側面に形成されて前記発光層からの光を反射する第2反射層とを備え、前記第1反射層が、前記第2半導体層を外部の電極に電気的に接続する経路の少なくとも一部を有し、前記第2反射層が、前記第1半導体層を外部の電極に電気的に接続する経路の少なくとも一部を有する。
請求項13に記載の発明は、矩形状の光出射面である素子上面、前記素子上面に平行かつ前記素子上面よりも小さい矩形状の素子下面、および、4つの素子側面を有する逆四角錐台状の半導体発光素子であって、矩形状の基材上面、前記基材上面に平行かつ前記基材上面よりも小さい矩形状の基材下面、および、4つの基材側面を有する逆四角錐台状の光透過性の素子基材と、前記素子基材の前記基材上面上に順に積層される第1半導体層、発光層および第2半導体層を有する多層半導体層と、前記基材下面に形成されて前記発光層からの光を反射する第1反射層と、前記4つの基材側面および前記多層半導体層の4つの側面に形成されて前記発光層からの光を反射する第2反射層と、前記第2半導体層の前記素子基材とは反対側の主面に接するとともに前記第2反射層と電気的に接続される透光性電極層とを備え、前記第1反射層および前記第2反射層の少なくとも一方が、前記第1半導体層を外部の電極に電気的に接続する経路の少なくとも一部を有し、前記第2反射層が、前記第2半導体層および前記透光性電極層を外部の電極に電気的に接続する経路の少なくとも一部を有する。
請求項14に記載の発明は、請求項12または13に記載の半導体発光素子であって、前記第1半導体層がn型半導体層であり、前記第2半導体層がp型半導体層である。
請求項15に記載の発明は、請求項12ないし14のいずれかに記載の半導体発光素子であって、前記多層半導体層の前記4つの側面全体に接する絶縁層をさらに備える。
請求項16に記載の発明は、請求項12ないし15のいずれかに記載の半導体発光素子であって、前記第1反射層および前記第2反射層の面積が、素子下面および4つの素子側面全体の面積の70%以上100%以下である。
請求項17に記載の発明は、請求項16に記載の半導体発光素子であって、前記第1反射層および前記第2反射層の面積が、素子下面および4つの素子側面全体の面積と等しく、前記第1反射層および前記第2反射層の少なくともいずれか一方において、前記第1半導体層を外部の電極に電気的に接続する前記経路と、前記第2半導体層を外部の電極に電気的に接続する前記経路とが絶縁層を介して部分的に重なっている。
請求項18に記載の発明は、請求項12ないし17のいずれかに記載の半導体発光素子であって、前記素子基材の前記基材上面と前記4つの基材側面との間のそれぞれの角度が30°以上60°以下である。
請求項19に記載の発明は、矩形状の光出射面である素子上面、前記素子上面に平行かつ前記素子上面よりも小さい矩形状の素子下面、および、4つの素子側面を有する逆四角錐台状の半導体発光素子の製造方法であって、a)平板状の光透過性の素子基材の一方の主面上に、第1半導体層、発光層および第2半導体層を順に積層する工程と、b)前記第2半導体層側から前記第2半導体層、前記発光層、前記第1半導体層および前記素子基材の一部を切除することにより、断面が略三角形状であって格子状に配列された複数の溝部を形成する工程と、c)前記複数の溝部に囲まれた四角錐台状の複数の突起部の表面に反射層を形成する工程と、d)前記素子基材を前記複数の突起部とは反対側から研磨し、前記複数の突起部を互いに分離させて複数の半導体発光素子を得る工程とを備える。
請求項20に記載の発明は、請求項19に記載の半導体発光素子の製造方法であって、前記b)工程と前記c)工程との間に、前記複数の突起部の表面に絶縁層を形成する工程をさらに備え、前記反射層が、導電性を有し、かつ、前記第1半導体層および前記素子基材に電気的に接続されるとともに前記第2半導体層から絶縁される部位と、前記第2半導体層に電気的に接続されるとともに前記第1半導体層および前記素子基材から絶縁される部位とを含む。
請求項21に記載の発明は、矩形状の光出射面である素子上面、前記素子上面に平行かつ前記素子上面よりも小さい矩形状の素子下面、および、4つの素子側面を有する逆四角錐台状の半導体発光素子の製造方法であって、a)平板状の光透過性の素子基材の一方の主面上に、第1半導体層、発光層および第2半導体層を順に積層する工程と、b)前記第2半導体層上に透光性電極層を積層する工程と、c)粘着性を有する保持部材を前記透光性電極層側から貼付する工程と、d)前記素子基材側から前記素子基材、前記第1半導体層、前記発光層、前記第2半導体素子、前記透光性電極層および前記保持部材の一部を切除することにより、断面が略三角形状であって格子状に配列された複数の溝部を形成する工程と、e)前記保持部材上において前記複数の溝部に囲まれた四角錐台状の複数の突起部の表面に反射層を形成する工程と、f)前記複数の突起部を前記保持部材から剥離することにより複数の半導体発光素子を得る工程とを備える。
請求項22に記載の発明は、請求項21に記載の半導体発光素子の製造方法であって、前記d)工程と前記e)工程との間に、前記複数の突起部の表面に絶縁層を形成する工程をさらに備え、前記反射層が、導電性を有し、かつ、前記第1半導体層および前記素子基材に電気的に接続されるとともに前記第2半導体層および前記透光性電極層から絶縁される部位と、前記第2半導体層および前記透光性電極層に電気的に接続されるとともに前記第1半導体層および前記素子基材から絶縁される部位とを含む。
請求項23に記載の発明は、請求項19ないし22のいずれかに記載の半導体発光素子の製造方法であって、前記第1半導体層がn型半導体層であり、前記第2半導体層がp型半導体層である。
請求項1ないし11の発明では、発光装置の高輝度化および小型化を実現することができる。請求項2および4の発明では、発光装置をより小型化することができる。また、請求項2の発明では、半導体発光素子の放熱性を向上することができ、請求項4の発明では、半導体発光素子の発光層の面積を大きくすることができる。
請求項3および5の発明では、第1基板電極を第1反射層に確実に接合することができる。請求項6の発明では、半導体発光素子の発光効率を向上することができる。請求項7の発明では、多層半導体層と電極とを接続箇所以外において確実に絶縁することができる。請求項8の発明では、半導体発光素子とキャビティ基板との間の電気的接続の信頼性を向上することができる。
請求項9の発明では、第1基板電極と第2基板電極とを確実に絶縁することができる。請求項10の発明では、第1基板電極および第2基板電極を第2反射層の2つの部位に確実に接合することができる。請求項11の発明では、半導体発光素子をキャビティ基板に容易に実装することができる。
請求項12ないし18の発明では、半導体発光素子の高輝度化および小型化を実現することができる。また、請求項12の発明では、半導体発光素子の放熱性を向上することができ、請求項13の発明では、半導体発光素子の発光層の面積を大きくすることができる。請求項14の発明では、半導体発光素子の発光効率を向上することができる。請求項15の発明では、多層半導体層と電極とを接続箇所以外において確実に絶縁することができる。
請求項19ないし23の発明では、高輝度かつ小型の半導体発光素子を容易に製造することができる。
図1は、本発明の第1の実施の形態に係る発光装置1の平面図であり、図2は、図1中のA−Aの位置にて切断した発光装置1の断面図である。図1および図2に示すように、発光装置1は、キャビティ21(すなわち、凹部)が形成された立体配線基板(いわゆる、MID(Molded Interconnect Device))であるキャビティ基板2、キャビティ基板2のキャビティ21内に実装される半導体発光素子3、および、半導体発光素子3が挿入されたキャビティ21の開口211を覆う蛍光体層4を備える。以下の説明では、便宜上、図2中の蛍光体層4側を上側、キャビティ基板2側を下側として説明するが、上下方向は必ずしも重力方向と一致する必要はない。
図3は、キャビティ基板2を示す平面図であり、図4は、キャビティ基板2を図3中のB−Bの位置にて切断した断面図である。図3および図4に示すように、キャビティ21は、矩形状の開口211、開口211よりも小さい矩形状の内底面212、および、4つの内側面213を有する逆四角錐台状である。キャビティ21の開口211の中心と内底面212の中心とは平面視において一致しており、キャビティ21の4つの台形状の内側面213はそれぞれ、開口211のエッジから内底面212のエッジに向けて傾斜する傾斜面となっている。キャビティ基板2では、キャビティ21の内底面212および4つの内側面213の間の全ての境界に沿って溝部214が連続的に形成されている。
図4に示すように、キャビティ基板2では、半導体発光素子3のp型半導体層323(図6参照)と電気的に接続される第1基板電極22(以下、「p基板電極22」という。)が、キャビティ21内の内底面212に形成されており、半導体発光素子3のn型半導体層321(図6参照)と電気的に接続される第2基板電極23(以下、「n基板電極23」という。)が、キャビティ21内の4つの内側面213に形成されている。p基板電極22およびn基板電極23は、樹脂やセラミック、ガラスエポキシ等により形成された基板本体上の銅配線上に金メッキを施すことにより形成されている。また、基板本体は、表面にコンポジット層やエナメル層が設けられた金属材料により形成されてもよい。
図3および図4に示すように、キャビティ21の内底面212には、平面視において矩形状であるp基板電極22の周囲に、キャビティ21内においてp基板電極22を含む領域とn基板電極23を含む領域とを隔離するように線状に伸びる環状の絶縁凸部24が形成されている。発光装置1では、図4に示すように、n基板電極23およびp基板電極22はそれぞれ、キャビティ基板2に形成されたスルーホール251を介してキャビティ基板2の裏面側に形成された電極252に接続されており、当該電極252が外部基板に電気的に接続される。
図5は、半導体発光素子3を示す平面図であり、図6は、半導体発光素子3を図5中のC−Cの位置にて切断した断面図である。本実施の形態では、半導体発光素子3は、波長400nm〜500nmの青色の光を出射するLED(Light Emitting Diode)である。
図5および図6に示すように、半導体発光素子3は、矩形状の光出射面である素子上面301、素子上面301に平行かつ素子上面301よりも小さい矩形状の素子下面302、および、素子上面301のエッジから素子下面302のエッジに向かって傾斜する傾斜面である4つの素子側面303を有する逆四角錐台状である。半導体発光素子3がキャビティ基板2のキャビティ21(図3および図4参照)に挿入される際には、半導体発光素子3の4つの素子側面303がキャビティ21の4つの内側面213(図3および図4参照)に対向し、素子下面302がキャビティ21の内底面212に対向する。
図6に示すように、半導体発光素子3は、光透過性の素子基材である透明基材31、および、透明基材31上に設けられる多層半導体層32を備える。透明基材31は、矩形状の基材上面311、基材上面311に平行かつ基材上面311よりも小さい矩形状の基材下面312、および、基材上面311のエッジから基材下面312のエッジに向かって傾斜する傾斜面である4つの基材側面313を有する逆四角錐台状である。本実施の形態では、透明基材31の基材上面311が、半導体発光素子3の光出射面(すなわち、素子上面301)となっている。n型の透明基材31の基材下面312上に形成される多層半導体層32は、基材下面312上に順に積層される第1半導体層であるn型半導体層321、光を出射する発光層322、および、第2半導体層であるp型半導体層323を有する。
半導体発光素子3は、また、素子下面302および素子側面303に形成される光透過性の絶縁層33、素子下面302に形成されてp型半導体層323の透明基材31とは反対側の主面に接することにより当該p型半導体層323に電気的に接続されるp電極層34、並びに、4つの素子側面303(すなわち、透明基材31の4つの基材側面313、および、多層半導体層32の4つの側面324)に形成されて透明基材31を介してn型半導体層321に電気的に接続されるn電極層35を備える。図5に示すように、p電極層34は、平面視において矩形状である。なお、図5では、図示の都合上、絶縁層33の図示を省略し、さらに、p電極層34およびn電極層35に平行斜線を付している(図12および図13においても同様)。
半導体発光素子3では、図6に示す透明基材31の基材上面311と4つの基材側面313との間のそれぞれの角度θ(すなわち、基材上面311の中心を通る基材上面311に垂直な中心線を含むとともに各基材側面313と基材上面311との間のエッジの中央を通る基材上面311に垂直な断面における角度)は、30°以上60°以下とされ、本実施の形態では45°とされる。
透明基材31の上下方向の厚さは、好ましくは、50μm以上300μm以下とされる。透明基材31の厚さが50μm以上とされることにより、半導体発光素子3の製造時における透明基材31の強度を十分に確保することができ、300μm以下とされることにより、透明基材31の透光性を十分に確保することができる。本実施の形態では、透明基材31の厚さは100μmとされる。また、多層半導体層32の厚さは、好ましくは、5μm以上10μm以下とされる。図6では、図示の都合上、多層半導体層32の各層の厚さを実際によりも大きく描いており、また、絶縁層33やp電極層34およびn電極層35の厚さも実際よりも大きく描いている(他の断面図においても同様)。
透明基材31は、窒化ガリウム系化合物半導体(InAlGa1−a−bN(ただし、0≦a≦1,0≦b≦1,0≦a+b≦1)(In:インジウム,Al:アルミニウム,Ga:ガリウム,N:窒素))により形成されており、本実施の形態では、Si(シリコン)がドープされたGaN(窒化ガリウム)により形成される。
多層半導体層32のn型半導体層321は、n型の窒化ガリウム系化合物半導体(例えば、GaN,AlGaN,InGaN,InAlGaN)により形成されており、好ましくは、SiやGe(ゲルマニウム)等のn型不純物がドープされる。本実施の形態では、n型半導体層321は、SiがドープされたGaNにより形成されており、組成比やドープ濃度が異なる複数の層が積層された積層構造とされる。
n型半導体層321の厚さは、好ましくは、100nm以上5μm以下とされる。n型半導体層321の厚さを100nm以上とすることにより、n型半導体層321の形成時に要求されるエッチング精度を低減して半導体発光素子3の製造を容易とすることができ、5μm以下とすることにより、n型半導体層321の形成に要する時間が過剰に長くなることを防止して半導体発光素子3の製造に要する時間を短縮することができる。本実施の形態では、n型半導体層321の厚さは2μmとされる。
発光層322は、n型半導体層321およびp型半導体層323よりもバンドギャップが小さい窒化ガリウム系化合物半導体により形成されており、例えば、InGaNやGaNにより形成された井戸層と、当該井戸層よりもバンドギャップが大きいGaN,AlGaN,InGaN,InAlGaN等により形成された障壁層とが交互に積層された多重量子井戸構造とされる。本実施の形態では、In0.15Ga0.85Nにより形成された厚さ2nmの井戸層と、GaNにより形成された厚さ15nmの障壁層とが交互に積層される。
p型半導体層323は、p型の窒化ガリウム系化合物半導体(例えば、GaN,AlGaN,InGaN,InAlGaN)により形成されており、好ましくは、Mg(マグネシウム)やZn(亜鉛)、Cd(カドミウム)やC(炭素)等のp型不純物がドープされる。本実施の形態では、p型半導体層323は、MgがドープされたAl0.05Ga0.95Nにより形成されており、組成比やドープ濃度が異なる複数の層が積層された積層構造とされる。
p型半導体層323の厚さは、好ましくは、50nm以上500nm以下とされる。p型半導体層323の厚さを50nm以上とすることにより、p型半導体層323の構成金属のマイグレーションによる発光層322への進入を抑制して半導体発光素子3の長寿命化を実現することができ、500nm以下とすることにより、p型半導体層323における電圧降下を抑制して半導体発光素子3の動作電圧を低減することができる。本実施の形態では、p型半導体層323の厚さは200nmとされる。
絶縁層33は、SiN(窒化シリコン)やSiO(酸化シリコン)等の絶縁体により形成されている。絶縁層33の厚さは、好ましくは、100nm以上1μm以下とされる。絶縁層33の厚さが100nm以上とされることにより、十分な絶縁性を確保することができ、1μm以下とされることにより、絶縁層33が過剰に厚くなることを防止して半導体発光素子3を小型化することができるとともに、半導体発光素子3の製造に要する時間を短縮することができる。
p電極層34は、Al,Au(金),Ag(銀),Cu(銅),Ni(ニッケル),Pt(プラチナ),Rh(ロジウム),Ti(チタン),Mo(モリブデン)等の金属や、当該金属およびV(バナジウム),Cr(クロム)等のいずれかを含有する合金等により形成されており、図6に示すように、透明基材31とp電極層34との間に配置される多層半導体層32の発光層322から出射された光を、半導体発光素子3の内部に向けて反射する。p電極層34は、上記金属または合金単体により形成されてもよく、これらの金属層が積層された多層構造とされてもよい(n電極層35においても同様)。
p電極層34の厚さは、好ましくは、100nm以上5μm以下(より好ましくは、500nm以上5μm以下)とされる。p電極層34の厚さが100nm以上とされることにより、半導体発光素子3のキャビティ基板2への実装時におけるp電極層34の耐衝撃性を十分に確保することができ、5μm以下とされることにより、p電極層34が過剰に厚くなることを防止して半導体発光素子3を小型化することができるとともに、半導体発光素子3の製造に要する時間を短縮することができる。
本実施の形態では、p電極層34は、反射率が高いAlにより形成された厚さ800nmの金属層(以下、「Al層」という。)、および、Al層のp型半導体層323と接する部位にTiまたはMoにより形成された厚さ100nmのコンタクト層を備える。コンタクト層の厚さは、好ましくは、1nm以上1μm以下とされる。p電極層34では、Al層の多層半導体層32とは反対側(すなわち、キャビティ基板2のp基板電極22(図4参照)と対向する側)に、p基板電極22と接合されるNiやAu、Ti等による厚さ100nm程度の接合層が形成されてもよい。また、Al層に代えて、Al同様に反射率が高いAg層やRh層が設けられることも好ましい。
n電極層35は、半導体発光素子3の4つの素子側面303から素子下面302に亘って形成され、透明基材31の基材側面313全体、および、多層半導体層32の側面324全体を覆う。n電極層35は、導電性の透明基材31の4つの基材側面313に接することにより、多層半導体層32のn型半導体層321と電気的に接続される。半導体発光素子3の素子側面303では、絶縁層33が、n電極層35と多層半導体層32との間において、多層半導体層32の4つの側面324全体に接しており、n電極層35が多層半導体層32に接することが防止されている。
半導体発光素子3の素子下面302では、n電極層35は、p電極層34とは離間して設けられ、p電極層34の周囲において多層半導体層32のエッジ近傍を覆う。n電極層35とp電極層34との間には、キャビティ基板2のキャビティ21の内底面212に設けられる絶縁凸部24(図3および図4参照))と嵌合する凹部36が形成される。半導体発光素子3では、多層半導体層32の4つの側面324全体に接する絶縁層33が素子下面302まで広がって形成されており、素子下面302においてもn電極層35と多層半導体層32のp型半導体層323とが絶縁されている。
n電極層35は、p電極層34と同様に、Al,Au,Ag,Cu,Ni,Pt,Rh,Ti,Mo等の金属や、当該金属およびV,Crのいずれかを含有する合金等により形成されており、多層半導体層32の発光層322から出射された光を半導体発光素子3の内部に向けて反射する。すなわち、半導体発光素子3では、p電極層34およびn電極層35が、多層半導体層32の発光層322から出射された光を半導体発光素子3の内部に向けて反射する第1反射層および第2反射層となっている。
ここで、第1反射層および第2反射層を合わせて半導体発光素子3の反射層と捉えると、当該反射層は、導電性を有し、かつ、透明基材31およびn型半導体層321に電気的に接続されるとともにp型半導体層323から絶縁される部位であるn電極層35と、p型半導体層323に電気的に接続されるとともに透明基材31およびn型半導体層321から絶縁される部位であるp電極層34とを含む。半導体発光素子3では、反射層の面積、すなわち、第1反射層(p電極層34)および第2反射層(n電極層35)の合計面積は、好ましくは、半導体発光素子3の素子下面302および4つの素子側面303全体の合計面積の70%以上100%以下とされる。
n電極層35の厚さは、p電極層34と同様に、好ましくは、100nm以上5μm以下(より好ましくは、500nm以上5μm以下)とされる。n電極層35の厚さが100nm以上とされることにより、半導体発光素子3のキャビティ基板2への実装時におけるn電極層35の耐衝撃性を十分に確保することができ、5μm以下とされることにより、n電極層35が過剰に厚くなることを防止して半導体発光素子3を小型化することができるとともに、半導体発光素子3の製造に要する時間を短縮することができる。
n電極層35は、p電極層34と同様に、厚さ800nmのAl層、および、Al層のp型半導体層323と接する部位にTiまたはMoにより形成された厚さ100nmのコンタクト層を備える。n電極層35では、Al層の透明基材31とは反対側(すなわち、キャビティ基板2のn基板電極23(図4参照)と対向する側)に、n基板電極23と接合されるNiやAu、Ti等による厚さ100nm程度の接合層が形成されてもよい。また、Al層に代えて、Al同様に反射率が高いAg層やRh層が設けられることも好ましい。
次に、半導体発光素子3の製造方法について説明する。図7は、半導体発光素子3の製造の流れを示す図であり、図8.Aないし図8.Gは、製造途上の半導体発光素子3を示す断面図である。
半導体発光素子3が製造される際には、まず、図8.Aに示すように、製造後に半導体発光素子3の透明基材31となる平板状の光透過性のウエハ831が準備され、ウエハ831の一方の主面上に、製造後にn型半導体層321、発光層322およびp型半導体層323となる第1層8321、第2層8322および第3層8323が順に積層される(ステップS11)。以下の説明では、便宜上、ウエハ831、第1層8321、第2層8322および第3層8323をそれぞれ、半導体発光素子3製造後の名称である「透明基材」、「n型半導体層」、「発光層」および「p型半導体層」にて呼ぶ(絶縁層、p電極層およびn電極層においても同様。また、第3の実施の形態においても同様。)。
続いて、ウエハのダイシングに利用される装置において、先端がV字状に傾斜したダイシングブレードにより、p型半導体層8323側からp型半導体層8323、発光層8322、n型半導体層8321および透明基材831の一部を切除することにより、図8.Bに示すように、断面が略三角形状であって格子状に配列された複数の溝部801が形成される(ステップS12)。
次に、複数の溝部801に囲まれた四角錐台状の突起部の表面全体に、蒸着法によりSiOの膜を形成した後、当該膜に対してマスキングおよびウェットエッチングが施されることにより膜の不要部分を除去され、図8.Cに示すように、複数の突起部802の表面に絶縁層833が形成される(ステップS13)。
絶縁層833が形成されると、複数の突起部802の表面全体に対する金属膜の蒸着、並びに、当該金属膜に対するマスキングおよびウェットエッチングが繰り返されることにより、図8.Dに示すように、複数の突起部802の表面に、半導体発光素子3の反射層(すなわち、第1反射層および第2反射層)となるp電極層834およびn電極層835が形成される(ステップS14)。
反射層が形成されると、図8.Eに示すように、平面視において透明基材831と同形状の保持部材803(例えば、ガラスやシリコン)により、複数の突起部802が透明基材831とは反対側から保持される。保持部材803の主面には粘着層804が形成されており、複数の突起部802は粘着層804上に貼付される(ステップS15)。
そして、透明基材831が複数の突起部802とは反対側から研磨され(すなわち、透明基材831の保持部材803とは反対側の主面に対してバックグラインドが施され)、図8.Fに示すように、透明基材831の一部が除去されて複数の突起部802が互いに分離されることにより、複数の半導体発光素子3が得られる(ステップS16)。このとき、複数の半導体発光素子3は、保持部材803上において互いに独立して粘着層804に貼付されている。その後、粘着層804に対して紫外線を照射して粘着層804の粘着力を低下させた後、図8.Gに示すように、ダイスピック用のヘッド805により半導体発光素子3が吸着されて粘着層804から剥離される。上述の製造方法により、半導体発光素子3を容易かつ高精度に製造することができ、製造された半導体発光素子3は、検査工程へと導かれる。
次に、半導体発光素子3をキャビティ基板2に実装する発光装置1の製造について説明する。図9.Aおよび図9.Bは、製造途上の発光装置1を示す断面図である。発光装置1が製造される際には、図9.Aに示すように、キャビティ基板2のp基板電極22上、および、n基板電極23上に熱硬化性の導電性金属ペースト20(例えば、AgペーストやAuペーストであり、本実施の形態では、Agペースト)が塗布される。導電性金属ペースト20に代えて、ハンダペーストが用いられてもよい。
続いて、図9.Bに示すように、加熱ツール806に保持された半導体発光素子3がキャビティ21内に挿入され、キャビティ基板2に対して押圧されることにより、半導体発光素子3のp電極層34とp基板電極22との間、および、半導体発光素子3のn電極層35とn基板電極23との間に導電性金属ペースト20が充填された状態とされる。このとき、キャビティ基板2のp基板電極22とn基板電極23との間に設けられた絶縁凸部24に半導体発光素子3の凹部36(図6参照)が嵌合することにより、両基板電極上の導電性金属ペースト20が接触してしまうことが防止される。また、n電極層35とn基板電極23との間からはみ出した導電性金属ペースト20は、キャビティ21内に形成された溝部214に収容される(図3参照)。
次に、加熱ツール806により、半導体発光素子3を介して導電性金属ペースト20が加熱されて硬化することにより、半導体発光素子3がキャビティ基板2に接合されて電気的に接続される(すなわち、実装される)。その後、半導体発光素子3上に図2に示す蛍光体層4が形成されて発光装置1の製造が終了する。
以上に説明したように、発光装置1では、逆四角錐台状の半導体発光素子3の素子上面301が光出射面とされ、光出射面以外の半導体発光素子3の表面(すなわち、素子下面302および4つの素子側面303)に、第1反射層および第2反射層(すなわち、p電極層34およびn電極層35)が設けられる。これにより、多層半導体層32の発光層322から出射された光のうち光出射面以外に向かう光が、第1反射層および第2反射層により反射されて光出射面から出射される。その結果、半導体発光素子3の高輝度化を実現することができる。
また、半導体発光素子3では、第1反射層および第2反射層が半導体発光素子3の表面に設けられているため、素子表面から離間して設けられた反射板を有する半導体発光素子に比べて、半導体発光素子3を小型化することもできる。半導体発光素子3を小型化しつつ十分な輝度を確保するためには、第1反射層および第2反射層の合計面積が、半導体発光素子3の素子下面302および4つの素子側面303全体の合計面積の70%以上(100%以下)とされることが好ましい。
半導体発光素子3では、多層半導体層32の一方側にのみ透明基材31を設けることにより、多層半導体層の両側に透明基材を有する半導体発光素子と比べて、発光層322から出射された光が透明基材の内部において吸収されることを抑制し、半導体発光素子3の更なる高輝度化を実現することができる。また、半導体発光素子3全体における透明基材が占める割合を低減して半導体発光素子3をより小型化することができるとともに、半導体発光素子3の製造を簡素化することができる。
発光装置1は、上記のように高輝度化かつ小型化された逆四角錐台状の半導体発光素子3、および、半導体発光素子3が挿入される逆四角錐台状のキャビティ21を有するキャビティ基板2を備える。これにより、発光装置1の高輝度化および小型化を実現することができる。
光出射面を大きくして半導体発光素子3および発光装置1の高輝度化を実現するという観点からは、半導体発光素子3の透明基材31の基材上面311と4つの基材側面313との間のそれぞれの角度θは、60°以下とされることが好ましく、光出射面を小さくして半導体発光素子3および発光装置1の小型化を実現するという観点からは、当該角度θは、30°以上とされることが好ましい。
半導体発光素子3では、多層半導体層32のp型半導体層323を外部の電極(すなわち、キャビティ基板2のp基板電極22)に接続するp電極層34が、素子下面302に形成されて発光層322からの光を反射する第1反射層の役割を兼ねており、多層半導体層32のn型半導体層321を外部の電極(すなわち、キャビティ基板2のn基板電極23)に接続するn電極層35が、素子側面303に形成されて発光層322からの光を反射する第2反射層の役割を兼ねている。これにより、第1反射層および第2反射層とは別体の電極層が設けられる半導体発光素子に比べて、半導体発光素子3をさらに小型化することができ、発光装置1をより小型化することができる。また、p電極層34およびn電極層35が、光出射面である素子上面301以外の部位に設けられることにより、発光層322から出射される光が光出射面において電極層により遮られることが防止される。その結果、半導体発光素子3をより高輝度化することができる。
なお、半導体発光素子3では、必ずしも、素子下面302に形成される第1反射層の全体が、p型半導体層323をp基板電極22に電気的に接続する経路の一部であるp電極層34とされる必要はなく、また、素子側面303に形成される第2反射層の全体が、n型半導体層321をn基板電極23に電気的に接続する経路の一部であるn電極層35とされる必要もない。
半導体発光素子3では、第1反射層が、p型半導体層323をp基板電極22に電気的に接続する経路の少なくとも一部を有し、第2反射層が、n型半導体層321をn基板電極23に電気的に接続する経路の少なくとも一部を有することにより、半導体発光素子3を小型化することができ、発光装置1をより小型化することができる。この場合、n電極層35は、半導体発光素子3の4つの素子側面303のいずれかに形成されており、n基板電極23は、キャビティ21の4つの内側面213のいずれかに形成されてn電極層35に対向することとなる。
ところで、半導体発光素子の多層半導体層は非常に薄いため、多層半導体層の側面において、n電極層をp型半導体層に接することなくn型半導体層のみに接続したり、p電極層をn型半導体層に接することなくp型半導体層のみに接続するためには、n電極層およびp電極層の形成において高精度な制御が必要になる。これに対し、本実施の形態に係る半導体発光素子3の多層半導体層32の周囲には、多層半導体層32の4つの側面324に接する絶縁層33が設けられており、p電極層34およびn電極層35はそれぞれ、多層半導体層32の側面324以外の部位に直接または間接的に接することにより、p型半導体層323およびn型半導体層321に電気的に接続されている。これにより、p電極層34およびn電極層35の形成を簡素化しつつ、p電極層34およびn電極層35と多層半導体層32とを接続箇所以外において確実に絶縁することができる。
半導体発光素子3の多層半導体層32では、n型半導体層321が透明基材31側に設けられており、p型半導体層323の下側の主面(すなわち、発光層322とは反対側の主面)の大部分がp電極層34に接している。このように、n型半導体層321に比べて電気抵抗が高く電流が流れにくいp型半導体層323にp電極層34を接続する際に、p型半導体層323とp電極層34とを直接接続し、さらに、p型半導体層323とp電極層34との接触面積を大きく確保することにより、p型半導体層323に効率良く電流を付与することができ、半導体発光素子3および発光装置1の発光効率を向上することができる。
発光装置1では、p基板電極22と半導体発光素子3のp電極層34との間、および、n基板電極23と半導体発光素子3のn電極層35との間に導電性金属ペースト20が充填されることにより、半導体発光素子3とキャビティ基板2との間の電気的接続の信頼性を向上することができる。また、p基板電極22とn基板電極23との間に絶縁凸部24が設けられることにより、p基板電極22上に付与された導電性金属ペースト20とn基板電極23上に付与された導電性金属ペースト20とが接触することを確実に防止することができ、p基板電極22とn基板電極23とを確実に絶縁することができる。さらには、半導体発光素子3の装着時に生じる導電性金属ペースト20の余剰分を、キャビティ21内に形成された溝部214に収容することにより、p基板電極22とn基板電極23とをより確実に絶縁することができる。
ところで、キャビティの内底面および内側面の間の境界に溝部が形成されていないキャビティ基板では、キャビティの製造誤差等により、キャビティへの半導体発光素子の挿入時に、設計上の位置に達する前にキャビティの上記境界に半導体発光素子のエッジが接触してしまい、半導体発光素子を所望の位置に装着することができない可能性がある。これに対し、本実施の形態に係る発光装置1では、キャビティ21の内底面212および4つの内側面213の間の境界に沿って溝部214が連続的に形成されるため、半導体発光素子3のエッジと上記境界との接触が防止され、キャビティ21の製作誤差等による影響を抑制することができる。その結果、半導体発光素子3をキャビティ基板2に容易に装着することができる。
発光装置1では、半導体発光素子3のキャビティ基板2への実装は、必ずしも導電性金属ペースト20を介して行われる必要はなく、例えば、キャビティ21内のp基板電極22およびn基板電極23に、半導体発光素子3のp電極層34およびn電極層35を直接当接させた状態で、半導体発光素子3に超音波振動を付与しつつ半導体発光素子3をキャビティ基板2に対して押圧する超音波接合により行われてもよい。
図10は、発光装置1の半導体発光素子の他の好ましい例を示す断面図である。図10に示す半導体発光素子3aでは、第1反射層であるp電極層34上に、下方に向かって突出する突起電極39(いわゆる、バンプ)がAuにより形成されている。半導体発光素子3aは、上述の超音波接合によりキャビティ基板2(図2参照)に実装され、実装の際には、突起電極39がp基板電極22(図4参照)に接合される。
発光装置では通常、半導体発光素子の4つの素子側面がキャビティの4つの内側面(上の基板電極)に当接することにより、半導体発光素子が所定の位置に位置するように、半導体発光素子およびキャビティの形状が決定される。したがって、半導体発光素子の4つの素子側面がキャビティの4つの内側面に当接した状態で、素子下面もキャビティの内底面(上の基板電極)に当接する必要がある。このため、半導体発光素子およびキャビティの製造では、高い形状精度が要求される。
これに対して、半導体発光素子3aでは、半導体発光素子3aの4つの素子側面303がキャビティ21の4つの内側面213上のn基板電極23(図4参照)に当接した状態で、素子下面302のp電極層34とキャビティ21の内底面212上のp基板電極22(図4参照)との間に多少の隙間があったとしても、p電極層34上に形成された突起電極39を介して、第1反射層であるp電極層34をp基板電極22に確実に接合することができる。また、半導体発光素子3aでは、p電極層34が、延展性が大きいAlにより形成されているため、Auワイヤによる突起電極39の形成時に、p電極層34の表面にすべり線が形成されてAlの新生面とAuとが強固に接合される。なお、半導体発光素子3aは、導電性金属ペーストまたはハンダペーストを介してキャビティ基板2に接合されてもよい。
次に、本発明の第2の実施の形態に係る発光装置について説明する。図11は、第2の実施の形態に係る発光装置1aを示す断面図であり、図12は、発光装置1aの半導体発光素子3bを示す平面図である。図12に示すように、半導体発光素子3bでは、p電極層34が素子下面302および4つの素子側面303のうち2つに形成され、n電極層35が4つの素子側面303のうち残り2つに形成される。その他の構成は、図1ないし図6に示す発光装置1とほぼ同様であり、以下の説明では同符号を付す。また、半導体発光素子3bの製造方法やキャビティ基板2への実装方法も第1の実施の形態と同様である。
図11に示すように、発光装置1aのキャビティ基板2では、半導体発光素子3bのp電極層34と接合されるp基板電極22が、キャビティ21の内底面212、および、p電極層34が形成される2つの素子側面303(図12参照)と対向する2つの内側面213に形成されており、n電極層35と接合されるn基板電極23が他の2つの内側面213に形成されている。キャビティ21内には、p基板電極22とn基板電極23との間に、p基板電極22を含む領域とn基板電極23を含む領域とを隔離するように線状に伸びる絶縁凸部24が形成されている。
図12に示すように、半導体発光素子3bでは、n電極層35とp電極層34とが離間して設けられており、互いに対して絶縁されている。n電極層35とp電極層34との間には、キャビティ基板2の絶縁凸部24(図11参照)と嵌合する凹部36が形成されている。また、p電極層34が設けられる素子側面303では、図11に示すように、絶縁層33が透明基材31の基材側面313および多層半導体層32の側面324全体に接して設けられており、p電極層34と透明基材31および多層半導体層32とが接することが防止されている。絶縁層33は、第1の実施の形態と同様に、多層半導体層32の4つの側面324全体に接しており、n電極層35が設けられる素子側面303においても、n電極層35と多層半導体層32とが接することが防止されている。n電極層35は、透明基材31の2つの基材側面313に接しており、第1の実施の形態と同様に、透明基材31を介して多層半導体層32のn型半導体層321に電気的に接続される。また、p電極層34は、第1の実施の形態と同様に、p型半導体層323の透明基材31とは反対側の主面に接することによりp型半導体層323と電気的に接続される。
半導体発光素子3bでは、多層半導体層32の発光層322から出射された光のうち、光出射面である素子上面301以外に向かう光が、図12に示す素子下面302においてp電極層34により反射され、素子側面303においてp電極層34の素子側面303上に設けられた部位およびn電極層35により反射される。すなわち、半導体発光素子3bでは、p電極層34の素子下面302上の部位が、素子下面302に形成された第1反射層となり、p電極層34の素子側面303上の部位およびn電極層35が、4つの素子側面303に形成された第2反射層となっている。
第2の実施の形態に係る発光装置1aでは、第1の実施の形態と同様に、多層半導体層32の一方にのみ透明基材31が設けられた半導体発光素子3bにおいて、素子下面302および4つの素子側面303に第1反射層および第2反射層となるp電極層34およびn電極層35が設けられることにより、半導体発光素子3bおよび発光装置1aの高輝度化および小型化を実現することができる。
上述のように、発光装置では通常、半導体発光素子の4つの素子側面がキャビティの4つの内側面(上の基板電極)に当接することにより、半導体発光素子が所定の位置に位置するように、半導体発光素子およびキャビティの形状が決定される。発光装置1aでは、特に、半導体発光素子3bの4つの素子側面303にp電極層34およびn電極層35の双方が形成されているため、キャビティ基板2のp基板電極22およびn基板電極23を、半導体発光素子3bのp電極層34およびn電極層35(すなわち、第2反射層の互いに絶縁された2つの部位)に確実に接合することができる。
なお、キャビティ基板2では、p基板電極22は、キャビティ21の内底面212に加えて4つの内側面213のいずれかに形成されていればよい。このとき、半導体発光素子3bの第2反射層である4つの素子側面303では、キャビティ21の内側面213上のp基板電極22に対向する部位にp電極層34が設けられ、それ以外の部位に設けられたn電極層35(すなわち、n基板電極23に接合される部位)から絶縁される。この場合であっても、上記と同様に、キャビティ基板2のp基板電極22およびn基板電極23を、半導体発光素子3bのp電極層34およびn電極層35に確実に接合することができる。
次に、本発明の第3の実施の形態に係る発光装置について説明する。図13は、第3の実施の形態に係る発光装置の半導体発光素子3cを示す平面図であり、図14は、半導体発光素子3cを図13中のD−Dの位置にて切断した断面図である。図14に示すように、半導体発光素子3cでは、多層半導体層32が透明基材31の基材上面311上に形成されており、基材上面311上においてn型半導体層321、発光層322およびp型半導体層323の順に積層されている。半導体発光素子3cでは、また、多層半導体層32上において、p型半導体層323の透明基材31とは反対側の主面に接するとともにp型半導体層323と電気的に接続される光透過性の透明電極層37が設けられている。その他の構成は、図1ないし図6に示す発光装置1とほぼ同様であり、以下の説明では同符号を付す。
図13および図14に示すように、半導体発光素子3cでは、p電極層34が4つの素子側面303のうち2つに形成され、n電極層35が4つの素子側面303のうち残り2つおよび素子下面302に形成される。半導体発光素子3cでは、n電極層35とp電極層34とが離間して設けられており、互いに対して絶縁されている。n電極層35とp電極層34との間には、キャビティ基板2の絶縁凸部24(図11参照)と嵌合する凹部36が形成されている。
図14に示すように、p電極層34が設けられる素子側面303では、絶縁層33が透明基材31の基材側面313および多層半導体層32の側面324全体に接して設けられており、p電極層34と透明基材31および多層半導体層32とが接することが防止されている。絶縁層33は、第1の実施の形態と同様に、多層半導体層32の4つの側面324全体に接しており、n電極層35が設けられる素子側面303においても、n電極層35と多層半導体層32とが接することが防止されている。
n電極層35は、透明基材31の2つの基材側面313に接しており、第1の実施の形態と同様に、透明基材31を介して多層半導体層32のn型半導体層321に電気的に接続される。また、p電極層34は、素子上面301のエッジ近傍においてAuにより形成された接続部38を介して透明電極層37に接続されることにより、透明電極層37を介してp型半導体層323に電気的に接続される。透明電極層37は、ITO(酸化インジウムスズ)やZnO(酸化亜鉛)、Ga(酸化ガリウム)等をスパッタ蒸着することにより形成され、上下方向の厚さは、好ましくは、50nm以上500nm以下とされる。
半導体発光素子3cでは、多層半導体層32の発光層322から出射された光のうち、光出射面である素子上面301以外に向かう光が、素子下面302においてn電極層35により反射され、素子側面303においてn電極層35の素子側面303上に設けられた部位およびp電極層34により反射される。すなわち、半導体発光素子3cでは、n電極層35の素子下面302上の部位が、素子下面302に形成された第1反射層となり、n電極層35の素子側面303上の部位およびp電極層34が、4つの素子側面303に形成された第2反射層となっている。換言すれば、半導体発光素子3cの反射層(第1反射層および第2反射層)は、導電性を有し、かつ、透明基材31およびn型半導体層321に電気的に接続されるとともにp型半導体層323および透明電極層37から絶縁される部位であるn電極層35と、p型半導体層323および透明電極層37に電気的に接続されるとともに透明基材31およびn型半導体層321から絶縁される部位であるp電極層34とを含む。
次に、半導体発光素子3cの製造方法について説明する。図15は、半導体発光素子3cの製造の流れを示す図であり、図16.Aないし図16.Hは、製造途上の半導体発光素子3cを示す断面図である。半導体発光素子3cが製造される際には、まず、図16.Aに示すように、製造後に半導体発光素子3cの透明基材31となる平板状の光透過性の透明基材831が準備され、透明基材831の一方の主面上に、n型半導体層8321、発光層8322およびp型半導体層8323が順に積層される(ステップS21)。
続いて、p型半導体層8323上の表面全体に、蒸着法によりAuの膜を形成した後、当該膜に対してマスキングおよびウェットエッチングが施されることにより膜の不要部分を除去され、図16.Bに示すように、p型半導体層8323上の一部に接続部838が形成される。そして、図16.Cに示すように、p型半導体層8323および接続部838上に透明電極層837が積層される(ステップS22)。
透明電極層837が形成されると、平面視において透明基材831と同形状の保持部材803が、主面上に形成されている粘着層804を介して透明電極層837に貼付され、保持部材803により、透明基材831、n型半導体層8321、発光層8322、p型半導体層8323、接続部838および透明電極層837が保持される(ステップS23)。
次に、ウエハのダイシングに利用される装置において、先端がV字状に傾斜したダイシングブレードにより、透明基材831側から透明基材831、n型半導体層8321、発光層8322、p型半導体層8323、透明電極層837および粘着層804の一部を切除することにより、図16.Dに示すように、断面が略三角形状であって格子状に配列された複数の溝部801が形成される(ステップS24)。
次に、複数の溝部801に囲まれた四角錐台状の突起部の表面全体に、蒸着法によりSiOの膜を形成した後、当該膜に対してマスキングおよびウェットエッチングが施されることにより膜の不要部分を除去され、図16.Eに示すように、複数の突起部802の表面に絶縁層833が形成される(ステップS25)。
絶縁層833が形成されると、複数の突起部802の表面全体に対する金属膜の蒸着、並びに、当該金属膜に対するマスキングおよびウェットエッチングが繰り返されることにより、図16.Fに示すように、複数の突起部802の表面に、半導体発光素子3cの反射層(すなわち、第1反射層および第2反射層)となるp電極層834およびn電極層835が形成される(ステップS26)。ただし、この状態では、各突起部802上に形成されたp電極層834およびn電極層835は、各突起部802の周囲の溝部801の底部において、隣接する突起部802上に形成されたp電極層834およびn電極層835と連続している。そこで、図16.Gに示すように、溝部801の底部における電極層の連続部が、ダイシングブレードにより切除される。
そして、粘着層804に対して紫外線を照射して粘着層804の粘着力を低下させた後、図16.Hに示すように、ダイスピック用のヘッド805により、複数の突起部802が順次吸着されて粘着層804から剥離されることにより、複数の半導体発光素子3cが得られる(ステップS27)。
以上に説明したように、第3の実施の形態に係る発光装置では、第1の実施の形態と同様に、多層半導体層32の一方にのみ透明基材31が設けられた半導体発光素子3cにおいて、素子下面302および4つの素子側面303に第1反射層および第2反射層となるp電極層34およびn電極層35が設けられることにより、半導体発光素子3cおよび発光装置1aの高輝度化および小型化を実現することができる。
なお、半導体発光素子3cでは、必ずしも、素子下面302に形成される第1反射層の全体が、n型半導体層321をキャビティ基板2のn基板電極23(図11参照)に電気的に接続する経路の一部であるn電極層35とされる必要はなく、また、素子側面303に形成される第2反射層の全体が、n電極層35、並びに、p型半導体層323および透明電極層37をp基板電極22(図11参照)に電気的に接続する経路の一部であるp電極層34とされる必要もない。
半導体発光素子3cでは、第2反射層が、p型半導体層323および透明電極層37をp基板電極22に電気的に接続する経路の少なくとも一部を有し、第1反射層および第2反射層の少なくとも一方が、n型半導体層321をn基板電極23に電気的に接続する経路の少なくとも一部を有することにより、半導体発光素子3cおよび発光装置を小型化することができる。この場合、n電極層35は、半導体発光素子3cの素子下面302および4つの素子側面303のいずれかに形成されており、n基板電極23は、キャビティ21の内底面212および4つの内側面213(図11参照)のいずれかに形成されてn電極層35に対向することとなる。また、p電極層34は、半導体発光素子3cの4つの素子側面303のいずれかに形成されており、p基板電極22は、キャビティ21の4つの内側面213のいずれかに形成されてp電極層34に対向することとなる。
半導体発光素子3cの多層半導体層32では、第1の実施の形態と同様に、n型半導体層321が透明基材31側に設けられており、p型半導体層323の上側の主面(すなわち、発光層322とは反対側の主面)の大部分が透明電極層37に接している。このように、n型半導体層321に比べて電気抵抗が高く電流が流れにくいp型半導体層323に透明電極層37を介してp電極層34を接続する際に、p型半導体層323と透明電極層37とを直接接続し、さらに、p型半導体層323と透明電極層37との接触面積を大きく確保することにより、p型半導体層323に効率良く電流を付与することができ、半導体発光素子3cおよび発光装置1の発光効率を向上することができる。
第3の実施の形態に係る発光装置では、特に、半導体発光素子3cの多層半導体層32が透明基材31の基材上面311に配置されることにより、発光層322の面積を大きくすることができ、半導体発光素子3cの更なる高輝度化が実現される。
一方、第1の実施の形態に係る発光装置1では、半導体発光素子3の多層半導体層32が、透明基材31の基材下面312(すなわち、キャビティ基板2側)に配置されてキャビティ基板2と接している。このため、発光時に多層半導体層32において発生する熱を、熱伝導性が高いキャビティ基板2を介して迅速に外部に逃がすことができ、発光装置1の放熱性を向上することができる。その結果、発熱による発光装置1のトラブルを確実に防止することができ、発光装置1の信頼性を向上することができる。特に、発光装置1では、半導体発光素子3のp電極層34およびn電極層35が主に、熱伝導性が高いAlにより形成されているため、放熱性をさらに向上することができる。
図17は、半導体発光素子の他の好ましい例を示す断面図である。図17に示す半導体発光素子3dは、n型半導体層321および透明基材31をn基板電極に電気的に接続する経路であるn電極層35の素子下面302上の部位に、下方に向かって突出する突起電極39(いわゆる、バンプ)が形成されている。半導体発光素子3dの実装の際には、突起電極39がキャビティ基板のn基板電極に接合される。
次に、本発明の第4の実施の形態に係る発光装置について説明する。図18は、第4の実施の形態に係る発光装置の半導体発光素子3eを示す断面図である。半導体発光素子3eは、赤色の光を出射するLEDである。図18に示すように、半導体発光素子3eは、逆四角錐台状の透明基材31、および、透明基材31の基材下面312に形成された多層半導体層32を備え、多層半導体層32は、p型の透明基材31の基材下面312上に順に積層されるp型半導体層323、発光層322およびn型半導体層321を備える。半導体発光素子3eが実装されるキャビティ基板の構成は、第1の実施の形態に係るキャビティ基板2(図3および図4参照)とほぼ同様である。
半導体発光素子3eの素子側面303には、多層半導体層32の側面全体に接する第1絶縁層33が形成されており、第1絶縁層33上およびn型半導体層321の下側の主面(すなわち、発光層322とは反対側の主面)上には、n型半導体層321とキャビティ基板のn基板電極とを接続するn電極層35が形成されている。半導体発光素子3eでは、n電極層35が多層半導体層32のn型半導体層321に直接接することにより、n電極層35とn型半導体層321とが電気的に接続される。
基材側面313のn電極層35のエッジ近傍では、n電極層35上に第2絶縁層33aが形成されている。素子側面303では、基材側面313の基材上面311側のエッジから第2絶縁層33a上に亘ってp電極層34が形成されており、p型の透明基材31を介して多層半導体層32のp型半導体層323と電気的に接続されている。
透明基材31の上下方向の厚さは、好ましくは、50μm以上500μm以下とされ、p型半導体層323、発光層322およびn型半導体層321の厚さはそれぞれ、好ましくは、100nm以上2μm以下、1nm以上100nm以下、1μm以上5μm以下とされる。
透明基材31は、リン化ガリウム系化合物半導体(InGaAl1−a−bP(ただし、0≦a≦1,0≦b≦1,0≦a+b≦1)(P:リン))により形成されており、本実施の形態では、ZnやMgがドープされたGaP(リン化ガリウム)により形成される。多層半導体層32のp型半導体層323は、p型のリン化ガリウム系化合物半導体(例えば、InGaAlP)により形成されており、好ましくは、ZnやMg等のp型不純物がドープされる。発光層322は、n型半導体層321およびp型半導体層323よりもバンドギャップが小さいリン化ガリウム系化合物半導体により形成されており、複数の井戸層と複数の障壁層とが交互に積層された多重量子井戸構造とされる。n型半導体層321は、n型のリン化ガリウム系化合物半導体(例えば、InGaAlP)により形成されており、好ましくは、SiやSe(セレン)等のn型不純物がドープされる。第1絶縁層33、第2絶縁層33a、p電極層34およびn電極層35の材料や厚さ等は、第1の実施の形態と同様である。
半導体発光素子3eでは、多層半導体層32の発光層322から出射された光のうち、光出射面である素子上面301以外に向かう光が、素子下面302においてn電極層35により反射され、素子側面303においてn電極層35の素子側面303上に設けられた部位およびp電極層34により反射される。すなわち、半導体発光素子3eでは、n電極層35の素子下面302上の部位が、素子下面302に形成された第1反射層となり、n電極層35の素子側面303上の部位およびp電極層34が、4つの素子側面303に形成された第2反射層となっている。これにより、半導体発光素子3eの高輝度化および小型化を実現することができる。
また、素子側面303においてn電極層35とp電極層34とが第2絶縁層33aを介して部分的に重なっているため、半導体発光素子3eの4つの素子側面303および素子下面302全体に反射層が設けられることとなり(すなわち、反射層の面積が素子下面302および素子側面303の合計面積と等しくなり)、半導体発光素子3eの更なる高輝度化が実現される。
なお、第1の実施の形態に係る半導体発光素子3(図6参照)においても、半導体発光素子3eと同様に、反射層の面積を素子下面302および素子側面303の合計面積と等しくすることにより、半導体発光素子3の更なる高輝度化を実現することができる。具体的には、図6に示すp電極層34とn電極層35との境界に設けられる凹部36、および、凹部36近傍のp電極層34上に第2の絶縁層が設けられ、当該第2の絶縁層上までn電極層35が設けられる。すなわち、半導体発光素子3の素子下面302上(すなわち、第1反射層上)において、p電極層34とn電極層35とが、第2の絶縁層を介して部分的に重なる。このように、反射層の面積を素子下面302および素子側面303の合計面積と等しくする場合、p電極層34とn電極層35とが部分的に重なる位置は、第1反射層である素子下面302および第2反射層である素子側面303の少なくとも一方に設けられていればよい。
以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく、様々な変更が可能である。
例えば、透明基材31は、図19に示す半導体発光素子3fのように、4つの基材側面313がそれぞれ、上部基材側面3131、および、上部基材側面3131よりも基材上面311との間の角度が小さい下部基材側面3132を備える構造とされてもよい。これにより、半導体発光素子をより一層小型化することができ、発光装置の更なる小型化を実現することができる。また、上記実施の形態に係る半導体発光素子では、素子上面301は必ずしも正方形とされる必要はなく、例えば、長方形とされてもよい。この場合、素子上面301の短辺に平行な方向の光の素子内におけるエネルギーロスが低減され、当該低減量が、素子上面301の長辺に平行な方向の光のエネルギーロスの増大よりも大きくなるため、半導体発光素子の発光効率を向上することができる。
第1ないし第3の実施の形態に係る半導体発光素子では、多層半導体層32の発光層322とp型半導体層323との間に、窒化ガリウム系化合物半導体により形成された中間層が設けられてもよい。中間層の厚さは、好ましくは、1nm以上50nm以下とされる。第4の実施の形態に係る半導体発光素子3eでも同様に、発光層322とp型半導体層323との間に、リン化ガリウム系化合物半導体により形成された中間層が設けられてもよい。
p電極層34およびn電極層35は、発光層322から出射される光の波長や透明基材31の材料等に合わせて、高い反射率を得ることができる適切な金属材料により形成される。両電極層はそれぞれ、1種類の金属材料による単層構造とされてもよく、複数種類の金属材料による積層構造とされてもよい。また、p電極層34およびn電極層35は、必ずしも金属には限定されず、黒鉛や導電性プラスチック等、金属以外の導電体により形成されてもよい。なお、反射率が高い絶縁層(例えば、多層構造とされた絶縁層)が形成されて第1反射層および第2反射層の一部とされてもよい。
半導体発光素子では、素子下面302の第1反射層、および、素子側面303の第2反射層は、必ずしも電極層を有する必要はない。例えば、第1の実施の形態にかかる半導体発光素子3では、第1反射層がp電極層34とされ、第2反射層が、半導体発光素子3とキャビティ基板2との電気的接続に利用されない金属またはその他の材料により形成されてもよい。この場合、透明基材31の基材上面311に小さい電極層が形成され、n型半導体層321は、当該電極層および透明基材31を介して、例えば、ワイヤボンディングにより基板電極に電気的に接続される。このとき、基材上面311の電極層を延展性が大きいAlにより形成することにより、ワイヤボンディングにおけるAuワイヤとの超音波接合時に、電極層表面にすべり線が形成されてAl電極層の新生面とAuワイヤとが強固に接合される。上記のような、半導体発光素子とキャビティ基板2との電気的接続に利用されない反射層として、窒化シリコン、酸化シリコン、酸化亜鉛、酸化チタン、酸化ジルコニウム、酸化タンタル、酸化ニオブ、酸化バナジウム等により形成された絶縁性の誘電体多層膜が利用されてもよい。
絶縁層33は、必ずしも多層半導体層32の側面324全面に接している必要はない。例えば、n電極層35を高精度に形成することができる場合には、n電極層35が、p型半導体層323と絶縁されつつn型半導体層321の側面に接するように形成されてもよい(p電極層34に対しても同様)。この場合、透明基材31は、サファイアやSiC(炭化シリコン)等、導電性が低い材料により形成されてもよい。
第1の実施の形態に係る半導体発光素子3の製造では、ステップS15において可撓性を有する保持部材803により複数の突起部802を保持しておき、ステップS16における研磨時に、複数の突起部802が分離する直前まで研磨した後、保持部材803を屈曲させることにより、複数の突起部802の間を破断させて複数の半導体発光素子3が得られてもよい。
第3の実施の形態に係る半導体発光素子3cでは、透明電極層37に代えて、Ni等の金属により形成された非常に薄い(例えば、厚さ50nm以下の)透光性電極層が設けられてもよい。また、電極層がメッシュ状やストライプ状に形成され、開口部(すなわち、電極層が存在しない領域)を介して光が透過(通過)する構造とされてもよい。このようなメッシュ状またはストライプ状の透光性電極層では、メッシュまたはストライプを形成する複数の線状電極のそれぞれの幅は、10μm以上100μm以下とされることが好ましく、複数の線状電極のピッチは、50μm以上500μm以下とされることが好ましい。さらには、透明電極層37に代えて、円形や多角形の開口部が複数設けられた透光性電極層が設けられてもよい。開口部の径は、好ましくは、10μm以上500μm以下とされる。
第3の実施の形態に係る半導体発光素子3cの接続部38に代えて、図20に示す半導体発光素子3gのように、素子上面301のエッジ近傍においてp型半導体層323、発光層322、n型半導体層321、透明基材31および絶縁層33を貫通するトレンチ38aが形成され、当該トレンチ38a内に設けられた接続構造を介して、透明電極層37と素子側面303上のp電極層34とが電気的に接続されてもよい。トレンチ38a内の接続構造は、CVD(Chemical Vapor Deposition)等により形成される絶縁性の外層、および、蒸着やメッキ等により形成される導電性の内層を備える。
上記実施の形態に係る発光装置の製造において、半導体発光素子をキャビティ基板2に実装する際には、半導体発光素子とキャビティ21の内底面212等との間に、異方導電性樹脂フィルムや異方導電性樹脂ペースト(半導体発光素子の素子下面302に突起電極が設けられている場合には、非導電性樹脂フィルムや非導電性樹脂ペーストでもよい。)等の充填材を付与した上で、超音波接合や圧着接合が行われてもよい。また、プラズマ雰囲気中において半導体発光素子に設けられたAu電極層をキャビティ基板に設けられたAu基板電極に向けて押圧して電極層と基板電極とを金属接合することにより、半導体発光素子がキャビティ基板に実装されてもよい。
上記実施の形態に係る半導体発光素子および発光装置の構成は、必ずしも、青色や赤色の光を出射するLED、および、当該LEDを備える発光装置のみに適用されるものではなく、様々な波長帯の光を出射するLED等の半導体発光素子、および、当該半導体発光素子を備える発光装置に適用されてよい。この場合、半導体発光素子の透明基材31の材料は、出射される光の波長帯に合わせてコスト等を考慮しつつ適切に選択される。例えば、光の波長帯が200nm以上であれば、AlN(窒化アルミニウム)を透明基材31として利用することができる。また、光の波長帯が290nm以上であればGa、360nm以上であればGaNやZnO、380nm以上であればSiC、560nm以上であればGaP、800nm以上であればGaAs(ガリウム砒素)を透明基材31として利用することができる。
本発明は、半導体発光素子および半導体発光素子を備える発光装置に利用可能であり、当該発光装置は、照明機器、表示機器、医療機器、通信機器、撮影機来、携帯電話、殺菌装置等、様々な用途に利用することができる。例えば、室内照明や車載ランプ、車のヘッドライト、液晶ディスプレイのバックライト、信号機、光通信装置、赤外線カメラやストロボ、携帯電話のキーパッド、医療機器用や空気清浄機内の殺菌ランプ、光触媒用のランプ等に利用可能である。
第1の実施の形態に係る発光装置の平面図 発光装置の断面図 キャビティ基板の平面図 キャビティ基板の断面図 半導体発光素子の平面図 半導体発光素子の断面図 半導体発光素子の製造の流れを示す図 製造途上の半導体発光素子を示す断面図 製造途上の半導体発光素子を示す断面図 製造途上の半導体発光素子を示す断面図 製造途上の半導体発光素子を示す断面図 製造途上の半導体発光素子を示す断面図 製造途上の半導体発光素子を示す断面図 製造途上の半導体発光素子を示す断面図 製造途上の発光装置を示す断面図 製造途上の発光装置を示す断面図 半導体発光素子の他の例を示す断面図 第2の実施の形態に係る発光装置の断面図 半導体発光素子の平面図 第3の実施の形態に係る発光装置の半導体発光素子の平面図 半導体発光素子の断面図 半導体発光素子の製造の流れを示す図 製造途上の半導体発光素子を示す断面図 製造途上の半導体発光素子を示す断面図 製造途上の半導体発光素子を示す断面図 製造途上の半導体発光素子を示す断面図 製造途上の半導体発光素子を示す断面図 製造途上の半導体発光素子を示す断面図 製造途上の半導体発光素子を示す断面図 製造途上の半導体発光素子を示す断面図 半導体発光素子の他の例を示す断面図 第4の実施の形態に係る発光装置の半導体発光素子の断面図 半導体発光素子の他の例を示す断面図 半導体発光素子の他の例を示す断面図
符号の説明
1,1a 発光装置
2 キャビティ基板
3,3a〜3g 半導体発光素子
20 導電性金属ペースト
21 キャビティ
22 p基板電極
23 n基板電極
24 絶縁凸部
31 透明基材
32 多層半導体層
33 (第1)絶縁層
33a 第2絶縁層
34 p電極層
35 n電極層
37 透明電極層
39 突起電極
211 開口
212 内底面
213 内側面
214 溝部
301 素子上面
302 素子下面
303 素子側面
311 基材上面
312 基材下面
313 基材側面
321 n型半導体層
322 発光層
323 p型半導体層
324 側面
801 溝部
802 突起部
803 保持部材
831 透明基材
833 絶縁層
834 p電極層
835 n電極層
837 透明電極層
8321 n型半導体層
8322 発光層
8323 p型半導体層
S11〜S16,S21〜S27 ステップ

Claims (23)

  1. 発光装置であって、
    矩形状の光出射面である素子上面、前記素子上面に平行かつ前記素子上面よりも小さい矩形状の素子下面、および、4つの素子側面を有する逆四角錐台状の半導体発光素子と、
    矩形状の開口、前記開口よりも小さい矩形状の内底面、および、4つの内側面を有する逆四角錐台状のキャビティが形成されており、前記半導体発光素子が、前記素子下面および前記4つの素子側面を前記キャビティの前記内底面および前記4つの内側面に対向させつつ前記キャビティに挿入されるキャビティ基板と、
    を備え、
    前記半導体発光素子が、
    矩形状の基材上面、前記基材上面に平行かつ前記基材上面よりも小さい矩形状の基材下面、および、4つの基材側面を有する逆四角錐台状の光透過性の素子基材と、
    前記素子基材の前記基材上面上または前記基材下面上に順に積層される第1半導体層、発光層および第2半導体層を有する多層半導体層と、
    前記素子下面に形成されて前記発光層からの光を反射する第1反射層と、
    前記4つの素子側面に形成されて前記発光層からの光を反射する第2反射層と、
    を備えることを特徴とする発光装置。
  2. 請求項1に記載の発光装置であって、
    前記多層半導体層が前記素子基材の前記基材下面上に形成されており、
    前記第1反射層が、前記第2半導体層の前記素子基材とは反対側の主面に接するとともに前記第2半導体層を前記キャビティの前記内底面に形成された第1基板電極に電気的に接続する経路の少なくとも一部を有し、
    前記第2反射層が、前記第1半導体層を前記キャビティの前記4つの内側面のいずれかに形成された第2基板電極に電気的に接続する経路の少なくとも一部を有することを特徴とする発光装置。
  3. 請求項2に記載の発光装置であって、
    前記第1反射層上に、前記キャビティ基板の前記第1基板電極に接合される突起電極が形成されていることを特徴とする発光装置。
  4. 請求項1に記載の発光装置であって、
    前記多層半導体層が前記素子基材の前記基材上面上に形成されており、
    前記半導体発光素子が、前記第2半導体層の前記素子基材とは反対側の主面に接するとともに前記第2反射層と電気的に接続される透光性電極層をさらに備え、
    前記第2反射層が、前記第2半導体層および前記透光性電極層を前記キャビティの前記4つの内側面のいずれかに形成された第1基板電極に電気的に接続する経路の少なくとも一部を有し、
    前記第1反射層および前記第2反射層の少なくとも一方が、前記第1半導体層を前記キャビティの前記内底面および前記4つの内側面のいずれかに形成された第2基板電極に電気的に接続する経路の少なくとも一部を有することを特徴とする発光装置。
  5. 請求項4に記載の発光装置であって、
    前記第1反射層が、前記第1半導体層を前記第2基板電極に電気的に接続する経路の少なくとも一部を有し、
    前記第1反射層上に、前記第2基板電極に接合される突起電極が形成されていることを特徴とする発光装置。
  6. 請求項2ないし5のいずれかに記載の発光装置であって、
    前記第1半導体層がn型半導体層であり、前記第2半導体層がp型半導体層であることを特徴とする発光装置。
  7. 請求項2ないし6のいずれかに記載の発光装置であって、
    前記多層半導体層の4つの側面全体に接する絶縁層をさらに備えることを特徴とする発光装置。
  8. 請求項2ないし7のいずれかに記載の発光装置であって、
    前記第1基板電極と前記半導体発光素子との間、および、前記第2基板電極と前記半導体発光素子との間に導電性金属ペーストまたはハンダペーストが充填されていることを特徴とする発光装置。
  9. 請求項8に記載の発光装置であって、
    前記キャビティ基板が、前記キャビティ内において前記第1基板電極を含む領域と前記第2基板電極を含む領域とを隔離するように線状に伸びる絶縁凸部を備えることを特徴とする発光装置。
  10. 請求項2ないし9のいずれかに記載の発光装置であって、
    前記第1基板電極および前記第2基板電極がそれぞれ、前記キャビティの前記4つの内側面のいずれかに形成されており、
    前記第2反射層の前記第2基板電極に接合される部位から絶縁された他の部位が、前記キャビティの前記4つの内側面のいずれかにおいて前記第1基板電極に接合されることを特徴とする発光装置。
  11. 請求項1ないし10のいずれかに記載の発光装置であって、
    前記キャビティ基板が、前記キャビティの前記内底面および前記4つの内側面の間の境界に沿って連続的に形成された溝部を備えることを特徴とする発光装置。
  12. 矩形状の光出射面である素子上面、前記素子上面に平行かつ前記素子上面よりも小さい矩形状の素子下面、および、4つの素子側面を有する逆四角錐台状の半導体発光素子であって、
    矩形状の基材上面、前記基材上面に平行かつ前記基材上面よりも小さい矩形状の基材下面、および、4つの基材側面を有する逆四角錐台状の光透過性の素子基材と、
    前記素子基材の前記基材下面上に順に積層される第1半導体層、発光層および第2半導体層を有する多層半導体層と、
    前記第2半導体層の前記素子基材とは反対側の主面に接するとともに前記発光層からの光を反射する第1反射層と、
    前記4つの基材側面および前記多層半導体層の4つの側面に形成されて前記発光層からの光を反射する第2反射層と、
    を備え、
    前記第1反射層が、前記第2半導体層を外部の電極に電気的に接続する経路の少なくとも一部を有し、
    前記第2反射層が、前記第1半導体層を外部の電極に電気的に接続する経路の少なくとも一部を有することを特徴とする半導体発光素子。
  13. 矩形状の光出射面である素子上面、前記素子上面に平行かつ前記素子上面よりも小さい矩形状の素子下面、および、4つの素子側面を有する逆四角錐台状の半導体発光素子であって、
    矩形状の基材上面、前記基材上面に平行かつ前記基材上面よりも小さい矩形状の基材下面、および、4つの基材側面を有する逆四角錐台状の光透過性の素子基材と、
    前記素子基材の前記基材上面上に順に積層される第1半導体層、発光層および第2半導体層を有する多層半導体層と、
    前記基材下面に形成されて前記発光層からの光を反射する第1反射層と、
    前記4つの基材側面および前記多層半導体層の4つの側面に形成されて前記発光層からの光を反射する第2反射層と、
    前記第2半導体層の前記素子基材とは反対側の主面に接するとともに前記第2反射層と電気的に接続される透光性電極層と、
    を備え、
    前記第1反射層および前記第2反射層の少なくとも一方が、前記第1半導体層を外部の電極に電気的に接続する経路の少なくとも一部を有し、
    前記第2反射層が、前記第2半導体層および前記透光性電極層を外部の電極に電気的に接続する経路の少なくとも一部を有することを特徴とする半導体発光素子。
  14. 請求項12または13に記載の半導体発光素子であって、
    前記第1半導体層がn型半導体層であり、前記第2半導体層がp型半導体層であることを特徴とする半導体発光素子。
  15. 請求項12ないし14のいずれかに記載の半導体発光素子であって、
    前記多層半導体層の前記4つの側面全体に接する絶縁層をさらに備えることを特徴とする半導体発光素子。
  16. 請求項12ないし15のいずれかに記載の半導体発光素子であって、
    前記第1反射層および前記第2反射層の面積が、素子下面および4つの素子側面全体の面積の70%以上100%以下であることを特徴とする半導体発光素子。
  17. 請求項16に記載の半導体発光素子であって、
    前記第1反射層および前記第2反射層の面積が、素子下面および4つの素子側面全体の面積と等しく、
    前記第1反射層および前記第2反射層の少なくともいずれか一方において、前記第1半導体層を外部の電極に電気的に接続する前記経路と、前記第2半導体層を外部の電極に電気的に接続する前記経路とが絶縁層を介して部分的に重なっていることを特徴とする半導体発光素子。
  18. 請求項12ないし17のいずれかに記載の半導体発光素子であって、
    前記素子基材の前記基材上面と前記4つの基材側面との間のそれぞれの角度が30°以上60°以下であることを特徴とする半導体発光素子。
  19. 矩形状の光出射面である素子上面、前記素子上面に平行かつ前記素子上面よりも小さい矩形状の素子下面、および、4つの素子側面を有する逆四角錐台状の半導体発光素子の製造方法であって、
    a)平板状の光透過性の素子基材の一方の主面上に、第1半導体層、発光層および第2半導体層を順に積層する工程と、
    b)前記第2半導体層側から前記第2半導体層、前記発光層、前記第1半導体層および前記素子基材の一部を切除することにより、断面が略三角形状であって格子状に配列された複数の溝部を形成する工程と、
    c)前記複数の溝部に囲まれた四角錐台状の複数の突起部の表面に反射層を形成する工程と、
    d)前記素子基材を前記複数の突起部とは反対側から研磨し、前記複数の突起部を互いに分離させて複数の半導体発光素子を得る工程と、
    を備えることを特徴とする半導体発光素子の製造方法。
  20. 請求項19に記載の半導体発光素子の製造方法であって、
    前記b)工程と前記c)工程との間に、前記複数の突起部の表面に絶縁層を形成する工程をさらに備え、
    前記反射層が、導電性を有し、かつ、
    前記第1半導体層および前記素子基材に電気的に接続されるとともに前記第2半導体層から絶縁される部位と、
    前記第2半導体層に電気的に接続されるとともに前記第1半導体層および前記素子基材から絶縁される部位と、
    を含むことを特徴とする半導体発光素子の製造方法。
  21. 矩形状の光出射面である素子上面、前記素子上面に平行かつ前記素子上面よりも小さい矩形状の素子下面、および、4つの素子側面を有する逆四角錐台状の半導体発光素子の製造方法であって、
    a)平板状の光透過性の素子基材の一方の主面上に、第1半導体層、発光層および第2半導体層を順に積層する工程と、
    b)前記第2半導体層上に透光性電極層を積層する工程と、
    c)粘着性を有する保持部材を前記透光性電極層側から貼付する工程と、
    d)前記素子基材側から前記素子基材、前記第1半導体層、前記発光層、前記第2半導体素子、前記透光性電極層および前記保持部材の一部を切除することにより、断面が略三角形状であって格子状に配列された複数の溝部を形成する工程と、
    e)前記保持部材上において前記複数の溝部に囲まれた四角錐台状の複数の突起部の表面に反射層を形成する工程と、
    f)前記複数の突起部を前記保持部材から剥離することにより複数の半導体発光素子を得る工程と、
    を備えることを特徴とする半導体発光素子の製造方法。
  22. 請求項21に記載の半導体発光素子の製造方法であって、
    前記d)工程と前記e)工程との間に、前記複数の突起部の表面に絶縁層を形成する工程をさらに備え、
    前記反射層が、導電性を有し、かつ、
    前記第1半導体層および前記素子基材に電気的に接続されるとともに前記第2半導体層および前記透光性電極層から絶縁される部位と、
    前記第2半導体層および前記透光性電極層に電気的に接続されるとともに前記第1半導体層および前記素子基材から絶縁される部位と、
    を含むことを特徴とする半導体発光素子の製造方法。
  23. 請求項19ないし22のいずれかに記載の半導体発光素子の製造方法であって、
    前記第1半導体層がn型半導体層であり、前記第2半導体層がp型半導体層であることを特徴とする半導体発光素子の製造方法。
JP2006312588A 2006-11-20 2006-11-20 発光装置および半導体発光素子の製造方法 Expired - Fee Related JP4655029B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006312588A JP4655029B2 (ja) 2006-11-20 2006-11-20 発光装置および半導体発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006312588A JP4655029B2 (ja) 2006-11-20 2006-11-20 発光装置および半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2008130721A true JP2008130721A (ja) 2008-06-05
JP4655029B2 JP4655029B2 (ja) 2011-03-23

Family

ID=39556273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006312588A Expired - Fee Related JP4655029B2 (ja) 2006-11-20 2006-11-20 発光装置および半導体発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP4655029B2 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087219A (ja) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd 発光素子および発光装置
JP2010123717A (ja) * 2008-11-19 2010-06-03 Stanley Electric Co Ltd 半導体発光素子及び半導体発光素子の製造方法
WO2010074287A1 (ja) * 2008-12-28 2010-07-01 有限会社Mtec 発光ダイオード素子及び発光ダイオードモジュール
JP2010171340A (ja) * 2009-01-26 2010-08-05 Panasonic Electric Works Co Ltd 発光装置
WO2011037185A1 (ja) * 2009-09-24 2011-03-31 京セラ株式会社 実装用基板、発光体、および実装用基板の製造方法
JP2011166146A (ja) * 2010-02-12 2011-08-25 Seoul Opto Devices Co Ltd 分布ブラッグ反射器を有する発光ダイオードチップ及びその製造方法
JP2011171743A (ja) * 2010-02-18 2011-09-01 Lg Innotek Co Ltd 発光素子及び発光素子パッケージ
JPWO2010074288A1 (ja) * 2008-12-28 2012-06-21 有限会社Mtec 高電圧駆動の発光ダイオードモジュール
JP2013106033A (ja) * 2011-11-10 2013-05-30 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びその製造方法
JP5368620B1 (ja) * 2012-11-22 2013-12-18 株式会社東芝 半導体発光素子及びその製造方法
JP2013258233A (ja) * 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 光デバイスの加工方法
JP2013258232A (ja) * 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 光デバイスの加工方法
US9041033B2 (en) 2012-06-28 2015-05-26 Kabushiki Kaisha Toshiba Semiconductor light emitting device
JP2015122452A (ja) * 2013-12-25 2015-07-02 サンケン電気株式会社 発光装置
KR20160124456A (ko) * 2015-04-20 2016-10-28 엘지이노텍 주식회사 발광소자
US9537056B2 (en) 2010-02-18 2017-01-03 Lg Innotek Co., Ltd. Light emitting device
KR20170129555A (ko) * 2016-05-17 2017-11-27 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 모듈
JP2019192946A (ja) * 2013-04-11 2019-10-31 ルミレッズ ホールディング ベーフェー トップエミッション型半導体発光デバイス
US11316071B2 (en) 2019-02-08 2022-04-26 Asahi Kasei Microdevices Corporation Optical device and method for manufacturing optical device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102346798B1 (ko) 2015-02-13 2022-01-05 삼성전자주식회사 반도체 발광장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5892751U (ja) * 1981-12-17 1983-06-23 三洋電機株式会社 発光ダイオ−ド素子
JPH10341035A (ja) * 1997-06-03 1998-12-22 Hewlett Packard Co <Hp> 半導体発光素子および半導体発光素子の製造方法
JP2002100758A (ja) * 2000-07-06 2002-04-05 Seiko Epson Corp 機能ブロックを含む装置およびその製造方法ならびに光伝送装置
JP2004103672A (ja) * 2002-09-06 2004-04-02 Toshiba Corp 半導体発光素子および半導体発光装置
JP2006080124A (ja) * 2004-09-07 2006-03-23 Seiko Epson Corp 発光装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5892751U (ja) * 1981-12-17 1983-06-23 三洋電機株式会社 発光ダイオ−ド素子
JPH10341035A (ja) * 1997-06-03 1998-12-22 Hewlett Packard Co <Hp> 半導体発光素子および半導体発光素子の製造方法
JP2002100758A (ja) * 2000-07-06 2002-04-05 Seiko Epson Corp 機能ブロックを含む装置およびその製造方法ならびに光伝送装置
JP2004103672A (ja) * 2002-09-06 2004-04-02 Toshiba Corp 半導体発光素子および半導体発光装置
JP2006080124A (ja) * 2004-09-07 2006-03-23 Seiko Epson Corp 発光装置及びその製造方法

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087219A (ja) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd 発光素子および発光装置
US8350284B2 (en) 2008-09-30 2013-01-08 Toyoda Gosei Co., Ltd. Light emitting element and light emitting device
JP2010123717A (ja) * 2008-11-19 2010-06-03 Stanley Electric Co Ltd 半導体発光素子及び半導体発光素子の製造方法
JPWO2010074288A1 (ja) * 2008-12-28 2012-06-21 有限会社Mtec 高電圧駆動の発光ダイオードモジュール
WO2010074287A1 (ja) * 2008-12-28 2010-07-01 有限会社Mtec 発光ダイオード素子及び発光ダイオードモジュール
JP5588882B2 (ja) * 2008-12-28 2014-09-10 有限会社Mtec 発光ダイオードモジュール
JP2010171340A (ja) * 2009-01-26 2010-08-05 Panasonic Electric Works Co Ltd 発光装置
WO2011037185A1 (ja) * 2009-09-24 2011-03-31 京セラ株式会社 実装用基板、発光体、および実装用基板の製造方法
JPWO2011037185A1 (ja) * 2009-09-24 2013-02-21 京セラ株式会社 実装用基板、発光体、および実装用基板の製造方法
JP2011166146A (ja) * 2010-02-12 2011-08-25 Seoul Opto Devices Co Ltd 分布ブラッグ反射器を有する発光ダイオードチップ及びその製造方法
JP2011171743A (ja) * 2010-02-18 2011-09-01 Lg Innotek Co Ltd 発光素子及び発光素子パッケージ
US9537056B2 (en) 2010-02-18 2017-01-03 Lg Innotek Co., Ltd. Light emitting device
JP2013106033A (ja) * 2011-11-10 2013-05-30 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びその製造方法
JP2013258233A (ja) * 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 光デバイスの加工方法
JP2013258232A (ja) * 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 光デバイスの加工方法
US9041033B2 (en) 2012-06-28 2015-05-26 Kabushiki Kaisha Toshiba Semiconductor light emitting device
JP2014107291A (ja) * 2012-11-22 2014-06-09 Toshiba Corp 半導体発光素子及びその製造方法
KR101487612B1 (ko) * 2012-11-22 2015-01-29 가부시끼가이샤 도시바 반도체 발광 소자 및 그 제조 방법
US9070841B2 (en) 2012-11-22 2015-06-30 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
EP2736087A3 (en) * 2012-11-22 2016-03-09 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
JP5368620B1 (ja) * 2012-11-22 2013-12-18 株式会社東芝 半導体発光素子及びその製造方法
JP2019192946A (ja) * 2013-04-11 2019-10-31 ルミレッズ ホールディング ベーフェー トップエミッション型半導体発光デバイス
CN111613708A (zh) * 2013-04-11 2020-09-01 亮锐控股有限公司 顶发射式半导体发光器件
JP2015122452A (ja) * 2013-12-25 2015-07-02 サンケン電気株式会社 発光装置
KR20160124456A (ko) * 2015-04-20 2016-10-28 엘지이노텍 주식회사 발광소자
KR102441311B1 (ko) 2015-04-20 2022-09-08 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
KR20170129555A (ko) * 2016-05-17 2017-11-27 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 모듈
KR102531109B1 (ko) 2016-05-17 2023-05-10 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이를 구비한 조명 모듈
US11316071B2 (en) 2019-02-08 2022-04-26 Asahi Kasei Microdevices Corporation Optical device and method for manufacturing optical device

Also Published As

Publication number Publication date
JP4655029B2 (ja) 2011-03-23

Similar Documents

Publication Publication Date Title
JP4655029B2 (ja) 発光装置および半導体発光素子の製造方法
TWI613737B (zh) 發光裝置之製造方法
US8823031B2 (en) Semiconductor light emitting device including metal reflecting layer
US10069040B2 (en) Light emitting diode and method of fabricating the same
US8450764B2 (en) Semiconductor light-emitting apparatus and method of fabricating the same
CN110854251B (zh) 发光二极管
JP6182050B2 (ja) 半導体発光装置
US20050168992A1 (en) Light emitting apparatus
TWI572054B (zh) 高亮度發光二極體結構與其製造方法
TWI699011B (zh) 半導體發光裝置
WO2002089221A1 (en) Light emitting device comprising led chip
JP2008091459A (ja) Led照明装置及びその製造方法
CN103855149A (zh) 倒装高压发光二极管及其制作方法
KR20160149827A (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
KR102461968B1 (ko) 발광 소자
US20140063822A1 (en) Wiring board, light-emitting device, and method of manufacturing the wiring board
TWI583022B (zh) 發光二極體封裝結構、發光二極體晶粒及其製造方法
JP2006073618A (ja) 光学素子およびその製造方法
JP2007027539A (ja) 半導体発光素子およびこれを用いた照明装置
JP6136717B2 (ja) 発光素子、発光装置及び発光素子の製造方法
TW201203611A (en) Light emitting device and its manufacturing method
JP6551210B2 (ja) 発光装置
JP6398541B2 (ja) リードフレーム及び発光装置
JP2016119464A (ja) 発光装置
CN116895721A (zh) 发光元件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090728

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees