JP2008130578A - Process for producing electronic substrate - Google Patents

Process for producing electronic substrate Download PDF

Info

Publication number
JP2008130578A
JP2008130578A JP2006309941A JP2006309941A JP2008130578A JP 2008130578 A JP2008130578 A JP 2008130578A JP 2006309941 A JP2006309941 A JP 2006309941A JP 2006309941 A JP2006309941 A JP 2006309941A JP 2008130578 A JP2008130578 A JP 2008130578A
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
insulating
manufacturing
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006309941A
Other languages
Japanese (ja)
Other versions
JP4888073B2 (en
Inventor
Takeshi Niidate
剛 新舘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006309941A priority Critical patent/JP4888073B2/en
Publication of JP2008130578A publication Critical patent/JP2008130578A/en
Application granted granted Critical
Publication of JP4888073B2 publication Critical patent/JP4888073B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To connect electronic components stably with wiring. <P>SOLUTION: First wiring joints 20b and 21b arranged on the first surface of electronic components 20 and 21 are connected with first conduction wiring 51A and 51B, and second wirings joints 20a and 21a on the second surface opposing the first surface are connected with second conduction wiring 15. The process for producing an electronic substrate comprises a step for mounting the electronic components 20 and 21 while abutting the second wiring joints 20a and 21a against the surface of a base, a step for forming insulating layers 52 and 60A of an insulating material around the electronic components on the surface of the base, a step for forming first conduction wiring 51A and 51B to be connected with the first wiring joints 20b and 21b on the insulating layers 52 and 60A, a step for stripping the base from the electronic components and inverting the electronic components and the insulating layers, and a step for forming second conduction wiring 15 to be connected with the second wiring joints 20a and 21a on the insulating layer 60A exposed by stripping the base. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、電子基板の製造方法に関するものである。   The present invention relates to an electronic substrate manufacturing method.

近年、回路基板（配線基板）上に実装される電子部品の小型化が進んでおり、配線基板の細密化が要求されている。このような、細密な配線構造を形成する方法として、液滴吐出法を用いて、導電性パターンを絶縁膜中に埋め込んだ状態に形成する技術がある（例えば、特許文献１参照）。   In recent years, electronic components mounted on a circuit board (wiring board) have been miniaturized, and the wiring board has been required to be finer. As a method for forming such a fine wiring structure, there is a technique in which a conductive pattern is embedded in an insulating film by using a droplet discharge method (see, for example, Patent Document 1).

また、上記回路基板が搭載される、例えば携帯電話等の電子機器についても、近年、小型化が進行している。これに伴って、携帯電話は、回路基板（配線基板）上における電子部品の実装スペースが制限されてしまう。そのため、電子部品をより高密度で実装する方法の提供が望まれている。
そこで、基板上にチップ部品を固定し、該チップ部品の周囲に、液滴吐出法を用いて絶縁材料を塗布し、絶縁膜中にチップ部品を埋め込み、該チップ部品に接続する配線を形成することで、チップ部品が高密度で実装された配線基板が考えられる。
特開２００５−３２７９８５号公報 Also, in recent years, downsizing of electronic devices on which the circuit board is mounted, such as mobile phones, has been progressing. In connection with this, the mounting space of the electronic component on a circuit board (wiring board) is restricted in the mobile phone. Therefore, it is desired to provide a method for mounting electronic components at a higher density.
Therefore, the chip component is fixed on the substrate, an insulating material is applied around the chip component by using a droplet discharge method, the chip component is embedded in the insulating film, and a wiring connected to the chip component is formed. Thus, a wiring board on which chip components are mounted with high density can be considered.
JP 2005-327985 A

しかしながら、上述したような従来技術には、以下のような問題が存在する。
高密度実装を図って、電子部品の上面のみならず、下面に設けられた配線接続部において配線と接続する場合、配線上に電子部品を載置することになる。
ところが、この配線が非硬化状態である場合には、配線を押しつぶしながら電子部品を載置することになるため、配線が断線してしまう可能性がある。
一方、配線が硬化状態である場合には、配線上に配線接続部を当接させて電子部品を載置した場合、配線と非配線部とで段差があることから電子部品が傾いた状態で配線と当接するため、安定した接続が得られない可能性がある。 However, the following problems exist in the conventional technology as described above.
When high-density mounting is intended to connect to wiring at a wiring connection portion provided on the lower surface as well as the upper surface of the electronic component, the electronic component is placed on the wiring.
However, when the wiring is in an uncured state, the electronic component is placed while the wiring is crushed, and therefore the wiring may be disconnected.
On the other hand, when the wiring is in a hardened state, when the electronic component is placed with the wiring connecting portion abutting on the wiring, the electronic component is tilted because there is a step between the wiring and the non-wiring portion. Since it contacts the wiring, there is a possibility that a stable connection cannot be obtained.

本発明は、以上のような点を考慮してなされたもので、電子部品と配線とを安定して接続できる電子基板の製造方法を提供することを目的とする。   The present invention has been made in view of the above points, and an object of the present invention is to provide an electronic substrate manufacturing method capable of stably connecting electronic components and wiring.

上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の電子基板の製造方法は、電子部品の第１面に配置された第１配線接続部に第１導電配線が接続され、前記第１面と対向する第２面の第２配線接続部に第２導電配線が接続される電子基板の製造方法であって、基材の表面に前記第２配線接続部を当接させて前記電子部品を載置する工程と、前記基材の表面上の前記電子部品の周囲に絶縁材料で形成された絶縁層を成膜する工程と、前記絶縁層上に前記第１配線接続部に接続する前記第１導電配線を形成する工程と、前記電子部品から前記基材を剥離するとともに、前記電子部品及び前記絶縁層を反転する工程と前記基材が剥離されて露出した前記絶縁層上に前記第２配線接続部に接続する前記第２導電配線を形成する工程とを有することを特徴とするものである。
従って、本発明の電子基板の製造方法では、基材上に載置された電子部品の第１配線接続部と絶縁層に跨る第１導電配線を上方から形成することができる。また、本発明では、基材が剥離されて反転された電子部品の第２配線接続部と絶縁層に跨る第２導電配線を上方から形成することができる。
そのため、本発明では、導電配線上に電子部品を載置する場合のように、導電配線を押しつぶしたり、傾いた状態で電子部品を載置することがなくなり、電子部品の対向する両面において、導電配線と配線接続部とを安定して接続することが可能になる。 In order to achieve the above object, the present invention employs the following configuration.
In the method for manufacturing an electronic substrate according to the present invention, the first conductive wiring is connected to the first wiring connection portion arranged on the first surface of the electronic component, and the second wiring connection portion on the second surface facing the first surface. A method of manufacturing an electronic substrate to which a second conductive wiring is connected, the step of placing the electronic component by bringing the second wiring connection portion into contact with the surface of the base material, and the surface of the base material Forming an insulating layer formed of an insulating material around the electronic component, forming the first conductive wiring connected to the first wiring connection portion on the insulating layer, and the electronic component The second conductive wiring connected to the second wiring connection portion on the insulating layer exposed by peeling the base material and reversing the electronic component and the insulating layer and exposing the base material. And a step of forming.
Therefore, in the manufacturing method of the electronic substrate according to the present invention, the first conductive wiring straddling the first wiring connecting portion and the insulating layer of the electronic component placed on the base material can be formed from above. Moreover, in this invention, the 2nd conductive wiring straddling the 2nd wiring connection part and insulating layer of the electronic component by which the base material was peeled and reversed could be formed from upper direction.
Therefore, in the present invention, as in the case where the electronic component is placed on the conductive wiring, the conductive wiring is not crushed or the electronic component is not placed in a tilted state. It becomes possible to connect the wiring and the wiring connection portion stably.

また、本発明では、前記絶縁層を半硬化状態で成膜する工程と、前記第１導電配線と前記第２導電配線との少なくとも一方を覆う第２絶縁層を半硬化状態で成膜する工程と、半硬化状態の前記絶縁層及び第２絶縁層を一括して硬化させる工程とを有する手順も好適に採用できる。
従って、本発明の電子基板の製造方法では、半硬化状態の絶縁層上に容易に導電配線を形成できるとともに、絶縁層及び第２絶縁層を加熱した際に、双方の層が同時に硬化するため、絶縁層の間に応力を残さない状態とすることができる。 In the present invention, the step of forming the insulating layer in a semi-cured state and the step of forming a second insulating layer covering at least one of the first conductive wiring and the second conductive wiring in a semi-cured state And a step of curing the semi-cured insulating layer and the second insulating layer together can be suitably employed.
Therefore, in the method for manufacturing an electronic substrate according to the present invention, the conductive wiring can be easily formed on the semi-cured insulating layer, and both layers are simultaneously cured when the insulating layer and the second insulating layer are heated. Thus, no stress is left between the insulating layers.

上記において、前記絶縁材料としては光硬化性及び熱硬化性を有する構成を好適に採用できる。
従って、本発明では、硬化するエネルギ量よりも小さなエネルギ量の光で絶縁層及び第２絶縁層を照射することにより、絶縁層及び第２絶縁層を容易に半硬化状態にすることができる。また、これら絶縁層及び第２絶縁層を一括して加熱することにより、容易に硬化させることが可能になる。なお、
本発明における半硬化とは、絶縁材料に含まれる材料の状態が、吐出時の状態と、完全な硬化状態との間の状態になることを意味する。吐出時の状態とは、絶縁材料が液滴として吐出されうる粘性を有している状態である。 In the above, a configuration having photocurability and thermosetting can be suitably employed as the insulating material.
Therefore, in the present invention, the insulating layer and the second insulating layer can be easily put into a semi-cured state by irradiating the insulating layer and the second insulating layer with light having an energy amount smaller than the amount of energy to be cured. Further, the insulating layer and the second insulating layer can be easily cured by heating them together. In addition,
The semi-curing in the present invention means that the state of the material contained in the insulating material is a state between the state at the time of ejection and the completely cured state. The state at the time of discharge is a state in which the insulating material has a viscosity that can be discharged as droplets.

また、本発明では、前記第２絶縁層上に、前記第１導電配線と前記第２導電配線との少なくとも一方に電気的に接続される第３導電配線を形成する工程と、前記絶縁材料で形成され前記第３導電配線を覆う第３絶縁層を形成する工程とを有する手順も好適に採用できる。
これにより、本発明では、導電配線が絶縁層を挟んで複数層に亘って形成され、電子部品と導電配線とが安定した状態で接続され、また亀裂が生じない高品質の多層配線基板を得ることができる。 In the present invention, a step of forming a third conductive wiring electrically connected to at least one of the first conductive wiring and the second conductive wiring on the second insulating layer, and the insulating material A procedure including a step of forming a third insulating layer that is formed and covers the third conductive wiring can also be suitably employed.
As a result, in the present invention, a conductive wiring is formed across a plurality of layers with an insulating layer interposed therebetween, and a high-quality multilayer wiring board is obtained in which the electronic component and the conductive wiring are connected in a stable state and no cracks occur. be able to.

また、上記における前記基材の表面としては、粘着性を有することが好ましい。
従って、本発明では、基材の表面に載置した電子部品が移動することなく、所定位置に容易に位置決めすることが可能になる。 Moreover, it is preferable that it has adhesiveness as the surface of the said base material in the above.
Therefore, in the present invention, the electronic component placed on the surface of the substrate can be easily positioned at a predetermined position without moving.

また、本発明では、前記所定形状の貫通孔を有するフレームの一面に、前記貫通孔を覆って前記基材を貼設する工程を有し、前記貫通孔内に露出する前記基材の表面に前記電子部品を載置する手順も好適に採用できる。
従って、本発明の電子基板の製造方法では、電子部品の周囲に塗布した絶縁層及び樹脂層の外形形状を貫通孔の所定形状とすることができ、所望形状の電子基板を容易に製造することが可能になる。 Moreover, in this invention, it has the process of affixing the said base material on the one surface of the flame | frame which has the through-hole of the said predetermined shape, covering the said through-hole, on the surface of the said base material exposed in the said through-hole A procedure for placing the electronic component can also be suitably employed.
Therefore, in the method for manufacturing an electronic substrate of the present invention, the outer shape of the insulating layer and the resin layer applied around the electronic component can be set to the predetermined shape of the through hole, and an electronic substrate having a desired shape can be easily manufactured. Is possible.

また、上記の場合、前記貫通孔としては、テーパ状に形成される構成を好適に採用できる。
これにより、本発明では、基材を剥離した後に、電子基板を押し出すことにより、製造された電子基板をフレームの貫通孔から容易に抜き出す（取り出す）ことが可能になる。 Moreover, in said case, as the said through-hole, the structure formed in a taper shape can be employ | adopted suitably.
Thereby, in this invention, after peeling a base material, by extruding an electronic substrate, it becomes possible to extract (take out) the manufactured electronic substrate easily from the through-hole of a flame | frame.

以下、本発明の電子基板の製造方法の実施の形態を、図１ないし図８を参照して説明する。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。 Hereinafter, an embodiment of an electronic substrate manufacturing method of the present invention will be described with reference to FIGS.
In each drawing used for the following description, the scale of each member is appropriately changed to make each member a recognizable size.

（液滴吐出装置）
まず、本発明に係る多層配線基板の製造方法において用いられる液滴吐出装置について図１及び図２を参照して説明する。
図１に示す液滴吐出装置１は、基本的にはインクジェット装置である。より具体的には、液滴吐出装置１は、液状材料１１１を保持するタンク１０１と、チューブ１１０と、グランドステージＧＳと、吐出ヘッド部（液滴吐出ヘッド）１０３と、ステージ１０６と、第１位置制御装置１０４と、第２位置制御装置１０８と、制御部１１２と、光照射装置１４０と、支持部１０４ａと、を備えている。 (Droplet discharge device)
First, a droplet discharge device used in a method for manufacturing a multilayer wiring board according to the present invention will be described with reference to FIGS.
A droplet discharge device 1 shown in FIG. 1 is basically an ink jet device. More specifically, the droplet discharge device 1 includes a tank 101 that holds the liquid material 111, a tube 110, a ground stage GS, a discharge head unit (droplet discharge head) 103, a stage 106, a first The position control device 104, the second position control device 108, the control unit 112, the light irradiation device 140, and the support unit 104a are provided.

吐出ヘッド部１０３は、ヘッド１１４（図２参照）を保持している。このヘッド１１４は、制御部１１２からの信号に応じて、液状材料１１１の液滴を吐出する。なお、吐出ヘッド部１０３におけるヘッド１１４は、チューブ１１０によってタンク１０１に連結されており、このため、タンク１０１からヘッド１１４に液状材料１１１が供給される。
ステージ１０６は基板（後述）を固定するための平面を提供している。さらにステージ１０６は、吸引力を用いて基板の位置を固定する機能も有する。 The discharge head unit 103 holds a head 114 (see FIG. 2). The head 114 ejects droplets of the liquid material 111 in response to a signal from the control unit 112. Note that the head 114 in the discharge head unit 103 is connected to the tank 101 by the tube 110, and thus the liquid material 111 is supplied from the tank 101 to the head 114.
The stage 106 provides a plane for fixing a substrate (described later). Further, the stage 106 also has a function of fixing the position of the substrate using a suction force.

第１位置制御装置１０４は、支持部１０４ａによって、グランドステージＧＳから所定の高さの位置に固定されている。この第１位置制御装置１０４は、制御部１１２からの信号に応じて、吐出ヘッド部１０３をＸ軸方向と、Ｘ軸方向に直交するＺ軸方向と、に沿って移動させる機能を有する。さらに、第１位置制御装置１０４は、Ｚ軸に平行な軸の回りで吐出ヘッド部１０３を回転させる機能も有する。ここで、本実施例では、Ｚ軸方向は、鉛直方向（つまり重力加速度の方向）に平行な方向である。   The first position control device 104 is fixed at a predetermined height from the ground stage GS by the support portion 104a. The first position control device 104 has a function of moving the ejection head unit 103 along the X-axis direction and the Z-axis direction orthogonal to the X-axis direction in accordance with a signal from the control unit 112. Furthermore, the first position control device 104 also has a function of rotating the ejection head unit 103 around an axis parallel to the Z axis. Here, in the present embodiment, the Z-axis direction is a direction parallel to the vertical direction (that is, the direction of gravitational acceleration).

第２位置制御装置１０８は、制御部１１２からの信号に応じて、ステージ１０６をグランドステージＧＳ上でＹ軸方向に移動させる。ここで、Ｙ軸方向は、Ｘ軸方向およびＺ軸方向の双方と直交する方向である。   The second position control device 108 moves the stage 106 on the ground stage GS in the Y-axis direction according to a signal from the control unit 112. Here, the Y-axis direction is a direction orthogonal to both the X-axis direction and the Z-axis direction.

上述のように、第１位置制御装置１０４によって、吐出ヘッド部１０３はＸ軸方向に移動する。そして、第２位置制御装置１０８によって、基板はステージ１０６と共にＹ軸方向に移動する。これらの結果、基板に対するヘッド１１４の相対位置が変わる。より具体的には、これらの動作によって、吐出ヘッド部１０３、ヘッド１１４、またはノズル１１８（図２参照）は、基板に対して、Ｚ軸方向に所定の距離を保ちながら、Ｘ軸方向およびＹ軸方向に相対的に移動、すなわち相対的に走査する。「相対移動」または「相対走査」とは、液状材料１１１を吐出する側と、そこからの吐出物が着弾する側（被吐出部）の少なくとも一方を他方に対して相対移動することを意味する。   As described above, the ejection head unit 103 is moved in the X-axis direction by the first position control device 104. Then, the substrate is moved in the Y-axis direction together with the stage 106 by the second position control device 108. As a result, the relative position of the head 114 with respect to the substrate changes. More specifically, by these operations, the ejection head unit 103, the head 114, or the nozzle 118 (see FIG. 2) maintains a predetermined distance in the Z-axis direction with respect to the substrate while maintaining the X-axis direction and the Y-axis. Move relatively in the axial direction, that is, scan relatively. “Relative movement” or “relative scanning” means that at least one of the side on which the liquid material 111 is discharged and the side on which the discharged material lands (discharged part) moves relative to the other. .

制御部１１２は、液状材料１１１の液滴を吐出すべき相対位置を表す吐出データを外部情報処理装置から受け取るように構成されている。制御部１１２は、受け取った吐出データを内部の記憶装置に格納するとともに、格納された吐出データに応じて、第１位置制御装置１０４と、第２位置制御装置１０８と、ヘッド１１４と、を制御する。なお、吐出データとは、基板上に、液状材料１１１を所定パターンで付与するためのデータである。本実施例では、吐出データはビットマップデータの形態を有している。   The control unit 112 is configured to receive ejection data representing a relative position at which droplets of the liquid material 111 are to be ejected from an external information processing apparatus. The control unit 112 stores the received discharge data in an internal storage device, and controls the first position control device 104, the second position control device 108, and the head 114 in accordance with the stored discharge data. To do. The ejection data is data for applying the liquid material 111 in a predetermined pattern on the substrate. In the present embodiment, the ejection data has the form of bitmap data.

上記構成を有する液滴吐出装置１は、吐出データに応じて、ヘッド１１４のノズル１１８（図２参照）を基板に対して相対移動させるとともに、被吐出部に向けてノズル１１８から液状材料１１１を吐出する。なお、液滴吐出装置１によるヘッド１１４の相対移動と、ヘッド１１４からの液状材料１１１の吐出と、をまとめて「塗布走査」または「吐出走査」と表記することもある。
光照射装置１４０は、基板に付与された液状材料１１１に紫外光を照射する装置である。光照射装置１４０の紫外光の照射のＯＮ・ＯＦＦは制御部１１２によって制御される。 The droplet discharge device 1 having the above configuration moves the nozzle 118 (see FIG. 2) of the head 114 relative to the substrate according to the discharge data, and also supplies the liquid material 111 from the nozzle 118 toward the discharge target portion. Discharge. The relative movement of the head 114 by the droplet discharge device 1 and the discharge of the liquid material 111 from the head 114 may be collectively referred to as “application scanning” or “discharge scanning”.
The light irradiation device 140 is a device that irradiates the liquid material 111 applied to the substrate with ultraviolet light. The control unit 112 controls ON / OFF of the ultraviolet irradiation of the light irradiation device 140.

図２（ａ）および（ｂ）に示すように、液滴吐出装置１におけるヘッド１１４は、複数のノズル１１８を有するインクジェットヘッドである。具体的には、ヘッド１１４は、振動板１２６と、複数のノズル１１８と、複数のノズル１１８のそれぞれの開口を規定するノズルプレート１２８と、液たまり１２９と、複数の隔壁１２２と、複数のキャビティ１２０と、複数の振動子１２４と、を備えている。   As shown in FIGS. 2A and 2B, the head 114 in the droplet discharge device 1 is an inkjet head having a plurality of nozzles 118. Specifically, the head 114 includes a diaphragm 126, a plurality of nozzles 118, a nozzle plate 128 that defines openings of the plurality of nozzles 118, a liquid pool 129, a plurality of partition walls 122, and a plurality of cavities. 120 and a plurality of vibrators 124.

液たまり１２９は、振動板１２６と、ノズルプレート１２８と、の間に位置しており、この液たまり１２９には、図示しない外部タンクから孔１３１を介して供給される液状材料１１１が常に充填される。また、複数の隔壁１２２は、振動板１２６と、ノズルプレート１２８と、の間に位置している。
キャビティ１２０は、振動板１２６と、ノズルプレート１２８と、一対の隔壁１２２と、によって囲まれた部分である。キャビティ１２０はノズル１１８に対応して設けられているため、キャビティ１２０の数とノズル１１８の数とは同じである。キャビティ１２０には、一対の隔壁１２２間に位置する供給口１３０を介して、液たまり１２９から液状材料１１１が供給される。なお、本実施例では、ノズル１１８の直径は、例えば約２７μｍである。 The liquid pool 129 is located between the diaphragm 126 and the nozzle plate 128. The liquid pool 129 is always filled with the liquid material 111 supplied from an external tank (not shown) through the hole 131. The The plurality of partition walls 122 are located between the diaphragm 126 and the nozzle plate 128.
The cavity 120 is a part surrounded by the diaphragm 126, the nozzle plate 128, and the pair of partition walls 122. Since the cavities 120 are provided corresponding to the nozzles 118, the number of the cavities 120 and the number of the nozzles 118 are the same. The liquid material 111 is supplied from the liquid pool 129 to the cavity 120 through the supply port 130 positioned between the pair of partition walls 122. In the present embodiment, the nozzle 118 has a diameter of about 27 μm, for example.

さて、複数の振動子１２４のそれぞれは、それぞれのキャビティ１２０に対応するように振動板１２６上に位置する。複数の振動子１２４のそれぞれは、ピエゾ素子１２４Ｃと、ピエゾ素子１２４Ｃを挟む一対の電極１２４Ａ，１２４Ｂと、を含む。制御部１１２が、この一対の電極１２４Ａ，１２４Ｂの間に駆動電圧を与えることで、対応するノズル１１８から液状材料１１１の液滴Ｄが吐出される。ここで、ノズル１１８から吐出される材料の体積は、０ｐｌ以上４２ｐｌ（ピコリットル）以下の間で可変である。なお、ノズル１１８からＺ軸方向に液状材料１１１の液滴が吐出されるように、ノズル１１８の形状が調整されている。
なお、吐出部１２７は、ピエゾ素子の代わりに電気熱変換素子を有してもよい。つまり、吐出部１２７は、電気熱変換素子による材料の熱膨張を利用して材料を吐出する構成を有していてもよい。 Now, each of the plurality of vibrators 124 is positioned on the diaphragm 126 so as to correspond to each cavity 120. Each of the plurality of vibrators 124 includes a piezoelectric element 124C and a pair of electrodes 124A and 124B that sandwich the piezoelectric element 124C. When the control unit 112 applies a driving voltage between the pair of electrodes 124A and 124B, the droplet D of the liquid material 111 is ejected from the corresponding nozzle 118. Here, the volume of the material discharged from the nozzle 118 is variable between 0 pl and 42 pl (picoliter). The shape of the nozzle 118 is adjusted so that the liquid material 111 droplets are ejected from the nozzle 118 in the Z-axis direction.
The ejection unit 127 may include an electrothermal conversion element instead of the piezo element. That is, the discharge unit 127 may have a configuration for discharging a material by utilizing thermal expansion of the material by the electrothermal conversion element.

（多層配線基板）
続いて、本発明に係る電子基板の製造法を適用して製造される多層配線基板について図３を参照して説明する。
図３に示す多層配線基板（電子基板）５００は、複数の電子部品、導電配線、絶縁層等が積層して搭載されたものである。
以下、詳細に説明する。 (Multilayer wiring board)
Next, a multilayer wiring board manufactured by applying the electronic substrate manufacturing method according to the present invention will be described with reference to FIG.
A multilayer wiring board (electronic board) 500 shown in FIG. 3 is a board on which a plurality of electronic components, conductive wirings, insulating layers, and the like are stacked.
Details will be described below.

図３に示す多層配線基板５００は、絶縁層５０上にチップ部品（電子部品）２０、２１が絶縁層５２及び６０Ａに埋め込まれた状態で設けられ、この絶縁層６０Ａ上に積層された絶縁層６０ＢにＩＣチップ（電子部品）７０が絶縁層６２に埋め込まれた状態で設けられ、さらに絶縁層６２上に積層された絶縁層６４上にチップ部品（電子部品）２４、２５が搭載される構成となっている。   A multilayer wiring board 500 shown in FIG. 3 is provided with chip components (electronic components) 20 and 21 embedded in an insulating layer 52 and 60A on an insulating layer 50, and an insulating layer stacked on the insulating layer 60A. A configuration in which an IC chip (electronic component) 70 is embedded in the insulating layer 62 in 60B, and chip components (electronic components) 24 and 25 are mounted on the insulating layer 64 laminated on the insulating layer 62. It has become.

絶縁層５０、５２、６０Ａ、６０Ｂ、６２、６４は、いずれも上述した液滴吐出装置１による液滴吐出方式を用いて絶縁性インク（絶縁材料）を塗布し、該絶縁性インクを硬化させることで形成されたものである。この絶縁性インクとしては、ここでは光エネルギを付与した際に硬化する光硬化性、及び熱エネルギを付与した際に硬化する熱硬化性を有する材料として、アクリル系の感光性樹脂（より詳細には、光硬化性を有するアクリル系樹脂、及び熱硬化性を有するエポキシ系樹脂）を含んでいる。この光硬化性材料は、溶剤と、溶剤に溶解した樹脂とを含有してよい。ここで、この場合の光硬化性材料は、それ自体が感光して重合度を上げる樹脂を含有してもよいし、あるいは、樹脂と、その樹脂の硬化を開始させる光重合開始剤とを含有していてもよい。また、光硬化性材料として、光重合して不溶の絶縁樹脂を生じるモノマーと、そのモノマーの光重合を開始させる光重合開始剤とを含有してもよい。ただしこの場合の光硬化性材料は、モノマー自体が光官能基を有していれば、光重合開始剤を含有しなくてもよい。   The insulating layers 50, 52, 60A, 60B, 62, and 64 are all coated with an insulating ink (insulating material) using the droplet discharge method by the droplet discharge device 1 described above, and are cured. It is formed by. As this insulating ink, an acrylic photosensitive resin (more specifically, as a material having photocurability that is cured when light energy is applied and thermosetting that is cured when heat energy is applied, is used. Includes an acrylic resin having photocurability and an epoxy resin having thermosetting properties. This photocurable material may contain a solvent and a resin dissolved in the solvent. Here, the photo-curable material in this case may contain a resin that is itself exposed to increase the degree of polymerization, or contains a resin and a photopolymerization initiator that initiates curing of the resin. You may do it. Moreover, you may contain as a photocurable material the monomer which photopolymerizes and produces | generates an insoluble insulating resin, and the photoinitiator which starts the photopolymerization of the monomer. However, the photocurable material in this case may not contain a photopolymerization initiator as long as the monomer itself has a photofunctional group.

チップ部品２０は、図３で下方に位置する第１面３０ｂに電極部（第１配線接続部）２０ｂを有し、図３で上方に位置し第１面３０ｂと対向する（逆側の）第２面３０ａに電極部（第２配線接続部）２０ａを有している。同様に、チップ部品２１は、図３で下方に位置する第１面３１ｂに電極部（第１配線接続部）２１ｂを有し、図３で上方に位置し第１面３１ｂと対向する（逆側の）第２面３１ａに電極部（第２配線接続部）２１ａを有している。   The chip component 20 has an electrode portion (first wiring connection portion) 20b on the first surface 30b located below in FIG. 3, and is located above in FIG. 3 and faces the first surface 30b (on the opposite side). The second surface 30a has an electrode part (second wiring connecting part) 20a. Similarly, the chip component 21 has an electrode portion (first wiring connection portion) 21b on the first surface 31b positioned below in FIG. 3, and is positioned above in FIG. 3 to face the first surface 31b (reversely). The electrode portion (second wiring connection portion) 21a is provided on the second surface 31a.

前記チップ部品２０、２１としては、抵抗、コンデンサー、ＩＣチップ等が挙げられ、本実施形態では、チップ部品２０として抵抗を用い、チップ部品２１としてコンデンサーを用いた。   Examples of the chip components 20 and 21 include resistors, capacitors, and IC chips. In this embodiment, resistors are used as the chip components 20 and capacitors are used as the chip components 21.

電極部２０ｂには、絶縁層（第２絶縁層）５０に覆われて絶縁層５２（の図３中、下面）上に形成された配線（第１導電配線）５１Ａが接続されており、電極部２１ｂには、絶縁層５０に覆われて絶縁層５２（の図３中、下面）上に形成された配線（第１導電配線）５１Ｂが接続されている。配線５１Ａは、絶縁層５２に覆われて絶縁層６０Ａ（の図３中、下面）上に形成された配線５３Ａに、絶縁層５２に形成されたスルーホールＨ６を介して接続されている。この配線５３Ａは、絶縁層６０Ａに形成されたスルーホールＨ７に接続されている。また、配線５１Ｂは、絶縁層５２に覆われて絶縁層６０Ａ（の図３中、下面）上に形成された配線５３Ｂに、絶縁層５２に形成されたスルーホールＨ８を介して接続されている。   A wiring (first conductive wiring) 51A that is covered with an insulating layer (second insulating layer) 50 and formed on an insulating layer 52 (the lower surface in FIG. 3) is connected to the electrode portion 20b. A wiring (first conductive wiring) 51B that is covered with the insulating layer 50 and formed on the insulating layer 52 (the lower surface in FIG. 3) is connected to the portion 21b. The wiring 51A is connected to a wiring 53A that is covered with the insulating layer 52 and formed on the insulating layer 60A (the lower surface in FIG. 3) via a through hole H6 formed in the insulating layer 52. The wiring 53A is connected to a through hole H7 formed in the insulating layer 60A. Further, the wiring 51B is connected to a wiring 53B formed on the insulating layer 60A (the lower surface in FIG. 3) covered with the insulating layer 52 through a through hole H8 formed in the insulating layer 52. .

絶縁層６０Ａは、上面が電極部２０ａ、２１ａと略面一に形成され、チップ部品２０、２１の周囲を覆うように成膜されている。この絶縁層６０Ａ上には、電極部２０ａ、２１ａ及びこの電極部２０ａ、２１ａに接続される配線（第２導電配線）１５を覆う絶縁層（第２絶縁層）６０Ｂが設けられている。図３中、両側部に位置する配線１５は、絶縁層６０Ｂを貫通するスルーホールＨ１、Ｈ２にそれぞれ接続されている。   The insulating layer 60A is formed so that the upper surface thereof is substantially flush with the electrode portions 20a and 21a and covers the periphery of the chip components 20 and 21. On this insulating layer 60A, an insulating layer (second insulating layer) 60B is provided to cover the electrode portions 20a and 21a and the wiring (second conductive wiring) 15 connected to the electrode portions 20a and 21a. In FIG. 3, the wirings 15 located on both sides are connected to through holes H1 and H2 penetrating the insulating layer 60B.

絶縁層６０Ｂ上には、外部接続用の端子７２を有するＩＣチップ７０と、スルーホールＨ１を介して配線１５に接続される配線（第２導電配線）６１と、これらＩＣチップ７０及び配線６１が覆われる絶縁層（第３絶縁層）６２と、配線６１に接続され絶縁層６２を貫通するスルーホールＨ３と、同じく絶縁層６２を貫通する上述したスルーホールＨ２の一部とを有している。   On the insulating layer 60B, an IC chip 70 having a terminal 72 for external connection, a wiring (second conductive wiring) 61 connected to the wiring 15 through the through hole H1, and the IC chip 70 and the wiring 61 are provided. It has an insulating layer (third insulating layer) 62 to be covered, a through hole H3 that is connected to the wiring 61 and penetrates the insulating layer 62, and a part of the through hole H2 that also penetrates the insulating layer 62. .

絶縁層６２上には、ＩＣチップ７０の端子７２及びスルーホールＨ２に接続される配線６３Ａと、ＩＣチップ７０の端子７２及びスルーホールＨ３に接続される配線６３Ｂと、これら配線６３Ａ、６３Ｂが覆われる絶縁層６４と、配線６３Ａに接続され絶縁層６４を貫通するスルーホールＨ４と、配線６３Ｂに接続され絶縁層６４を貫通するスルーホールＨ５と、絶縁層６４上に設けられスルーホールＨ５と接続されるチップ部品（電子部品）２４と、絶縁層６４上に設けられスルーホールＨ４と接続されるチップ部品（電子部品）２５とが設けられている。
チップ部品２４、２５としては、ここでは、アンテナ素子及び水晶振動子がそれぞれ実装される。 On the insulating layer 62, the wiring 63A connected to the terminal 72 and the through hole H2 of the IC chip 70, the wiring 63B connected to the terminal 72 and the through hole H3 of the IC chip 70, and the wirings 63A and 63B are covered. Insulating layer 64, through-hole H4 connected to wiring 63A and passing through insulating layer 64, through-hole H5 connected to wiring 63B and passing through insulating layer 64, and connected to through-hole H5 provided on insulating layer 64 The chip component (electronic component) 24 is provided, and the chip component (electronic component) 25 provided on the insulating layer 64 and connected to the through hole H4 is provided.
As the chip components 24 and 25, here, an antenna element and a crystal resonator are mounted, respectively.

配線１５、５１Ａ、５１Ｂ、５３Ａ、５３Ｂ、６１、６３Ａ、６３Ｂ及びスルーホールＨ１〜Ｈ８は、液滴吐出装置１による液滴吐出方式を用いて導電性インクを吐出することで形成されたものである。本実施形態では、銀微粒子を含む導電性インクを用いている（詳細は後述）。   The wirings 15, 51A, 51B, 53A, 53B, 61, 63A, 63B and the through holes H1 to H8 are formed by discharging conductive ink using the droplet discharge method by the droplet discharge device 1. is there. In this embodiment, a conductive ink containing silver fine particles is used (details will be described later).

（多層配線基板の製造方法）
続いて、上記多層配線基板（電子基板）５００の製造方法について、図４乃至図７を参照して説明する。
本実施形態では、図４（ａ）に示すように、多層配線基板５００の外形形状に対応した形状の貫通孔Ｋを有するフレームＦを用いて多層配線基板５００を製造する。
まず、図４（ａ）に示すフレームＦの下面（一面）Ｆａに、表面Ｓａに粘着性を有する基材としての粘着シートＳを、貫通孔Ｋを覆うように貼設する。
続いて、貫通孔Ｋ内で露出するこの粘着シートＳの表面Ｓａ上の所定位置に、マウンタ等を用いてチップ部品２０、２１を載置する。
このとき、チップ部品２０、２１は、電極部２０ａ、２１ａをそれぞれ当接させて載置される。また、粘着シートＳの表面Ｓａは、粘着性を有しているため、載置されたチップ部品２０、２１は、移動することなく、所定位置に位置決めされる。 (Manufacturing method of multilayer wiring board)
Next, a method for manufacturing the multilayer wiring board (electronic board) 500 will be described with reference to FIGS.
In the present embodiment, as shown in FIG. 4A, the multilayer wiring board 500 is manufactured using a frame F having a through hole K having a shape corresponding to the outer shape of the multilayer wiring board 500.
First, an adhesive sheet S as a base material having adhesiveness on the surface Sa is pasted on the lower surface (one surface) Fa of the frame F shown in FIG.
Subsequently, the chip components 20 and 21 are mounted using a mounter or the like at a predetermined position on the surface Sa of the adhesive sheet S exposed in the through hole K.
At this time, the chip components 20 and 21 are placed with the electrode portions 20a and 21a contacting each other. Moreover, since the surface Sa of the adhesive sheet S has adhesiveness, the mounted chip components 20 and 21 are positioned at a predetermined position without moving.

次に、図４（ｂ）に示すように、貫通孔Ｋ内の粘着シートＳ上に上述した絶縁性インクを液滴吐出方式で塗布する。このとき、絶縁性インクは、チップ部品２０、２１の周囲に、当該チップ部品２０、２１が突出する厚さで塗布される。なお、絶縁性インクの塗布方式としては、液滴吐出方式の他に印刷法やディスペンス法等であってもよい。
なお、この絶縁性インクの塗布は、スルーホールＨ７を囲むように形成し、スルーホールＨ７に対応する孔部を形成する。 Next, as shown in FIG. 4B, the above-described insulating ink is applied onto the adhesive sheet S in the through hole K by a droplet discharge method. At this time, the insulating ink is applied around the chip components 20 and 21 with such a thickness that the chip components 20 and 21 protrude. As a method for applying the insulating ink, a printing method, a dispensing method, or the like may be used in addition to the droplet discharge method.
The insulating ink is applied so as to surround the through hole H7, and a hole corresponding to the through hole H7 is formed.

続いて、塗布した絶縁性インクに紫外域の波長を有する光を所定時間照射して所定エネルギ量を付与することによりアクリル系樹脂のみが硬化しエポキシ系樹脂が未硬化の半硬化状態にする。このとき、絶縁性インクに対して付与するエネルギ量は、絶縁性インクが硬化するエネルギ量よりも小さい値に設定される。
ここで、絶縁性インクの半硬化とは、絶縁性インクに含まれる光硬化性材料の状態が、吐出時の状態と、完全な硬化状態との間の状態になることを意味する。本実施形態では、このような中間の状態が上述の半硬化状態である。なお、吐出時の状態とは、光硬化性材料がノズル１１８から吐出されうる粘性を有している状態である。
これにより、図４（ｂ）に示すように、半硬化状態の絶縁層６０Ａが成膜される。 Subsequently, the applied insulating ink is irradiated with light having a wavelength in the ultraviolet region for a predetermined time to give a predetermined amount of energy, whereby only the acrylic resin is cured and the epoxy resin is in an uncured semi-cured state. At this time, the amount of energy applied to the insulating ink is set to a value smaller than the amount of energy for curing the insulating ink.
Here, the semi-curing of the insulating ink means that the state of the photocurable material contained in the insulating ink is in a state between the discharged state and the completely cured state. In the present embodiment, such an intermediate state is the above-described semi-cured state. In addition, the state at the time of discharge is a state in which the photocurable material has a viscosity that can be discharged from the nozzle 118.
Thereby, as shown in FIG. 4B, a semi-cured insulating layer 60A is formed.

次に、図４（ｃ）に示すように、液滴吐出装置１による液滴吐出方式を用いて、絶縁層６０Ａの孔部に導電性インクを吐出することによりスルーホールＨ７を形成するとともに、貫通孔Ｋ内の絶縁層６０Ａ上に導電性インクを吐出することにより配線５３Ａ、５３Ｂを形成する。
本実施形態では、直径１０ｎｍ程度の銀微粒子が有機溶剤に分散した銀微粒子分散液の分散媒をテトラデカンで置換してこれを希釈し、濃度が６０ｗｔ％、粘度が８ｍＰａ・ｓ、表面張力が０．０２２Ｎ/ｍとなるように調整したものを導電性インクとして用いた。 Next, as shown in FIG. 4C, through holes H7 are formed by discharging conductive ink into the holes of the insulating layer 60A using the droplet discharge method by the droplet discharge device 1, and Wirings 53A and 53B are formed by discharging conductive ink onto the insulating layer 60A in the through hole K.
In the present embodiment, the dispersion medium of the silver fine particle dispersion liquid in which silver fine particles having a diameter of about 10 nm are dispersed in an organic solvent is replaced with tetradecane and diluted to have a concentration of 60 wt%, a viscosity of 8 mPa · s, and a surface tension of 0. What was adjusted so that it might become 0.02N / m was used as a conductive ink.

具体的には、前記チップ部品２０、２１の電極部２０ａ、２１ａ上に導電性インクを吐出し、乾燥することにより、図４（ｃ）に示すように、前記チップ部品２０、２１と電気的に接続されるＡｇ配線（導電配線）１５を形成できる。
また、上記分散媒としては、銀微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法（インクジェット法）への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。また、分散液の粘度は、例えば１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下であることが好ましい。インクジェット法を用いて液体材料を液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合にはノズル周囲がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となるからである。 Specifically, by discharging conductive ink onto the electrode portions 20a and 21a of the chip components 20 and 21 and drying, the chip components 20 and 21 are electrically connected to each other as shown in FIG. The Ag wiring (conductive wiring) 15 connected to can be formed.
The dispersion medium is not particularly limited as long as it can disperse silver fine particles and does not cause aggregation. For example, in addition to water, alcohols such as methanol, ethanol, propanol, butanol, n-heptane, n-octane, decane, dodecane, tetradecane, toluene, xylene, cymene, durene, indene, dipentene, tetrahydronaphthalene, decahydro Hydrocarbon compounds such as naphthalene and cyclohexylbenzene, ethylene glycol dimethyl ether, ethylene glycol diethyl ether, ethylene glycol methyl ethyl ether, diethylene glycol dimethyl ether, diethylene glycol diethyl ether, diethylene glycol methyl ethyl ether, 1,2-dimethoxyethane, bis (2- Methoxyethyl) ether, ether compounds such as p-dioxane, propylene carbonate, γ- Butyrolactone, N- methyl-2-pyrrolidone, dimethylformamide, dimethyl sulfoxide, can be exemplified polar compounds such as cyclohexanone. Of these, water, alcohols, hydrocarbon compounds, and ether compounds are preferred from the viewpoints of fine particle dispersibility and dispersion stability, and ease of application to the droplet discharge method (inkjet method). More preferred dispersion media include water and hydrocarbon compounds. Moreover, it is preferable that the viscosity of a dispersion liquid is 1 mPa * s or more and 50 mPa * s or less, for example. When the liquid material is ejected as droplets using the inkjet method, if the viscosity is less than 1 mPa · s, the nozzle periphery is easily contaminated by the outflow of ink, and if the viscosity is greater than 50 mPa · s, This is because the clogging frequency of the liquid becomes high and it becomes difficult to smoothly discharge the droplets.

なお、表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。   In order to adjust the surface tension, a small amount of a surface tension modifier such as a fluorine-based, silicone-based, or non-ionic-based material may be added to the dispersion liquid in a range that does not significantly reduce the contact angle with the substrate. The nonionic surface tension modifier improves the wettability of the liquid to the substrate, improves the leveling property of the film, and helps prevent the occurrence of fine irregularities in the film. The surface tension modifier may contain an organic compound such as alcohol, ether, ester, or ketone, if necessary.

続いて、図５（ａ）に示すように、貫通孔Ｋ内の絶縁層６０Ａ上にチップ部品２０、２１の周囲を囲み、配線５３Ａ、５３Ｂを覆うように、液滴吐出法により絶縁性インクを塗布する。このとき、絶縁性インクは、チップ部品２０、２１の上面と略面一で、電極部２０ｂ、２１ｂが露出する高さに塗布される。
なお、この絶縁性インクの塗布は、スルーホールＨ６、Ｈ８を囲むように形成し、スルーホールＨ６、Ｈ８に対応する孔部を形成する。 Subsequently, as shown in FIG. 5A, the insulating ink is formed by a droplet discharge method so as to surround the periphery of the chip parts 20 and 21 on the insulating layer 60A in the through hole K and cover the wirings 53A and 53B. Apply. At this time, the insulating ink is applied to a height that is substantially flush with the upper surfaces of the chip components 20 and 21 and exposes the electrode portions 20b and 21b.
The insulating ink is applied so as to surround the through holes H6 and H8, and holes corresponding to the through holes H6 and H8 are formed.

続いて、絶縁層６０Ａと同様に、絶縁層６０Ａ上に塗布した絶縁性インクに対して、紫外域の波長を有する光を所定時間照射して所定エネルギ量を付与することにより半硬化状態にして絶縁膜５２を形成する。   Subsequently, similarly to the insulating layer 60A, the insulating ink applied on the insulating layer 60A is irradiated with light having a wavelength in the ultraviolet region for a predetermined time to give a predetermined amount of energy to be in a semi-cured state. An insulating film 52 is formed.

次に、図５（ｂ）に示すように、液滴吐出装置１による液滴吐出方式を用いて、絶縁層５２の孔部に、上述した配線５３Ａ、５３Ｂ及びスルーホールＨ７と同様の導電性インクを吐出することによりスルーホールＨ６、Ｈ８を形成するとともに、貫通孔Ｋ内の絶縁層５２上に上記導電性インクを吐出することにより配線５１Ａ、５１Ｂを形成する。この配線５１Ａは、一端がスルーホールＨ６に接続され、他端がチップ部品２０の電極部２０ｂに接続される。また、配線５１Ｂは、一端がスルーホールＨ８に接続され、他端がチップ部品２１の電極部２１ｂに接続される。   Next, as shown in FIG. 5B, the same conductivity as that of the wirings 53A and 53B and the through hole H7 described above is formed in the hole of the insulating layer 52 by using the droplet discharge method by the droplet discharge device 1. Through holes H6 and H8 are formed by discharging ink, and wirings 51A and 51B are formed by discharging the conductive ink on the insulating layer 52 in the through hole K. One end of the wiring 51 </ b> A is connected to the through hole H <b> 6 and the other end is connected to the electrode portion 20 b of the chip component 20. The wiring 51B has one end connected to the through hole H8 and the other end connected to the electrode portion 21b of the chip component 21.

この後、配線５１Ａ、５１Ｂ及びチップ部品２０、２１を覆うように、液滴吐出法により上記絶縁性インクを塗布する。そして、絶縁層５２、６０Ａと同様に、絶縁層５２上に塗布した絶縁性インクに対して、紫外域の波長を有する光を所定時間照射して所定エネルギ量を付与することにより半硬化状態の絶縁膜５０を形成する。
そして、図５（ｃ）に示すように、フレームＦの下面Ｆａから粘着シートＳを剥離することにより、チップ部品２０、２１の電極部２０ａ、２１ａ、スルーホールＨ７及び絶縁層６０Ａを露出させる。 Thereafter, the insulating ink is applied by a droplet discharge method so as to cover the wirings 51A and 51B and the chip components 20 and 21. Similarly to the insulating layers 52 and 60A, the insulating ink applied on the insulating layer 52 is irradiated with light having a wavelength in the ultraviolet region for a predetermined time to give a predetermined amount of energy, so that the semi-cured state is obtained. An insulating film 50 is formed.
Then, as shown in FIG. 5C, the adhesive sheet S is peeled from the lower surface Fa of the frame F to expose the electrode portions 20a and 21a, the through hole H7, and the insulating layer 60A of the chip components 20 and 21.

続いて、チップ部品２０、２１が埋設された絶縁層５２、６０ＡをフレームＦとともに上下を反転して、図６（ａ）に示すように、半硬化状態の下部絶縁膜６０Ａ上に、上記液滴吐出方式により導電性インクを塗布して配線１５を形成する。なお、図６以降においては、便宜上、フレームＦの図示を省略している。   Subsequently, the insulating layers 52 and 60A in which the chip components 20 and 21 are embedded are turned upside down together with the frame F, and the above-described liquid is formed on the semi-cured lower insulating film 60A as shown in FIG. Conductive ink is applied by a droplet discharge method to form the wiring 15. In FIG. 6 and subsequent figures, the illustration of the frame F is omitted for convenience.

次に、図６（ｂ）に示すように、上記の絶縁層６０Ａ上に配線１５を覆って、絶縁層６０Ａの形成材料と同じ絶縁性インクを液滴吐出法により塗布し、さらに紫外域の波長を有する光を所定時間照射して所定エネルギ量を付与することにより半硬化状態にして絶縁層６０Ｂを形成する。
なお、この絶縁性インクの塗布は、スルーホールＨ１、Ｈ２を囲むように形成し、スルーホールＨ１、Ｈ２に対応する孔部を形成する。そして、紫外光照射して半硬化状態の絶縁層６０Ｂを形成した後に、絶縁層６０Ｂの孔部に液滴吐出方式を用いて上述した導電性インクを吐出することで、スルーホールＨ１、Ｈ２を形成する。 Next, as shown in FIG. 6B, the insulating layer 60A is covered with the wiring 15, and the same insulating ink as the forming material of the insulating layer 60A is applied by a droplet discharge method. The insulating layer 60B is formed in a semi-cured state by irradiating light having a wavelength for a predetermined time period and applying a predetermined energy amount.
The insulating ink is applied so as to surround the through holes H1 and H2, and holes corresponding to the through holes H1 and H2 are formed. Then, after forming the semi-cured insulating layer 60B by irradiating with ultraviolet light, the conductive ink described above is discharged into the hole of the insulating layer 60B using a droplet discharge method, thereby forming the through holes H1 and H2. Form.

次に、図７（ａ）に示すように、絶縁層６０Ｂ上にスルーホールＨ１を介して配線１５及びチップ部品２０に接続される配線６１を形成するとともに、ＩＣチップ７０を搭載する。この配線６１は、上記配線１５、スルーホールＨ１、Ｈ２と同様に、液滴吐出方式で形成される。   Next, as shown in FIG. 7A, the wiring 61 connected to the wiring 15 and the chip component 20 through the through hole H1 is formed on the insulating layer 60B, and the IC chip 70 is mounted. The wiring 61 is formed by a droplet discharge method, similarly to the wiring 15 and the through holes H1 and H2.

この後、図７（ｂ）に示すように、絶縁層６０Ｂ上に、端子７２が突出するように、ＩＣチップ７０及び配線６１を覆って、上述した絶縁性インクを液滴吐出方式で塗布し、紫外光を照射して半硬化状態とすることで、絶縁層６２を形成する。なお、この絶縁性インクの塗布は、配線１５に接続されるスルーホールＨ２及び配線６１に接続されるスルーホールＨ３を囲むように形成される。これにより、絶縁層６２中にＩＣチップ７０が埋め込まれる。   Thereafter, as shown in FIG. 7B, the above-described insulating ink is applied on the insulating layer 60B by the droplet discharge method so as to cover the IC chip 70 and the wiring 61 so that the terminal 72 protrudes. Then, the insulating layer 62 is formed by irradiating ultraviolet light into a semi-cured state. The insulating ink is formed so as to surround the through hole H2 connected to the wiring 15 and the through hole H3 connected to the wiring 61. Thereby, the IC chip 70 is embedded in the insulating layer 62.

そして、上記スルーホールＨ２、Ｈ３を液滴吐出方式で配線１５、６１と同じ導電性インクを塗布して形成するとともに、絶縁層６２上に前記端子７２に接続する配線６３Ａ、６３Ｂを液滴吐出方式で形成する。このとき、配線６３Ａ、６３Ｂは、ＩＣチップ７０の端子７２とスルーホールＨ２、Ｈ３にそれぞれ接続される。   The through holes H2 and H3 are formed by applying the same conductive ink as that of the wirings 15 and 61 by a droplet discharge method, and the wirings 63A and 63B connected to the terminals 72 are formed on the insulating layer 62 by droplet discharge. Form by the method. At this time, the wirings 63A and 63B are connected to the terminal 72 of the IC chip 70 and the through holes H2 and H3, respectively.

そして、図３に示したように、絶縁層６２上に配線６３Ａ、６３Ｂを覆って上述した絶縁性インクを液滴吐出方式で塗布し、紫外光を照射して半硬化状態とすることで、配線６３Ａ、６３Ｂの下面を界面とする絶縁層６４を形成する。そして、絶縁層６４上に、他のチップ部品２４、２５をスルーホールホールＨ４、Ｈ５を介して実装する。これらスルーホールＨ４、Ｈ５は、上述したスルーホールＨ２、Ｈ３と同様の材料・手順により形成される。また、これら絶縁層６４、スルーホールＨ４、Ｈ５も液滴吐出方式を用いて形成される。
なお、チップ部品２４、２５としては、ここでは、アンテナ素子及び水晶振動子をそれぞれ実装した。 Then, as shown in FIG. 3, by covering the wirings 63A and 63B on the insulating layer 62 and applying the above-described insulating ink by a droplet discharge method, and irradiating with ultraviolet light to be in a semi-cured state, An insulating layer 64 having the lower surfaces of the wirings 63A and 63B as an interface is formed. Then, other chip components 24 and 25 are mounted on the insulating layer 64 through the through-hole holes H4 and H5. These through holes H4 and H5 are formed by the same material and procedure as the above-described through holes H2 and H3. The insulating layer 64 and the through holes H4 and H5 are also formed using a droplet discharge method.
Here, as the chip components 24 and 25, here, an antenna element and a crystal resonator were mounted, respectively.

この後、絶縁層５０、５２、６０Ａ、、６０Ｂ、６２、６４及び配線１５、５１Ａ、５１Ｂ、５３Ａ、５３Ｂ、６１、６３Ａ、６３Ｂ、スルーホールＨ１〜Ｈ８を一括して加熱することにより硬化させる。このとき、絶縁層においては、未硬化であったエポキシ系樹脂が硬化することにより、既に光照射により硬化していたアクリル系樹脂と併せて完全に硬化状態となる。
以上の工程により、多層配線基板５００を形成することができる。 Thereafter, the insulating layers 50, 52, 60A, 60B, 62, 64 and the wirings 15, 51A, 51B, 53A, 53B, 61, 63A, 63B and the through holes H1 to H8 are cured by heating together. . At this time, in the insulating layer, the uncured epoxy resin is cured to be completely cured together with the acrylic resin that has already been cured by light irradiation.
The multilayer wiring board 500 can be formed by the above steps.

なお、この多層配線基板５００をフレームＦと分離させるには、例えば多層配線基板５００を押し込むことでフレームＦから型抜きする方法や、フレームＦを切削等により除去する方法、さらには貫通孔Ｋを分離・一体化可能な複数のフレーム構成体で構成し、多層配線基板５００を形成した後に、このフレーム構成体を分離させる方法等を適宜採用できる。   In order to separate the multilayer wiring board 500 from the frame F, for example, a method of punching the multilayer wiring board 500 to remove the mold from the frame F, a method of removing the frame F by cutting, etc. A method of separating the frame components after forming the multilayer wiring board 500 by using a plurality of frame components that can be separated and integrated can be appropriately employed.

以上説明したように、本実施形態では、粘着シートＳ上に載置したチップ部品２０、２１に対して、上方から導電性インクを塗布して電極部２０ｂ、２１ｂに接続する配線５１Ａ、５１Ｂを形成し、上下反転させたチップ部品２０、２１に対して上方から導電性インクを塗布して電極部２０ａ、２１ａに接続する配線１５を形成するため、配線上にチップ部品２０、２１を載置した場合のように、導電配線を押しつぶしたり、傾いたりすることがなくなり、電子部品の対向する両面において配線を接続する場合でも、配線と電極部とを安定して接続することが可能になるとともに、粘着シートＳの粘着性によりチップ部品２０、２１を安定して位置決めすることができ、高精度の多層配線基板５００を得ることも可能になる。   As described above, in the present embodiment, the wiring 51A and 51B connected to the electrode portions 20b and 21b by applying conductive ink from above to the chip components 20 and 21 placed on the adhesive sheet S are provided. In order to form the wiring 15 connected to the electrode portions 20a and 21a by applying conductive ink from above to the formed and inverted chip components 20 and 21, the chip components 20 and 21 are placed on the wiring. In such a case, the conductive wiring is not crushed or tilted, and even when the wiring is connected on both sides of the electronic component facing each other, the wiring and the electrode portion can be stably connected. The chip components 20 and 21 can be stably positioned due to the adhesiveness of the adhesive sheet S, and a highly accurate multilayer wiring board 500 can be obtained.

また、本実施形態では、絶縁層６０Ａ、６０Ｂが配線１５を挟むように設けられており、また、絶縁層５０、５２が配線５１Ａ、５１Ｂを挟むように設けられており、これら絶縁層５０、５２、６０Ａ、６０Ｂが加熱により一括して同時に硬化されるため、硬化した絶縁層６０Ａ、６０Ｂの間、及び絶縁層５０、５２の間に応力を残さない状態とすることができる。そのため、本実施形態では、亀裂が生じづらく構造的に安定な電子基板である多層配線基板５００を得ることができる。   In this embodiment, the insulating layers 60A and 60B are provided so as to sandwich the wiring 15, and the insulating layers 50 and 52 are provided so as to sandwich the wirings 51A and 51B. Since 52, 60A and 60B are simultaneously cured by heating, stress can be left between the cured insulating layers 60A and 60B and between the insulating layers 50 and 52. Therefore, in the present embodiment, it is possible to obtain the multilayer wiring board 500 that is a structurally stable electronic board in which cracks are unlikely to occur.

加えて、本実施の形態では、粘着シートＳ上に載置したチップ部品２０、２１の周囲に絶縁層６０Ａ、５２、及び５０を、配線５３Ａ、５３Ｂ、５１Ａ、５１Ｂを挟んで順次積層し、その後に粘着シートＳを剥離するという簡単な工程で電極部２０ａ、２１ａ及び絶縁層６０Ａの表面が平滑で面一の配線基板を容易に得ることができ、生産性の向上及び高密度化を図ることができ、さらに、絶縁層６０Ａ上に配線及び絶縁層を積層することにより、生産性に優れた多層配線基板５００を容易に製造することが可能になる。   In addition, in the present embodiment, insulating layers 60A, 52, and 50 are sequentially stacked around the chip components 20, 21 placed on the adhesive sheet S with the wirings 53A, 53B, 51A, 51B interposed therebetween, After that, a simple process of peeling off the pressure-sensitive adhesive sheet S can easily obtain a wiring substrate having smooth surfaces with the electrodes 20a and 21a and the insulating layer 60A, thereby improving productivity and increasing the density. Further, by stacking the wiring and the insulating layer on the insulating layer 60A, the multilayer wiring board 500 having excellent productivity can be easily manufactured.

また、このように、本実施形態では、配線基板１００（多層配線基板５００）の外形形状をフレームＦの貫通孔Ｋにより容易に規定することができ、所望形状の配線基板１００（多層配線基板５００）を容易に得ることができる。   As described above, in this embodiment, the outer shape of the wiring board 100 (multilayer wiring board 500) can be easily defined by the through hole K of the frame F, and the wiring board 100 (multilayer wiring board 500) having a desired shape can be obtained. ) Can be easily obtained.

また、本実施形態では、配線基板１００及び多層配線基板５００の製造工程を全て液滴吐出方式で行うことが可能であり、生産性の大幅な向上を図ることができる。
また、本実施形態では、液滴吐出方式で絶縁性インクを塗布するため、印刷法やフォトリソ法等のように、マスクやレジスト等を用いることなく、容易に接着材をパターニングすることができ、また消費する接着材に無駄が生じないため、コスト低減にも寄与できる。さらに、本実施形態では、光エネルギの付与により絶縁性インクを半硬化状態にしているため、半硬化処理が容易であるとともに、例えばマスク等を用いることで、容易に紫外光の照射範囲を規定でき、半硬化させる領域を容易にパターニングすることが可能になる。 Further, in this embodiment, all the manufacturing processes of the wiring board 100 and the multilayer wiring board 500 can be performed by a droplet discharge method, and the productivity can be greatly improved.
In this embodiment, since the insulating ink is applied by a droplet discharge method, the adhesive can be easily patterned without using a mask, a resist, or the like, such as a printing method or a photolithography method. In addition, since the consumed adhesive does not waste, it can contribute to cost reduction. Furthermore, in this embodiment, since the insulating ink is made into a semi-cured state by applying light energy, the semi-curing process is easy, and for example, by using a mask or the like, the irradiation range of the ultraviolet light can be easily specified. It is possible to easily pattern the region to be semi-cured.

以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。   As described above, the preferred embodiments according to the present invention have been described with reference to the accompanying drawings, but the present invention is not limited to the examples. Various shapes, combinations, and the like of the constituent members shown in the above-described examples are examples, and various modifications can be made based on design requirements and the like without departing from the gist of the present invention.

例えば、上記実施形態で示した配線の配置は一例であり、配線及び絶縁層の層数、電極部２０ａ、２０ｂ、２１ａ、２１ｂとの接続パターン等は適宜選択可能である。
また、上記実施形態では、絶縁層５０、５２、６０Ａ、、６０Ｂ、６２、６４及び配線１５、５１Ａ、５１Ｂ、５３Ａ、５３Ｂ、６１、６３Ａ、６３Ｂ、スルーホールＨ１〜Ｈ８を一括して加熱することにより硬化させる構成としたが、これに限定されるものではなく、中途で適宜加熱して硬化させる手順としてもよい。 For example, the arrangement of the wirings shown in the above embodiment is an example, and the number of wirings and insulating layers, the connection patterns with the electrode portions 20a, 20b, 21a, 21b, and the like can be selected as appropriate.
In the above embodiment, the insulating layers 50, 52, 60A, 60B, 62, 64, the wirings 15, 51A, 51B, 53A, 53B, 61, 63A, 63B, and the through holes H1 to H8 are heated together. However, the present invention is not limited to this, and a procedure may be used in which the resin is cured by being appropriately heated.

また、上記実施形態では、フレームＦの貫通孔Ｋが、多層配線基板５００の積層方向に平行に延びる構成として説明したが、これに限定されるものではなく、例えば図８に示すように、チップ部品２０、２１の電極部２０ａ、２１ａ、及び下部絶縁膜６０Ａが位置する下面Ｆａ側から上面（他面）Ｆｂ側に向けて縮径するテーパ状に形成される構成としてもよい。
この構成では、絶縁膜６０Ａ、５２、５０が上方に押されて僅かでも移動すると、貫通孔Ｋから離れることになり、容易にフレームＦから離脱させることができる。また、フレームＦは、必ずしも用いる必要もなく、液滴吐出法によるパターニングのみで多層配線基板５００を形成する手順としてもよい。 In the above embodiment, the through hole K of the frame F has been described as extending in parallel to the stacking direction of the multilayer wiring board 500. However, the present invention is not limited to this. For example, as shown in FIG. The electrode parts 20a and 21a of the components 20 and 21 and the lower insulating film 60A may be formed in a tapered shape with a diameter decreasing from the lower surface Fa side to the upper surface (other surface) Fb side.
In this configuration, when the insulating films 60A, 52, 50 are pushed upward and move even slightly, they are separated from the through hole K and can be easily detached from the frame F. Further, the frame F is not necessarily used, and may be a procedure for forming the multilayer wiring substrate 500 only by patterning by a droplet discharge method.

また、上記実施形態では、チップ部品２０、２１が双方とも電極部２０ａ、２０ｂを粘着シートＳに当接させて載置することで、これら電極部２０ａ、２０ｂが面一に配置される構成としたが、例えば、チップ部品２０、２１（電極部２０ａ、２０ｂ）を段差をもって配置するような場合には、チップ部品２０、２１の一方については電極部２０ａ、２０ｂを粘着シートＳに当接させて載置し、チップ部品２０、２１の他方については、粘着シートＳ上に載置されたスペーサに電極部２０ａ、２０ｂを当接させて載置することにより、容易に対応することが可能である。   Further, in the above embodiment, the chip parts 20 and 21 are both placed with the electrode portions 20a and 20b in contact with the adhesive sheet S so that the electrode portions 20a and 20b are arranged flush with each other. However, for example, when the chip components 20 and 21 (electrode portions 20a and 20b) are arranged with a step, the electrode portions 20a and 20b are brought into contact with the adhesive sheet S for one of the chip components 20 and 21. The other of the chip components 20 and 21 can be easily handled by placing the electrode portions 20a and 20b in contact with the spacer placed on the adhesive sheet S. is there.

電子基板の製造に用いる液滴吐出装置の模式図である。It is a schematic diagram of the droplet discharge apparatus used for manufacture of an electronic substrate. （ａ）および（ｂ）は液滴吐出装置におけるヘッドの模式図である。(A) And (b) is a schematic diagram of the head in a droplet discharge device. 多層配線基板の概略構成を示す断面図である。It is sectional drawing which shows schematic structure of a multilayer wiring board. 多層配線基板を形成する手順を示す工程図である。It is process drawing which shows the procedure which forms a multilayer wiring board. 多層配線基板を形成する手順を示す工程図である。It is process drawing which shows the procedure which forms a multilayer wiring board. 多層配線基板を形成する手順を示す工程図である。It is process drawing which shows the procedure which forms a multilayer wiring board. 多層配線基板を形成する手順を示す工程図である。It is process drawing which shows the procedure which forms a multilayer wiring board. フレームの別形態を示す断面図である。It is sectional drawing which shows another form of a flame | frame.

符号の説明Explanation of symbols

Ｆ…フレーム、 Ｆａ…下面（一面）、 Ｋ…貫通孔、 Ｓ…粘着シート（基材）、 Ｓａ…表面、 １５…配線（第２導電配線）、 ２０、２１…チップ部品（電子部品）、 ２０ａ、２１ａ…電極部（第２配線接続部）、 ２０ｂ、２１ｂ…電極部（第１配線接続部）、 ３０ａ、３１ａ…第２面、 ３０ｂ、３１ｂ…第１面、 ５１Ａ、５１Ｂ…配線（第１導電配線）、 ５２、６０Ａ…絶縁層、 ５０、６０Ｂ…絶縁層（第２絶縁層）、 ６１…配線（第３導電配線）、 ６２…絶縁層（第３絶縁層）、 ５００…多層配線基板（電子基板）   F ... Frame, Fa ... Lower surface (one surface), K ... Through hole, S ... Adhesive sheet (base material), Sa ... Front surface, 15 ... Wiring (second conductive wiring), 20, 21 ... Chip components (electronic components), 20a, 21a ... electrode portion (second wiring connection portion), 20b, 21b ... electrode portion (first wiring connection portion), 30a, 31a ... second surface, 30b, 31b ... first surface, 51A, 51B ... wiring ( First conductive wiring), 52, 60A ... insulating layer, 50, 60B ... insulating layer (second insulating layer), 61 ... wiring (third conductive wiring), 62 ... insulating layer (third insulating layer), 500 ... multilayer Wiring board (electronic board)

Claims (7)

電子部品の第１面に配置された第１配線接続部に第１導電配線が接続され、前記第１面と対向する第２面の第２配線接続部に第２導電配線が接続される電子基板の製造方法であって、
基材の表面に前記第２配線接続部を当接させて前記電子部品を載置する工程と、
前記基材の表面上の前記電子部品の周囲に絶縁材料で形成された絶縁層を成膜する工程と、
前記絶縁層上に前記第１配線接続部に接続する前記第１導電配線を形成する工程と、
前記電子部品から前記基材を剥離するとともに、前記電子部品及び前記絶縁層を反転する工程と
前記基材が剥離されて露出した前記絶縁層上に前記第２配線接続部に接続する前記第２導電配線を形成する工程とを有することを特徴とする電子基板の製造方法。 An electronic device in which a first conductive wiring is connected to a first wiring connection portion disposed on a first surface of an electronic component, and a second conductive wiring is connected to a second wiring connection portion on a second surface opposite to the first surface. A method for manufacturing a substrate, comprising:
Placing the electronic component in contact with the second wiring connection portion on the surface of the substrate; and
Forming an insulating layer formed of an insulating material around the electronic component on the surface of the substrate;
Forming the first conductive wiring connected to the first wiring connection portion on the insulating layer;
Peeling the base material from the electronic component, inverting the electronic component and the insulating layer, and connecting the second wiring connection portion on the insulating layer exposed by peeling the base material And a step of forming a conductive wiring. 請求項１記載の電子基板の製造方法において、
前記絶縁層を半硬化状態で成膜する工程と、
前記第１導電配線と前記第２導電配線との少なくとも一方を覆う第２絶縁層を半硬化状態で成膜する工程と、
半硬化状態の前記絶縁層及び第２絶縁層を一括して硬化させる工程とを有することを特徴とする電子基板の製造方法。 In the manufacturing method of the electronic substrate of Claim 1,
Forming the insulating layer in a semi-cured state;
Forming a second insulating layer covering at least one of the first conductive wiring and the second conductive wiring in a semi-cured state;
And a step of collectively curing the semi-cured insulating layer and the second insulating layer. 請求項２記載の電子基板の製造方法において、
前記絶縁材料は光硬化性及び熱硬化性を有することを特徴とする電子基板の製造方法。 In the manufacturing method of the electronic substrate of Claim 2,
The method for manufacturing an electronic substrate, wherein the insulating material has photocurability and thermosetting. 請求項２または３記載の電子基板の製造方法において、
前記第２絶縁層上に、前記第１導電配線と前記第２導電配線との少なくとも一方に電気的に接続される第３導電配線を形成する工程と、
前記絶縁材料で形成され前記第３導電配線を覆う第３絶縁層を形成する工程とを有することを特徴とする電子基板の製造方法。 In the manufacturing method of the electronic substrate of Claim 2 or 3,
Forming a third conductive wiring electrically connected to at least one of the first conductive wiring and the second conductive wiring on the second insulating layer;
And a step of forming a third insulating layer formed of the insulating material and covering the third conductive wiring. 請求項１から４のいずれかに記載の電子基板の製造方法において、
前記基材の表面は、粘着性を有することを特徴とする電子基板の製造方法。 In the manufacturing method of the electronic substrate in any one of Claim 1 to 4,
The method of manufacturing an electronic substrate, wherein the surface of the base material has adhesiveness. 請求項１から５のいずれかに記載の電子基板の製造方法において、
所定形状の貫通孔を有するフレームの一面に、前記貫通孔を覆って前記基材を貼設する工程を有し、
前記貫通孔内に露出する前記基材の表面に前記電子部品を載置することを特徴とする電子基板の製造方法。 In the manufacturing method of the electronic substrate in any one of Claim 1 to 5,
On one surface of the frame having a through hole of a predetermined shape, the step of covering the through hole and pasting the base material,
A method for manufacturing an electronic substrate, comprising: mounting the electronic component on a surface of the base material exposed in the through hole. 請求項６記載の電子基板の製造方法において、
前記貫通孔は、テーパ状に形成されていることを特徴とする電子基板の製造方法。 In the manufacturing method of the electronic substrate of Claim 6,
The method for manufacturing an electronic substrate, wherein the through hole is formed in a tapered shape.
JP2006309941A 2006-11-16 2006-11-16 Manufacturing method of electronic substrate Expired - Fee Related JP4888073B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006309941A JP4888073B2 (en) 2006-11-16 2006-11-16 Manufacturing method of electronic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006309941A JP4888073B2 (en) 2006-11-16 2006-11-16 Manufacturing method of electronic substrate

Publications (2)

Publication Number Publication Date
JP2008130578A true JP2008130578A (en) 2008-06-05
JP4888073B2 JP4888073B2 (en) 2012-02-29

Family

ID=39556149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006309941A Expired - Fee Related JP4888073B2 (en) 2006-11-16 2006-11-16 Manufacturing method of electronic substrate

Country Status (1)

Country Link
JP (1) JP4888073B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182776A (en) * 2009-02-04 2010-08-19 Konica Minolta Holdings Inc Conductive film pattern and method of forming the same
WO2021019684A1 (en) * 2019-07-30 2021-02-04 株式会社Ｆｕｊｉ Method for manufacturing stack components

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154668A (en) * 1997-01-28 1999-02-26 Anam Ind Co Inc Manufacture of ball grid array semiconductor package
JP2002348441A (en) * 2000-12-26 2002-12-04 Ngk Spark Plug Co Ltd Embedding resin and wiring board using the same
JP2005268453A (en) * 2004-03-17 2005-09-29 Sanyo Electric Co Ltd Circuit device and manufacturing method thereof
JP2006287008A (en) * 2005-04-01 2006-10-19 Seiko Epson Corp Manufacturing method of multilayer-structured board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154668A (en) * 1997-01-28 1999-02-26 Anam Ind Co Inc Manufacture of ball grid array semiconductor package
JP2002348441A (en) * 2000-12-26 2002-12-04 Ngk Spark Plug Co Ltd Embedding resin and wiring board using the same
JP2005268453A (en) * 2004-03-17 2005-09-29 Sanyo Electric Co Ltd Circuit device and manufacturing method thereof
JP2006287008A (en) * 2005-04-01 2006-10-19 Seiko Epson Corp Manufacturing method of multilayer-structured board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182776A (en) * 2009-02-04 2010-08-19 Konica Minolta Holdings Inc Conductive film pattern and method of forming the same
WO2021019684A1 (en) * 2019-07-30 2021-02-04 株式会社Ｆｕｊｉ Method for manufacturing stack components
JPWO2021019684A1 (en) * 2019-07-30 2021-02-04
JP7130875B2 (en) 2019-07-30 2022-09-05 株式会社Fuji Method for manufacturing stack parts

Also Published As

Publication number Publication date
JP4888073B2 (en) 2012-02-29

Similar Documents

Publication Publication Date Title
KR100788445B1 (en) Electronic substrate manufacturing method, semiconductor device manufacturing method, and electronic equipment manufacturing method
JP4096962B2 (en) MULTILAYER STRUCTURE FORMING METHOD, WIRING BOARD AND ELECTRONIC DEVICE MANUFACTURING METHOD
US7479297B2 (en) Method of manufacturing a multi-layered wiring board
JP4207917B2 (en) Manufacturing method of multilayer substrate
KR100714820B1 (en) Method of forming wiring pattern, wiring pattern and electronic equipment
JP4379386B2 (en) Multilayer structure forming method
JP4059260B2 (en) Multilayer structure forming method, wiring board manufacturing method, and electronic device manufacturing method
JP2008117997A (en) Method of manufacturing electronic substrate
JP2007073955A (en) Method of forming circuit pattern of printed circuit board
JP2006201538A (en) Mask, manufacturing method of the mask, pattern forming method and wiring pattern forming method
JP4100385B2 (en) Multilayer structure forming method, wiring board manufacturing method, and electronic device manufacturing method
JP2004146694A (en) Method for manufacturing multilayer circuit board and multilayer circuit board using the same
KR100692470B1 (en) Method for forming wiring pattern, wiring pattern, and electronic apparatus
KR100691715B1 (en) Wiring pattern formation method and manufacturing method for multi layer wiring substrate
JP4888073B2 (en) Manufacturing method of electronic substrate
JP4211842B2 (en) Method for manufacturing electronic substrate and method for manufacturing multilayer wiring substrate
JP2008034880A (en) Method of forming multilayer structure, and method of manufacturing wiring substrate and electronic device
JP5085965B2 (en) Resin film forming method, resin film forming apparatus, and electronic circuit board manufacturing method
JP4888072B2 (en) Manufacturing method of electronic substrate
JP2006073561A (en) Circuit board
JP2007067189A (en) Wiring board and its manufacturing method
JP2008124294A (en) Electronic substrate, and manufacturing method thereof
JP2005340437A (en) Manufacturing method of multilayer wiring substrate, electronic device and electronic apparatus
JP2008124106A (en) Manufacturing method of multilayer wiring board
JP2008258376A (en) Method and device for manufacturing circuit element mounting module, and circuit element mounting module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111128

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees