JP2008129502A - 電気光学装置の製造方法 - Google Patents
電気光学装置の製造方法 Download PDFInfo
- Publication number
- JP2008129502A JP2008129502A JP2006316945A JP2006316945A JP2008129502A JP 2008129502 A JP2008129502 A JP 2008129502A JP 2006316945 A JP2006316945 A JP 2006316945A JP 2006316945 A JP2006316945 A JP 2006316945A JP 2008129502 A JP2008129502 A JP 2008129502A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- film
- liquid crystal
- region
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】電極の微細なパターニングを行うことが可能な電気光学装置の製造方法を提供すること。
【解決手段】第1及び第2導電膜61a、62を形成する導電膜形成工程と、第2導電膜62上に、幅広部63c及び幅狭部63aを有する開口部63aが形成されたレジスト層63を形成するレジスト層形成工程と、ウェットエッチング法を用いて第2導電膜62のうち開口部63aと対応する領域を選択的に除去して少なくとも画素電極を形成するエッチング工程とを有し、導電膜形成工程が、幅広部63cの形成領域の少なくとも一部に、第2導電膜62で被覆されて第2導電膜62よりもイオン化傾向が大きい第1導電膜61aを形成する第1導電膜形成工程を備える。
【選択図】図6
【解決手段】第1及び第2導電膜61a、62を形成する導電膜形成工程と、第2導電膜62上に、幅広部63c及び幅狭部63aを有する開口部63aが形成されたレジスト層63を形成するレジスト層形成工程と、ウェットエッチング法を用いて第2導電膜62のうち開口部63aと対応する領域を選択的に除去して少なくとも画素電極を形成するエッチング工程とを有し、導電膜形成工程が、幅広部63cの形成領域の少なくとも一部に、第2導電膜62で被覆されて第2導電膜62よりもイオン化傾向が大きい第1導電膜61aを形成する第1導電膜形成工程を備える。
【選択図】図6
Description
本発明は、例えば液晶表示装置などの電気光学装置の製造方法に関する。
例えば液晶表示装置などの電気光学装置では、平面状に配置された複数の画素領域を有しており、液晶層などの電気光学層を各画素領域で発生させた電界によって駆動している。また、例えば透過型の液晶表示装置では、各画素領域の開口率を向上させるため、画素領域に配置された画素電極を例えば多結晶ITO(酸化インジウムスズ)のような透光性の導電材料で形成している。
透光性の導電材料で構成された画素電極は、フォトリソグラフィ技術を用いてエッチングによりパターニングすることによって形成される。しかし、多結晶ITOは、一般的に塩酸と硝酸との混合液をエッチャントとしてエッチングされるが、エッチング速度が遅いことに加え、結晶ごとにエッチングが進行することからエッチング後に残渣が生じてしまう。そのため、隣接する他の画素領域との間での画素電極の絶縁状態を維持するため、画素電極間の間隔を十分に確保する必要があり、微細加工が困難である。
透光性の導電材料で構成された画素電極は、フォトリソグラフィ技術を用いてエッチングによりパターニングすることによって形成される。しかし、多結晶ITOは、一般的に塩酸と硝酸との混合液をエッチャントとしてエッチングされるが、エッチング速度が遅いことに加え、結晶ごとにエッチングが進行することからエッチング後に残渣が生じてしまう。そのため、隣接する他の画素領域との間での画素電極の絶縁状態を維持するため、画素電極間の間隔を十分に確保する必要があり、微細加工が困難である。
ここで、電池反応を用いてITOのパターニングを行う液晶表示装置の製造方法が提案されている(例えば、特許文献1参照)。ここでは、ITOで構成された導電膜上に所定の開口形状を有するレジスト層を形成し、さらにレジスト層上にITOよりもイオン化傾向の小さな導電膜を形成した状態でエッチャントに浸漬することにより、ITOのエッチング速度を向上させることを図っている。
特開2000−47237号公報
しかしながら、上記従来の液晶表示装置の製造方法においても、ITOなどの透光性の導電材料で構成された電極のより微細なパターニングを行うことが望まれている。
本発明は、上記従来の問題に鑑みてなされたもので、電極の微細なパターニングを行うことが可能な電気光学装置の製造方法を提供することを目的とする。
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明にかかる電気光学装置の製造方法は、一対の電極と、該一対の電極間に発生する電界によって駆動する電気光学層とを備え、前記一対の電極の少なくとも一方が平面状に複数配置された画素領域にそれぞれ設けられた電気光学装置の製造方法であって、第1及び第2導電膜を形成する導電膜形成工程と、前記第2導電膜上に、幅広部及び幅狭部を有する開口部が形成されたレジスト層を形成するレジスト層形成工程と、ウェットエッチング法を用いて前記第1及び第2導電膜のうち前記レジスト層の開口領域を選択的に除去して少なくとも前記一方の電極を形成するエッチング工程とを有し、前記導電膜形成工程は、前記レジスト層の前記幅広部の形成領域の少なくとも一部に、前記第2導電膜により被覆されて該第2導電膜よりもイオン化傾向が大きい前記第1導電膜を形成する第1導電膜形成工程を備えることを特徴とする。
この発明では、幅広部と対応して設けられた第1導電膜と幅狭部における第2導電膜との間で電池反応に起因するエッチングが行われることで、幅狭部における第2導電膜の除去を短時間で均一性よく行うことができる。これにより、幅狭部の幅をより小さくし、画素領域の間隔を狭めることができる。
すなわち、第2導電膜をエッチャントに浸漬させると、第2導電膜のうち幅広部と対応する領域が幅狭部と対応する領域と比較して短時間で除去される。そのため、エッチャントに対して幅広部において第1導電膜が露出すると共に、幅狭部においては第2導電膜がゆっくりエッチング進行している。ここで、第2導電膜が第1導電膜よりもイオン化傾向が小さいので、第1導電膜と第2導電膜との間で電池反応が発生する。これにより、第1導電膜が電子を放出してエッチャント中で陽イオンになると共に、第1導電膜から放出された電子が第2導電膜に移動する。そのため、幅狭部と対応する領域において水素が集まり、幅狭部と対応する第2導電膜のエッチングが促進される。これにより、幅狭部と対応する領域においても、残渣の発生を抑制できる。
以上より、幅狭部の幅をより小さくして、画素領域の間隔を狭めることができる。
すなわち、第2導電膜をエッチャントに浸漬させると、第2導電膜のうち幅広部と対応する領域が幅狭部と対応する領域と比較して短時間で除去される。そのため、エッチャントに対して幅広部において第1導電膜が露出すると共に、幅狭部においては第2導電膜がゆっくりエッチング進行している。ここで、第2導電膜が第1導電膜よりもイオン化傾向が小さいので、第1導電膜と第2導電膜との間で電池反応が発生する。これにより、第1導電膜が電子を放出してエッチャント中で陽イオンになると共に、第1導電膜から放出された電子が第2導電膜に移動する。そのため、幅狭部と対応する領域において水素が集まり、幅狭部と対応する第2導電膜のエッチングが促進される。これにより、幅狭部と対応する領域においても、残渣の発生を抑制できる。
以上より、幅狭部の幅をより小さくして、画素領域の間隔を狭めることができる。
また、本発明にかかる電気光学装置の製造方法は、前記第1導電膜形成工程で、前記第1導電膜を、前記第2導電膜のうち前記レジスト層の前記幅広部の形成領域にある第2導電膜と接続させることが好ましい。
この発明では、エッチング工程において幅広部における第2導電膜が除去されても、第1導電膜と第2導電膜との導通が確保される。これにより、エッチングが進行しても第1導電膜から放出された電子が幅狭部における第1導電膜に移動するので、電池反応が継続される。したがって、幅狭部における第2導電膜の残渣の発生をより確実に防止できる。
この発明では、エッチング工程において幅広部における第2導電膜が除去されても、第1導電膜と第2導電膜との導通が確保される。これにより、エッチングが進行しても第1導電膜から放出された電子が幅狭部における第1導電膜に移動するので、電池反応が継続される。したがって、幅狭部における第2導電膜の残渣の発生をより確実に防止できる。
また、本発明にかかる電気光学装置の製造方法は、前記第1導電膜形成工程で、前記第1導電膜を、前記エッチング工程で形成される前記一方の電極と対応して複数形成することが好ましい。
この発明では、エッチング工程において電池反応が局所的に発生して幅狭部における第2導電膜のうちの一部のエッチングが他の領域と比較して進行することを防止し、上述した電池反応を均一に行うことができる。
この発明では、エッチング工程において電池反応が局所的に発生して幅狭部における第2導電膜のうちの一部のエッチングが他の領域と比較して進行することを防止し、上述した電池反応を均一に行うことができる。
また、本発明にかかる電気光学装置の製造方法は、前記第1導電膜形成工程で、前記第1導電膜を、前記画素領域内にも形成することが好ましい。
この発明では、画素領域内において残存した第1導電膜により、反射膜が構成される。このため、画素領域内に反射表示領域を設けることができる。そして、電池反応を行うための第1導電膜の形成と同時に反射膜を形成できるので、製造工程を簡略化できる。
この発明では、画素領域内において残存した第1導電膜により、反射膜が構成される。このため、画素領域内に反射表示領域を設けることができる。そして、電池反応を行うための第1導電膜の形成と同時に反射膜を形成できるので、製造工程を簡略化できる。
また、本発明にかかる電気光学装置の製造方法は、前記第1導電膜がアルミ系材料で構成されており、前記第2導電膜が、透光性の導電材料で構成されていることとしてもよい。
この発明では、第1導電膜としてアルミニウム材料を用い、第2導電膜として透光性の導電材料を用いることで、エッチング工程において電池反応を発生させる。
この発明では、第1導電膜としてアルミニウム材料を用い、第2導電膜として透光性の導電材料を用いることで、エッチング工程において電池反応を発生させる。
以下、本発明における液晶表示装置の一実施形態を、図面に基づいて説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために縮尺を適宜変更している。ここで、図1は液晶表示装置を示す等価回路図、図2は画素領域の平面構成図、図3は図2のA−A矢視断面図である。
〔液晶表示装置〕
本実施形態における液晶表示装置1は、カラー液晶表示装置であって、R(赤)、G(緑)、B(青)の各色光を出力する3個のサブ画素領域で1個の画素を構成する液晶表示装置である。ここで、表示を構成する最小単位となる表示領域を「サブ画素領域(画素領域)」と称する。
まず、液晶表示装置1の概略構成について説明する。液晶表示装置1は、図1に示すように、画像表示領域を構成する複数のサブ画素領域がマトリックス状に配置されている。この複数のサブ画素領域には、それぞれ画素電極(一方の電極)11と、画素電極11をスイッチング制御するためのTFT(Thin Film Transistor:薄膜トランジスタ)素子12とが形成されている。このTFT素子12は、ソースが液晶表示装置1に設けられたデータ線駆動回路13から延在するデータ線14に接続され、ゲートが液晶表示装置1に設けられた走査線駆動回路15から延在する走査線16に接続され、ドレインが画素電極11に接続されている。
本実施形態における液晶表示装置1は、カラー液晶表示装置であって、R(赤)、G(緑)、B(青)の各色光を出力する3個のサブ画素領域で1個の画素を構成する液晶表示装置である。ここで、表示を構成する最小単位となる表示領域を「サブ画素領域(画素領域)」と称する。
まず、液晶表示装置1の概略構成について説明する。液晶表示装置1は、図1に示すように、画像表示領域を構成する複数のサブ画素領域がマトリックス状に配置されている。この複数のサブ画素領域には、それぞれ画素電極(一方の電極)11と、画素電極11をスイッチング制御するためのTFT(Thin Film Transistor:薄膜トランジスタ)素子12とが形成されている。このTFT素子12は、ソースが液晶表示装置1に設けられたデータ線駆動回路13から延在するデータ線14に接続され、ゲートが液晶表示装置1に設けられた走査線駆動回路15から延在する走査線16に接続され、ドレインが画素電極11に接続されている。
データ線駆動回路13は、データ線14を介して画像信号S1、S2、…、Snを各サブ画素領域に供給する構成となっている。ここで、データ線駆動回路13は、画像信号S1〜Snをこの順で線順次で供給してもよく、互いに隣接する複数のデータ線14同士に対してグループごとに供給してもよい。
走査線駆動回路15は、走査線16を介して走査信号G1、G2、…、Gmを各サブ画素領域に供給する構成となっている。ここで、走査線駆動回路15は、走査信号G1〜Gmを所定のタイミングでパルス的に線順次で供給する。
走査線駆動回路15は、走査線16を介して走査信号G1、G2、…、Gmを各サブ画素領域に供給する構成となっている。ここで、走査線駆動回路15は、走査信号G1〜Gmを所定のタイミングでパルス的に線順次で供給する。
また、液晶表示装置1は、スイッチング素子であるTFT素子12が走査信号G1〜Gmの入力により一定期間だけオン状態とされることで、データ線14から供給される画像信号S1〜Snが所定のタイミングで画素電極11に書き込まれる構成となっている。そして、画素電極11を介して液晶に書き込まれた所定レベルの画像信号S1〜Snは、画素電極11と後述する共通電極(他方の電極)54との間で一定期間保持される。ここで、保持された画像信号S1〜Snがリークすることを防止するため、画素電極11と共通電極54との間に形成される液晶容量と並列接続されるように蓄積容量17が付与されている。この蓄積容量17は、TFT素子12のドレインと容量線18との間に設けられている。
次に、液晶表示装置1の詳細な構成について、図2及び図3を参照しながら説明する。なお、図2では、対向基板の図示を省略している。また、図2において、平面視でほぼ矩形状の画素領域の長軸方向に沿う方向をX軸方向、短軸方向に沿う方向をY軸方向とする。
液晶表示装置1は、図2及び図3に示すように、素子基板21と、素子基板21と対向配置された対向基板22と、素子基板21及び対向基板22の間に挟持された液晶層(電気光学層)23と、素子基板21の外面側(液晶層23と反対側)に設けられた偏光板24と、対向基板22の外面側に設けられた偏光板25とを備えている。そして、液晶表示装置1は、素子基板21の外面側から照明光が照射される構成となっている。
また、液晶表示装置1には、素子基板21と対向基板22とが対向する領域の縁端に沿ってシール材(図示略)が設けられており、このシール材、素子基板21及び対向基板22によって液晶層23が封止されている。
液晶表示装置1は、図2及び図3に示すように、素子基板21と、素子基板21と対向配置された対向基板22と、素子基板21及び対向基板22の間に挟持された液晶層(電気光学層)23と、素子基板21の外面側(液晶層23と反対側)に設けられた偏光板24と、対向基板22の外面側に設けられた偏光板25とを備えている。そして、液晶表示装置1は、素子基板21の外面側から照明光が照射される構成となっている。
また、液晶表示装置1には、素子基板21と対向基板22とが対向する領域の縁端に沿ってシール材(図示略)が設けられており、このシール材、素子基板21及び対向基板22によって液晶層23が封止されている。
素子基板21は、図3に示すように、例えばガラスや石英、プラスチックなどの透光性材料からなる基板本体31と、基板本体31の内側(液晶層23側)の表面に順次積層された下地保護膜32、ゲート絶縁膜33、第1層間絶縁膜34、第2層間絶縁膜35及び配向膜36とを備えている。
また、素子基板21は、下地保護膜32の内側の表面に配置された半導体層41及び容量電極42と、ゲート絶縁膜33の内側の表面に配置された走査線16及び容量線18と、第1層間絶縁膜34の内側の表面に配置されたデータ線14及び接続電極43と、第2層間絶縁膜35の内側の表面に配置された反射膜44及び画素電極11とを備えている。
また、素子基板21は、下地保護膜32の内側の表面に配置された半導体層41及び容量電極42と、ゲート絶縁膜33の内側の表面に配置された走査線16及び容量線18と、第1層間絶縁膜34の内側の表面に配置されたデータ線14及び接続電極43と、第2層間絶縁膜35の内側の表面に配置された反射膜44及び画素電極11とを備えている。
下地保護膜32は、例えばSiO2(酸化シリコン)などの透光性のシリコン酸化物で構成されており、基板本体31の内側の表面を被覆している。
ゲート絶縁膜33は、例えばSiO2などの透光性材料で構成されており、下地保護膜32上に形成された半導体層41及び容量電極42を覆うように設けられている。
ゲート絶縁膜33は、例えばSiO2などの透光性材料で構成されており、下地保護膜32上に形成された半導体層41及び容量電極42を覆うように設けられている。
第1層間絶縁膜34は、例えばSiN(窒化シリコン)などの透光性材料で構成されており、ゲート絶縁膜33及びゲート絶縁膜33上に形成された走査線16及び容量線18を覆うように設けられている。
また、第2層間絶縁膜35は、第1層間絶縁膜34と同様に透光性材料で構成されており、第1層間絶縁膜34上に形成されたデータ線14及び接続配線43を覆うように設けられている。そして、第2層間絶縁膜35の内側の表面のうち上面に反射膜44が形成されている領域には、鏡面反射を防止するための凹凸が形成されている。
配向膜36は、例えばポリイミドなどの樹脂材料で構成されており、第2層間絶縁膜35上に形成された画素電極11を覆うように設けられている。また、配向膜36の表面には、図2に示すサブ画素領域の短軸方向(Y軸方向)を配向方向とする配向処理が施されている。
また、第2層間絶縁膜35は、第1層間絶縁膜34と同様に透光性材料で構成されており、第1層間絶縁膜34上に形成されたデータ線14及び接続配線43を覆うように設けられている。そして、第2層間絶縁膜35の内側の表面のうち上面に反射膜44が形成されている領域には、鏡面反射を防止するための凹凸が形成されている。
配向膜36は、例えばポリイミドなどの樹脂材料で構成されており、第2層間絶縁膜35上に形成された画素電極11を覆うように設けられている。また、配向膜36の表面には、図2に示すサブ画素領域の短軸方向(Y軸方向)を配向方向とする配向処理が施されている。
半導体層41は、図2及び図3に示すように、平面視でゲート絶縁膜33を介してデータ線14と重なる領域に部分的に形成され、ポリシリコンなどの半導体で構成されている。そして、半導体層41は、平面視でゲート絶縁膜33を介して走査線16の後述する分岐部16aと重なる領域にチャネル領域41aが設けられている。
また、半導体層41には、TFT素子12がLDD(Lightly Doped Drain)構造を採用していることから、ソース領域及びドレイン領域に不純物濃度が相対的に高い高濃度領域と相対的に低い低濃度(LDD)領域とがそれぞれ形成されている。すなわち、半導体層41には、ソース領域に低濃度ソース領域41b及び高濃度ソース領域41cが形成され、ドレイン領域に低濃度ドレイン領域41d及び高濃度ドレイン領域41eが形成されている。そして、半導体層41を主体としてTFT素子12が構成される。
これら低濃度ソース領域41b、高濃度ソース領域41c、低濃度ドレイン領域41d及び高濃度ドレイン領域41eは、ポリシリコンに不純物イオンを打ち込むことによって形成されている。なお、チャネル領域41aは、ポリシリコンに不純物イオンを打ち込まないことによって形成される。
また、半導体層41には、TFT素子12がLDD(Lightly Doped Drain)構造を採用していることから、ソース領域及びドレイン領域に不純物濃度が相対的に高い高濃度領域と相対的に低い低濃度(LDD)領域とがそれぞれ形成されている。すなわち、半導体層41には、ソース領域に低濃度ソース領域41b及び高濃度ソース領域41cが形成され、ドレイン領域に低濃度ドレイン領域41d及び高濃度ドレイン領域41eが形成されている。そして、半導体層41を主体としてTFT素子12が構成される。
これら低濃度ソース領域41b、高濃度ソース領域41c、低濃度ドレイン領域41d及び高濃度ドレイン領域41eは、ポリシリコンに不純物イオンを打ち込むことによって形成されている。なお、チャネル領域41aは、ポリシリコンに不純物イオンを打ち込まないことによって形成される。
容量電極42は、図2及び図3に示すように、平面視でゲート絶縁膜33を介して容量線18と重なる領域に部分的に形成され、半導体層41と同様にポリシリコンなどの半導体で構成されている。そして、容量電極42は、半導体層41の高濃度ドレイン領域41eと連続して形成されている。なお、容量電極42は、ポリシリコンに不純物イオンを打ち込むことによって形成されている。
走査線16は、平面視で矩形状の画素領域の短軸方向(Y軸方向)に沿って配置されており、画素領域の長軸方向(X軸方向)に向けて分岐する分岐部16aを有している。この分岐部16aは、平面視でゲート絶縁膜33を介してチャネル領域41aと重なるように形成されており、ゲート電極として機能する。
容量線18は、平面視でY軸方向に沿って配置されており、平面視でゲート絶縁膜33を介して容量電極42と重なる領域に他の領域よりも幅の広い幅広部18aが形成されている。この幅広部18aとゲート絶縁膜33を介して対向配置された容量電極42とにより、蓄積容量17が構成される。
データ線14は、平面視でX軸方向に沿って配置されており、ゲート絶縁膜33及び第1層間絶縁膜34を貫通するコンタクトホールH1を介して半導体層41の高濃度ソース領域41cに接続されている。
以上より、走査線16、容量線18及びデータ線14は、平面視でほぼ格子状に配線されている。
接続電極43は、平面視でX軸方向に沿って配置されており、第1層間絶縁膜34を貫通するコンタクトホールH2を介して半導体層41の高濃度ドレイン領域41eに接続されている。
容量線18は、平面視でY軸方向に沿って配置されており、平面視でゲート絶縁膜33を介して容量電極42と重なる領域に他の領域よりも幅の広い幅広部18aが形成されている。この幅広部18aとゲート絶縁膜33を介して対向配置された容量電極42とにより、蓄積容量17が構成される。
データ線14は、平面視でX軸方向に沿って配置されており、ゲート絶縁膜33及び第1層間絶縁膜34を貫通するコンタクトホールH1を介して半導体層41の高濃度ソース領域41cに接続されている。
以上より、走査線16、容量線18及びデータ線14は、平面視でほぼ格子状に配線されている。
接続電極43は、平面視でX軸方向に沿って配置されており、第1層間絶縁膜34を貫通するコンタクトホールH2を介して半導体層41の高濃度ドレイン領域41eに接続されている。
反射膜44は、平面視でほぼ矩形状であり、例えばAl(アルミニウム)などの金属材料で構成されている。そして、反射膜44には、平面視でほぼ矩形状の開口部44aが形成されており、反射膜44の非形成領域が透過表示領域、反射膜44の形成領域が反射表示領域をそれぞれ構成する。また、反射膜44のうち平面視でゲート絶縁膜33及び第1及び第2層間絶縁膜34、35を介して半導体層41と重なる領域を含む近傍の端部には、切欠部44bが形成されている。
画素電極11は、平面視でほぼ矩形状であって、例えばITO(酸化インジウムスズ)などの透光性導電材料で構成されており、反射膜44を覆うように設けられている。ここで、画素電極11を構成するITOは、反射膜44を構成するAlよりもイオン化傾向が小さい。また、画素電極11は、第2層間絶縁膜35を貫通するコンタクトホールH3を介して接続電極43に接続されている。これにより、画素電極11は、TFT素子12のドレインと接続されることとなる。また、画素電極11は、長軸方向(X軸方向)で隣接する他の画素電極11との間隔が例えば2μm以下、短軸方向(Y軸方向)で隣接する他の画素電極11との間隔が例えば5μm以上となっている。
一方、対向基板22は、図3に示すように、例えばガラスや石英、プラスチックなどの透光性材料で構成された基板本体51と、基板本体51の内側(液晶層23側)の表面に順次積層された遮光膜52、カラーフィルタ層53、共通電極54及び配向膜55とを備えている。
遮光膜52は、基板本体51の表面のうち平面視で画素領域の縁部と重なる領域に形成されており、画素領域を縁取っている。
カラーフィルタ層53は、各サブ画素領域に対応して配置されており、例えばアクリルなどで構成されて各サブ画素領域で表示する色に対応する色材を含有している。
遮光膜52は、基板本体51の表面のうち平面視で画素領域の縁部と重なる領域に形成されており、画素領域を縁取っている。
カラーフィルタ層53は、各サブ画素領域に対応して配置されており、例えばアクリルなどで構成されて各サブ画素領域で表示する色に対応する色材を含有している。
共通電極54は、画素電極11と同様に、例えばITOなどの透光性導電材料で構成されている。そして、共通電極54は、遮光膜52及び基板本体51を覆うように設けられている。以上より、液晶表示装置1は、画素電極11と共通電極54との間に電圧を印加し、これにより
配向膜55は、配向膜36と同様に、例えばポリイミドなどの樹脂材料で構成されており、共通電極54を覆うように設けられている。また、配向膜55の表面には、配向膜36の配向方向と反平行となるように、図2に示すサブ画素領域の短軸方向(Y軸方向)を配向方向とする配向処理が施されている。
配向膜55は、配向膜36と同様に、例えばポリイミドなどの樹脂材料で構成されており、共通電極54を覆うように設けられている。また、配向膜55の表面には、配向膜36の配向方向と反平行となるように、図2に示すサブ画素領域の短軸方向(Y軸方向)を配向方向とする配向処理が施されている。
液晶層23は、正の誘電率異方性を有する液晶を用いたTN(Twisted Nematic)モードで動作する構成となっている。
偏光板24、25は、その透過軸が互いにほぼ直交するように設けられている。ここで、偏光板24、25の一方または双方の内側には、光学補償フィルム(図示略)を配置してもよい。光学補償フィルムを配置することで、液晶表示装置1を斜視した場合の液晶層23の位相差を補償することができ、光漏れを減少させてコントラストを増加させることができる。光学補償フィルムとしては、負の一軸性媒体と正の一軸性媒体とを組み合わせたものや、各方向の屈折率がnx>nz>nyである二軸性媒体が用いられる。
偏光板24、25は、その透過軸が互いにほぼ直交するように設けられている。ここで、偏光板24、25の一方または双方の内側には、光学補償フィルム(図示略)を配置してもよい。光学補償フィルムを配置することで、液晶表示装置1を斜視した場合の液晶層23の位相差を補償することができ、光漏れを減少させてコントラストを増加させることができる。光学補償フィルムとしては、負の一軸性媒体と正の一軸性媒体とを組み合わせたものや、各方向の屈折率がnx>nz>nyである二軸性媒体が用いられる。
〔液晶表示装置の製造方法〕
次に、以上のような構成の液晶表示装置1の製造方法について、図4から図8を参照しながら説明する。ここで、図4から図8は、液晶表示装置1の製造工程を示す工程図である。なお、本実施形態では、素子基板21の製造工程に特徴があるため、この点を中心に説明する。
次に、以上のような構成の液晶表示装置1の製造方法について、図4から図8を参照しながら説明する。ここで、図4から図8は、液晶表示装置1の製造工程を示す工程図である。なお、本実施形態では、素子基板21の製造工程に特徴があるため、この点を中心に説明する。
まず、従来と同様の手法により、基板本体31の上面に下地保護膜32を形成し、この下地保護膜32上に半導体層41及び容量電極42を形成する。そして、半導体層41及び容量電極42を被覆するゲート絶縁膜33を形成し、このゲート絶縁膜33上に走査線16及び容量線18を形成する。さらに、走査線16及び容量線18を被覆する第1層間絶縁膜34を形成し、この第1層間絶縁膜34上にデータ線14及び接続電極43を形成する。このとき、データ線14と半導体層41の高濃度ソース領域41cとを接続するためにゲート絶縁膜33及び第1層間絶縁膜34を貫通するコンタクトホールH1を形成し、接続電極43と半導体層41の高濃度ドレイン領域41eとを接続するためにゲート絶縁膜33及び第1層間絶縁膜34を貫通するコンタクトホールH2を形成する。そして、データ線14及び接続電極43を被覆する第2層間絶縁膜35を形成する。このとき、第2層間絶縁膜35の内側の表面うち反射表示領域と対応する領域に凹凸を形成する。その後、第2層間絶縁膜35を貫通するコンタクトホールH3を形成する(図4(a))。
次に、第2層間絶縁膜35上にAlで構成される第1導電膜61及びITOで構成される第2導電膜62(図6(a)に示す)を形成する導電膜形成工程を行う。この導電膜形成工程は、第1導電膜形成工程と、第2導電膜形成工程とを備えている。
まず、第1導電膜形成工程を行う。ここでは、第2層間絶縁膜35上に、スパッタリング法などを用いて第1導電膜61を形成する(図4(b))。
まず、第1導電膜形成工程を行う。ここでは、第2層間絶縁膜35上に、スパッタリング法などを用いて第1導電膜61を形成する(図4(b))。
そして、フォトリソグラフィ技術やエッチング技術を用いて、第1導電膜61を所定の形状にパターニングする。これにより、開口部44a及び切欠部44bを有する反射膜44が形成される。また、反射膜44の切欠部44bの近傍に配置された第1導電膜61aが形成される(図5(a)、図5(b))。このパターニングされた第1導電膜61aは、図5(b)に示すように、平面視でほぼ矩形状を有しており、その縁部が後述するエッチング工程における第2導電膜62(図6(a)に示す)のパターニングにより形成される画素電極11の縁部に沿うように形成されている。また、この第1導電膜61aは、画素電極11となる領域のそれぞれに設けられている。
その後、第2導電膜形成工程を行う。ここでは、第2層間絶縁膜35、反射膜44及び第1導電膜61a上に、スパッタリング法などを用いて第2導電膜62を形成する(図6(a))。
その後、第2導電膜形成工程を行う。ここでは、第2層間絶縁膜35、反射膜44及び第1導電膜61a上に、スパッタリング法などを用いて第2導電膜62を形成する(図6(a))。
続いて、レジスト層形成工程を行う。ここでは、スピンコート法などを用いて第2導電膜62上に感光性樹脂を塗布し、フォトリソグラフィ技術を用いて塗布された感光性樹脂を所定の形状にパターニングする。ここで、感光性樹脂が画素電極11の形成領域と対応する領域に残存するようにパターニングする。これにより、平面視でほぼ矩形状のレジスト層63が形成される。そして、互いに隣接するレジスト層63の間に、開口部63aが形成される(図6(b))。
ここで、長軸方向(X軸方向)に沿って隣接して形成されたレジスト層63の間に、短軸方向(Y軸方向)に沿って延在する幅狭部63bが形成される。この幅狭部63bの幅は、例えば2μm以下となっている。また、Y軸方向に沿って隣接して形成されたレジスト層63の間に、X軸方向に沿って延在する幅狭部63bよりも幅の広い幅広部63cが形成される。この幅広部63cの幅は、例えば5μm以上となっている。したがって、開口部63aは、平面視でほぼ格子状の開口形状となっている。なお、幅広部63cの幅方向の縁部と第1導電膜61aの縁部とは平面視で一致している。このため、第1導電膜61aと、第2導電膜62のうちレジスト層63により被覆される領域とが接触している。
次に、レジスト層63をマスクとして第2導電膜62をパターニングするエッチング工程を行う。ここでは、上面にレジスト層63が形成された第2導電膜62をエッチャントに浸漬する。ここで、エッチャントとしては、硝酸と塩酸との混合液が挙げられる。第2導電膜62をエッチャントに浸漬すると、第2導電膜62のうちレジスト層63で被覆されていない領域が除去されていく。このとき、幅広部63cと対応する領域における第2導電膜62のエッチング速度は、幅狭部63bと対応する領域における第2導電膜62と比較して、エッチャントに対する露出面積が大きいため速くなっている。そのため、幅広部63cにおける第2導電膜62が幅狭部63bにおける第2導電膜62よりも先に除去されるので、幅広部63cでは、第2導電膜62の下層の第1導電膜61がエッチャントに露出する。したがって、幅広部63cでは第1導電膜61aがエッチャントに露出し、幅狭部63bでは第2導電膜62がエッチャントに露出している(図7(a))。
エッチャントに露出した第1導電膜61は、エッチャントにより除去されていく。ここで、第1導電膜61aを構成するAlは、第2導電膜62を構成するITOよりも大きいイオン化傾向を示す。そして、このイオン化傾向の違いにより、幅狭部63bにおける第2導電膜62と幅広部63cにおける第1導電膜61aとの間で、電池反応が発生する。すなわち、幅広部63cでは、第1導電膜61aが電子を放出して陽イオンとなり、エッチャントに溶解する。そして、幅狭部63bでは、第1導電膜61aから放出された電子がレジスト層63の下層の第2導電膜62中を移動して幅狭部63bにおける第2導電膜62に到達することで、水素が発生する。そのため、幅狭部63bにおける第2導電膜62のエッチング速度が向上し、第2導電膜62のエッチングが促進される。これにより、幅狭部63bにおける第2導電膜62及び第1導電膜61aが除去される(図7(b))。
ここで、第1導電膜61aと第2導電膜62のうちレジスト層63により被覆される領域とが接触しているので、幅広部63cにおける第2導電膜62が除去されても、第1導電膜61aとレジスト層63の下層の第2導電膜62とが導通することになる。これにより、エッチングが進行しても第1導電膜61aから放出された電子が幅狭部63bにおける第2導電膜62に移動可能であるため、電池反応が継続される。また、第1導電膜61aが第2導電膜62をパターニングすることで形成される複数の画素電極11のそれぞれと対応して設けられているので、局所的に電池反応が発生して幅狭部63bに対応する第2導電膜62のエッチング速度にバラツキが生じることが抑制される。したがって、幅狭部63bにおける第2導電膜62の残渣の発生が防止される。
そして、レジスト層63を除去する。以上のようにして、画素電極11が形成される。
そして、レジスト層63を除去する。以上のようにして、画素電極11が形成される。
その後、従来と同様の手法により、画素電極11を被覆するようにポリイミドなどの塗布し、この表面にラビング処理を施すことによって配向膜36を形成する(図8)。以上のようにして、素子基板21を形成する。また、従来と同様の手法により、対向基板22を形成する。
そして、素子基板21と対向基板22とを上述したシール材で貼り合わせ、液晶を注入してこれを封止することで、液晶層23を形成する。さらに、素子基板21及び対向基板22の外面に偏光板24、25を設ける。以上のようにして、図2及び図3に示すような液晶表示装置1を製造する。
そして、素子基板21と対向基板22とを上述したシール材で貼り合わせ、液晶を注入してこれを封止することで、液晶層23を形成する。さらに、素子基板21及び対向基板22の外面に偏光板24、25を設ける。以上のようにして、図2及び図3に示すような液晶表示装置1を製造する。
〔電子機器〕
以上のような構成の液晶表示装置1は、例えば図9に示すような携帯電話機100の表示部101として用いられる。この携帯電話機100は、表示部101、複数の操作ボタン102、受話口103、送話口104及び上記表示部101を有する本体部を備えている。
以上のような構成の液晶表示装置1は、例えば図9に示すような携帯電話機100の表示部101として用いられる。この携帯電話機100は、表示部101、複数の操作ボタン102、受話口103、送話口104及び上記表示部101を有する本体部を備えている。
以上のように、本実施形態における液晶表示装置1の製造方法によれば、第1導電膜61aと幅狭部63bにおける第2導電膜62との間で電池反応によるエッチングを行うことで、幅狭部63bにおける第2導電膜62のエッチングを短時間で行うことができる。そして、幅狭部63bにおける第2導電膜62の残渣の発生を抑制できる。これにより、幅狭部63bの幅を、例えば2μm以下のように、より小さくすることができ、サブ画素領域の狭ピッチ化や、開口率の向上が図れる。
また、第1導電膜61aと、第2導電膜62のうちレジスト層63により被覆される領域とが接触しているので、エッチング工程において幅広部63cにおける第2導電膜62が除去されても、第1導電膜61aとレジスト層63の下層の第2導電膜62との導通が確保される。これにより、第1導電膜61aから放出された電子が第2導電膜62に移動するので、電池反応が継続され、第2導電膜62の残渣の発生をより確実に防止できる。
そして、各画素領域11が形成される領域と対応して複数の第1導電膜61aを形成するので、電池反応が局所的に発生することを防止して、電池反応を均一に行うことができる。
さらに、サブ画素領域の内側と対応する領域にも第1導電膜61を形成してこれを反射膜44とすることで、電池反応を行うための第1導電膜61aと反射膜44とを同時に形成でき、製造工程の簡略化が図れる。
また、第1導電膜61aと、第2導電膜62のうちレジスト層63により被覆される領域とが接触しているので、エッチング工程において幅広部63cにおける第2導電膜62が除去されても、第1導電膜61aとレジスト層63の下層の第2導電膜62との導通が確保される。これにより、第1導電膜61aから放出された電子が第2導電膜62に移動するので、電池反応が継続され、第2導電膜62の残渣の発生をより確実に防止できる。
そして、各画素領域11が形成される領域と対応して複数の第1導電膜61aを形成するので、電池反応が局所的に発生することを防止して、電池反応を均一に行うことができる。
さらに、サブ画素領域の内側と対応する領域にも第1導電膜61を形成してこれを反射膜44とすることで、電池反応を行うための第1導電膜61aと反射膜44とを同時に形成でき、製造工程の簡略化が図れる。
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、第2導電膜をITOで構成しているが、ITOに限らず、他の透光性の導電材料であってもよく、画素電極に光を透過させない場合には透光性を有さない導電材料でもよい。また、第1導電膜をAlで構成しているが、Alに限らず、第2導電膜を構成する導電材料よりも大きなイオン化傾向を有していれば、他の導電材料でもよい。
また、第1導電膜形成工程で幅広部における第1導電膜を第2導電膜のうちレジスト層の形成領域と接触するように形成しているが、幅広部と対応する領域の少なくとも一部に形成されて幅狭部における第2導電膜の微細なパターニングを行うことができれば、これに限られない。
そして、第1導電膜形成工程で幅広部における第1導電膜をエッチング工程で形成される各画素領域に対応して形成しているが、幅狭部における第2導電膜の微細なパターニングを行うことで各画素電極をパターニングできれば、これに限られない。
例えば、第2導電膜をITOで構成しているが、ITOに限らず、他の透光性の導電材料であってもよく、画素電極に光を透過させない場合には透光性を有さない導電材料でもよい。また、第1導電膜をAlで構成しているが、Alに限らず、第2導電膜を構成する導電材料よりも大きなイオン化傾向を有していれば、他の導電材料でもよい。
また、第1導電膜形成工程で幅広部における第1導電膜を第2導電膜のうちレジスト層の形成領域と接触するように形成しているが、幅広部と対応する領域の少なくとも一部に形成されて幅狭部における第2導電膜の微細なパターニングを行うことができれば、これに限られない。
そして、第1導電膜形成工程で幅広部における第1導電膜をエッチング工程で形成される各画素領域に対応して形成しているが、幅狭部における第2導電膜の微細なパターニングを行うことで各画素電極をパターニングできれば、これに限られない。
また、液晶表示装置は、半透過反射型の構成に限らず、反射型の液晶表示装置や透過型の液晶表示装置であってもよい。このとき、透過型の液晶表示装置では、第1導電膜をパターニングすることにより形成される反射膜を備えていないため、第1導電膜を形成するための製造工程が増加することとなるが、画素電極の微細なパターニングを行うことができる。さらに、半透過反射型や反射型の液晶表示装置においても、第1導電膜と反射膜とを異なる工程によって形成してもよい。これにより、第1導電膜と反射膜とで異なる材料を選択でき、画素電極のパターニングに最適な材料を第1導電膜に適用し、反射特性に優れた材料を反射膜に適用することができる。
また、液晶表示装置は、素子基板に画素電極を設けると共に対向基板に共通電極を設けた電極構造を有しているが、素子基板に画素電極及び共通電極を形成して液晶層に対して基板面方向の電界を発生させるIPS(In-Plane Switching)方式やFFS(Fringe-Field Switching)方式などの、いわゆる横電界方式を用いた電極構造を採用してもよい。
また、液晶層として、TNモードで動作する液晶を用いているが、TNモードに限らず、負の誘電率異方性を有するVAN(Vertical Aligned Nematic)モードやECB(Electrically Controlled Birefringence)モード、OCB(Optical Compensated Bend)モードなど、他の液晶を用いてもよい。
そして、液晶表示装置は、R、G、Bの3色の色表示を行うカラー液晶表示装置としているが、R、G、Bのいずれかまたは他の1色の色表示を行う単色の表示装置や、2色や4色以上の色表示を行う表示装置であってもよい。ここで、対向基板にカラーフィルタ層を設けずに、素子基板にカラーフィルタ層を設けてもよい。
また、液晶層として、TNモードで動作する液晶を用いているが、TNモードに限らず、負の誘電率異方性を有するVAN(Vertical Aligned Nematic)モードやECB(Electrically Controlled Birefringence)モード、OCB(Optical Compensated Bend)モードなど、他の液晶を用いてもよい。
そして、液晶表示装置は、R、G、Bの3色の色表示を行うカラー液晶表示装置としているが、R、G、Bのいずれかまたは他の1色の色表示を行う単色の表示装置や、2色や4色以上の色表示を行う表示装置であってもよい。ここで、対向基板にカラーフィルタ層を設けずに、素子基板にカラーフィルタ層を設けてもよい。
また、液晶表示装置を備える電子機器としては、携帯電話機に限らず、PDA(Personal Digital Assistant:携帯情報端末機)やパーソナルコンピュータ、ノート型パーソナルコンピュータ、ワークステーション、デジタルスチルカメラ、車載用モニタ、カーナビゲーション装置、ヘッドアップディスプレイ、デジタルビデオカメラ、テレビジョン受像機、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、ページャ、電子手帳、電卓、電子ブックやプロジェクタ、ワードプロセッサ、テレビ電話機、POS端末、タッチパネルを備える機器、照明装置などのような他の電子機器であってもよい。
そして、電気光学装置としては、一対の電極の間に電界を発生させることにより電気光学層の光学特性を変化させるものであれば、液晶表示装置に限らず、有機EL(エレクトロルミネッセンス)装置など他の装置であってもよい。
そして、電気光学装置としては、一対の電極の間に電界を発生させることにより電気光学層の光学特性を変化させるものであれば、液晶表示装置に限らず、有機EL(エレクトロルミネッセンス)装置など他の装置であってもよい。
1 液晶表示装置(電気光学装置)、11 画素電極(一方の電極)、23 液晶層(電気光学層)、44 反射膜、54 共通電極(他方の電極)、61,61a 第1導電膜、62 第2導電膜、63 レジスト層、63a 開口部、63b 幅狭部、63c 幅広部
Claims (5)
- 一対の電極と、該一対の電極間に発生する電界によって駆動する電気光学層とを備え、前記一対の電極の少なくとも一方が平面状に複数配置された画素領域にそれぞれ設けられた電気光学装置の製造方法であって、
第1及び第2導電膜を形成する導電膜形成工程と、
前記第2導電膜上に、幅広部及び幅狭部を有する開口部が形成されたレジスト層を形成するレジスト層形成工程と、
ウェットエッチング法を用いて前記第1及び第2導電膜のうち前記レジスト層の開口領域を選択的に除去して少なくとも前記一方の電極を形成するエッチング工程とを有し、
前記導電膜形成工程は、前記レジスト層の前記幅広部の形成領域の少なくとも一部に、前記第2導電膜により被覆されて該第2導電膜よりもイオン化傾向が大きい前記第1導電膜を形成する第1導電膜形成工程を備えることを特徴とする電気光学装置の製造方法。 - 前記第1導電膜形成工程で、前記第1導電膜を、前記第2導電膜のうち前記レジスト層の前記幅広部の形成領域にある第2導電膜と接続させることを特徴とする請求項1に記載の電気光学装置の製造方法。
- 前記第1導電膜形成工程で、前記第1導電膜を、前記エッチング工程で形成される前記一方の電極と対応して複数形成することを特徴とする請求項1または2に記載の電気光学装置の製造方法。
- 前記第1導電膜形成工程で、前記第1導電膜を、前記画素領域内にも形成することを特徴とする請求項1から3のいずれか1項に記載の電気光学装置の製造方法。
- 前記第1導電膜がアルミ系材料で構成されており、
前記第2導電膜が、透光性の導電材料で構成されていることを特徴とする請求項1から4のいずれか1項に記載の電気光学装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006316945A JP2008129502A (ja) | 2006-11-24 | 2006-11-24 | 電気光学装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006316945A JP2008129502A (ja) | 2006-11-24 | 2006-11-24 | 電気光学装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008129502A true JP2008129502A (ja) | 2008-06-05 |
Family
ID=39555330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006316945A Withdrawn JP2008129502A (ja) | 2006-11-24 | 2006-11-24 | 電気光学装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008129502A (ja) |
-
2006
- 2006-11-24 JP JP2006316945A patent/JP2008129502A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4925030B2 (ja) | 液晶表示装置及びその製造方法 | |
JP5079448B2 (ja) | 液晶装置及びそれを備えた電子機器 | |
US7630045B2 (en) | Liquid crystal display, method for producing liquid crystal display, and electronic apparatus | |
JP2009122569A (ja) | 液晶装置および電子機器 | |
JP2006189830A (ja) | 液晶表示装置およびその製造方法 | |
JP2007304599A (ja) | 薄膜トランジスタ基板、それを含む液晶表示パネル、及びその液晶表示パネルの製造方法 | |
JP5007171B2 (ja) | 薄膜トランジスタアレイ基板、その製造方法、及び表示装置 | |
US11675237B2 (en) | Array substrate and method for manufacturing the same, display panel and display device | |
US9876039B2 (en) | Thin-film transistor substrate, thin-film transistor substrate manufacturing method, and liquid crystal display | |
JP5106991B2 (ja) | 液晶装置および電子機器 | |
US20080191211A1 (en) | Thin film transistor array substrate, method of manufacturing the same, and display device | |
JP2011029310A (ja) | Tft基板及びその製造方法 | |
US11754892B2 (en) | Electro-optical device and electronic apparatus | |
JP2007093859A (ja) | 液晶装置および電子機器 | |
JP2006301476A (ja) | 電気光学装置及びその製造方法、電子機器 | |
JP2008157997A (ja) | 液晶装置及び電子機器 | |
JP4858082B2 (ja) | 電気光学装置及び電子機器 | |
JP5072530B2 (ja) | 液晶装置及びそれを備えた電子機器 | |
JP4858081B2 (ja) | 電気光学装置及びその製造方法 | |
US20230308616A1 (en) | Electro-optical device and electronic apparatus | |
US11624960B2 (en) | Electro-optical device and electronic apparatus | |
JP2008129502A (ja) | 電気光学装置の製造方法 | |
JP2010107700A (ja) | 電気的固体装置の製造方法、電気的固体装置、および液晶装置 | |
JP4923947B2 (ja) | 電気光学装置及び電子機器 | |
JP4984874B2 (ja) | 電気光学装置及び電気光学装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100202 |