JP2008124398A - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法 Download PDF

Info

Publication number
JP2008124398A
JP2008124398A JP2006309452A JP2006309452A JP2008124398A JP 2008124398 A JP2008124398 A JP 2008124398A JP 2006309452 A JP2006309452 A JP 2006309452A JP 2006309452 A JP2006309452 A JP 2006309452A JP 2008124398 A JP2008124398 A JP 2008124398A
Authority
JP
Japan
Prior art keywords
wiring
layer
wiring structure
build
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006309452A
Other languages
English (en)
Inventor
Toshinori Koyama
利徳 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006309452A priority Critical patent/JP2008124398A/ja
Priority to US11/984,070 priority patent/US20080128911A1/en
Priority to KR1020070115459A priority patent/KR20080044174A/ko
Priority to TW096142966A priority patent/TW200822333A/zh
Publication of JP2008124398A publication Critical patent/JP2008124398A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】従来の限界を超えて配線を微細化した半導体パッケージおよびその製造方法を提供する。
【解決手段】樹脂から成る絶縁層16と導体めっき層から成る配線層18とを積層したビルドアップ配線構造20、導体張り付け樹脂テープ32上の張り付け導体箔34’のパターニングにより形成され上記ビルドアップ配線構造20の配線18よりも微細な配線層34を含む微細配線構造30、および熱可塑性樹脂から成り、上記のビルドアップ配線構造20と微細配線構造30との間に介在してこれらを接合する接合層25を含む半導体パッケージ100。その製造は、任意の方法でビルドアップ配線構造20を作製し、別個に、サブトラクティブ法により微細配線構造30を作製し、両構造20、30を接合層25で接合することによって行なう。
【選択図】図1

Description

本発明は、微細配線構造を有する半導体パッケージおよびその製造方法に関する。
今日、多くの半導体パッケージは、ビルドアップ工法による多層配線構造を用いており、セミアディティブ法により配線幅15〜20μm程度までの微細配線を実現している。
しかし、更に配線幅10μm以下というような微細化は、上記従来の技術では下記の問題点(1)〜(4)があるため実現できない。
(1)配線形成面の平坦性、平滑性
微細配線を形成するには、下層の平坦性が高いことが必要であるが、ビルドアップ工法では下層パターンの影響による凹凸が無視できない。また、下地の樹脂層を平滑にすることが有利であるが、樹脂層と配線層との密着性を得るための機械的なアンカー効果を確保するために樹脂層表面を粗化する必要がある。
(2)めっきレジストの解像性
配線の微細化はめっきレジストの解像性に左右されるが、セミアディティブ法ではレジストをめっき厚さ以上の厚さが必要であるため、例えばめっき幅10μmに対してレジスト厚さ20〜25μmというように高アスペクト比となるため、得られる解像性に限界がある。
(3)配線厚さの均一性
配線部をめっきで形成するため、配線厚さの均一性に限界があり、インピーダンスマッチングに限界がある。
(4)シード層エッチング時のアンダーカット
配線めっき後のシード層エッチングの際にアンダーカットが生じ易く、微細化に限界がある。
特許文献1、2には、プリプレグシート(一般にガラスクロスに樹脂を含浸したもの)を用いて加熱・圧着するビルドアップ工法により多層配線構造を形成することが開示されているが、上記の問題点(1)〜(4)に対する対策は示されていない。
特開2001−339167号公報 特開2005−45150号公報
本発明は、従来の限界を超えて配線を微細化した半導体パッケージおよびその製造方法を提供することを目的とする。
上記の目的を達成するために、本発明によれば、樹脂から成る絶縁層と導体めっき層から成る配線層とを積層したビルドアップ配線構造、
導体張り付け樹脂テープ上の張り付け導体箔のパターニングにより形成され上記ビルドアップ配線構造の配線よりも微細な配線層を含む微細配線構造、および
熱可塑性樹脂から成り、上記のビルドアップ配線構造と微細配線構造との間に介在してこれらを接合する接合層、
を含む半導体パッケージが提供される。
更に本発明によれば、本発明の半導体パッケージを製造する方法において、
樹脂から成る絶縁層と導体めっき層から成る配線層とを積層してビルドアップ配線構造を形成する工程、
上記ビルドアップ配線構造上に、熱可塑性樹脂の層を形成する工程、
導体張り付け樹脂テープ上の張り付け導体箔のパターニングにより、上記ビルドアップ配線構造の配線層よりも微細な配線層を形成して微細配線構造を作製する工程、および
上記ビルドアップ配線構造の熱可塑性樹脂の層上に上記微細配線構造を重ねて、加熱しつつ加圧することにより、上記熱可塑性樹脂層を可塑化させて両配線構造を接合する工程
を含むことを特徴とする半導体パッケージの製造方法。が提供される。
本発明においては、ビルドアップ配線構造と微細配線構造とを別個に形成し、両者を接合することにより半導体パッケージを作製するので、半導体素子を搭載する上部のみを微細配線構造とし、下部はビルドアップ配線構造とすることができる。ビルドアップ配線構造は従来のようにセミアディティブ法その他等の特に限定しない適当な方法により形成することができる。一方、微細配線構造は樹脂テープ上の張り付け導体箔のパターニングにより、すなわちサブトラクティブ法により、上記ビルドアップ配線構造の配線層よりも微細な配線層を形成することができる。この微細配線構造は、半導体パッケージに搭載する半導体素子に対応させて微細な配線を形成する。
本発明によれば、サブトラクティブ法により微細配線構造を形成することにより、前記従来の問題点は以下のとおり解消する。
(1)配線形成面の平坦性、平滑性
微細配線構造の形成の際に、半導体素子と接続する配線層を、導体張り付け樹脂テープの張り付け導体箔をパターニングして形成、すなわちサブトラクティブ法により形成できるので、元々配線形成面の平坦性、平滑性は確保されている。
(2)めっきレジストの解像性
上記(1)において微細配線構造の形成は、サブトラクティブ法により、張り付け導体箔のパターニングにより行なうので、パターニングのためのエッチングレジストは数μm程度に薄く形成すればよく、高い解像性を容易に得ることができる。
(3)配線厚さの均一性
半導体素子を搭載する微細配線構造は、サブトラクティブ法により、張り付け導体箔をパターニングして配線を形成するので、配線厚さは導体箔の厚さに対応して均一に確保される。
(4)シード層エッチング時のアンダーカット
半導体素子を搭載する微細配線構造は、サブトラクティブ法により、張り付け導体箔をパターニングして配線を形成するので、セミアディティブ法に必要なシード層は必要とせず、したがってそのエッチングも行なうことがなく、それに伴いアンダーカットが発生することもない。
図1を参照して、本発明の望ましい実施形態による半導体パッケージの一例を説明する。
半導体パッケージ100は、下層のビルドアップ配線構造20と、上層の微細配線構造30とが、両者の間に介在する接合層25により接合されて成る。
ビルドアップ配線構造20は、樹脂等の絶縁基材12の両面の張り付け導体箔のエッチングによりパターニングして形成したベース配線層14を有するコア基板10の両面に、樹脂から成る絶縁層16と導体から成る配線層18とを積層して成る。なお、コア基板10の両面のベース配線層14同士は絶縁基材12を貫通するスルーホール13により所要箇所で接続されている。また、ベース配線層14と最初の積層階の配線層18、隣接積層階の配線層18同士は、それぞれ絶縁層16を貫通するビア17により所要箇所で接続されている。
微細配線構造30の上面側の配線層34は、半導体パッケージに搭載される半導体素子の電極端子との接続用(インタポーザ)であり、導体張り付け樹脂テープ32上の張り付け導体箔のエッチングによりパターニングするサブトラクティブ法により形成され、ビルドアップ配線構造20の配線14、18よりも微細な配線層である。すなわち、ビルドアップ配線構造20の配線14、18はセミアディティブ法により最小でも配線幅15〜20μm程度に形成されており、微細配線構造30の上面側配線層34はサブトラクティブ法により配線幅10μmあるいはそれ以下に形成されている。
微細配線構造30に用いる導体張り付け樹脂テープは、典型的には片面銅張りポリイミドフィルムであり、例えば、厚さ20〜25μmのポリイミドフィルムの片面に厚さ9μmの銅箔が張り付けられたものである。この銅箔の表面の平坦性、平滑性は極めて高く、粗さRa=0.1あるいはそれ以下である。したがって、この銅箔をエッチングによりパターニングするサブトラクティブ法で形成した微細配線層34は、銅箔自体の高い平坦性、平滑性を備えており、且つ下地である樹脂テープ32とは接着剤により強固に接合されており樹脂テープ32の粗化を必要としない。従来は、配線層の密着性確保のために下地表面をRa=0.6〜0.7μmに粗化しており、配線層の下面もこれと対応した粗さとなることが不可避であった。
微細配線構造30の下面側の配線層36は、下層のビルドアップ配線構造20との接続用であり、後に詳述するように、ビアフィルめっき+パターニングにより形成され、特に半導体素子との接続のために微細化する必要はない。
ビルドアップ配線構造20と微細配線構造30との間に介在してこれらを接合する接合層25は、熱可塑性樹脂から成り、その材料としては強度および絶縁性の観点から熱可塑性ポリイミド樹脂が適している。ポリイミド樹脂に代えて液晶ポリマーを用いることもできる。液晶ポリマーは、ポリイミド樹脂に比べて、低熱膨張、安価、非吸水性、低ガス透過性等の利点があり、フレキシブル基板用のポリイミド代替材として用いられることがある。接合層25を貫通するビア27により微細配線構造30とビルドアップ配線構造20とは所要箇所で接続されている。
次に、図2、図3を参照して、図1の半導体パッケージの製造方法を説明する。
先ず図2を参照して、図1のビルドアップ配線構造20の製造方法を説明する。
図2(1)に示すビルドアップ配線基板20’を形成する。すなわち、エポキシ樹脂等の絶縁基材12の両面に銅箔を張り付けた両面銅張り積層板をコア基板10として用い、その張り付け導体箔のエッチングによりパターニングしてベース配線層14を形成する。両面のベース配線層14同士を接続するスルーホール13も所要箇所に形成する。
両面のベース配線層14上に順次、エポキシ樹脂等の熱硬化性樹脂シートの積層による絶縁層16の形成、絶縁層16にレーザビーム加工等によりビアホールの開口、銅シードめっき+銅電気めっきによる導体層およびビア17の形成、化学エッチング等により導体層をパターニングして配線層18の形成を行ない、最初の積層階の絶縁層16/ビア17/配線層18を形成する。その後、必要な配線層数に応じてコア基板10の両面について同様の操作を行ない積層階の形成を繰返して、図示のビルドアップ配線基板20’を得る。
次に、図2(2)に示すように、ビルドアップ配線基板20’の上面に熱可塑性樹脂から成る接合層25を形成する。すなわち、ポリイミド樹脂等の熱可塑性樹脂シートを積層し、レーザビーム加工等によりビアホール27’を形成する。
また、図示のように、ビルドアップ配線基板20’の下面にソルダーレジスト層22を形成してビルドアップ配線構造20を完成する。
更に、上面側および下面側の配線層18の露出部にニッケル/金めっきを行なって汚染や酸化から保護する。
次いで、図2(3)に示すように、上面に形成した接合層25のビアホール27’にはんだめっきまたは導電性樹脂の充填によりバンプ27を形成する。
以上の処理により、ビルドアップ配線構造20とその上の接合層25とから成るアセンブリ28が得られる。
上記処理とは別個に、図3に示すように、微細配線構造30を形成する。
図3(1)に示すように、導体張り付け樹脂テープとして、上面に銅箔34’を張った片面銅張りポリイミドフィルム32を用いる。典型的な一例としては、基材としてのポリイミドフィルム32は厚さ20〜25μm程度、張り付けられている銅箔34’は厚さ9μmである。銅箔34’は後に説明するように、サブトラクティブ法によりパターニングして微細配線層34を形成するために用いる。
次に、図3(2)に示すように、下面側からのレーザビーム加工等によりフィルム32にビアホール37’を開口する。ビアホール37’は下面側からフィルム32を貫通し上面の銅箔34’で閉鎖している。
次に、図3(3)に示すように、下面側からの銅シードめっき+銅電気めっきにより下面側導体層36’およびビア37を形成する。
次に、図3(4)に示すように、両面を化学エッチング等によりパターニングして、上面の配線層34と下面の配線層36を同時に形成する。
このように上面の配線層34は、完成後の半導体パッケージに搭載される半導体素子の電極端子との接続用(インタポーザ)であり、フィルム32に張り付けられた銅箔のエッチングによるパターニングすなわちサブトラクティブ法により形成されるので、セミアディティブ法により形成されるビルドアップ配線構造20の配線14、18よりも容易に微細化できる。
すなわちセミアディティブ法ではエッチング対象である配線層より厚いエッチングレジストが必要でエッチング部が高アスペクト比となるため、高解像度を必要とする微細配線のパターニングには適さない。これに対して、サブトラクティブ法では薄いエッチングレジストで十分であるため、高解像度が容易に得られ微細配線のパターニングを確実に行なうことができる。
典型的には、既述したように、セミアディティブ法によるビルドアップ配線構造20の配線層14、18は最小でも配線幅15〜20μm程度が限界であるが、サブトラクティブ法を用いる微細配線構造30の上面側配線層34は配線幅10μmあるいはそれ以下に形成することが十分に可能である。また既述のように、銅箔34’の表面の平坦性、平滑性は極めて高く、粗さRa=0.1あるいはそれ以下である。したがって、この銅箔をエッチングによりパターニングするサブトラクティブ法で形成した微細配線層34は、銅箔自体の高い平坦性、平滑性を備えており、且つ下地である樹脂テープ32とは接着剤により強固に接合されている。
従来は、めっき配線層の密着性確保のために下地の樹脂表面をRa=0.6〜0.7μmに粗化しており、その上にめっきで形成される配線層の下面も下地の粗さをそのまま反映した粗さとなることが不可避であった。その結果、配線層の厚さが不均一となり、インピーダンスマッチングに問題が生じる。
本発明によれば、銅箔の平坦性、平滑性がそのまま配線層の平坦性、平滑性として活きるので、上記従来の問題が解消する。
微細配線構造30の下面側の配線層36は、下層のビルドアップ配線構造20との接続用であり、上面の配線層34のように半導体素子との接続のために微細化する必要はないので、上記のように銅めっき+エッチングすなわちセミアディティブ法により形成すれば十分である。
最後に、図3(5)に示すように、微細配線層34が形成されている上面にソルダーレジスト38を形成して、微細配線構造30を完成する。必要に応じて、酸化防止用の有機膜(OSP)を被覆することもできる。
微細配線構造30は導体テープ32上にリールツウリール(reel-to-reel)ラインで製造できるので、40〜100mm程度と比較的狭いテープ幅内での処理となるため、特にめっき層等の厚さを均一にし易いという利点もある。更に、エッチングのばらつきが小さくなるという利点もある。
以上の図2の工程により作製した、ビルドアップ配線構造20と接合層25とのアセンブリ28上に、図3の工程により作製した微細配線構造20を載置して真空熱プレスにより加熱・加圧して両者を接合する。その際の加熱温度は、バンプ27をはんだで形成した場合には、はんだバンプ27のリフローと熱可塑性樹脂25の可塑化(流動化)を可能とする温度であり、一般に熱可塑性樹脂の可塑化温度より高温であるはんだのリフロー温度に応じて設定する。典型的には、Sn単独、Sn−Ag(−Cu)合金などのPbフリーはんだを用いた場合にはその融点より高温の250〜300℃で加熱する必要がある。バンプ27をはんだではなく導電性樹脂で形成した場合には、その可塑化温度と接合層の樹脂の可塑化温度の高い方の温度に応じて加熱温度を設定する。
典型的な製造形態においては、ビルドアップ配線構造20+接合層25のアセンブリ28は多数個取りの大判基板上に形成され、一方、微細配線構造30は上述したように導体テープ32上にリールツウリール(reel-to-reel)ラインで製造される。そのため、アセンブリ28と微細配線構造30の接合は、大判基板を個片に切断して個々のアセンブリ28をテープ32上の個々の微細配線構造30上に載置して行なうこともできるし、あるいは、テープ32を個片に切断して大判基板上の個々のアセンブリ28上に載置して行なうこともできる。後者の場合、大判基板を適度な複数個取りの中型基板に切断してから接合を行なってもよい。
なお、本実施例においては、ビルドアップ配線構造20をコア基板10を用いて作製したが、特にこれに限定する必要はなく、コアレス構造であってもよい。
本発明によれば、従来の限界を超えて配線を微細化した半導体パッケージおよびその製造方法が提供される。
本発明の望ましい一実施形態による半導体パッケージの構造を示す断面図。 本発明の望ましい一実施形態により、図1の半導体パッケージのビルドアップ配線構造と接合層とのアセンブリを製造する工程を示す断面図。 本発明の望ましい一実施形態により、図1の半導体パッケージの微細配線構造を製造する工程を示す断面図。
符号の説明
100 半導体パッケージ
10 コア基板
12 絶縁基材
13 スルーホール
14 ベース配線層
16 絶縁層
17 ビア
18 配線層
20 ビルドアップ配線構造
22 ソルダーレジスト層
25 接合層
27 ビア(バンプ)
30 微細配線構造
32 樹脂テープ
34 微細配線層
36 配線層
37 ビア
38 ソルダーレジスト層

Claims (2)

  1. 樹脂から成る絶縁層と導体めっき層から成る配線層とを積層したビルドアップ配線構造、
    導体張り付け樹脂テープ上の張り付け導体箔のパターニングにより形成され上記ビルドアップ配線構造の配線よりも微細な配線層を含む微細配線構造、および
    熱可塑性樹脂から成り、上記のビルドアップ配線構造と微細配線構造との間に介在してこれらを接合する接合層、
    を含む半導体パッケージ。
  2. 請求項1記載の半導体パッケージを製造する方法において、
    樹脂から成る絶縁層と導体めっき層から成る配線層とを積層してビルドアップ配線構造を形成する工程、
    上記ビルドアップ配線構造上に、熱可塑性樹脂の層を形成する工程、
    導体張り付け樹脂テープ上の張り付け導体箔のパターニングにより、上記ビルドアップ配線構造の配線層よりも微細な配線層を形成して微細配線構造を作製する工程、および
    上記ビルドアップ配線構造の熱可塑性樹脂の層上に上記微細配線構造を重ねて、加熱しつつ加圧することにより、上記熱可塑性樹脂層を可塑化させて両配線構造を接合する工程
    を含むことを特徴とする半導体パッケージの製造方法。
JP2006309452A 2006-11-15 2006-11-15 半導体パッケージおよびその製造方法 Pending JP2008124398A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006309452A JP2008124398A (ja) 2006-11-15 2006-11-15 半導体パッケージおよびその製造方法
US11/984,070 US20080128911A1 (en) 2006-11-15 2007-11-13 Semiconductor package and method for manufacturing the same
KR1020070115459A KR20080044174A (ko) 2006-11-15 2007-11-13 반도체 패키지 및 그 제조방법
TW096142966A TW200822333A (en) 2006-11-15 2007-11-14 Semiconductor package and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006309452A JP2008124398A (ja) 2006-11-15 2006-11-15 半導体パッケージおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2008124398A true JP2008124398A (ja) 2008-05-29

Family

ID=39474775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006309452A Pending JP2008124398A (ja) 2006-11-15 2006-11-15 半導体パッケージおよびその製造方法

Country Status (4)

Country Link
US (1) US20080128911A1 (ja)
JP (1) JP2008124398A (ja)
KR (1) KR20080044174A (ja)
TW (1) TW200822333A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034197A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd ビルドアップ基板
US11049806B2 (en) 2018-04-16 2021-06-29 Renesas Electronics Corporation Semiconductor device including semiconductor chip transmitting signals at high speed

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090189289A1 (en) * 2008-01-27 2009-07-30 International Business Machines Corporation Embedded constrainer discs for reliable stacked vias in electronic substrates
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
US9192048B1 (en) * 2014-06-20 2015-11-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Bonding pad for printed circuit board and semiconductor chip package using same
WO2018079479A1 (ja) * 2016-10-27 2018-05-03 株式会社村田製作所 多層基板およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004064467A1 (ja) * 2003-01-16 2004-07-29 Fujitsu Limited 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034197A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd ビルドアップ基板
US11049806B2 (en) 2018-04-16 2021-06-29 Renesas Electronics Corporation Semiconductor device including semiconductor chip transmitting signals at high speed

Also Published As

Publication number Publication date
KR20080044174A (ko) 2008-05-20
US20080128911A1 (en) 2008-06-05
TW200822333A (en) 2008-05-16

Similar Documents

Publication Publication Date Title
JP2008124398A (ja) 半導体パッケージおよびその製造方法
JPWO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
JP2000101248A (ja) 多数個取り多層プリント配線板
JP2004140018A (ja) 多層基板の製造方法、多層基板、及びそれを用いたモバイル機器
JP2010157664A (ja) 電気・電子部品内蔵回路基板とその製造方法
JP2002076578A (ja) プリント配線板及びその製造方法
JPH1013028A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2007250581A (ja) 多層配線基板及びその製造方法
JP5593863B2 (ja) 積層回路基板および基板製造方法
JP2005268378A (ja) 部品内蔵基板の製造方法
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP2003298212A (ja) プリント配線板とその製造方法
JP2002198652A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP2006049536A (ja) 多層回路基板
JP2007335631A (ja) 積層配線板の製造方法
JP2002009440A (ja) 複合配線基板
JP2007115952A (ja) インターポーザ基板及びその製造方法
JP2010258081A (ja) プリント基板の製造方法
JP3492667B2 (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2001308521A (ja) 多層回路基板の製造方法
JP2004047796A (ja) 配線基板の製造方法及び配線基板
JP2009038191A (ja) 多層配線基板とその製造方法
JP2000183528A (ja) 多層プリント配線板の製造方法