JP2008123127A - Information processing unit - Google Patents

Information processing unit Download PDF

Info

Publication number
JP2008123127A
JP2008123127A JP2006304489A JP2006304489A JP2008123127A JP 2008123127 A JP2008123127 A JP 2008123127A JP 2006304489 A JP2006304489 A JP 2006304489A JP 2006304489 A JP2006304489 A JP 2006304489A JP 2008123127 A JP2008123127 A JP 2008123127A
Authority
JP
Japan
Prior art keywords
operation mode
power saving
power
mode
arithmetic processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006304489A
Other languages
Japanese (ja)
Inventor
Hiroaki Yamamoto
博朗 山本
Makoto Kimura
誠 木村
Yuichi Kawada
祐一 河田
Masakazu Kawashita
昌和 川下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2006304489A priority Critical patent/JP2008123127A/en
Publication of JP2008123127A publication Critical patent/JP2008123127A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Power Sources (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To achieve a stable operation when switching between a power saving mode and a normal mode, with an improved power saving effect. <P>SOLUTION: When a CPU 1 supplies a control signal CKE 1 to a main memory 3 so as to set the main memory 3 to a self-refresh mode, a power saving controller in an I/O device 10 also supplies a control signal CKE 2. By this, even when power supply to the CPU 1 is suspended, the self-refresh mode of the main memory 3 is maintained, and thus power saving is improved. Also, at the time of switchover processing to the normal mode, after power voltage is stabilized following the initialization of the CPU 1 in the process of power voltage rising, on confirming clock synchronization for synchronizing each circuit provided in its own-unit, the power saving controller decides the own-unit is in an operable condition. Thus, in the switchover processing to the normal mode, stable switchover operation is also performed. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、情報処理装置に関する。   The present invention relates to an information processing apparatus.

画像形成装置などの情報処理装置は、ＣＰＵ（Central Processing Unit）に供給する電力を抑えることで省電力モードを実現しているが、更なる省電力化を実現するために、ＣＰＵへの電力供給を遮断するという方法がある。ところが、この省電力モードの状態でプリントアウトが指示された場合、画像形成装置が自身の動作モードを省電力モードから通常モードに切り替える際に、まずはＣＰＵに電力を供給する処理から開始する必要があるため、そのモード切り替えに相当な時間を要し、さらに、その間にホスト装置などから受信したデータを取りこぼしてしまうという虞があった。このような問題を解決するべく、特許文献１，２には、省電力モードに移行せずに常に通常モードで動作する画像形成装置をネットワーク上に備えておき、その画像形成装置を使用することによって、通常モードへの切り替えに要する時間を短縮させたり、データの取りこぼしを防止したりする技術が開示されている。
特開２０００−１８７５７９号公報 特開２０００−２３５４７０号公報 An information processing apparatus such as an image forming apparatus realizes a power saving mode by suppressing power supplied to a CPU (Central Processing Unit). In order to realize further power saving, power is supplied to the CPU. There is a method of blocking. However, when the printout is instructed in the power saving mode, when the image forming apparatus switches its own operation mode from the power saving mode to the normal mode, it is necessary to start from a process of supplying power to the CPU. Therefore, it takes a considerable time to switch the mode, and there is a risk that data received from the host device or the like may be lost during that time. In order to solve such a problem, in Patent Documents 1 and 2, an image forming apparatus that always operates in the normal mode without shifting to the power saving mode is provided on the network, and the image forming apparatus is used. Discloses a technique for reducing the time required for switching to the normal mode and preventing data loss.
JP 2000-187579 A JP 2000-235470 A

しかし、特許文献１，２に記載の技術では、省電力モードと通常モードとの切り替え時において、通常モードで動作する装置がネットワーク上に必ず存在してしまい、ネットワーク上のすべての装置を省電力化することができないという問題があった。   However, in the techniques described in Patent Documents 1 and 2, when switching between the power saving mode and the normal mode, there is always a device operating in the normal mode on the network, and all devices on the network are saved in power saving. There was a problem that could not be converted.

本発明は上述の事情に鑑みてなされたものであり、その目的は、省電力化の効果を向上させつつ、および省電力モードへ切り替える際にデータの取りこぼしなどを発生させることのない安定した動作を可能にする技術を提供することにある。   The present invention has been made in view of the above-described circumstances, and its purpose is to improve the effect of power saving and to ensure stable operation without causing data loss when switching to the power saving mode. It is to provide a technology that makes it possible.

上記目的を達成するために、本発明は、電源から所定量の電力供給を受けながら動作する第１の動作モードと、電源から当該第１の動作モードよりも少ない量の電力供給を受けながら動作する第２の動作モードのうちのいずれかの動作モードにおいて、プログラムに記述された手順に従って演算処理を行う演算処理手段と、前記第１の動作モードと前記第２の動作モードのうちのいずれかの動作モードにおいて、データを記憶する記憶手段と、前記電源から前記記憶手段又は前記演算処理手段に供給される電力の量を制御する電源制御手段と、前記演算処理手段によって前記記憶手段における動作モードが前記第１の動作モードから前記第２の動作モードに切り替えられて当該第２のモードを維持する処理が開始された後に、前記演算処理手段に代わって前記記憶手段における動作モードを前記第２の動作モードに維持する処理を行う一方、前記演算処理手段に対する電力供給を停止又は低減するように前記電源制御手段に指示して当該演算処理手段における動作モードを前記第１の動作モードから前記第２の動作モードに切り替えさせる省電力制御手段とを備えることを特徴とする情報処理装置を提供する。   In order to achieve the above object, the present invention operates in a first operation mode that operates while receiving a predetermined amount of power supplied from a power source, and operates while receiving a smaller amount of power supplied from the power source than in the first operation mode. In any one of the second operation modes, the arithmetic processing means for performing arithmetic processing according to the procedure described in the program, and any one of the first operation mode and the second operation mode Storage mode for storing data, power source control means for controlling the amount of power supplied from the power source to the storage means or the arithmetic processing means, and an operation mode in the storage means by the arithmetic processing means. Is switched from the first operation mode to the second operation mode and processing for maintaining the second mode is started, Instead of performing the process of maintaining the operation mode in the storage means in the second operation mode instead of instructing the power supply control means to stop or reduce the power supply to the arithmetic processing means, the arithmetic processing means An information processing apparatus comprising: a power-saving control unit that switches the operation mode in step 1 from the first operation mode to the second operation mode.

本発明に係る情報処理装置において、通信手段と、前記通信手段によってデータを受信したか否かを判断する判断手段とを備え、前記省電力制御手段は、前記演算処理手段に代わって前記記憶手段における動作モードを前記第２の動作モードに維持する処理を行っている間に、前記判断手段によってデータが受信されたと判断されると、前記記憶手段における動作モードを前記第２の動作モードに維持する処理を停止し、前記演算処理手段に対する電力供給を前記所定量にするように前記電源制御手段に指示して当該演算処理手段における動作モードを前記第２の動作モードから前記第１の動作モードに切り替えさせるようにしてもよい。   The information processing apparatus according to the present invention includes a communication unit and a determination unit that determines whether or not data is received by the communication unit, wherein the power saving control unit replaces the arithmetic processing unit with the storage unit. If it is determined that data has been received by the determination means while performing the process of maintaining the operation mode in the second operation mode, the operation mode in the storage means is maintained in the second operation mode. Stop the processing to be performed, and instruct the power supply control means to make the power supply to the arithmetic processing means the predetermined amount, and change the operation mode of the arithmetic processing means from the second operation mode to the first operation mode. You may make it switch to.

また、本発明に係る情報処理装置において、前記演算処理手段の初期化を行うためのリセット信号を出力する出力手段と、前記省電力制御手段によって前記演算処理手段における動作モードが前記第２の動作モードから前記第１の動作モードに切り替えられる処理が開始され、前記出力手段によってリセット信号が出力された後に、自装置が動作可能な状態であるか否かを判断する状態判断手段を備え、前記省電力制御手段は、前記状態判断手段によって自装置が動作可能な状態であると判断されると、前記記憶手段における動作モードを前記第２の動作モードに維持する処理を停止するようにしてもよい。あるいは、前記状態判断手段は、前記クロック発生手段によってクロックが発生されてから所定時間が経過すれば、当該クロックが同期したと判断するようにしてもよい。
なお、かかる場合において、前記出力手段は、前記記憶手段又は前記演算処理手段に供給される電力の量が予め決められた量となり、且つ前記リセット信号を出力してから所定時間が経過すると、当該リセット信号の出力を停止する。 In the information processing apparatus according to the present invention, the operation mode in the arithmetic processing means is the second operation by the output means for outputting a reset signal for initializing the arithmetic processing means and the power saving control means. A state determination unit that determines whether or not the device itself is operable after the process of switching from the mode to the first operation mode is started and a reset signal is output by the output unit; The power saving control unit may stop the process of maintaining the operation mode in the storage unit in the second operation mode when the state determination unit determines that the apparatus is operable. Good. Alternatively, the state determination unit may determine that the clock is synchronized when a predetermined time has elapsed after the clock is generated by the clock generation unit.
In such a case, when the amount of power supplied to the storage unit or the arithmetic processing unit is a predetermined amount and a predetermined time has elapsed after the reset signal is output, the output unit Stops reset signal output.

また、本発明に係る情報処理装置において、前記記憶手段における動作モードが前記第２の動作モードであることを示すフラグを生成するフラグ生成手段と、前記フラグ生成手段によって生成されたフラグを記憶するフラグ記憶手段と、前記省電力制御手段によって前記演算処理手段における動作モードが前記第１の動作モードに切り替えられる処理が開始される場合、前記フラグ記憶手段に前記省電力フラグが記憶されているか否かを判定するフラグ判定手段とを備え、前記演算処理手段は、前記フラグ判定手段により前記省電力フラグが記憶されていると判定されたときは、前記記憶手段に記憶されているプログラムに基づいた処理を行う一方、前記フラグ判定手段によって前記省電力フラグが記憶されていないと判定されると、前記記憶手段の記憶領域とは別の記憶領域からプログラムを読み出して前記記憶手段に記憶した後に、当該プログラムに基づいた処理を行うようにしてもよい。   In the information processing apparatus according to the present invention, a flag generation unit that generates a flag indicating that the operation mode in the storage unit is the second operation mode, and a flag generated by the flag generation unit are stored. Whether or not the power saving flag is stored in the flag storage means when the processing for switching the operation mode in the arithmetic processing means to the first operation mode is started by the flag storage means and the power saving control means. Flag determining means for determining whether or not the arithmetic processing means is based on a program stored in the storage means when the flag determining means determines that the power saving flag is stored. On the other hand, if the flag determination unit determines that the power saving flag is not stored, the processing is performed. After storing in the storage means reads a program from another storage area to the storage area of the unit may perform the processing based on the program.

また、本発明に係る情報処理装置において、前記演算処理手段および前記省電力制御手段は、前記記憶手段に対して所定の制御信号を供給することによって、前記記憶手段における動作モードを前記第２の動作モードに維持するようにしてもよい。   In the information processing apparatus according to the present invention, the arithmetic processing unit and the power saving control unit supply a predetermined control signal to the storage unit, thereby changing an operation mode in the storage unit to the second mode. The operation mode may be maintained.

本発明の情報処理装置によれば、省電力化の向上の効果を向上させつつ、省電力モードと通常モードとの切り替え時において、安定した動作を実現することができる。   According to the information processing apparatus of the present invention, it is possible to realize a stable operation at the time of switching between the power saving mode and the normal mode while improving the effect of improving the power saving.

以下、図面を参照して、本発明の実施形態について詳細に説明する。なお、以下に示す実施形態では、デジタル複合機として構成された画像形成装置に本発明を適用した場合について説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the embodiment described below, a case where the present invention is applied to an image forming apparatus configured as a digital multifunction peripheral will be described.

（１）実施形態の構成
図１は、本発明の一実施形態である画像形成装置１００の構成を示すブロック図である。図１より、画像形成装置１００は、装置全体を制御するＣＰＵ１と、圧縮されたプログラムが格納されているプログラムメモリ２と、メインメモリ３と、各回路への電力供給を制御する電源制御回路４と、原稿などの画像を記録シート（媒体）に形成する画像出力部５と、画像データを一時的に格納する画像メモリ６と、所定のクロックを発生する外部発振器７，８および９と、ネットワークやバスを介したデータのやりとりを制御する入出力デバイス（以下、Ｉ／Ｏデバイスという）１０とを備えている。この画像形成装置１００の動作モードには、第１の動作モードである「通常モード」と第２の動作モードである「省電力モード」とがある。通常モードとは、装置内の各回路が所定の電力供給を受けながら動作するモードであり、省電力モードとは、装置内の少なくともいずれかの回路に対する電力供給が上記通常モードよりも抑えられた状態で動作するモードである。例えば、図１に示す構成では、少なくともＣＰＵ１とメインメモリ３は、通常モードと省電力モードで動作するようになっている。 (1) Configuration of Embodiment FIG. 1 is a block diagram illustrating a configuration of an image forming apparatus 100 according to an embodiment of the present invention. As shown in FIG. 1, an image forming apparatus 100 includes a CPU 1 that controls the entire apparatus, a program memory 2 that stores a compressed program, a main memory 3, and a power control circuit 4 that controls power supply to each circuit. An image output unit 5 for forming an image such as a document on a recording sheet (medium), an image memory 6 for temporarily storing image data, external oscillators 7, 8 and 9 for generating a predetermined clock, and a network And an input / output device (hereinafter referred to as an I / O device) 10 for controlling data exchange via the bus. The operation modes of the image forming apparatus 100 include a “normal mode” that is a first operation mode and a “power saving mode” that is a second operation mode. The normal mode is a mode in which each circuit in the apparatus operates while receiving a predetermined power supply, and the power saving mode is a mode in which the power supply to at least one of the circuits in the apparatus is suppressed as compared to the normal mode. It is a mode that operates in the state. For example, in the configuration shown in FIG. 1, at least the CPU 1 and the main memory 3 operate in the normal mode and the power saving mode.

ＣＰＵ１は、プログラムに記述された手順に従って演算処理を行う演算処理手段であり、例えば通常モードにおける電力が供給されている状態では、プログラムメモリ２に格納されている圧縮プログラムを読み出してメインメモリ３に展開（伸長）して、このプログラムに記述された手順に従った処理を行う。電源制御回路４は、電源ラインＬ１，Ｌ２を介して装置内の各回路に電力を供給する。電源制御回路４は、電源ラインＬ１を介してメインメモリ３と、外部発振器９と、Ｉ／Ｏデバイス１０に電力を供給し、また、電源ラインＬ２を介して、ＣＰＵ１と、プログラムメモリ２と、画像出力部５と、画像メモリ６と、外部発振器７および８に電力を供給する。電源制御回路４は、電源ラインＬ１には常時電力を供給し、電源ラインＬ２には電源制御信号に応じて、電力を供給したり停止したりする。画像出力部５は、図示せぬホスト装置からイーサネット（登録商標）やＩ／Ｏデバイス１０を介して供給された画像データに基づき画像を形成する。画像メモリ６は、例えばＤＲＡＭ（Dynamic Random Access Memory）であり、画像データを記憶するためのメモリである。また、画像メモリ６においては、画像データの回転・拡大／縮小等の各画像処理も施される。外部発振器７および８は、Ｉ／Ｏデバイス１０内の後述するＰＬＬ（Phase Locked Loop）回路に供給するクロックを発生する。外部発振器９は、装置内の図示せぬ回路に供給するクロックを発生する。   The CPU 1 is arithmetic processing means for performing arithmetic processing according to the procedure described in the program. For example, when power is supplied in the normal mode, the CPU 1 reads the compressed program stored in the program memory 2 and stores it in the main memory 3. Expansion (decompression) is performed, and processing according to the procedure described in this program is performed. The power supply control circuit 4 supplies power to each circuit in the apparatus via the power supply lines L1 and L2. The power supply control circuit 4 supplies power to the main memory 3, the external oscillator 9, and the I / O device 10 through the power supply line L1, and the CPU 1, the program memory 2, and the like through the power supply line L2. Power is supplied to the image output unit 5, the image memory 6, and the external oscillators 7 and 8. The power supply control circuit 4 constantly supplies power to the power supply line L1, and supplies power to the power supply line L2 according to a power supply control signal and stops. The image output unit 5 forms an image based on image data supplied from a host device (not shown) via the Ethernet (registered trademark) or the I / O device 10. The image memory 6 is a DRAM (Dynamic Random Access Memory), for example, and is a memory for storing image data. The image memory 6 also performs image processing such as rotation / enlargement / reduction of image data. The external oscillators 7 and 8 generate clocks to be supplied to a PLL (Phase Locked Loop) circuit, which will be described later, in the I / O device 10. The external oscillator 9 generates a clock to be supplied to a circuit (not shown) in the apparatus.

Ｉ／Ｏデバイス１０は、ＵＳＢ（Universal Serial Bus）バスに接続されたＵＳＢコントローラ１１と、イーサネットに接続されたイーサネットコントローラ１２と、図示せぬハードディスクに接続されたハードディスクドライブインタフェース（以下、ＨＤＤ＿Ｉ／Ｆという）１３と、ＣＰＵ１に接続されたＣＰＵ＿Ｉ／Ｆ１４と、画像出力部５に接続されたプリント出力制御部１５と、画像メモリ６に接続されたメモリ制御部１６と、内部クロックを発生するＰＬＬ回路１７および１８と、Ｉ／Ｏデバイス１０全体を制御する省電力制御部１９とを備えている。ＵＳＢコントローラ１１は、ＵＳＢバスを介して図示せぬ外部装置に接続され、当該外部装置との間でデータのやりとりを行う。イーサネットコントローラ１２は、イーサネットを介して図示せぬ外部の情報処理装置に接続され、当該装置との間でデータの送受信を行う。   The I / O device 10 includes a USB controller 11 connected to a USB (Universal Serial Bus) bus, an Ethernet controller 12 connected to an Ethernet, and a hard disk drive interface (hereinafter referred to as HDD_I / F) connected to a hard disk (not shown). 13, a CPU_I / F 14 connected to the CPU 1, a print output control unit 15 connected to the image output unit 5, a memory control unit 16 connected to the image memory 6, and a PLL circuit for generating an internal clock 17 and 18 and a power saving control unit 19 that controls the entire I / O device 10. The USB controller 11 is connected to an external device (not shown) via the USB bus, and exchanges data with the external device. The Ethernet controller 12 is connected to an external information processing apparatus (not shown) via the Ethernet, and transmits / receives data to / from the apparatus.

（２）実施形態の動作
（２−１）通常モードから省電力モードへの切り替え
次に、画像形成装置１００の動作モードが、通常モードから省電力モードに切り替わる処理について、図２のフローチャートと、図３のブロック図を参照しつつ説明する。なお、図３は画像形成装置１００を構成する各回路と信号の流れについて模式的に表した図である。 (2) Operation of Embodiment (2-1) Switching from Normal Mode to Power Saving Mode Next, a process of switching the operation mode of the image forming apparatus 100 from the normal mode to the power saving mode will be described with reference to the flowchart of FIG. This will be described with reference to the block diagram of FIG. FIG. 3 is a diagram schematically showing the circuits and signal flows that constitute the image forming apparatus 100.

画像形成装置１００における動作モードが通常モードである際に、例えば、ホスト装置からのデータを受信しない期間や操作者による操作がない期間が所定の期間を超えると、省電力モードに切り替える処理が開始される。まず、ＣＰＵ１は、メインメモリ３を省電力モードに切り替えるべく、セルフリフレッシュモードと呼ばれる動作モードに設定する。セルフリフレッシュモードでは、クロックを非活性にすることでメインメモリ３の消費電力が低く抑えられ、内部のリフレッシュカウンタを用いて自動的にリフレッシュ動作が実行される。   When the operation mode of the image forming apparatus 100 is the normal mode, for example, when a period in which no data is received from the host apparatus or a period in which no operation is performed by the operator exceeds a predetermined period, a process of switching to the power saving mode is started. Is done. First, the CPU 1 sets an operation mode called a self-refresh mode in order to switch the main memory 3 to the power saving mode. In the self-refresh mode, the power consumption of the main memory 3 is suppressed by deactivating the clock, and the refresh operation is automatically executed using the internal refresh counter.

具体的には、図３に示したように、ＣＰＵ１がメインメモリ３に制御信号ＣＫＥ１を出力すると、メインメモリ３はセルフリフレッシュモードに設定される（ステップＳＡ１）。なお、制御信号ＣＫＥ１は、メインメモリ３がセルフリフレッシュモードを維持するために必要なものであるから、セルフリフレッシュモードを維持すべき期間にわたって、この制御信号ＣＫＥ１がメインメモリ３に供給され続ける。なお、セルフリフレッシュモードにおいては、メインメモリ３に記憶されたデータはそのまま保持され、データの読み出し、および書き込みが不可能な状態となる。   Specifically, as shown in FIG. 3, when the CPU 1 outputs the control signal CKE1 to the main memory 3, the main memory 3 is set to the self-refresh mode (step SA1). Since the control signal CKE1 is necessary for the main memory 3 to maintain the self-refresh mode, the control signal CKE1 is continuously supplied to the main memory 3 over a period in which the self-refresh mode is to be maintained. In the self-refresh mode, the data stored in the main memory 3 is held as it is, and the data cannot be read or written.

次に、ＣＰＵ１は、例えばプリントアウト処理やスキャン処理などの１つのトランザクションに含まれる処理が全て終了していることを確認するべく、ＣＰＵ１とＩ／Ｏデバイス１０間のＰＣＩバスにトランザクションに基づく信号が存在しないことを確認する（ステップＳＡ２）。ＰＣＩバスにトランザクションに基づく信号が存在しているときに省電力モードに切り替えられると、そのトランザクションに含まれる処理の一部が中断されてしまう虞があるが、ステップＳＡ２でトランザクションに基づく信号が存在しないことを確認することで、このような処理の中断を避けることができる。続いて、省電力制御部１９は、メインメモリ３がセルフリフレッシュモードであることを確認する（ステップＳＡ３）。図３に示したように、制御信号ＣＫＥ１はＩ／Ｏデバイス１０にも供給される構成となっており、省電力制御部１９は制御信号ＣＫＥ１がＩ／Ｏデバイス１０に供給されていれば、メインメモリ３がセルフリフレッシュモードに設定されていると判断する。   Next, the CPU 1 confirms that all processes included in one transaction such as printout processing and scan processing have been completed, for example, a signal based on the transaction on the PCI bus between the CPU 1 and the I / O device 10. Is not present (step SA2). If there is a transaction-based signal on the PCI bus and the mode is switched to the power saving mode, a part of the processing included in the transaction may be interrupted, but there is a transaction-based signal in step SA2. By confirming that the processing is not performed, it is possible to avoid such interruption of processing. Subsequently, the power saving control unit 19 confirms that the main memory 3 is in the self-refresh mode (step SA3). As shown in FIG. 3, the control signal CKE <b> 1 is also supplied to the I / O device 10, and the power saving control unit 19 can supply the control signal CKE <b> 1 to the I / O device 10. It is determined that the main memory 3 is set to the self-refresh mode.

そして、省電力制御部１９は、メインメモリ３に制御信号ＣＫＥ２を出力する（ステップＳＡ４）。制御信号ＣＫＥ２は、上述した制御信号ＣＫＥ１と同様に、メインメモリ３をセルフリフレッシュモードに維持するための制御信号であり、図３に示したように、ＦＥＴ（Field Effect Transistor）２０を介してメインメモリ３に供給される。ＦＥＴ２０は、電界効果トランジスタによって実現されるパワースイッチであり、電源制御回路４が電力供給を行って、ＦＥＴ２０をオン状態とすることにより、制御信号ＣＫＥ２がメインメモリ３に供給される。ＣＰＵ１によってメインメモリ３がセルフリフレッシュモードとなるように処理が行われている（制御信号ＣＫＥ１が出力されている）ときに、制御信号ＣＫＥ１の出力が停止したとしても、メインメモリ３のセルフリフレッシュモードが維持されるように制御信号ＣＫＥ２は供給されるものであるが、これについては後で詳述する。なお、制御信号ＣＫＥ１とＣＫＥ２とが混在しても、メインメモリ３においては正常にセルフリフレッシュモードが維持されるようになっている。   Then, the power saving control unit 19 outputs the control signal CKE2 to the main memory 3 (Step SA4). The control signal CKE2 is a control signal for maintaining the main memory 3 in the self-refresh mode similarly to the control signal CKE1 described above, and the main signal via the FET (Field Effect Transistor) 20 as shown in FIG. It is supplied to the memory 3. The FET 20 is a power switch realized by a field effect transistor, and the power supply control circuit 4 supplies power to turn on the FET 20, whereby the control signal CKE <b> 2 is supplied to the main memory 3. Even if the output of the control signal CKE1 is stopped when the processing is performed by the CPU 1 so that the main memory 3 is in the self-refresh mode (the control signal CKE1 is output), the self-refresh mode of the main memory 3 is stopped. The control signal CKE2 is supplied so as to be maintained, which will be described in detail later. Even when the control signals CKE1 and CKE2 are mixed, the main memory 3 is normally maintained in the self-refresh mode.

そして、省電力制御部１９は、ＣＰＵ１とＩ／Ｏデバイス１０間のＰＣＩバスに信号が流れないように、端子間を絶縁（アイソレーション）する（ステップＳＡ５）。具体的には、ＣＰＵ１とＩ／Ｏデバイス１０間がハイインピーダンスとなるようにして両者を絶縁する。ＣＰＵ１が或る指示を示す信号を出力していないのにも関わらず、このＰＣＩバスの電位がある程度のレベル（アクティブレベル）まで高くなってしまうと、Ｉ／Ｏデバイス１０がＣＰＵ１からの指示があったものと誤って認識し、何らかの応答をしてしまうことがある。ＣＰＵ１とＩ／Ｏデバイス１０間の絶縁は、このようなＩ／Ｏデバイス１０の誤認識を防止するために行われる。   Then, the power saving control unit 19 insulates (isolates) the terminals so that no signal flows on the PCI bus between the CPU 1 and the I / O device 10 (step SA5). Specifically, the CPU 1 and the I / O device 10 are insulated from each other so as to have a high impedance. If the potential of the PCI bus rises to a certain level (active level) even though the CPU 1 does not output a signal indicating a certain instruction, the I / O device 10 receives an instruction from the CPU 1. It may be mistakenly recognized as having happened and respond in some way. Insulation between the CPU 1 and the I / O device 10 is performed in order to prevent such erroneous recognition of the I / O device 10.

ここで、省電力制御部１９は、画像形成装置１００を省電力モードに切り替える処理を開始してから、新たなパケットデータ（本実施形態では、主にプリントアウトの対象となる画像データ）をホスト装置から受信したか否かを判断する（ステップＳＡ６）。省電力制御部１９は、新たなパケットデータを受信していないと判断すれば（ステップＳＡ６；ＮＯ）、引き続き省電力モードに切り替える処理を継続する。省電力制御部１９は、Ｉ／Ｏデバイス１０内の不要なクロックを停止すると共に、停止信号を供給して、ＨＤＤ＿Ｉ／Ｆ１３、プリント出力制御部１５、メモリ制御部１６、ＰＬＬ回路１７および１８を停止させる（ステップＳＡ７）。   Here, the power saving control unit 19 starts processing for switching the image forming apparatus 100 to the power saving mode, and then hosts new packet data (image data mainly targeted for printout in the present embodiment). It is determined whether or not it has been received from the device (step SA6). If the power saving control unit 19 determines that no new packet data has been received (step SA6; NO), the power saving control unit 19 continues the process of switching to the power saving mode. The power saving control unit 19 stops unnecessary clocks in the I / O device 10 and supplies a stop signal to the HDD_I / F 13, the print output control unit 15, the memory control unit 16, and the PLL circuits 17 and 18. Stop (step SA7).

そして、省電力制御部１９は、ＣＰＵ１に対してリセット信号を出力する（ステップＳＡ８）。リセット信号は、ＣＰＵ１を初期化するための信号で、動作モードが省電力モードから通常モードに切り替えられる際の電源の立ち上がりの手順において必要となる。つまり、電源電圧が立ち上がる過程でＣＰＵ１が処理を行えば、不安定な動作を起こす虞があるため、これを回避するためにＣＰＵ１の初期化が必要なのである。なお、リセット信号の一例としては、省電力制御部１９が、予め何クロック周期でリセット信号が必要かを設定しておき、その設定に応じてリセット信号を出力する。   Then, the power saving control unit 19 outputs a reset signal to the CPU 1 (step SA8). The reset signal is a signal for initializing the CPU 1 and is required in the power-up procedure when the operation mode is switched from the power saving mode to the normal mode. In other words, if the CPU 1 performs processing while the power supply voltage rises, an unstable operation may occur. Therefore, the CPU 1 needs to be initialized to avoid this. As an example of the reset signal, the power saving control unit 19 sets in advance how many clock cycles the reset signal is necessary, and outputs the reset signal according to the setting.

そして、省電力制御部１９は、省電力モードを表す省電力フラグを生成し、上述したようなＩ／Ｏデバイス１０の内部バッファメモリに記憶して、省電力モードを開始する（ステップＳＡ９）。なお、省電力フラグは、画像形成装置１００の主電源がオフとなったり、通常モードとなったりしたときには消去されるが、それ以外は保持され続ける。   Then, the power saving control unit 19 generates a power saving flag indicating the power saving mode, stores it in the internal buffer memory of the I / O device 10 as described above, and starts the power saving mode (step SA9). Note that the power saving flag is erased when the main power of the image forming apparatus 100 is turned off or in the normal mode, but is maintained otherwise.

省電力モードになると、省電力制御部１９は、電源制御回路４にハイレベルの電源制御信号を出力する。そして、電源制御回路４は、ハイレベルの電源制御信号を受信すると、電源ラインＬ２による電力供給を停止して、ＣＰＵ１、外部発振器７および８、図示せぬ外部デバイス（例えば、ＨＤＤ）、画像出力部５、画像メモリ６に電力が供給されないようにする（ステップＳＡ１０）。この結果、電源ラインＬ１に接続されているＩ／Ｏデバイス１０、メインメモリ３、及び外部発振器９のみに電力が供給される。なお、電源制御回路４は、ローレベルの電源制御信号を受信したときには、電源ラインＬ２を介した電力供給を行う。   In the power saving mode, the power saving control unit 19 outputs a high level power control signal to the power control circuit 4. When the power supply control circuit 4 receives the high-level power supply control signal, the power supply control circuit 4 stops the power supply through the power supply line L2, and the CPU 1, the external oscillators 7 and 8, an external device (for example, HDD) not shown, and image output The power is not supplied to the unit 5 and the image memory 6 (step SA10). As a result, power is supplied only to the I / O device 10, the main memory 3, and the external oscillator 9 that are connected to the power supply line L1. The power supply control circuit 4 supplies power through the power supply line L2 when receiving a low-level power supply control signal.

この結果、ＣＰＵ１には電力が供給されなくなるため、ＣＰＵ１から制御信号ＣＫＥ１が出力されなくなり、メインメモリ３に供給されるのは制御信号ＣＫＥ２のみとなる。ただし、メインメモリ３に対しては、ＣＰＵ１からの制御信号ＣＫＥ１に代えて、省電力制御部１９から制御信号ＣＫＥ２が供給されており、この制御信号ＣＫＥ２が供給されている期間にわたって、メインメモリ３はセルフリフレッシュモードとなる。よって、省電力モードにおいてＣＰＵ１に電力が供給されなくても、メインメモリ３をセルフリフレッシュモードに維持することができる。また、省電力モードの最中においても、メインメモリ３は通電状態であるので、メインメモリ３はプログラムメモリ２から読み出されたプログラムを記憶し続けることができる。   As a result, no power is supplied to the CPU 1, so that the control signal CKE 1 is not output from the CPU 1, and only the control signal CKE 2 is supplied to the main memory 3. However, the main memory 3 is supplied with a control signal CKE2 from the power saving control unit 19 instead of the control signal CKE1 from the CPU 1, and the main memory 3 over the period in which the control signal CKE2 is supplied. Is in self-refresh mode. Therefore, the main memory 3 can be maintained in the self-refresh mode even when power is not supplied to the CPU 1 in the power saving mode. Even during the power saving mode, the main memory 3 is in an energized state, so that the main memory 3 can continue to store the program read from the program memory 2.

なお、ステップＳＡ６、つまり省エネモードに切り替える処理を行っている間において、省電力制御部１９は、新たなパケットデータを受信したと判断すれば（ステップＳＡ６；ＹＥＳ）、受信したパケットデータに基づく処理を実行するべく、省電力モードに切り替える処理を中止する。すなわち、省電力制御部１９は、ＣＰＵ１とＩ／Ｏデバイス１０間のＰＣＩバスに信号が流れるように、アイソレーションを解除し（ステップＳＡ１１）、制御信号ＣＫＥ２がメインメモリ３に供給されないよう、ＦＥＴ２０をオフ状態とする（ステップＳＡ１２）。そして、ＣＰＵ１は、制御信号ＣＫＥ１の供給を停止して、メインメモリ３のセルフリフレッシュモードを解除すると（ステップＳＡ１３）、画像形成装置１００は通常モードへと戻る。   If the power saving control unit 19 determines that new packet data has been received during the process of switching to step SA6, that is, the energy saving mode (step SA6; YES), the process based on the received packet data. The process of switching to the power saving mode is stopped to execute In other words, the power saving control unit 19 releases the isolation so that a signal flows on the PCI bus between the CPU 1 and the I / O device 10 (step SA11), and the FET 20 prevents the control signal CKE2 from being supplied to the main memory 3. Is turned off (step SA12). Then, when the CPU 1 stops supplying the control signal CKE1 and cancels the self-refresh mode of the main memory 3 (step SA13), the image forming apparatus 100 returns to the normal mode.

（２−２）省電力モードから通常モードへの切り替え
続いて、画像形成装置１００における動作モードが、省電力モードから通常モードに復帰する動作手順について、図４のフローチャートと、図３のブロック図を参照しつつ説明する。 (2-2) Switching from the Power Saving Mode to the Normal Mode Next, regarding the operation procedure in which the operation mode of the image forming apparatus 100 returns from the power saving mode to the normal mode, the flowchart of FIG. 4 and the block diagram of FIG. Will be described with reference to FIG.

ＵＳＢコントローラ１１またはイーサネットコントローラ１２で新たなパケットデータが受信されたり、操作者によって省電力モード中に「節電／節電解除ボタン」が押下され、その旨を示す省電力解除信号がＩ／Ｏデバイス１０に供給されたりすると、省電力制御部１９は、画像形成装置１００の動作モードを省電力モードから通常モードに切り替える処理を開始する。まず、省電力制御部１９は、まず電源制御回路４にローレベルの電源制御信号を出力する。電源制御回路４は、ローレベルの電源制御信号を受信すると、電源ラインＬ２による電力供給を行う。これにより、ＣＰＵ１、外部発振器７，８、図示せぬ外部デバイス、プログラムメモリ２、画像出力部５、画像メモリ６に電力が供給されるようになる（ステップＳＢ１）。   When new packet data is received by the USB controller 11 or the Ethernet controller 12 or the “power saving / power saving cancel button” is pressed by the operator during the power saving mode, a power saving cancel signal indicating that is sent to the I / O device 10. The power saving control unit 19 starts a process of switching the operation mode of the image forming apparatus 100 from the power saving mode to the normal mode. First, the power saving control unit 19 first outputs a low-level power control signal to the power control circuit 4. When receiving the low-level power control signal, the power supply control circuit 4 supplies power through the power supply line L2. As a result, power is supplied to the CPU 1, the external oscillators 7 and 8, the external device (not shown), the program memory 2, the image output unit 5, and the image memory 6 (step SB1).

次に、省電力制御部１９は、電源ラインＬ２によって供給される電源電圧が、回路の動作に用いられる電位（基準電位という）にまで立ち上がって安定したことを確認する（ステップＳＢ２）。なお、この電源電圧の立ち上がり具合を確認する手法としては、例えば電源電圧の立ち上がりに要する時間が回路の仕様に応じて概ね一定であることに着目し、省電力制御部１９がローレベルの電源制御信号を出力してから所定時間が経過すれば、電源電圧が基準電位で安定したと判断するというものが考えられる。この計時処理のためには、画像形成装置１００がタイマを内蔵していればよい。また、画像形成装置１００が電源電圧の電位レベルを監視する機能を有し、この電位レベルにより、省電力制御部１９が基準電位で安定しているか否かを判断するようにしてもよい。   Next, the power saving control unit 19 confirms that the power supply voltage supplied by the power supply line L2 has risen to a potential (referred to as a reference potential) used for the operation of the circuit and is stable (step SB2). As a method for confirming the rise of the power supply voltage, for example, paying attention to the fact that the time required for the rise of the power supply voltage is substantially constant according to the specifications of the circuit, the power saving control unit 19 controls the low-level power supply control. If a predetermined time elapses after the signal is output, it may be determined that the power supply voltage is stabilized at the reference potential. For this timing process, the image forming apparatus 100 only needs to incorporate a timer. Further, the image forming apparatus 100 may have a function of monitoring the potential level of the power supply voltage, and based on this potential level, it may be determined whether or not the power saving control unit 19 is stable at the reference potential.

続いて、省電力制御部１９は、ステップＳＢ２において電源電圧が基準電位で安定したことを確認すれば、ＣＰＵ１は所定時間待機する（ステップＳＢ３）。そして、省電力制御部１９は、その待機後にリセット信号の出力を停止する（ステップＳＢ４）。このように所定時間待機するのは、リセット信号が供給されてから、ＣＰＵ１の内部状態が完全に初期化されるためにはある程度の時間を要するためである。また、省電力制御部１９は、この待機に要する時間が経過したか否かを、画像形成装置１００が内蔵するタイマに基づいて判断すればよい。   Subsequently, when the power saving control unit 19 confirms that the power supply voltage is stabilized at the reference potential in step SB2, the CPU 1 waits for a predetermined time (step SB3). And the power saving control part 19 stops the output of a reset signal after the standby (step SB4). The reason for waiting for the predetermined time in this way is that it takes a certain time for the internal state of the CPU 1 to be completely initialized after the reset signal is supplied. The power saving control unit 19 may determine whether or not the time required for this standby has elapsed based on a timer built in the image forming apparatus 100.

これと同時に、省電力制御部１９は、外部発振器７，８を動作させて、これらから出力されるクロックが安定するまで待機する。なお、外部発振器７，８の仕様に応じてこの待機時間はある程度は決まるから、省電力制御部１９は、画像形成装置１００が内蔵するタイマに基づいて、当該時間が経過すればクロックが安定したと判断すればよい。   At the same time, the power saving control unit 19 operates the external oscillators 7 and 8 and waits until the clock output from them is stabilized. Since the standby time is determined to some extent according to the specifications of the external oscillators 7 and 8, the power saving control unit 19 uses the timer built in the image forming apparatus 100 to stabilize the clock when the time has elapsed. It can be judged.

次に、省電力制御部１９は、自装置（画像形成装置１００）が動作可能な状態であるか否かを判断する。
具体的には、省電力制御部１９は、まず、ＰＬＬ回路１７，１８に供給していた停止信号を解除する。これにより、ＰＬＬ回路１７，１８はクロックを出力する動作を開始するから（ステップＳＢ５）、省電力制御部１９は、ＰＬＬ回路１７，１８から出力されるクロックが同期するまで待機する（ステップＳＢ６）。このクロックが同期すれば、ＣＰＵ１はこのクロックに基づいた信号（図３に示したＰＬＬ＿Ｌｏｃｋ＿Ｕｐ信号）をＩ／Ｏデバイス１０に供給するから、省電力制御部１９は、このＰＬＬ＿Ｌｏｃｋ＿Ｕｐ信号に基づいて上記のクロックが同期しているか否かを判断する。または、省電力制御部１９は、クロックの動作が開始されてから所定時間が経過すればクロックが同期したと判断するようにしてもよい。省電力制御部１９は、これらのクロックが同期すれば、自装置が動作可能な状態であると判断する。 Next, the power saving control unit 19 determines whether or not the own apparatus (image forming apparatus 100) is operable.
Specifically, the power saving control unit 19 first cancels the stop signal supplied to the PLL circuits 17 and 18. As a result, the PLL circuits 17 and 18 start an operation of outputting a clock (step SB5), and the power saving control unit 19 waits until the clocks output from the PLL circuits 17 and 18 are synchronized (step SB6). . If this clock is synchronized, the CPU 1 supplies a signal based on this clock (PLL_Lock_Up signal shown in FIG. 3) to the I / O device 10, so that the power saving control unit 19 performs the above-described operation based on the PLL_Lock_Up signal. Determine whether the clocks are synchronized. Alternatively, the power saving control unit 19 may determine that the clocks are synchronized when a predetermined time elapses after the clock operation is started. When these clocks are synchronized, the power saving control unit 19 determines that the own device is operable.

続いて、省電力制御部１９は、ステップＳＡ６で遮断されたＣＰＵ１とＩ／Ｏデバイス１０間のＰＣＩバスに信号が流れるように、アイソレーションを解除する（ステップＳＢ７）。そして、省電力制御部１９は、制御信号ＣＫＥ２がメインメモリ３に供給されないように、ＦＥＴ２０がオフ状態となるようにする（ステップＳＢ８）。   Subsequently, the power saving control unit 19 releases the isolation so that a signal flows through the PCI bus between the CPU 1 and the I / O device 10 that is blocked in Step SA6 (Step SB7). Then, the power saving control unit 19 turns off the FET 20 so that the control signal CKE2 is not supplied to the main memory 3 (step SB8).

このようにして、画像形成装置１００の動作モードが通常モードへ切り替えられる処理が完了すると、ＣＰＵ１は、Ｉ／Ｏデバイス１０の内部バッファに省電力フラグがあるか否かを判断する。ＣＰＵ１は、省電力フラグが存在すると判断した場合には、プログラムがすでにメインメモリ３に展開されているので、このプログラムに基づいて処理を行う。したがって、省電力フラグが存在する場合には、プログラムメモリ２から圧縮されたプログラムを読み出してメインメモリ３に展開する処理を行わなくてよいので、それに相当する時間だけシステムが立ち上がりに要する時間だけ短縮される。   In this way, when the process of switching the operation mode of the image forming apparatus 100 to the normal mode is completed, the CPU 1 determines whether or not there is a power saving flag in the internal buffer of the I / O device 10. If the CPU 1 determines that the power saving flag is present, the program has already been developed in the main memory 3, and processing is performed based on this program. Therefore, when the power saving flag is present, it is not necessary to read out the compressed program from the program memory 2 and develop it in the main memory 3, so that the time required for the system to start up is shortened by the corresponding time. Is done.

以上説明したように、本実施形態によれば、ＣＰＵ１がメインメモリ３を省電力モードとしている間には、省電力制御部１９もメインメモリ３を省電力モードとして維持するような制御を行っている。したがって、ＣＰＵ１に電力が供給されなくてもメインメモリ３は省電力モードで安定する。もちろん、ＣＰＵ１に電力を供給する必要はなくても、省電力制御部１９に対しては電力を供給する必要があるが、その電力量はＣＰＵ１に対して小さくて済む。その理由は以下の通りである。
ＣＰＵ１は、例えば画像形成処理、各種データの読み出し及び書き込み、通信制御や周辺機器の制御のように、制御対象となる処理や回路が多いために、比較的大きな負荷を伴うことが多く、動作クロックも大きい。一方、省電力制御部１９は、省電力モードを安定して維持させるための制御を行うことを主とし、制御すべき回路部分も限られており、動作クロックも小さくて済む。このような理由により、できるだけ少ない電力で待機する状態に注目すれば、ＣＰＵ１の方が省電力制御部１９よりも消費電力は大きくなる。よって、画像形成装置１００における動作モードが省電力モードである場合に、ＣＰＵ１に電力が供給されているよりも、省電力制御部１９に電力が供給されている方が、装置全体として消費する電力量は小さくて済み、省電力化が向上される。 As described above, according to the present embodiment, while the CPU 1 is in the power saving mode, the power saving control unit 19 also performs control to maintain the main memory 3 in the power saving mode. Yes. Therefore, the main memory 3 is stable in the power saving mode even when power is not supplied to the CPU 1. Of course, even though it is not necessary to supply power to the CPU 1, it is necessary to supply power to the power saving control unit 19, but the amount of power may be small with respect to the CPU 1. The reason is as follows.
The CPU 1 is often accompanied by a relatively large load because there are many processes and circuits to be controlled, such as image forming processing, reading and writing various data, communication control, and peripheral device control. Is also big. On the other hand, the power saving control unit 19 mainly performs control for maintaining the power saving mode stably, the circuit portion to be controlled is limited, and the operation clock may be small. For this reason, if attention is paid to the state of waiting with as little power as possible, the power consumption of the CPU 1 is larger than that of the power saving control unit 19. Therefore, when the operation mode in the image forming apparatus 100 is the power saving mode, the power consumed by the power saving control unit 19 is more consumed by the entire apparatus than when the power is supplied to the CPU 1. The amount is small and power saving is improved.

また、本実施形態では、省電力モードから通常モードに切り替える処理の際に、省電力フラグを参照してプログラムメモリ２から圧縮されたプログラムを読み出すべきか否かを判断している。メインメモリ３にプログラムが既に展開されていれば、プログラムメモリ２からプログラムを読み出す必要がないので、システムの立ち上がりに要する時間を短縮することができる。   In the present embodiment, in the process of switching from the power saving mode to the normal mode, it is determined whether or not the compressed program should be read from the program memory 2 with reference to the power saving flag. If the program has already been developed in the main memory 3, it is not necessary to read the program from the program memory 2, so that the time required for system startup can be reduced.

上述した実施形態は次のような変形が可能である。
上述した実施形態では、画像形成装置１００が省電力モードに切り替える処理の際には、省電力フラグを生成し、通常モードへ切り替える処理の際には、ＣＰＵ１は省電力フラグがあると判断すれば、プログラムがメインメモリ３に展開されているから、迅速に処理を開始することができたが、このような省電力フラグに基づいた処理を省いてもよい。この場合にも、省電力モードと通常モードとを切り替える処理は実施形態と同様に行うことができる。 The embodiment described above can be modified as follows.
In the embodiment described above, when the image forming apparatus 100 performs the process of switching to the power saving mode, a power saving flag is generated. When the process of switching to the normal mode is performed, the CPU 1 determines that there is a power saving flag. Since the program is loaded in the main memory 3, the processing can be started quickly, but the processing based on such a power saving flag may be omitted. Also in this case, the process of switching between the power saving mode and the normal mode can be performed in the same manner as in the embodiment.

本発明の一実施形態である情報処理装置の構成を示すブロック図である。It is a block diagram which shows the structure of the information processing apparatus which is one Embodiment of this invention. 同情報処理装置が行う処理の流れを説明するフローチャートである。It is a flowchart explaining the flow of the process which the information processing apparatus performs. 同情報処理装置における信号の流れを説明する図である。It is a figure explaining the flow of the signal in the information processing apparatus. 同情報処理装置が行う処理の流れを説明するフローチャートである。It is a flowchart explaining the flow of the process which the information processing apparatus performs.

符号の説明Explanation of symbols

１…ＣＰＵ、２…プログラムメモリ、３…メインメモリ、４…電源制御回路、５…画像出力部、６…画像メモリ、７，８，９…外部発振器、１０…Ｉ／Ｏデバイス、１１…ＵＳＢコントローラ、１２…イーサネットコントローラ、１３…ＨＤＤ＿Ｉ／Ｆ、１６…メモリ制御部、１７，１８…ＰＬＬ回路、１９…省電力制御部、１００…画像形成装置。 DESCRIPTION OF SYMBOLS 1 ... CPU, 2 ... Program memory, 3 ... Main memory, 4 ... Power supply control circuit, 5 ... Image output part, 6 ... Image memory, 7, 8, 9 ... External oscillator, 10 ... I / O device, 11 ... USB Controller 12 Ethernet controller 13 HDD_I / F 16 Memory control unit 17, 18 PLL circuit 19 Power saving control unit 100 Image forming apparatus

Claims (8)

電源から所定量の電力供給を受けながら動作する第１の動作モードと、電源から当該第１の動作モードよりも少ない量の電力供給を受けながら動作する第２の動作モードのうちのいずれかの動作モードにおいて、プログラムに記述された手順に従って演算処理を行う演算処理手段と、
前記第１の動作モードと前記第２の動作モードのうちのいずれかの動作モードにおいて、データを記憶する記憶手段と、
前記電源から前記記憶手段又は前記演算処理手段に供給される電力の量を制御する電源制御手段と、
前記演算処理手段によって前記記憶手段における動作モードが前記第１の動作モードから前記第２の動作モードに切り替えられて当該第２のモードを維持する処理が開始された後に、前記演算処理手段に代わって前記記憶手段における動作モードを前記第２の動作モードに維持する処理を行う一方、前記演算処理手段に対する電力供給を停止又は低減するように前記電源制御手段に指示して当該演算処理手段における動作モードを前記第１の動作モードから前記第２の動作モードに切り替えさせる省電力制御手段と
を備えることを特徴とする情報処理装置。 One of a first operation mode that operates while receiving a predetermined amount of power supplied from a power supply, and a second operation mode that operates while receiving a smaller amount of power supplied from the power supply than the first operation mode In the operation mode, arithmetic processing means for performing arithmetic processing according to the procedure described in the program;
Storage means for storing data in any one of the first operation mode and the second operation mode;
Power supply control means for controlling the amount of power supplied from the power supply to the storage means or the arithmetic processing means;
After the operation processing means in the storage means is switched from the first operation mode to the second operation mode by the arithmetic processing means and processing for maintaining the second mode is started, the arithmetic processing means takes the place of the arithmetic processing means. The operation of the storage means is performed to maintain the operation mode in the second operation mode, while the power supply control means is instructed to stop or reduce the power supply to the arithmetic processing means. An information processing apparatus comprising: a power saving control unit configured to switch a mode from the first operation mode to the second operation mode. 通信手段と、
前記通信手段によってデータが受信されたか否かを判断する判断手段と
を備え、
前記省電力制御手段は、前記演算処理手段に代わって前記記憶手段における動作モードを前記第２の動作モードに維持する処理を行っている間に、前記判断手段によってデータが受信されたと判断されると、前記記憶手段における動作モードを前記第２の動作モードに維持する処理を停止し、前記演算処理手段に対する電力供給を前記所定量にするように前記電源制御手段に指示して当該演算処理手段における動作モードを前記第２の動作モードから前記第１の動作モードに切り替えさせる
ことを特徴とする請求項１に記載の情報処理装置。 Communication means;
Determining means for determining whether data is received by the communication means;
The power saving control means determines that data has been received by the determination means while performing the process of maintaining the operation mode in the storage means in the second operation mode in place of the arithmetic processing means. And stopping the process of maintaining the operation mode in the storage means in the second operation mode, and instructing the power supply control means to set the power supply to the arithmetic processing means to the predetermined amount. The information processing apparatus according to claim 1, wherein the operation mode is switched from the second operation mode to the first operation mode. 前記演算処理手段の初期化を行うためのリセット信号を出力する出力手段と、
前記省電力制御手段によって前記演算処理手段における動作モードが前記第２の動作モードから前記第１の動作モードに切り替えられる処理が開始され、前記出力手段によってリセット信号が出力された後に、自装置が動作可能な状態であるか否かを判断する状態判断手段を備え、
前記省電力制御手段は、前記状態判断手段によって自装置が動作可能な状態であると判断されると、前記記憶手段における動作モードを前記第２の動作モードに維持する処理を停止する
ことを特徴とする請求項１に記載の情報処理装置。 Output means for outputting a reset signal for initializing the arithmetic processing means;
After the power saving control means starts processing for switching the operation mode of the arithmetic processing means from the second operation mode to the first operation mode, and the reset signal is output by the output means, the device itself Comprising a state judging means for judging whether or not the device is operable;
The power saving control unit stops the process of maintaining the operation mode in the storage unit in the second operation mode when the state determination unit determines that the apparatus is operable. The information processing apparatus according to claim 1. 自装置が有する複数の回路の同期を取るためのクロックを発生する複数のクロック発生手段を備え、
前記状態判断手段は、前記出力手段によるリセット信号の出力が停止した後、複数の前記クロック発生手段によって発生されるクロックが同期した場合には、自装置が動作可能な状態であると判断する
ことを特徴とする請求項３に記載の情報処理装置。 A plurality of clock generating means for generating a clock for synchronizing a plurality of circuits included in the device;
The state determination unit determines that the device is operable when the clocks generated by the plurality of clock generation units are synchronized after the output of the reset signal by the output unit is stopped. The information processing apparatus according to claim 3. 前記状態判断手段は、前記クロック発生手段によってクロックが発生されてから所定時間が経過すれば、当該クロックが同期したと判断する
ことを特徴とする請求項４に記載の情報処理装置。 The information processing apparatus according to claim 4, wherein the state determination unit determines that the clock is synchronized when a predetermined time elapses after the clock is generated by the clock generation unit. 前記出力手段は、前記記憶手段又は前記演算処理手段に供給される電力の量が予め決められた量となり、且つ前記リセット信号を出力してから所定時間が経過すると、当該リセット信号の出力を停止することを特徴とする請求項４または５に記載の情報処理装置。   The output means stops the output of the reset signal when the amount of power supplied to the storage means or the arithmetic processing means becomes a predetermined amount and a predetermined time elapses after the reset signal is output. The information processing apparatus according to claim 4, wherein the information processing apparatus is an information processing apparatus. 前記記憶手段における動作モードが前記第２の動作モードであることを示すフラグを生成するフラグ生成手段と、
前記フラグ生成手段によって生成されたフラグを記憶するフラグ記憶手段と、
前記省電力制御手段によって前記演算処理手段における動作モードが前記第１の動作モードに切り替えられる処理が開始される場合、前記フラグ記憶手段に前記省電力フラグが記憶されているか否かを判定するフラグ判定手段と
を備え、
前記演算処理手段は、前記フラグ判定手段により前記省電力フラグが記憶されていると判定されたときは、前記記憶手段に記憶されているプログラムに基づいた処理を行う一方、前記フラグ判定手段によって前記省電力フラグが記憶されていないと判定されると、前記記憶手段の記憶領域とは別の記憶領域からプログラムを読み出して前記記憶手段に記憶した後に、当該プログラムに基づいた処理を行う
ことを特徴とする請求項１に記載の情報処理装置。 Flag generating means for generating a flag indicating that the operation mode in the storage means is the second operation mode;
Flag storage means for storing the flag generated by the flag generation means;
A flag for determining whether or not the power saving flag is stored in the flag storage means when the power saving control means starts processing for switching the operation mode in the arithmetic processing means to the first operation mode. A determination means, and
When the flag determination unit determines that the power saving flag is stored, the arithmetic processing unit performs processing based on a program stored in the storage unit, while the flag determination unit performs the process. When it is determined that a power saving flag is not stored, a program is read from a storage area different from the storage area of the storage unit and stored in the storage unit, and then processing based on the program is performed. The information processing apparatus according to claim 1. 前記演算処理手段および前記省電力制御手段は、前記記憶手段に対して所定の制御信号を供給することによって、前記記憶手段における動作モードを前記第２の動作モードに維持することを特徴とする請求項１に記載の情報処理装置。   The arithmetic processing means and the power saving control means maintain an operation mode in the storage means in the second operation mode by supplying a predetermined control signal to the storage means. Item 4. The information processing apparatus according to Item 1.
JP2006304489A 2006-11-09 2006-11-09 Information processing unit Pending JP2008123127A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006304489A JP2008123127A (en) 2006-11-09 2006-11-09 Information processing unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006304489A JP2008123127A (en) 2006-11-09 2006-11-09 Information processing unit

Publications (1)

Publication Number Publication Date
JP2008123127A true JP2008123127A (en) 2008-05-29

Family

ID=39507839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006304489A Pending JP2008123127A (en) 2006-11-09 2006-11-09 Information processing unit

Country Status (1)

Country Link
JP (1) JP2008123127A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238201A (en) * 2011-05-12 2012-12-06 Glory Ltd Paper sheet identification device and paper sheet processor

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10333790A (en) * 1997-06-04 1998-12-18 Toshiba Corp Information processor equipped with power-saving function and power saving releasing method for the information processor
JPH11143568A (en) * 1997-11-11 1999-05-28 Fujitsu Ltd Clock controller
JP2001250377A (en) * 1999-12-28 2001-09-14 Ricoh Co Ltd Electronic equipment with energy saving function
JP2003122536A (en) * 2001-10-15 2003-04-25 Nec Corp Printer controller
JP2004078737A (en) * 2002-08-21 2004-03-11 Canon Inc Electronic device and method for controlling power consumption of electronic device
JP2004280168A (en) * 2003-03-12 2004-10-07 Fuji Xerox Co Ltd Memory backup device and its method
JP2005346672A (en) * 2004-06-07 2005-12-15 Canon Inc Memory controlling method, memory control system, program, and storage medium
JP2006004108A (en) * 2004-06-16 2006-01-05 Oki Electric Ind Co Ltd Semiconductor integrated circuit and method for controlling power saving of the same
JP2006072476A (en) * 2004-08-31 2006-03-16 Canon Inc Data storage device
JP2006110823A (en) * 2004-10-14 2006-04-27 Fuji Xerox Co Ltd Controller, image forming apparatus and electric power source controlling method
JP2006279821A (en) * 2005-03-30 2006-10-12 Canon Inc Image processing apparatus, sleep state returning method, and program

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10333790A (en) * 1997-06-04 1998-12-18 Toshiba Corp Information processor equipped with power-saving function and power saving releasing method for the information processor
JPH11143568A (en) * 1997-11-11 1999-05-28 Fujitsu Ltd Clock controller
JP2001250377A (en) * 1999-12-28 2001-09-14 Ricoh Co Ltd Electronic equipment with energy saving function
JP2003122536A (en) * 2001-10-15 2003-04-25 Nec Corp Printer controller
JP2004078737A (en) * 2002-08-21 2004-03-11 Canon Inc Electronic device and method for controlling power consumption of electronic device
JP2004280168A (en) * 2003-03-12 2004-10-07 Fuji Xerox Co Ltd Memory backup device and its method
JP2005346672A (en) * 2004-06-07 2005-12-15 Canon Inc Memory controlling method, memory control system, program, and storage medium
JP2006004108A (en) * 2004-06-16 2006-01-05 Oki Electric Ind Co Ltd Semiconductor integrated circuit and method for controlling power saving of the same
JP2006072476A (en) * 2004-08-31 2006-03-16 Canon Inc Data storage device
JP2006110823A (en) * 2004-10-14 2006-04-27 Fuji Xerox Co Ltd Controller, image forming apparatus and electric power source controlling method
JP2006279821A (en) * 2005-03-30 2006-10-12 Canon Inc Image processing apparatus, sleep state returning method, and program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238201A (en) * 2011-05-12 2012-12-06 Glory Ltd Paper sheet identification device and paper sheet processor

Similar Documents

Publication Publication Date Title
JP4621113B2 (en) Semiconductor integrated circuit device
JP5100218B2 (en) Deep power down mode control circuit
JP2006221381A (en) Processor system and image forming device provided with this processor system
JP2007200016A (en) Reset signal-generating circuit
TW201202914A (en) Information processing device and power supply control circuit
JP2012155533A (en) Information processing apparatus, control method thereof, and control program
JP2006350859A (en) Memory controller and memory control method
CN107068177B (en) Control apparatus for controlling memory and control method thereof
JP2007102574A (en) Information processor, image forming apparatus, and power saving state transition method
JP2008123127A (en) Information processing unit
US8862911B2 (en) Information processing apparatus, method for avoiding a time-out error
JP4389308B2 (en) Memory control device and control method
JP2007018288A (en) Arithmetic processor and power saving mode changeover method therefor
JP2008217948A (en) Sdram control circuit and information processor
JP2006240130A (en) Controller of printing device
JP2006110823A (en) Controller, image forming apparatus and electric power source controlling method
JP2009169738A (en) Electronic equipment and method for controlling electronic equipment
JP2006350930A (en) Control circuit and information processor
JP2006082407A (en) Image forming device and power-saving control method
KR101016965B1 (en) Semiconductor memory device having low power consumption on write operation
JP2007157199A (en) Semiconductor device
JP2005293482A (en) Clock controller and its control method
JP6711590B2 (en) Information processing device for controlling memory
JP2014225821A (en) Image forming apparatus, control method of image forming apparatus, and program
JP2006185352A (en) External storage controller and program for the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110927