JP2008123127A - Information processing unit - Google Patents
Information processing unit Download PDFInfo
- Publication number
- JP2008123127A JP2008123127A JP2006304489A JP2006304489A JP2008123127A JP 2008123127 A JP2008123127 A JP 2008123127A JP 2006304489 A JP2006304489 A JP 2006304489A JP 2006304489 A JP2006304489 A JP 2006304489A JP 2008123127 A JP2008123127 A JP 2008123127A
- Authority
- JP
- Japan
- Prior art keywords
- operation mode
- power saving
- power
- mode
- arithmetic processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Sources (AREA)
Abstract
Description
本発明は、情報処理装置に関する。 The present invention relates to an information processing apparatus.
画像形成装置などの情報処理装置は、CPU(Central Processing Unit)に供給する電力を抑えることで省電力モードを実現しているが、更なる省電力化を実現するために、CPUへの電力供給を遮断するという方法がある。ところが、この省電力モードの状態でプリントアウトが指示された場合、画像形成装置が自身の動作モードを省電力モードから通常モードに切り替える際に、まずはCPUに電力を供給する処理から開始する必要があるため、そのモード切り替えに相当な時間を要し、さらに、その間にホスト装置などから受信したデータを取りこぼしてしまうという虞があった。このような問題を解決するべく、特許文献1,2には、省電力モードに移行せずに常に通常モードで動作する画像形成装置をネットワーク上に備えておき、その画像形成装置を使用することによって、通常モードへの切り替えに要する時間を短縮させたり、データの取りこぼしを防止したりする技術が開示されている。
しかし、特許文献1,2に記載の技術では、省電力モードと通常モードとの切り替え時において、通常モードで動作する装置がネットワーク上に必ず存在してしまい、ネットワーク上のすべての装置を省電力化することができないという問題があった。
However, in the techniques described in
本発明は上述の事情に鑑みてなされたものであり、その目的は、省電力化の効果を向上させつつ、および省電力モードへ切り替える際にデータの取りこぼしなどを発生させることのない安定した動作を可能にする技術を提供することにある。 The present invention has been made in view of the above-described circumstances, and its purpose is to improve the effect of power saving and to ensure stable operation without causing data loss when switching to the power saving mode. It is to provide a technology that makes it possible.
上記目的を達成するために、本発明は、電源から所定量の電力供給を受けながら動作する第1の動作モードと、電源から当該第1の動作モードよりも少ない量の電力供給を受けながら動作する第2の動作モードのうちのいずれかの動作モードにおいて、プログラムに記述された手順に従って演算処理を行う演算処理手段と、前記第1の動作モードと前記第2の動作モードのうちのいずれかの動作モードにおいて、データを記憶する記憶手段と、前記電源から前記記憶手段又は前記演算処理手段に供給される電力の量を制御する電源制御手段と、前記演算処理手段によって前記記憶手段における動作モードが前記第1の動作モードから前記第2の動作モードに切り替えられて当該第2のモードを維持する処理が開始された後に、前記演算処理手段に代わって前記記憶手段における動作モードを前記第2の動作モードに維持する処理を行う一方、前記演算処理手段に対する電力供給を停止又は低減するように前記電源制御手段に指示して当該演算処理手段における動作モードを前記第1の動作モードから前記第2の動作モードに切り替えさせる省電力制御手段とを備えることを特徴とする情報処理装置を提供する。
In order to achieve the above object, the present invention operates in a first operation mode that operates while receiving a predetermined amount of power supplied from a power source, and operates while receiving a smaller amount of power supplied from the power source than in the first operation mode. In any one of the second operation modes, the arithmetic processing means for performing arithmetic processing according to the procedure described in the program, and any one of the first operation mode and the second operation mode Storage mode for storing data, power source control means for controlling the amount of power supplied from the power source to the storage means or the arithmetic processing means, and an operation mode in the storage means by the arithmetic processing means. Is switched from the first operation mode to the second operation mode and processing for maintaining the second mode is started, Instead of performing the process of maintaining the operation mode in the storage means in the second operation mode instead of instructing the power supply control means to stop or reduce the power supply to the arithmetic processing means, the arithmetic processing means An information processing apparatus comprising: a power-saving control unit that switches the operation mode in
本発明に係る情報処理装置において、通信手段と、前記通信手段によってデータを受信したか否かを判断する判断手段とを備え、前記省電力制御手段は、前記演算処理手段に代わって前記記憶手段における動作モードを前記第2の動作モードに維持する処理を行っている間に、前記判断手段によってデータが受信されたと判断されると、前記記憶手段における動作モードを前記第2の動作モードに維持する処理を停止し、前記演算処理手段に対する電力供給を前記所定量にするように前記電源制御手段に指示して当該演算処理手段における動作モードを前記第2の動作モードから前記第1の動作モードに切り替えさせるようにしてもよい。 The information processing apparatus according to the present invention includes a communication unit and a determination unit that determines whether or not data is received by the communication unit, wherein the power saving control unit replaces the arithmetic processing unit with the storage unit. If it is determined that data has been received by the determination means while performing the process of maintaining the operation mode in the second operation mode, the operation mode in the storage means is maintained in the second operation mode. Stop the processing to be performed, and instruct the power supply control means to make the power supply to the arithmetic processing means the predetermined amount, and change the operation mode of the arithmetic processing means from the second operation mode to the first operation mode. You may make it switch to.
また、本発明に係る情報処理装置において、前記演算処理手段の初期化を行うためのリセット信号を出力する出力手段と、前記省電力制御手段によって前記演算処理手段における動作モードが前記第2の動作モードから前記第1の動作モードに切り替えられる処理が開始され、前記出力手段によってリセット信号が出力された後に、自装置が動作可能な状態であるか否かを判断する状態判断手段を備え、前記省電力制御手段は、前記状態判断手段によって自装置が動作可能な状態であると判断されると、前記記憶手段における動作モードを前記第2の動作モードに維持する処理を停止するようにしてもよい。あるいは、前記状態判断手段は、前記クロック発生手段によってクロックが発生されてから所定時間が経過すれば、当該クロックが同期したと判断するようにしてもよい。
なお、かかる場合において、前記出力手段は、前記記憶手段又は前記演算処理手段に供給される電力の量が予め決められた量となり、且つ前記リセット信号を出力してから所定時間が経過すると、当該リセット信号の出力を停止する。
In the information processing apparatus according to the present invention, the operation mode in the arithmetic processing means is the second operation by the output means for outputting a reset signal for initializing the arithmetic processing means and the power saving control means. A state determination unit that determines whether or not the device itself is operable after the process of switching from the mode to the first operation mode is started and a reset signal is output by the output unit; The power saving control unit may stop the process of maintaining the operation mode in the storage unit in the second operation mode when the state determination unit determines that the apparatus is operable. Good. Alternatively, the state determination unit may determine that the clock is synchronized when a predetermined time has elapsed after the clock is generated by the clock generation unit.
In such a case, when the amount of power supplied to the storage unit or the arithmetic processing unit is a predetermined amount and a predetermined time has elapsed after the reset signal is output, the output unit Stops reset signal output.
また、本発明に係る情報処理装置において、前記記憶手段における動作モードが前記第2の動作モードであることを示すフラグを生成するフラグ生成手段と、前記フラグ生成手段によって生成されたフラグを記憶するフラグ記憶手段と、前記省電力制御手段によって前記演算処理手段における動作モードが前記第1の動作モードに切り替えられる処理が開始される場合、前記フラグ記憶手段に前記省電力フラグが記憶されているか否かを判定するフラグ判定手段とを備え、前記演算処理手段は、前記フラグ判定手段により前記省電力フラグが記憶されていると判定されたときは、前記記憶手段に記憶されているプログラムに基づいた処理を行う一方、前記フラグ判定手段によって前記省電力フラグが記憶されていないと判定されると、前記記憶手段の記憶領域とは別の記憶領域からプログラムを読み出して前記記憶手段に記憶した後に、当該プログラムに基づいた処理を行うようにしてもよい。 In the information processing apparatus according to the present invention, a flag generation unit that generates a flag indicating that the operation mode in the storage unit is the second operation mode, and a flag generated by the flag generation unit are stored. Whether or not the power saving flag is stored in the flag storage means when the processing for switching the operation mode in the arithmetic processing means to the first operation mode is started by the flag storage means and the power saving control means. Flag determining means for determining whether or not the arithmetic processing means is based on a program stored in the storage means when the flag determining means determines that the power saving flag is stored. On the other hand, if the flag determination unit determines that the power saving flag is not stored, the processing is performed. After storing in the storage means reads a program from another storage area to the storage area of the unit may perform the processing based on the program.
また、本発明に係る情報処理装置において、前記演算処理手段および前記省電力制御手段は、前記記憶手段に対して所定の制御信号を供給することによって、前記記憶手段における動作モードを前記第2の動作モードに維持するようにしてもよい。 In the information processing apparatus according to the present invention, the arithmetic processing unit and the power saving control unit supply a predetermined control signal to the storage unit, thereby changing an operation mode in the storage unit to the second mode. The operation mode may be maintained.
本発明の情報処理装置によれば、省電力化の向上の効果を向上させつつ、省電力モードと通常モードとの切り替え時において、安定した動作を実現することができる。 According to the information processing apparatus of the present invention, it is possible to realize a stable operation at the time of switching between the power saving mode and the normal mode while improving the effect of improving the power saving.
以下、図面を参照して、本発明の実施形態について詳細に説明する。なお、以下に示す実施形態では、デジタル複合機として構成された画像形成装置に本発明を適用した場合について説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the embodiment described below, a case where the present invention is applied to an image forming apparatus configured as a digital multifunction peripheral will be described.
(1)実施形態の構成
図1は、本発明の一実施形態である画像形成装置100の構成を示すブロック図である。図1より、画像形成装置100は、装置全体を制御するCPU1と、圧縮されたプログラムが格納されているプログラムメモリ2と、メインメモリ3と、各回路への電力供給を制御する電源制御回路4と、原稿などの画像を記録シート(媒体)に形成する画像出力部5と、画像データを一時的に格納する画像メモリ6と、所定のクロックを発生する外部発振器7,8および9と、ネットワークやバスを介したデータのやりとりを制御する入出力デバイス(以下、I/Oデバイスという)10とを備えている。この画像形成装置100の動作モードには、第1の動作モードである「通常モード」と第2の動作モードである「省電力モード」とがある。通常モードとは、装置内の各回路が所定の電力供給を受けながら動作するモードであり、省電力モードとは、装置内の少なくともいずれかの回路に対する電力供給が上記通常モードよりも抑えられた状態で動作するモードである。例えば、図1に示す構成では、少なくともCPU1とメインメモリ3は、通常モードと省電力モードで動作するようになっている。
(1) Configuration of Embodiment FIG. 1 is a block diagram illustrating a configuration of an
CPU1は、プログラムに記述された手順に従って演算処理を行う演算処理手段であり、例えば通常モードにおける電力が供給されている状態では、プログラムメモリ2に格納されている圧縮プログラムを読み出してメインメモリ3に展開(伸長)して、このプログラムに記述された手順に従った処理を行う。電源制御回路4は、電源ラインL1,L2を介して装置内の各回路に電力を供給する。電源制御回路4は、電源ラインL1を介してメインメモリ3と、外部発振器9と、I/Oデバイス10に電力を供給し、また、電源ラインL2を介して、CPU1と、プログラムメモリ2と、画像出力部5と、画像メモリ6と、外部発振器7および8に電力を供給する。電源制御回路4は、電源ラインL1には常時電力を供給し、電源ラインL2には電源制御信号に応じて、電力を供給したり停止したりする。画像出力部5は、図示せぬホスト装置からイーサネット(登録商標)やI/Oデバイス10を介して供給された画像データに基づき画像を形成する。画像メモリ6は、例えばDRAM(Dynamic Random Access Memory)であり、画像データを記憶するためのメモリである。また、画像メモリ6においては、画像データの回転・拡大/縮小等の各画像処理も施される。外部発振器7および8は、I/Oデバイス10内の後述するPLL(Phase Locked Loop)回路に供給するクロックを発生する。外部発振器9は、装置内の図示せぬ回路に供給するクロックを発生する。
The
I/Oデバイス10は、USB(Universal Serial Bus)バスに接続されたUSBコントローラ11と、イーサネットに接続されたイーサネットコントローラ12と、図示せぬハードディスクに接続されたハードディスクドライブインタフェース(以下、HDD_I/Fという)13と、CPU1に接続されたCPU_I/F14と、画像出力部5に接続されたプリント出力制御部15と、画像メモリ6に接続されたメモリ制御部16と、内部クロックを発生するPLL回路17および18と、I/Oデバイス10全体を制御する省電力制御部19とを備えている。USBコントローラ11は、USBバスを介して図示せぬ外部装置に接続され、当該外部装置との間でデータのやりとりを行う。イーサネットコントローラ12は、イーサネットを介して図示せぬ外部の情報処理装置に接続され、当該装置との間でデータの送受信を行う。
The I /
(2)実施形態の動作
(2−1)通常モードから省電力モードへの切り替え
次に、画像形成装置100の動作モードが、通常モードから省電力モードに切り替わる処理について、図2のフローチャートと、図3のブロック図を参照しつつ説明する。なお、図3は画像形成装置100を構成する各回路と信号の流れについて模式的に表した図である。
(2) Operation of Embodiment (2-1) Switching from Normal Mode to Power Saving Mode Next, a process of switching the operation mode of the
画像形成装置100における動作モードが通常モードである際に、例えば、ホスト装置からのデータを受信しない期間や操作者による操作がない期間が所定の期間を超えると、省電力モードに切り替える処理が開始される。まず、CPU1は、メインメモリ3を省電力モードに切り替えるべく、セルフリフレッシュモードと呼ばれる動作モードに設定する。セルフリフレッシュモードでは、クロックを非活性にすることでメインメモリ3の消費電力が低く抑えられ、内部のリフレッシュカウンタを用いて自動的にリフレッシュ動作が実行される。
When the operation mode of the
具体的には、図3に示したように、CPU1がメインメモリ3に制御信号CKE1を出力すると、メインメモリ3はセルフリフレッシュモードに設定される(ステップSA1)。なお、制御信号CKE1は、メインメモリ3がセルフリフレッシュモードを維持するために必要なものであるから、セルフリフレッシュモードを維持すべき期間にわたって、この制御信号CKE1がメインメモリ3に供給され続ける。なお、セルフリフレッシュモードにおいては、メインメモリ3に記憶されたデータはそのまま保持され、データの読み出し、および書き込みが不可能な状態となる。
Specifically, as shown in FIG. 3, when the
次に、CPU1は、例えばプリントアウト処理やスキャン処理などの1つのトランザクションに含まれる処理が全て終了していることを確認するべく、CPU1とI/Oデバイス10間のPCIバスにトランザクションに基づく信号が存在しないことを確認する(ステップSA2)。PCIバスにトランザクションに基づく信号が存在しているときに省電力モードに切り替えられると、そのトランザクションに含まれる処理の一部が中断されてしまう虞があるが、ステップSA2でトランザクションに基づく信号が存在しないことを確認することで、このような処理の中断を避けることができる。続いて、省電力制御部19は、メインメモリ3がセルフリフレッシュモードであることを確認する(ステップSA3)。図3に示したように、制御信号CKE1はI/Oデバイス10にも供給される構成となっており、省電力制御部19は制御信号CKE1がI/Oデバイス10に供給されていれば、メインメモリ3がセルフリフレッシュモードに設定されていると判断する。
Next, the
そして、省電力制御部19は、メインメモリ3に制御信号CKE2を出力する(ステップSA4)。制御信号CKE2は、上述した制御信号CKE1と同様に、メインメモリ3をセルフリフレッシュモードに維持するための制御信号であり、図3に示したように、FET(Field Effect Transistor)20を介してメインメモリ3に供給される。FET20は、電界効果トランジスタによって実現されるパワースイッチであり、電源制御回路4が電力供給を行って、FET20をオン状態とすることにより、制御信号CKE2がメインメモリ3に供給される。CPU1によってメインメモリ3がセルフリフレッシュモードとなるように処理が行われている(制御信号CKE1が出力されている)ときに、制御信号CKE1の出力が停止したとしても、メインメモリ3のセルフリフレッシュモードが維持されるように制御信号CKE2は供給されるものであるが、これについては後で詳述する。なお、制御信号CKE1とCKE2とが混在しても、メインメモリ3においては正常にセルフリフレッシュモードが維持されるようになっている。
Then, the power saving
そして、省電力制御部19は、CPU1とI/Oデバイス10間のPCIバスに信号が流れないように、端子間を絶縁(アイソレーション)する(ステップSA5)。具体的には、CPU1とI/Oデバイス10間がハイインピーダンスとなるようにして両者を絶縁する。CPU1が或る指示を示す信号を出力していないのにも関わらず、このPCIバスの電位がある程度のレベル(アクティブレベル)まで高くなってしまうと、I/Oデバイス10がCPU1からの指示があったものと誤って認識し、何らかの応答をしてしまうことがある。CPU1とI/Oデバイス10間の絶縁は、このようなI/Oデバイス10の誤認識を防止するために行われる。
Then, the power saving
ここで、省電力制御部19は、画像形成装置100を省電力モードに切り替える処理を開始してから、新たなパケットデータ(本実施形態では、主にプリントアウトの対象となる画像データ)をホスト装置から受信したか否かを判断する(ステップSA6)。省電力制御部19は、新たなパケットデータを受信していないと判断すれば(ステップSA6;NO)、引き続き省電力モードに切り替える処理を継続する。省電力制御部19は、I/Oデバイス10内の不要なクロックを停止すると共に、停止信号を供給して、HDD_I/F13、プリント出力制御部15、メモリ制御部16、PLL回路17および18を停止させる(ステップSA7)。
Here, the power saving
そして、省電力制御部19は、CPU1に対してリセット信号を出力する(ステップSA8)。リセット信号は、CPU1を初期化するための信号で、動作モードが省電力モードから通常モードに切り替えられる際の電源の立ち上がりの手順において必要となる。つまり、電源電圧が立ち上がる過程でCPU1が処理を行えば、不安定な動作を起こす虞があるため、これを回避するためにCPU1の初期化が必要なのである。なお、リセット信号の一例としては、省電力制御部19が、予め何クロック周期でリセット信号が必要かを設定しておき、その設定に応じてリセット信号を出力する。
Then, the power saving
そして、省電力制御部19は、省電力モードを表す省電力フラグを生成し、上述したようなI/Oデバイス10の内部バッファメモリに記憶して、省電力モードを開始する(ステップSA9)。なお、省電力フラグは、画像形成装置100の主電源がオフとなったり、通常モードとなったりしたときには消去されるが、それ以外は保持され続ける。
Then, the power saving
省電力モードになると、省電力制御部19は、電源制御回路4にハイレベルの電源制御信号を出力する。そして、電源制御回路4は、ハイレベルの電源制御信号を受信すると、電源ラインL2による電力供給を停止して、CPU1、外部発振器7および8、図示せぬ外部デバイス(例えば、HDD)、画像出力部5、画像メモリ6に電力が供給されないようにする(ステップSA10)。この結果、電源ラインL1に接続されているI/Oデバイス10、メインメモリ3、及び外部発振器9のみに電力が供給される。なお、電源制御回路4は、ローレベルの電源制御信号を受信したときには、電源ラインL2を介した電力供給を行う。
In the power saving mode, the power saving
この結果、CPU1には電力が供給されなくなるため、CPU1から制御信号CKE1が出力されなくなり、メインメモリ3に供給されるのは制御信号CKE2のみとなる。ただし、メインメモリ3に対しては、CPU1からの制御信号CKE1に代えて、省電力制御部19から制御信号CKE2が供給されており、この制御信号CKE2が供給されている期間にわたって、メインメモリ3はセルフリフレッシュモードとなる。よって、省電力モードにおいてCPU1に電力が供給されなくても、メインメモリ3をセルフリフレッシュモードに維持することができる。また、省電力モードの最中においても、メインメモリ3は通電状態であるので、メインメモリ3はプログラムメモリ2から読み出されたプログラムを記憶し続けることができる。
As a result, no power is supplied to the
なお、ステップSA6、つまり省エネモードに切り替える処理を行っている間において、省電力制御部19は、新たなパケットデータを受信したと判断すれば(ステップSA6;YES)、受信したパケットデータに基づく処理を実行するべく、省電力モードに切り替える処理を中止する。すなわち、省電力制御部19は、CPU1とI/Oデバイス10間のPCIバスに信号が流れるように、アイソレーションを解除し(ステップSA11)、制御信号CKE2がメインメモリ3に供給されないよう、FET20をオフ状態とする(ステップSA12)。そして、CPU1は、制御信号CKE1の供給を停止して、メインメモリ3のセルフリフレッシュモードを解除すると(ステップSA13)、画像形成装置100は通常モードへと戻る。
If the power saving
(2−2)省電力モードから通常モードへの切り替え
続いて、画像形成装置100における動作モードが、省電力モードから通常モードに復帰する動作手順について、図4のフローチャートと、図3のブロック図を参照しつつ説明する。
(2-2) Switching from the Power Saving Mode to the Normal Mode Next, regarding the operation procedure in which the operation mode of the
USBコントローラ11またはイーサネットコントローラ12で新たなパケットデータが受信されたり、操作者によって省電力モード中に「節電/節電解除ボタン」が押下され、その旨を示す省電力解除信号がI/Oデバイス10に供給されたりすると、省電力制御部19は、画像形成装置100の動作モードを省電力モードから通常モードに切り替える処理を開始する。まず、省電力制御部19は、まず電源制御回路4にローレベルの電源制御信号を出力する。電源制御回路4は、ローレベルの電源制御信号を受信すると、電源ラインL2による電力供給を行う。これにより、CPU1、外部発振器7,8、図示せぬ外部デバイス、プログラムメモリ2、画像出力部5、画像メモリ6に電力が供給されるようになる(ステップSB1)。
When new packet data is received by the
次に、省電力制御部19は、電源ラインL2によって供給される電源電圧が、回路の動作に用いられる電位(基準電位という)にまで立ち上がって安定したことを確認する(ステップSB2)。なお、この電源電圧の立ち上がり具合を確認する手法としては、例えば電源電圧の立ち上がりに要する時間が回路の仕様に応じて概ね一定であることに着目し、省電力制御部19がローレベルの電源制御信号を出力してから所定時間が経過すれば、電源電圧が基準電位で安定したと判断するというものが考えられる。この計時処理のためには、画像形成装置100がタイマを内蔵していればよい。また、画像形成装置100が電源電圧の電位レベルを監視する機能を有し、この電位レベルにより、省電力制御部19が基準電位で安定しているか否かを判断するようにしてもよい。
Next, the power saving
続いて、省電力制御部19は、ステップSB2において電源電圧が基準電位で安定したことを確認すれば、CPU1は所定時間待機する(ステップSB3)。そして、省電力制御部19は、その待機後にリセット信号の出力を停止する(ステップSB4)。このように所定時間待機するのは、リセット信号が供給されてから、CPU1の内部状態が完全に初期化されるためにはある程度の時間を要するためである。また、省電力制御部19は、この待機に要する時間が経過したか否かを、画像形成装置100が内蔵するタイマに基づいて判断すればよい。
Subsequently, when the power saving
これと同時に、省電力制御部19は、外部発振器7,8を動作させて、これらから出力されるクロックが安定するまで待機する。なお、外部発振器7,8の仕様に応じてこの待機時間はある程度は決まるから、省電力制御部19は、画像形成装置100が内蔵するタイマに基づいて、当該時間が経過すればクロックが安定したと判断すればよい。
At the same time, the power saving
次に、省電力制御部19は、自装置(画像形成装置100)が動作可能な状態であるか否かを判断する。
具体的には、省電力制御部19は、まず、PLL回路17,18に供給していた停止信号を解除する。これにより、PLL回路17,18はクロックを出力する動作を開始するから(ステップSB5)、省電力制御部19は、PLL回路17,18から出力されるクロックが同期するまで待機する(ステップSB6)。このクロックが同期すれば、CPU1はこのクロックに基づいた信号(図3に示したPLL_Lock_Up信号)をI/Oデバイス10に供給するから、省電力制御部19は、このPLL_Lock_Up信号に基づいて上記のクロックが同期しているか否かを判断する。または、省電力制御部19は、クロックの動作が開始されてから所定時間が経過すればクロックが同期したと判断するようにしてもよい。省電力制御部19は、これらのクロックが同期すれば、自装置が動作可能な状態であると判断する。
Next, the power saving
Specifically, the power saving
続いて、省電力制御部19は、ステップSA6で遮断されたCPU1とI/Oデバイス10間のPCIバスに信号が流れるように、アイソレーションを解除する(ステップSB7)。そして、省電力制御部19は、制御信号CKE2がメインメモリ3に供給されないように、FET20がオフ状態となるようにする(ステップSB8)。
Subsequently, the power saving
このようにして、画像形成装置100の動作モードが通常モードへ切り替えられる処理が完了すると、CPU1は、I/Oデバイス10の内部バッファに省電力フラグがあるか否かを判断する。CPU1は、省電力フラグが存在すると判断した場合には、プログラムがすでにメインメモリ3に展開されているので、このプログラムに基づいて処理を行う。したがって、省電力フラグが存在する場合には、プログラムメモリ2から圧縮されたプログラムを読み出してメインメモリ3に展開する処理を行わなくてよいので、それに相当する時間だけシステムが立ち上がりに要する時間だけ短縮される。
In this way, when the process of switching the operation mode of the
以上説明したように、本実施形態によれば、CPU1がメインメモリ3を省電力モードとしている間には、省電力制御部19もメインメモリ3を省電力モードとして維持するような制御を行っている。したがって、CPU1に電力が供給されなくてもメインメモリ3は省電力モードで安定する。もちろん、CPU1に電力を供給する必要はなくても、省電力制御部19に対しては電力を供給する必要があるが、その電力量はCPU1に対して小さくて済む。その理由は以下の通りである。
CPU1は、例えば画像形成処理、各種データの読み出し及び書き込み、通信制御や周辺機器の制御のように、制御対象となる処理や回路が多いために、比較的大きな負荷を伴うことが多く、動作クロックも大きい。一方、省電力制御部19は、省電力モードを安定して維持させるための制御を行うことを主とし、制御すべき回路部分も限られており、動作クロックも小さくて済む。このような理由により、できるだけ少ない電力で待機する状態に注目すれば、CPU1の方が省電力制御部19よりも消費電力は大きくなる。よって、画像形成装置100における動作モードが省電力モードである場合に、CPU1に電力が供給されているよりも、省電力制御部19に電力が供給されている方が、装置全体として消費する電力量は小さくて済み、省電力化が向上される。
As described above, according to the present embodiment, while the
The
また、本実施形態では、省電力モードから通常モードに切り替える処理の際に、省電力フラグを参照してプログラムメモリ2から圧縮されたプログラムを読み出すべきか否かを判断している。メインメモリ3にプログラムが既に展開されていれば、プログラムメモリ2からプログラムを読み出す必要がないので、システムの立ち上がりに要する時間を短縮することができる。
In the present embodiment, in the process of switching from the power saving mode to the normal mode, it is determined whether or not the compressed program should be read from the
上述した実施形態は次のような変形が可能である。
上述した実施形態では、画像形成装置100が省電力モードに切り替える処理の際には、省電力フラグを生成し、通常モードへ切り替える処理の際には、CPU1は省電力フラグがあると判断すれば、プログラムがメインメモリ3に展開されているから、迅速に処理を開始することができたが、このような省電力フラグに基づいた処理を省いてもよい。この場合にも、省電力モードと通常モードとを切り替える処理は実施形態と同様に行うことができる。
The embodiment described above can be modified as follows.
In the embodiment described above, when the
1…CPU、2…プログラムメモリ、3…メインメモリ、4…電源制御回路、5…画像出力部、6…画像メモリ、7,8,9…外部発振器、10…I/Oデバイス、11…USBコントローラ、12…イーサネットコントローラ、13…HDD_I/F、16…メモリ制御部、17,18…PLL回路、19…省電力制御部、100…画像形成装置。
DESCRIPTION OF
Claims (8)
前記第1の動作モードと前記第2の動作モードのうちのいずれかの動作モードにおいて、データを記憶する記憶手段と、
前記電源から前記記憶手段又は前記演算処理手段に供給される電力の量を制御する電源制御手段と、
前記演算処理手段によって前記記憶手段における動作モードが前記第1の動作モードから前記第2の動作モードに切り替えられて当該第2のモードを維持する処理が開始された後に、前記演算処理手段に代わって前記記憶手段における動作モードを前記第2の動作モードに維持する処理を行う一方、前記演算処理手段に対する電力供給を停止又は低減するように前記電源制御手段に指示して当該演算処理手段における動作モードを前記第1の動作モードから前記第2の動作モードに切り替えさせる省電力制御手段と
を備えることを特徴とする情報処理装置。 One of a first operation mode that operates while receiving a predetermined amount of power supplied from a power supply, and a second operation mode that operates while receiving a smaller amount of power supplied from the power supply than the first operation mode In the operation mode, arithmetic processing means for performing arithmetic processing according to the procedure described in the program;
Storage means for storing data in any one of the first operation mode and the second operation mode;
Power supply control means for controlling the amount of power supplied from the power supply to the storage means or the arithmetic processing means;
After the operation processing means in the storage means is switched from the first operation mode to the second operation mode by the arithmetic processing means and processing for maintaining the second mode is started, the arithmetic processing means takes the place of the arithmetic processing means. The operation of the storage means is performed to maintain the operation mode in the second operation mode, while the power supply control means is instructed to stop or reduce the power supply to the arithmetic processing means. An information processing apparatus comprising: a power saving control unit configured to switch a mode from the first operation mode to the second operation mode.
前記通信手段によってデータが受信されたか否かを判断する判断手段と
を備え、
前記省電力制御手段は、前記演算処理手段に代わって前記記憶手段における動作モードを前記第2の動作モードに維持する処理を行っている間に、前記判断手段によってデータが受信されたと判断されると、前記記憶手段における動作モードを前記第2の動作モードに維持する処理を停止し、前記演算処理手段に対する電力供給を前記所定量にするように前記電源制御手段に指示して当該演算処理手段における動作モードを前記第2の動作モードから前記第1の動作モードに切り替えさせる
ことを特徴とする請求項1に記載の情報処理装置。 Communication means;
Determining means for determining whether data is received by the communication means;
The power saving control means determines that data has been received by the determination means while performing the process of maintaining the operation mode in the storage means in the second operation mode in place of the arithmetic processing means. And stopping the process of maintaining the operation mode in the storage means in the second operation mode, and instructing the power supply control means to set the power supply to the arithmetic processing means to the predetermined amount. The information processing apparatus according to claim 1, wherein the operation mode is switched from the second operation mode to the first operation mode.
前記省電力制御手段によって前記演算処理手段における動作モードが前記第2の動作モードから前記第1の動作モードに切り替えられる処理が開始され、前記出力手段によってリセット信号が出力された後に、自装置が動作可能な状態であるか否かを判断する状態判断手段を備え、
前記省電力制御手段は、前記状態判断手段によって自装置が動作可能な状態であると判断されると、前記記憶手段における動作モードを前記第2の動作モードに維持する処理を停止する
ことを特徴とする請求項1に記載の情報処理装置。 Output means for outputting a reset signal for initializing the arithmetic processing means;
After the power saving control means starts processing for switching the operation mode of the arithmetic processing means from the second operation mode to the first operation mode, and the reset signal is output by the output means, the device itself Comprising a state judging means for judging whether or not the device is operable;
The power saving control unit stops the process of maintaining the operation mode in the storage unit in the second operation mode when the state determination unit determines that the apparatus is operable. The information processing apparatus according to claim 1.
前記状態判断手段は、前記出力手段によるリセット信号の出力が停止した後、複数の前記クロック発生手段によって発生されるクロックが同期した場合には、自装置が動作可能な状態であると判断する
ことを特徴とする請求項3に記載の情報処理装置。 A plurality of clock generating means for generating a clock for synchronizing a plurality of circuits included in the device;
The state determination unit determines that the device is operable when the clocks generated by the plurality of clock generation units are synchronized after the output of the reset signal by the output unit is stopped. The information processing apparatus according to claim 3.
ことを特徴とする請求項4に記載の情報処理装置。 The information processing apparatus according to claim 4, wherein the state determination unit determines that the clock is synchronized when a predetermined time elapses after the clock is generated by the clock generation unit.
前記フラグ生成手段によって生成されたフラグを記憶するフラグ記憶手段と、
前記省電力制御手段によって前記演算処理手段における動作モードが前記第1の動作モードに切り替えられる処理が開始される場合、前記フラグ記憶手段に前記省電力フラグが記憶されているか否かを判定するフラグ判定手段と
を備え、
前記演算処理手段は、前記フラグ判定手段により前記省電力フラグが記憶されていると判定されたときは、前記記憶手段に記憶されているプログラムに基づいた処理を行う一方、前記フラグ判定手段によって前記省電力フラグが記憶されていないと判定されると、前記記憶手段の記憶領域とは別の記憶領域からプログラムを読み出して前記記憶手段に記憶した後に、当該プログラムに基づいた処理を行う
ことを特徴とする請求項1に記載の情報処理装置。 Flag generating means for generating a flag indicating that the operation mode in the storage means is the second operation mode;
Flag storage means for storing the flag generated by the flag generation means;
A flag for determining whether or not the power saving flag is stored in the flag storage means when the power saving control means starts processing for switching the operation mode in the arithmetic processing means to the first operation mode. A determination means, and
When the flag determination unit determines that the power saving flag is stored, the arithmetic processing unit performs processing based on a program stored in the storage unit, while the flag determination unit performs the process. When it is determined that a power saving flag is not stored, a program is read from a storage area different from the storage area of the storage unit and stored in the storage unit, and then processing based on the program is performed. The information processing apparatus according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006304489A JP2008123127A (en) | 2006-11-09 | 2006-11-09 | Information processing unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006304489A JP2008123127A (en) | 2006-11-09 | 2006-11-09 | Information processing unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008123127A true JP2008123127A (en) | 2008-05-29 |
Family
ID=39507839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006304489A Pending JP2008123127A (en) | 2006-11-09 | 2006-11-09 | Information processing unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008123127A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012238201A (en) * | 2011-05-12 | 2012-12-06 | Glory Ltd | Paper sheet identification device and paper sheet processor |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10333790A (en) * | 1997-06-04 | 1998-12-18 | Toshiba Corp | Information processor equipped with power-saving function and power saving releasing method for the information processor |
JPH11143568A (en) * | 1997-11-11 | 1999-05-28 | Fujitsu Ltd | Clock controller |
JP2001250377A (en) * | 1999-12-28 | 2001-09-14 | Ricoh Co Ltd | Electronic equipment with energy saving function |
JP2003122536A (en) * | 2001-10-15 | 2003-04-25 | Nec Corp | Printer controller |
JP2004078737A (en) * | 2002-08-21 | 2004-03-11 | Canon Inc | Electronic device and method for controlling power consumption of electronic device |
JP2004280168A (en) * | 2003-03-12 | 2004-10-07 | Fuji Xerox Co Ltd | Memory backup device and its method |
JP2005346672A (en) * | 2004-06-07 | 2005-12-15 | Canon Inc | Memory controlling method, memory control system, program, and storage medium |
JP2006004108A (en) * | 2004-06-16 | 2006-01-05 | Oki Electric Ind Co Ltd | Semiconductor integrated circuit and method for controlling power saving of the same |
JP2006072476A (en) * | 2004-08-31 | 2006-03-16 | Canon Inc | Data storage device |
JP2006110823A (en) * | 2004-10-14 | 2006-04-27 | Fuji Xerox Co Ltd | Controller, image forming apparatus and electric power source controlling method |
JP2006279821A (en) * | 2005-03-30 | 2006-10-12 | Canon Inc | Image processing apparatus, sleep state returning method, and program |
-
2006
- 2006-11-09 JP JP2006304489A patent/JP2008123127A/en active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10333790A (en) * | 1997-06-04 | 1998-12-18 | Toshiba Corp | Information processor equipped with power-saving function and power saving releasing method for the information processor |
JPH11143568A (en) * | 1997-11-11 | 1999-05-28 | Fujitsu Ltd | Clock controller |
JP2001250377A (en) * | 1999-12-28 | 2001-09-14 | Ricoh Co Ltd | Electronic equipment with energy saving function |
JP2003122536A (en) * | 2001-10-15 | 2003-04-25 | Nec Corp | Printer controller |
JP2004078737A (en) * | 2002-08-21 | 2004-03-11 | Canon Inc | Electronic device and method for controlling power consumption of electronic device |
JP2004280168A (en) * | 2003-03-12 | 2004-10-07 | Fuji Xerox Co Ltd | Memory backup device and its method |
JP2005346672A (en) * | 2004-06-07 | 2005-12-15 | Canon Inc | Memory controlling method, memory control system, program, and storage medium |
JP2006004108A (en) * | 2004-06-16 | 2006-01-05 | Oki Electric Ind Co Ltd | Semiconductor integrated circuit and method for controlling power saving of the same |
JP2006072476A (en) * | 2004-08-31 | 2006-03-16 | Canon Inc | Data storage device |
JP2006110823A (en) * | 2004-10-14 | 2006-04-27 | Fuji Xerox Co Ltd | Controller, image forming apparatus and electric power source controlling method |
JP2006279821A (en) * | 2005-03-30 | 2006-10-12 | Canon Inc | Image processing apparatus, sleep state returning method, and program |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012238201A (en) * | 2011-05-12 | 2012-12-06 | Glory Ltd | Paper sheet identification device and paper sheet processor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4621113B2 (en) | Semiconductor integrated circuit device | |
JP5100218B2 (en) | Deep power down mode control circuit | |
JP2006221381A (en) | Processor system and image forming device provided with this processor system | |
JP2007200016A (en) | Reset signal-generating circuit | |
TW201202914A (en) | Information processing device and power supply control circuit | |
JP2012155533A (en) | Information processing apparatus, control method thereof, and control program | |
JP2006350859A (en) | Memory controller and memory control method | |
CN107068177B (en) | Control apparatus for controlling memory and control method thereof | |
JP2007102574A (en) | Information processor, image forming apparatus, and power saving state transition method | |
JP2008123127A (en) | Information processing unit | |
US8862911B2 (en) | Information processing apparatus, method for avoiding a time-out error | |
JP4389308B2 (en) | Memory control device and control method | |
JP2007018288A (en) | Arithmetic processor and power saving mode changeover method therefor | |
JP2008217948A (en) | Sdram control circuit and information processor | |
JP2006240130A (en) | Controller of printing device | |
JP2006110823A (en) | Controller, image forming apparatus and electric power source controlling method | |
JP2009169738A (en) | Electronic equipment and method for controlling electronic equipment | |
JP2006350930A (en) | Control circuit and information processor | |
JP2006082407A (en) | Image forming device and power-saving control method | |
KR101016965B1 (en) | Semiconductor memory device having low power consumption on write operation | |
JP2007157199A (en) | Semiconductor device | |
JP2005293482A (en) | Clock controller and its control method | |
JP6711590B2 (en) | Information processing device for controlling memory | |
JP2014225821A (en) | Image forming apparatus, control method of image forming apparatus, and program | |
JP2006185352A (en) | External storage controller and program for the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110927 |