JP2008117867A - Substrate processing method, and substrate processing system - Google Patents

Substrate processing method, and substrate processing system Download PDF

Info

Publication number
JP2008117867A
JP2008117867A JP2006298187A JP2006298187A JP2008117867A JP 2008117867 A JP2008117867 A JP 2008117867A JP 2006298187 A JP2006298187 A JP 2006298187A JP 2006298187 A JP2006298187 A JP 2006298187A JP 2008117867 A JP2008117867 A JP 2008117867A
Authority
JP
Japan
Prior art keywords
substrate
gas
substrate processing
single crystal
crystal silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006298187A
Other languages
Japanese (ja)
Other versions
JP4849614B2 (en
Inventor
Daisuke Hayashi
大輔 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006298187A priority Critical patent/JP4849614B2/en
Priority to US11/869,151 priority patent/US8206605B2/en
Priority to TW096138507A priority patent/TWI431692B/en
Priority to KR1020070110111A priority patent/KR100892542B1/en
Priority to CNB2007101666683A priority patent/CN100547743C/en
Publication of JP2008117867A publication Critical patent/JP2008117867A/en
Application granted granted Critical
Publication of JP4849614B2 publication Critical patent/JP4849614B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a substrate processing method capable of preventing the deterioration of productivity of a semiconductor device from a substrate. <P>SOLUTION: HF (hydrogen fluoride) gas is supplied to a wafer W having a thermal oxidation film 72, a BPSG (boron phosphorous silicate glass) film 75 and a deposit film 76 to etch the BPSG film 75 and the deposit film 76 selectively by hydrofluoric acid while residue 41 consisting of H<SB>2</SB>SiF<SB>6</SB>generated upon the etching is decomposed into HF and SiF<SB>4</SB>through heating. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、基板処理方法及び基板処理システムに関し、特に、基板からハードマスクやデポ膜を除去する基板処理方法に関する。   The present invention relates to a substrate processing method and a substrate processing system, and more particularly to a substrate processing method for removing a hard mask and a deposition film from a substrate.

図７に示すような単結晶シリコン基材７１上にＳｉＯ２からなる熱酸化膜７２、各種膜７３，７４及び不純物を含む酸化膜、例えば、ＢＰＳＧ（Boron Phosphorous Silicate Glass）膜７５が順に積層された半導体デバイス用のウエハＷが知られている。このウエハＷにおいて単結晶シリコン基材７１にホールやトレンチ（溝）を形成する場合、減圧環境下において、ＢＰＳＧ膜７５をハードマスクとして、ハロゲン系の処理ガス、例えば、ＨＢｒ（臭化水素）ガスから発生したプラズマを用いて単結晶シリコン基材７１をドライエッチングする。このとき、該プラズマとシリコン（Ｓｉ）とが反応してＳｉＯＢｒからなるデポ膜７６がホール等の表面に形成される。このデポ膜７６は単結晶シリコン基材７１のドライエッチングを抑制する機能を有する。 A thermal oxide film 72 made of SiO 2 , various films 73 and 74, and an oxide film containing impurities such as a BPSG (Boron Phosphorous Silicate Glass) film 75 are sequentially laminated on a single crystal silicon substrate 71 as shown in FIG. A wafer W for semiconductor devices is known. When holes or trenches are formed in the single crystal silicon substrate 71 in the wafer W, a halogen-based processing gas, for example, HBr (hydrogen bromide) gas, is used with the BPSG film 75 as a hard mask in a reduced pressure environment. The single crystal silicon substrate 71 is dry-etched using plasma generated from the above. At this time, the plasma and silicon (Si) react to form a deposition film 76 made of SiOBr on the surface of a hole or the like. The deposition film 76 has a function of suppressing dry etching of the single crystal silicon substrate 71.

ＢＰＳＧ膜７５やデポ膜７６はウエハＷから製造される半導体デバイスにおいて導通不良等の原因となるために除去する必要があり、特に、ＢＰＳＧ膜７５等のハードマスクを除去する方法としてウェットエッチングが用いられる（例えば、特許文献１参照。）。
特開２００５−１５０５９７号公報 The BPSG film 75 and the deposition film 76 need to be removed because they cause a conduction failure in a semiconductor device manufactured from the wafer W. In particular, wet etching is used as a method for removing the hard mask such as the BPSG film 75. (For example, refer to Patent Document 1).
JP 2005-150597 A

しかしながら、ウェットエッチングは薬液を用いるため、ウェットエッチング装置と、減圧環境下でウエハＷにドライエッチング処理を施すドライエッチング装置とを同一の基板処理システムに配置することができない。そのため、ウェットエッチング装置をドライエッチング装置と別の場所に設置する必要がある。また、ドライエッチング装置にて単結晶シリコン基材７１にホール等を形成した後、ウエハＷをドライエッチング装置から搬出し、該ウエハＷを大気中において搬送してウェットエッチング装置に搬入する必要がある。その結果、基板処理の工程が煩雑になっている。   However, since wet etching uses a chemical solution, the wet etching apparatus and the dry etching apparatus that performs the dry etching process on the wafer W under a reduced pressure environment cannot be arranged in the same substrate processing system. Therefore, it is necessary to install the wet etching apparatus in a different place from the dry etching apparatus. In addition, after forming a hole or the like in the single crystal silicon substrate 71 with a dry etching apparatus, it is necessary to carry out the wafer W from the dry etching apparatus, carry the wafer W in the atmosphere, and carry it into the wet etching apparatus. . As a result, the substrate processing step is complicated.

さらに、ウエハＷの大気中搬送において、ＳｉＯＢｒからなるデポ膜７６は大気中の水分と反応することがあるため、ウエハＷを大気に暴露する時間（Ｑ−Ｔｉｍｅ）を管理する、具体的には最短化する必要がある。この暴露時間管理はかなりの工数を必要とする。   Further, since the deposition film 76 made of SiOBr may react with moisture in the atmosphere during the transfer of the wafer W in the atmosphere, the time (Q-Time) for exposing the wafer W to the atmosphere is managed. It is necessary to minimize it. This exposure time management requires considerable man-hours.

すなわち、ＢＰＳＧ膜７５やデポ膜７６を除去することにより、ウエハＷからの半導体デバイスの生産性が悪化する。   That is, by removing the BPSG film 75 and the deposition film 76, the productivity of the semiconductor device from the wafer W is deteriorated.

本発明の目的は、基板からの半導体デバイスの生産性が悪化するのを防止できる基板処理方法及び基板処理システムを提供することにある。   An object of the present invention is to provide a substrate processing method and a substrate processing system capable of preventing deterioration of productivity of a semiconductor device from a substrate.

上記目的を達成するために、請求項１記載の基板処理方法は、単結晶シリコン基材、熱酸化処理によって形成された第１の酸化膜及び不純物を含む第２の酸化膜を有し、前記第１及び第２の酸化膜は前記単結晶シリコン基材の一部を露出させる基板を処理する基板処理方法であって、ハロゲン系ガスのプラズマによって前記露出した単結晶シリコン基材をエッチングするプラズマエッチングステップと、前記基板に向けてＨＦガスを供給するＨＦガス供給ステップと、前記ＨＦガスが供給された前記基板を加熱する基板加熱ステップとを有することを特徴とする。   In order to achieve the above object, a substrate processing method according to claim 1 includes a single crystal silicon base material, a first oxide film formed by thermal oxidation treatment, and a second oxide film containing impurities, The first and second oxide films are substrate processing methods for processing a substrate that exposes a portion of the single crystal silicon base material, and plasma that etches the exposed single crystal silicon base material with a halogen-based plasma. The method includes an etching step, an HF gas supply step for supplying HF gas toward the substrate, and a substrate heating step for heating the substrate to which the HF gas is supplied.

請求項２記載の基板処理方法は、請求項１記載の基板処理方法において、前記プラズマエッチングステップ、前記ＨＦガス供給ステップ及び前記基板加熱ステップの間において、前記基板を大気に暴露しないことを特徴とする。   The substrate processing method according to claim 2 is characterized in that in the substrate processing method according to claim 1, the substrate is not exposed to the atmosphere during the plasma etching step, the HF gas supply step, and the substrate heating step. To do.

請求項３記載の基板処理方法は、請求項１又は２記載の基板処理方法において、前記基板加熱ステップでは、Ｎ２ガスの雰囲気下で前記基板を加熱することを特徴とする。 The substrate processing method according to claim 3 is the substrate processing method according to claim 1 or 2, wherein, in the substrate heating step, the substrate is heated in an atmosphere of N 2 gas.

上記目的を達成するために、請求項４記載の基板処理方法は、単結晶シリコン基材、熱酸化処理によって形成された第１の酸化膜及び不純物を含む第２の酸化膜を有し、前記第１及び第２の酸化膜は前記単結晶シリコン基材の一部を露出させる基板を処理する基板処理方法であって、ハロゲン系ガスのプラズマによって前記露出した単結晶シリコン基材をエッチングするプラズマエッチングステップと、前記基板に向けてＨＦガスを供給するＨＦガス供給ステップと、前記ＨＦガスが供給された前記基板に向けて少なくともＮＨ３ガスを含む洗浄ガスを供給する洗浄ガス供給ステップとを有することを特徴とする。 In order to achieve the above object, a substrate processing method according to claim 4 includes a single crystal silicon base material, a first oxide film formed by thermal oxidation, and a second oxide film containing impurities, The first and second oxide films are substrate processing methods for processing a substrate that exposes a portion of the single crystal silicon base material, and plasma that etches the exposed single crystal silicon base material with a halogen-based plasma. An etching step; an HF gas supply step for supplying HF gas toward the substrate; and a cleaning gas supply step for supplying a cleaning gas containing at least NH 3 gas toward the substrate supplied with the HF gas. It is characterized by that.

請求項５記載の基板処理方法は、請求項４記載の基板処理方法において、前記プラズマエッチングステップ、前記ＨＦガス供給ステップ及び前記洗浄ガス供給ステップの間において、前記基板を大気に暴露しないことを特徴とする。   The substrate processing method according to claim 5 is the substrate processing method according to claim 4, wherein the substrate is not exposed to the atmosphere during the plasma etching step, the HF gas supply step, and the cleaning gas supply step. And

上記目的を達成するために、請求項６記載の基板処理システムは、単結晶シリコン基材、熱酸化処理によって形成された第１の酸化膜及び不純物を含む第２の酸化膜を有し、前記第１及び第２の酸化膜は前記単結晶シリコン基材の一部を露出させる基板を処理する基板処理システムにおいて、ハロゲン系ガスのプラズマによって前記露出した単結晶シリコン基材をエッチングするプラズマエッチング装置と、前記基板に向けてＨＦガスを供給するＨＦガス供給装置と、前記ＨＦガスが供給された前記基板を加熱する基板加熱装置とを備えることを特徴とする。   To achieve the above object, a substrate processing system according to claim 6 includes a single crystal silicon base material, a first oxide film formed by thermal oxidation treatment, and a second oxide film containing impurities, In a substrate processing system for processing a substrate that exposes a portion of the single crystal silicon substrate, the first and second oxide films are plasma etching apparatuses that etch the exposed single crystal silicon substrate with a halogen-based gas plasma And an HF gas supply device that supplies HF gas toward the substrate, and a substrate heating device that heats the substrate to which the HF gas is supplied.

請求項７記載の基板処理システムは、請求項６記載の基板処理方法において、前記プラズマエッチング装置、前記ＨＦガス供給装置及び前記基板加熱装置の間に配置され、且つ前記基板を大気に暴露することなく前記基板を搬送する基板搬送装置を備えることを特徴とする。   7. The substrate processing system according to claim 7, wherein the substrate processing method according to claim 6 is disposed between the plasma etching apparatus, the HF gas supply apparatus, and the substrate heating apparatus, and exposes the substrate to the atmosphere. And a substrate transfer device for transferring the substrate.

請求項８記載の基板処理システムは、請求項６又は７記載の基板処理システムにおいて、前記ＨＦガス供給装置及び前記基板加熱装置が同一の装置によって実現されていることを特徴とする。   The substrate processing system according to claim 8 is the substrate processing system according to claim 6 or 7, wherein the HF gas supply device and the substrate heating device are realized by the same device.

上記目的を達成するために、請求項９記載の基板処理システムは、単結晶シリコン基材、熱酸化処理によって形成された第１の酸化膜及び不純物を含む第２の酸化膜を有し、前記第１及び第２の酸化膜は前記単結晶シリコン基材の一部を露出させる基板を処理する基板処理システムであって、ハロゲン系ガスのプラズマによって前記露出した単結晶シリコン基材をエッチングするプラズマエッチング装置と、前記基板に向けてＨＦガスを供給するＨＦガス供給装置と、前記ＨＦガスが供給された前記基板に向けて少なくともＮＨ３ガスを含む洗浄ガスを供給する洗浄ガス供給装置とを備えることを特徴とする。 In order to achieve the above object, a substrate processing system according to claim 9 includes a single crystal silicon base material, a first oxide film formed by thermal oxidation, and a second oxide film containing impurities, The first and second oxide films are substrate processing systems for processing a substrate that exposes a portion of the single crystal silicon base material, and plasma that etches the exposed single crystal silicon base material with a halogen-based plasma. An etching apparatus; an HF gas supply apparatus that supplies HF gas toward the substrate; and a cleaning gas supply apparatus that supplies a cleaning gas containing at least NH 3 gas toward the substrate supplied with the HF gas. It is characterized by that.

請求項１０記載の基板処理システムは、請求項９記載の基板処理システムにおいて、前記プラズマエッチング装置、前記ＨＦガス供給装置及び前記洗浄ガス供給装置の間に配置され、且つ前記基板を大気に暴露することなく前記基板を搬送する基板搬送装置を備えることを特徴とする。   The substrate processing system according to claim 10 is the substrate processing system according to claim 9, which is disposed between the plasma etching apparatus, the HF gas supply apparatus, and the cleaning gas supply apparatus, and exposes the substrate to the atmosphere. And a substrate transfer device that transfers the substrate without any problem.

請求項１記載の基板処理方法及び請求項６記載の基板処理システムによれば、熱酸化処理によって形成された第１の酸化膜及び不純物を含む第２の酸化膜によって一部が露出される単結晶シリコン基材がハロゲン系ガスのプラズマによってエッチングされ、該基板に向けてＨＦガスが供給され、さらに該基板が加熱される。単結晶シリコン基材がハロゲン系ガスのプラズマによってエッチングされるとデポ膜が形成される。また、ＨＦガスから生成されたフッ酸はデポ膜及び第２の酸化膜を選択的にエッチングするが残留物を生成する。該残留物は加熱によって分解される。したがって、デポ膜及び第２の酸化膜を乾燥環境下で除去することができるので、単結晶シリコン基材をエッチングする装置とデポ膜及び第２の酸化膜を除去する装置とを同一の基板処理システムに配置することができる。これにより、単結晶シリコン基材のエッチング後に基板を大気に暴露することなく、デポ膜及び第２の酸化膜を除去することができ、基板処理の工程を簡素化することができると共に、基板を大気に暴露する時間を管理する必要を無くすことができる。その結果、基板からの半導体デバイスの生産性が悪化するのを防止できる。   According to the substrate processing method of claim 1 and the substrate processing system of claim 6, the single oxide partly exposed by the first oxide film formed by thermal oxidation and the second oxide film containing impurities. The crystalline silicon substrate is etched by plasma of a halogen gas, HF gas is supplied toward the substrate, and the substrate is further heated. When the single crystal silicon substrate is etched by the plasma of the halogen-based gas, a deposition film is formed. The hydrofluoric acid generated from the HF gas selectively etches the deposition film and the second oxide film, but generates a residue. The residue is decomposed by heating. Therefore, since the deposition film and the second oxide film can be removed in a dry environment, the apparatus for etching the single crystal silicon base material and the apparatus for removing the deposition film and the second oxide film are processed in the same substrate processing. Can be placed in the system. Accordingly, the deposition film and the second oxide film can be removed without exposing the substrate to the atmosphere after etching the single crystal silicon base material, and the substrate processing process can be simplified. The need to manage the time of exposure to the atmosphere can be eliminated. As a result, it is possible to prevent the productivity of the semiconductor device from the substrate from deteriorating.

請求項２記載の基板処理方法及び請求項７記載の基板処理システムによれば、ハロゲン系ガスのプラズマによるエッチング、基板に向けてのＨＦガスの供給及び基板の加熱の間において、基板は大気に暴露されない。したがって、基板を大気に暴露する時間を管理する必要を確実に無くすことができる。   According to the substrate processing method of claim 2 and the substrate processing system of claim 7, the substrate is brought into the atmosphere during the etching with the halogen-based gas plasma, the supply of the HF gas toward the substrate, and the heating of the substrate. Not exposed. Therefore, it is possible to reliably eliminate the need to manage the time for exposing the substrate to the atmosphere.

請求項３記載の基板処理方法によれば、Ｎ２ガスの雰囲気下で基板が加熱される。Ｎ２ガスはガス流を形成し、加熱によって分解された残留物を巻き込んで運搬する。したがって、デポ膜及び第２の酸化膜を確実に除去することができる。 According to the substrate processing method of the third aspect, the substrate is heated in an atmosphere of N 2 gas. N 2 gas forms a gas stream and entrains and carries the residue decomposed by heating. Therefore, the deposition film and the second oxide film can be reliably removed.

請求項４記載の基板処理方法及び請求項９記載の基板処理システムによれば、熱酸化処理によって形成された第１の酸化膜及び不純物を含む第２の酸化膜によって一部が露出される単結晶シリコン基材がハロゲン系ガスのプラズマによってエッチングされ、該基板に向けてＨＦガスが供給され、さらに、該基板に向けて少なくともＮＨ３ガスを含む洗浄ガスが供給される。単結晶シリコン基材がハロゲン系ガスのプラズマによってエッチングされるとデポ膜が形成される。また、ＨＦガスから生成されたフッ酸はデポ膜及び第２の酸化膜を選択的にエッチングするが残留物を生成する。ＮＨ３ガスは該残留物と反応して昇華容易な反応生成物を生成させ、該反応生成物は容易に昇華される。したがって、デポ膜及び第２の酸化膜を乾燥環境下で除去することができるので、単結晶シリコン基材をエッチングする装置とデポ膜及び第２の酸化膜を除去する装置とを同一の基板処理システムに配置することができる。これにより、単結晶シリコン基材のエッチング後に基板を大気に暴露することなく、デポ膜及び第２の酸化膜を除去することができ、基板処理の工程を簡素化することができると共に、基板を大気に暴露する時間を管理する必要を無くすことができる。その結果、基板からの半導体デバイスの生産性が悪化するのを防止できる。 According to the substrate processing method according to claim 4 and the substrate processing system according to claim 9, the single oxide partly exposed by the first oxide film and the second oxide film containing impurities formed by the thermal oxidation process. The crystalline silicon base material is etched by plasma of a halogen-based gas, HF gas is supplied toward the substrate, and further, a cleaning gas containing at least NH 3 gas is supplied toward the substrate. When the single crystal silicon substrate is etched by the plasma of the halogen-based gas, a deposition film is formed. The hydrofluoric acid generated from the HF gas selectively etches the deposition film and the second oxide film, but generates a residue. NH 3 gas reacts with the residue to produce an easily sublimated reaction product, which is easily sublimated. Therefore, since the deposition film and the second oxide film can be removed in a dry environment, the apparatus for etching the single crystal silicon base material and the apparatus for removing the deposition film and the second oxide film are processed in the same substrate processing. Can be placed in the system. Accordingly, the deposition film and the second oxide film can be removed without exposing the substrate to the atmosphere after etching the single crystal silicon base material, and the substrate processing process can be simplified. The need to manage the time of exposure to the atmosphere can be eliminated. As a result, it is possible to prevent the productivity of the semiconductor device from the substrate from deteriorating.

請求項５記載の基板処理方法及び請求項１０記載の基板処理システムによれば、ハロゲン系ガスのプラズマによるエッチング、基板に向けてのＨＦガスの供給及び基板に向けての洗浄ガスの供給の間において、基板は大気に暴露されない。したがって、基板を大気に暴露する時間を管理する必要を確実に無くすことができる。   According to the substrate processing method according to claim 5 and the substrate processing system according to claim 10, during etching by plasma of halogen-based gas, supply of HF gas toward the substrate, and supply of cleaning gas toward the substrate The substrate is not exposed to the atmosphere. Therefore, it is possible to reliably eliminate the need to manage the time for exposing the substrate to the atmosphere.

請求項８記載の基板処理システムによれば、ＨＦガス供給装置及び基板加熱装置が同一の装置によって実現されているので、該基板処理システムを小型化することができる。   According to the substrate processing system of the eighth aspect, since the HF gas supply device and the substrate heating device are realized by the same device, the substrate processing system can be reduced in size.

以下、本発明の実施の形態について図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

まず、本発明の第１の実施の形態に係る基板処理システムについて説明する。   First, the substrate processing system according to the first embodiment of the present invention will be described.

図１は、本実施の形態に係る基板処理システムの概略構成を示す平面図である。   FIG. 1 is a plan view showing a schematic configuration of a substrate processing system according to the present embodiment.

図１において、基板処理システム１０は、平面視六角形のトランスファモジュール１１（基板搬送装置）と、該トランスファモジュール１１の一側面に接続する２つのプラズマプロセスモジュール１２，１３と、該２つのプラズマプロセスモジュール１２，１３（プラズマエッチング装置）に対向するようにトランスファモジュール１１の他側面に接続する２つのプラズマプロセスモジュール１４，１５（プラズマエッチング装置）と、プラズマプロセスモジュール１３に隣接し且つトランスファモジュール１１に接続するガスプロセスモジュール１６（ＨＦガス供給装置）と、プラズマプロセスモジュール１５に隣接し且つトランスファモジュール１１に接続する加熱プロセスモジュール１７（基板加熱装置）と、矩形状の搬送室としてのローダーモジュール１８と、トランスファモジュール１１及びローダーモジュール１８の間に配置されてこれらを連結する２つのロード・ロックモジュール１９，２０とを備える。   In FIG. 1, a substrate processing system 10 includes a transfer module 11 (substrate transfer device) having a hexagonal shape in plan view, two plasma process modules 12 and 13 connected to one side surface of the transfer module 11, and the two plasma processes. Two plasma process modules 14 and 15 (plasma etching apparatus) connected to the other side of the transfer module 11 so as to face the modules 12 and 13 (plasma etching apparatus), and adjacent to the plasma process module 13 and to the transfer module 11 A gas process module 16 (HF gas supply device) to be connected, a heating process module 17 (substrate heating device) adjacent to the plasma process module 15 and connected to the transfer module 11, and a rectangular transfer chamber Comprises a chromatography Zehnder module 18, and a transfer module 11 and two load-lock modules 19 and 20 connecting these are arranged between the loader module 18.

トランスファモジュール１１はその内部に配置された屈伸及び旋回自在な搬送アーム２１を有し、該搬送アーム２１は、プラズマプロセスモジュール１２〜１５、ガスプロセスモジュール１６、加熱プロセスモジュール１７やロード・ロックモジュール１９，２０の間においてウエハＷを搬送する。   The transfer module 11 has a transfer arm 21 that can be bent and extended and disposed therein, and the transfer arm 21 includes a plasma process module 12 to 15, a gas process module 16, a heating process module 17, and a load / lock module 19. , 20 is transferred.

各プラズマプロセスモジュール１２〜１５はウエハＷを収容する処理室容器（チャンバ）を有し、該チャンバ内部にハロゲン系の処理ガス、例えば、ＨＢｒガスを導入し、チャンバ内部に電界を発生させることによって導入された処理ガスからプラズマを発生させ、該プラズマによってウエハＷにエッチング処理を施す。具体的には、図７に示すウエハＷにおいて単結晶シリコン基材７１をエッチングする。   Each of the plasma process modules 12 to 15 has a processing chamber container (chamber) for accommodating the wafer W, and a halogen-based processing gas, for example, HBr gas is introduced into the chamber to generate an electric field inside the chamber. Plasma is generated from the introduced processing gas, and the wafer W is etched by the plasma. Specifically, the single crystal silicon substrate 71 is etched on the wafer W shown in FIG.

図２は、図１におけるガスプロセスモジュールの断面図であり、図２（Ａ）は図１における線Ｉ−Ｉに沿う断面図であり、図２（Ｂ）は図２（Ａ）におけるＡ部の拡大図である。   2 is a cross-sectional view of the gas process module in FIG. 1, FIG. 2 (A) is a cross-sectional view along line II in FIG. 1, and FIG. 2 (B) is a portion A in FIG. 2 (A). FIG.

図２（Ａ）において、ガスプロセスモジュール１６は、処理室容器（チャンバ）２２と、該チャンバ２２内に配置されたウエハＷの載置台２３と、チャンバ２２の上方において載置台２３と対向するように配置されたシャワーヘッド２４と、チャンバ２２内のガス等を排気するＴＭＰ（Turbo Molecular Pump）２５ａと、チャンバ２２及びＴＭＰ２５ａの間に配置され、チャンバ２２内の圧力を制御する可変式バタフライバルブとしてのＡＰＣ（Adaptive Pressure Control）バルブ２５ｂとを有する。   In FIG. 2A, the gas process module 16 opposes the processing chamber container (chamber) 22, the mounting table 23 for the wafer W disposed in the chamber 22, and the mounting table 23 above the chamber 22. As a variable butterfly valve for controlling the pressure in the chamber 22, disposed between the shower head 24, the TMP (Turbo Molecular Pump) 25 a for exhausting the gas in the chamber 22, and the chamber 22 and the TMP 25 a APC (Adaptive Pressure Control) valve 25b.

シャワーヘッド２４は円板状のガス供給部２６からなり、該ガス供給部２６は内部にバッファ室２７を有する。バッファ室２７はガス通気孔２８を介してチャンバ２２内に連通する。シャワーヘッド２４のガス供給部２６におけるバッファ室２７はＨＦガス供給系（図示しない）に接続されている。ＨＦガス供給系はバッファ室２７へＨＦガスを供給する。該供給されたＨＦガスはガス通気孔２８を介してチャンバ２２内へ供給される。   The shower head 24 includes a disk-shaped gas supply unit 26, and the gas supply unit 26 has a buffer chamber 27 inside. The buffer chamber 27 communicates with the chamber 22 through the gas vent hole 28. The buffer chamber 27 in the gas supply unit 26 of the shower head 24 is connected to an HF gas supply system (not shown). The HF gas supply system supplies HF gas to the buffer chamber 27. The supplied HF gas is supplied into the chamber 22 through the gas vent hole 28.

シャワーヘッド２４では、図２（Ｂ）に示すように、ガス通気孔２８におけるチャンバ２２内への開口部は末広がり状に形成される。これにより、ＨＦガスをチャンバ２２内へ効率よく拡散することができる。さらに、ガス通気孔２８は断面がくびれ形状を呈するので、チャンバ２２で発生した残留物等がガス通気孔２８、引いては、バッファ室２７へ逆流するのを防止する。   In the shower head 24, as shown in FIG. 2B, the opening into the chamber 22 in the gas vent hole 28 is formed in a divergent shape. Thereby, HF gas can be efficiently diffused into the chamber 22. Further, since the gas vent hole 28 has a constricted cross section, the residue generated in the chamber 22 is prevented from flowing back to the gas vent hole 28 and then to the buffer chamber 27.

ガスプロセスモジュール１６では、チャンバ２２の側壁がヒータ（図示しない）、例えば、加熱素子を内蔵する。側壁内の加熱素子は、側壁を加熱することによってＢＰＳＧ膜７５やデポ膜７６のフッ酸による除去の際に発生した残留物が側壁の内側に付着するのを防止する。   In the gas process module 16, the side wall of the chamber 22 incorporates a heater (not shown), for example, a heating element. The heating element in the side wall prevents the residue generated when removing the BPSG film 75 and the deposition film 76 with hydrofluoric acid from adhering to the inside of the side wall by heating the side wall.

載置台２３は調温機構として冷媒室（図示しない）を内部に有する。該冷媒室には所定温度の冷媒、例えば、冷却水やガルデン（登録商標）液が供給され、当該冷媒の温度によって載置台２３の上面に載置されたウエハＷの温度が制御される。   The mounting table 23 has a refrigerant chamber (not shown) inside as a temperature control mechanism. A coolant having a predetermined temperature, for example, cooling water or a Galden (registered trademark) liquid, is supplied to the coolant chamber, and the temperature of the wafer W mounted on the upper surface of the mounting table 23 is controlled by the temperature of the coolant.

図１に戻り、加熱プロセスモジュール１７はウエハＷを収容する処理室容器（チャンバ）を有し、該チャンバはハロゲンランプやシートヒータ等を有し、収容されたウエハＷを加熱する。   Returning to FIG. 1, the heating process module 17 includes a processing chamber container (chamber) that accommodates the wafer W, and the chamber includes a halogen lamp, a sheet heater, and the like, and heats the accommodated wafer W.

トランスファモジュール１１、プラズマプロセスモジュール１２〜１５、ガスプロセスモジュール１６及び加熱プロセスモジュール１７の内部は減圧状態に維持され、トランスファモジュール１１と、プラズマプロセスモジュール１２〜１５、ガスプロセスモジュール１６及び加熱プロセスモジュール１７のそれぞれとは真空ゲートバルブ１２ａ〜１７ａを介して接続される。   The inside of the transfer module 11, the plasma process modules 12 to 15, the gas process module 16 and the heating process module 17 is maintained in a reduced pressure state, and the transfer module 11, the plasma process modules 12 to 15, the gas process module 16 and the heating process module 17 are maintained. Are connected via vacuum gate valves 12a to 17a.

基板処理システム１０では、ローダーモジュール１８の内部圧力が大気圧に維持される一方、トランスファモジュール１１の内部圧力は真空に維持される。そのため、各ロード・ロックモジュール１９，２０は、それぞれトランスファモジュール１１との連結部に真空ゲートバルブ１９ａ，２０ａを備えると共に、ローダーモジュール１８との連結部に大気ドアバルブ１９ｂ，２０ｂを備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。また、各ロード・ロックモジュール１９，２０はローダーモジュール１８及びトランスファモジュール１１の間において受渡されるウエハＷを一時的に載置するためのウエハ載置台１９ｃ，２０ｃを有する。   In the substrate processing system 10, the internal pressure of the loader module 18 is maintained at atmospheric pressure, while the internal pressure of the transfer module 11 is maintained at vacuum. Therefore, each load / lock module 19, 20 is provided with a vacuum gate valve 19 a, 20 a at a connection portion with the transfer module 11 and an atmospheric door valve 19 b, 20 b at a connection portion with the loader module 18. It is configured as a vacuum preliminary transfer chamber that can adjust the internal pressure. Each load / lock module 19, 20 has a wafer mounting table 19 c, 20 c for temporarily mounting the wafer W delivered between the loader module 18 and the transfer module 11.

ローダーモジュール１８には、ロード・ロックモジュール１９，２０の他、２５枚のウエハＷを収容する容器としてのフープ（Front Opening Unified Pod）２９がそれぞれ載置される３つのフープ載置台３０と、フープ２９から搬出されたウエハＷの位置をプリアライメントするオリエンタ３１と、ウエハＷの表面状態を計測する第１及び第２のＩＭＳ（Integrated Metrology System、Therma-Wave, Inc.）３２，３３とが接続されている。   The loader module 18 includes three FOUP mounting tables 30 on which FOUPs (Front Opening Unified Pods) 29 as containers for storing 25 wafers W are mounted, in addition to the load / lock modules 19 and 20, and the FOUPs. An orienter 31 that pre-aligns the position of the wafer W unloaded from the 29 and a first and second IMS (Integrated Metrology System, Therma-Wave, Inc.) 32 and 33 that measure the surface state of the wafer W are connected. Has been.

ロード・ロックモジュール１９，２０は、ローダーモジュール１８の長手方向に沿う側壁に接続されると共にローダーモジュール１８を挟んで３つのフープ載置台３０と対向するように配置され、オリエンタ３１はローダーモジュール１８の長手方向に関する一端に配置され、第１のＩＭＳ３２はローダーモジュール１８の長手方向に関する他端に配置され、第２のＩＭＳ３３は３つのフープ載置台３０と並列に配置される。   The load / lock modules 19 and 20 are connected to the side wall along the longitudinal direction of the loader module 18 and are disposed so as to face the three hoop mounting tables 30 with the loader module 18 interposed therebetween. The first IMS 32 is disposed at the other end in the longitudinal direction of the loader module 18, and the second IMS 33 is disposed in parallel with the three hoop mounting tables 30.

ローダーモジュール１８は、内部に配置された、ウエハＷを搬送するスカラ型デュアルアームタイプの搬送アーム３４と、各フープ載置台３０に対応するように側壁に配置されたウエハＷの投入口としての３つのロードポート３５とを有する。搬送アーム３４は、フープ載置台３０に載置されたフープ２９からウエハＷをロードポート３５経由で取り出し、該取り出したウエハＷをロード・ロックモジュール１９，２０、オリエンタ３１、第１のＩＭＳ３２や第２のＩＭＳ３３へ搬出入する。   The loader module 18 includes a scalar type dual arm type transfer arm 34 for transferring the wafer W disposed therein, and 3 as an inlet for the wafer W disposed on the side wall so as to correspond to each hoop mounting table 30. And two load ports 35. The transfer arm 34 takes out the wafer W from the FOUP 29 placed on the FOUP placement table 30 via the load port 35, and removes the taken wafer W from the load / lock modules 19, 20, the orienter 31, the first IMS 32 and the first IMS 32. Carry in and out of 2 IMS33.

第１のＩＭＳ３２は光学系のモニタであり、搬入されたウエハＷを載置する載置台３６と、該載置台３６に載置されたウエハＷを指向する光学センサ３７とを有し、ウエハＷの表面形状、例えば、表面層の膜厚、及び配線溝やゲート電極等のＣＤ（Critical Dimension）値を測定する。第２のＩＭＳ３３も光学系のモニタであり、第１のＩＭＳ３２と同様に、載置台３８及び光学センサ３９を有し、例えば、ウエハＷの表面におけるパーティクル数を計測する。   The first IMS 32 is an optical system monitor, and includes a mounting table 36 on which the loaded wafer W is mounted, and an optical sensor 37 that directs the wafer W mounted on the mounting table 36. The surface shape, for example, the film thickness of the surface layer, and the CD (Critical Dimension) value of the wiring groove, gate electrode, etc. are measured. The second IMS 33 is also an optical system monitor, and has a mounting table 38 and an optical sensor 39 as in the first IMS 32, and measures the number of particles on the surface of the wafer W, for example.

また、基板処理システム１０は、ローダーモジュール１８の長手方向に関する一端に配置されたオペレーションパネル４０を備える。オペレーションパネル４０は、例えばＬＣＤ（Liquid Crystal Display）からなる表示部を有し、該表示部は基板処理システム１０の各構成要素の動作状況を表示する。   Further, the substrate processing system 10 includes an operation panel 40 disposed at one end in the longitudinal direction of the loader module 18. The operation panel 40 has a display unit made up of, for example, an LCD (Liquid Crystal Display), and the display unit displays the operation status of each component of the substrate processing system 10.

ところで、図７に示すようなウエハＷにおいて、ＢＰＳＧ膜７５やデポ膜７６を除去する装置を基板処理システム１０に配置するためには、ＢＰＳＧ膜７５やデポ膜７６の除去を乾燥環境下で行う必要がある。また、ＢＰＳＧ膜７５はシリコン系の酸化膜であり、デポ膜７６はＳｉＯＢｒからなる疑似ＳｉＯ２膜であり、熱酸化膜７２もＳｉＯ２膜であるため、ＢＰＳＧ膜７５やデポ膜７６を除去する方法は、熱酸化膜７２も除去する可能性がある。熱酸化膜７２が除去されると、ホールやトレンチにおいて熱酸化膜７２に対応する部分が凹み、ノッチングが発生することがある。したがって、熱酸化膜７２に対して高い選択比でＢＰＳＧ膜７５やデポ膜７６を除去する必要がある。 By the way, in order to arrange an apparatus for removing the BPSG film 75 and the deposit film 76 in the substrate processing system 10 on the wafer W as shown in FIG. 7, the BPSG film 75 and the deposit film 76 are removed in a dry environment. There is a need. Further, since the BPSG film 75 is a silicon-based oxide film, the deposition film 76 is a pseudo-SiO 2 film made of SiOBr, and the thermal oxide film 72 is also a SiO 2 film, the BPSG film 75 and the deposition film 76 are removed. The method may also remove the thermal oxide film 72. When the thermal oxide film 72 is removed, a portion corresponding to the thermal oxide film 72 in the hole or trench may be recessed and notching may occur. Therefore, it is necessary to remove the BPSG film 75 and the deposition film 76 with a high selection ratio with respect to the thermal oxide film 72.

本発明者は、上述した必要条件を満たすＢＰＳＧ膜７５やデポ膜７６の除去方法を見出すべく、各種実験を行ったところ、Ｈ２Ｏが殆ど存在しない環境下において、Ｈ２Ｏガスを供給することなく、ＨＦガスのみをウエハＷに向けて供給した場合、ＢＰＳＧ膜７５やデポ膜７６を除去できることを発見し、さらに、熱酸化膜７２に対するＢＰＳＧ膜７５やデポ膜７６の選択比を１０００まで高めることができることを発見した。 The present inventor conducted various experiments in order to find a method for removing the BPSG film 75 and the deposition film 76 that satisfy the above-described requirements, and supplies H 2 O gas in an environment in which almost no H 2 O exists. In the case where only the HF gas is supplied toward the wafer W, it is discovered that the BPSG film 75 and the deposition film 76 can be removed, and the selectivity of the BPSG film 75 and the deposition film 76 to the thermal oxide film 72 is increased to 1000. I found that it can be enhanced.

そして、本発明者は上記除去方法のメカニズムについて鋭意研究を行い、以下に説明する仮説を類推するに至った。   And this inventor earnestly researched about the mechanism of the said removal method, and came to analogize the hypothesis demonstrated below.

ＨＦガスはＨ２Ｏと結びつくことによってフッ酸となり、該フッ酸は酸化膜を侵して除去する。ここで、Ｈ２Ｏが殆ど存在しない乾燥環境下において、ＨＦガスがフッ酸になるためには、酸化膜が含んでいる水（Ｈ２Ｏ）分子と結びつく必要がある。 The HF gas becomes hydrofluoric acid when combined with H 2 O, and the hydrofluoric acid invades and removes the oxide film. Here, in order that the HF gas becomes hydrofluoric acid in a dry environment in which almost no H 2 O exists, it is necessary to associate with water (H 2 O) molecules contained in the oxide film.

ＢＰＳＧ膜７５はＣＶＤ処理等の蒸着によって形成され、また、デポ膜７６はプラズマ及びシリコンの反応によって形成されるため、膜の構造が疎であり、水分子が吸着しやすい。したがって、ＢＰＳＧ膜７５やデポ膜７６にはある程度水分子が含まれている。ＢＰＳＧ膜７５やデポ膜７６に達したＨＦガスはこの水分子と結びつきフッ酸となる。そして、このフッ酸はＢＰＳＧ膜７５やデポ膜７６を侵していく。これにより、ＢＰＳＧ膜７５やデポ膜７６を薬液及びプラズマを用いずに除去することができる。   Since the BPSG film 75 is formed by vapor deposition such as a CVD process, and the deposition film 76 is formed by a reaction between plasma and silicon, the film structure is sparse and water molecules are easily adsorbed. Therefore, the BPSG film 75 and the deposition film 76 contain water molecules to some extent. The HF gas that has reached the BPSG film 75 and the deposition film 76 is combined with the water molecules to form hydrofluoric acid. The hydrofluoric acid invades the BPSG film 75 and the deposit film 76. Thereby, the BPSG film 75 and the deposition film 76 can be removed without using a chemical solution and plasma.

一方、熱酸化膜７２は８００〜９００℃の環境下における熱酸化処理によって形成されるため、膜形成時に水分子を含むことがなく、また、膜の構造も密であるため、水分子が吸着しにくい。したがって、熱酸化膜７２には殆ど水分子が含まれていない。供給されたＨＦガスが熱酸化膜７２に達しても、水分子が存在しないため、フッ酸となることがない。その結果、熱酸化膜７２が侵されることはない。   On the other hand, since the thermal oxide film 72 is formed by a thermal oxidation process in an environment of 800 to 900 ° C., it does not contain water molecules at the time of film formation, and the film structure is dense, so that water molecules are adsorbed. Hard to do. Therefore, the thermal oxide film 72 contains almost no water molecules. Even if the supplied HF gas reaches the thermal oxide film 72, it does not become hydrofluoric acid because there are no water molecules. As a result, the thermal oxide film 72 is not attacked.

これにより、Ｈ２Ｏが殆ど存在しない乾燥環境下において、Ｈ２Ｏガスを供給することなく、ＨＦガスのみをウエハＷに向けて供給すると、熱酸化膜７２に対するＢＰＳＧ膜７５やデポ膜７６の選択比が高められ（選択比としては、例えば、１０００。）、ＢＰＳＧ膜７５やデポ膜７６が選択的にエッチングされる。 Accordingly, when only HF gas is supplied toward the wafer W without supplying H 2 O gas in a dry environment in which almost no H 2 O exists, the BPSG film 75 and the deposition film 76 on the thermal oxide film 72 are The selectivity is increased (for example, the selectivity is 1000), and the BPSG film 75 and the deposition film 76 are selectively etched.

ところで、ＢＰＳＧ膜７５やデポ膜７６をフッ酸によって除去する場合、ＢＰＳＧ膜７５やデポ膜７６中のＳｉＯ２とフッ酸（ＨＦ）とが下記式に示す化学反応を起こし、
ＳｉＯ２＋４ＨＦ → ＳｉＦ４＋２Ｈ２Ｏ↑
ＳｉＦ４＋２ＨＦ → Ｈ２ＳｉＦ６
残留物（Ｈ２ＳｉＦ６）が発生する。この残留物も半導体デバイスにおいて導通不良等の原因となるために除去する必要がある。 By the way, when removing the BPSG film 75 and the deposition film 76 with hydrofluoric acid, the SiO 2 and hydrofluoric acid (HF) in the BPSG film 75 and the deposition film 76 cause a chemical reaction represented by the following formula,
SiO 2 + 4HF → SiF 4 + 2H 2 O ↑
SiF 4 + 2HF → H 2 SiF 6
Residue (H 2 SiF 6 ) is generated. This residue also needs to be removed to cause a conduction failure in the semiconductor device.

これに対して、本実施の形態では、残留物を除去するために熱エネルギを用いる。具体的には、残留物が発生したウエハＷを加熱することにより、下記式に示すように残留物を熱分解する。   On the other hand, in this embodiment, thermal energy is used to remove the residue. Specifically, by heating the wafer W on which the residue is generated, the residue is pyrolyzed as shown in the following formula.

Ｈ２ＳｉＦ６＋Ｑ（熱エネルギ） → ２ＨＦ↑＋ＳｉＦ４↑
すなわち、本実施の形態では、ＳｉＯ２及びフッ酸の反応の残留物であるＨ２ＳｉＦ６を加熱を通じて除去する。 H 2 SiF 6 + Q (thermal energy) → 2HF ↑ + SiF 4 ↑
That is, in this embodiment, H 2 SiF 6 that is a residue of the reaction of SiO 2 and hydrofluoric acid is removed by heating.

次に、本実施の形態に係る基板処理方法について説明する。   Next, the substrate processing method according to the present embodiment will be described.

図３は、図１の基板処理システムが実行する基板処理方法を示す工程図である。   FIG. 3 is a process diagram showing a substrate processing method executed by the substrate processing system of FIG.

まず、単結晶シリコン基材７１上に熱酸化膜７２、各種膜７３，７４及びＢＰＳＧ膜７５が積層され、熱酸化膜７２、各種膜７３，７４及びＢＰＳＧ膜７５によって単結晶シリコン基材７１の一部が露出されるウエハＷを準備し、該ウエハＷをプラズマプロセスモジュール１２〜１５のいずれか１つのチャンバに搬入する。そして、ウエハＷが搬入されたプラズマプロセスモジュールにおいて、ＨＢｒガスから発生したプラズマにより、ウエハＷの単結晶シリコン基材７１にホールやトレンチを形成する（プラズマエッチングステップ）。このとき、ウエハＷのホールやトレンチ内においてデポ膜７６が形成される（図３（Ａ））。   First, a thermal oxide film 72, various films 73 and 74, and a BPSG film 75 are laminated on the single crystal silicon base material 71, and the single crystal silicon base material 71 is formed by the thermal oxide film 72, various films 73 and 74, and the BPSG film 75. A wafer W to be partially exposed is prepared, and the wafer W is loaded into any one of the plasma process modules 12 to 15. Then, in the plasma process module into which the wafer W is loaded, holes and trenches are formed in the single crystal silicon substrate 71 of the wafer W by plasma generated from the HBr gas (plasma etching step). At this time, a deposition film 76 is formed in the hole or trench of the wafer W (FIG. 3A).

次いで、図３（Ａ）に示すウエハＷをプラズマプロセスモジュールのチャンバから搬出し、トランスファモジュール１１を経由してガスプロセスモジュール１６のチャンバ２２内に搬入する。そして、ウエハＷを載置台２３上に載置し、チャンバ２２内の圧力をＡＰＣバルブ２５ｂ等によって１．３×１０１〜１．１×１０３Ｐａ（１〜８Ｔｏｒｒ）に設定し、チャンバ２２内の雰囲気温度を側壁内のヒータによって４０〜６０℃に設定する。そして、シャワーヘッド２４のガス供給部２６からＨＦガスを流量４０〜６０ＳＣＣＭでウエハＷに向けて供給する（ＨＦガス供給ステップ）（図３（Ｂ））。なお、このとき、チャンバ２２内から水分子をほぼ除去し、Ｈ２Ｏガスをチャンバ２２内に供給しない。 Next, the wafer W shown in FIG. 3A is unloaded from the chamber of the plasma process module, and loaded into the chamber 22 of the gas process module 16 via the transfer module 11. Then, the wafer W is mounted on the mounting table 23, and the pressure in the chamber 22 is set to 1.3 × 10 1 to 1.1 × 10 3 Pa ( 1 to 8 Torr) by the APC valve 25 b or the like. The atmospheric temperature inside is set to 40 to 60 ° C. by the heater inside the side wall. Then, HF gas is supplied from the gas supply unit 26 of the shower head 24 toward the wafer W at a flow rate of 40 to 60 SCCM (HF gas supply step) (FIG. 3B). At this time, water molecules are almost removed from the chamber 22 and the H 2 O gas is not supplied into the chamber 22.

ここで、ＢＰＳＧ膜７５やデポ膜７６に達したＨＦガスはＢＰＳＧ膜７５やデポ膜７６に含まれている水分子と結びついてフッ酸となる。そして、このフッ酸はＢＰＳＧ膜７５やデポ膜７６を侵していき、その結果、ＢＰＳＧ膜７５やデポ膜７６が選択的にエッチングされるが、ＢＰＳＧ膜７５やデポ膜７６中のＳｉＯ２とフッ酸との反応に基づく残留物４１が発生し、ホールやトレンチ内において各種膜７３，７４、熱酸化膜７２及び単結晶シリコン基材７１上に堆積する（図３（Ｃ））。 Here, the HF gas reaching the BPSG film 75 and the deposition film 76 is combined with water molecules contained in the BPSG film 75 and the deposition film 76 to become hydrofluoric acid. Then, the hydrofluoric acid will attack the BPSG film 75 and the deposit film 76, as a result, although the BPSG film 75 and the deposit film 76 is selectively etched, SiO 2 and fluoride in the BPSG film 75 and the deposit film 76 Residue 41 based on the reaction with the acid is generated and deposited on the various films 73 and 74, the thermal oxide film 72, and the single crystal silicon substrate 71 in the holes and trenches (FIG. 3C).

次いで、残留物４１が堆積したウエハＷをガスプロセスモジュール１６のチャンバ２２から搬出し、トランスファモジュール１１を経由して加熱プロセスモジュール１７のチャンバ内に搬入する。加熱プロセスモジュール１７は搬入されたウエハＷを所定の温度、具体的には１５０℃以上まで加熱する（基板加熱ステップ）。また、加熱プロセスモジュール１７はチャンバ内にＮ２ガスを導入し、該導入されたＮ２ガスはチャンバ内においてガス流を形成する。このとき、残留物４１を構成するＨ２ＳｉＦ６は加熱によってＨＦとＳｉＦ４に分解され、分解されたＨＦ及びＳｉＦ４はガス流に巻き込まれて除去される（図３（Ｄ））。 Next, the wafer W on which the residue 41 is deposited is unloaded from the chamber 22 of the gas process module 16 and loaded into the chamber of the heating process module 17 via the transfer module 11. The heating process module 17 heats the loaded wafer W to a predetermined temperature, specifically, 150 ° C. or more (substrate heating step). The heating process module 17 introduces N 2 gas into the chamber, and the introduced N 2 gas forms a gas flow in the chamber. At this time, H 2 SiF 6 constituting the residue 41 is decomposed into HF and SiF 4 by heating, and the decomposed HF and SiF 4 are entrained in the gas flow and removed (FIG. 3D).

次いで、ウエハＷを加熱プロセスモジュール１７のチャンバ２２から搬出し、本処理を終了する。   Next, the wafer W is unloaded from the chamber 22 of the heating process module 17 and the present process is terminated.

本実施の形態に係る基板処理方法によれば、ウエハＷにおいて熱酸化膜７２、各種膜７３，７４及びＢＰＳＧ膜７５によって一部が露出される単結晶シリコン基材７１がＨＢｒガスのプラズマによってエッチングされ、該ウエハＷに向けてＨＦガスが供給され、さらに該ウエハＷが加熱される。単結晶シリコン基材７１がＨＢｒガスのプラズマによってエッチングされるとデポ膜７６が形成される。また、ＨＦガスから生成されたフッ酸はデポ膜７６及びＢＰＳＧ膜７５を選択的にエッチングするが残留物４１（Ｈ２ＳｉＦ６）を生成する。該残留物４１は加熱によってＨＦとＳｉＦ４に分解される。したがって、デポ膜７６及びＢＰＳＧ膜７５を乾燥環境下で除去することができるので、ガスプロセスモジュール１６と加熱プロセスモジュール１７とを１つの基板処理システム１０に配置することができる。これにより、単結晶シリコン基材７１のエッチング後に、トランスファモジュール１１を経由してガスプロセスモジュール１６や加熱プロセスモジュール１７にウエハＷを搬送することができる。すなわち、ウエハＷを大気に暴露することなく、デポ膜７６及びＢＰＳＧ膜７５を除去することができ、基板処理の工程を簡素化することができると共に、ウエハＷを大気に暴露する時間を管理する必要を無くすことができる。その結果、半導体デバイスの生産性が悪化するのを防止できる。 According to the substrate processing method according to the present embodiment, the single crystal silicon base material 71 partially exposed by the thermal oxide film 72, the various films 73 and 74, and the BPSG film 75 in the wafer W is etched by the plasma of HBr gas. Then, HF gas is supplied toward the wafer W, and the wafer W is further heated. When the single crystal silicon substrate 71 is etched by the plasma of HBr gas, a deposition film 76 is formed. The hydrofluoric acid generated from the HF gas selectively etches the deposition film 76 and the BPSG film 75, but generates a residue 41 (H 2 SiF 6 ). The residue 41 is decomposed into HF and SiF 4 by heating. Therefore, since the deposition film 76 and the BPSG film 75 can be removed in a dry environment, the gas process module 16 and the heating process module 17 can be arranged in one substrate processing system 10. Thereby, after etching the single crystal silicon substrate 71, the wafer W can be transferred to the gas process module 16 and the heating process module 17 via the transfer module 11. That is, the deposition film 76 and the BPSG film 75 can be removed without exposing the wafer W to the atmosphere, the substrate processing process can be simplified, and the time for exposing the wafer W to the atmosphere is managed. The need can be eliminated. As a result, it is possible to prevent the productivity of the semiconductor device from deteriorating.

上述した基板処理方法によれば、ガスプロセスモジュール１６と加熱プロセスモジュール１７とを１つの基板処理システム１０に配置することができるので、ガスプロセスモジュール１６や加熱プロセスモジュール１７を別の場所に設置する必要がなく、システム設置用面積（フットプリント）を縮小することができる。   According to the substrate processing method described above, the gas process module 16 and the heating process module 17 can be arranged in one substrate processing system 10, and therefore the gas process module 16 and the heating process module 17 are installed in different locations. There is no need, and the system installation area (footprint) can be reduced.

また、上述した基板処理方法によれば、Ｎ２ガスの雰囲気下でウエハＷが加熱される。Ｎ２ガスはガス流を形成し、加熱によって分解された残留物４１を巻き込んで運搬する。したがって、デポ膜７６及びＢＰＳＧ膜７５を確実に除去することができる。 Further, according to the substrate processing method described above, the wafer W is heated in an N 2 gas atmosphere. The N 2 gas forms a gas flow and entrains and transports the residue 41 decomposed by heating. Therefore, the deposition film 76 and the BPSG film 75 can be reliably removed.

さらに、上述した基板処理方法によれば、ＢＰＳＧ膜７５やデポ膜７６を有するウエハＷに向けてＨＦガスが供給される。ＨＦガスはＢＰＳＧ膜７５やデポ膜７６に含まれている水分子と結びついてフッ酸となり、該フッ酸はＢＰＳＧ膜７５やデポ膜７６を侵して選択的にエッチングする。したがって、ＢＰＳＧ膜７５やデポ膜７６の除去の際、熱酸化膜７２が除去されてノッチングが発生するのを防止することができる。   Further, according to the substrate processing method described above, the HF gas is supplied toward the wafer W having the BPSG film 75 and the deposition film 76. The HF gas is combined with water molecules contained in the BPSG film 75 and the deposit film 76 to form hydrofluoric acid, and the hydrofluoric acid invades and selectively etches the BPSG film 75 and the deposit film 76. Therefore, when the BPSG film 75 and the deposition film 76 are removed, it is possible to prevent the thermal oxide film 72 from being removed and the occurrence of notching.

上述した基板処理システム１０では、ガスプロセスモジュール１６と加熱プロセスモジュール１７とを別の装置で実現したが、図４に示すように、ガスプロセスモジュール４２が載置台２３内に配置されたステージヒータ４３を有し、該ステージヒータ４３が載置台２３に載置されたウエハＷを加熱するようにしてもよい。これにより、ガスプロセスモジュール４２だけでＢＰＳＧ膜７５やデポ膜７６の選択的エッチング及び残留物４１の熱分解を行うことができる。すなわち、ガスプロセスモジュール及び熱プロセスモジュールの機能を１つのプロセスモジュールで実現することができるので、基板処理システム１０を小型化することができる。   In the substrate processing system 10 described above, the gas process module 16 and the heating process module 17 are realized by separate apparatuses. However, as shown in FIG. 4, the stage heater 43 in which the gas process module 42 is arranged in the mounting table 23. And the stage heater 43 may heat the wafer W mounted on the mounting table 23. Thereby, the selective etching of the BPSG film 75 and the deposit film 76 and the thermal decomposition of the residue 41 can be performed only by the gas process module 42. That is, since the functions of the gas process module and the thermal process module can be realized by one process module, the substrate processing system 10 can be reduced in size.

次に、本発明の第２の実施の形態に係る基板処理システムについて説明する。   Next, a substrate processing system according to a second embodiment of the present invention will be described.

本実施の形態は、その構成や作用が上述した第１の実施の形態と基本的に同じであり、残留物の熱分解を利用しない点で上述した第１の実施の形態と異なるのみである。したがって、同様の構成については説明を省略し、以下に第１の実施の形態と異なる構成や作用についてのみ説明を行う。   This embodiment is basically the same in configuration and operation as the first embodiment described above, and only differs from the first embodiment described above in that the thermal decomposition of the residue is not used. . Therefore, the description of the same configuration is omitted, and only the configuration and operation different from the first embodiment will be described below.

上述したように、ＢＰＳＧ膜７５やデポ膜７６をフッ酸によって除去する場合、ＢＰＳＧ膜７５やデポ膜７６とフッ酸とが化学反応を起こして残留物４１（Ｈ２ＳｉＦ６）が発生する。本実施の形態では、残留物４１を除去するためにＮＨ３を用いる。具体的には、残留物に向けてＮＨ３ガスを供給することにより、下記式に示す化学反応を起こし、
Ｈ２ＳｉＦ６＋２ＮＨ３ → ２ＮＨ４Ｆ＋ＳｉＦ４↑
ＮＨ４Ｆ（フッ化アンモニウム）とＳｉＦ４とを発生させる。ＮＨ４Ｆは昇華容易な反応生成物であり、雰囲気温度を常温より多少高く設定すれば昇華するため、容易に除去することができる。 As described above, when the BPSG film 75 and the deposition film 76 are removed with hydrofluoric acid, the BPSG film 75 or the deposition film 76 and hydrofluoric acid cause a chemical reaction to generate a residue 41 (H 2 SiF 6 ). In the present embodiment, NH 3 is used to remove the residue 41. Specifically, by supplying NH 3 gas toward the residue, a chemical reaction represented by the following formula occurs,
H 2 SiF 6 + 2NH 3 → 2NH 4 F + SiF 4 ↑
NH 4 F (ammonium fluoride) and SiF 4 are generated. NH 4 F is a reaction product that is easily sublimated, and can be easily removed because it sublimes if the ambient temperature is set slightly higher than room temperature.

すなわち、本実施の形態では、ＳｉＯ２及びフッ酸の反応の残留物であるＨ２ＳｉＦ６をＮＨ３との反応及び昇華を通じて除去する。 That is, in this embodiment, H 2 SiF 6 that is a residue of the reaction between SiO 2 and hydrofluoric acid is removed through reaction with NH 3 and sublimation.

本実施の形態に係る基板処理システムは、図１の基板処理システム１０と同様の構成を有し、ガスプロセスモジュール１６及び加熱プロセスモジュール１７の代わりに、ＢＰＳＧ膜７５やデポ膜７６の選択的エッチングと、残留物４１及びＮＨ３の反応及び該反応によって生成された反応生成物（ＮＨ４Ｆ）の昇華を行うガスプロセスモジュール４４（ＨＦガス供給装置、洗浄ガス供給装置）を備える。該ガスプロセスモジュール４４は真空ゲートバルブ４４ａを介してトランスファモジュール１１に接続される。 The substrate processing system according to the present embodiment has the same configuration as that of the substrate processing system 10 of FIG. 1, and selectively etches the BPSG film 75 and the deposition film 76 instead of the gas process module 16 and the heating process module 17. And a gas process module 44 (HF gas supply device, cleaning gas supply device) that performs the reaction of the residue 41 and NH 3 and the sublimation of the reaction product (NH 4 F) generated by the reaction. The gas process module 44 is connected to the transfer module 11 via a vacuum gate valve 44a.

図５は、本実施の形態に係る基板処理システムにおけるガスプロセスモジュールの断面図である。   FIG. 5 is a cross-sectional view of the gas process module in the substrate processing system according to the present embodiment.

図５において、ガスプロセスモジュール４４は、チャンバ２２、載置台２３、シャワーヘッド４５、ＴＭＰ２５ａ及びＡＰＣバルブ２５ｂを有する。   In FIG. 5, the gas process module 44 includes a chamber 22, a mounting table 23, a shower head 45, a TMP 25a, and an APC valve 25b.

シャワーヘッド４５は円板状の下層ガス供給部４６及び円板状の上層ガス供給部４７からなり、下層ガス供給部４６に上層ガス供給部４７が重ねられている。また、下層ガス供給部４６及び上層ガス供給部４７はそれぞれ第１のバッファ室４８及び第２のバッファ室４９を有する。第１のバッファ室４８及び第２のバッファ室４９はそれぞれガス通気孔５０，５１を介してチャンバ２２内に連通する。   The shower head 45 includes a disk-shaped lower gas supply unit 46 and a disk-shaped upper gas supply unit 47, and the upper gas supply unit 47 is superimposed on the lower gas supply unit 46. The lower gas supply unit 46 and the upper gas supply unit 47 have a first buffer chamber 48 and a second buffer chamber 49, respectively. The first buffer chamber 48 and the second buffer chamber 49 communicate with the chamber 22 through gas vents 50 and 51, respectively.

第１のバッファ室４８はＮＨ３（アンモニア）ガス供給系（図示しない）に接続されている。該ＮＨ３ガス供給系は第１のバッファ室４８へＮＨ３ガスを含むガス（洗浄ガス）を供給する。該供給された洗浄ガスはガス通気孔５０を介してチャンバ２２内へ供給される。また、第２のバッファ室４９はＨＦガス供給系に接続されている。ＨＦガス供給系は第２のバッファ室４９へＨＦガスを供給する。該供給されたＨＦガスはガス通気孔５１を介してチャンバ２２内へ供給される。 The first buffer chamber 48 is connected to an NH 3 (ammonia) gas supply system (not shown). The NH 3 gas supply system supplies a gas containing NH 3 gas (cleaning gas) to the first buffer chamber 48. The supplied cleaning gas is supplied into the chamber 22 through the gas vent 50. The second buffer chamber 49 is connected to the HF gas supply system. The HF gas supply system supplies HF gas to the second buffer chamber 49. The supplied HF gas is supplied into the chamber 22 through the gas vent hole 51.

ガス通気孔５０，５１におけるチャンバ２２内への開口部は、図２（Ｂ）におけるガス通気孔２８と同様に、末広がり状に形成される。これにより、洗浄ガス又はＨＦガスをチャンバ２２内へ効率よく拡散することができる。さらに、ガス通気孔５０，５１は断面がくびれ形状を呈するので、チャンバ２２で発生した残留物等がガス通気孔５０，５１、引いては、第１のバッファ室４８や第２のバッファ室４９へ逆流するのを防止する。   Openings into the chamber 22 in the gas vent holes 50 and 51 are formed in a divergent shape like the gas vent hole 28 in FIG. Thereby, the cleaning gas or the HF gas can be efficiently diffused into the chamber 22. Further, since the gas vent holes 50 and 51 have a constricted cross section, the residue generated in the chamber 22 is pulled into the gas vent holes 50 and 51, and hence the first buffer chamber 48 and the second buffer chamber 49. Prevent backflow.

また、ガスプロセスモジュール４４では、チャンバ２２の側壁がヒータ（図示しない）、例えば、加熱素子を内蔵する。これにより、チャンバ２２内の雰囲気温度を常温より高く設定することができ、後述するＮＨ４Ｆの昇華を促進することができる。 In the gas process module 44, the side wall of the chamber 22 incorporates a heater (not shown), for example, a heating element. Thereby, the atmospheric temperature in the chamber 22 can be set higher than normal temperature, and the sublimation of NH 4 F described later can be promoted.

次に、本実施の形態に係る基板処理方法について説明する。   Next, the substrate processing method according to the present embodiment will be described.

図６は、本実施の形態に係る基板処理システムが実行する基板処理方法を示す工程図である。   FIG. 6 is a process diagram showing a substrate processing method executed by the substrate processing system according to the present embodiment.

まず、図３（Ａ）と同様に、ウエハＷをプラズマプロセスモジュール１２〜１５のいずれか１つのチャンバに搬入し、該ウエハＷが搬入されたプラズマプロセスモジュールにおいて、ＨＢｒガスから発生したプラズマにより、ウエハＷの単結晶シリコン基材７１にホールやトレンチを形成する（プラズマエッチングステップ）。このとき、ウエハＷのホールやトレンチ内においてデポ膜７６が形成される（図６（Ａ））。   First, as in FIG. 3A, the wafer W is loaded into any one of the plasma process modules 12 to 15, and the plasma generated from the HBr gas in the plasma process module into which the wafer W is loaded, Holes and trenches are formed in the single crystal silicon substrate 71 of the wafer W (plasma etching step). At this time, a deposition film 76 is formed in the hole or trench of the wafer W (FIG. 6A).

次いで、図６（Ａ）に示すウエハＷをプラズマプロセスモジュールのチャンバから搬出し、トランスファモジュール１１を経由してガスプロセスモジュール４４のチャンバ２２内に搬入する。そして、ウエハＷを載置台２３上に載置し、チャンバ２２内の圧力、チャンバ２２内の雰囲気温度、上層ガス供給部４７からのＨＦガスの供給流量を図３（Ｂ）と同様に設定する（ＨＦガス供給ステップ）。なお、このとき、チャンバ２２内から水分子をほぼ除去し、Ｈ２Ｏガスをチャンバ２２内に供給しないのも図３（Ｂ）と同様である。 Next, the wafer W shown in FIG. 6A is unloaded from the chamber of the plasma process module, and loaded into the chamber 22 of the gas process module 44 via the transfer module 11. Then, the wafer W is mounted on the mounting table 23, and the pressure in the chamber 22, the atmospheric temperature in the chamber 22, and the supply flow rate of the HF gas from the upper gas supply unit 47 are set in the same manner as in FIG. (HF gas supply step). At this time, as in FIG. 3B, the water molecules are substantially removed from the chamber 22 and the H 2 O gas is not supplied into the chamber 22.

ここで、図３（Ｃ）と同様に、ＢＰＳＧ膜７５やデポ膜７６中のＳｉＯ２とフッ酸との反応に基づく残留物４１が発生し、ホールやトレンチ内において各種膜７３，７４、熱酸化膜７２及び単結晶シリコン基材７１上に堆積する（図６（Ｃ））。 Here, as in FIG. 3C, a residue 41 is generated based on the reaction between SiO 2 and hydrofluoric acid in the BPSG film 75 and the deposit film 76, and various films 73 and 74, heat in the holes and trenches. Deposited on the oxide film 72 and the single crystal silicon substrate 71 (FIG. 6C).

次いで、ＨＦガスのチャンバ２２内への供給を中止した後、シャワーヘッド４５の下層ガス供給部４６から洗浄ガスをウエハＷに向けて供給する（洗浄ガス供給ステップ）（図６（Ｄ））。このとき、洗浄ガス中のＮＨ３ガスは残留物４１を構成するＨ２ＳｉＦ６と反応してＮＨ４Ｆ及びＳｉＦ４を発生させる。そして、チャンバ２２内の雰囲気温度を側壁内の加熱素子等によって常温より多少高く設定し、ＮＨ４Ｆを昇華させる（図６（Ｅ））。 Next, after the supply of the HF gas into the chamber 22 is stopped, the cleaning gas is supplied from the lower layer gas supply unit 46 of the shower head 45 toward the wafer W (cleaning gas supply step) (FIG. 6D). At this time, NH 3 gas in the cleaning gas reacts with H 2 SiF 6 constituting the residue 41 to generate NH 4 F and SiF 4 . Then, the atmospheric temperature in the chamber 22 is set to be slightly higher than the normal temperature by a heating element or the like in the side wall, and NH 4 F is sublimated (FIG. 6E).

次いで、ウエハＷをガスプロセスモジュール４４のチャンバ２２から搬出し、本処理を終了する。   Next, the wafer W is unloaded from the chamber 22 of the gas process module 44, and this process is terminated.

本実施の形態に係る基板処理方法によれば、ウエハＷにおいて熱酸化膜７２、各種膜７３，７４及びＢＰＳＧ膜７５によって一部が露出される単結晶シリコン基材７１がＨＢｒガスのプラズマによってエッチングされ、該ウエハＷに向けてＨＦガスが供給され、さらに、該ウエハＷに向けてＮＨ３ガスを含む洗浄ガスが供給される。単結晶シリコン基材７１がＨＢｒガスのプラズマによってエッチングされるとデポ膜７６が形成される。また、ＨＦガスから生成されたフッ酸はデポ膜７６及びＢＰＳＧ膜７５を選択的にエッチングするが残留物４１を生成する。ＮＨ３ガスは残留物４１と反応して昇華容易な反応生成物（ＮＨ４Ｆ）を生成させ、該反応生成物はチャンバ２２内の雰囲気温度が常温より多少高く設定されることによって容易に昇華される。したがって、デポ膜７６及びＢＰＳＧ膜７５を乾燥環境下で除去することができるので、ガスプロセスモジュール４４を基板処理システム１０に配置することができる。これにより、単結晶シリコン基材７１のエッチング後に、トランスファモジュール１１を経由してガスプロセスモジュール４４にウエハＷを搬送することができる。すなわち、単結晶シリコン基材７１のエッチング後にウエハＷを大気に暴露することなく、デポ膜７６及びＢＰＳＧ膜７５を除去することができ、基板処理の工程を簡素化することができると共に、ウエハＷを大気に暴露する時間を管理する必要を無くすことができる。その結果、半導体デバイスの生産性が悪化するのを防止できる。 According to the substrate processing method according to the present embodiment, the single crystal silicon base material 71 partially exposed by the thermal oxide film 72, the various films 73 and 74, and the BPSG film 75 in the wafer W is etched by the plasma of HBr gas. Then, HF gas is supplied toward the wafer W, and further, a cleaning gas containing NH 3 gas is supplied toward the wafer W. When the single crystal silicon substrate 71 is etched by the plasma of HBr gas, a deposition film 76 is formed. The hydrofluoric acid generated from the HF gas selectively etches the deposition film 76 and the BPSG film 75, but generates a residue 41. The NH 3 gas reacts with the residue 41 to generate a reaction product (NH 4 F) that is easily sublimated, and the reaction product is easily sublimated by setting the atmospheric temperature in the chamber 22 to be slightly higher than room temperature. Is done. Accordingly, since the deposition film 76 and the BPSG film 75 can be removed in a dry environment, the gas process module 44 can be disposed in the substrate processing system 10. Thereby, the wafer W can be transferred to the gas process module 44 via the transfer module 11 after the etching of the single crystal silicon substrate 71. That is, the deposition film 76 and the BPSG film 75 can be removed without exposing the wafer W to the atmosphere after the etching of the single crystal silicon base material 71, the substrate processing process can be simplified, and the wafer W can be simplified. It is possible to eliminate the need to manage the exposure time to the atmosphere. As a result, it is possible to prevent the productivity of the semiconductor device from deteriorating.

上述した基板処理方法によれば、ガスプロセスモジュール４４を基板処理システムに配置することができるので、ガスプロセスモジュール４４を別の場所に設置する必要がなく、フットプリントを縮小することができる。   According to the above-described substrate processing method, since the gas process module 44 can be arranged in the substrate processing system, it is not necessary to install the gas process module 44 in another place, and the footprint can be reduced.

また、上述した基板処理方法によれば、ガスプロセスモジュール４４だけでＢＰＳＧ膜７５やデポ膜７６の選択的エッチング及び残留物４１の除去を行うことができるので、基板処理システム１０を小型化することができる。   Further, according to the above-described substrate processing method, the BPSG film 75 and the deposit film 76 can be selectively etched and the residue 41 can be removed only by the gas process module 44, so that the substrate processing system 10 can be downsized. Can do.

なお、ＢＰＳＧ膜７５やデポ膜７６の選択的エッチング及び残留物４１からの反応生成物の生成と、該反応生成物の昇華とを別のプロセスモジュールによって行ってもよい。   Note that the selective etching of the BPSG film 75 and the deposition film 76, the generation of the reaction product from the residue 41, and the sublimation of the reaction product may be performed by different process modules.

上述した各実施の形態では、ハードマスクとしてＢＰＳＧ膜７５を用いたが、ハードマスクとして用いる酸化膜はこれに限られず、少なくとも熱酸化膜７２より多くの不純物を含む酸化膜であればよく、具体的には、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜やＢＳＧ（Boron Silicate Glass）膜であってもよい。また、除去される残留物もＨ２ＳｉＦ６に限られない。本発明はフッ酸による酸化膜除去の際に発生する残留物の除去であれば適用することができる。 In each of the above-described embodiments, the BPSG film 75 is used as the hard mask. However, the oxide film used as the hard mask is not limited to this, and any oxide film containing at least more impurities than the thermal oxide film 72 may be used. Specifically, it may be a TEOS (Tetra Ethyl Ortho Silicate) film or a BSG (Boron Silicate Glass) film. Further, the removed residue is not limited to H 2 SiF 6 . The present invention can be applied to the removal of the residue generated when the oxide film is removed with hydrofluoric acid.

また、本発明の目的は、上述した各実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、コンピュータに供給し、コンピュータのＣＰＵが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。   Another object of the present invention is to supply a computer with a storage medium storing software program codes for realizing the functions of the above-described embodiments, and the computer CPU reads out the program codes stored in the storage medium. It is also achieved by executing.

この場合、記憶媒体から読み出されたプログラムコード自体が上述した各実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。   In this case, the program code itself read from the storage medium realizes the functions of the above-described embodiments, and the program code and the storage medium storing the program code constitute the present invention.

また、プログラムコードを供給するための記憶媒体としては、例えば、ＲＡＭ、ＮＶ−ＲＡＭ、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ）等の光ディスク、磁気テープ、不揮発性のメモリカード、他のＲＯＭ等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコンピュータに供給されてもよい。   Examples of the storage medium for supplying the program code include RAM, NV-RAM, floppy (registered trademark) disk, hard disk, magneto-optical disk, CD-ROM, CD-R, CD-RW, DVD (DVD). -ROM, DVD-RAM, DVD-RW, DVD + RW) and other optical disks, magnetic tapes, non-volatile memory cards, other ROMs, etc., as long as they can store the program code. Alternatively, the program code may be supplied to the computer by downloading from another computer or database (not shown) connected to the Internet, a commercial network, a local area network, or the like.

また、コンピュータが読み出したプログラムコードを実行することにより、上記各実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、ＣＰＵ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。   Further, by executing the program code read by the computer, not only the functions of the above-described embodiments are realized, but also an OS (operating system) running on the CPU based on the instruction of the program code. Includes a case where part or all of the actual processing is performed and the functions of the above-described embodiments are realized by the processing.

更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。   Further, after the program code read from the storage medium is written in a memory provided in a function expansion board inserted into the computer or a function expansion unit connected to the computer, the function expansion is performed based on the instruction of the program code. This includes a case where the CPU or the like provided in the board or the function expansion unit performs part or all of the actual processing, and the functions of the above-described embodiments are realized by the processing.

上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。   The form of the program code may include an object code, a program code executed by an interpreter, script data supplied to the OS, and the like.

本発明の第１の実施の形態に係る基板処理システムの概略構成を示す平面図である。1 is a plan view showing a schematic configuration of a substrate processing system according to a first embodiment of the present invention. 図１におけるガスプロセスモジュールの断面図であり、図２（Ａ）は図１における線Ｉ−Ｉに沿う断面図であり、図２（Ｂ）は図２（Ａ）におけるＡ部の拡大図である。2 is a cross-sectional view of the gas process module in FIG. 1, FIG. 2 (A) is a cross-sectional view taken along line II in FIG. 1, and FIG. 2 (B) is an enlarged view of a portion A in FIG. is there. 図１の基板処理システムが実行する基板処理方法を示す工程図である。It is process drawing which shows the substrate processing method which the substrate processing system of FIG. 1 performs. 図１におけるガスプロセスモジュールの変形例の断面図である。It is sectional drawing of the modification of the gas process module in FIG. 本発明の第２の実施の形態に係る基板処理システムにおけるガスプロセスモジュールの断面図である。It is sectional drawing of the gas process module in the substrate processing system which concerns on the 2nd Embodiment of this invention. 本実施の形態に係る基板処理システムが実行する基板処理方法を示す工程図である。It is process drawing which shows the substrate processing method which the substrate processing system which concerns on this Embodiment performs. ＳｉＯＢｒからなるデポ膜がホールの表面に形成されるウエハの概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the wafer in which the deposition film which consists of SiOBr is formed in the surface of a hole.

符号の説明Explanation of symbols

Ｓ 処理空間
Ｗ ウエハ
１０ 基板処理システム
１１ トランスファモジュール
１２，１３，１４，１５ プラズマプロセスモジュール
１６，４２，４４ ガスプロセスモジュール
１７ 熱プロセスモジュール
２４，４５ シャワーヘッド
２６ ガス供給部
４１ 残留物
４３ ステージヒータ
４６ 下層ガス供給部
４７ 上層ガス供給部
７１ 単結晶シリコン基材
７２ 熱酸化膜
７５ ＢＰＳＧ膜
７６ デポ膜 S processing space W wafer 10 substrate processing system 11 transfer module 12, 13, 14, 15 plasma process module 16, 42, 44 gas process module 17, thermal process module 24, 45 shower head 26 gas supply unit 41 residue 43 stage heater 46 Lower layer gas supply unit 47 Upper layer gas supply unit 71 Single crystal silicon substrate 72 Thermal oxide film 75 BPSG film 76 Deposition film

Claims (10)

単結晶シリコン基材、熱酸化処理によって形成された第１の酸化膜及び不純物を含む第２の酸化膜を有し、前記第１及び第２の酸化膜は前記単結晶シリコン基材の一部を露出させる基板を処理する基板処理方法であって、
ハロゲン系ガスのプラズマによって前記露出した単結晶シリコン基材をエッチングするプラズマエッチングステップと、
前記基板に向けてＨＦガスを供給するＨＦガス供給ステップと、
前記ＨＦガスが供給された前記基板を加熱する基板加熱ステップとを有することを特徴とする基板処理方法。 A single crystal silicon substrate, a first oxide film formed by thermal oxidation treatment, and a second oxide film containing impurities, wherein the first and second oxide films are part of the single crystal silicon substrate; A substrate processing method for processing a substrate that exposes a substrate,
A plasma etching step of etching the exposed single crystal silicon substrate with a plasma of a halogen-based gas;
An HF gas supply step of supplying HF gas toward the substrate;
And a substrate heating step of heating the substrate supplied with the HF gas. 前記プラズマエッチングステップ、前記ＨＦガス供給ステップ及び前記基板加熱ステップの間において、前記基板を大気に暴露しないことを特徴とする請求項１記載の基板処理方法。   The substrate processing method according to claim 1, wherein the substrate is not exposed to the atmosphere during the plasma etching step, the HF gas supply step, and the substrate heating step. 前記基板加熱ステップでは、Ｎ２ガスの雰囲気下で前記基板を加熱することを特徴とする請求項１又は２記載の基板処理方法。 The substrate processing method according to claim 1, wherein, in the substrate heating step, the substrate is heated in an atmosphere of N 2 gas. 単結晶シリコン基材、熱酸化処理によって形成された第１の酸化膜及び不純物を含む第２の酸化膜を有し、前記第１及び第２の酸化膜は前記単結晶シリコン基材の一部を露出させる基板を処理する基板処理方法であって、
ハロゲン系ガスのプラズマによって前記露出した単結晶シリコン基材をエッチングするプラズマエッチングステップと、
前記基板に向けてＨＦガスを供給するＨＦガス供給ステップと、
前記ＨＦガスが供給された前記基板に向けて少なくともＮＨ３ガスを含む洗浄ガスを供給する洗浄ガス供給ステップとを有することを特徴とする基板処理方法。 A single crystal silicon substrate, a first oxide film formed by thermal oxidation treatment, and a second oxide film containing impurities, wherein the first and second oxide films are part of the single crystal silicon substrate; A substrate processing method for processing a substrate that exposes a substrate,
A plasma etching step of etching the exposed single crystal silicon substrate with a plasma of a halogen-based gas;
An HF gas supply step of supplying HF gas toward the substrate;
And a cleaning gas supply step of supplying a cleaning gas containing at least NH 3 gas toward the substrate supplied with the HF gas. 前記プラズマエッチングステップ、前記ＨＦガス供給ステップ及び前記洗浄ガス供給ステップの間において、前記基板を大気に暴露しないことを特徴とする請求項４記載の基板処理方法。   5. The substrate processing method according to claim 4, wherein the substrate is not exposed to the atmosphere during the plasma etching step, the HF gas supply step, and the cleaning gas supply step. 単結晶シリコン基材、熱酸化処理によって形成された第１の酸化膜及び不純物を含む第２の酸化膜を有し、前記第１及び第２の酸化膜は前記単結晶シリコン基材の一部を露出させる基板を処理する基板処理システムにおいて、
ハロゲン系ガスのプラズマによって前記露出した単結晶シリコン基材をエッチングするプラズマエッチング装置と、
前記基板に向けてＨＦガスを供給するＨＦガス供給装置と、
前記ＨＦガスが供給された前記基板を加熱する基板加熱装置とを備えることを特徴とする基板処理システム。 A single crystal silicon substrate, a first oxide film formed by thermal oxidation treatment, and a second oxide film containing impurities, wherein the first and second oxide films are part of the single crystal silicon substrate; In a substrate processing system for processing a substrate exposing a substrate,
A plasma etching apparatus for etching the exposed single crystal silicon substrate with a halogen-based gas plasma;
An HF gas supply device for supplying HF gas toward the substrate;
A substrate processing system comprising: a substrate heating device that heats the substrate supplied with the HF gas. 前記プラズマエッチング装置、前記ＨＦガス供給装置及び前記基板加熱装置の間に配置され、且つ前記基板を大気に暴露することなく前記基板を搬送する基板搬送装置を備えることを特徴とする請求項６記載の基板処理システム。   7. A substrate transfer apparatus that is disposed between the plasma etching apparatus, the HF gas supply apparatus, and the substrate heating apparatus and that transfers the substrate without exposing the substrate to the atmosphere. Substrate processing system. 前記ＨＦガス供給装置及び前記基板加熱装置が同一の装置によって実現されていることを特徴とする請求項６又は７記載の基板処理システム。   The substrate processing system according to claim 6, wherein the HF gas supply device and the substrate heating device are realized by the same device. 単結晶シリコン基材、熱酸化処理によって形成された第１の酸化膜及び不純物を含む第２の酸化膜を有し、前記第１及び第２の酸化膜は前記単結晶シリコン基材の一部を露出させる基板を処理する基板処理システムであって、
ハロゲン系ガスのプラズマによって前記露出した単結晶シリコン基材をエッチングするプラズマエッチング装置と、
前記基板に向けてＨＦガスを供給するＨＦガス供給装置と、
前記ＨＦガスが供給された前記基板に向けて少なくともＮＨ３ガスを含む洗浄ガスを供給する洗浄ガス供給装置とを備えることを特徴とする基板処理システム。 A single crystal silicon substrate, a first oxide film formed by thermal oxidation treatment, and a second oxide film containing impurities, wherein the first and second oxide films are part of the single crystal silicon substrate; A substrate processing system for processing a substrate that exposes a substrate,
A plasma etching apparatus for etching the exposed single crystal silicon substrate with a halogen-based gas plasma;
An HF gas supply device for supplying HF gas toward the substrate;
A substrate processing system comprising: a cleaning gas supply device that supplies a cleaning gas containing at least NH 3 gas toward the substrate to which the HF gas is supplied. 前記プラズマエッチング装置、前記ＨＦガス供給装置及び前記洗浄ガス供給装置の間に配置され、且つ前記基板を大気に暴露することなく前記基板を搬送する基板搬送装置を備えることを特徴とする請求項９記載の基板処理システム。   10. A substrate transfer device disposed between the plasma etching device, the HF gas supply device, and the cleaning gas supply device, and transferring the substrate without exposing the substrate to the atmosphere. The substrate processing system as described.
JP2006298187A 2006-11-01 2006-11-01 Substrate processing method and substrate processing system Active JP4849614B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006298187A JP4849614B2 (en) 2006-11-01 2006-11-01 Substrate processing method and substrate processing system
US11/869,151 US8206605B2 (en) 2006-11-01 2007-10-09 Substrate processing method and substrate processing system
TW096138507A TWI431692B (en) 2006-11-01 2007-10-15 Substrate processing method and substrate processing system
KR1020070110111A KR100892542B1 (en) 2006-11-01 2007-10-31 Substrate processing method and substrate processing system
CNB2007101666683A CN100547743C (en) 2006-11-01 2007-11-01 Substrate processing method using same and base plate processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006298187A JP4849614B2 (en) 2006-11-01 2006-11-01 Substrate processing method and substrate processing system

Publications (2)

Publication Number Publication Date
JP2008117867A true JP2008117867A (en) 2008-05-22
JP4849614B2 JP4849614B2 (en) 2012-01-11

Family

ID=39422963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006298187A Active JP4849614B2 (en) 2006-11-01 2006-11-01 Substrate processing method and substrate processing system

Country Status (4)

Country Link
JP (1) JP4849614B2 (en)
KR (1) KR100892542B1 (en)
CN (1) CN100547743C (en)
TW (1) TWI431692B (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011191198A (en) * 2010-03-15 2011-09-29 Oki Semiconductor Co Ltd Method for manufacturing semiconductor device
JP2012096350A (en) * 2010-10-29 2012-05-24 Freescale Semiconductor Inc Method of forming micro-electro-mechanical-system (mems) device
WO2012153534A1 (en) * 2011-05-11 2012-11-15 東京エレクトロン株式会社 Deposit removal method
WO2013157235A1 (en) * 2012-04-18 2013-10-24 東京エレクトロン株式会社 Deposit removal method and gas treatment device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412141A (en) * 2011-11-14 2012-04-11 上海华虹Nec电子有限公司 Method for removing oxide film residues in deep groove
JP6502206B2 (en) * 2015-08-07 2019-04-17 東京エレクトロン株式会社 Substrate processing apparatus and substrate processing method
TWI700750B (en) * 2017-01-24 2020-08-01 美商應用材料股份有限公司 Method and apparatus for selective deposition of dielectric films
US10692730B1 (en) * 2019-08-30 2020-06-23 Mattson Technology, Inc. Silicon oxide selective dry etch process

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03147322A (en) * 1989-11-01 1991-06-24 Fujitsu Ltd Manufacture of semiconductor device
JPH03204930A (en) * 1989-10-02 1991-09-06 Dainippon Screen Mfg Co Ltd Method of selectively removing insulating film
JPH05217997A (en) * 1991-10-28 1993-08-27 Internatl Business Mach Corp <Ibm> Safe method for etching silicon dioxide
JP2000340551A (en) * 1999-03-19 2000-12-08 Toshiba Corp Manufacture of semiconductor device
JP2002033313A (en) * 2000-05-31 2002-01-31 Internatl Business Mach Corp <Ibm> Method of reducing reactive ion etching lag in deep- trench silicon etching
JP2002217414A (en) * 2001-01-22 2002-08-02 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147273A (en) * 1993-11-24 1995-06-06 Tokyo Electron Ltd Etching treatment
JP2001351899A (en) 2000-06-07 2001-12-21 Sharp Corp Method of manufacturing semiconductor device
JP4933763B2 (en) * 2005-02-18 2012-05-16 東京エレクトロン株式会社 Solid-state imaging device manufacturing method, thin-film device manufacturing method, and program
EP1780779A3 (en) 2005-10-28 2008-06-11 Interuniversitair Microelektronica Centrum ( Imec) A plasma for patterning advanced gate stacks

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03204930A (en) * 1989-10-02 1991-09-06 Dainippon Screen Mfg Co Ltd Method of selectively removing insulating film
JPH03147322A (en) * 1989-11-01 1991-06-24 Fujitsu Ltd Manufacture of semiconductor device
JPH05217997A (en) * 1991-10-28 1993-08-27 Internatl Business Mach Corp <Ibm> Safe method for etching silicon dioxide
JP2000340551A (en) * 1999-03-19 2000-12-08 Toshiba Corp Manufacture of semiconductor device
JP2002033313A (en) * 2000-05-31 2002-01-31 Internatl Business Mach Corp <Ibm> Method of reducing reactive ion etching lag in deep- trench silicon etching
JP2002217414A (en) * 2001-01-22 2002-08-02 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011191198A (en) * 2010-03-15 2011-09-29 Oki Semiconductor Co Ltd Method for manufacturing semiconductor device
JP2012096350A (en) * 2010-10-29 2012-05-24 Freescale Semiconductor Inc Method of forming micro-electro-mechanical-system (mems) device
WO2012153534A1 (en) * 2011-05-11 2012-11-15 東京エレクトロン株式会社 Deposit removal method
US9126229B2 (en) 2011-05-11 2015-09-08 Tokyo Electron Limited Deposit removal method
WO2013157235A1 (en) * 2012-04-18 2013-10-24 東京エレクトロン株式会社 Deposit removal method and gas treatment device
JP2013222875A (en) * 2012-04-18 2013-10-28 Tokyo Electron Ltd Deposit removing method and gas processor

Also Published As

Publication number Publication date
TW200832555A (en) 2008-08-01
KR100892542B1 (en) 2009-04-09
TWI431692B (en) 2014-03-21
KR20080039809A (en) 2008-05-07
JP4849614B2 (en) 2012-01-11
CN100547743C (en) 2009-10-07
CN101174562A (en) 2008-05-07

Similar Documents

Publication Publication Date Title
US20220415660A1 (en) Processing apparatus
JP4849614B2 (en) Substrate processing method and substrate processing system
TWI389194B (en) A substrate processing apparatus, a substrate processing method, and a memory medium
JP4817991B2 (en) Substrate processing method
US20080257494A1 (en) Substrate processing apparatus
JP4818140B2 (en) Substrate processing method and substrate processing apparatus
JP5102467B2 (en) Substrate processing method
US8034720B2 (en) Substrate processing method and substrate processing apparatus
US8206605B2 (en) Substrate processing method and substrate processing system
JP2006270032A (en) Surface treatment method for substrate, cleaning method for substrate and program
US7993540B2 (en) Substrate processing method and substrate processing apparatus
US20130095665A1 (en) Systems and methods for processing substrates
US20090209108A1 (en) Substrate processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111014

R150 Certificate of patent or registration of utility model

Ref document number: 4849614

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250