JP2008102631A - 半導体集積回路システムの設計方法、半導体集積回路実装基板の設計方法、パッケージの設計方法、半導体集積回路の設計方法、半導体集積回路システムの設計装置、半導体集積回路システム、半導体集積回路実装基板、パッケージ、および半導体集積回路 - Google Patents

半導体集積回路システムの設計方法、半導体集積回路実装基板の設計方法、パッケージの設計方法、半導体集積回路の設計方法、半導体集積回路システムの設計装置、半導体集積回路システム、半導体集積回路実装基板、パッケージ、および半導体集積回路 Download PDF

Info

Publication number
JP2008102631A
JP2008102631A JP2006283098A JP2006283098A JP2008102631A JP 2008102631 A JP2008102631 A JP 2008102631A JP 2006283098 A JP2006283098 A JP 2006283098A JP 2006283098 A JP2006283098 A JP 2006283098A JP 2008102631 A JP2008102631 A JP 2008102631A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
designing
package substrate
heat conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006283098A
Other languages
English (en)
Inventor
Nobufusa Iwanishi
信房 岩西
Shinya Tokunaga
真也 徳永
Hiroyuki Tanaka
広行 田中
Hiroaki Suzuki
宏明 鈴木
Koichi Seko
公一 瀬古
Wataru Moriguchi
亘 森口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006283098A priority Critical patent/JP2008102631A/ja
Publication of JP2008102631A publication Critical patent/JP2008102631A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

【課題】半導体集積回路の大規模化、高集積化に際しても、作業性よく、半導体集積回路の設計を行い、熱特性に優れた半導体集積回路システムを設計する方法を提供する。
【解決手段】システム仕様情報に基づき、当該システムを収納する筐体および、前記筐体内に収納され、当該システムを構成する実装基板と、前記実装基板上に実装されるパッケージ基板を含むパッケージの設計を行う第１の工程と、前記設計を行う工程で得られた設計結果に基づき、前記筐体内における前記実装基板および前記パッケージの熱解析を行う工程と、前記熱解析を行う工程の解析結果に基づき、半導体集積回路システムの設計を行う第２の工程とを含む。望ましくは、この第２の工程では、半導体集積回路の素子配置を決定するように、前記パッケージに搭載する半導体集積回路の設計を行う。
【選択図】図１

Description

本発明は、半導体集積回路システムの設計方法、半導体集積回路実装基板の設計方法、パッケージの設計方法、半導体集積回路の設計方法、半導体集積回路システムの設計装置、半導体集積回路システム、半導体集積回路実装基板、パッケージ、および半導体集積回路に係り、特に熱特性に優れた半導体集積回路システムを設計する方法に関する。
半導体集積回路（ＬＳＩ）は、微細化、高集積化が進む一方であり、微細化が進むにつれて、素子配置により、ある場所は温度が高く、ある場所は温度が低く、というように半導体集積回路を構成するチップ内部に温度の差が生じるという現象が顕著となり、チップの消費電力や、動作周波数、信頼性に与える問題が顕在化してきている。このようなチップ上の発熱は、リーク電流や動作周波数、エレクトロマイグレーションなどに影響を及ぼす可能性がある。
一方、このような半導体集積回路は、コンピュータはもちろんのこと、携帯電話等の通信機器、一般家庭製品や玩具、自動車まで利用範囲が拡大しており、これらの製品から生じる不要輻射がテレビ・ラジオ等の受信装置の電波障害や他システムの誤動作の原因として問題になっている。これらの問題に対して、フィルタリングやシールディングといった製品全体としての対策も施されているが、これらの問題に、上記熱的な影響が加わり問題が深刻となっている。このような状況の中で、熱的な影響は、半導体集積回路のみならずこれを実装するパッケージおよびこれを搭載する実装基板を含む、半導体集積回路システムに大きく左右されるため、上記ノイズ抑制を含む熱対策が避けることのできない問題となってきている。
このような状況下、各製品において半導体集積回路システムはキーデバイスとして位置付けられており、製品の競争力確保のために、半導体集積回路システムの大規模化・高速化が要求されている。製品サイクルが短くなる中で、これらの要求に答えるためには半導体集積回路システム設計の自動化が必須であり、種々の研究がなされている。
回路装置の直流特性を解析することにより、回路装置が発生する発熱量を算出する方法も提案されている（特許文献１）。
特願平５−１３５３６号公報
上記特許文献１の装置は、直流特性の解析結果に基づいて回路装置が発生する発熱量を算出し、この発熱量に基づいて解析条件を再設定するもので、発熱量を考慮しているため、精度の向上を図ることが可能となる。
しかしながら、個々の回路素子の発熱量を解析し、解析条件を再設定する点が示されているのみであるのに対し、近年、半導体集積回路の大規模化、高集積化は高まる一方であり、半導体集積回路の大規模化、高集積化に伴い、半導体集積回路の回路設計の複雑化のみならず、動作特性に与える熱的影響は深刻であり、半導体集積回路だけでなく、パッケージ基板や、実装基板ひいては筐体についても熱特性を無視することはできなくなってきている。
また、信号配線の複雑な引き回しが発生するため、不要輻射（ＥＭＩ）解析、熱解析は複雑となり、設計の最適化に際し、完全な自動化は困難であり、マニュアルでの修正が必要となり、開発時間の増大を招くという問題もあった。
本発明は前記実情に鑑みてなされたもので、半導体集積回路の大規模化、高集積化に際しても、作業性よく、半導体集積回路、パッケージ、実装基板の設計を行い、熱特性に優れ、信頼性の高い半導体集積回路システムを提供することを目的とする。
そこで本発明では、半導体集積回路の発熱を考慮し、パッケージ、実装基板、これを収納する筐体をも含む半導体集積回路システム全体として、半導体集積回路のレイアウト設計を行うようにしたことを特徴とする。
すなわち、本発明の半導体集積回路システムの設計方法は、システム仕様情報に基づき、当該システムを収納する筐体および、前記筐体内に収納され、当該システムを構成する実装基板と、前記実装基板上に実装されるパッケージ基板を含むパッケージの設計を行う第１の工程と、前記設計を行う工程で得られた設計結果に基づき、前記筐体内における前記実装基板および前記半導体集積回路装置の熱解析を行う工程と、前記熱解析を行う工程の解析結果に基づき、半導体集積回路システムの設計を行う第２の工程とを含む。望ましくは、この第２の工程では、半導体集積回路の素子配置を決定するように、前記パッケージに搭載する半導体集積回路の設計を行う。
この方法によれば、半導体集積回路システムの設計に際し、熱解析を行った後、この解析結果に基づき、半導体集積回路の素子配置、あるいは、パッケージ基板への実装構造、実装基板上での配置などを決定しているため、熱特性に優れた半導体集積回路システムの実現をはかることができる。
例えば消費電力マップに従い、熱伝導の方向と大きさを示す熱伝導ベクトルを作成し、この熱伝導ベクトルを指標にして、半導体集積回路装置、パッケージ、実装基板、さらには筐体を含む半導体集積回路システムとしての熱解析を実現し、半導体集積回路装置、パッケージ、実装基板、さらには筐体を含む半導体集積回路システムの信頼性の向上を図る。すなわち半導体集積回路の素子配置を、半導体集積回路の内部条件のみならず、筐体を含む実装基板およびパッケージ基板の熱解析情報に基づいて最適化することで、実装基板、パッケージ基板、半導体集積回路全体の最適化を実施することが可能となる。
また、自動化対応が可能となる。
すなわち、本発明の半導体集積回路システムの設計方法では、システム仕様情報に基づき、当該システムを収納する筐体および、前記筐体内に収納され、当該システムを構成する実装基板と、前記実装基板上に実装されるパッケージ基板を含む半導体集積回路（ＬＳＩ）装置の設計を行う第１の工程と、前記設計を行う工程で得られた設計結果に基づき、前記筐体内における前記実装基板および／または前記半導体集積回路装置の熱解析を行う工程と、前記熱解析を行う工程の解析結果に基づき半導体集積回路システムを設計する第２の工程とを含む。
また、本発明では、上記半導体集積回路システムの設計方法において、前記第２の工程は、前記半導体集積回路装置に搭載する半導体集積回路の素子配置を決定し、前記半導体集積回路の設計を行う工程を含む。
また、本発明では、上記半導体集積回路システムの設計方法において、システム仕様情報に基づき、当該システムを収納する筐体および、前記筐体内に収納され、当該システムを構成する実装基板の設計を行う工程と、前記実装基板の設計を行う工程で得られた設計結果に基づき、前記筐体内における前記実装基板の熱解析を行う工程と、前記熱解析を行う工程の解析結果に基づき、前記実装基板上に実装されるパッケージ基板を含む半導体集積回路装置の設計を行う工程とを含む。
また、本発明では、上記半導体集積回路システムの設計方法において、前記実装基板の設計工程は、前記筐体内の熱解析を行う工程と、前記熱解析を行う工程の解析結果に基づき、前記筐体内に収納される実装基板を設計する工程を含む。
また、本発明では、上記半導体集積回路システムの設計方法において、前記半導体集積回路装置は、外部接続端子が格子状に配置されたグリッドアレイ端子構造を持つものを含む。
また、本発明では、上記半導体集積回路システムの設計方法において、前記熱解析を行う工程は、前記実装基板の表面温度をシミュレートする工程と、前記表面温度に基づいて等熱線を描画する工程と、前記等熱線に基づき、熱伝導速度と大きさとを示す熱伝導ベクトルを算出する工程とを含む。
また、本発明では、上記半導体集積回路システムの設計方法において、前記実装基板の表面温度をシミュレートする工程は、前記実装基板に搭載する各半導体集積回路装置の消費電力に基づいて表面温度をシミュレートする工程とを含む。
また、本発明では、上記半導体集積回路システムの設計方法において、前記第１の工程は、システム仕様情報に基づき、当該システムを構成する実装基板の設計を行う工程と、前記実装基板の設計を行う工程で得られた設計結果に基づき、前記実装基板上に実装されるパッケージ基板を含むパッケージの設計を行う工程と、前記パッケージの設計を行う工程で得られた設計結果に基づき、半導体集積回路のＩ／Ｏ端子位置を決定するように、前記パッケージに搭載する半導体集積回路の設計を行う工程を含む。
また、本発明は、パッケージ基板上に半導体集積回路を搭載して、筐体内に収納される半導体集積回路実装基板上で所望のシステムを構成する半導体集積回路の設計方法であって、前記半導体集積回路および、前記半導体集積回路実装基板の前記筐体内における熱解析を行う工程と、熱解析結果に基づき、前記半導体集積回路を設計する工程とを含む。
また、本発明では、上記半導体集積回路の設計方法において、前記熱解析を行う工程は、前記半導体集積回路の消費電力に基づいて表面温度をシミュレートする工程と、前記表面温度に基づいて等熱線を描画する工程と、前記等熱線に基づき、熱伝導速度と大きさとを示す熱伝導ベクトルを算出する工程とを含む。
また、本発明では、上記半導体集積回路の設計方法において、前記半導体集積回路を設計する工程は、素子配置に基づく熱伝導による温度変化を設計条件に組み入れる工程を含む。
また、本発明では、上記半導体集積回路の設計方法において、前記半導体集積回路を設計する工程は、当該半導体集積回路の発熱量に応じて前記半導体集積回路の表面高さを調整する工程を含む。
また、本発明では、上記半導体集積回路の設計方法において、前記半導体集積回路を設計する工程は、前記システム仕様にもとづく素子配置から消費電力マップを作成する工程と、前記消費電力マップに基づき熱伝導ベクトルを作成する工程とを含む。
また、本発明では、上記半導体集積回路の設計方法において、前記半導体集積回路を設計する工程は、筐体内に収納される半導体集積回路実装基板の放熱状況に応じて、前記半導体集積回路の位置および向きを決定するものを含む。
また、本発明では、上記半導体集積回路の設計方法において、前記半導体集積回路を設計する工程は、前記熱伝導ベクトルにあわせて、放熱し易い方向に発熱量の大きい回路素子の配置を変更する工程であるものを含む。
また、本発明では、上記半導体集積回路の設計方法において、前記半導体集積回路を設計する工程は、前記熱伝導ベクトルの向かう方向を避けて、熱耐性の小さい素子を配置する工程を含む。
また、本発明では、上記半導体集積回路の設計方法において、前記半導体集積回路は、複数の半導体集積回路を積層する際に、その上層または下層に隣接して配置される半導体集積回路の熱伝導ベクトルを考慮して、熱伝導ベクトルの総和が０に近づくように設計される。
また、本発明では、上記半導体集積回路の設計方法において、前記半導体集積回路は、複数のパッケージを積層する際に、その上層または下層に隣接して配置されるパッケージの熱伝導ベクトルを考慮して、半導体集積回路装置としての熱伝導ベクトルの総和が０に近づくように設計されるものを含む。
また、本発明は、半導体集積回路を搭載して、半導体集積回路実装基板上で所望のシステムを構成するパッケージ基板の設計方法であって、前記半導体集積回路および、前記半導体集積回路実装基板の熱解析を行う工程と、熱解析結果とに基づき、前記パッケージ基板を設計する工程とを含む。
また、本発明では、上記パッケージ基板の設計方法において、前記熱解析を行う工程は、前記半導体集積回路の消費電力とパッケージ基板上の配線パターンに基づいて表面温度をシミュレートする工程と、前記表面温度に基づいて前記パッケージ基板上で等熱線を描画する工程と、前記等熱線に基づき、熱伝導速度と大きさとを示す熱伝導ベクトルを算出する工程とを含む。
また、本発明では、上記パッケージ基板の設計方法において、パッケージ基板の構造に基づく熱伝導による温度変化を設計条件に組み入れる工程を含む。
また、本発明では、上記パッケージ基板の設計方法において、前記パッケージ基板を設計する工程は、当該半導体集積回路の発熱量に応じて前記パッケージ全体としての表面高さを調整する工程を含む。
また、本発明では、上記パッケージ基板の設計方法において、前記パッケージ基板を設計する工程は、前記システム仕様にもとづくパッケージ基板の構造から消費電力マップを作成する工程と、前記消費電力マップに基づき熱伝導ベクトルを作成する工程とを含む。
また、本発明では、上記パッケージ基板の設計方法において、前記パッケージ基板を設計する工程は、筐体内に収納される半導体集積回路実装基板の放熱状況に応じて、前記パッケージ基板の位置および向きを決定するものを含む。
また、本発明では、上記パッケージ基板の設計方法において、前記パッケージ基板を設計する工程は、前記熱伝導ベクトルにあわせて、放熱し易い方向に発熱量の大きいパッケージの配置を変更する工程である。
また、本発明では、上記パッケージ基板の設計方法において、前記パッケージ基板を設計する工程は、前記熱伝導ベクトルの向かう方向を避けて、熱耐性の小さい素子を配置する工程を含む。
また、本発明では、上記パッケージ基板の設計方法において、少なくとも１層の電源・接地プレーンを含み、前記電源プレーンが、前記半導体集積回路の熱伝導ベクトルに従って形状を変更するように、前記パッケージ基板を構成する工程を含む。
また、本発明では、上記パッケージ基板の設計方法において、前記パッケージ基板は、複数のパッケージを積層する際に、その上層または下層に隣接して配置されるパッケージの熱伝導ベクトルを考慮して、半導体集積回路装置としての熱伝導ベクトルの総和が０に近づくように設計される。
また、本発明では、上記パッケージ基板の設計方法において、前記パッケージ基板を構成する工程は、熱伝導ベクトルの大きい領域に熱遮断手段を配する工程を含む。
また、本発明は、半導体集積回路を搭載したパッケージ基板を実装し、所望のシステムを構成する半導体集積回路実装基板の設計方法であって、搭載すべきパッケージの熱解析を行なう工程と、前記解析結果に基づき、熱的に安定な状態を維持できるように、前記パッケージを構成するパッケージ基板に搭載された半導体集積回路を接続するための配線パターンを備えた半導体集積回路実装基板を設計する工程を含む。
また、本発明は、半導体集積回路実装基板の設計方法において、前記熱解析を行う工程は、前記半導体集積回路の消費電力に基づいて前記パッケージ基板の表面温度をシミュレートする工程と、前記表面温度に基づいて等熱線を描画する工程と、前記等熱線に基づき、熱伝導速度と大きさとを示す熱伝導ベクトルを算出する工程とを含む。
また、本発明は、半導体集積回路実装基板の設計方法において、前記半導体集積回路実装基板の設計方法は、発熱量の大きいパッケージが隣接配置されるのを避けるように、設計を行うようにしたものを含む。
また、本発明は、半導体集積回路実装基板の設計方法において、前記半導体集積回路実装基板の設計方法は、発熱量の大きいパッケージを集中して配置し、当該位置に強制冷却手段を配するようにしたものを含む。
また、本発明は、上記のパッケージ基板の設計方法で得られるパッケージ基板であって、パッケージ基板が熱遮断手段を有することを特徴とする。
また、本発明では、パッケージ基板において、前記熱遮断手段は、電源プレーンまたは接地プレーンに設けられたスリットに充填された絶縁体で構成してもよい。
また、本発明では、パッケージ基板において、前記熱遮断手段は、パッケージ基板に設けられた貫通スリットで構成してもよい。
また、本発明では、パッケージ基板において、前記熱遮断手段は、配線パターンを避けてパッケージ基板に設けられた複数の貫通ビアで構成してもよい。
また、本発明の半導体集積回路システムは、上記半導体集積回路システムの設計方法に基づいて製造される。
また、本発明の半導体集積回路は、上記半導体集積回路の設計方法に基づいて製造される。
また、本発明の半導体集積回路実装基板は、上記半導体集積回路実装基板の設計方法に基づいて製造される。
また、本発明は、上記半導体集積回路実装基板が熱遮断手段を有するものを含む。
また、本発明では、上記半導体集積回路実装基板において、前記熱遮断手段を、電源プレーンまたは接地プレーンに設けられたスリットに充填された絶縁体で構成してもよい。
また、本発明では、上記半導体集積回路実装基板において、前記熱遮断手段は、半導体集積回路実装基板に設けられた貫通スリットで構成されていてもよい。
また、本発明では、上記半導体集積回路実装基板において、前記熱遮断手段は、配線パターンを避けて半導体集積回路実装基板に設けられた複数の貫通ビアで構成されていてもよい。
また、本発明の半導体集積回路システムの設計装置は、半導体集積回路の消費電力とパッケージ基板上の配線パターンに基づいて表面温度をシミュレートする温度シミュレーション手段と、前記表面温度に基づいて前記パッケージ基板上で等熱線を描画する等熱線描画手段と、前記等熱線に基づき、熱伝導速度と大きさとを示す熱伝導ベクトルを算出する熱伝導ベクトル算出手段とを含み、半導体集積回路システムの熱解析を行うことを特徴とする。
また、本発明の物体の熱解析方法は、物体の表面温度をシミュレートする工程と、前記表面温度に基づいて等熱線を描画する工程と、前記等熱線に基づき、熱伝導速度と大きさとを示す熱伝導ベクトルを算出する工程とを含む。
この熱解析方法は、半導体集積回路、パッケージ基板、実装基板に限定されること無く、拡散炉、真空チャンバーの温度プロファイルの解析など、種々の物体の熱解析に適用可能である。
上記構成によれば、半導体集積回路実装基板、パッケージ（パッケージ基板）を含む半導体集積回路の、熱特性を考慮し、筐体、半導体集積回路実装基板、パッケージ（パッケージ基板）に応じた半導体集積回路を設計するようにしているため、設計の高速化を図ることができると共に、熱特性に優れた半導体集積回路システムを提供することが可能となる。
以下本発明の実施の形態について図面を参照しつつ詳細に説明する。
実施の形態の説明に先立ち、本実施の形態で用いられる用語について説明する。
図１０に一例を示すように、半導体集積回路２は、パッケージ基板１上にボンディングワイヤあるいはバンプを介して接続されている。そして、パッケージ基板１上に半導体集積回路２を接続し、さらに、半導体集積回路２を封止樹脂３でモールドし、半田ボール４などの外部出力端子を導出したものを半導体集積回路装置と呼ぶ。そしてパッケージ基板１と封止樹脂などのキャップ材料と、外部出力端子とをあわせてパッケージと呼ぶ。さらに、筐体内に実装基板が設置され、その実装基板上に半導体集積回路装置が設置されている全体を半導体集積回路システムと呼ぶ。
（実施の形態１）
本発明の実施の形態の説明に先立ち、まず本発明の概念について説明する。
本発明は、図１にその概念図を示すように、システム仕様情報Ｓ１００１に基づき、当該システムを収納する筐体および、実装基板と、この実装基板上に実装される半導体集積回路装置のパッケージ基板の設計を行う第１の工程Ｓ１００２と、前記設計を行う工程で得られた設計結果に基づき、前記筐体内における前記実装基板および前記半導体集積回路装置の熱解析を行う工程Ｓ１００３と、前記熱解析を行う工程の解析結果に基づき、半導体集積回路の素子配置を決定するように、前記パッケージに搭載する半導体集積回路の設計を行う第２の工程Ｓ１００４とを含むことを特徴としている。
図２にこの方法の詳細な工程を示すフローチャートを用いて説明する。
まず実装基板/筐体の熱解析ステップＳ２００１では、半導体集積回路装置の消費電力と実装基板/筐体のレイアウト、筐体内のエアーフローから、実装基板の熱解析を行う。この時、半導体集積回路装置毎の消費電力は、通常半導体集積回路のＲＴＬベースの消費電力見積もりを行うか、あるいは半導体集積回路の仮レイアウト実施後、ゲートレベルでの消費電力見積もりを行うかのいずれかの方法を用いて計算する。これらの計算には、通常パッケージ基板上の配線容量などをふくめ、半導体集積回路にパッケージを含めた半導体集積回路としての消費電力の算出を行う。また市販のメモリなど半導体集積回路装置の場合は仕様に基づいた消費電力値とする方法でも良い。
次に、熱解析ステップＳ２００１の実行結果を使って、半導体集積回路装置温度条件抽出ステップＳ２００２において、半導体集積回路装置毎の動作温度を抽出する。温度解析条件として筐体が使用される上下限温度全範囲の熱解析を行う。この結果、図３（ｃ）に示すように、半導体集積回路装置の仕様の温度条件（旧温度条件）を、実使用時の温度条件（新温度条件）に変更する。
次に、温度条件判定ステップＳ２００３において、前記新旧温度条件を比較し、その温度差によるタイミングずれを、半導体集積回路側で吸収するか否かを判定する。半導体集積回路側で吸収する場合は、ＹＥＳ方向に進み、それ以外はＮＯ方向に進む。この温度条件判定ステップＳ２００３における判定基準は、新旧温度条件差が設計マージン以下であるか否かを判定するという方法や、図３（ａ）および（ｂ）に示すように、温度条件を変えたライブラリを準備する場合を想定し、ライブラリを準備する際に想定した温度範囲内であるか否かで判断する。想定した温度範囲内とは、図３（ａ）および（ｂ）に示すように複数の温度条件でのライブラリを事前に作っておく際に、温度条件をどこまで変化させてライブラリを作っておくかという点に依存する。
もし、この温度条件の許容範囲を広くとっておけば、ライブラリ作成工数が増大するという問題があるが、半導体集積回路側で吸収できる場合が多くなる。一方、温度条件の許容範囲が狭い場合は、この温度条件判定ステップＳ２００３はＮＯとなり易く、この場合は半導体集積回路装置/実装基板/筐体の再設計により想定した温度条件になるようにする。(半導体集積回路装置/実装基板/筐体設計変更ステップＳ２００６)
この半導体集積回路装置/実装基板/筐体設計変更ステップＳ２００６の後、再度実装基板/筐体熱解析ステップＳ２００１に戻る。
次に温度依存遅延ライブラリ生成ステップＳ２００４において、半導体集積回路装置が動作する温度範囲(上下限)に応じた遅延ライブラリを生成する。この遅延ライブラリの生成に際しては既に前記新温度条件でキャラクタライズされた遅延ライブラリがある場合はそのライブラリを選択し（図３（a）参照）、一方、温度がとびとびでキャラクタライズされており、新温度条件に一致するライブラリがない場合は、温度条件が最も近い２つの遅延ライブラリから補間により計算する(図３（ｂ）参照)。
最後に半導体集積回路タイミング設計ステップＳ２００５では、温度依存遅延ライブラリ生成ステップＳ２００４で生成された遅延ライブラリを用いてタイミング検証を行い、タイミング仕様を満たすかどうか判定する。もし満たさない場合は、半導体集積回路あるいはパッケージの設計を見直す。
以上のステップを実施することで、筐体が実際使用される温度条件に応じた適切な半導体集積回路のタイミング設計が可能となる。
この新旧温度条件でのタイミング設計において、セットアップとホールドの設計の困難さが変わることについて説明する。まず、温度が上がったときのセットアップについて説明する。
図４に示すように、各時間を定義する。
pd1:クロックソースからデータ送りFFまでの遅延時間
pd2:送りFFにクロックが入ってから受けFFにデータが伝播する時間
pd3:クロックソースからデータ受けFFまでの遅延時間
tc1:受けFFのセットアップ時間
cy:サイクルタイム
正常動作させるためには、以下の関係式が成り立つことが必要である。
ｃｙ+ｐｄ1+ｐｄ2+ｔｃ1 < ｐｄ3 (式1)
温度が高くなった場合、（式１）において、cy以外の値が大きくなる。それぞれの遅延時間について、温度条件が変わった時の遅延時間を’（シングルコーテーション）付きで表現すると、ｃｙ+ｐｄ1’+ｐｄ2’+ｔｃ1’とｐｄ3’の大小関係が問題になる。
しかし、一般的にクロックスキュー(=pd3-pd1)は可能な限り０となるようにするので、pd3’-pd1’もほぼ０に近い。（温度は一様に上昇するのではないが、pd1,pd3は近傍に存在しているため、同じ温度、割合で増加すると考えられる)。
このため、(式1)について考えると、pd1の増加分はpd3の増加分で相殺され、(pd2’-pd2)+(tc1’-tc1)分だけ左辺が大きくなる。これは、(式1)が成り立ちにくくなる方向への変移に相当するため、セットアップが厳しくなる。
次に温度が上がったときのホールドについて説明する。
図５に示すように、以下のように各時間を定義する。
pd21:クロック分岐からデータ送りFFまでの遅延時間
pd22:送りFFにクロックが入ってから受けFFにデータが伝播する時間
pd23:クロック分岐からデータ受けFFまでの遅延時間
tc21:受けFFのホールド時間
正常動作させるためには、以下の関係式が成り立つことが必要である。
pd21+pd22 > pd23+tc21 (式2)
ここで、温度が高くなった場合、（式２）において、すべての遅延時間の値が大きくなる。温度条件が変わった時のそれぞれの遅延時間を’（シングルコーテーション）付きで表現すと、pd21’+pd22’と pd3’+tc21’の大小関係が問題になる。クロックスキュー(=pd23-pd21)は可能な限り０にするので、pd23’-pd21’もほぼ０に近い（温度は一様に上昇するのではないが、pd21,pd23は近傍に存在しているため、同じ温度、割合で増加すると考えられる)。このため、 (pd22’-pd22)と(tc21’-tc21)のいずれが大きいかによりホールドが厳しくなるかどうかが決まる。
しかし、一般的に、tc21よりpd22のほうが絶対値が大きい場合が多い。よって、(式2)の左辺が大きくなる傾向がある。その結果、(式2)を満たしやすい方向に動くので、ホールドは楽になる。
以上のように、本発明の半導体集積回路システムの設計方法によれば、熱解析により、許容範囲となるように半導体集積回路を設計するかあるいは、実装基板、パッケージ、筐体の設計変更を行うようにしているため、信頼性の高い半導体集積回路システムの設計を実現することが可能となる。
なお、ここで実装基板の設計に際しては、筐体内の熱解析を行い、この解析結果に基づき、筐体内に収納される実装基板を設計するようにしてもよい。
特に、本発明では、半導体集積回路装置が、外部接続端子が格子状に配置されたグリッドアレイ端子構造を持つ場合に、特に熱伝導性がよく、相互に影響も大きいため、上記熱解析を用いた設計方法が有効である。
なお、この熱解析を行う方法については、後述するが、例えば実装基板の表面温度をシミュレートし、この表面温度に基づいて等熱線を描画し、等熱線に基づき、熱伝導速度と大きさとを示す熱伝導ベクトルを算出し、この熱伝導ベクトルを指標にして設計を行うようにすれば、効率よく高精度の設計を行うことが可能となる。
また、この実装基板の表面温度をシミュレートするに際しては、実装基板に搭載する各半導体集積回路装置の消費電力に基づいて表面温度をシミュレートするのがより簡単である。
さらにまた、熱解析に先立ち、一旦、仮のシステム設計を行う必要がある。このシステム設計において、まずシステム仕様情報に基づき、当該システムを構成する実装基板の設計を行い、前記実装基板の設計を行う工程で得られた設計結果に基づき、前記実装基板上に実装される半導体集積回路装置のパッケージ基板の設計を行い、前記パッケージ基板の設計を行う工程で得られた設計結果に基づき、半導体集積回路のＩ／Ｏ端子位置を決定するように、前記半導体集積回路装置に搭載する半導体集積回路の設計を行うことにより、仮設計を実現するようにしてもよい。
図６にこの仮のシステム設計を行うための設計方法を示すフローチャートの説明図、図７に半導体集積回路システムの設計装置を示す。本実施の形態では、まず実装基板上の半導体集積回路装置に収容される半導体集積回路と、メモリ等の他の電子部品とを含めたシステム仕様を検討し(システム・仕様検討：ステップＳ６００１)、実装基板上の部品配置情報から実装基板の設計を行う(実装基板の設計：ステップＳ６００２)。そして実装基板上の部品配置情報からパッケージを構成するパッケージ基板上の外部接続端子としてのボールの位置、及びパッケージ内の信号配線を考慮して、パッケージの設計を行う(パッケージの設計：ステップＳ６００３)。そして、パッケージ内の信号配線が最適になるように半導体集積回路のＩ／Ｏ端子配置を決定し、半導体集積回路のＩ／Ｏ端子配置を決定する(半導体集積回路の設計：ステップＳ６００４)。
すなわち、半導体集積回路の素子配置を、半導体集積回路の内部条件だけではなく、実装基板およびパッケージ(含むパッケージ基板)の情報に基づいて最適化する。つまり、実装基板、パッケージ、半導体集積回路からなる半導体集積回路システム全体の仮設計を行った後に、熱解析結果に基づいて再度半導体集積回路の設計を変更し最適化を図るものである。
また、実装基板上の当該半導体集積回路装置はじめ部品および配線パターンの最適配置、パッケージを構成するパッケージ基板内の信号配線も考慮され、交差構成あるいは配線長の増大などの問題を防止し、システム全体としての不要輻射および熱に対して最適化されており、品質向上が可能となる。さらにまた、信号配線の複雑な引き回しが発生しないため、工数の削減をはかることが可能となると共に自動化対応が可能となる。
次に、本実施の形態について詳細に説明する。ここではシステム／仕様検討すなわち部品配置結果を、入力データとして実施する。ここで用いられる半導体集積回路システムの設計装置は、ＣＰＵとメモリなどとで構成され、図７にブロック図を示すように、実装基板設計部１５０と、この設計結果に基づいてパッケージ基板含むパッケージを設計するパッケージ設計部２５０と、さらにこのパッケージ基板の設計結果に基づいて半導体集積回路を設計する半導体集積回路設計部３５０と、熱解析部４５０とを具備している。
ここで実装基板設計部１５０は、システム仕様を入力データとして実装基板を設計するものである。
また、この実装基板設計部１５０は、入力データとして、半導体集積回路の設計情報を含まないシステム仕様情報を用いるように構成されてもよい。これにより、半導体集積回路の設計情報を考慮せず、実装基板優先の設計が可能となる。
また、実装基板設計部１５０は、前記パッケージ基板の外縁から所定の距離を隔てた位置に、仮想的な配線引き出しポイントを決定し、前記配線パターンが前記配線引き出しポイントを通るように設計する設計部を備えている。
また、この実装基板設計部１５０は、設計対象デバイスとしての半導体集積回路のＩ／Ｏ端子と、前記Ｉ／Ｏ端子に接続される前記パッケージ基板の内部接続端子（ボンドフィンガーのボンディングポイント）と、前記パッケージ基板の前記実装基板に接続するための外部接続端子と、前記配線引き出しポイントとを結ぶ線が交差領域をもたないように前記配線引き出しポイントを設計する交差制御部とを含むようにするのが望ましい。
ここで、パッケージとしてはボールグリッドアレイを用い、表層配線と、電源プレーンと接地プレーンと外部接続端子を構成するボールが形成された最下層配線との４層の導体層を備えた多層配線構造のパッケージ基板を含んでいる。そして、半導体集積回路を搭載する表層に位置する導体層が，電源リングを含み、前記電源リングを介して、前記パッケージ基板内の配線が交差領域を持たないように電源プレーンに接続するように構成される。
次に、パッケージ設計部２５０は、実装基板の設計結果、システムの仕様、消費電力などを考慮し、適用するパッケージ種別の検討、パッケージ基板の設計をするものである。このパッケージ設計装置２５０の入力データは、実装基板設計部１５０の設計結果を含むようにするのが望ましい。
次に、半導体集積回路設計部３５０は、実装基板の設計結果、パッケージの設計結果に、半導体集積回路の内部条件を考慮して、Ｉ／Ｏ端子をはじめ回路設計を行うものである。
次に、熱解析部４５０は、表面温度シミュレート部４５１と、表面温度に基づいて等熱線を描画する等熱線描画部４５２と、等熱線に基づき熱伝導速度と大きさとを示す熱伝導ベクトルを算出する熱伝導ベクトル作成部４５３とを具備している。この熱解析部４５０を用いた熱解析方法については後述する。
図８は図６に示したステップのうち、実装基板の設計ステップＳ６００２に先立ち行われるシステム／仕様検討ステップＳ６００１を詳細に示すフローチャートである。
まず、システム／仕様から、半導体集積回路装置など実装基板上に配置する部品の消費電力を算出する（ステップＳ８０１１）。その際、半導体集積回路装置を構成するパッケージに関しては、パッケージ基板をどのように設計するか、どのようなパッケージを使うかを検討する必要があるため、以下の検討を実施する。
消費電力より電源ボール数の見積りを実施する（ステップＳ８０１２）。これはパッケージの外部接続端子を構成するボール１個当り供給できる電力値をもとに計算によって求める。この電力値は、電源、グラウンド（接地）それぞれについて算出する。
また、システム仕様にもとづき、システムの端子表と信号の接続(ネットリスト)をもとに、信号および電源の種類(グループ分け)、個数の検討を実施する（ステップＳ８０１３）。
ステップＳ８０１３において、信号および電源のグループ分けと、そのグループに属する電源の数を明確にすることにより、必要な端子数の見積もりを行う（ステップＳ８０１４）。
このようにして、この実装基板に配置する部品の消費電力に基づいて計算した電源ボール数と、システムのネットリスト及び端子表とに基づいて、ボール数を算出する。
上記２種の検討結果から、必要なボール数と、このボール数にあわせたパッケージを決定する（ステップＳ８０１５）。例えばボールを格子状に配列したボールグリッドアレイを構成する外部接続端子をもつ３層構造のパッケージ基板を用いたパッケージを使用すると決定を下す。
そしてパッケージが決定すると、そのパッケージから各配線のファンアウト（引き出し）が実施可能かどうかの検討を実施する（ステップＳ８０１６）。
ここでなされる検討の内容は、パッケージのフットプリント(パッケージの形状、ピン配置、ピン数)に対して、実装基板の配線ルール(配線の幅、間隔、ビアの大きさ、間隔)や、この実装基板を多層基板で構成する場合には、基板層構成(何枚構成にするか)について選択し、必要な配線の引き出しが可能かどうか確認を実施する。
そして必要な配線の引き出しが不可能であると判断された場合は、パッケージの検討まで戻って再検討（ステップＳ８０１７）を実施する。
可能な場合は実装基板の詳細設計をスタートする（ステップＳ８０１８）。(次のフェーズに移行する)。
この方法によれば、半導体集積回路システムの設計に際し、まず、実装基板を設計するに際し、実装基板からパッケージ設計、半導体集積回路設計と、下流側から上流側に向かって設計を行うようにしている。さらに、実装基板の設計に際し、システム仕様情報に基づき得られた部品配置結果などの情報を入力データとして、パッケージの端子配列の概略のポジションを決定するようにしているため、パッケージや半導体集積回路の制約を受けにくく、実装基板が理想とする半導体集積回路のＩ／Ｏ端子の配置あるいはパッケージ基板の配線パターンのレイアウトを決定することができる。これにより実装基板の配線ルールや基板層構成の検討を短いＴＡＴで実施可能である。そしてこの状態で、熱解析を行い、半導体集積回路の設計を行うようにしているため、微細化、高集積化に際しても、熱に起因する動作周波数の変動や、リーク電流、配線に生じる電圧変動を抑制し、信頼性の高い半導体集積回路システムを提供することが可能となる。また、図３で説明した温度依存遅延ライブラリを生成するようにしているため、設計の自動化も可能である。
上記作用効果に加え、本発明によれば、配線の交差、配線長の増大などを抑制し、半導体集積回路システムの大規模化、高速化、多ビット化に際しても、信号配線の複雑な引き
回しを低減することができる。従って、配線の自動化が容易となる。
なお熱解析に際し、半導体集積回路装置の消費電力としては仮の値を用い、その条件で実装基板、筐体の最適設計を行う。その後、半導体集積回路、パッケージの実設計における消費電力解析結果と、その仮の値の差が、許容範囲内であれば、全体として熱に最適な設計になっていると判断できる。しかし、許容範囲をはずれている場合、半導体集積回路、パッケージの設計を見直し、仮の値との差が許容範囲内に収まるように再設計を行う。
もし、半導体集積回路側で大きく許容範囲を外れており、半導体集積回路側だけでは吸収できない場合には、最初の半導体集積回路、パッケージの消費電力の見積もりから再度やり直す。
ここで、パッケージ種別としては、リードフレームを用いたものや、フィルムキャリアを用いたものなど種々のパッケージが提案されているが、ここではパッケージ基板として多層構造基板を用い、外部接続端子としてボールを用いたボールグリッドアレイ構造のパッケージを用いる。
このパッケージ１としては、例えば、表層配線を備えた表層１―５ａ、電源プレーン１―１ｂを構成する電源層、接地プレーン１―１ａを構成する接地層、ボールを形成するためのボールパッドを構成する最下層配線を備えた最下層１―５ｂとからなる４層構造のパッケージ基板１で構成される（図５６参照）。パッケージ基板の接地層および電源層を構成する金属層は、銅箔をパターニングして形成される。これら４層の表層、電源層、接地層、最下層は、絶縁層を介して積層され、インナービアを介して、各端子と接続される。最下層には半田ボール４が形成されて外部接続端子を構成し、実装基板の配線パターン上に面実装される。
（実施の形態２）
次に本発明の実施の形態２として、半導体集積回路の設計方法について説明する。
前記実施の形態１では、半導体集積回路の設計に際しては、熱解析によって保障する温度条件を変更し、温度依存遅延ライブラリを生成するステップ（図２：ステップＳ２００４）を用いるようにした。これに代えて、本実施の形態２では、図９にその設計方法のフローチャートを示すと共に、図１０（ａ）および（ｂ）に示すように、半導体集積回路の発熱量に応じて前記半導体集積回路の表面高さｈを調整するようにしたことを特徴とする。図１０（ａ）に示した通例の半導体集積回路の基板厚さｈ０に対して、図１０（ｂ）に示すように基板厚さｈ１を厚くすることにより、実装基板側に逃げる熱量はほぼ一定のまま、空気中に逃げる熱量を増やし、温度上昇を抑制するものである。
この半導体集積回路の設計方法では、まず、半導体集積回路/パッケージ基板表面積計算ステップＳ９００１において、半導体集積回路全面の面積総和に対する、パッケージ基板に接する半導体集積回路底面の面積の割合を計算する。この時の半導体集積回路のレイヤー構成は配線層導電性の材質、膜厚、パターン分布、層間絶縁膜の組成および膜厚などによって異なるが、基本のレイヤー構成、高さとする。
次に、実装基板熱伝導許容値計算ステップＳ９００２において、実装基板の材料、面積、筐体のエアーフローから放熱可能な熱量または消費電力量を計算する。
最後に、半導体集積回路高さ決定ステップＳ９００３において、前記割合、半導体集積回路消費電力、放熱可能な熱量または消費電力量から、以下の（式３）で放熱可能か否かを判断する。
（式３） 放熱可能量な熱量または消費電力量 − 半導体集積回路消費電力×前記割合
（式３）において、計算結果が正となる場合は放熱可能と判断でき、この基本のレイヤー構成、高さで設計を行う。反対に、計算結果が負の場合は、（式４）及び（式５）を用いて、放熱可能な半導体集積回路の基板厚さを計算する。
（式４） 放熱可能な熱量または消費電力量/半導体集積回路消費電力
（式４）での計算結果をαとする。
半導体集積回路の横幅x,奥行きy,高さzとした場合、以下の式で放熱可能な半導体集積回路の基板厚さを計算できる。
（式５） z = ((x*y)/2α-x*y)/(x+y)
（式４）では、底面の面積から放熱可能な熱量または消費電力量から、放熱可能な半導体集積回路全面の面積総和を計算している。次に（式５）において、その面積総和となる半導体集積回路の基板厚さを計算している。この計算において、半導体集積回路の横幅ｘと奥行きｙは変わらないものとする。
以上の方法で計算された半導体集積回路の基板厚さでのレイヤー構成を用いて半導体集積回路を設計する。
この構成は、パッケージの厚さは規定されていて変更できないという前提での手法であるため。そのため、実装基板側からの見た目に変化は無い。しかし、内部の半導体集積回路の高さｈ１が高くなっており、放熱性が高められ、温度上昇を避けることができるため、図２の温度条件判定ステップＳ２００３で、温度条件を満たした構成とすることができる。
なお、本実施の形態では、フィルムキャリアやリードフレームなどを含むパッケージ基板１と、このパッケージ基板１に搭載される半導体集積回路２と、これらを覆う封止樹脂３と、ＰＣＳとの接続に用いられる半田ボール４などの外部接続端子とで構成される半導体集積回路装置としては、まったく変わらない状態で、半導体集積回路を構成する半導体基板の厚さのみを調整することによって放熱性を調整し、温度条件を満たすようにすることができたが、パッケージの高さあるいは、表面積を調整したり、半田ボールの組成あるいは大きさ、数、配置などを調整することによっても放熱性を調整することも可能である。
（実施の形態３）
前記実施の形態２では、パッケージ内に搭載する半導体集積回路の設計方法について説明した。次に本発明の実施の形態３として、半導体集積回路の熱解析方法について説明する。ここでパッケージとは、パッケージ基板と封止樹脂とを含めたものをいう。
本実施の形態では、半導体集積回路の消費電力に基づいて表面温度をシミュレートし、表面温度に基づいて等熱線を描画し、この等熱線に基づき、熱伝導速度と大きさとを示す熱伝導ベクトルを算出するようにしている。ここでも図７に示した設計装置の熱解析部４５０を用いて熱解析を行う。
図１１は、本発明の実施の形態の熱解析方法を示すフローチャート図、図１２はその概要説明図である。
まず、発熱量をシミュレートするためのシミュレート部４５１を用いて行われる半導体集積回路領域別消費電力計算ステップＳ１１０１では、半導体集積回路の消費電力を計算する。ここでは、図１２（ａ）に示すように半導体集積回路の半導体集積回路表面を格子状に分割して、それぞれの格子別に消費電力の大小で表現する。図１２（ａ）では、半導体集積回路の右下の黒い部分が消費電力の大きい部分で白くなるほど消費電力が少ないことを意味している。以降これを消費電力マップと呼ぶ。
次に、等熱線生成部４５２（図７参照）で実施される等熱線生成ステップＳ１１０２において、この消費電力マップに従って同じ消費電力部分を囲むことにより、図１２（ｂ）に示すように半導体集積回路を等熱線で表現する。
次に熱伝導ベクトル生成部４５３（図７参照）で実施される熱伝導ベクトル生成ステップＳ１１０３では、水平、垂直、及び水平に対し４５度の角度に熱伝導ベクトルを生成し、矢印で表す。この時、矢印の長さは熱伝導率の高さを表し、熱伝導率は中心と等熱線との距離に反比例する。この熱伝導ベクトルの生成方法については詳細を後で説明する。
次に、半導体集積回路熱伝導モデル生成ステップＳ１１０４では、熱伝導ベクトル生成ステップＳ１１０３で計算した熱伝導ベクトルを水平/垂直軸に投射した４つのベクトルに分解して表現する。水平に対し４５度の熱伝導ベクトルがあることから、水平/垂直軸にはプラス/マイナス方向に複数の熱伝導ベクトルが投射されることになる。この場合、熱伝導ベクトル長さを合算して大きさ(矢印の長さ)を表現する。この手順において、４つの熱伝導ベクトル（水平/垂直軸のプラス/マイナス方向）に表現しなおす理由について説明する。この半導体集積回路（実装する際は、パッケージを含んだ半導体集積回路装置となる)を実装基板上に実装する場合、熱が伝導する向きが問題であり、中心がどこにあるかは大きな問題にはならない。これは実装基板の面積に比べて半導体集積回路の面積が非常に小さいためである。
従って、実装基板の熱解析においては、熱の逃げる方向を示す４つの熱伝導ベクトルで表現する。ここで、熱伝導ベクトル長さについて詳細に説明する。
熱伝導ベクトルの長さ(図中の矢印の長さ)は、中心から直近等熱線への距離に反比例し、等熱線間隔が近いと長くなり、遠いと短くなる。
また、距離の計算は、水平、垂直、水平に対し４５度の線と等熱線がクロスするポイントとベクトル中心点(消費電力最大)との距離を計算することによって行う。
なお、等熱線が１０℃間隔で引かれていて、中心からの距離が1mmの場合の長さを1mmと既定しておく。もし、距離が0.5mmならベクトル長さは2mm、(=基準ベクトル長さ*基準距離/距離=1mm*1mm/0.5mm)になる。もし、距離が2mmならベクトル長さは0.5mmとなる。
次に、図１３（ａ）および（ｂ）を用いて、熱伝導ベクトルの合成方法を説明する。水平に対し４５度の熱伝導ベクトル４本（図１３の太い黒線）を水平、垂直方法に分解（水平/垂直軸に投射）して、その分解された熱伝導ベクトル（図１３の太い白抜き線）を、元々の水平及び垂直方向の熱伝導ベクトル（図１３の細い黒線）に足し合わせる。この結果得られた水平、垂直４方向のベクトルが、その半導体集積回路の持つ熱伝導ベクトルとなる。ここでは、４５度の熱伝導ベクトル１本について説明したが、４本すべてについて同様の計算を行う。
次に複数の等熱線を考慮する熱伝導ベクトルの算出方法について説明する。
図１４（ａ）に示す熱伝導ベクトルの長さ(図中太黒線の長さ)の計算方法は、図１３に示した方法と同様である。
しかし、図１４（ａ）の例では、等熱線が２本になっているので、同一方向にベクトルが２本になる。「外側の等熱線Ｏｅ」は、「内側の等熱線Ｉｅ」より外側にあるので、中心からの距離が遠くなり、「外側の等熱線Ｏｅ」に関する熱伝導ベクトル（の長さは短くなる。これは「外側の等熱線Ｏｅ」による熱伝導ベクトルＯｖ（図１４の太い白抜き線）は、「内側の等熱線Ｉｅ」による熱伝導ベクトルＩｖ（図１４の太い黒線）よりも長さが短いというのと同じ意味である。
このことは、「外側の等熱線Ｏｅ」よりも「内側の等熱線Ｉｅ」のほうが熱伝導ベクトルを決定する要因となりやすいということを表している。
ここで、ベクトル長さは、２つのベクトルの和Ｉｖ＋Ｏｖで表現する。
そして前述したのと同様のベクトル合成により、４５度のベクトルを水平/垂直方向に合成する。
以上は、水平、垂直、水平に対し４５度の熱伝導ベクトルを算出する方法について説明した。しかし、水平、垂直、水平に対し４５度でない方向に向かう熱伝導ベクトルで表現する方法も考えられる、以下この方法について説明する。
まず、図１５（ａ）に示すように、領域分割をおこなう。この場合、等熱線を水平、垂直、４５度の線（図１５（a）の黒点線）で８つの領域に分けている。そしてそれぞれの領域について、重心×を求める。
この後、図１５（ｂ）に示すように、中心からそれぞれの重心に向かうベクトルを計算する。この時のベクトル長さは、図１２で説明したのと同様に距離に反比例させる。
そして図１３で説明したのと同様に、水平/垂直軸にベクトル分割し、足し合わせる。
この方法は、前記図１２乃至１４で説明した４５度ベクトルと考えは同じであるが、熱伝導の方向をより正確に表現することができる。
理由は、４５度ベクトルの場合、ベクトルの方向が水平、垂直、水平に対し４５度の８方向に固定であるために、この８方向以外の形が変わっても、同じベクトルとなる。しかし、この方法は、領域毎の重心方向に向かうベクトルであるため、より等熱線の形に応じたベクトルを作成可能である。
さらに詳細に説明する。
図１６（ａ）および（ｂ）とも、等熱線と水平、垂直、水平に対し４５度の線との交点が同じなので、熱伝導ベクトルは同じになる。しかし、図１６（ｂ）のほうは図１６（ａ）よりも、左方向に等熱線が伸びているため、左方向の熱伝導は小さくなりベクトルが小さくなるはずである。逆に、右方向は等熱線の間隔が狭くなっているのでベクトルが大きくなるはずである。
このように、ベクトルの方向を８方向に固定する方法では、等熱線の形を正確に表現できない場合がある。しかし、図１６（ｂ）ほど歪んだ等熱線は出ないのが一般的であるため、計算量から考えて、４５度ベクトルを使うのはリーズナブルである。
４５度ベクトルを用いることによって、重心を求める必要もなく、その重心を求めるための領域分割、領域境界の認識もしなくてよいため、コンピュータによる計算量は格段に少なくなる。このため計算コストの低減を図ることが可能となる。
次に、熱伝導ベクトルの時間変化を考慮する方法について説明する。
半導体集積回路の消費電力は時間経過によって変わる可能性がある。これは、時間経過により、処理内容が変化し、今まではＣＰＵが頻繁に動いていたのに、今度は、メモリ部分がよく動くという場合に発生する。図１７（ａ）は時刻０の時の等熱線、図１７（ｂ）は時刻ｔの時の等熱線を示す。Ｖｔは時刻ｔのときの熱伝導ベクトルである。
この場合、等熱線が変わるので、熱伝導ベクトルが変わる可能性がある。この場合、時刻０と時刻ｔのベクトルの内積を取り、ベクトルの方向を表現する。ベクトルの大きさは、その内積で表現されたベクトルの半分とする。
ここで、半分とする理由は、時刻０と時刻ｔ両方の成分が含まれている（つまり２倍になっている）からである。
以降、図１３（ａ）および（ｂ）に示したように、ベクトル分割をして、水平、垂直方向のベクトルで表現する。
以上説明してきたように、熱伝導ベクトルという概念の導入により、実装基板設計において、半導体集積回路は熱の伝導する向きに強弱のある一つの発熱体と考えられ、その向きに応じた設計が可能となる。つまり、熱の逃げやすい方向には部品をあまりおかない、熱耐性の弱い部品は配置しない、もしくは、熱耐性の強い部品を配置するなどの方法をとることができる。この結果、実装基板を含む筐体全体として熱に強い製品となる。
また、本実施の形態では、半導体集積回路の熱伝導ベクトルについて説明した。しかし、半導体集積回路だけでなく、パッケージを含む半導体集積回路装置として考えることもできる。基本は、半導体集積回路の左右上下共にピン数が同じで、電源及び接地プレーンがパッケージで一様であれば、半導体集積回路の熱伝導ベクトルがそのままパッケージを含む半導体集積回路装置の熱伝導ベクトルとなるはずである。
半導体集積回路と半導体集積回路装置で熱伝導ベクトルを変えたい場合には、電源プレーンや接地プレーンなどのプレーンの形状を変えて対応することができる。
（実施の形態４）
次に本発明の実施の形態４として、筐体内のエアーフロー（空気の流れ）を考慮した半導体集積回路装置の配置方法を含む実装基板の設計方法について説明する。図１８は、この設計方法を示すフローチャート図、図１９、図２０及び図２１が本設計方法の説明図である。
ここでは、パッケージを設計するに際し、筐体内に収納される実装基板の放熱状況に応じて、前記半導体集積回路装置の位置および向きを決定するという方法をとる。パッケージはパッケージ基板と封止樹脂などのキャップ部材で構成されるが、熱的状態はパッケージ基板のほぼパッケージと同様であるため、パッケージ基板の熱解析をパッケージとしての熱解析とみなしても良い場合が多い。
図１８に示すように、実装基板・筐体風路解析ステップＳ１８０１では、実装基板及び筐体のエアーフローを計算し、どちらの向きに空気の流れがあるかを計算する。(図１９あるいは図２１)
次に半導体集積回路装置熱伝導方向決定ステップＳ１８０２では、前記実施の形態３で説明した熱伝導ベクトル手法等を用いて、その半導体集積回路装置において、熱がどちらの方向に逃げやすいかを計算する。
半導体集積回路装置配置位置・向き決定ステップＳ１８０３では、計算されたエアーフローと熱伝導ベクトルが長い向きが並行するように半導体集積回路装置配置向きを決定する。(図２１)
この方法は、エアーフローと並行の向きに熱が逃げやすく、放熱効率が向上することに着目している。もし、図２０（ｂ）の向きにおいた場合、熱が逃げやすい方向と空気流れが垂直の関係にあり、放熱効率が悪く熱のこもりが発生する。
図２０の熱伝導ベクトルをもつ半導体集積回路装置に対し、図１９および図２１のいずれの配置方法を選ぶかは、設計方針及び実装基板の配置状況により決定する。前記半導体集積回路装置のまわりにエアーフローを邪魔するものが存在すれば、それを考慮する。
例えば、図１９の半導体集積回路装置の右下に大きな障害物がある場合、エアーフロー上、図１９よりも図２１の方向を選択する。逆に、左上に障害物がある場合は図１９の方向を選択する。
以上、図１９あるいは図２１のいずれを選択するかは、放熱の原因となる箇所(半導体集積回路装置)を直接放熱するか、放熱により熱がたまった箇所を冷却するかの違いであって、どちらの方法もそれぞれ適用可能であり、必要に応じて選択するようにすればよい。
（実施の形態５）
次に本発明の実施の形態５として、熱解析を考慮した半導体集積回路の設計方法について説明する。この設計フローチャートを図２２に、図２３にその説明図を示す。
この方法では、パッケージ基板上に半導体集積回路を搭載して、筐体内に収納される実装基板上で所望のシステムを構成する半導体集積回路の設計方法であって、前記半導体集積回路の熱解析結果に基づき、前記半導体集積回路を設計するもので、消費電力マップに応じてフロアプランを変更するようにしたことを特徴とするものである。
まず、機能ブロック別消費電力見積もりステップＳ２２０１では、機能ブロック別に消費電力を算出する。算出方法は前記実施の形態１で説明したのと同様に、RTLあるいはゲートレベルでの消費電力見積もりとする。
次に消費電力マップ計算ステップＳ２２０２は、機能ブロック別消費電力とそれぞれの機能ブロック配置位置関係から半導体集積回路の熱伝導ベクトルを計算する。
図２３（ａ）に示すような機能ブロックフロアプランにおいて、消費電力大ブロックＢＰが右側に配置されているとして、消費電力マップは図２３（ｂ）に示すように構成される。
次にフロアプラン変更ステップＳ２２０３において、半導体集積回路の熱伝導ベクトルに従い、熱の伝導を抑制したい方向に熱伝導ベクトルが向いている場合は、消費電力大ブロックの配置位置を変更することで、消費電力ピーク位置の変更あるいは熱伝導方向の変更を行う。この結果、実装基板/筐体のフロアプランから熱の伝導させたい方向にあわせて半導体集積回路のフロアプランを実現することができる。
最後に消費電力マップ確認ステップＳ２２０４において、図２４（ａ）および（ｂ）に示すように、再度消費電力マップを作成しなおし、消費電力マップを再確認して、熱の伝導させたい方向と一致しているかを確認する。
この方法により、半導体集積回路側で熱伝導方向をコントロールできることとなり、最適な放熱が可能になる。このように、熱伝導方向のコントロールは、半導体集積回路側でおこなうこともできるし、前記実施の形態３のように、実装基板側でも実施できることとなり、自由度が広がることになり、より最適な放熱効果を得ることができる。
（実施の形態６）
次に本発明の実施の形態６として、熱解析を考慮した半導体集積回路の設計方法について説明する。前記実施の形態５では消費電力マップに応じてフロアプランを変更するようにしたが、本実施の形態では弱熱耐性ブロックＢＷを検出し、この弱熱耐性ブロックを移動するという方法に特徴がある。この設計フローチャートを図２５に、図２６および図２７にその説明図を示す。
まず、機能ブロック別消費電力見積もりステップＳ２５０１では、機能ブロック毎に消費電力を算出する。算出方法は前記実施の形態１で説明した方法と同様に、RTLあるいはゲートレベルでの消費電力見積もりを行う。
次に消費電力マップ計算ステップＳ２５０２では、機能ブロック別消費電力とそれぞれの機能ブロック配置から消費電力マップを作成する。その結果、図２６（ａ）および（ｂ）に機能ブロックフロアプランおよびその消費電力マップを示すように、弱熱耐性ブロックがもっとも高熱となる部分ＰＨに隣接している場合で説明する。
この場合、弱熱耐性ブロックＢＷが等熱線の間隔が狭い箇所に配置されているために、熱変動が大きい。よって、特性のばらつきも大きくなるという問題がある。
そこで、次に弱熱耐性ブロックフロアプラン変更ステップＳ２５０３において、消費電力マップに従い、図２７に示すように弱熱耐性ブロックＢＷを熱変動の少ない位置に変更する。この時、最も消費電力の大きい機能ブロックは動かさないことが重要である。このような方法をとることにより、消費電力マップを大きく変えることなく、信頼性の向上をはかることができる。
最後に消費電力マップ確認ステップＳ２５０４において、再度消費電力マップを作成しなおし、弱熱耐性ブロックが等熱線の間隔が広い箇所に移動しているかどうかを確認する。
本手法により、弱熱耐性ブロックは熱変動の少ない部分に配置され、特性変化が少なくなり、半導体集積回路の性能保障がやりやすくなるという利点がある。
（実施の形態７）
次に本発明の実施の形態７について説明する。前記実施の形態６では、半導体集積回路の熱伝導ベクトルを用いた熱解析について説明したが、本実施の形態では、半導体集積回路を搭載するパッケージ基板の熱解析について説明する。図２８にこの方法を示すフローチャート、図２９から図３３にその説明図を示す。パッケージ基板を前述したように３層あるいは４層の配線層を持つ基板で構成する場合、電源プレーンあるいは接地プレーンをもつが、このパターン構成を調整することによって、熱伝導ベクトルを補正することができる。本実施の形態では、電源プレーンのパターン制御による熱伝導ベクトルの補正について説明する。
まず、半導体集積回路熱伝導ベクトル算出ステップＳ２７０１では、半導体集積回路の熱伝導のしやすさを表す熱伝導ベクトルを計算する。計算方法は、上記実施の形態３で説明した方法を用いる。もしくは、既に、熱伝導方向がわかっている場合は、その情報を用いる。
次にパッケージ基板プレーン計算ステップＳ２７０２では、半導体集積回路と半導体集積回路装置で熱伝導の方向を変更したいかどうかを考慮して、電源、接地プレーン設計を行う。着目するポイントとしては、半導体集積回路装置１０の熱伝導ベクトルは、半導体集積回路とパッケージ基板１の電源および接地プレーン１−１ａ／ｂにより決まることである。（図５６参照）
図２９（ａ）に示すように、右方向に強い熱伝導ベクトルをもつ半導体集積回路を、図２９（ｂ）に示すように、一様な電源プレーン（ビアも含めて一様）を持つパッケージ基板上に搭載する場合、半導体集積回路の熱伝導ベクトルをそのまま引き継ぐことになる。
従って、半導体集積回路と同じ方向に熱伝導するままで良い場合は、プレーン、ビアの穴がパッケージ基板内の電源、設置プレーンで一様になるようにパッケージ基板を設計する。
一方、熱伝導方向を右方向ではなく、上下方向に変えたい場合には、右方向のプレーンを小さくする（図３０（ａ））、あるいは伝導させたくない方向の形状を変更する（図３０（ｂ））か、右方向にビアの穴を多くあける（図３２）ことで対応する。
すなわち、図３１（ａ）に示すように右方向に強い熱伝導ベクトルをもつ半導体集積回路の場合、図３０（ａ）に示すように、電源プレーンの右側部分をなくすことにより、図３１（ｂ）に示すように、右側への熱伝導が減少し、その分、上下方向への熱伝導が増大する。
また図３０（ｂ）に示すように、電源プレーンの右側部分のパターンを変更し面積を小さくすることにより、図３０（ａ）に示した場合と同様、図３１（ｂ）に示すように、右側への熱伝導が減少し、その分、上下方向への熱伝導が増大する。
さらにまた図３２に示すように、電源プレーンの右側部分のビアの分布密度を大きくすることにより、図３０（ａ）に示した場合と同様、図３１（ｂ）に示すように、右側への熱伝導が減少し、その分、上下方向への熱伝導が増大する。
この方法は、半導体集積回路の熱伝導方向が決まっている、あるいはフロアプラン上、方向を変えられない場合に、パッケージ基板で熱伝導方向を変えたい場合に有効である。
あるいは、半導体集積回路だけでは、熱伝導方向を変えきれないため、半導体集積回路/パッケージ基板で協力して熱伝導方向をコントロールする場合に有効である。
（実施の形態８）
次に本発明の実施の形態８について説明する。本実施の形態では、複数の半導体集積回路装置を積層する場合の半導体集積回路装置の設計方法について説明する。図３３にこの設計方法を示すフローチャートを示すように、本実施の形態では、その上層または下層に隣接して配置される半導体集積回路装置の熱伝導ベクトルを考慮して、熱伝導ベクトルの総和が０に近づくように設計するようにしたことを特徴とする。
図３４に示すように、半導体集積回路装置１０ｄ上に半導体集積回路装置１０ｅを縦積みして実装するものにおいて、縦積みする向きを決定する方法である。
まず、半導体集積回路装置熱伝導ベクトル計算ステップＳ３３０１では、半導体集積回路装置毎に熱伝導ベクトルを計算する。その結果、半導体集積回路装置１０ｄおよび半導体集積回路装置１０ｅの消費電力マップおよび熱伝導ベクトルは図３５および図３６に示すものであったとする。
複数半導体集積回路装置合成熱伝導ベクトル計算ステップＳ３３０２では、上下に積まれる半導体集積回路装置の熱伝導ベクトルの総和が小さくなるように積む。
最後に合成熱伝導ベクトル判定ステップＳ３３０３において、ベクトルの総和が設定値以下になっているかどうかを判定する。
具体的には、図３５および図３６に示したような消費電力マップおよび熱伝導ベクトルの半導体集積回路装置を縦積みする場合、このまま積むと、右側に熱がかたよりすぎて、放熱効率が悪い。
この点について詳細に説明する。図３５及び図３６の消費電力マップの断面図が、それぞれ図３７、３８であるとする。縦軸は消費電力が高いことを意味している。図３５と図３６の消費電力マップのまま縦積みすると、図４０に示すように、半導体集積回路装置１０ｄ及び半導体集積回路装置１０ｅの消費電力の高い箇所が一致してしまい、一部箇所に異常に高温な箇所ができてしまうことから、放熱効率が悪いといえる。
逆に、図３９のように、半導体集積回路装置１０ｄあるいは半導体集積回路装置１０ｅのいずれかを反対向きに積みことにより、消費電力が一様で、熱伝導ベクトルが互いに打ち消しあい、熱が一様に広がり、放熱効率の良い積み方となる。ここで反対向きに積層する場合、外部出力端子を含めてパッケージ基板内の配線を調整するとともに、必要に応じて電源プレーンや接地プレーンの設計変更を行うことにより、熱的および電気（信号）的調整を行う。
しかしながら、半導体集積回路装置同士の信号の組合せの問題で、半導体集積回路装置１０ｄあるいは半導体集積回路装置１０eのいずれかを反対向きにできない場合がある。そこの場合、半導体集積回路装置１０ｄ，半導体集積回路装置１０ｅのいずれかのフロアプランの変更等により消費電力マップ及び熱伝導ベクトルを可能な限り図３９に近づけることで、熱の一様化を実現する。このフロアプランの変更においては、本発明の実施の形態５や実施の形態６を用いて熱伝導ベクトルの向きを変更する手法が有効である。
あるいは実施の形態１２で後述するように、パッケージ基板にスリットなどの熱遮断手段を配したり、電源プレーンや接地プレーンを調整したりすることにより、半導体集積回路装置としての熱伝導ベクトルの向きを変更するなどの方法も有効である。
この方法によれば、半導体集積回路装置の縦積み時でも、熱のこもりがなく、放熱効果の高い積み方が可能である。
（実施の形態９）
次に本発明の実施の形態９について説明する。前記実施の形態８では、半導体集積回路装置の縦積みについて説明したが、本実施の形態では、図４２に示すように複数の半導体集積回路つまりベアチップを積層する場合の半導体集積回路の設計方法について説明する。半導体集積回路の場合も半導体集積回路装置の場合と同様、その上層または下層に隣接して配置される半導体集積回路の熱伝導ベクトルを考慮して、熱伝導ベクトルの総和が０に近づくように設計するようにしたことを特徴とする。
図４２（a）に示すように、半導体集積回路２ａ上に半導体集積回路２ｂを縦積みして実装するものにおいて、縦積みする向きを決定する方法である。
この方法については前記実施の形態８で示した図３３のフローチャートと同様であり、半導体集積回路装置を半導体集積回路に読み替えればよい。
図４１にこのフローチャートを示す。半導体集積回路熱伝導ベクトル計算ステップＳ３９０１では、半導体集積回路毎に熱伝導ベクトルを計算する。その結果、半導体集積回路２ａおよび半導体集積回路２ｂの消費電力マップおよび熱伝導ベクトルは図４３および図４４に示すものであったとする。
複数半導体集積回路合成熱伝導ベクトル計算ステップＳ３９０２では、上下に積まれる半導体集積回路の熱伝導ベクトルの総和が小さくなるように積む。
最後に合成熱伝導ベクトル判定ステップＳ３９０３において、ベクトルの総和が設定値以下になっているかどうかを判定する。
具体的には、図４３および図４４に示したような消費電力マップおよび熱伝導ベクトルの半導体集積回路を縦積みする場合、このまま積むと、右側に熱がかたよりすぎて、放熱効率が悪い。より詳細に説明する。図４３及び図４４の消費電力マップの断面図が図４５及び図４６である。縦軸は消費電力が高いことを意味している。図４３と図４４の消費電力マップのまま縦積みすると、図４７に示すように、半導体集積回路１及び半導体集積回路２の消費電力の高い箇所が一致してしまい、一部箇所に異常に高温な箇所ができてしまうことから、放熱効率が悪いといえる。
逆に、図４８のように、半導体集積回路１あるいは半導体集積回路２のいずれかを反対向きに積みことにより、消費電力が一様で、熱伝導ベクトルが互いに打ち消しあい、熱が一様に広がり、放熱効率の良い積み方となる。
このようにして消費電力マップ及び熱伝導ベクトルを改善し、熱の一様化を実現する。しかしながら、信号の組合せの問題で、図４７の組合せになってしまう場合も出てくるが、その場合、半導体集積回路２ａ，半導体集積回路２ｂのいずれかのフロアプランの変更等により、熱の一様化を実現する。このフロアプランの変更においては、本発明の実施の形態５や実施の形態６を用いて熱伝導ベクトルの向きを変更する手法が有効である。
この方法によれば、熱のこもりがなく、放熱効果の高い積層構造を提供することが可能である。なお図４２（ｂ）に示すように、バンプを介して半導体集積回路が接続されている場合、若干熱伝導ベクトルは異なるが、おおむね同様である。
（実施の形態１０）
次に本発明の実施の形態１０について説明する。
本実施の形態では、実装基板上での熱解析結果を考慮した実装形態（半導体集積回路装置などの部品配置）について説明する。実装基板１００上に発熱量の大きい半導体集積回路装置（ＱＦＰ−Ｘ）１０ａと、発熱量の大きい半導体集積回路装置（ＢＧＡ−Ｘ）１０ｂとが配置される場合を考える。まず図４９および図５０に示すように、実装基板１００上に発熱量の大きい半導体集積回路装置（ＱＦＰ−Ｘ）１０ａと、発熱量の大きい半導体集積回路装置（ＢＧＡ−Ｘ）１０ｂとが配置されるように仮配置を行う。図４９は図５０のＡ−Ａ断面図である。
まず、消費電力から消費電力マップおよび熱伝導ベクトルを作成する。その結果、図示は省略するが、発熱量の大きい半導体集積回路装置（ＱＦＰ−Ｘ）１０ａと、発熱量の大きい半導体集積回路装置（ＢＧＡ−Ｘ）１０ｂのところで熱が集中し極大点が形成される。
このとき、図５１に示すように、筐体４００にファン５００を形成し、熱が集中する極大点に向けて空気の流れＲが形成されるように強制冷却する。すなわち強制冷却ポイントＰに対してより直角に空気流れＲが形成されるようにファン位置を変更する。ここで２００は実装基板１００を実装するマザーボードである。
このようにすることで、効率的な放熱効果が得られ、誤動作が低減し、信頼性の高い半導体集積回路システムを得る事が可能となる。
（実施の形態１１）
次に本発明の実施の形態１１について説明する。
前記実施の形態１０では、発熱量の大きい半導体集積回路装置を集中して配置し、ここに強制冷却手段を配置するようにしたが、本実施の形態では、実装基板上で発熱量の大きい半導体集積回路装置（ＱＦＰ−Ｘ）１０ａと、発熱量の大きい半導体集積回路装置（ＢＧＡ−Ｘ）１０ｂとを、図５２および図５３に示すように離間して配置し、熱伝導ベクトルを均一化したことを特徴とするものである。
実装基板１００上に発熱量の大きい半導体集積回路装置（ＱＦＰ−Ｘ）１０ａと、発熱量の大きい半導体集積回路装置（ＢＧＡ−Ｘ）１０ｂとが配置される場合を考える。まず図５２および図５３に示すように、実装基板１００上に発熱量の大きい半導体集積回路装置（ＱＦＰ−Ｘ）１０ａと、発熱量の大きい半導体集積回路装置（ＢＧＡ−Ｘ）１０ｂとを離間して配置されるように配置を行う。図５２は図５３のＡ−Ａ断面図である。
まず、消費電力から消費電力マップおよび熱伝導ベクトルを作成する。その熱解析結果に基づいて、図５２および図５３に示すように、発熱量の大きい半導体集積回路装置（ＱＦＰ−Ｘ）１０ａと、発熱量の大きい半導体集積回路装置（ＢＧＡ−Ｘ）１０ｂとを離間して配置し、熱の均一化をはかるものである。
本実施の形態においても、効率的な放熱効果で誤動作が低減し、信頼性の高い半導体集積回路システムを得る事が可能となる。
（実施の形態１２）
次に本発明の実施の形態１２について説明する。
この方法では、熱伝導ベクトルを考慮してパッケージ基板の設計を行うものである。
図５４にこのパッケージ基板の設計方法のフローチャートを示す。
本実施の形態では、まず、実装基板/筐体熱解析ステップＳ４８０１において、実装基板/筐体の熱解析を行う。
次に半導体集積回路装置熱設計方針決定ステップＳ４８０２で、実装基板/筐体の状況にあわせて、半導体集積回路装置の熱設計方針を決定する。例えば図５５に示すように、実装基板１００上で、設計対象の半導体集積回路装置２０ａの両隣に熱に弱い(=温度変化させたくない)半導体集積回路装置２０ｂ,２０ｃがある場合に、パッケージ基板１を含むパッケージをどのような方針で設計するかを決定する。
第１の方法としては図５６（ａ）に示すように、通常、実装基板側への放熱のためにサーマルビア６を介してサーマルボール４が設けられているのに対し、本実施の形態の半導体集積回路装置のパッケージ基板１には図５６（ｂ）に示すように、サーマルビア６を形成しないようにし、実装基板側への半導体集積回路装置２０ａからの放熱を抑制する。これにより、両隣の熱に弱い半導体集積回路装置２０ｂ,２０ｃへの熱放射を抑制するようにしたことを特徴とするものである。
この方法によれば、熱特性に優れ長寿命の半導体集積回路システムを提供することが可能となる。
第２の方法としては図５７（a）、（ｂ）に示すように、両隣の熱に弱い半導体集積回路装置２０b,２０cへ向いていた半導体集積回路装置２０ａの熱伝導ベクトルを、９０度変換し、熱伝導方向を上下方向にするものである。この例の場合は、サーマルボールはつけて、制御した方向に熱が伝導するようにする。
第３の方法として、図５８（a）に示すように、通常、実装基板側への放熱のためにサーマルビア６を介してサーマルボール４Ｔが設けられているのに対し、本実施の形態の半導体集積回路装置のパッケージ基板１には図５８（ｂ）に示すように、サーマルビア６の位置を変更し、放熱したい側にのみサーマルビア６およびサーマルボール４Ｔを形成し、熱伝導ベクトルの方向を変更することにより、両隣の熱に弱い半導体集積回路装置２０b,２０cへの熱放射を抑制するようにしたことを特徴とするものである。図５９（ｂ）はサーマルボールの配置を示す平面図である。この水平方向の断面が図５８（ｂ）に相当する。図５９（ａ）は図５８（ａ）平面図である。
この方法によれば、熱特性に優れ長寿命の半導体集積回路システムを提供することが可能となる。
なお、サーマルボールの配置については、熱伝導方向を考慮して適宜変更しパッケージ基板設計をすればよく、必ずしも図５９（ｂ）に示す配置に限定されるものではなく、図５９（ｃ）および（ｄ）など適宜変更可能である。
以上の第１から第３の方法等を含め定められた設計方針に従い、パッケージ基板設計ステップＳ４８０３でパッケージ基板の設計を行う。
（実施の形態１３）
次に本発明の実施の形態１３について説明する。
この方法では、熱解析結果（熱伝導ベクトル）を考慮して実装基板の設計を行うものである。
図６０にこの実装基板の設計方法のフローチャートを示す。
本実施の形態では、まず、実装基板/筐体熱解析ステップＳ５４０１において、実装基板/筐体のエアーフロー及び各半導体集積回路装置の消費電力から実装基板/筐体の熱解析を行う。
次に、電源プレーン解析ステップＳ５４０２において、実装基板の電源、接地プレーンの形状およびその電源プレーンに繋がる半導体集積回路装置と、複数の半導体集積回路装置が搭載されている場合にはそれぞれの位置関係を抽出する。
この抽出の結果、同じ電源、接地プレーンを共用している消費電力大半導体集積回路装置が、隣接配置されているとする（図６１（a））。この隣接配置された消費電力大半導体集積回路装置間は、電源プレーンを共有しているために、双方の半導体集積回路装置からの熱伝導により熱がこもりやすい。
次にスリット挿入ステップＳ５４０３において、上記条件で抽出された半導体集積回路間の電源、接地プレーン１０１ａ、１０１ｂにスリットＳを入れる（図６１（ｂ）参照）。
以上の方法により、図６１（ａ）に示したように、半導体集積回路装置３０ａ，３０ｂが隣接している実装基板１００上で、図６１（ｂ）に示すように、スリットを入れることにより、相互の半導体集積回路装置方向に向いていた放熱方向を、他の方向に向かせるようにすることが可能となり、これら半導体集積回路装置間に熱が集中するのを防ぐことができる。
なお、前記実施の形態では、電源、接地プレーンの解析に際し、熱伝導ベクトルを作成し、熱解析を行うようにしたが、この方法は、半導体集積回路を含む半導体集積回路システム全体、あるいは個々の設計方法のみならず、物体の熱解析全般に適用可能である。
（実施の形態１４）
次に本発明の実施の形態１４について説明する。
この方法でも、前記実施の形態１３と同様、熱解析結果（熱伝導ベクトル）を考慮して実装基板の設計を行うものであるが、ここではスリットではなく、熱的に絶縁性の材料を形成するなど、熱的遮断手段を設けたことを特徴とする。
図６２にこの実装基板の筐体への装着状態を示す。マザーボード２００に装着された実装基板１００上で、発熱量の大きい半導体集積回路装置が近接している場合を考える。
図６３（ａ）および（ｂ）に平面図および断面図を示すように実装基板１００上に３つの半導体集積回路装置が配線パターン１０３を介して近接配置される場合を考える。図６３（ｂ）は図６３（ａ）のＡ−Ａ断面図である。
本実施の形態でも、図６０に示したフローチャートと同様に図６４に示すフローチャートを用いて熱解析を行い、この結果に基づいて実装基板の設計を行う。実装基板/筐体熱解析ステップＳ５８０１において、実装基板/筐体のエアーフロー及び各半導体集積回路装置の消費電力から実装基板/筐体の熱解析を行う。
次に、隣接半導体集積回路装置相関作成ステップＳ５８０２において、実装基板上に搭載される半導体集積回路装置の熱的相関を抽出する。
ここでは、電源プレーンおよび接地プレーンを共用している半導体集積回路装置で、かつ、消費電力大半導体集積回路装置が、隣接する場合を考える。
次に方法選択ステップＳ５８０３において隣接する半導体集積回路装置毎に熱、信号品質、熱および信号品質のいずれに重点を置くべきかを判断する。例えば方法選択ステップＳ５８０３において、信号品質に重点を置くと判断された場合には、表層配線はそのままにして、電気的には遮断することなく、上記条件で抽出された半導体集積回路装置間の接地プレーン１０１ｂにスリットＳを入れ、図６５（ａ）および（ｂ）に平面図および断面図を示すようにこのスリットに絶縁体１０４を充填する。図６５（ｂ）は図６５（ａ）のＡ−Ａ断面図である。
以上の方法により、図６１（ａ）に示したように、半導体集積回路装置3０ａ，3０ｂが隣接していた実装基板１００上で、図６１（ｂ）に示すように、スリットを入れることにより、相互の半導体集積回路装置方向に向いていた放熱方向を、熱伝導を断ち切ることにより、他の方向に向かすことが可能となり、これら半導体集積回路装置間に熱が集中するのを防ぐことができる。
なお、方法選択ステップＳ５８０３において、信号品質および熱の両方に重点を置くと判断された場合には、スリットに絶縁体を充填する方法に代えて、図６６（ａ）乃至（ｃ）に示すように貫通ビアを形成しこれに絶縁体を充填するようにしてもよい。図６６（ｂ）（ｃ）は図６６（ａ）のＡ−Ａ断面およびＢ−Ｂ断面図である。
また、方法選択ステップＳ５８０３において、熱に重点を置くと判断された場合には、スリットに絶縁体を充填する方法に代えて、図６７（ａ）および（ｂ）に示すように全層に貫通するようにスリットＳを形成してもよい。図６７（ｂ）は図６７（ａ）のＡ−Ａ断面図である。この場合配線パターン１０３は迂回配線を構成する必要がある。
なおスリットの形状としては前記実施の形態に示した形状に限定されることなく、例えば図６８に示すように適宜変更可能である。
なおここで、パッケージについては、パッケージ基板と、樹脂封止、金属キャップ、セラミックキャップなどのキャップ材料と合わせたものとして説明した。
本発明によれば、半導体集積回路実装基板の情報から、熱解析を考慮し、パッケージの設計、半導体集積回路の設計を行うことにより、高精度でかつ高速設計が可能となることから、携帯電話等の通信機器、一般家庭用品や玩具、自動車まで、種々の製品に適用可能である。
本発明の実施の形態１の半導体集積回路システムの設計方法を示す概念図 本発明の実施の形態１の半導体集積回路システムの設計方法を示すフローチャート図 本発明の実施の形態１の半導体集積回路システムの設計方法で用いられるライブラリを示す図 本発明の実施の形態１の半導体集積回路システムの設計方法におけるホールド検証を示す図 本発明の実施の形態１の半導体集積回路システムの設計方法におけるホールド検証を示す図 本発明の実施の形態１の半導体集積回路システムの設計方法を示すフローチャート図 本発明の実施の形態１の半導体集積回路システムの設計装置 本発明の実施の形態１の半導体集積回路システムの設計方法を示すフローチャート図 本発明の実施の形態２の半導体集積回路の設計方法を示す説明図 本発明の実施の形態２の半導体集積回路の設計方法を示す説明図 本発明の実施の形態３の熱解析方法を示すフローチャート図 本発明の実施の形態３の熱解析方法の概要説明図 本発明の実施の形態３の熱解析方法におけるベクトルの合成方法を示す説明図 本発明の実施の形態３における熱伝導ベクトルの算出方法を示す説明図 本発明の実施の形態３における熱伝導ベクトルの算出方法を示す説明図 本発明の実施の形態３における熱伝導ベクトルの算出方法を示す説明図 本発明の実施の形態３における熱伝導ベクトルの算出方法を示す説明図 本発明の実施の形態４におけるパッケージの設計方法を示すフローチャート図 本発明の実施の形態４におけるパッケージの設計方法を示す説明図 本発明の実施の形態４におけるパッケージの設計方法を示す説明図 本発明の実施の形態４におけるパッケージの設計方法を示す説明図 本発明の実施の形態５における半導体集積回路の設計方法を示すフローチャート図 本発明の実施の形態５における半導体集積回路の設計方法を示す説明図 本発明の実施の形態５における半導体集積回路の設計方法を示す説明図 本発明の実施の形態６における半導体集積回路の設計方法を示すフローチャート図 本発明の実施の形態６における半導体集積回路の設計方法を示す説明図 本発明の実施の形態６における半導体集積回路の設計方法を示す説明図 本発明の実施の形態７におけるパッケージの設計方法を示すフローチャート図 本発明の実施の形態７におけるパッケージの設計方法を示す説明図 本発明の実施の形態７におけるパッケージの設計方法を示す説明図 本発明の実施の形態７におけるパッケージの設計方法を示す説明図 本発明の実施の形態７におけるパッケージの設計方法を示す説明図 本発明の実施の形態８における半導体集積回路装置の設計方法を示すフローチャート図 本発明の実施の形態８における半導体集積回路装置の設計方法を示す説明図 本発明の実施の形態８における半導体集積回路装置の設計方法を示す説明図 本発明の実施の形態８における半導体集積回路装置の設計方法を示す説明図 本発明の実施の形態８における半導体集積回路装置の熱伝導ベクトルを示す説明図 本発明の実施の形態８における半導体集積回路装置の熱伝導ベクトルを示す説明図 本発明の実施の形態８における半導体集積回路装置の熱伝導ベクトルを示す説明図 本発明の実施の形態８における半導体集積回路装置の熱伝導ベクトルを示す説明図 本発明の実施の形態８における半導体集積回路の設計方法を示すフローチャート図 本発明の実施の形態９における半導体集積回路の設計方法を示す説明図 本発明の実施の形態９における半導体集積回路の消費電力マップおよび熱伝導ベクトルを示す説明図 本発明の実施の形態９における半導体集積回路の消費電力マップおよび熱伝導ベクトルを示す説明図 本発明の実施の形態９における半導体集積回路の熱伝導ベクトルを示す説明図 本発明の実施の形態９における半導体集積回路の熱伝導ベクトルを示す説明図 本発明の実施の形態９における半導体集積回路の熱伝導ベクトルを示す説明図 本発明の実施の形態９における半導体集積回路の熱伝導ベクトルを示す説明図 本発明の実施の形態１０における半導体集積回路実装基板の設計方法を示す説明図 本発明の実施の形態１０における半導体集積回路実装基板の設計方法を示す説明図 本発明の実施の形態１０における半導体集積回路実装基板の設計方法を示す説明図 本発明の実施の形態１１における半導体集積回路実装基板の設計方法を示す説明図 本発明の実施の形態１１における半導体集積回路実装基板の設計方法を示す説明図 本発明の実施の形態１２におけるパッケージ基板の設計方法を示すフローチャート図 本発明の実施の形態１２におけるパッケージ基板の設計方法を示す説明図 本発明の実施の形態１２におけるパッケージ基板の設計方法を示す説明図 本発明の実施の形態１２におけるパッケージ基板の設計方法を示す説明図 本発明の実施の形態１２におけるパッケージ基板の設計方法を示す説明図 本発明の実施の形態１２におけるパッケージ基板の設計方法を示す説明図 本発明の実施の形態１３における半導体集積回路実装基板の設計方法を示すフローチャート図 本発明の実施の形態１３における半導体集積回路実装基板の設計方法を示す説明図 本発明の実施の形態１３における半導体集積回路実装基板の設計方法を示す説明図 本発明の実施の形態１４における半導体集積回路実装基板の設計方法を示す説明図 本発明の実施の形態１４における半導体集積回路実装基板の設計方法を示す説明図 本発明の実施の形態１４における半導体集積回路実装基板の設計方法を示す説明図 本発明の実施の形態１４における半導体集積回路実装基板の設計方法を示す説明図 本発明の実施の形態１４における半導体集積回路実装基板の設計方法を示す説明図 本発明の実施の形態１４における半導体集積回路実装基板の設計方法を示す説明図
符号の説明
１ パッケージ基板
２，２ａ、２ｂ 半導体集積回路
３ 封止樹脂
４ 半田ボール
１０ａ、１０ｂ 半導体集積回路装置
１００ 実装基板
１０１ 電源・設置プレーン
１０３ 配線パターン
４００ 筐体

Claims (46)

  1. システム仕様情報に基づき、
    当該システムを収納する筐体および、前記筐体内に収納され、当該システムを構成する実装基板と、前記実装基板上に実装されるパッケージ基板を含む半導体集積回路（ＬＳＩ）装置の設計を行う第１の工程と、
    前記設計を行う工程で得られた設計結果に基づき、
    前記筐体内における前記実装基板および／または前記半導体集積回路装置の熱解析を行う工程と、
    前記熱解析を行う工程の解析結果に基づき
    半導体集積回路システムを設計する第２の工程とを含む半導体集積回路システムの設計方法。
  2. 請求項１に記載の半導体集積回路システムの設計方法であって、
    前記第２の工程は、
    前記半導体集積回路装置に搭載する半導体集積回路の素子配置を決定し、前記半導体集積回路の設計を行う工程を含む半導体集積回路システムの設計方法。
  3. 請求項１または２に記載の半導体集積回路システムの設計方法であって、
    システム仕様情報に基づき、
    当該システムを収納する筐体および、前記筐体内に収納され、当該システムを構成する実装基板の設計を行う工程と、
    前記実装基板の設計を行う工程で得られた設計結果に基づき、
    前記筐体内における前記実装基板の熱解析を行う工程と、
    前記熱解析を行う工程の解析結果に基づき、
    前記実装基板上に実装されるパッケージ基板を含む半導体集積回路装置の設計を行う工程と、を含む半導体集積回路システムの設計方法。
  4. 請求項１乃至３のいずれかに記載の半導体集積回路システムの設計方法であって、
    前記実装基板の設計工程は、
    前記筐体内の熱解析を行う工程と、
    前記熱解析を行う工程の解析結果に基づき、
    前記筐体内に収納される実装基板を設計する工程を含む半導体集積回路システムの設計方法。
  5. 請求項１乃至４のいずれかに記載の半導体集積回路システムの設計方法であって、
    前記半導体集積回路装置は、外部接続端子が格子状に配置されたグリッドアレイ端子構造を持つ半導体集積回路システムの設計方法。
  6. 請求項１に記載の半導体集積回路システムの設計方法であって、
    前記熱解析を行う工程は、前記実装基板の表面温度をシミュレートする工程と、
    前記表面温度に基づいて等熱線を描画する工程と、
    前記等熱線に基づき、熱伝導速度と大きさとを示す熱伝導ベクトルを算出する工程とを含む半導体集積回路システムの設計方法。
  7. 請求項６に記載の半導体集積回路システムの設計方法であって、
    前記実装基板の表面温度をシミュレートする工程は、
    前記実装基板に搭載する各半導体集積回路装置の消費電力に基づいて表面温度をシミュレートする工程とを含む半導体集積回路システムの設計方法。
  8. 請求項１に記載の半導体集積回路システムの設計方法であって、
    前記第１の工程は、システム仕様情報に基づき、
    当該システムを構成する実装基板の設計を行う工程と、
    前記実装基板の設計を行う工程で得られた設計結果に基づき、
    前記実装基板上に実装されるパッケージ基板を含むパッケージの設計を行う工程と、
    前記パッケージの設計を行う工程で得られた設計結果に基づき、
    半導体集積回路のＩ／Ｏ端子位置を決定するように、前記パッケージに搭載する半導体集積回路の設計を行う工程を含む半導体集積回路システムの設計方法。
  9. パッケージ基板上に半導体集積回路を搭載して、筐体内に収納される半導体集積回路実装基板上で所望のシステムを構成する半導体集積回路の設計方法であって、
    前記半導体集積回路および、前記半導体集積回路実装基板の前記筐体内における熱解析を行う工程と、
    熱解析結果に基づき、前記半導体集積回路を設計する工程とを含む半導体集積回路の設計方法。
  10. 請求項９に記載の半導体集積回路の設計方法であって、
    前記熱解析を行う工程は、前記半導体集積回路の消費電力に基づいて表面温度をシミュレートする工程と、
    前記表面温度に基づいて等熱線を描画する工程と、
    前記等熱線に基づき、熱伝導速度と大きさとを示す熱伝導ベクトルを算出する工程とを含む半導体集積回路の設計方法。
  11. 請求項９または１０に記載の半導体集積回路の設計方法であって、
    前記半導体集積回路を設計する工程は、素子配置に基づく熱伝導による温度変化を設計条件に組み入れる工程を含む半導体集積回路の設計方法。
  12. 請求項９または１０に記載の半導体集積回路の設計方法であって、
    前記半導体集積回路を設計する工程は、当該半導体集積回路の発熱量に応じて前記半導体集積回路の表面高さを調整する工程を含む半導体集積回路の設計方法。
  13. 請求項９または１０に記載の半導体集積回路の設計方法であって、
    前記半導体集積回路を設計する工程は、前記システム仕様にもとづく素子配置から消費電力マップを作成する工程と、
    前記消費電力マップに基づき熱伝導ベクトルを作成する工程とを含む半導体集積回路の設計方法。
  14. 請求項９または１０に記載の半導体集積回路の設計方法であって、
    前記半導体集積回路を設計する工程は、筐体内に収納される半導体集積回路実装基板の放熱状況に応じて、前記半導体集積回路の位置および向きを決定する半導体集積回路の設計方法。
  15. 請求項１３または１４に記載の半導体集積回路の設計方法であって、
    前記半導体集積回路を設計する工程は、前記熱伝導ベクトルにあわせて、放熱し易い方向に発熱量の大きい回路素子の配置を変更する工程である半導体集積回路の設計方法。
  16. 請求項１３または１４に記載の半導体集積回路の設計方法であって、
    前記半導体集積回路を設計する工程は、前記熱伝導ベクトルの向かう方向を避けて、熱耐性の小さい素子を配置する工程を含む半導体集積回路の設計方法。
  17. 請求項９に記載の半導体集積回路の設計方法であって、
    前記半導体集積回路は、複数の半導体集積回路を積層する際に、その上層または下層に隣接して配置される半導体集積回路の熱伝導ベクトルを考慮して、熱伝導ベクトルの総和が０に近づくように設計される半導体集積回路の設計方法。
  18. 請求項９に記載の半導体集積回路の設計方法であって、
    前記半導体集積回路は、複数のパッケージを積層する際に、その上層または下層に隣接して配置されるパッケージの熱伝導ベクトルを考慮して、半導体集積回路装置としての熱伝導ベクトルの総和が０に近づくように設計される半導体集積回路の設計方法。
  19. 半導体集積回路を搭載して、半導体集積回路実装基板上で所望のシステムを構成するパッケージ基板の設計方法であって、
    前記半導体集積回路および、前記半導体集積回路実装基板の熱解析を行う工程と、
    熱解析結果とに基づき、前記パッケージ基板を設計する工程とを含む半導体集積回路の設計方法。
  20. 請求項１９に記載のパッケージ基板の設計方法であって、
    前記熱解析を行う工程は、前記半導体集積回路の消費電力とパッケージ基板上の配線パターンに基づいて表面温度をシミュレートする工程と、
    前記表面温度に基づいて前記パッケージ基板上で等熱線を描画する工程と、
    前記等熱線に基づき、熱伝導速度と大きさとを示す熱伝導ベクトルを算出する工程とを含むパッケージ基板の設計方法。
  21. 請求項１９または２０記載のパッケージ基板の設計方法であって、
    パッケージ基板の構造に基づく熱伝導による温度変化を設計条件に組み入れる工程を含むパッケージ基板の設計方法。
  22. 請求項１９または２０に記載のパッケージ基板の設計方法であって、
    前記パッケージ基板を設計する工程は、当該半導体集積回路の発熱量に応じて前記パッケージ全体としての表面高さを調整する工程を含むパッケージ基板の設計方法。
  23. 請求項１９または２０に記載のパッケージ基板の設計方法であって、
    前記パッケージ基板を設計する工程は、前記システム仕様にもとづくパッケージ基板の構造から消費電力マップを作成する工程と、
    前記消費電力マップに基づき熱伝導ベクトルを作成する工程とを含むパッケージ基板の設計方法。
  24. 請求項１９または２０に記載のパッケージ基板の設計方法であって、
    前記パッケージ基板を設計する工程は、筐体内に収納される半導体集積回路実装基板の放熱状況に応じて、前記パッケージ基板の位置および向きを決定するパッケージ基板の設計方法。
  25. 請求項２３または２４に記載のパッケージ基板の設計方法であって、
    前記パッケージ基板を設計する工程は、前記熱伝導ベクトルにあわせて、放熱し易い方向に発熱量の大きいパッケージの配置を変更する工程であるパッケージ基板の設計方法。
  26. 請求項２３または２４に記載のパッケージ基板の設計方法であって、
    前記パッケージ基板を設計する工程は、前記熱伝導ベクトルの向かう方向を避けて、熱耐性の小さい素子を配置する工程を含むパッケージ基板の設計方法。
  27. 請求項１９乃至２６のいずれかに記載のパッケージ基板の設計方法であって、
    少なくとも１層の電源・接地プレーンを含み、
    前記電源プレーンが、前記半導体集積回路の熱伝導ベクトルに従って形状を変更するように、前記パッケージ基板を構成する工程を含むパッケージ基板の設計方法。
  28. 請求項１９に記載のパッケージ基板の設計方法であって、
    前記パッケージ基板は、複数のパッケージを積層する際に、その上層または下層に隣接して配置されるパッケージの熱伝導ベクトルを考慮して、半導体集積回路装置としての熱伝導ベクトルの総和が０に近づくように設計されるパッケージ基板の設計方法。
  29. 請求項２７に記載のパッケージ基板の設計方法であって、
    前記パッケージ基板を構成する工程は、熱伝導ベクトルの大きい領域に熱遮断手段を配する工程を含むパッケージ基板の設計方法。
  30. 半導体集積回路を搭載したパッケージ基板を実装し、所望のシステムを構成する半導体集積回路実装基板の設計方法であって、
    搭載すべきパッケージの熱解析を行なう工程と、
    前記解析結果に基づき、熱的に安定な状態を維持できるように、前記パッケージを構成するパッケージ基板に搭載された半導体集積回路を接続するための配線パターンを備えた半導体集積回路実装基板を設計する工程を含む半導体集積回路実装基板の設計方法。
  31. 請求項３０に記載の半導体集積回路実装基板の設計方法であって、
    前記熱解析を行う工程は、前記半導体集積回路の消費電力に基づいて前記パッケージ基板の表面温度をシミュレートする工程と、
    前記表面温度に基づいて等熱線を描画する工程と、
    前記等熱線に基づき、熱伝導速度と大きさとを示す熱伝導ベクトルを算出する工程とを含む半導体集積回路実装基板の設計方法。
  32. 請求項３０または３１に記載の半導体集積回路実装基板の設計方法であって、
    前記半導体集積回路実装基板の設計方法は、発熱量の大きいパッケージが隣接配置されるのを避けるように、設計を行うようにした半導体集積回路実装基板の設計方法。
  33. 請求項３０または３１に記載の半導体集積回路実装基板の設計方法であって、
    前記半導体集積回路実装基板の設計方法は、発熱量の大きいパッケージを集中して配置し、当該位置に強制冷却手段を配するようにした半導体集積回路実装基板の設計方法。
  34. 請求項１９乃至２９に記載のパッケージ基板の設計方法で得られるパッケージ基板であって、
    パッケージ基板が熱遮断手段を有するパッケージ基板。
  35. 請求項３４記載のパッケージ基板であって、
    前記熱遮断手段は、電源プレーンまたは接地プレーンに設けられたスリットに充填された絶縁体であるパッケージ基板。
  36. 請求項３４記載のパッケージ基板であって、
    前記熱遮断手段は、パッケージ基板に設けられた貫通スリットであるパッケージ基板。
  37. 請求項３４記載のパッケージ基板であって、
    前記熱遮断手段は、配線パターンを避けてパッケージ基板に設けられた複数の貫通ビアであるパッケージ基板。
  38. 請求項１乃至８記載の半導体集積回路システムの設計方法に基づいて製造された半導体集積回路システム。
  39. 請求項９乃至１８記載の半導体集積回路の設計方法に基づいて製造された半導体集積回路。
  40. 請求項３０乃至３３載の半導体集積回路実装基板の設計方法に基づいて製造された半導体集積回路実装基板。
  41. 請求項４０に記載の半導体集積回路実装基板であって、
    半導体集積回路実装基板が熱遮断手段を有する半導体集積回路実装基板。
  42. 請求項４１記載の半導体集積回路実装基板であって、
    前記熱遮断手段は、電源プレーンまたは接地プレーンに設けられたスリットに充填された絶縁体である半導体集積回路実装基板。
  43. 請求項４１記載の半導体集積回路実装基板であって、
    前記熱遮断手段は、半導体集積回路実装基板に設けられた貫通スリットである半導体集積回路実装基板。
  44. 請求項４１記載の半導体集積回路実装基板であって、
    前記熱遮断手段は、配線パターンを避けて半導体集積回路実装基板に設けられた複数の貫通ビアである半導体集積回路実装基板。
  45. 半導体集積回路の消費電力とパッケージ基板上の配線パターンに基づいて表面温度をシミュレートする温度シミュレーション手段と、
    前記表面温度に基づいて前記パッケージ基板上で等熱線を描画する等熱線描画手段と、
    前記等熱線に基づき、熱伝導速度と大きさとを示す熱伝導ベクトルを算出する熱伝導ベクトル算出手段とを含み、
    半導体集積回路システムの熱解析を行う半導体集積回路システムの設計装置。
  46. 物体の表面温度をシミュレートする工程と、
    前記表面温度に基づいて等熱線を描画する工程と、
    前記等熱線に基づき、熱伝導速度と大きさとを示す熱伝導ベクトルを算出する工程とを含む物体の熱解析方法。
JP2006283098A 2006-10-17 2006-10-17 半導体集積回路システムの設計方法、半導体集積回路実装基板の設計方法、パッケージの設計方法、半導体集積回路の設計方法、半導体集積回路システムの設計装置、半導体集積回路システム、半導体集積回路実装基板、パッケージ、および半導体集積回路 Withdrawn JP2008102631A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006283098A JP2008102631A (ja) 2006-10-17 2006-10-17 半導体集積回路システムの設計方法、半導体集積回路実装基板の設計方法、パッケージの設計方法、半導体集積回路の設計方法、半導体集積回路システムの設計装置、半導体集積回路システム、半導体集積回路実装基板、パッケージ、および半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006283098A JP2008102631A (ja) 2006-10-17 2006-10-17 半導体集積回路システムの設計方法、半導体集積回路実装基板の設計方法、パッケージの設計方法、半導体集積回路の設計方法、半導体集積回路システムの設計装置、半導体集積回路システム、半導体集積回路実装基板、パッケージ、および半導体集積回路

Publications (1)

Publication Number Publication Date
JP2008102631A true JP2008102631A (ja) 2008-05-01

Family

ID=39436932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006283098A Withdrawn JP2008102631A (ja) 2006-10-17 2006-10-17 半導体集積回路システムの設計方法、半導体集積回路実装基板の設計方法、パッケージの設計方法、半導体集積回路の設計方法、半導体集積回路システムの設計装置、半導体集積回路システム、半導体集積回路実装基板、パッケージ、および半導体集積回路

Country Status (1)

Country Link
JP (1) JP2008102631A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101134440B1 (ko) 2011-04-14 2012-04-09 한국과학기술원 집적 회로의 온도 예측 방법 및 이를 이용한 집적 회로의 플로어플래닝 방법
JP2017010248A (ja) * 2015-06-22 2017-01-12 株式会社デンソー 電子機器の熱解析方法、及び熱解析装置
CN113155313A (zh) * 2021-03-16 2021-07-23 中国电子科技集团公司第二十九研究所 一种扇出型封装温度分布原位模拟结构及方法
WO2023080222A1 (ja) * 2021-11-08 2023-05-11 株式会社レゾナック プログラム、提案装置及び提案方法
CN116544153A (zh) * 2023-07-06 2023-08-04 成都汉芯国科集成技术有限公司 一种具有散热互联功能的3d封装***及其封装方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101134440B1 (ko) 2011-04-14 2012-04-09 한국과학기술원 집적 회로의 온도 예측 방법 및 이를 이용한 집적 회로의 플로어플래닝 방법
JP2017010248A (ja) * 2015-06-22 2017-01-12 株式会社デンソー 電子機器の熱解析方法、及び熱解析装置
CN113155313A (zh) * 2021-03-16 2021-07-23 中国电子科技集团公司第二十九研究所 一种扇出型封装温度分布原位模拟结构及方法
CN113155313B (zh) * 2021-03-16 2023-04-07 中国电子科技集团公司第二十九研究所 一种扇出型封装温度分布原位模拟结构及方法
WO2023080222A1 (ja) * 2021-11-08 2023-05-11 株式会社レゾナック プログラム、提案装置及び提案方法
JP7302762B1 (ja) * 2021-11-08 2023-07-04 株式会社レゾナック プログラム、提案装置及び提案方法
CN116544153A (zh) * 2023-07-06 2023-08-04 成都汉芯国科集成技术有限公司 一种具有散热互联功能的3d封装***及其封装方法
CN116544153B (zh) * 2023-07-06 2023-09-01 成都汉芯国科集成技术有限公司 一种具有散热互联功能的3d封装***及其封装方法

Similar Documents

Publication Publication Date Title
US11004780B2 (en) Hard macro having blockage sites, integrated circuit including same and method of routing through a hard macro
US6304450B1 (en) Inter-circuit encapsulated packaging
TWI773401B (zh) 版圖設計的方法和積體電路、運算晶片和計算設備
Cong et al. Thermal-driven multilevel routing for 3-D ICs
KR20150121244A (ko) 무선 주파수 멀티-칩 집적 회로 패키지들을 위한 전자기 간섭 인클로저
Shang et al. Thermal-reliable 3D clock-tree synthesis considering nonlinear electrical-thermal-coupled TSV model
US20160259877A1 (en) Method and Apparatus of a Three Dimensional Integrated Circuit
US20200151382A1 (en) Method for making a semiconductor device
JP2008102631A (ja) 半導体集積回路システムの設計方法、半導体集積回路実装基板の設計方法、パッケージの設計方法、半導体集積回路の設計方法、半導体集積回路システムの設計装置、半導体集積回路システム、半導体集積回路実装基板、パッケージ、および半導体集積回路
CN107924994A (zh) 用于存储器器件的金属化工艺
Ni et al. Temperature-aware floorplanning for fixed-outline 3D ICs
Heinig et al. Thermal analysis and optimization of 2.5 D and 3D integrated systems with wide I/O memory
Chao et al. Thermal placement for high-performance multichip modules
JP2004259967A (ja) 半導体集積回路及び半導体集積回路の設計方法
Monier-Vinard et al. Delphi style compact modeling by means of genetic algorithms of system in Package devices using composite sub-compact thermal models dedicated to model order reduction
Fischbach et al. From 3D circuit technologies and data structures to interconnect prediction
Lee et al. Hierarchical placement for power hybrid circuits under reliability and wireability constraints
Wang et al. Effectiveness of thermal redistribution layer in cooling of 3D ICs
CN108733869B (zh) 一种大规模三维集成电路分区方法和装置
Nakayama et al. Thermal characterization of high-density interconnects: A methodolgy tested on a model coupon
Cho et al. Thermal Aware 3-D Floorplanning on Multi-stacked Board of Smart Phone
Iwata et al. An efficient thermal design method based on boundary condition modeling
Wong et al. Multi-objective module placement for 3-D system-on-package
US10141297B1 (en) Integrated device comprising device level cells with variable sizes for heat dissipation around hotspots
Mehdipour et al. A thermal-aware mapping algorithm for reducing peak temperature of an accelerator deployed in a 3D stack

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091013

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110722