JP2008098418A - 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体 - Google Patents

基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体 Download PDF

Info

Publication number
JP2008098418A
JP2008098418A JP2006278687A JP2006278687A JP2008098418A JP 2008098418 A JP2008098418 A JP 2008098418A JP 2006278687 A JP2006278687 A JP 2006278687A JP 2006278687 A JP2006278687 A JP 2006278687A JP 2008098418 A JP2008098418 A JP 2008098418A
Authority
JP
Japan
Prior art keywords
ashing
recovery
gas
processing
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006278687A
Other languages
English (en)
Other versions
JP4999419B2 (ja
Inventor
Kazuhiro Tomioka
和広 冨岡
Nobuyoshi Kobayashi
伸好 小林
Isamu Sakuragi
勇 櫻木
Kazuhiro Kubota
和宏 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006278687A priority Critical patent/JP4999419B2/ja
Priority to US11/870,641 priority patent/US8187981B2/en
Publication of JP2008098418A publication Critical patent/JP2008098418A/ja
Application granted granted Critical
Publication of JP4999419B2 publication Critical patent/JP4999419B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】レジスト除去後のＬｏｗ−ｋ膜のダメージを十分に回復することができる基板処理方法を提供すること。
【解決手段】被エッチング膜としての低誘電率層間絶縁膜、および、その上に形成された所定の回路パターンを有するエッチングマスクとしてのフォトレジスト膜を有する基板を準備し（工程１）、フォトレジスト膜を介して低誘電率層間絶縁膜をエッチングして低誘電率層間絶縁膜に溝および／または孔を形成し（工程２）、水素含有ガスを高温の触媒に接触させることにより生成された水素ラジカルを用いて、フォトレジスト膜をアッシングし（工程３）、アッシングにより前記低誘電率層間絶縁膜に入ったダメージを所定の回復ガスを供給することにより回復させる（工程４）。
【選択図】図５

Description

本発明は、基板に形成された低誘電率層間絶縁膜（Ｌｏｗ−ｋ膜）に所定の回路パターンを有するフォトレジスト膜をマスクとしてエッチングを施し、その後アッシングを施しさらに回復ガスによる回復処理を施す基板処理方法および基板処理システムに関する。
近時、半導体デバイスの高速化、配線パターンの微細化、高集積化の要求に対応して、信号遅延の増加を抑制するために配線間の容量の低下ならびに配線の導電性向上が求められており、電気抵抗が低い銅配線と、低誘電率材料からなる層間絶縁膜、いわゆるＬｏｗ−ｋ膜とを組み合わせた配線構造が多用されつつある。ハーフピッチ４５ｎｍ世代においては、Ｌｏｗ−ｋ膜として比誘電率（ｋ値）が約２．２〜２．６程度と低いものが要求され、より低い比誘電率が得られる多孔質のＬｏｗ−ｋ膜が検討されている。
このようなＬｏｗ−ｋ膜と銅配線を用いた配線構造は、通常、ダマシン法により以下のように製造される。まず、フォトリソグラフィー技術を用いて、Ｌｏｗ−ｋ膜上に配線パターンに対応したパターンを有するフォトレジスト膜を形成し、次いで、このフォトレジスト膜をマスクとしてＬｏｗ−ｋ膜をプラズマエッチングすることによりＬｏｗ−ｋ膜に配線パターンを形成する。その後、フォトレジストを除去することにより、配線用の溝（トレンチ）または配線孔（ビア）を形成する。続いて、トレンチやビアに配線金属として銅を埋め込み、最後に化学的機械研磨法（ＣＭＰ）により余分な金属を除去する。
これら工程のうち、フォトレジストの除去に関しては、従来から、真空に保持された処理容器内に被処理基板を収容し、処理容器内に酸素を含むガスを導入しつつプラズマ化し、このプラズマによりフォトレジストを灰化して除去するプラズマアッシングが用いられている。
しかし、酸素を含有したプラズマによりアッシングを行うと、アッシング処理中に酸素ラジカルによりＬｏｗ−ｋ膜がダメージを受けて損傷してしまうおそれがある。このような損傷が生じるとエッチング形状が損なわれるとともに、ｋ値が上昇してＬｏｗ−ｋ膜の効果も損なわれてしまう。
このようなダメージを回復させる技術として、特許文献１には、アッシング後に、シリル化処理を行うことが提案されている。このシリル化処理は、ダメージを受けた部分の表面をシリル化剤で改質してメチル基等のアルキル基を末端基とするものである。
特開２００６−０４９７９８号公報
ところが、酸素含有ガスのプラズマによるアッシングを長時間行う場合等には、上記シリル化処理を行っても必ずしも十分にダメージを回復することができないという問題がある。
本発明はかかる事情に鑑みてなされたものであって、レジスト除去後の低誘電率層間絶縁膜（Ｌｏｗ−ｋ膜）のダメージを十分に回復することができる基板処理方法およびそのような方法を実現するための基板処理システム、ならびにそのような製造方法を実行する制御プログラムが記憶されたコンピュータ読取可能な記憶媒体を提供することを目的とする。
本発明者らは上記課題を解決するため種々検討を重ねた結果、触媒を用いて水素含有ガスから水素ラジカルを生成し、その水素ラジカルによりレジスト膜のアッシング処理を行う方法を採用することにより、その後にＬｏｗ−ｋ膜に対してシリル化剤等の回復ガスによる回復処理を行った際に、従来の酸素含有ガスを用いたプラズマアッシングを行った場合に比べて、ダメージの回復の度合いが高くなり、アッシング処理の際のダメージを十分に回復することができることを見出した。
すなわち、本発明は、被エッチング膜としての低誘電率層間絶縁膜、および、その上に形成された所定の回路パターンを有するエッチングマスクとしてのフォトレジスト膜を有する基板を準備する工程と、前記フォトレジスト膜を介して前記低誘電率層間絶縁膜をエッチングし、前記低誘電率層間絶縁膜に溝および／または孔を形成する工程と、水素含有ガスを高温の触媒に接触させることにより生成された水素ラジカルを用いて、前記フォトレジスト膜をアッシングする工程と、前記アッシングにより前記低誘電率層間絶縁膜に入ったダメージを所定の回復ガスを供給することにより回復させる工程とを有することを特徴とする基板処理方法を提供する。
上記基板処理方法において、前記エッチング工程の後に前記低誘電率層間絶縁膜に入ったダメージを所定の回復ガスを供給することにより回復させる工程をさらに有してもよい。前記アッシング除去工程の際の前記水素含有ガスとしてはＨ２ガスを用いることができる。前記ダメージを回復させる工程は、回復ガスとしてシリル化ガスを用いたシリル化処理により行うことができる。前記シリル化処理は、回復ガスとして、分子内にシラザン結合（Ｓｉ−Ｎ）を有する化合物を用いて行なうことができる。 前記分子内にシラザン結合を有する化合物としては、ＴＭＤＳ（1,1,3,3-Tetramethyldisilazane）、ＴＭＳＤＭＡ（Dimethylaminotrimethylsilane）、ＤＭＳＤＭＡ（Dimethylsilyldimethylamine）のいずれかを用いることができる。
前記エッチング工程と、前記アッシング工程と、前記回復工程とは、それぞれ別々の処理容器で行うことができる。また、前記エッチング工程と、前記アッシング工程と、前記回復工程とを、同一の処理容器内で行うようにすることもできる。さらに、前記アッシング工程と、前記回復工程とを同一の処理容器内で行うようにすることもできる。さらにまた、前記エッチング工程と、前記回復工程とを同一の処理容器内で行うようにすることもできる。さらにまた、前記エッチング工程と、前記アッシング工程とを同一の処理容器内で行うようにすることもできる。
本発明はまた、所定パターンが形成されたフォトレジスト膜をエッチングマスクとして基板上に形成された低誘電率層間絶縁膜をドライエッチングして前記低誘電率層間絶縁膜に溝および／または孔を形成するドライエッチング装置と、水素含有ガスを高温の触媒に接触させることにより生成された水素ラジカルを用いて、前記フォトレジスト膜をアッシングするアッシング装置と、所定の回復ガスを供給して回復処理することにより前記被エッチング膜に入ったダメージを回復させる回復処理装置とを具備することを特徴とする基板処理システムを提供する。
上記基板処理システムにおいて、前記ドライエッチング装置と、前記アッシング装置と、前記回復処理装置とは、別個の処理容器を有していてよい。また、前記アッシング装置と前記回復処理装置とは共通の処理容器を有し、前記処理容器内でアッシング処理と回復処理の両方を施すようにしてもよい。さらに、前記ドライエッチング装置と前記回復処理装置とは共通の処理容器を有し、前記処理容器内でドライエッチング処理と回復処理の両方を施すようにしてもよい。さらにまた、前記ドライエッチング装置と前記アッシング装置とは共通の処理容器を有し、前記処理容器内でドライエッチング処理とアッシング処理の両方を施すようにしてもよい。これら複数の処理容器を有する場合には、前記ドライエッチング装置と、前記アッシング装置と、前記回復処理装置とは、それぞれ真空雰囲気の処理容器内でドライエッチング、アッシング、回復処理を行い、前記処理容器間で真空を破ることなく基板を搬送する搬送機構をさらに具備するような構成を採用することができる。さらにまた、前記ドライエッチング装置と前記アッシング装置と前記回復処理装置とは共通の処理容器を有し、前記処理容器内でドライエッチング処理とアッシング処理と回復処理を全て施すようにしてもよい。さらにまた、前記回復処理装置は、回復ガスとしてシリル化ガスを用いたシリル化処理を行うものとすることができる。
本発明はさらに、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読取可能な記憶媒体であって、前記制御プログラムは、実行時に、上記基板処理方法が行われるように、コンピュータに基板処理システムを制御させることを特徴とするコンピュータ読取可能な記憶媒体を提供する。
本発明によれば、触媒を用いて水素含有ガスから水素ラジカルを生成し、その水素ラジカルによりレジスト膜のアッシング処理を行い、その後にＬｏｗ−ｋ膜に対してシリル化剤等の回復ガスによる回復処理を行うことにより、レジスト除去後のＬｏｗ−ｋ膜のダメージを十分に回復することができる。
以下、添付図面を参照しながら本発明の実施形態について詳細に説明する。
図１は、本発明に係る基板処理方法を実施するために用いられる基板処理システムの概略構造を示す平面図である。この基板処理システム１００は、フォトリソグラフィー工程によりエッチング対象であるＬｏｗ−ｋ膜の上に所定の回路パターンを有するエッチングマスクとしてのフォトレジスト膜が形成された半導体ウエハＷ（基板）を処理するものであり、プラズマエッチングを行うためのエッチングユニット１、２と、アッシングを行うためのアッシングユニット３と、シリル化処理ユニット４とを備えており、これらの各ユニット１〜４は六角形をなすウエハ搬送室５の４つの辺にそれぞれ対応して設けられている。また、ウエハ搬送室５の他の２つの辺にはそれぞれロードロック室６、７が設けられている。これらロードロック室６、７のウエハ搬送室５と反対側にはウエハ搬入出室８が設けられており、ウエハ搬入出室８のロードロック室６、７と反対側にはウエハＷを収容可能な３つのキャリアＣを取り付けるポート９、１０、１１が設けられている。
エッチングユニット１，２、アッシングユニット３、およびシリル化処理ユニット４、ならびにロードロック室６，７は、同図に示すように、ウエハ搬送室５の各辺にゲートバルブＧを介して接続され、これらは対応するゲートバルブＧを開放することによりウエハ搬送室５と連通され、対応するゲートバルブＧを閉じることによりウエハ搬送室５から遮断される。また、ロードロック室６，７のウエハ搬入出室８に接続される部分にもゲートバルブＧが設けられており、ロードロック室６，７は、対応するゲートバルブＧを開放することによりウエハ搬入出室８に連通され、対応するゲートバルブＧを閉じることによりウエハ搬入出室８から遮断される。
ウエハ搬送室５内には、エッチングユニット１，２、アッシングユニット３、シリル化処理ユニット４、ロードロック室６，７に対して、ウエハＷの搬入出を行うウエハ搬送装置１２が設けられている。このウエハ搬送装置１２は、ウエハ搬送室５の略中央に配設されており、回転および伸縮可能な回転・伸縮部１３の先端にウエハＷを保持する２つのブレード１４ａ，１４ｂを有しており、これら２つのブレード１４ａ，１４ｂは互いに反対方向を向くように回転・伸縮部１３に取り付けられている。なお、このウエハ搬送室５内は所定の真空度に保持されるようになっている。
ウエハ搬入出室８のキャリアＣ取り付け用の３つのポート９，１０、１１にはそれぞれ図示しないシャッタが設けられており、これらポート９，１０，１１にウエハＷを収容した、または空のキャリアＣが直接取り付けられ、取り付けられた際にシャッタが外れて外気の侵入を防止しつつウエハ搬入出室８と連通するようになっている。また、ウエハ搬入出室８の側面にはアライメントチャンバ１５が設けられており、そこでウエハＷのアライメントが行われる。
ウエハ搬入出室８内には、キャリアＣに対するウエハＷの搬入出およびロードロック室６，７に対するウエハＷの搬入出を行うウエハ搬送装置１６が設けられている。このウエハ搬送装置１６は、多関節アーム構造を有しており、キャリアＣの配列方向に沿ってレール１８上を走行可能となっており、その先端のハンド１７上にウエハＷを載せてその搬送を行う。
この基板処理システム１００は、各構成部、すなわち各処理ユニットや搬送系、ガスおよび液体の供給系等を制御するマイクロプロセッサ（コンピュータ）からなる制御装置３０を有しており、各構成部がこの制御装置３０に接続されて制御される構成となっている。また、制御装置３０には、工程管理者が基板処理システム１００を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース３１が接続されている。
また、制御装置３０には、基板処理システム１００で実行される各種処理を制御装置３０の制御にて実現するための制御プログラムや、処理条件に応じて基板処理システム１００の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部３２が接続されている。レシピは記憶部３２の中の記憶媒体に記憶されている。記憶媒体は、ハードディスクや半導体メモリであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース３１からの指示等にて任意のレシピを記憶部３２から呼び出して制御装置３０に実行させることで、制御装置３０の制御下で、基板処理システム１００での所望の処理が行われる。
次に、各ユニットについて説明する。
まず、エッチングユニット１について、図２の概略断面図を参照して説明する。
このエッチングユニット１は、半導体ウエハＷのＬｏｗ−ｋ膜に対してプラズマエッチングを行うものであり、真空保持可能な略円筒状に形成されたチャンバ４１を具備し、その内部の底部には、絶縁板４２を介して、サセプタ４３が配置されている。サセプタ４３は下部電極を兼ねたものであり、その上面にウエハＷが載置されるようになっている。符号４４はハイパスフィルタ（ＨＰＦ）である。
サセプタ４３の内部には温度調節媒体を循環してサセプタ４３を所望温度に調整するための図示しない温調媒体循環機構が設けられている。また、サセプタ４３の上部には、半導体ウエハＷを静電吸着する静電チャック等のウエハ保持機構（図示せず）が設けられている。また、ウエハＷの裏面には図示しない機構によりＨｅガスからなる伝熱ガスが供給され、その伝熱ガスを介してウエハＷが所定温度に温度調節されるようになっている。サセプタ４３の上端周縁部には、その上の半導体ウエハＷの周囲を囲むように、環状のフォーカスリング４５が配置されている。
サセプタ４３の上方には、サセプタ４３と対向して、絶縁材４６を介してチャンバ４１の内部に支持された状態でエッチング処理のための処理ガスをチャンバ４１内に導入するための中空円盤状のシャワーヘッド４７が設けられている。シャワーヘッド４７は上部電極を兼ねたものであり、上面中央にガス導入口４８を有し、下面に多数のガス吐出孔４９を有している。
ガス導入口４８には、ガス供給管５１を介してエッチングのための処理ガスを供給する処理ガス供給源５０が接続されている。ガス供給管５１には、開閉バルブ５２が設けられている。処理ガス供給源５０は、エッチングガスとしてのＣＦ４ガスを供給するＣＦ４ガス供給源５３と希釈ガスとしてのＡｒガスを供給するＡｒガス供給源５４を有し、これらにはそれぞれＣＦ４ガス配管５５およびＡｒガス配管５６が接続されており、これら配管がガス供給管５１に接続されている。ＣＦ４ガス配管５５には開閉バルブ５７および流量制御器としてのマスフローコントローラ（ＭＦＣ）５８が設けられており、Ａｒガス配管５６には開閉バルブ５９および流量制御器としてのマスフローコントローラ（ＭＦＣ）６０が設けられている。なお、上記処理ガスは例示であって、これに限定されるものではない。
チャンバ４１の底部には排気口６１が設けられ、この排気口６１に排気管６２が接続されている。排気管６２には、圧力制御バルブ６３とターボ分子ポンプなどの真空ポンプを有する排気装置６４が接続されており、チャンバ４１内を所定の減圧雰囲気に設定可能となっている。チャンバ４１の側壁部分には、搬入出口６５が形成されており、上述したゲートバルブＧにより開閉可能となっている。
上部電極として機能するシャワーヘッド４７には、第１の整合器６６を介してプラズマ生成用の高周波電力を供給する第１の高周波電源６７が接続されている。また、シャワーヘッド４７にはローパスフィルタ（ＬＰＦ）６８が接続されている。下部電極としてのサセプタ４３には、第２の整合器６９を介してプラズマ中のイオンを引き込むための第２の高周波電源７０が接続されている。なお、エッチングユニット２も同様に構成されている。
そして、処理ガス供給源５０からエッチングのための処理ガスとしてＣＦ４ガスおよびＡｒガスをチャンバ４１内に導入し、第１の高周波電源６７からの高周波電力によりＣＦ４ガスおよびＡｒガスをプラズマ化し、第２の高周波電源７０からサセプタ４３に高周波電力を印加することによりイオンを引き込みながら、ＲＩＥによりＬｏｗ―ｋ膜をエッチングして溝および／または孔を形成する。
次に、アッシングユニット３について、図３に示す概略断面図を参照しながら詳細に説明する。
アッシングユニット３は、半導体ウエハＷを収容する真空に保持可能な略円筒状のチャンバ７１を有しており、チャンバ７１の底部には、剥離すべきフォトレジスト膜等を有する半導体ウエハＷを載置するサセプタ７２が設けられている。サセプタ７２内には、その上の半導体ウエハＷを加熱するヒータ７３が埋設されている。ヒータ７３はヒータ電源７４から給電されるようになっている。
チャンバ７１内の上部には、サセプタ７２に対向するように剥離ガスであるＨ２ガスをチャンバ７１内に導入するための中空円盤状のシャワーヘッド７５が設けられている。シャワーヘッド７５は、上面中央にガス導入口７６を有し、下面に多数のガス吐出孔７７を有している。
上記ガス導入口７６にはガス供給配管７８が接続されており、ガス供給配管７８の他端には剥離ガスであるＨ２ガスを供給するためのＨ２ガス供給源７９が設けられている。またガス供給配管７８には開閉バルブ８０と流量制御器としてのマスフローコントローラ（ＭＦＣ）８１が設けられている。剥離ガスとしては、水素を含有し、後述する高温の触媒ワイヤ８７に接触した際に水素ラジカル（原子状水素）を生成可能なものであればＨ２ガスに限らず、例えばＳｉＨ４、ＮＨ３、ＣＨ４等を用いることもできる。
チャンバ７１の側壁には、半導体ウエハＷの搬入出を行う搬入出口８２が設けられており、この搬入出口８２はゲートバルブＧにより開閉可能となっている。また、チャンバ７１の底部には排気口８３が設けられ、この排気口８３に排気管８４が接続されている。排気管８４には圧力制御バルブ８５とターボ分子ポンプなどの真空ポンプを有する排気装置８６が接続されている。
チャンバ７１内のサセプタ７２とシャワーヘッド７５との間には、導電性の高融点材料例えばタングステンからなる触媒ワイヤ８７が設けられている。この触媒ワイヤ８７の一端には給電線８８が接続されており、この給電線８８には可変直流電源８９が設けられており、この可変直流電源８９から触媒ワイヤ８７に給電されることにより触媒ワイヤ８７が１４００℃以上の所定の温度に加熱される。一方、触媒ワイヤ８７の他端は接地されている。なお、触媒ワイヤ８７の材料はタングステンに限らず、１４００℃以上の高温に加熱可能な他の高融点金属、例えば、タンタル、モリブデン、バナジウム、白金、トリウムを挙げることができる。また、これらタングステン等の高融点金属は単体でなくても構わない。
チャンバ７１の側壁の搬入出口８２と反対側にはチャンバ内を透視可能な窓部９０が設けられており、窓部９０の外側には、触媒ワイヤ８７の温度を計測するための放射温度計９１が設けられている。
そして、触媒ワイヤ８７が所定の高温に加熱された状態でチャンバ７１内にＨ２ガスが導入され、触媒ワイヤ８７に接触することにより、Ｈ２ガスが接触分解反応により励起されて水素ラジカル（原子状水素）Ｈ＊となり、この水素ラジカルＨ＊によりレジスト等がアッシングされる。
次に、回復処理を行うシリル化処理ユニット４について、図４に示す概略断面図を参照しながら説明する。
シリル化処理ユニット４は、半導体ウエハＷを収容する真空に保持可能な略円筒状のチャンバ１０１を備えており、チャンバ１０１の底部には、回復処理を行うべき半導体ウエハＷを載置するサセプタ１０２が設けられている。サセプタ１０２には、その上の半導体ウエハＷを加熱するヒータ１０３が埋設されている。ヒータ１０３はヒータ電源１０４から給電されるようになっている。
チャンバ１０１内の上部には、サセプタ１０２に対向するようにシリル化剤をチャンバ１０１内に導入するための中空円盤状のシャワーヘッド１０５が設けられている。シャワーヘッド１０５は、上面中央にガス導入口１０６を有し、下面に多数のガス吐出孔１０７を有している。
上記ガス導入口１０６にはガス供給配管１０８が接続されており、このガス供給配管１０８には、ＤＭＳＤＭＡ（Dimethylsilyldimethylamine）等のシリル化剤を供給するシリル化剤供給源１０９から延びる配管１１０と、ＡｒやＮ２ガス等からなる希釈ガスを供給する希釈ガス供給源１１１から延びる配管１１２が接続されている。配管１１０には、シリル化剤供給源１０９側から順に、シリル化剤を気化させる気化器１１３、マスフローコントローラ１１４および開閉バルブ１１５が設けられている。一方、配管１１２にはマスフローコントローラ１１６および開閉バルブ１１７が希釈ガス供給源１１１側から順に設けられている。そして、気化器１１３により気化されたシリル化剤が希釈ガスで希釈された状態でガス供給配管１０８、シャワーヘッド１０５を通って、チャンバ１０１内に導入される。処理の際にはヒータ１０３により、ウエハＷが所定温度に加熱される。この場合に、ウエハ温度は、例えば室温〜３００℃まで制御可能となっている。
チャンバ１０１の側壁には、半導体ウエハＷの搬入出を行う搬入出口１１８が設けられており、この搬入出口１１８はゲートバルブＧにより開閉可能となっている。また、チャンバ１０１の底部には排気口１１９が設けられ、この排気口１１９に排気管１２０が接続されている。排気管１２０には圧力制御バルブ１２１とターボ分子ポンプなどの真空ポンプを有する排気装置１２２が接続されている。
次に、上記図１の基板処理システム１００を用いた基板処理について説明する。
図５は、基板処理システム１００において行われる処理の工程を説明するためのフローチャートである。ここでは、被処理体である半導体ウエハＷとして、図６に示すように、Ｓｉ基板２０１の上にＳｉＯ２膜２０２、ＳｉＣ等からなるエッチングストッパ膜２０３、被エッチング膜としてのＬｏｗ−ｋ膜２０４を順次形成し、さらにその上にキャップ膜（ＳｉＯ２）２０５を介して反射防止膜（ＢＡＲＣ）２０６を形成し、その上にフォトレジスト膜２０７を形成した後、フォトリソグラフィー工程によりフォトレジスト膜２０７に所定の配線パターンを形成したものを準備する（工程１）。なお、Ｌｏｗ−ｋ膜としては、Ｓｉを含みメチル基を骨格に有するものを好適に用いることができる。
次いで、このようにして準備した半導体ウエハＷを基板処理システム１００のエッチングユニット１または２のいずれかに搬入して、半導体ウエハＷのＬｏｗ−ｋ膜２０４のプラズマエッチング処理を行い、ビアまたはトレンチを形成する（工程２）。このときのエッチングは、上述したように、例えばＣＦ４ガスとＡｒガスをチャンバ４１内に導入し、これをプラズマ化することにより行われる。
エッチング処理が終了したウエハＷは、アッシングユニット３に搬送され、反射防止膜（ＢＡＲＣ）２０６およびフォトレジスト膜２０７が以下のようにしてアッシング処理されることにより除去される（工程３）。
まず、アッシングユニット３のゲートバルブＧを開いて搬入出口８２からエッチング後の半導体ウエハＷをチャンバ７１内に搬入し、サセプタ７２上に載置する。この状態で排気装置８６を作動させ、圧力制御バルブ８５によりチャンバ７１内を所定の圧力（真空度）に制御しつつ、ヒータ電源７４によりヒータ７３を発熱させてサセプタ７２上の半導体ウエハＷを所定の温度に加熱する。
一方、触媒ワイヤ８７には可変直流電源８９から給電されて所定の高温、好ましくは、１４００〜２０００℃に加熱制御される。この際の触媒ワイヤ８７の温度は、放射温度計９１によって測定される。
このように触媒ワイヤ８７を高温に加熱した状態で、Ｈ２ガス供給源７９からガス供給配管７８およびシャワーヘッド７５を介してＨ２ガスをチャンバ７１内に導入する。このときのＨ２ガスの流量は、剥離するレジストの種類や量等に応じて適宜設定される。このときのＨ２ガスの流量としては、２００〜１０００ｍＬ／ｍｉｎ（ｓｃｃｍ）程度が例示される。
このようにして１４００℃以上の高温に加熱された触媒ワイヤ８７にＨ２ガスが接触すると、接触分解反応により励起されて水素ラジカル（原子状水素）Ｈ＊が生成され、生成した水素ラジカルを半導体ウエハＷのフォトレジスト膜２０７、反射防止膜（ＢＡＲＣ）２０６に接触させることにより、これらを接触分解反応によりＣＨ４等のＣＨ系ガスや水蒸気（Ｈ２Ｏ）等のガス状としてアッシング除去する。このとき、半導体ウエハＷを２５０〜３００℃に設定しておくことにより、アッシング反応が速やかに進行する。このとき半導体ウエハＷはヒータ７３により加熱されるとともに触媒ワイヤ８７からの輻射熱によっても加熱されるから、ヒータ７３によってサセプタ７２を１７５〜２８０℃程度に加熱することにより上記温度範囲にすることができる。
このようにしてアッシングを行った後の半導体ウエハＷをシリル化処理ユニット４に搬送し、アッシング処理によりダメージを受けたＬｏｗ−ｋ膜２０４の回復処理としてシリル化処理を行う（工程４）。
シリル化処理は、シリル化処理ユニット４において、まず、ゲートバルブＧを開いてチャンバ１０１内にウエハＷを導入し、サセプタ１０２に載置し、ヒータ１０３で所定温度に加熱するとともに、チャンバ１０１内を所定の圧力に減圧した状態で、気化器で気化された状態のシリル化剤を希釈ガスで希釈した状態でウエハＷに供給することにより行われる。シリル化処理ユニット４でのシリル化処理の条件については、シリル化剤（シリル化ガス）の種類に応じて適宜選択すればよく、例えば気化器１１３の温度は室温〜２００℃、シリル化剤流量は７００ｓｃｃｍ（ｍＬ／ｍｉｎ）以下、処理圧力は１０ｍＴｏｒｒ〜１００Ｔｏｒｒ（１．３３〜１３３３０Ｐａ）、サセプタ１０２の温度は室温〜２００℃などの範囲から適宜設定することができる。
シリル化剤としてＤＭＳＤＭＡを用いる場合は、例えば、サセプタ１０２の温度をヒータ１０３により所定の温度にし、チャンバ１０１内を６５０〜７００Ｐａ程度の圧力に減圧し、その後ＤＭＳＤＭＡの蒸気を希釈ガスで希釈した状態でチャンバ１０１内圧力が６５００〜７５００Ｐａ程度になるまで供給し、その圧力を維持しながら、例えば３分間保持し、処理する方法が挙げられる。
シリル化剤としては、以上のＤＭＳＤＭＡに限らず、シリル化反応を起こす物質であれば特に制限なく使用可能であるが、分子内にシラザン結合（Ｓｉ−Ｎ結合）を有する化合物群の中で比較的小さな分子構造を持つもの、例えば分子量が２６０以下のものが好ましく、分子量１７０以下のものがより好ましい。具体的には、例えば、前記ＤＭＳＤＭＡのほか、ＨＭＤＳ（Hexamethyldisilazane）、ＴＭＳＤＭＡ（Dimethylaminotrimethylsilane）、ＴＭＤＳ（1,1,3,3-Tetramethyldisilazane）、ＴＭＳｐｙｒｏｌｅ（1-Trimethylsilylpyrole）、ＢＳＴＦＡ（N,O-Bis(trimethylsilyl)trifluoroacetamide）、ＢＤＭＡＤＭＳ（Bis(dimethylamino)dimethylsilane）等を用いることが可能である。これらの化学構造を以下に示す。
Figure 2008098418
上記化合物の中でも、誘電率の回復効果やリーク電流の低減効果が高いものとして、ＴＭＳＤＭＡおよびＴＭＤＳを用いることが好ましい。また、シリル化後の安定性の観点からは、シラザン結合を構成するＳｉが３つのアルキル基（例えばメチル基）と結合している構造のもの（例えばＴＭＳＤＭＡ、ＨＭＤＳなど）が好ましい。
工程４のシリル化処理は、アッシング中にＬｏｗ−ｋ膜２０４がダメージを受け、Ｌｏｗ−ｋ膜２０４を構成しているメチル基（−ＣＨ３）の消失した部分をシリル化剤によりＳｉ−ＣＨ３に置換して回復（修復）させるものであり、これによりＬｏｗ−ｋ膜２０４の受けたダメージが回復し、ｋ値も回復する。
このような工程４のシリル化処理は、上記工程３の触媒ワイヤ８７により生成された水素ラジカルＨ＊を用いたアッシング処理を行う場合に、極めて有効なものとなる。
すなわち、従来から多用されているプラズマアッシングを行った後に回復処理としてシリル化処理を行った場合には、アッシング時間が長い等、酸素含有ガスのプラズマに曝される時間が長くなると、Ｌｏｗ−ｋ膜２０４中のＳｉ−ＣＨ３が減少するとともにＳｉ−ＯがＬｏｗ−ｋ膜２０４の表面から深くかつ緻密に形成されるため、シリル化剤の浸透が妨げられ、十分にダメージを回復することが困難となるのに対し、上記実施形態の場合には、工程３においてプラズマを用いずに触媒により生成された水素ラジカルによりアッシングを行うのでＳｉ−Ｏの緻密な部分は生じず、アッシング時間にかかわらずシリル化処理が十分に進行する。また、水素ラジカルによるアッシングの場合にはＬｏｗ−ｋ膜のダメージ部分の表面がＳｉ−Ｏではなく、Ｓｉ−Ｈとなり、よりＣＨ３に置換されやすくなるものと推測される。このため、従来のプラズマアッシングの後にシリル化処理を行う場合よりも、本実施形態の触媒を用いて生成した水素ラジカルによりアッシングした後にシリル化処理を施したほうが、ダメージを回復させる効果が著しく高くなるのである。
なお、エッチング工程によってもＬｏｗ−ｋ膜２０４にダメージが入るから、エッチング工程の後にもシリル化処理を施すことが好ましい。
上記基板処理システム１００では、エッチングユニット１，２と、アッシングユニット３と、シリル化処理ユニット４とを別個に設けているが、上記アッシングユニットにシリル化剤を導入可能にすれば、アッシングとシリル化処理を一つのチャンバで実施することができる。また、上記エッチングユニットにおいて、触媒ワイヤを設け、そのサセプタにヒータを埋設するとともに、チャンバ内にＨ２ガスを導入可能にすれば、エッチングとアッシングとを一つのチャンバで実施することができる。さらに、上記エッチングユニットに触媒ワイヤを設け、サセプタにヒータを埋設するとともに、Ｈ２ガスを導入可能にし、さらにチャンバにシリル化剤を導入可能にすれば、エッチングとアッシングとシリル化処理を一つのチャンバで実施することができる。この場合には図１に示したようなマルチチャンバシステムは不要となる。さらにまた、上記エッチングユニットにおいて、サセプタにヒータを埋設するとともに、チャンバ内にシリル化剤を導入可能にすれば、エッチングとアッシング後のシリル化処理を一つのチャンバで実施することができる。アッシング処理とシリル化処理を同一のチャンバで行う場合には、シリル化剤を触媒ワイヤにより励起することができ、シリル化処理の効果をより高めることも可能である。
次に、実際に本発明の方法における効果を確認した実験結果について説明する。
ここでは、図７に示すように、Ｓｉ基板３０１の上に、ＳｉＯ２膜３０２、エッチングストップ膜としてのＳｉＣ膜３０３、Ｌｏｗ−ｋ膜であるポーラスＭＳＱ（methyl-hydrogen-SilsesQuioxane）膜３０４、ＳｉＯ２キャップ膜３０５、有機系のＢＡＲＣ３０６、ＡｒＦレジスト膜３０７を順次形成し、フォトリソグラフィによりＡｒＦレジスト膜３０７に所定のパターンを形成した３００ｍｍウエハサンプルを準備し、ＡｒＦレジスト膜３０７をマスクとしてポーラスＭＳＱ膜３０４を図２に示す装置でＣＦ４ガスおよびＡｒガスを用いてプラズマエッチングして図７のＡパターンとＢパターンのトレンチを形成し、その後アッシングによりＡｒＦレジスト膜３０７および有機系のＢＡＲＣ３０６を除去し、さらにシリル化処理を行った。ポーラスＭＳＱ膜３０４、ＳｉＯ２キャップ膜３０５、有機系のＢＡＲＣ３０６、ＡｒＦレジスト膜３０７の厚さは、それぞれ１００ｎｍ、６０ｎｍ、３０ｎｍ、７０ｎｍであった。
アッシング処理としては、Ｈ２ガスを高温の触媒ワイヤで水素ラジカルとし、この水素ラジカルでアッシングする本実施形態のもの（以下、ＣＡＴと記す）と、ＣＯ２ガスをプラズマ化してアッシングする従来のプラズマアッシング（以下、ＰＬＡと記す）とを比較した。
ＣＡＴは、図３に示す装置により、チャンバ内圧力：６６．７Ｐａ（５００ｍＴｏｒｒ）、Ｈ２ガス流量：６００ｍＬ／ｍｉｎ（ｓｃｃｍ）、タングステンフィラメント（触媒ワイヤ）の温度：１４００℃、サセプタ温度：２５０℃、時間：８１ｓｅｃで５０％オーバーアッシングの条件で行った。
また、ＰＬＡは、図２に示したエッチング装置と類似の上下高周波印加タイプの装置を用い、チャンバ内圧力：１３．３Ｐａ（１００ｍＴｏｒｒ）、高周波：下部のみ６００Ｗ、ＣＯ２ガス流量：７５０ｍＬ／ｍｉｎ（ｓｃｃｍ）、時間：２５ｓｅｃで２０％オーバーアッシングの条件で行った。
シリル化処理は、チャンバ内圧力：７３３３Ｐａ（５５Ｔｏｒｒ）、シリル化ガス：ＴＭＳＤＭＡ、サセプタ温度：１５０℃、時間：１５０ｓｅｃの条件で行った。
上記アッシングを行ったまま（ａｓ Ａｓｈ）のものと、その後シリル化処理を行ったものとについて、０．５％の希フッ酸に３０秒間浸漬し、ポーラスＭＳＱ膜３０４の幅方向に浸食された厚さを求めた。これはダメージを受けた部分の厚さに相当する。
その結果を表１にまとめて示す。表１に示すようにＣＡＴの場合もＰＬＡの場合もいずれもシリル化処理によりダメージの回復が見られるが、その回復の度合いは、ＣＡＴのほうが大きいことが確認された。
Figure 2008098418
なお、アッシング前のエッチングのまま（ａｓ Ｅｔｃｈ）の場合のダメージは、パターンＡのミドルでは１４ｎｍ、ボトムでは１３ｎｍであり、パターンＢのミドルでは３６ｎｍ、ボトムでは１４ｎｍであって、ＣＡＴの場合もＰＬＡの場合もアッシング後のシリル化処理によって、エッチングままの状態よりもダメージが回復していることがわかる。
なお、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では、回復処理としてシリル化処理について示したが他の回復ガスによる回復処理であってもよい。また、本発明に被エッチング膜として適用されるＬｏｗ−ｋ膜としては、ＳＯＤ装置で形成されるＭＳＱ（methyl-hydrogen-SilsesQuioxane）（多孔質または緻密質）の他、ＣＶＤで形成される無機絶縁膜の１つであるＳｉＯＣ系膜（従来のＳｉＯ２膜のＳｉ−Ｏ結合にメチル基（−ＣＨ３）を導入して、Ｓｉ−ＣＨ３結合を混合させたもので、Black Diamond（Applied Materials社）、Coral（Novellus社）、Aurora（ASM社）等がこれに該当し、緻密質のものおよびポーラス（多孔質）なものの両方存在する）等を適用可能である。また、上記実施形態では、反射防止膜（ＢＡＲＣ）を用い、剥離処理の際にレジスト膜と反射防止膜とを剥離する場合を例にとって説明したが、反射防止膜は必須ではない。また、上記実施形態では被処理基板として半導体ウエハを用いた場合について説明したが、これに限らず他の基板を用いることもできる。
本発明に係る基板処理方法を実施するために用いられる基板処理システムの概略構造を示す平面図。 図１の基板処理システムに搭載されたエッチングユニットを示す概略断面図。 図１の基板処理システムに搭載されたアッシングユニットを示す概略断面図。 図１の基板処理システムに搭載されたシリル化処理ユニットを示す概略断面図。 本発明に係る基板処理方法の工程を示すフローチャート。 本発明の方法の実施に用いられる半導体ウエハＷの構造を示す断面図。 本発明の効果を確認するための実験に用いたサンプルの構造を示す断面図。
符号の説明
１，２；エッチングユニット
３；アッシングユニット
４；シリル化処理ユニット
３０；制御部
３１；ユーザーインターフェース
３２；記憶部
７１；チャンバ
７２；サセプタ
７５；シャワーヘッド
７９；Ｈ２ガス供給源
８３；排気口
８６；排気装置
８７；触媒ワイヤ
８９；可変直流電源
９１；放射温度計
１０１；チャンバ
１０２；サセプタ
１０３；ヒータ
１０９；シリル化剤供給源
２０４；Ｌｏｗ−ｋ膜
２０６；反射防止膜（ＢＡＲＣ）
２０７；フォトレジスト膜
Ｗ…半導体ウエハ（基板）

Claims (20)

  1. 被エッチング膜としての低誘電率層間絶縁膜、および、その上に形成された所定の回路パターンを有するエッチングマスクとしてのフォトレジスト膜を有する基板を準備する工程と、
    前記フォトレジスト膜を介して前記低誘電率層間絶縁膜をエッチングし、前記低誘電率層間絶縁膜に溝および／または孔を形成する工程と、
    水素含有ガスを高温の触媒に接触させることにより生成された水素ラジカルを用いて、前記フォトレジスト膜をアッシングする工程と、
    前記アッシングにより前記低誘電率層間絶縁膜に入ったダメージを所定の回復ガスを供給することにより回復させる工程と
    を有することを特徴とする基板処理方法。
  2. 前記エッチング工程の後に前記低誘電率層間絶縁膜に入ったダメージを所定の回復ガスを供給することにより回復させる工程をさらに有することを特徴とする請求項１に記載の基板処理方法。
  3. 前記アッシング工程の際の前記水素含有ガスはＨ２ガスであることを特徴とする請求項１または請求項２に記載の基板処理方法。
  4. 前記ダメージを回復させる工程は、回復ガスとしてシリル化ガスを用いたシリル化処理により行われることを特徴とする請求項１から請求項３のいずれか１項に記載の基板処理方法。
  5. 前記シリル化処理は、回復ガスとして、分子内にシラザン結合（Ｓｉ−Ｎ）を有する化合物を用いて行なうことを特徴とする請求項４に記載の基板処理方法。
  6. 前記分子内にシラザン結合を有する化合物が、ＴＭＤＳ（1,1,3,3-Tetramethyldisilazane）、ＴＭＳＤＭＡ（Dimethylaminotrimethylsilane）、ＤＭＳＤＭＡ（Dimethylsilyldimethylamine）のいずれかであることを特徴とする請求項５に記載の基板処理方法。
  7. 前記エッチング工程と、前記アッシング工程と、前記回復工程とは、それぞれ別々の処理容器で行われることを特徴とする請求項１から請求項６のいずれか１項に記載の基板処理方法。
  8. 前記エッチング工程と、前記アッシング工程と、前記回復工程とが、同一の処理容器内で行われることを特徴とする請求項１から請求項６のいずれか１項に記載の基板処理方法。
  9. 前記アッシング工程と、前記回復工程とが同一の処理容器内で行われることを特徴とする請求項１から請求項６のいずれか１項に記載の基板処理方法。
  10. 前記エッチング工程と、前記回復工程とが同一の処理容器内で行われることを特徴とする請求項１から請求項６のいずれか１項に記載の基板処理方法。
  11. 前記エッチング工程と、前記アッシング工程とが同一の処理容器内で行われることを特徴とする請求項１から請求項６のいずれか１項に記載の基板処理方法。
  12. 所定パターンが形成されたフォトレジスト膜をエッチングマスクとして基板上に形成された低誘電率層間絶縁膜をドライエッチングして前記低誘電率層間絶縁膜に溝および／または孔を形成するドライエッチング装置と、
    水素含有ガスを高温の触媒に接触させることにより生成された水素ラジカルを用いて、前記フォトレジスト膜をアッシングするアッシング装置と、
    所定の回復ガスを供給して回復処理することにより前記被エッチング膜に入ったダメージを回復させる回復処理装置と
    を具備することを特徴とする基板処理システム。
  13. 前記ドライエッチング装置と、前記アッシング装置と、前記回復処理装置とは、別個の処理容器を有していることを特徴とする請求項１２に記載の基板処理システム。
  14. 前記アッシング装置と前記回復処理装置とは共通の処理容器を有し、前記処理容器内でアッシング処理と回復処理の両方を施すことを特徴とする請求項１２に記載の基板処理システム。
  15. 前記ドライエッチング装置と前記回復処理装置とは共通の処理容器を有し、前記処理容器内でドライエッチング処理と回復処理の両方を施すことを特徴とする請求項１２に記載の基板処理システム。
  16. 前記ドライエッチング装置と前記アッシング装置とは共通の処理容器を有し、前記処理容器内でドライエッチング処理とアッシング処理の両方を施すことを特徴とする請求項１２に記載の基板処理システム。
  17. 前記ドライエッチング装置と、前記アッシング装置と、前記回復処理装置とは、それぞれ真空雰囲気の処理容器内でドライエッチング、アッシング、回復処理を行い、前記処理容器間で真空を破ることなく基板を搬送する搬送機構をさらに具備することを特徴とする請求項１２から請求項１６のいずれか１項に記載の基板処理システム。
  18. 前記ドライエッチング装置と前記アッシング装置と前記回復処理装置とは共通の処理容器を有し、前記処理容器内でドライエッチング処理とアッシング処理と回復処理を全て施すことを特徴とする請求項１２に記載の基板処理システム。
  19. 前記回復処理装置は、回復ガスとしてシリル化ガスを用いたシリル化処理を行うことを特徴とする請求項１２から請求項１８のいずれか１項に記載の基板処理システム。
  20. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読取可能な記憶媒体であって、
    前記制御プログラムは、実行時に、請求項１から請求項１１のいずれか１項に記載の基板処理方法が行われるように、コンピュータに基板処理システムを制御させることを特徴とするコンピュータ読取可能な記憶媒体。
JP2006278687A 2006-10-12 2006-10-12 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体 Expired - Fee Related JP4999419B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006278687A JP4999419B2 (ja) 2006-10-12 2006-10-12 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
US11/870,641 US8187981B2 (en) 2006-10-12 2007-10-11 Substrate processing method, substrate processing system, and computer-readable storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006278687A JP4999419B2 (ja) 2006-10-12 2006-10-12 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体

Publications (2)

Publication Number Publication Date
JP2008098418A true JP2008098418A (ja) 2008-04-24
JP4999419B2 JP4999419B2 (ja) 2012-08-15

Family

ID=39380946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006278687A Expired - Fee Related JP4999419B2 (ja) 2006-10-12 2006-10-12 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体

Country Status (2)

Country Link
US (1) US8187981B2 (ja)
JP (1) JP4999419B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151141A (ja) * 2010-01-20 2011-08-04 Tokyo Electron Ltd 基板処理方法及び記憶媒体
JP2016213328A (ja) * 2015-05-08 2016-12-15 公立大学法人大阪市立大学 レジスト剥離方法およびレジスト剥離装置
US11302521B2 (en) 2018-04-18 2022-04-12 Tokyo Electron Limited Processing system and processing method

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5057647B2 (ja) * 2004-07-02 2012-10-24 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置の製造装置
US8073646B2 (en) * 2007-03-30 2011-12-06 Tokyo Electron Limited Plasma processing apparatus, radio frequency generator and correction method therefor
JP4924245B2 (ja) * 2007-07-02 2012-04-25 東京エレクトロン株式会社 半導体製造装置、半導体装置の製造方法及び記憶媒体
US20090246713A1 (en) * 2008-03-31 2009-10-01 Tokyo Electron Limited Oxygen-containing plasma flash process for reduced micro-loading effect and cd bias
KR20110125651A (ko) 2009-03-10 2011-11-21 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 저 유전상수 실릴화를 위한 시클릭 아미노 화합물
US8314033B2 (en) * 2010-09-24 2012-11-20 Applied Materials, Inc. Method of patterning a low-k dielectric film
US11512389B2 (en) * 2019-03-20 2022-11-29 Samsung Electronincs Co., Ltd. Apparatus for and method of manufacturing semiconductor device
US11164727B2 (en) * 2019-07-18 2021-11-02 Beijing E-town Semiconductor Technology Co., Ltd. Processing of workpieces using hydrogen radicals and ozone gas

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188331A (ja) * 1998-12-22 2000-07-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2001118842A (ja) * 1999-10-15 2001-04-27 Nec Corp 半導体装置とその製造方法
JP2002289586A (ja) * 2001-03-27 2002-10-04 Matsushita Electric Ind Co Ltd レジスト剥離方法及びレジスト剥離装置
JP2003282698A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置の製造方法および半導体装置
WO2005034194A2 (en) * 2003-10-08 2005-04-14 Honeywell International Inc. Repairing damage to low-k dielectric materials using silylating agents
JP2006049798A (ja) * 2004-07-02 2006-02-16 Tokyo Electron Ltd 溝配線または接続孔を有する半導体装置の製造方法
JP2006086411A (ja) * 2004-09-17 2006-03-30 Dainippon Screen Mfg Co Ltd 基板処理装置
WO2006049595A1 (en) * 2004-10-27 2006-05-11 International Business Machines Corporation Recovery of hydrophobicity of low-k and ultra low-k organosilicate films used as inter metal dielectrics
JP2006270004A (ja) * 2005-03-25 2006-10-05 Osaka Univ レジスト膜の除去方法および除去装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451512B1 (en) * 2000-05-01 2002-09-17 Advanced Micro Devices, Inc. UV-enhanced silylation process to increase etch resistance of ultra thin resists
US7083991B2 (en) * 2002-01-24 2006-08-01 Novellus Systems, Inc. Method of in-situ treatment of low-k films with a silylating agent after exposure to oxidizing environments
JP2005236038A (ja) * 2004-02-19 2005-09-02 Ushio Inc 処理装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188331A (ja) * 1998-12-22 2000-07-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2001118842A (ja) * 1999-10-15 2001-04-27 Nec Corp 半導体装置とその製造方法
JP2002289586A (ja) * 2001-03-27 2002-10-04 Matsushita Electric Ind Co Ltd レジスト剥離方法及びレジスト剥離装置
JP2003282698A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置の製造方法および半導体装置
WO2005034194A2 (en) * 2003-10-08 2005-04-14 Honeywell International Inc. Repairing damage to low-k dielectric materials using silylating agents
JP2006049798A (ja) * 2004-07-02 2006-02-16 Tokyo Electron Ltd 溝配線または接続孔を有する半導体装置の製造方法
JP2006086411A (ja) * 2004-09-17 2006-03-30 Dainippon Screen Mfg Co Ltd 基板処理装置
WO2006049595A1 (en) * 2004-10-27 2006-05-11 International Business Machines Corporation Recovery of hydrophobicity of low-k and ultra low-k organosilicate films used as inter metal dielectrics
JP2006270004A (ja) * 2005-03-25 2006-10-05 Osaka Univ レジスト膜の除去方法および除去装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151141A (ja) * 2010-01-20 2011-08-04 Tokyo Electron Ltd 基板処理方法及び記憶媒体
JP2016213328A (ja) * 2015-05-08 2016-12-15 公立大学法人大阪市立大学 レジスト剥離方法およびレジスト剥離装置
US11302521B2 (en) 2018-04-18 2022-04-12 Tokyo Electron Limited Processing system and processing method

Also Published As

Publication number Publication date
US20090014414A1 (en) 2009-01-15
US8187981B2 (en) 2012-05-29
JP4999419B2 (ja) 2012-08-15

Similar Documents

Publication Publication Date Title
JP4999419B2 (ja) 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
TWI624024B (zh) 用於預清洗導電互連結構之方法
JP5057647B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
JP5342811B2 (ja) 半導体装置の製造方法
KR101283837B1 (ko) 유전체 막의 처리 방법 및 피처 형성 방법
JP4919871B2 (ja) エッチング方法、半導体装置の製造方法および記憶媒体
KR100810163B1 (ko) 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체
JP5100057B2 (ja) 半導体装置の製造方法
JP5497278B2 (ja) 銅の異方性ドライエッチング方法および装置
US8252192B2 (en) Method of pattern etching a dielectric film while removing a mask layer
TW201137970A (en) Low damage photoresist strip method for low-k dielectrics
JP2014512096A (ja) 多層マスクのパターン限界寸法及びインテグリティを制御するためのエッチングプロセス
JP6995997B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
JP2009010043A (ja) 基板処理方法，基板処理装置，記録媒体
JP4800235B2 (ja) 処理方法
JP2010027786A (ja) 基板処理方法、基板処理装置および記憶媒体
US7288483B1 (en) Method and system for patterning a dielectric film
US8870164B2 (en) Substrate processing method and storage medium
JP2007324293A (ja) 脱水方法および脱水装置、ならびに基板処理方法および基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120515

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4999419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees