JP2008096803A - Driving method of plasma display panel, and plasma display device - Google Patents

Driving method of plasma display panel, and plasma display device Download PDF

Info

Publication number
JP2008096803A
JP2008096803A JP2006280037A JP2006280037A JP2008096803A JP 2008096803 A JP2008096803 A JP 2008096803A JP 2006280037 A JP2006280037 A JP 2006280037A JP 2006280037 A JP2006280037 A JP 2006280037A JP 2008096803 A JP2008096803 A JP 2008096803A
Authority
JP
Japan
Prior art keywords
voltage
period
sustain
plasma display
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006280037A
Other languages
Japanese (ja)
Inventor
Toshiyuki Maeda
敏行 前田
Shigeo Kiko
茂雄 木子
Yutaka Yoshihama
豊 吉濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006280037A priority Critical patent/JP2008096803A/en
Publication of JP2008096803A publication Critical patent/JP2008096803A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a driving method of a plasma display panel that can improve display quality of an image by reducing generation of initialization bright points right after the power is turned on, and a plasma display device. <P>SOLUTION: A plurality of sub-fields each having an initialization period, a write period, and a sustain period are provided in one-field period such that at least one sub-field for applying a ramped waveform voltage gently rising to a scanning electrode in the initialization period is included in the one-field period. Then the plasma display panel is driven by setting the maximum voltage of the ramped waveform voltage not lower in a predetermined period after the plasma display panel begins to be driven than in a normal driving period and also setting the number of sustain pulses in each sub-field not more than a predetermined number of pulses during the period. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に関する。   The present invention relates to a driving method of a plasma display panel and a plasma display device used for a wall-mounted television or a large monitor.

プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、１対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には、例えば分圧比で５％のキセノンを含む放電ガスが封入されている。ここで表示電極対とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起発光させてカラー表示を行っている。   A typical AC surface discharge type panel as a plasma display panel (hereinafter abbreviated as “panel”) has a large number of discharge cells formed between a front plate and a back plate arranged to face each other. In the front plate, a plurality of display electrode pairs each consisting of a pair of scan electrodes and sustain electrodes are formed in parallel with each other on the front glass substrate, and a dielectric layer and a protective layer are formed so as to cover the display electrode pairs. Yes. The back plate has a plurality of parallel data electrodes on the back glass substrate, a dielectric layer so as to cover them, and a plurality of barrier ribs in parallel with the data electrodes formed on the back glass substrate. A phosphor layer is formed on the side walls of the barrier ribs. Then, the front plate and the back plate are arranged opposite to each other so that the display electrode pair and the data electrode are three-dimensionally crossed and sealed, and a discharge gas containing, for example, 5% xenon in a partial pressure ratio is sealed in the internal discharge space. Has been. Here, a discharge cell is formed at a portion where the display electrode pair and the data electrode face each other. In the panel having such a configuration, ultraviolet rays are generated by gas discharge in each discharge cell, and the phosphors of red (R), green (G) and blue (B) colors are excited and emitted by the ultraviolet rays, thereby performing color display. It is carried out.

パネルを駆動する方法としては、サブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般に用いられている。   As a method of driving the panel, a subfield method, that is, a method of performing gradation display by combining subfields to emit light after dividing one field period into a plurality of subfields is generally used.

各サブフィールドは、初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成するとともに、書込み放電を安定して発生させるためのプライミング粒子（放電のための起爆剤＝励起粒子）を発生させる。初期化動作には、全ての放電セルで初期化放電を発生させる初期化動作（以下、「全セル初期化動作」と略記する）と、維持放電を行った放電セルで初期化放電を発生させる初期化動作（以下、「選択初期化動作」と略記する）とがある。   Each subfield has an initialization period, an address period, and a sustain period. In the initializing period, initializing discharge is generated, wall charges necessary for the subsequent address operation are formed on each electrode, and priming particles for stably generating the address discharge (priming agent for discharge = excited particles) ). The initialization operation includes an initialization operation for generating an initialization discharge in all discharge cells (hereinafter abbreviated as “all-cell initialization operation”) and an initialization discharge in a discharge cell that has undergone a sustain discharge. There is an initialization operation (hereinafter abbreviated as “selective initialization operation”).

書込み期間では、表示を行うべき放電セルに選択的に書込みパルス電圧を印加して書込み放電を発生させ壁電荷を形成する（以下、この動作を「書込み」とも記す）。そして維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パルスを印加し、書込み放電を起こした放電セルで維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。   In the address period, an address pulse voltage is selectively applied to the discharge cells to be displayed to generate an address discharge to form wall charges (hereinafter, this operation is also referred to as “address”). In the sustain period, a sustain pulse is alternately applied to the display electrode pair composed of the scan electrode and the sustain electrode, and a sustain discharge is generated in the discharge cell in which the address discharge is generated, and the phosphor layer of the corresponding discharge cell is caused to emit light. The image is displayed.

また、サブフィールド法の中でも、緩やかに変化する電圧波形を用いて初期化放電を行い、さらに維持放電を行った放電セルに対して選択的に初期化放電を行うことで、階調表示に関係しない発光を極力減らしコントラスト比を向上させた新規な駆動方法が開示されている。   In addition, among the subfield methods, initializing discharge is performed using a slowly changing voltage waveform, and further, initializing discharge is selectively performed on discharge cells that have undergone sustain discharge. A novel driving method is disclosed in which the light emission that is not generated is reduced as much as possible to improve the contrast ratio.

具体的には、複数のサブフィールドのうち、１つのサブフィールドの初期化期間において全ての放電セルを放電させる全セル初期化動作を行い、他のサブフィールドの初期化期間においては維持放電を行った放電セルのみ初期化する選択初期化動作を行う。その結果、表示に関係のない発光は全セル初期化動作の放電に伴う発光のみとなりコントラストの高い画像表示が可能となる（例えば、特許文献１参照）。これにより、画像の表示に関係のない発光に依存して変化する黒表示領域の輝度（以下、「黒輝度」と略記する）は全セル初期化動作における微弱発光だけとなり、コントラストの高い画像表示が可能となる。   Specifically, among all the subfields, an all-cell initializing operation for discharging all discharge cells in the initializing period of one subfield is performed, and a sustaining discharge is performed in the initializing period of the other subfield. A selective initialization operation is performed to initialize only the discharged cells. As a result, light emission unrelated to display is only light emission accompanying discharge in the all-cell initialization operation, and high-contrast image display is possible (for example, see Patent Document 1). As a result, the luminance of the black display area that changes depending on the light emission not related to the image display (hereinafter abbreviated as “black luminance”) is only weak light emission in the all-cell initialization operation, and the image display with high contrast is performed. Is possible.

また、維持期間における消費電力を削減する目的で、インダクタを構成要素に含む共振回路を用いてそのインダクタと表示電極対間の電極間容量とをＬＣ共振させ、電極間容量に蓄えられた電荷を電力回収用のコンデンサに回収し、回収した電荷を表示電極対の駆動に再利用する電力回収回路が開示されている（例えば、特許文献２参照）。このような電力回収部を備えた維持パルス発生回路を用いることで維持期間における消費電力を削減することができる。
特開２０００−２４２２２４号公報 特公平７−１０９５４２号公報 In addition, for the purpose of reducing the power consumption in the sustain period, LC resonance is performed between the inductor and the interelectrode capacitance between the display electrode pair using a resonance circuit including an inductor as a component, and the electric charge stored in the interelectrode capacitance is reduced. A power recovery circuit that recovers power to a power recovery capacitor and reuses the recovered charge for driving the display electrode pair is disclosed (for example, see Patent Document 2). By using a sustain pulse generation circuit including such a power recovery unit, power consumption during the sustain period can be reduced.
JP 2000-242224 A Japanese Examined Patent Publication No. 7-109542

プラズマディスプレイ装置では、非動作状態から動作状態に移行した直後、例えば電源投入直後は、画像信号を処理する回路や電源回路あるいは駆動回路等の各回路の動作が安定しておらず、そのため、正常でない画像が表示される恐れがある。したがって、電源投入直後から各回路における動作が安定するまでの数秒間、書込み動作を止める等して全面黒（以下、「映像ミュート」と記す）を表示させることが一般に行われている。   In the plasma display device, immediately after the transition from the non-operating state to the operating state, for example, immediately after turning on the power, the operation of each circuit such as a circuit for processing an image signal, a power supply circuit, or a drive circuit is not stable. May not be displayed. Therefore, it is generally performed to display black on the entire surface (hereinafter referred to as “video mute”) by stopping the writing operation for a few seconds immediately after the power is turned on until the operation of each circuit is stabilized.

一方、電源投入直後のパネルにおいては、プライミング粒子が十分でないため初期化動作時に強放電を誘発してしまい、そのため書込みがなされていないにもかかわらず維持放電が生じて発光してしまう放電セル（以下、「初期化輝点」と呼称する）を生じさせる恐れがある。   On the other hand, in the panel immediately after the power is turned on, discharge cells that emit light due to the occurrence of a sustain discharge even though the address is not written because the priming particles are not enough to induce a strong discharge during the initialization operation. (Hereinafter referred to as “initialized bright spot”).

特に、上述した映像ミュート期間では、パネルの画像表示面が全面黒となるため初期化輝点が認識されやすく、表示品質が劣化したように見えてしまうという問題があった。   In particular, during the above-described video mute period, the image display surface of the panel is entirely black, so that there is a problem that the initialization bright spot is easily recognized and the display quality appears to be deteriorated.

本発明はこれらの課題に鑑みなされたものであり、電源投入直後の初期化輝点の発生を低減し、画像の表示品質を向上させることができるパネルの駆動方法およびプラズマディスプレイ装置を提供することを目的とする。   The present invention has been made in view of these problems, and provides a panel driving method and a plasma display device capable of reducing the occurrence of an initialization bright spot immediately after power-on and improving the display quality of an image. With the goal.

このような課題を解決するために本発明は、走査電極と維持電極とからなる表示電極対とデータ電極とを有する放電セルを複数備えたパネルの駆動方法であって、初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド期間内に複数設け、初期化期間において緩やかに上昇する傾斜波形電圧を走査電極に印加するサブフィールドを１フィールド期間に少なくとも１つ含むように構成し、パネルの駆動を開始してから所定の期間、傾斜波形電圧の最大電圧を通常の駆動時における傾斜波形電圧の最大電圧以上の電圧にするとともに、各サブフィールドの維持パルス数を所定のパルス数以下にして駆動することを特徴とする。   In order to solve such a problem, the present invention provides a method for driving a panel including a plurality of discharge cells each having a display electrode pair including a scan electrode and a sustain electrode and a data electrode, and includes an initialization period and an address period. And a plurality of subfields having a sustain period in one field period, and at least one subfield for applying a ramp waveform voltage that gradually increases in the initialization period to the scan electrode is included in one field period, For a predetermined period after starting the panel drive, the maximum voltage of the ramp waveform voltage is set to be equal to or higher than the maximum voltage of the ramp waveform voltage during normal driving, and the number of sustain pulses in each subfield is equal to or less than the predetermined number of pulses. It is characterized by driving.

この方法により、電源投入直後の初期化輝点の発生を低減し、画像の表示品質を向上させることができる。   By this method, the occurrence of the initialization bright spot immediately after the power is turned on can be reduced, and the display quality of the image can be improved.

また、本発明のパネルの駆動方法においては、上述の所定の期間において、傾斜波形電圧の最大電圧を、通常の駆動時における傾斜波形電圧の最大電圧以上の電圧に一定期間維持した後、徐々に通常の駆動時における電圧まで下げるように制御してもよい。この方法により、パネルの駆動開始直後の初期化期間における強放電の発生を低減して初期化輝点の発生を低減するとともに、傾斜波形電圧の最大電圧の変化による黒輝度の変化を緩やかにし、画像の表示品質をさらに向上させることが可能となる。   In the panel driving method of the present invention, the maximum voltage of the ramp waveform voltage is maintained at a voltage equal to or higher than the maximum voltage of the ramp waveform voltage during normal driving for a predetermined period, and then gradually. Control may be performed so as to reduce the voltage to that during normal driving. This method reduces the occurrence of initialization bright spots by reducing the occurrence of strong discharge in the initialization period immediately after the start of driving the panel, and moderates the change in black luminance due to the change in the maximum voltage of the ramp waveform voltage, It is possible to further improve the display quality of the image.

また、本発明のパネルの駆動方法においては、上述の所定の期間において、１フィールド期間内の維持パルスの総数が通常の駆動時における１フィールド期間内の維持パルスの総数以下となるように制御してもよい。   In the panel driving method of the present invention, the total number of sustain pulses in one field period is controlled to be equal to or less than the total number of sustain pulses in one field period during normal driving in the predetermined period. May be.

また、本発明のパネルの駆動方法において、上述した所定のパルス数は、１０以下であってもよい。   In the panel driving method of the present invention, the predetermined number of pulses described above may be 10 or less.

また、本発明のプラズマディスプレイ装置は、走査電極と維持電極とからなる表示電極対とデータ電極とを有する放電セルを複数備えたパネルと、初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド期間内に複数設け、初期化期間に緩やかに上昇する傾斜波形電圧を走査電極に印加するサブフィールドを１フィールド期間に少なくとも１つ含むように構成するとともに、傾斜波形電圧の最大電圧を変更できるように構成し、かつ維持期間に維持パルスを発生して走査電極に印加するように構成した走査電極駆動回路と、維持期間に維持パルスを発生して維持電極に印加するように構成した維持電極駆動回路とを備え、上述のパネルの駆動を開始してから所定の期間において、走査電極駆動回路および維持電極駆動回路は、各サブフィールドの維持パルス数が所定の維持パルス数以下となるように構成し、走査電極駆動回路は傾斜波形電圧の最大電圧が通常の駆動時における傾斜波形電圧の最大電圧以上となるように構成したことを特徴とする。   In addition, the plasma display device of the present invention includes a panel including a plurality of discharge cells each having a display electrode pair including a scan electrode and a sustain electrode and a data electrode, and a subfield having an initialization period, an address period, and a sustain period. Are provided in one field period, and at least one subfield for applying to the scan electrode a ramp waveform voltage that gradually rises in the initialization period is included in one field period, and the maximum voltage of the ramp waveform voltage is set. A scan electrode driving circuit configured to be able to be changed and configured to generate a sustain pulse during the sustain period and apply it to the scan electrode, and configured to generate a sustain pulse during the sustain period and apply it to the sustain electrode A sustain electrode drive circuit, and a scan electrode drive circuit and a sustain electrode drive circuit in a predetermined period from the start of driving the panel described above. Is configured such that the number of sustain pulses in each subfield is equal to or less than a predetermined number of sustain pulses, and the scan electrode drive circuit is configured such that the maximum voltage of the ramp waveform voltage is greater than or equal to the maximum voltage of the ramp waveform voltage during normal driving. It is characterized by comprising.

この構成により、電源投入直後の初期化輝点の発生を低減し、画像の表示品質を向上させることが可能なプラズマディスプレイ装置を提供することができる。   With this configuration, it is possible to provide a plasma display device capable of reducing the occurrence of initialization bright spots immediately after power-on and improving the image display quality.

また、本発明のプラズマディスプレイ装置において、走査電極駆動回路は、上述の所定の期間において、傾斜波形電圧の最大電圧を、通常の駆動時における傾斜波形電圧の最大電圧以上の電圧に一定期間維持した後、徐々に通常の駆動時における電圧まで下げるように構成してもよい。この構成により、パネルの駆動開始直後の初期化期間における強放電の発生を低減して初期化輝点の発生を低減するとともに、傾斜波形電圧の最大電圧の変化による黒輝度の変化を緩やかにし、画像の表示品質をさらに向上させることが可能なプラズマディスプレイ装置を提供することができる。   Further, in the plasma display device of the present invention, the scan electrode driving circuit maintains the maximum voltage of the ramp waveform voltage at a voltage equal to or higher than the maximum voltage of the ramp waveform voltage during normal driving for a predetermined period in the predetermined period. Thereafter, the voltage may be gradually lowered to the voltage during normal driving. This configuration reduces the occurrence of initialization bright spots by reducing the occurrence of strong discharge in the initialization period immediately after the start of driving the panel, and moderates the change in black luminance due to the change in the maximum voltage of the ramp waveform voltage, It is possible to provide a plasma display device that can further improve the display quality of an image.

また、本発明のプラズマディスプレイ装置において、走査電極駆動回路および維持電極駆動回路は、上述の所定の期間において、１フィールド期間内の維持パルスの総数を、通常の駆動時における１フィールド期間内の維持パルスの総数以下にして発生させるように構成してもよい。   In the plasma display device of the present invention, the scan electrode drive circuit and the sustain electrode drive circuit maintain the total number of sustain pulses in one field period in the predetermined period as described above. You may comprise so that it may generate below the total number of pulses.

また、本発明のプラズマディスプレイ装置において、上述した所定のパルス数は１０以下であってもよい。   In the plasma display device of the present invention, the predetermined number of pulses described above may be 10 or less.

本発明によれば、電源投入直後の初期化輝点の発生を低減し、画像の表示品質を向上させることができるパネルの駆動方法およびプラズマディスプレイ装置を提供することが可能となる。   According to the present invention, it is possible to provide a panel driving method and a plasma display device capable of reducing the occurrence of initialization bright spots immediately after power-on and improving the image display quality.

以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。   Hereinafter, a plasma display device according to an embodiment of the present invention will be described with reference to the drawings.

（実施の形態）
図１は、本発明の実施の形態におけるパネル１０の構造を示す分解斜視図である。ガラス製の前面板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。 (Embodiment)
FIG. 1 is an exploded perspective view showing a structure of panel 10 according to the embodiment of the present invention. A plurality of display electrode pairs 24 each including a scanning electrode 22 and a sustain electrode 23 are formed on a glass front plate 21. A dielectric layer 25 is formed so as to cover the scan electrode 22 and the sustain electrode 23, and a protective layer 26 is formed on the dielectric layer 25.

この保護層２６は、放電セルにおける放電開始電圧を下げるために、パネルの材料として使用実績があり、ネオン（Ｎｅ）およびキセノン（Ｘｅ）ガスを封入した場合に２次電子放出係数が大きく耐久性に優れたＭｇＯを主成分とする材料から形成されている。   This protective layer 26 has been used as a panel material in order to lower the discharge starting voltage in the discharge cell. When neon (Ne) and xenon (Xe) gas is sealed, the secondary layer 26 has a large secondary electron emission coefficient and is durable. It is formed from a material mainly composed of MgO.

背面板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が設けられている。   A plurality of data electrodes 32 are formed on the back plate 31, a dielectric layer 33 is formed so as to cover the data electrodes 32, and a grid-like partition wall 34 is formed thereon. A phosphor layer 35 that emits light of each color of red (R), green (G), and blue (B) is provided on the side surface of the partition wall 34 and on the dielectric layer 33.

これら前面板２１と背面板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。   The front plate 21 and the back plate 31 are arranged to face each other so that the display electrode pair 24 and the data electrode 32 intersect with each other with a minute discharge space interposed therebetween, and the outer periphery thereof is sealed with a sealing material such as glass frit. Has been. In the discharge space, for example, a mixed gas of neon and xenon is enclosed as a discharge gas. The discharge space is partitioned into a plurality of sections by partition walls 34, and discharge cells are formed at the intersections between the display electrode pairs 24 and the data electrodes 32. These discharge cells discharge and emit light to display an image.

なお、パネルの構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。   Note that the structure of the panel is not limited to the above-described structure, and for example, a structure having a stripe-shaped partition may be used.

図２は、本発明の実施の形態におけるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。なお、図１、図２に示したように、走査電極ＳＣｉと維持電極ＳＵｉとは互いに平行に対をなして形成されているために、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に大きな電極間容量Ｃｐが存在する。   FIG. 2 is an electrode array diagram of panel 10 in accordance with the exemplary embodiment of the present invention. In panel 10, n scanning electrodes SC1 to SCn (scanning electrode 22 in FIG. 1) and n sustaining electrodes SU1 to SUn (sustaining electrode 23 in FIG. 1) long in the row direction are arranged and long in the column direction. M data electrodes D1 to Dm (data electrode 32 in FIG. 1) are arranged. A discharge cell is formed at a portion where one pair of scan electrode SCi (i = 1 to n) and sustain electrode SUi intersects one data electrode Dj (j = 1 to m), and the discharge cell is in the discharge space. M × n are formed. As shown in FIGS. 1 and 2, scan electrode SCi and sustain electrode SUi are formed in parallel with each other, and therefore, between scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn. There is a large interelectrode capacitance Cp.

図３は、本発明の一実施の形態におけるプラズマディスプレイ装置の回路ブロックの一例を示す図である。図３において、プラズマディスプレイ装置１は、上記で説明したパネル１０と、画像信号処理回路５１と、データ電極駆動回路５２と、走査電極駆動回路５３と、維持電極駆動回路５４と、タイミング発生回路５５と、電源回路６０と、制御回路７０とを備えている。   FIG. 3 is a diagram showing an example of a circuit block of the plasma display device in one embodiment of the present invention. In FIG. 3, the plasma display apparatus 1 includes the panel 10 described above, the image signal processing circuit 51, the data electrode driving circuit 52, the scanning electrode driving circuit 53, the sustain electrode driving circuit 54, and the timing generation circuit 55. A power supply circuit 60 and a control circuit 70.

画像信号処理回路５１は、入力された画像信号ｓｉｇをサブフィールド毎の放電セルの発光または非発光を示す画像データに変換する。   The image signal processing circuit 51 converts the input image signal sig into image data indicating light emission or non-light emission of the discharge cell for each subfield.

タイミング発生回路５５は、水平同期信号ＨＤ、垂直同期信号ＶＤおよび制御回路７０内のオンオフ制御部７８の出力をもとにして各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。   The timing generation circuit 55 generates various timing signals for controlling the operation of each circuit block based on the horizontal synchronization signal HD, the vertical synchronization signal VD, and the output of the on / off control unit 78 in the control circuit 70. Supply to circuit block.

データ電極駆動回路５２は、タイミング発生回路５５からのタイミング信号にもとづいて、サブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し各データ電極Ｄ１〜Ｄｍを駆動する。また、走査電極駆動回路５３は、タイミング発生回路５５からのタイミング信号にもとづいて駆動電圧波形を各走査電極ＳＣ１〜ＳＣｎにそれぞれ印加し、また維持電極駆動回路５４は、タイミング発生回路５５からのタイミング信号にもとづいて駆動電圧波形を維持電極ＳＵ１〜ＳＵｎに印加する。   Based on the timing signal from the timing generation circuit 55, the data electrode driving circuit 52 converts the image data for each subfield into signals corresponding to the data electrodes D1 to Dm, and drives the data electrodes D1 to Dm. Scan electrode drive circuit 53 applies a drive voltage waveform to each of scan electrodes SC1 to SCn based on a timing signal from timing generation circuit 55, and sustain electrode drive circuit 54 receives a timing from timing generation circuit 55. A drive voltage waveform is applied to sustain electrodes SU1 to SUn based on the signal.

電源回路６０は、商用ＡＣ１００（Ｖ）電源から電源回路６０に電力を供給するための主電源スイッチ６２と、パネル１０を駆動するための各回路ブロックに必要な電力を供給する駆動電源部６３と、制御回路７０を動作させるための電力を供給するスタンバイ電源部６４と、主電源スイッチ６２がオンであることを示す信号を出力する通電検出部６５とを備える。そして、主電源スイッチ６２をオンすることにより、スタンバイ電源部６４と通電検出部６５とが動作する。一方、駆動電源部６３のオン／オフは制御回路７０内の電源制御部７６により制御される。なお、図示していないが、駆動電源部６３から上記の各回路ブロックに駆動電圧が供給されるように構成されている。   The power supply circuit 60 includes a main power switch 62 for supplying power from the commercial AC 100 (V) power supply to the power supply circuit 60, and a drive power supply unit 63 for supplying power necessary for each circuit block for driving the panel 10. , A standby power supply unit 64 that supplies power for operating the control circuit 70, and an energization detection unit 65 that outputs a signal indicating that the main power switch 62 is on. When the main power switch 62 is turned on, the standby power supply unit 64 and the energization detection unit 65 operate. On the other hand, on / off of the drive power supply unit 63 is controlled by a power supply control unit 76 in the control circuit 70. Although not shown, the driving power supply unit 63 is configured to supply a driving voltage to each circuit block.

制御回路７０は、マイクロコンピュータ等を用いてリモートコントロールスイッチ（以下、「リモコン」と略記する）８０の信号を受信しその信号をエンコードするリモコン制御部７２と、通電検出部６５およびリモコン制御部７２の出力にもとづきプラズマディスプレイ装置１のオン／オフを制御するオンオフ制御部７８と、駆動電源部６３のオン／オフを制御する電源制御部７６とを備える。   The control circuit 70 receives a signal of a remote control switch (hereinafter abbreviated as “remote control”) 80 using a microcomputer or the like, encodes the signal, a current detection unit 65, and a remote control unit 72. On / off controller 78 for controlling on / off of the plasma display device 1 based on the output of the power, and a power controller 76 for controlling on / off of the drive power source 63.

リモコン制御部７２は、リモコン受光部７３でリモコン８０からの信号を受信し、プラズマディスプレイ装置１の電源のオン／オフを制御するオン信号Ｃ１１を発生する。   The remote control control unit 72 receives a signal from the remote control 80 by the remote control light receiving unit 73, and generates an on signal C11 for controlling on / off of the power source of the plasma display device 1.

オンオフ制御部７８は、リモコン８０でオン／オフを制御するオン信号Ｃ１１および主電源スイッチ６２がオンであることを示す主電源オン信号Ｃ１２にもとづき、タイミング発生回路５５の動作を制御するためのイネーブル信号Ｃ２１を発生する。そして詳細は後述するが、タイミング発生回路５５はイネーブル信号Ｃ２１にもとづき、プラズマディスプレイ装置１の電源オン（この電源オンは、オン信号Ｃ１１および主電源オン信号Ｃ１２がともにオンとなった時点を表す。また、以下、この電源オンを「電源投入」とも記す）直後から所定の期間は初期化輝点を低減するための動作を行う。また、オンオフ制御部７８は、駆動電源部６３のオン／オフを制御するイネーブル信号Ｃ２２を発生し電源制御部７６に出力する。   The on / off control unit 78 is an enable for controlling the operation of the timing generation circuit 55 based on the on signal C11 for controlling on / off by the remote controller 80 and the main power on signal C12 indicating that the main power switch 62 is on. Signal C21 is generated. As will be described in detail later, the timing generation circuit 55 turns on the power of the plasma display device 1 based on the enable signal C21 (this power on represents the time when both the on signal C11 and the main power on signal C12 are turned on. In the following, this power-on is also referred to as “power-on”), and an operation for reducing the initialization bright spot is performed for a predetermined period immediately after. Further, the on / off control unit 78 generates an enable signal C22 for controlling on / off of the drive power supply unit 63 and outputs the enable signal C22 to the power supply control unit 76.

電源制御部７６は、イネーブル信号Ｃ２２にもとづき駆動電源部６３のオン／オフ制御を行う。加えて電源制御部７６は、プラズマディスプレイ装置１に何らかの異常が発生したことを示す非常停止信号Ｃ３０にもとづき駆動電源部６３をオフする。   The power supply control unit 76 performs on / off control of the drive power supply unit 63 based on the enable signal C22. In addition, the power supply control unit 76 turns off the drive power supply unit 63 based on the emergency stop signal C30 indicating that some abnormality has occurred in the plasma display device 1.

次に、パネル１０を駆動するための駆動電圧波形とその動作について、図４を用いて説明する。図４は、本発明の一実施の形態におけるプラズマディスプレイ装置１の通常の駆動時における駆動電圧波形図である。図４には、２つのサブフィールドの駆動電圧波形、すなわち第１のサブフィールド（第１ＳＦ）および第２のサブフィールド（第２ＳＦ）の駆動電圧波形を示しているが、他のサブフィールドにおける駆動電圧波形もほぼ同様な形態である。また、ここでの通常の駆動時とは、画像信号にもとづきパネル１０の表示面に画像を表示する駆動期間のことである。   Next, a driving voltage waveform for driving panel 10 and its operation will be described with reference to FIG. FIG. 4 is a drive voltage waveform diagram at the time of normal driving of the plasma display device 1 in one embodiment of the present invention. FIG. 4 shows the driving voltage waveforms of two subfields, that is, the driving voltage waveforms of the first subfield (first SF) and the second subfield (second SF). The voltage waveform has almost the same form. In addition, the normal driving here is a driving period in which an image is displayed on the display surface of the panel 10 based on an image signal.

まず、本実施の形態におけるプラズマディスプレイ装置１は、パネル１０を駆動する方法としてサブフィールド法を用いている。これは、１フィールド期間を複数のサブフィールドに分割し、それぞれのサブフィールドで各放電セルの発光、非発光を制御することにより階調表示を行う方法である。そして、サブフィールドのそれぞれは、初期化期間、書込み期間および維持期間を有する。   First, the plasma display device 1 in the present embodiment uses a subfield method as a method for driving the panel 10. In this method, one field period is divided into a plurality of subfields, and gradation display is performed by controlling light emission and non-light emission of each discharge cell in each subfield. Each subfield has an initialization period, an address period, and a sustain period.

初期化期間では放電セルで初期化放電を行い、続く書込み動作のために必要な壁電荷を形成する。加えて、放電遅れを小さくし書込み放電を安定して発生させるためのプライミング粒子（放電のための起爆剤＝励起粒子）を発生させる。書込み期間では、走査電極ＳＣ１〜ＳＣｎに順次走査パルスを印加するとともにデータ電極Ｄ１〜Ｄｍには表示すべき画像信号に対応した書込みパルスを印加して書込み放電を行い、選択的な壁電荷形成を行う。続く維持期間では発光させるべき表示輝度に応じた所定の回数の維持パルスを走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に印加し、書込み放電による壁電荷形成を行った放電セルを選択的に放電、発光させる。なお、このときの維持パルスの発生回数は、サブフィールド毎に定められた輝度重みに比例しており、このときの比例定数を輝度倍率と呼ぶ。   In the initializing period, initializing discharge is performed in the discharge cells, and wall charges necessary for the subsequent address operation are formed. In addition, priming particles (priming particles for discharge = excited particles) are generated to reduce discharge delay and stably generate address discharge. In the address period, a scan pulse is sequentially applied to the scan electrodes SC1 to SCn and an address pulse corresponding to an image signal to be displayed is applied to the data electrodes D1 to Dm to perform address discharge, thereby forming a selective wall charge. Do. In the subsequent sustain period, a predetermined number of sustain pulses corresponding to the display luminance to be emitted are applied between scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn, and a discharge cell in which wall charges are formed by address discharge is selected. Discharge and emit light. Note that the number of sustain pulses generated at this time is proportional to the luminance weight determined for each subfield, and the proportionality constant at this time is called luminance magnification.

図４において、第１ＳＦの初期化期間前半部では、データ電極Ｄ１〜Ｄｍおよび維持電極ＳＵ１〜ＳＵｎにそれぞれ０（Ｖ）を印加し、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧（以下、「上りランプ波形電圧」と呼称する）を印加する（以下、走査電極ＳＣ１〜ＳＣｎに印加する上りランプ波形電圧の最大値を「初期化電圧Ｖｉ２」として引用する。また、初期化電圧Ｖｉ２と電圧Ｖｉ１との差を、「Ｖｓｅｔ」と記す）。この上りランプ波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上部および維持電極ＳＵ１〜ＳＵｎ上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。   In FIG. 4, in the first half of the initialization period of the first SF, 0 (V) is applied to the data electrodes D1 to Dm and the sustain electrodes SU1 to SUn, respectively, and the scan electrodes SC1 to SCn are applied to the sustain electrodes SU1 to SUn. Then, a ramp waveform voltage (hereinafter referred to as “up-ramp waveform voltage”) that gently rises from voltage Vi1 that is equal to or lower than the discharge start voltage toward voltage Vi2 that exceeds the discharge start voltage is applied (hereinafter referred to as scan electrode SC1 to SC1). The maximum value of the up-ramp waveform voltage applied to SCn is referred to as “initialization voltage Vi2,” and the difference between initialization voltage Vi2 and voltage Vi1 is referred to as “Vset”. While the rising ramp waveform voltage rises, weak initializing discharge occurs between scan electrodes SC1 to SCn, sustain electrodes SU1 to SUn, and data electrodes D1 to Dm. Negative wall voltage is accumulated on scan electrodes SC1 to SCn, and positive wall voltage is accumulated on data electrodes D1 to Dm and sustain electrodes SU1 to SUn. Here, the wall voltage above the electrode represents a voltage generated by wall charges accumulated on the dielectric layer covering the electrode, the protective layer, the phosphor layer, and the like.

初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎに正の電圧Ｖｅ１を印加する。走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧（以下、「下りランプ波形電圧」と呼称する）を印加する。この間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部の負の壁電圧および維持電極ＳＵ１〜ＳＵｎ上部の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上部の正の壁電圧は書込み動作に適した値に調整される。   In the latter half of the initialization period, positive voltage Ve1 is applied to sustain electrodes SU1 to SUn. Scan electrodes SC1 to SCn include a ramp waveform voltage (hereinafter referred to as “down-ramp waveform voltage”) that gradually decreases from voltage Vi3 that is equal to or lower than the discharge start voltage to voltage Vi4 that exceeds the discharge start voltage with respect to sustain electrodes SU1 to SUn. "). During this time, weak initializing discharges occur between scan electrodes SC1 to SCn, sustain electrodes SU1 to SUn, and data electrodes D1 to Dm, respectively. Then, the negative wall voltage above scan electrodes SC1 to SCn and the positive wall voltage above sustain electrodes SU1 to SUn are weakened, and the positive wall voltage above data electrodes D1 to Dm is adjusted to a value suitable for the write operation. The

以上により、初期化動作が終了する。なお、１フィールドを構成するサブフィールドのうちのいくつかのサブフィールドでは初期化期間の前半部を省略してもよく、その場合には、直前のサブフィールドで維持放電を行った放電セルに対して選択的に初期化動作が行われる。図４には、第１ＳＦの初期化期間では前半部および後半部を有する初期化動作、第２ＳＦ以降のサブフィールドの初期化期間では後半部のみを有する初期化動作を行う駆動電圧波形を示した。   Thus, the initialization operation ends. In some of the subfields constituting one field, the first half of the initializing period may be omitted. In this case, the discharge cells that have been subjected to the sustain discharge in the immediately preceding subfield may be omitted. Then, the initialization operation is selectively performed. FIG. 4 shows drive voltage waveforms for performing the initialization operation having the first half and the second half in the initialization period of the first SF, and performing the initialization operation having only the second half in the initialization period of the subfield after the second SF. .

ここで、本実施の形態においては、この初期化電圧Ｖｉ２の電圧として２つの異なる電圧を用いてパネル１０を駆動する構成としている。以下、電圧値の高い方をＶｉ２Ｈと記し、電圧値の低い方をＶｉ２Ｌと記す。そして、図４に示すように、通常画像を表示する場合は、初期化電圧Ｖｉ２を電圧値の低い方のＶｉ２Ｌとしている。   Here, in the present embodiment, the panel 10 is driven using two different voltages as the voltage of the initialization voltage Vi2. Hereinafter, the higher voltage value is denoted as Vi2H, and the lower voltage value is denoted as Vi2L. As shown in FIG. 4, when a normal image is displayed, the initialization voltage Vi2 is set to Vi2L having a lower voltage value.

続く書込み期間では、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ２を、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｃを印加する。   In the subsequent address period, voltage Ve2 is applied to sustain electrodes SU1 to SUn, and voltage Vc is applied to scan electrodes SC1 to SCn.

まず、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａを印加するとともに、データ電極Ｄ１〜Ｄｍのうち１行目に発光させるべき放電セルのデータ電極Ｄｋ（Ｄｋは、Ｄ１〜Ｄｍのうち画像データにもとづき選択されるデータ電極）に正の書込みパルス電圧Ｖｄを印加する。このときデータ電極Ｄｋ上と走査電極ＳＣ１上との交差部の電圧差は、外部印加電圧の差（Ｖｄ−Ｖａ）にデータ電極Ｄｋ上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなり放電開始電圧を超える。そして、データ電極Ｄｋと走査電極ＳＣ１との間および維持電極ＳＵ１と走査電極ＳＣ１との間に書込み放電が起こり、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。   First, the negative scan pulse voltage Va is applied to the scan electrode SC1 in the first row, and the data electrode Dk (Dk of D1 to Dm) of the discharge cell to be emitted in the first row among the data electrodes D1 to Dm. A positive address pulse voltage Vd is applied to a data electrode selected based on image data. At this time, the voltage difference at the intersection between the data electrode Dk and the scan electrode SC1 is the difference between the wall voltage on the data electrode Dk and the wall voltage on the scan electrode SC1 due to the difference in externally applied voltage (Vd−Va). It becomes the sum and exceeds the discharge start voltage. Then, address discharge occurs between data electrode Dk and scan electrode SC1, and between sustain electrode SU1 and scan electrode SC1, positive wall voltage is accumulated on scan electrode SC1, and negative wall is applied on sustain electrode SU1. A voltage is accumulated, and a negative wall voltage is also accumulated on the data electrode Dk.

このようにして、１行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｄを印加しなかったデータ電極Ｄ１〜Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をｎ行目の放電セルに至るまで行い、書込み期間が終了する。   In this manner, an address operation is performed in which an address discharge is caused in the discharge cells to be lit in the first row and wall voltage is accumulated on each electrode. On the other hand, the voltage at the intersection of the data electrodes D1 to Dm to which the address pulse voltage Vd is not applied and the scan electrode SC1 does not exceed the discharge start voltage, so that address discharge does not occur. The above address operation is performed until the discharge cell in the nth row, and the address period ends.

続く維持期間では、維持電極ＳＵ１〜ＳＵｎに０（Ｖ）を印加するとともに走査電極ＳＣ１〜ＳＣｎに正の維持パルス電圧Ｖｓを印加する。すると書込み放電を起こした放電セルでは、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差は、維持パルス電圧Ｖｓに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなり、放電開始電圧を超える。そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層３５が発光する。   In the subsequent sustain period, 0 (V) is applied to sustain electrodes SU1 to SUn, and positive sustain pulse voltage Vs is applied to scan electrodes SC1 to SCn. Then, in the discharge cell in which the address discharge has occurred, the voltage difference between scan electrode SCi and sustain electrode SUi is the sum of sustain pulse voltage Vs and the difference between the wall voltage on scan electrode SCi and the wall voltage on sustain electrode SUi. The discharge start voltage is exceeded. Then, a sustain discharge occurs between scan electrode SCi and sustain electrode SUi, and phosphor layer 35 emits light by the ultraviolet rays generated at this time.

そしてこの放電により、走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらにデータ電極Ｄｋ上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。   As a result of this discharge, negative wall voltage is accumulated on scan electrode SCi, and positive wall voltage is accumulated on sustain electrode SUi. Further, a positive wall voltage is accumulated on the data electrode Dk. In the discharge cells in which no address discharge has occurred during the address period, no sustain discharge occurs, and the wall voltage at the end of the initialization period is maintained.

続いて、走査電極ＳＣ１〜ＳＣｎに０（Ｖ）を印加するとともに維持電極ＳＵ１〜ＳＵｎに正の維持パルス電圧Ｖｓを印加する。すると、維持放電を起こした放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との電圧差が放電開始電圧を超えるので再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が起こり、維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。   Subsequently, 0 (V) is applied to scan electrodes SC1 to SCn, and positive sustain pulse voltage Vs is applied to sustain electrodes SU1 to SUn. Then, in the discharge cell in which the sustain discharge has occurred, the voltage difference between the sustain electrode SUi and the scan electrode SCi exceeds the discharge start voltage, so that the sustain discharge occurs again between the sustain electrode SUi and the scan electrode SCi. A negative wall voltage is accumulated on SUi, and a positive wall voltage is accumulated on scan electrode SCi.

以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに交互に輝度重みに輝度倍率を乗じた数の維持パルスを印加し、表示電極対２４の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。   Thereafter, similarly, the sustain electrodes of the number obtained by multiplying the luminance weight by the luminance magnification are alternately applied to the scan electrodes SC1 to SCn and the sustain electrodes SU1 to SUn, and a potential difference is given between the electrodes of the display electrode pair 24, thereby writing. The sustain discharge is continuously performed in the discharge cell that has caused the address discharge in the period.

そして、維持期間の最後には、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間にいわゆる細幅パルス状の電位差を与えて、データ電極Ｄｋ上の正の壁電圧を残したまま、走査電極ＳＣｉおよび維持電極ＳＵｉ上の壁電圧を減らしている。こうして維持期間における維持動作が終了する。   At the end of the sustain period, a so-called narrow pulse-like potential difference is applied between scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn, and the positive wall voltage on data electrode Dk is left while scanning. The wall voltage on electrode SCi and sustain electrode SUi is reduced. Thus, the maintenance operation in the maintenance period is completed.

なお、本実施の形態のおけるサブフィールド構成は、１フィールドを１０のサブフィールド（第１ＳＦ、第２ＳＦ、・・・、第１０ＳＦ）に分割し、各サブフィールドはそれぞれ、（１、２、３、６、１１、１８、３０、４４、６０、８０）の輝度重みを持つものとする。そして、第１ＳＦの初期化期間では全セル初期化動作を行い、第２ＳＦ〜第１０ＳＦの初期化期間では選択初期化動作を行うものとする。また各サブフィールドの維持期間においては、それぞれのサブフィールドの輝度重みに所定の輝度倍率を乗じた数の維持パルスが表示電極対２４のそれぞれに印加される。ただし、サブフィールド数や各サブフィールドの輝度重みが上記の値に限定されるものではなく、また、画像信号等にもとづいてサブフィールド構成を切換える構成であってもよい。   In the subfield configuration in the present embodiment, one field is divided into 10 subfields (first SF, second SF,..., 10th SF), and each subfield is (1, 2, 3). , 6, 11, 18, 30, 44, 60, 80). Then, the all-cell initialization operation is performed in the initialization period of the first SF, and the selective initialization operation is performed in the initialization period of the second SF to the tenth SF. In the sustain period of each subfield, the number of sustain pulses obtained by multiplying the luminance weight of each subfield by a predetermined luminance magnification is applied to each display electrode pair 24. However, the number of subfields and the luminance weight of each subfield are not limited to the above values, and the subfield configuration may be switched based on an image signal or the like.

次に、プラズマディスプレイ装置１の電源がオンされた直後における駆動電圧波形とその動作について説明する。図５は、本発明の一実施の形態におけるプラズマディスプレイ装置１の電源投入直後における駆動電圧波形図であり、図６は、本発明の一実施の形態におけるプラズマディスプレイ装置１の電源投入後の初期化電圧Ｖｉ２の制御の概略を示す図である。なお、図６において、横軸はプラズマディスプレイ装置１の電源がオンされてからの経過時間を表し、縦軸は初期化電圧Ｖｉ２を表す。なお、ここでは、電源が投入されたことを表すイネーブル信号Ｃ２１がローからハイに変化した時点をプラズマディスプレイ装置１への電源オン時とする。また、本実施の形態では、電源オン時からの経過時間に応じて駆動を変えているが、これらの制御は、図３に示したタイミング発生回路５５が、オンオフ制御部７８から出力されるイネーブル信号Ｃ２１にもとづき、内部に有するタイマー（図示せず）を作動させて計時することで行っている。また、ここでは、時刻ｔ１を電源オン時から１秒後とし、時刻ｔ２を電源オン時から２秒後として示しているが、本実施の形態は何らこれらの数値に限定されるものではなく、パネル１０の特性やプラズマディスプレイ装置１の仕様等に応じて最適な数値に設定するものとする。また、計時用のタイマーは別途設ける構成であってもよく、プラズマディスプレイ装置の制御用に設けられたマイクロコンピューター(図示せず）等を利用して計時を行う構成であってもよい。   Next, a driving voltage waveform and its operation immediately after the power source of the plasma display device 1 is turned on will be described. FIG. 5 is a drive voltage waveform diagram immediately after power-on of the plasma display device 1 according to one embodiment of the present invention. FIG. 6 is an initial diagram after power-on of the plasma display device 1 according to one embodiment of the present invention. It is a figure which shows the outline of control of the control voltage Vi2. In FIG. 6, the horizontal axis represents an elapsed time since the power source of the plasma display device 1 is turned on, and the vertical axis represents the initialization voltage Vi2. Here, the time when the enable signal C21 indicating that the power is turned on changes from low to high is assumed to be when the power to the plasma display device 1 is turned on. In the present embodiment, the driving is changed according to the elapsed time from the power-on, but these controls are performed by the timing generation circuit 55 shown in FIG. Based on the signal C21, a timer (not shown) included therein is operated to measure the time. Here, the time t1 is shown as one second after the power is turned on and the time t2 is shown as two seconds after the power is turned on, but the present embodiment is not limited to these values. It is assumed that the optimum value is set according to the characteristics of the panel 10 and the specifications of the plasma display device 1. Further, a timer for timing may be provided separately, or a timer may be configured using a microcomputer (not shown) provided for controlling the plasma display device.

プラズマディスプレイ装置１では、プラズマディスプレイ装置１の電源がオンされた直後等の、非動作状態から動作状態に移行した直後は、画像信号を処理する回路や電源回路あるいは各駆動回路の動作が安定しておらず、そのため、入力された画像信号とは表示輝度や階調値の異なる正常でない画像が表示される恐れがある。したがって、本実施の形態では、プラズマディスプレイ装置１の電源をオンした直後から各回路における動作が安定するまでの数秒間（本実施の形態では、約２秒間、図６では、時刻ｔ０から時刻ｔ２までの期間）、書込み期間における書込み動作を止めて映像ミュートをかけ、全放電セルを非発光にして全面黒を表示させている。   In the plasma display device 1, the operation of the circuit for processing the image signal, the power supply circuit, or each drive circuit is stabilized immediately after the plasma display device 1 is turned on, such as immediately after the power is turned on. For this reason, there is a possibility that an abnormal image having a display luminance or gradation value different from that of the input image signal is displayed. Therefore, in the present embodiment, several seconds from when the power source of the plasma display device 1 is turned on until the operation of each circuit is stabilized (in this embodiment, approximately 2 seconds, in FIG. 6, from time t0 to time t2). Until the address operation in the address period is stopped and the image is muted, all the discharge cells are made non-light-emitting and black is displayed.

一方、電源投入直後のパネル１０においては、プライミング粒子が十分でないため初期化放電が不安定になりやすい。初期化放電が不安定に発生してしまうと、初期化動作時に強放電を誘発してしまい、そのため書込みがなされていないにもかかわらず維持放電が生じて発光してしまう放電セル、すなわち初期化輝点が生じてしまう恐れがある。   On the other hand, in the panel 10 immediately after the power is turned on, the priming particles are not sufficient, so that the initializing discharge tends to become unstable. If the initializing discharge occurs in an unstable manner, a strong discharge is induced during the initializing operation, and therefore, a discharge cell in which a sustaining discharge occurs and light is emitted even if no address is made, that is, initializing. There is a risk of bright spots.

特に、上述した映像ミュート期間では、パネル１０の画像表示面が全面黒となるため初期化輝点が認識されやすい。   In particular, in the above-described video mute period, the image display surface of the panel 10 is entirely black, so that the initialization bright spot is easily recognized.

そこで、本実施の形態では、図５および図６に示すように、プラズマディスプレイ装置１の電源がオンされパネル１０の駆動が開始されてから所定の期間（本実施の形態では約２秒間）、上りランプ波形電圧の最大電圧を、通常の駆動時における上りランプ波形電圧の最大電圧であるＶｉ２Ｌよりも高い電圧とする。具体的には、図６に示すように、プラズマディスプレイ装置１の電源がオンされる時刻ｔ０から時刻ｔ１までの期間（本実施の形態では約１秒間）、初期化電圧Ｖｉ２を電圧値の高い方のＶｉ２Ｈに維持する。   Therefore, in the present embodiment, as shown in FIG. 5 and FIG. 6, a predetermined period (about 2 seconds in the present embodiment) after the power of the plasma display device 1 is turned on and the driving of the panel 10 is started, The maximum voltage of the up-ramp waveform voltage is set to a voltage higher than Vi2L, which is the maximum voltage of the up-ramp waveform voltage during normal driving. Specifically, as shown in FIG. 6, the initialization voltage Vi2 has a high voltage value during the period from time t0 to time t1 when the power source of the plasma display device 1 is turned on (about 1 second in the present embodiment). The other Vi2H is maintained.

上述したように、電源投入直後のパネル１０においてはプライミング粒子が十分でないため上りランプ波形電圧の途中で強放電を発生させる恐れがある。しかし、上りランプ波形電圧の最大電圧をＶｉ２Ｌよりも高いＶｉ２Ｈとすることで、初期化動作の持続時間を通常の駆動時よりも長くすることができる。そのため、強放電発生後の初期化動作を通常の駆動時よりも長くすることができ、強放電によって形成された壁電荷を正常な壁電荷の状態に戻すことが可能となる。これにより、初期化輝点の発生を低減させることができる。   As described above, since the priming particles are not sufficient in the panel 10 immediately after the power is turned on, there is a risk of generating a strong discharge in the middle of the rising ramp waveform voltage. However, by setting the maximum voltage of the up-ramp waveform voltage to Vi2H higher than Vi2L, the duration of the initialization operation can be made longer than that during normal driving. Therefore, the initialization operation after the occurrence of the strong discharge can be made longer than that during normal driving, and the wall charge formed by the strong discharge can be returned to the normal wall charge state. Thereby, generation | occurrence | production of the initialization bright spot can be reduced.

そして、その後、時刻ｔ１から時刻ｔ２にかけて（本実施の形態では約１秒間）、初期化電圧Ｖｉ２をＶｉ２ＨからＶｉ２Ｌに徐々に下げていく。これにより、初期化電圧Ｖｉ２の変化によって生じる黒輝度の変化を緩やかにし、画像の表示品質をさらに向上させることができる。そして、時刻ｔ２以降は、通常動作を行わせる。   Thereafter, the initialization voltage Vi2 is gradually lowered from Vi2H to Vi2L from time t1 to time t2 (about 1 second in the present embodiment). As a result, the black luminance change caused by the change of the initialization voltage Vi2 can be moderated, and the display quality of the image can be further improved. Then, after time t2, normal operation is performed.

さらに、本実施の形態では、上述した時刻ｔ０から時刻ｔ２までの期間は、１フィールド期間内の維持パルスの総数を通常の駆動時における１フィールド期間内の維持パルスの総数よりも少ない維持パルス数にする。具体的には、各サブフィールドにおける維持パルス数を所定のパルス数（本実施の形態では１０）以下にして発生させる構成とする。本実施の形態では、上述したように（第１ＳＦ、第２ＳＦ、・・・、第１０ＳＦ）の各サブフィールドはそれぞれ、（１、２、３、６、１１、１８、３０、４４、６０、８０）の輝度重みを持つが、時刻ｔ０から時刻ｔ２までの期間は、各サブフィールドにおける維持パルス数をそれぞれ（１、２、３、６、１０、１０、１０、１０、１０、１０）とする。なお、これらの維持パルス数の制御は、タイミング発生回路５５が、電源オン時からの経過時間や輝度倍率等に応じて行っているが、本実施の形態は何らこの構成に限定されるものではなく、維持パルス数を制御するための回路を別途設ける構成であってもよい。   Furthermore, in the present embodiment, in the period from time t0 to time t2 described above, the total number of sustain pulses in one field period is smaller than the total number of sustain pulses in one field period during normal driving. To. Specifically, the number of sustain pulses in each subfield is set to a predetermined number of pulses (10 in the present embodiment) or less. In the present embodiment, as described above, each subfield of (first SF, second SF,..., 10th SF) is (1, 2, 3, 6, 11, 18, 30, 44, 60, 80), but in the period from time t0 to time t2, the number of sustain pulses in each subfield is (1, 2, 3, 6, 10, 10, 10, 10, 10, 10), respectively. To do. The control of the number of sustain pulses is performed by the timing generation circuit 55 in accordance with the elapsed time from the power-on, the luminance magnification, and the like, but this embodiment is not limited to this configuration. Alternatively, a circuit for controlling the number of sustain pulses may be provided separately.

上述した初期化輝点の発光輝度は１フィールド期間内の総維持パルス数に比例する。そのため、維持期間における維持パルスの数が少ないほど、初期化輝点は発光輝度が低くなる。   The light emission luminance of the initialization bright point described above is proportional to the total number of sustain pulses in one field period. For this reason, the smaller the number of sustain pulses in the sustain period, the lower the emission brightness of the initialized bright spot.

一方、維持期間における消費電力を削減する目的で、表示電極対２４間の負荷容量とインダクタとを共振させて電力を回収し維持パルスを発生させる、いわゆる電力回収回路を維持パルス発生回路に用いた場合、維持パルスが全く発生されないと、維持パルスの発生に必要な電力が電力回収回路に蓄積されない。その場合、通常動作に切換わった後も、電力回収回路に十分な電力が蓄積されるまでの間、維持動作が不安定になってしまう。   On the other hand, for the purpose of reducing the power consumption in the sustain period, a so-called power recovery circuit that generates power and recovers power by resonating the load capacitance between the display electrode pair 24 and the inductor is used for the sustain pulse generation circuit. In this case, if no sustain pulse is generated, the power required for generating the sustain pulse is not accumulated in the power recovery circuit. In that case, even after switching to the normal operation, the maintenance operation becomes unstable until sufficient power is accumulated in the power recovery circuit.

そこで、本実施の形態では、上述した時刻ｔ０から時刻ｔ２までの期間、各サブフィールドにおける維持パルス数を１０以下にすることで、初期化輝点の発光輝度を最低限に抑えるとともに、維持パルス発生回路に電力回収回路を用いた構成であっても、その間に電力回収回路に十分な電力を蓄積することができ、通常動作に切換わった直後から安定した維持動作を行わせることが可能となる。   Therefore, in the present embodiment, by setting the number of sustain pulses in each subfield to 10 or less during the period from time t0 to time t2 described above, the emission luminance of the initialization bright spot is minimized, and the sustain pulse Even with a configuration using a power recovery circuit in the generation circuit, sufficient power can be stored in the power recovery circuit during that time, and stable maintenance operation can be performed immediately after switching to normal operation. Become.

以上説明したように、本実施の形態においては、プラズマディスプレイ装置１の電源がオンされてから所定の期間、上りランプ波形電圧の最大電圧を、通常画像を表示する通常の駆動時のＶｉ２Ｌよりも高い電圧とするとともに、その期間は、各サブフィールドにおける維持パルス数を所定のパルス数（ここでは、１０）以下にして発生させる構成とする。これにより、プラズマディスプレイ装置１の電源がオンされた直後のパネル１０の動作が安定していない期間における初期化輝点の発生を低減することができる。また、上りランプ波形電圧の最大電圧が変化するときに生じる黒輝度の変化を緩やかにし、かつ通常動作に切換わった直後から安定に維持パルスを発生させることができる。   As described above, in the present embodiment, the maximum voltage of the up-ramp waveform voltage is set higher than Vi2L during normal driving for displaying a normal image for a predetermined period after the power of the plasma display device 1 is turned on. In addition to the high voltage, the number of sustain pulses in each subfield is generated at a predetermined number of pulses (here, 10) or less during that period. Thereby, the generation | occurrence | production of the initialization bright spot in the period when the operation | movement of the panel 10 immediately after the power supply of the plasma display apparatus 1 is turned on is not stable can be reduced. Further, it is possible to moderate the black luminance change that occurs when the maximum voltage of the up-ramp waveform voltage changes, and to generate the sustain pulse stably immediately after switching to the normal operation.

次に、走査電極駆動回路５３の詳細とその動作について説明する。図７は、本発明の一実施の形態における走査電極駆動回路５３の回路図である。走査電極駆動回路５３は、維持パルスを発生させる維持パルス発生回路８１、初期化波形を発生させる初期化波形発生回路８２、走査パルスを発生させる走査パルス発生回路８３を備えている。   Next, details and operation of scan electrode drive circuit 53 will be described. FIG. 7 is a circuit diagram of scan electrode driving circuit 53 in one embodiment of the present invention. Scan electrode driving circuit 53 includes sustain pulse generating circuit 81 for generating a sustain pulse, initialization waveform generating circuit 82 for generating an initialization waveform, and scan pulse generating circuit 83 for generating a scan pulse.

維持パルス発生回路８１は、電力回収回路８４とクランプ回路８５とを備えている。電力回収回路８４は、電力回収用のコンデンサＣ１、スイッチング素子Ｑ１、Ｑ２、逆流防止用のダイオードＤ１、Ｄ２、共振用のインダクタＬ１を有している。なお、電力回収用のコンデンサＣ１は電極間容量Ｃｐに比べて十分に大きい容量を持ち、電力回収回路８４の電源として働くように、電圧値Ｖｓの半分の約Ｖｓ／２に充電されている。クランプ回路８５は、走査電極ＳＣ１〜ＳＣｎを電圧Ｖｓにクランプするためのスイッチング素子Ｑ３、走査電極ＳＣ１〜ＳＣｎを０（Ｖ）にクランプするためのスイッチング素子Ｑ４を有している。さらに電圧源Ｖｓのインピーダンスを下げるための平滑コンデンサＣ２を有している。そして、タイミング発生回路５５から出力されるタイミング信号にもとづき維持パルス電圧Ｖｓを発生させる。   Sustain pulse generation circuit 81 includes a power recovery circuit 84 and a clamp circuit 85. The power recovery circuit 84 includes a power recovery capacitor C1, switching elements Q1, Q2, backflow prevention diodes D1, D2, and a resonance inductor L1. The power recovery capacitor C1 has a sufficiently large capacity compared to the interelectrode capacity Cp, and is charged to about Vs / 2, which is half the voltage value Vs, so as to serve as a power source for the power recovery circuit 84. Clamp circuit 85 has switching element Q3 for clamping scan electrodes SC1 to SCn to voltage Vs, and switching element Q4 for clamping scan electrodes SC1 to SCn to 0 (V). Furthermore, a smoothing capacitor C2 for lowering the impedance of the voltage source Vs is provided. Then, sustain pulse voltage Vs is generated based on the timing signal output from timing generation circuit 55.

初期化波形発生回路８２は、スイッチング素子Ｑ５とコンデンサＣ４と抵抗Ｒ１とを有し所定の初期化電圧Ｖｉ２までランプ状に緩やかに上昇する上りランプ波形電圧を発生するミラー積分回路、スイッチング素子Ｑ６とコンデンサＣ５と抵抗Ｒ２とを有し電圧Ｖｉ４までランプ状に緩やかに低下する下りランプ波形電圧を発生するミラー積分回路、スイッチング素子Ｑ７を用いた分離回路およびスイッチング素子Ｑ８を用いた分離回路を備えている。そして、タイミング発生回路５５から出力されるタイミング信号にもとづき上述した初期化波形を発生させるとともに、全セル初期化動作における初期化電圧Ｖｉ２の制御を行う。なお、図７には、ミラー積分回路のそれぞれの入力端子を入力端子ＩＮａ、入力端子ＩＮｂとして示している。   The initialization waveform generating circuit 82 has a switching element Q5, a capacitor C4, and a resistor R1, and generates a rising ramp waveform voltage that gradually rises in a ramp shape to a predetermined initialization voltage Vi2, a switching element Q6, A Miller integrating circuit that has a capacitor C5 and a resistor R2 and generates a ramp voltage waveform that gradually decreases in a ramp shape to a voltage Vi4, a separation circuit using a switching element Q7, and a separation circuit using a switching element Q8 are provided. Yes. Then, the initialization waveform described above is generated based on the timing signal output from the timing generation circuit 55, and the initialization voltage Vi2 is controlled in the all-cell initialization operation. In FIG. 7, the input terminals of the Miller integrating circuit are shown as an input terminal INa and an input terminal INb.

走査パルス発生回路８３は、走査電極ＳＣ１〜ＳＣｎのそれぞれに走査パルス電圧を出力するスイッチ回路ＯＵＴ１〜ＯＵＴｎと、スイッチ回路ＯＵＴ１〜ＯＵＴｎの低電圧側を電圧Ｖａにクランプするためのスイッチング素子Ｑ９と、電圧Ｖａに電圧Ｖｓｃｎを重畳した電圧Ｖｃをスイッチ回路ＯＵＴ１〜ＯＵＴｎの高電圧側に印加するためのダイオードＤ４およびコンデンサＣ６とを備えている。そしてスイッチ回路ＯＵＴ１〜ＯＵＴｎのそれぞれは、電圧Ｖｃを出力するためのスイッチング素子ＱＨ１〜ＱＨｎと電圧Ｖａを出力するためのスイッチング素子ＱＬ１〜ＱＬｎとを備えている。そして、タイミング発生回路５５から出力されるタイミング信号にもとづき、書込み期間において走査電極ＳＣ１〜ＳＣｎに印加する走査パルス電圧Ｖａを順次発生させる。   Scan pulse generation circuit 83 includes switch circuits OUT1 to OUTn that output scan pulse voltages to scan electrodes SC1 to SCn, switching element Q9 for clamping the low voltage side of switch circuits OUT1 to OUTn to voltage Va, A diode D4 and a capacitor C6 are provided for applying a voltage Vc in which the voltage Vscn is superimposed on the voltage Va to the high voltage side of the switch circuits OUT1 to OUTn. Each of the switch circuits OUT1 to OUTn includes switching elements QH1 to QHn for outputting the voltage Vc and switching elements QL1 to QLn for outputting the voltage Va. Based on the timing signal output from the timing generation circuit 55, the scan pulse voltage Va to be applied to the scan electrodes SC1 to SCn in the address period is sequentially generated.

ここで、スイッチング素子Ｑ３、Ｑ４、Ｑ７、Ｑ８には非常に大きな電流が流れるため、これらのスイッチング素子にはＦＥＴ、ＩＧＢＴ等を複数並列接続してインピーダンスを低下させている。   Here, since a very large current flows through the switching elements Q3, Q4, Q7, and Q8, a plurality of FETs, IGBTs, and the like are connected in parallel to these switching elements to reduce the impedance.

なお、本実施の形態では、初期化波形発生回路８２に、実用的であり比較的構成が簡単なＦＥＴを用いたミラー積分回路を採用しているが、何らこの構成に限定されるものではなく、上りランプ波形電圧および下りランプ波形電圧を発生することができる回路であればどのような回路であってもよい。   In this embodiment, the initialization waveform generating circuit 82 employs a Miller integrating circuit using a practical and relatively simple FET. However, the present invention is not limited to this configuration. Any circuit can be used as long as it can generate an up-ramp waveform voltage and a down-ramp waveform voltage.

なお、図示はしていないが、維持電極駆動回路５４の維持パルス発生回路は維持パルス発生回路８１と同様の構成であり、維持電極ＳＵ１〜ＳＵｎを駆動するときの電力を回収して再利用するための電力回収回路と、維持電極ＳＵ１〜ＳＵｎを電圧Ｖｓにクランプするためのスイッチング素子と、維持電極ＳＵ１〜ＳＵｎを０（Ｖ）にクランプするためのスイッチング素子とを有し、タイミング発生回路５５から出力されるタイミング信号にもとづき維持パルス電圧Ｖｓを発生させる。   Although not shown, the sustain pulse generation circuit of sustain electrode drive circuit 54 has the same configuration as sustain pulse generation circuit 81, and collects and reuses power when driving sustain electrodes SU1 to SUn. A timing recovery circuit 55, a switching element for clamping sustain electrodes SU1 to SUn to voltage Vs, and a switching element for clamping sustain electrodes SU1 to SUn to 0 (V). Sustain pulse voltage Vs is generated based on the timing signal output from.

次に、初期化波形発生回路８２の動作と初期化電圧Ｖｉ２を制御する方法について、図面を用いて説明する。まず、図８を用いて初期化電圧Ｖｉ２をＶｉ２Ｌにする場合の動作（通常動作）を説明し、次に、図９を用いて初期化電圧Ｖｉ２をＶｉ２Ｈにする場合の動作（電源オン直後の動作）を説明する。なお、初期化電圧Ｖｉ２の制御は全セル初期化動作時に行うため、図８、図９では全セル初期化動作時の駆動電圧波形を例にして説明する。   Next, an operation of the initialization waveform generation circuit 82 and a method for controlling the initialization voltage Vi2 will be described with reference to the drawings. First, the operation when the initialization voltage Vi2 is set to Vi2L (normal operation) will be described with reference to FIG. 8. Next, the operation when the initialization voltage Vi2 is set to Vi2H will be described with reference to FIG. Operation) will be described. Since the control of the initialization voltage Vi2 is performed during the all-cell initialization operation, FIGS. 8 and 9 will be described using the drive voltage waveform during the all-cell initialization operation as an example.

また、図８、図９では、全セル初期化動作を行う駆動電圧波形を期間Ｔ１〜期間Ｔ５で示した５つの期間に分割し、それぞれの期間について説明する。また、電圧Ｖｉ１、電圧Ｖｉ３は電圧Ｖｓに等しいものとし、電圧Ｖｉ２Ｈは電圧Ｖｒに等しいものとし、電圧Ｖｉ４は負の電圧Ｖａに等しいものとして説明する。また、以下の説明においてスイッチング素子を導通させる動作をオン、遮断させる動作をオフと表記し、図面にはスイッチング素子をオンさせる信号を「Ｈｉ」、オフさせる信号を「Ｌｏ」と表記する。   8 and 9, the drive voltage waveform for performing the all-cell initialization operation is divided into five periods indicated by periods T1 to T5, and each period will be described. In the following description, it is assumed that the voltage Vi1 and the voltage Vi3 are equal to the voltage Vs, the voltage Vi2H is equal to the voltage Vr, and the voltage Vi4 is equal to the negative voltage Va. In the following description, the operation for turning on the switching element is indicated as on and the operation for turning off the switching element is indicated as off. In the drawing, a signal for turning on the switching element is indicated as “Hi”, and a signal for turning off is indicated as “Lo”.

図８は、本発明の一実施の形態における通常動作時の全セル初期化期間の走査電極駆動回路５３の動作を説明するためのタイミングチャートである。なお、走査パルス発生回路８３からは、初期化波形発生回路８２の駆動電圧波形がそのまま出力される。   FIG. 8 is a timing chart for explaining the operation of scan electrode driving circuit 53 in the all-cell initializing period during normal operation in one embodiment of the present invention. The scan pulse generation circuit 83 outputs the drive voltage waveform of the initialization waveform generation circuit 82 as it is.

（期間Ｔ１）
まず、維持パルス発生回路８１のスイッチング素子Ｑ１をオンにする。すると、電極間容量ＣｐとインダクタＬ１とが共振し、電力回収用のコンデンサＣ１からスイッチング素子Ｑ１、ダイオードＤ１、インダクタＬ１を通して走査電極２２の電圧が上がり始める。 (Period T1)
First, switching element Q1 of sustain pulse generating circuit 81 is turned on. Then, the interelectrode capacitance Cp and the inductor L1 resonate, and the voltage of the scanning electrode 22 starts to rise from the power recovery capacitor C1 through the switching element Q1, the diode D1, and the inductor L1.

（期間Ｔ２）
次に、維持パルス発生回路８１のスイッチング素子Ｑ３をオンにする。するとスイッチング素子Ｑ３を介して走査電極２２に電圧Ｖｓが印加され、走査電極２２の電位は電圧Ｖｓ（本実施の形態では、電圧Ｖｉ１と等しい）となる。 (Period T2)
Next, switching element Q3 of sustain pulse generating circuit 81 is turned on. Then, the voltage Vs is applied to the scan electrode 22 via the switching element Q3, and the potential of the scan electrode 22 becomes the voltage Vs (equal to the voltage Vi1 in the present embodiment).

（期間Ｔ３）
次に、上りランプ波形電圧を発生するミラー積分回路の入力端子ＩＮａを「Ｈｉ」にする。具体的には入力端子ＩＮａに、例えば電圧１５（Ｖ）を印加する。すると、抵抗Ｒ１からコンデンサＣ４に向かって一定の電流が流れ、スイッチング素子Ｑ５のソース電圧がランプ状に上昇し、走査電極駆動回路５３の出力電圧もランプ状に上昇し始める。 (Period T3)
Next, the input terminal INa of the Miller integrating circuit that generates the up-ramp waveform voltage is set to “Hi”. Specifically, for example, a voltage of 15 (V) is applied to the input terminal INa. Then, a constant current flows from the resistor R1 toward the capacitor C4, the source voltage of the switching element Q5 rises in a ramp shape, and the output voltage of the scan electrode drive circuit 53 starts to rise in a ramp shape.

そして、この出力電圧の上昇が電圧Ｖｉ２Ｌに至るまで、入力端子ＩＮａを「Ｈｉ」に維持する。このようにして、放電開始電圧以下となる電圧Ｖｓ（本実施の形態では、電圧Ｖｉ１と等しい）から、放電開始電圧を超える電圧Ｖｉ２Ｌに向かって緩やかに上昇する上りランプ波形電圧を走査電極２２に印加する。   The input terminal INa is maintained at “Hi” until the increase in the output voltage reaches the voltage Vi2L. In this way, an up-ramp waveform voltage that gradually rises from the voltage Vs that is equal to or lower than the discharge start voltage (equal to the voltage Vi1 in this embodiment) toward the voltage Vi2L that exceeds the discharge start voltage is applied to the scan electrode 22. Apply.

出力電圧が電圧Ｖｉ２Ｌに達したら（図面中、時刻ｔ３）、入力端子ＩＮａを「Ｌｏ」にする。具体的には入力端子ＩＮａに、例えば電圧０（Ｖ）を印加する。これにより、走査電極２２の電圧は電圧Ｖｓ（本実施の形態では、電圧Ｖｉ３と等しい）まで低下する。   When the output voltage reaches the voltage Vi2L (time t3 in the drawing), the input terminal INa is set to “Lo”. Specifically, for example, a voltage of 0 (V) is applied to the input terminal INa. As a result, the voltage of the scan electrode 22 decreases to the voltage Vs (equal to the voltage Vi3 in the present embodiment).

（期間Ｔ４）
走査電極２２の電圧が電圧Ｖｓまで低下したら、その後、スイッチング素子Ｑ３をオフにする。 (Period T4)
When the voltage of the scan electrode 22 decreases to the voltage Vs, the switching element Q3 is turned off thereafter.

（期間Ｔ５）
次に、下りランプ波形電圧を発生するミラー積分回路の入力端子ＩＮｂを「Ｈｉ」にする。具体的には入力端子ＩＮｂに、例えば電圧１５（Ｖ）を印加する。すると、抵抗Ｒ２からコンデンサＣ５に向かって一定の電流が流れ、スイッチング素子Ｑ６のドレイン電圧がランプ状に下降し、走査電極駆動回路５３の出力電圧もランプ状に下降し始める。そして、出力電圧が所定の負の電圧Ｖｉ４に至った後、入力端子ＩＮｂを「Ｌｏ」とする。具体的には入力端子ＩＮｂに、例えば電圧０（Ｖ）を印加する。 (Period T5)
Next, the input terminal INb of the Miller integrating circuit that generates the down-ramp waveform voltage is set to “Hi”. Specifically, for example, a voltage of 15 (V) is applied to the input terminal INb. Then, a constant current flows from the resistor R2 toward the capacitor C5, the drain voltage of the switching element Q6 decreases in a ramp shape, and the output voltage of the scan electrode drive circuit 53 also starts to decrease in a ramp shape. Then, after the output voltage reaches a predetermined negative voltage Vi4, the input terminal INb is set to “Lo”. Specifically, for example, a voltage of 0 (V) is applied to the input terminal INb.

以上のようにして、走査電極駆動回路５３は、走査電極２２に対して、放電開始電圧以下となる電圧Ｖｉ１から放電開始電圧を超える初期化電圧Ｖｉ２に向かって緩やかに上昇する上りランプ波形電圧を印加し、その後、電圧Ｖｉ３から電圧Ｖｉ４に向かって緩やかに下降する下りランプ波形電圧を印加する。   As described above, the scan electrode drive circuit 53 applies an up-ramp waveform voltage that gradually increases from the voltage Vi1 that is equal to or lower than the discharge start voltage to the initialization voltage Vi2 that exceeds the discharge start voltage. After that, a down-ramp waveform voltage that gently falls from the voltage Vi3 to the voltage Vi4 is applied.

次に、図９を用いて初期化電圧Ｖｉ２をＶｉ２Ｈにする場合の動作を説明する。図９は、本発明の一実施の形態における電源をオンした直後の全セル初期化期間の走査電極駆動回路５３の動作を説明するためのタイミングチャートである。なお、図９において、期間Ｔ１、Ｔ２、Ｔ４、Ｔ５の動作は図８に示した期間Ｔ１、Ｔ２、Ｔ４、Ｔ５の動作と同様であるので、ここでは、図８に示した期間Ｔ３と動作の異なる期間Ｔ３’について説明する。   Next, the operation when the initialization voltage Vi2 is set to Vi2H will be described with reference to FIG. FIG. 9 is a timing chart for explaining the operation of scan electrode driving circuit 53 in the all-cell initializing period immediately after turning on the power in one embodiment of the present invention. Note that in FIG. 9, the operations in the periods T1, T2, T4, and T5 are the same as the operations in the periods T1, T2, T4, and T5 shown in FIG. 8, and here, the operations in the period T3 shown in FIG. The different periods T3 ′ will be described.

（期間Ｔ３’）
期間Ｔ３’では、上りランプ波形電圧を発生するミラー積分回路の入力端子ＩＮａを「Ｈｉ」にする。すると、抵抗Ｒ１からコンデンサＣ４に向かって一定の電流が流れ、スイッチング素子Ｑ５のソース電圧がランプ状に上昇し、走査電極駆動回路５３の出力電圧もランプ状に上昇し始める。そしてこの電圧上昇は、入力端子ＩＮａが「Ｈｉ」の間継続する。 (Period T3 ')
In the period T3 ′, the input terminal INa of the Miller integrating circuit that generates the up-ramp waveform voltage is set to “Hi”. Then, a constant current flows from the resistor R1 toward the capacitor C4, the source voltage of the switching element Q5 rises in a ramp shape, and the output voltage of the scan electrode drive circuit 53 starts to rise in a ramp shape. This voltage increase continues while the input terminal INa is “Hi”.

そして、図９に示す電源オン直後の駆動では、この出力電圧の上昇が電圧Ｖｉ２Ｈに至るまで、入力端子ＩＮａを「Ｈｉ」に維持する。   In the driving immediately after the power-on shown in FIG. 9, the input terminal INa is maintained at “Hi” until the increase of the output voltage reaches the voltage Vi2H.

このようにして、初期化電圧Ｖｉ２を通常動作時のＶｉ２Ｌよりも高いＶｉ２Ｈにした上りランプ波形電圧を発生させ、走査電極２２に印加する。これにより、電源投入直後の動作の不安定なパネル１０において、安定した初期化動作を行わせ、初期化輝点の発生を低減させることができる。   In this way, an up-ramp waveform voltage in which the initialization voltage Vi2 is set to Vi2H higher than Vi2L during normal operation is generated and applied to the scan electrode 22. This makes it possible to perform a stable initialization operation on the panel 10 whose operation is unstable immediately after the power is turned on, and to reduce the occurrence of initialization bright spots.

出力電圧が電圧Ｖｉ２Ｈに達したら、入力端子ＩＮａを「Ｌｏ」にする。具体的には入力端子ＩＮａに、例えば電圧０（Ｖ）を印加する。これにより、走査電極２２の電圧は電圧Ｖｓ（本実施の形態では、電圧Ｖｉ３と等しい）まで低下する。以降の動作は図８と同様であるので省略する。   When the output voltage reaches the voltage Vi2H, the input terminal INa is set to “Lo”. Specifically, for example, a voltage of 0 (V) is applied to the input terminal INa. As a result, the voltage of the scan electrode 22 decreases to the voltage Vs (equal to the voltage Vi3 in the present embodiment). Subsequent operations are the same as those in FIG.

なお、初期化電圧Ｖｉ２をＶｉ２ＨからＶｉ２Ｌに下げる際（図６における、時刻ｔ１から時刻ｔ２までの期間）には、入力端子ＩＮａを「Ｈｉ」に継続する時間を時刻ｔ３まで徐々に短縮させていく。これにより、初期化電圧Ｖｉ２の電圧をＶｉ２ＨからＶｉ２Ｌまで徐々に低下させることができる。   When the initialization voltage Vi2 is lowered from Vi2H to Vi2L (the period from time t1 to time t2 in FIG. 6), the time during which the input terminal INa is maintained at “Hi” is gradually shortened to time t3. Go. Thereby, the voltage of the initialization voltage Vi2 can be gradually decreased from Vi2H to Vi2L.

このように、走査電極駆動回路５３を図７に示したような回路構成とすることで、上りランプ波形電圧を発生するミラー積分回路の入力端子ＩＮａを「Ｈｉ」に維持する期間を制御するだけで、緩やかに上昇する上りランプ波形電圧の最大電圧、すなわち初期化電圧Ｖｉ２の電圧値を簡単に制御することが可能になる。   As described above, the scan electrode driving circuit 53 is configured as shown in FIG. 7 so as to control the period during which the input terminal INa of the Miller integrating circuit for generating the up-ramp waveform voltage is maintained at “Hi”. Thus, it is possible to easily control the maximum voltage of the rising ramp waveform voltage that rises gently, that is, the voltage value of the initialization voltage Vi2.

なお、初期化電圧Ｖｉ２を変化させるには、ここで説明した以外にも様々な方法が考えられる。例えば、初期化波形発生回路に複数の電源を備え、上りランプ波形電圧を発生させる際にそれらの電源を切換えることで最大電圧を変更する構成としてもよい。あるいは、電圧Ｖｉ１から初期化電圧Ｖｉ２へ上昇する傾斜の傾きを制御して初期化電圧Ｖｉ２を高くしたり低くしたりすること等も考えられる。そして、本実施の形態においては、初期化電圧Ｖｉ２を変化させる方法を何ら上述した方法に限定するものではなく、他のどのような方法であってもかまわない。   Various methods other than those described here can be considered to change the initialization voltage Vi2. For example, the initialization waveform generating circuit may be provided with a plurality of power supplies, and when generating an up-ramp waveform voltage, the maximum voltage may be changed by switching those power supplies. Alternatively, it is also conceivable to increase or decrease the initialization voltage Vi2 by controlling the slope of the gradient rising from the voltage Vi1 to the initialization voltage Vi2. In the present embodiment, the method for changing the initialization voltage Vi2 is not limited to the method described above, and any other method may be used.

なお、本実施の形態では、プラズマディスプレイ装置１の電源をオンにした直後の初期化電圧Ｖｉ２をＶｉ２Ｈに維持する期間（図６の時刻ｔ０から時刻ｔ１まで）を約１秒、初期化電圧Ｖｉ２をＶｉ２ＨからＶｉ２Ｌに変更するまでの時間（図６の時刻ｔ１から時刻ｔ２まで）を約１秒とし、初期化電圧Ｖｉ２と電圧Ｖｉ１との差であるＶｓｅｔを、Ｖｉ２Ｈのときには２６０（Ｖ）、Ｖｉ２Ｌのときには２２０（Ｖ）としているが、これらの数値は表示電極対数７６８、表示画面サイズ４２インチのパネルの特性にもとづき設定した一例に過ぎず、本実施の形態は何らこれらの数値に限定されるものではない。上述した各数値は、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて最適な値にすることが望ましい。   In the present embodiment, a period (from time t0 to time t1 in FIG. 6) for maintaining the initialization voltage Vi2 immediately after turning on the plasma display device 1 at Vi2H is about 1 second, and the initialization voltage Vi2. Is set to approximately 1 second (from time t1 to time t2 in FIG. 6) until V2H is changed to Vi2L, and Vset, which is the difference between the initialization voltage Vi2 and the voltage Vi1, is 260 (V) when Vi2H, In the case of Vi2L, it is set to 220 (V), but these numerical values are merely examples set based on the characteristics of a panel having a display electrode pair number of 768 and a display screen size of 42 inches, and this embodiment is not limited to these numerical values. It is not something. Each of the above numerical values is preferably set to an optimal value in accordance with the panel characteristics, the specifications of the plasma display device, and the like.

また、本実施の形態では、時刻ｔ０から時刻ｔ２まで映像ミュートをかける構成を説明したが、何らこの構成に限定されるものではない。図１０は、本発明の一実施の形態におけるプラズマディスプレイ装置の電源投入後の制御の他の例を示す図である。例えば、図１０に示すように、適宜、時刻ｔ２以降の時刻ｔ２’まで映像ミュートを延長してかける構成であってもかまわない。なお、図１０は図６と同様に、電源が投入されたことを表すイネーブル信号Ｃ２１がローからハイに変化した時点をプラズマディスプレイ装置１への電源オン時とし、タイミング発生回路５５が、オンオフ制御部７８から出力されるイネーブル信号Ｃ２１にもとづき、内部に有するタイマー（図示せず）を作動させることで計時し、駆動を制御している。また、ここでは、時刻ｔ１を電源オン時から１秒後とし、時刻ｔ２を電源オン時から２秒後とし、時刻ｔ２’を電源オン時から３秒後として示しているが、本実施の形態は何らこれらの数値に限定されるものではなく、パネル１０の特性やプラズマディスプレイ装置１の仕様等に応じて最適な数値に設定するものとする。   In this embodiment, the configuration in which the video mute is performed from time t0 to time t2 has been described. However, the configuration is not limited to this configuration. FIG. 10 is a diagram showing another example of control after power-on of the plasma display device according to one embodiment of the present invention. For example, as shown in FIG. 10, the video mute may be extended and applied as appropriate until time t2 'after time t2. 10, as in FIG. 6, the time when the enable signal C <b> 21 indicating that the power is turned on changes from low to high is the time when the power to the plasma display device 1 is turned on, and the timing generation circuit 55 performs the on / off control. Based on the enable signal C21 output from the unit 78, the timer (not shown) provided therein is operated to control the driving. Here, the time t1 is shown as 1 second after the power is turned on, the time t2 is shown as 2 seconds after the power is turned on, and the time t2 ′ is shown as 3 seconds after the power is turned on. Is not limited to these numerical values, and is set to an optimal numerical value according to the characteristics of the panel 10, the specifications of the plasma display device 1, and the like.

また、本実施の形態では、時刻ｔ０から時刻ｔ２までの期間、各サブフィールドの維持パルス数が所定の数（１０）以下となるように制御する構成を説明したが、この数値は本実施の形態で使用したパネルの特性にもとづき設定した一例に過ぎない。初期化輝点の発光輝度を抑えるためには、維持パルス数はできるだけ少ない方が望ましいため、維持パルス発生回路における電力回収回路の動作や時刻ｔ０から時刻ｔ２までの長さ等に応じて、最適な数値に設定すればよい。ただし、表示画像の明るさに応じて輝度倍率を変更するような構成の場合、輝度倍率が下がることで維持パルス数も少なくなるが、時刻ｔ０から時刻ｔ２の期間においては、通常状態における最も小さい輝度倍率のときの維持パルス数よりもさらに少ない維持パルス数とする。   Further, in the present embodiment, the configuration has been described in which the number of sustain pulses in each subfield is controlled to be a predetermined number (10) or less during the period from time t0 to time t2. It is only an example set based on the characteristics of the panel used in the form. Since it is desirable that the number of sustain pulses is as small as possible in order to suppress the light emission luminance of the initialization bright spot, it is optimal depending on the operation of the power recovery circuit in the sustain pulse generation circuit and the length from time t0 to time t2. You can set it to any value. However, in the configuration in which the luminance magnification is changed according to the brightness of the display image, the number of sustain pulses decreases as the luminance magnification decreases, but is the smallest in the normal state during the period from time t0 to time t2. The number of sustain pulses is smaller than the number of sustain pulses at the luminance magnification.

また、本実施の形態では、時刻ｔ０から時刻ｔ２までの期間、各サブフィールドの維持パルス数が所定のパルス数以下となるように制御する構成を説明したが、何らこの構成に限定されるものではなく、例えば、時刻ｔ０から時刻ｔ１までは維持パルスを発生させず、時刻ｔ１から時刻ｔ２においては各サブフィールドの維持パルス数を所定のパルス数以下とする構成としてもよい。これらの構成は、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて最適に設定することが望ましい。   In the present embodiment, the configuration is described in which the number of sustain pulses in each subfield is controlled to be equal to or less than the predetermined number of pulses during the period from time t0 to time t2. However, the present invention is not limited to this configuration. Instead, for example, a sustain pulse may not be generated from time t0 to time t1, and the number of sustain pulses in each subfield may be set to a predetermined pulse number or less from time t1 to time t2. These configurations are desirably set optimally according to the characteristics of the panel and the specifications of the plasma display device.

また、本実施の形態においては、通常の駆動時であってかつ映像表示面に全面黒を表示する場合に、各サブフィールドの維持パルス数を、通常の画像表示時におけるよりも大幅に減らして駆動するような駆動方法を用いる場合には、その維持パルス数と、時刻ｔ０から時刻ｔ２までの期間における維持パルス数とを等しくして駆動してもよい。あるいは、電力回収回路における回収コンデンサに十分な電力を蓄積する目的で、その維持パルス数よりも、時刻ｔ０から時刻ｔ２までの期間における維持パルス数を多くして駆動してもかまわない。   Further, in the present embodiment, the number of sustain pulses in each subfield is greatly reduced compared to that during normal image display during normal driving and when displaying full-color black on the video display surface. When a driving method for driving is used, the number of sustain pulses may be set equal to the number of sustain pulses in the period from time t0 to time t2. Alternatively, for the purpose of accumulating sufficient power in the recovery capacitor in the power recovery circuit, driving may be performed by increasing the number of sustain pulses in the period from time t0 to time t2 rather than the number of sustain pulses.

また、本実施の形態においては、通常の駆動時にパネルの状態や表示画像に応じて初期化電圧Ｖｉ２を変更するような駆動方法を用いる場合には、その変更範囲における最大電圧とＶｉ２Ｈとを等しくして駆動してもよい。   In the present embodiment, when a driving method is used in which the initialization voltage Vi2 is changed according to the state of the panel and the display image during normal driving, the maximum voltage in the change range is equal to Vi2H. And may be driven.

また、本実施の形態では、第１ＳＦを全セル初期化動作を行うサブフィールドとし、第２ＳＦ〜第１０ＳＦを選択初期化動作を行うサブフィールドとする構成を説明したが、これは一例を示したに過ぎず、何らこのサブフィールド構成に限定されるものではない。図１１は、本発明の一実施の形態の他のサブフィールド構成における駆動の一例を示す概略図であり、図（ａ）は電源をオンした直後の走査電極に印加される駆動電圧波形を示し、図（ｂ）は通常動作時の走査電極に印加される駆動電圧波形を示す。例えば、図１１に示すように、第２ＳＦにおいて全セル初期化動作を行わせるようなサブフィールド構成の場合においても、上述と同様の駆動を行うことで、同様の効果を得ることができる。なお、図１１（ａ）では、各サブフィールドにおける維持パルス数を、上述と同様にそれぞれ（１、２、３、６、１０、１０、１０、１０、１０、１０）として示している。また、これら以外のサブフィールド構成においても、そのサブフィールド構成に合わせて最適な制御にすればよい。   Further, in the present embodiment, the configuration in which the first SF is a subfield for performing the all-cell initialization operation and the second SF to the tenth SF are subfields for performing the selective initialization operation has been described. However, it is not limited to this subfield configuration. FIG. 11 is a schematic diagram showing an example of driving in another subfield configuration according to an embodiment of the present invention. FIG. 11A shows a driving voltage waveform applied to the scan electrode immediately after the power is turned on. FIG. 5B shows a drive voltage waveform applied to the scan electrode during normal operation. For example, as shown in FIG. 11, even in the case of a subfield configuration in which the all-cell initialization operation is performed in the second SF, the same effect can be obtained by performing the same driving as described above. In FIG. 11A, the number of sustain pulses in each subfield is shown as (1, 2, 3, 6, 10, 10, 10, 10, 10, 10), respectively, as described above. Also, in other subfield configurations, optimal control may be performed according to the subfield configuration.

また、本実施の形態において用いた具体的な各数値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。   Further, the specific numerical values used in the present embodiment are merely examples, and it is desirable to appropriately set the values appropriately according to the characteristics of the panel, the specifications of the plasma display device, and the like.

本発明は、電源投入直後の初期化輝点の発生を低減し、画像の表示品質を向上させることができるので、パネルの駆動方法およびプラズマディスプレイ装置として有用である。   INDUSTRIAL APPLICABILITY The present invention is useful as a panel driving method and a plasma display device because generation of an initialization bright spot immediately after power-on can be reduced and image display quality can be improved.

本発明の実施の形態におけるパネルの構造を示す分解斜視図The disassembled perspective view which shows the structure of the panel in embodiment of this invention 同パネルの電極配列図Electrode arrangement of the panel 本発明の一実施の形態におけるプラズマディスプレイ装置の回路ブロックの一例を示す図The figure which shows an example of the circuit block of the plasma display apparatus in one embodiment of this invention 同プラズマディスプレイ装置の通常の駆動時における駆動電圧波形図Drive voltage waveform diagram during normal driving of the plasma display device 同プラズマディスプレイ装置の電源投入直後における駆動電圧波形図Drive voltage waveform diagram immediately after turning on the plasma display device 同プラズマディスプレイ装置の電源投入後の初期化電圧Ｖｉ２の制御の概略を示す図The figure which shows the outline of control of the initialization voltage Vi2 after power activation of the plasma display apparatus 本発明の一実施の形態における走査電極駆動回路の回路図1 is a circuit diagram of a scan electrode driving circuit according to an embodiment of the present invention. 本発明の一実施の形態における通常動作時の全セル初期化期間の走査電極駆動回路の動作を説明するためのタイミングチャート4 is a timing chart for explaining the operation of the scan electrode driving circuit during the all-cell initialization period during normal operation according to an embodiment of the present invention. 本発明の一実施の形態における電源をオンした直後の全セル初期化期間の走査電極駆動回路の動作を説明するためのタイミングチャート4 is a timing chart for explaining the operation of the scan electrode driving circuit in the all-cell initialization period immediately after turning on the power in one embodiment of the present invention. 本発明の一実施の形態におけるプラズマディスプレイ装置の電源投入後の制御の他の例を示す図The figure which shows the other example of the control after power activation of the plasma display apparatus in one embodiment of this invention 本発明の一実施の形態の他のサブフィールド構成における駆動の一例を示す概略図Schematic which shows an example of the drive in the other subfield structure of one embodiment of this invention

符号の説明Explanation of symbols

１ プラズマディスプレイ装置
１０ パネル
２１ （ガラス製の）前面板
２２ 走査電極
２３ 維持電極
２４ 表示電極対
２５，３３ 誘電体層
２６ 保護層
３１ 背面板
３２ データ電極
３４ 隔壁
３５ 蛍光体層
５１ 画像信号処理回路
５２ データ電極駆動回路
５３ 走査電極駆動回路
５４ 維持電極駆動回路
５５ タイミング発生回路
６０ 電源回路
６２ 主電源スイッチ
６３ 駆動電源部
６４ スタンバイ電源部
６５ 通電検出部
７０ 制御回路
７２ リモコン制御部
７３ リモコン受光部
７６ 電源制御部
７８ オンオフ制御部
８０ リモコン
８１ 維持パルス発生回路
８２ 初期化波形発生回路
８３ 走査パルス発生回路
８４ 電力回収回路
８５ クランプ回路
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ８，Ｑ９，ＱＨ１〜ＱＨｎ，ＱＬ１〜ＱＬｎ スイッチング素子
Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６ コンデンサ
Ｒ１，Ｒ２ 抵抗
ＩＮａ，ＩＮｂ 入力端子
Ｄ１，Ｄ２，Ｄ３，Ｄ４ ダイオード
Ｌ１ インダクタ DESCRIPTION OF SYMBOLS 1 Plasma display apparatus 10 Panel 21 (made of glass) Front plate 22 Scan electrode 23 Sustain electrode 24 Display electrode pair 25,33 Dielectric layer 26 Protective layer 31 Back plate 32 Data electrode 34 Partition 35 Phosphor layer 51 Image signal processing circuit 52 Data electrode drive circuit 53 Scan electrode drive circuit 54 Sustain electrode drive circuit 55 Timing generation circuit 60 Power supply circuit 62 Main power switch 63 Drive power supply unit 64 Standby power supply unit 65 Energization detection unit 70 Control circuit 72 Remote control control unit 73 Remote control light receiving unit 76 Power control unit 78 On-off control unit 80 Remote control 81 Sustain pulse generation circuit 82 Initialization waveform generation circuit 83 Scan pulse generation circuit 84 Power recovery circuit 85 Clamp circuit Q1, Q2, Q3, Q4, Q5, Q6, Q7, Q8, Q9, QH1-QHn, QL1-Q n switching elements C1, C2, C3, C4, C5, C6 Capacitor R1, R2 resistor INa, INb Input terminal D1, D2, D3, D4 diode L1 inductor

Claims (8)

走査電極と維持電極とからなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルの駆動方法であって、
初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド期間内に複数設け、前記初期化期間において緩やかに上昇する傾斜波形電圧を前記走査電極に印加するサブフィールドを１フィールド期間に少なくとも１つ含むように構成し、
前記プラズマディスプレイパネルの駆動を開始してから所定の期間、前記傾斜波形電圧の最大電圧を通常の駆動時における前記傾斜波形電圧の最大電圧以上の電圧にするとともに、各サブフィールドの維持パルス数を所定のパルス数以下にして駆動することを特徴とするプラズマディスプレイパネルの駆動方法。 A method for driving a plasma display panel comprising a plurality of discharge cells having a display electrode pair consisting of a scan electrode and a sustain electrode and a data electrode,
A plurality of subfields having an initialization period, an address period, and a sustain period are provided in one field period, and a subfield for applying a ramp waveform voltage that gradually increases in the initialization period to the scan electrode is provided in at least one field period. Configured to include one,
For a predetermined period after the driving of the plasma display panel, the maximum voltage of the ramp waveform voltage is set to be equal to or higher than the maximum voltage of the ramp waveform voltage during normal driving, and the number of sustain pulses in each subfield is set. A driving method of a plasma display panel, wherein the driving is performed with a predetermined number of pulses or less. 前記所定の期間において、前記傾斜波形電圧の最大電圧を、通常の駆動時における前記傾斜波形電圧の最大電圧以上の電圧に一定期間維持した後、徐々に通常の駆動時における電圧まで下げるように制御することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。 In the predetermined period, the maximum voltage of the ramp waveform voltage is maintained at a voltage equal to or higher than the maximum voltage of the ramp waveform voltage during normal driving for a certain period, and then gradually controlled to a voltage during normal driving. The method of driving a plasma display panel according to claim 1. 前記所定の期間において、１フィールド期間内の維持パルスの総数が通常の駆動時における１フィールド期間内の維持パルスの総数以下となるように制御することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。 2. The plasma display according to claim 1, wherein the total number of sustain pulses in one field period is controlled to be equal to or less than the total number of sustain pulses in one field period during normal driving in the predetermined period. Panel drive method. 前記所定のパルス数を１０以下としたことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。 2. The method of driving a plasma display panel according to claim 1, wherein the predetermined number of pulses is 10 or less. 走査電極と維持電極とからなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルと、
初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド期間内に複数設け、前記初期化期間に緩やかに上昇する傾斜波形電圧を前記走査電極に印加するサブフィールドを１フィールド期間に少なくとも１つ含むように構成するとともに、前記傾斜波形電圧の最大電圧を変更できるように構成し、かつ前記維持期間に維持パルスを発生して前記走査電極に印加するように構成した走査電極駆動回路と、
前記維持期間に維持パルスを発生して前記維持電極に印加するように構成した維持電極駆動回路とを備え、
前記プラズマディスプレイパネルの駆動を開始してから所定の期間において、前記走査電極駆動回路および前記維持電極駆動回路は、各サブフィールドの維持パルス数が所定の維持パルス数以下となるように構成し、前記走査電極駆動回路は前記傾斜波形電圧の最大電圧が通常の駆動時における前記傾斜波形電圧の最大電圧以上となるように構成したことを特徴とするプラズマディスプレイ装置。 A plasma display panel having a plurality of discharge cells each having a display electrode pair and a data electrode each including a scan electrode and a sustain electrode;
A plurality of subfields each having an initialization period, an address period, and a sustain period are provided in one field period, and at least one subfield for applying a ramp waveform voltage that gradually increases during the initialization period to the scan electrode is included in one field period. A scan electrode driving circuit configured to include one, configured to change a maximum voltage of the ramp waveform voltage, and configured to generate a sustain pulse during the sustain period and apply the sustain pulse to the scan electrode; ,
A sustain electrode driving circuit configured to generate a sustain pulse during the sustain period and apply the sustain pulse to the sustain electrode;
In a predetermined period after starting driving the plasma display panel, the scan electrode driving circuit and the sustain electrode driving circuit are configured such that the number of sustain pulses in each subfield is equal to or less than a predetermined number of sustain pulses, 2. The plasma display device according to claim 1, wherein the scan electrode driving circuit is configured such that the maximum voltage of the ramp waveform voltage is equal to or greater than the maximum voltage of the ramp waveform voltage during normal driving. 前記走査電極駆動回路は、前記所定の期間において、前記傾斜波形電圧の最大電圧を、通常の駆動時における前記傾斜波形電圧の最大電圧以上の電圧に一定期間維持した後、徐々に通常の駆動時における電圧まで下げるように構成したことを特徴とする請求項５に記載のプラズマディスプレイ装置。 The scan electrode driving circuit maintains the maximum voltage of the ramp waveform voltage at a voltage equal to or higher than the maximum voltage of the ramp waveform voltage during normal driving for a predetermined period and then gradually during normal driving. The plasma display device according to claim 5, wherein the plasma display device is configured to be lowered to a voltage in the range. 前記走査電極駆動回路および前記維持電極駆動回路は、前記所定の期間において、１フィールド期間内の維持パルスの総数を、通常の駆動時における１フィールド期間内の維持パルスの総数以下にして発生させるように構成したことを特徴とする請求項５に記載のプラズマディスプレイ装置。 The scan electrode driving circuit and the sustain electrode driving circuit are configured to generate the total number of sustain pulses in one field period below the total number of sustain pulses in one field period during normal driving in the predetermined period. 6. The plasma display device according to claim 5, wherein the plasma display device is configured as follows. 前記走査電極駆動回路および前記維持電極駆動回路は、前記所定の期間において、各サブフィールドの維持パルス数を１０以下にして発生させるように構成したことを特徴とする請求項５に記載のプラズマディスプレイ装置。 6. The plasma display according to claim 5, wherein the scan electrode drive circuit and the sustain electrode drive circuit are configured to generate a sustain pulse number of 10 or less in each subfield in the predetermined period. apparatus.
JP2006280037A 2006-10-13 2006-10-13 Driving method of plasma display panel, and plasma display device Pending JP2008096803A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006280037A JP2008096803A (en) 2006-10-13 2006-10-13 Driving method of plasma display panel, and plasma display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006280037A JP2008096803A (en) 2006-10-13 2006-10-13 Driving method of plasma display panel, and plasma display device

Publications (1)

Publication Number Publication Date
JP2008096803A true JP2008096803A (en) 2008-04-24

Family

ID=39379700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006280037A Pending JP2008096803A (en) 2006-10-13 2006-10-13 Driving method of plasma display panel, and plasma display device

Country Status (1)

Country Link
JP (1) JP2008096803A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010117654A (en) * 2008-11-14 2010-05-27 Toshiba Tec Corp Electronic device
JP4816728B2 (en) * 2006-11-15 2011-11-16 パナソニック株式会社 Plasma display panel driving method and plasma display device
JP5252095B2 (en) * 2010-01-19 2013-07-31 パナソニック株式会社 Plasma display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000227780A (en) * 1999-02-08 2000-08-15 Mitsubishi Electric Corp Gas discharging type display device and its driving method
JP2002328648A (en) * 2001-04-26 2002-11-15 Nec Corp Method and device for driving ac type plasma display panel
JP2003131614A (en) * 2001-10-26 2003-05-09 Nec Corp Method for driving ac type plasma display
JP2006178441A (en) * 2004-12-23 2006-07-06 Lg Electron Inc Plasma display apparatus and driving method thereof,

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000227780A (en) * 1999-02-08 2000-08-15 Mitsubishi Electric Corp Gas discharging type display device and its driving method
JP2002328648A (en) * 2001-04-26 2002-11-15 Nec Corp Method and device for driving ac type plasma display panel
JP2003131614A (en) * 2001-10-26 2003-05-09 Nec Corp Method for driving ac type plasma display
JP2006178441A (en) * 2004-12-23 2006-07-06 Lg Electron Inc Plasma display apparatus and driving method thereof,

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4816728B2 (en) * 2006-11-15 2011-11-16 パナソニック株式会社 Plasma display panel driving method and plasma display device
JP2010117654A (en) * 2008-11-14 2010-05-27 Toshiba Tec Corp Electronic device
JP5252095B2 (en) * 2010-01-19 2013-07-31 パナソニック株式会社 Plasma display device

Similar Documents

Publication Publication Date Title
JP4655090B2 (en) Plasma display panel driving method and plasma display device
JP4530048B2 (en) Plasma display apparatus and driving method of plasma display panel
JP4816729B2 (en) Plasma display panel driving method and plasma display device
JP5104759B2 (en) Plasma display apparatus and driving method of plasma display panel
JP4816728B2 (en) Plasma display panel driving method and plasma display device
JP5131241B2 (en) Driving method of plasma display panel
JP2008096803A (en) Driving method of plasma display panel, and plasma display device
JP2007304259A (en) Method for driving plasma display panel, and plasma display device
JP4530047B2 (en) Plasma display apparatus and driving method of plasma display panel
JP5093105B2 (en) Plasma display apparatus and driving method of plasma display panel
WO2012090451A1 (en) Driving method for plasma display panel, and plasma display device
JP5252095B2 (en) Plasma display device
WO2010131466A1 (en) Method for driving plasma display panel and plasma display device
JP4848933B2 (en) Plasma display apparatus and driving method of plasma display panel
JP2008096802A (en) Driving method of plasma display panel, and plasma display device
JP4835233B2 (en) Plasma display device
JPWO2009072239A1 (en) Plasma display panel display device and driving method thereof
JP2008151837A (en) Driving method of plasma display panel
WO2012017633A1 (en) Plasma display apparatus and plasma display panel driving method
WO2011089891A1 (en) Plasma display panel driving method and plasma display device
WO2012073478A1 (en) Plasma display device and method for driving plasma display device
JP2008122734A (en) Method for driving plasma display panel
JP2009042414A (en) Plasma display device and driving method of plasma display panel
JP2008020776A (en) Method for driving plasma display panel
JP2010197907A (en) Driving method of plasma display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20090818

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD01 Notification of change of attorney

Effective date: 20090914

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111111

A131 Notification of reasons for refusal

Effective date: 20120207

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120605