JP2008091755A

JP2008091755A - Display device

Info

Publication number: JP2008091755A
Application number: JP2006272600A
Authority: JP
Inventors: Reiko Taniguchi; 麗子谷口; Shogo Nasu; 昌吾那須; Toshiyuki Aoyama; 俊之青山; Eiichi Sato; 栄一佐藤; Masayuki Ono; 雅行小野; Masaru Odagiri; 優小田桐; Kenji Hasegawa; 賢治長谷川
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2006-10-04
Filing date: 2006-10-04
Publication date: 2008-04-17

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device for reducing a large Schottky barrier between an electrode and a semiconductor layer, and for increasing the injection efficiency of electrons or holes to a light emitting layer. <P>SOLUTION: A display device is provided with: a substrate; a plurality of scanning electrodes extended in parallel to a first direction on the substrate; a plurality of data electrodes extended in parallel to a second direction vertical to the scanning electrodes; at least one light emitting layer installed so as to be interposed between the scanning electrodes and the data electrodes; and at least one buffer layer installed so as to be interposed between the scanning electrodes or the data electrodes and the light emitting layer. At least one of the scanning electrodes and the data electrodes are transparent or translucent, and the scale of a potential barrier between the electrodes by which the buffer layer is interposed and the light emitting layer can become smaller than the scale of a Shottky barrier in the case of directly bringing the electrodes into contact with the light emitting layer by installing the buffer layer. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、エレクトロルミネッセンス（以下、ＥＬと略記）素子を用いた表示装置に関する。 The present invention relates to a display device using an electroluminescence (hereinafter abbreviated as EL) element.

従来の表示装置に用いる半導体発光素子は、低電圧、高輝度であるが、点光源であり、面光源を得ることは難しい。更に、発光素子の作製には高価な基板が必要であり、コストアップの一因となっている。また、薄膜型の発光素子の場合、発光層と電極との接合面において、ショットキー障壁が発生し、キャリアの注入を阻害する課題があった。 A semiconductor light emitting element used in a conventional display device has a low voltage and a high luminance, but is a point light source and it is difficult to obtain a surface light source. Further, an expensive substrate is necessary for manufacturing the light emitting element, which is a cause of cost increase. Further, in the case of a thin film light emitting element, there is a problem that a Schottky barrier is generated at the joint surface between the light emitting layer and the electrode, thereby inhibiting carrier injection.

図１０は、従来の発光素子５０の構成を示す概略構成図である。発光層５３としては再結合型の発光層構成として、ｎ型半導体層５３ａとｐ型半導体層５３ｂとの２層構造の発光層５３が設けられている。電子注入電極となる透明電極５２と正孔注入電極となる背面電極５４とは、直流電源５５を介して電気的に接続されている。直流電源５５から電力が供給されると、透明電極５２及び背面電極５４の間に電位差が生じ、発光層５３ａ、５３ｂに電圧が印加される。そして、透明電極５２及び背面電極５４の間に配置されている発光層５３ａ、５３ｂが発光し、その光が透明電極５２を透過して発光素子５０の外部に取り出される。 FIG. 10 is a schematic configuration diagram showing a configuration of a conventional light emitting device 50. As the light-emitting layer 53, a light-emitting layer 53 having a two-layer structure of an n-type semiconductor layer 53a and a p-type semiconductor layer 53b is provided as a recombination-type light-emitting layer configuration. A transparent electrode 52 serving as an electron injection electrode and a back electrode 54 serving as a hole injection electrode are electrically connected via a DC power supply 55. When power is supplied from the DC power supply 55, a potential difference is generated between the transparent electrode 52 and the back electrode 54, and a voltage is applied to the light emitting layers 53a and 53b. Then, the light emitting layers 53 a and 53 b disposed between the transparent electrode 52 and the back electrode 54 emit light, and the light passes through the transparent electrode 52 and is extracted outside the light emitting element 50.

ここで、半導体と電極の組み合わせによっては、その接合面において、ショットキー障壁が発生し、発光層５３ａ、５３ｂへの電子や正孔の注入の効率が低くなり効率化の妨げとなっていた。この接合面におけるショットキー障壁の問題について、図１１（ａ）及び（ｂ）、図１２（ａ）及び（ｂ）のエネルギーバンド図を用いて説明する。 Here, depending on the combination of the semiconductor and the electrode, a Schottky barrier is generated at the joint surface, and the efficiency of injection of electrons and holes into the light emitting layers 53a and 53b is lowered, which hinders efficiency. The problem of the Schottky barrier at the joint surface will be described with reference to the energy band diagrams of FIGS. 11A and 11B and FIGS. 12A and 12B.

図１１（ａ）及び（ｂ）は、ｎ型半導体層５３ａと透明電極５２とを接触させる場合の接触前後のエネルギーバンド図である。接触前には、図１１（ａ）に示すように真空準位に対してそれぞれ別個のフェルミ準位を示すが、半導体と電極を接触させると、接触後には、図１１（ｂ）に示すように、それぞれのフェルミ準位が互いに一致するように接触面でｎ型半導体層５３ａのバンドが湾曲し、ｎ型半導体層５３ａと透明電極５２との間に大きなショットキー障壁が生じる。この為、透明電極５２からｎ型半導体層５３ａへの電子の注入効率は低くなる。また、例えば、透明電極５２としてはＩＴＯなどの金属酸化物が用いられるが、一般にこれらの仕事関数は４〜５ｅＶと比較的大きい為、ｎ型半導体層５３ａと透明電極５２との間に大きなショットキー障壁が生じる。 FIGS. 11A and 11B are energy band diagrams before and after contact when the n-type semiconductor layer 53a and the transparent electrode 52 are brought into contact with each other. Before contact, as shown in FIG. 11 (a), the Fermi level is different from the vacuum level. When the semiconductor and the electrode are brought into contact with each other, as shown in FIG. 11 (b). In addition, the band of the n-type semiconductor layer 53a is curved at the contact surface so that the respective Fermi levels coincide with each other, and a large Schottky barrier is generated between the n-type semiconductor layer 53a and the transparent electrode 52. For this reason, the injection efficiency of electrons from the transparent electrode 52 to the n-type semiconductor layer 53a is lowered. In addition, for example, a metal oxide such as ITO is used as the transparent electrode 52. Generally, since these work functions are relatively large as 4 to 5 eV, a large shot is formed between the n-type semiconductor layer 53a and the transparent electrode 52. A key barrier is created.

また、図１２（ａ）及び（ｂ）は、ｐ型半導体層５３ｂと背面電極５４とを接触させる場合の接触前後のエネルギーバンド図である。ｐ型半導体層５３ｂの場合もｎ型半導体層５３ａの場合と同様に、半導体と電極を接触させると、それぞれのフェルミ準位が互いに一致するように接触面でｐ型半導体層５３ｂのバンドが湾曲するため、図１２（ｂ）に示すように、ｐ型半導体層５３ｂと背面電極５４との間に大きなショットキー障壁が生じ、背面電極５４からｐ型半導体層５３ｂへの正孔の注入効率は低くなる。 12A and 12B are energy band diagrams before and after contact when the p-type semiconductor layer 53b and the back electrode 54 are brought into contact with each other. In the case of the p-type semiconductor layer 53b, as in the case of the n-type semiconductor layer 53a, when the semiconductor and the electrode are brought into contact with each other, the band of the p-type semiconductor layer 53b is curved at the contact surface so that the respective Fermi levels coincide with each other. Therefore, as shown in FIG. 12B, a large Schottky barrier is generated between the p-type semiconductor layer 53b and the back electrode 54, and the injection efficiency of holes from the back electrode 54 to the p-type semiconductor layer 53b is as follows. Lower.

上記課題を解決する為に、次のような方法が一般的に行われている。
（１）正孔注入電極として仕事関数の大きい材料を使用する
また、電子注入電極としては仕事関数の小さい材料を使用する。
（２）電極と半導体の界面に、高濃度にドーピングされた層を形成する。（例えば、特許文献１参照。）
（３）電極材料と半導体との合金化反応よりショットキー障壁を小さくする。（例えば、非特許文献１参照。） In order to solve the above problems, the following methods are generally performed.
(1) A material having a high work function is used as the hole injection electrode. A material having a low work function is used as the electron injection electrode.
(2) A highly doped layer is formed at the interface between the electrode and the semiconductor. (For example, refer to Patent Document 1.)
(3) The Schottky barrier is made smaller than the alloying reaction between the electrode material and the semiconductor. (For example, refer nonpatent literature 1.)

特開２００５−２９４４１５号公報JP 2005-294415 A Ｊ．ＣｒｙｓｔａｌＧｒｏｗｔｈ２１４／２１５，ｐ１０６４（２０００）J. et al. Crystal Growth 214/215, p1064 (2000)

しかしながら、例えば（１）の方法の場合、特に仕事関数の小さい物質を電極として用いると、一般に仕事関数の小さい物質は空気中での安定性が低く、実用に耐えないという問題が発生する。また、（２）、（３）の方法の場合は、発光層である半導体の材料・組成が変わる度に処理条件の見直しが必要となる可能性が高い。 However, in the case of the method (1), for example, when a substance having a low work function is used as an electrode, a substance having a low work function generally has low stability in the air and cannot be practically used. In the case of the methods (2) and (3), it is highly likely that the processing conditions need to be reviewed every time the semiconductor material and composition as the light emitting layer changes.

これらの問題を解決すべく、本発明の目的は、電極と半導体層との間に生じる大きなショットキー障壁を低減し、発光層への電子や正孔の注入効率を高めた表示装置を提供することである。 In order to solve these problems, an object of the present invention is to provide a display device in which a large Schottky barrier generated between an electrode and a semiconductor layer is reduced, and efficiency of injecting electrons and holes into the light emitting layer is increased. That is.

上記課題は、本発明に係る表示装置によって解決できる。すなわち、本発明に係る表示装置は、基板と、
前記基板上に第１方向に互いに平行に延在している複数のデータ電極と、
前記データ電極に対して垂直な第２方向に互いに平行に延在している複数の走査電極と、
前記データ電極と前記走査電極との間に挟まれて設けられた少なくとも１層の発光層と、
前記データ電極又は前記走査電極と、前記発光層との間に挟まれて設けられた少なくとも一つの緩衝層と
を備え、
前記データ電極と前記走査電極の少なくとも一方が透明又は半透明であり、
前記緩衝層を設けたことによって、前記緩衝層を挟持する前記電極と前記発光層との間の電位障壁の大きさが、前記電極と前記発光層とを直接接触させた場合のショットキー障壁の大きさより小さくなることを特徴とする。 The above problems can be solved by the display device according to the present invention. That is, a display device according to the present invention includes a substrate,
A plurality of data electrodes extending parallel to each other in a first direction on the substrate;
A plurality of scan electrodes extending parallel to each other in a second direction perpendicular to the data electrodes;
At least one light emitting layer provided between the data electrode and the scan electrode;
Comprising at least one buffer layer provided between the data electrode or the scan electrode and the light emitting layer,
At least one of the data electrode and the scan electrode is transparent or translucent,
By providing the buffer layer, the size of the potential barrier between the electrode and the light emitting layer sandwiching the buffer layer is such that the Schottky barrier in the case where the electrode and the light emitting layer are in direct contact with each other. It is characterized by being smaller than the size.

また、前記データ電極と前記走査電極との間に直流電圧を印加して発光させるものであってもよい。この場合には、前記データ電極又は前記走査電極のいずれか一方の電極が電子注入電極として機能し、他方の電極が正孔注入電極として機能する。さらに、前記緩衝層は、
電子注入電極である第１の電極と発光層の間に設けられた第１の緩衝層と、
正孔注入電極である第２の電極と発光層の間に設けられた第２の緩衝層と
の２つの緩衝層を備えていてもよい。または、前記緩衝層は、
電子注入電極である第１の電極と発光層の間に設けられた第１の緩衝層と、
正孔注入電極である第２の電極と発光層の間に設けられた第２の緩衝層と
のうち少なくとも一方の緩衝層を備えていてもよい。 Moreover, a DC voltage may be applied between the data electrode and the scan electrode to emit light. In this case, one of the data electrode and the scan electrode functions as an electron injection electrode, and the other electrode functions as a hole injection electrode. Furthermore, the buffer layer includes
A first buffer layer provided between the first electrode which is an electron injection electrode and the light emitting layer;
You may provide the two buffer layers of the 2nd buffer layer provided between the 2nd electrode which is a positive hole injection electrode, and a light emitting layer. Alternatively, the buffer layer is
A first buffer layer provided between the first electrode which is an electron injection electrode and the light emitting layer;
You may provide at least one buffer layer among the 2nd electrode provided between the 2nd electrode which is a positive hole injection electrode, and a light emitting layer.

さらに、前記第１の緩衝層は、仕事関数が３．５ｅＶ以下の物質を含んでいてもよい。 Further, the first buffer layer may include a material having a work function of 3.5 eV or less.

またさらに、前記第２の緩衝層は、仕事関数が５．０ｅＶ以上の物質を含んでいてもよい。 Furthermore, the second buffer layer may contain a substance having a work function of 5.0 eV or more.

また、前記第１の緩衝層は、アルカリ金属酸化物を含んでいてもよい。あるいは、前記第１の緩衝層は、電気陰性度が３以上の物質で構成されていてもよい。 Further, the first buffer layer may contain an alkali metal oxide. Alternatively, the first buffer layer may be made of a substance having an electronegativity of 3 or more.

さらに、前記発光層は、ｎ型半導体層とｐ型半導体層とが積層された２層型発光層であってもよい。 Furthermore, the light emitting layer may be a two-layer light emitting layer in which an n-type semiconductor layer and a p-type semiconductor layer are stacked.

またさらに、前記発光層は、ｎ型半導体層とｐ型半導体層と、その間に挟まれた無ドープの半導体層とで構成された３層型発光層であってもよい。 Furthermore, the light emitting layer may be a three-layer light emitting layer including an n-type semiconductor layer, a p-type semiconductor layer, and an undoped semiconductor layer sandwiched therebetween.

また、前記一対の電極に対向し、且つ、前記発光層からの発光の取出し方向の前方に色変換層をさらに備えてもよい。 Further, a color conversion layer may be further provided in front of the pair of electrodes and in front of the light emission extraction direction from the light emitting layer.

本発明によれば、低電圧での駆動が可能であり、且つ、高輝度、高効率の表示装置を提供することができる。 According to the present invention, it is possible to provide a display device that can be driven at a low voltage and has high luminance and high efficiency.

以下、本発明の実施の形態に係る表示装置について添付図面を用いて説明する。なお、図面において実質的に同一の部材には同一の符号を付している。 Hereinafter, a display device according to an embodiment of the present invention will be described with reference to the accompanying drawings. In the drawings, substantially the same members are denoted by the same reference numerals.

（実施の形態１）
＜表示装置の概略構成＞
図１は、本発明の実施の形態１に係るパッシブマトリクス型表示装置１００の概略的な構成を示すブロック図である。このパッシブマトリクス型表示装置１００は、表示部１０１と、表示部１０１の各画素Ｃ_ｉｊを選択的に駆動する駆動部１０２と、駆動部１０２を制御し、電力を供給する制御部１０３とから構成される。なお本実施の形態においては、供給する電源として直流電源を用いている。また、駆動部１０２は、データ電極Ｘ_ｉを駆動するデータ電極駆動回路１２１と走査電極Ｙ_ｊを駆動する走査電極駆動回路１２２とを備える。 (Embodiment 1)
<Schematic configuration of display device>
FIG. 1 is a block diagram showing a schematic configuration of a passive matrix display device 100 according to Embodiment 1 of the present invention. The passive matrix display device 100 includes a display unit 101, a drive unit 102 that selectively drives each pixel _Cij of the display unit 101, and a control unit 103 that controls the drive unit 102 and supplies power. Is done. In the present embodiment, a DC power source is used as a power source to be supplied. The driving unit 102 includes a data electrode driving circuit 121 for driving the data electrodes _{X i} and scan electrode driving circuit 122 for driving the scan electrodes _{Y j.}

図２は、表示部１０１の構成を示す斜視図である。表示部１０１は、基板１と、第１方向（図１及び図２では列方向）に沿って互いに平行に延在して配置された複数のデータ電極Ｘ_１、Ｘ_２、Ｘ_３・・・Ｘ_ｉ・・・Ｘ_Ｎと、発光層３と、上記第１方向に対して垂直な第２方向（図１及び図２では行方向）に沿って互いに平行に延在して配置された複数の走査電極Ｙ_１、Ｙ_２、Ｙ_３・・・Ｙ_ｊ・・・Ｙ_Ｍとを備える。この場合、データ電極は背面電極４であり、走査電極は透明電極２である。 FIG. 2 is a perspective view showing the configuration of the display unit 101. The display unit 101 includes a plurality of data electrodes X ₁ , X ₂ , X ₃ ... Arranged in parallel with each other along the substrate 1 and a first direction (column direction in FIGS. 1 and 2). X _i ... X _N , the light emitting layer 3, and a plurality of elements arranged in parallel with each other along a second direction (row direction in FIGS. 1 and 2) perpendicular to the first direction. , the scan electrodes _Y _1, Y ₂ in and a _{_{Y 3 ··· Y j ··· Y M}} . In this case, the data electrode is the back electrode 4, and the scan electrode is the transparent electrode 2.

一対のデータ電極Ｘ_ｉと走査電極Ｙ_ｊとが交差する部分は、画素Ｃ_ｉｊと呼ばれる。この表示部１０１は、Ｎ×Ｍ個の画素Ｃ_ｉｊが２次元配列されている。また、各画素Ｃ_ｉｊは、その添え字のｉとｊによって画素位置を表すものとする。例えば、図１の画素Ｃ_１１はデータ電極Ｘ_１と走査電極Ｙ_１とが交差する箇所の画素を表し、画素Ｃ_２１はデータ電極Ｘ_２と走査電極Ｙ_１とが交差する箇所の画素を表し、画素Ｃ_１２はデータ電極Ｘ_１と走査電極Ｙ_２とが交差する箇所の画素を表す。従って、画素Ｃ_１１と画素Ｃ_２１は走査電極Ｙ_１に接続されており、画素Ｃ_１２は走査電極Ｙ_２に接続されている。一方、画素Ｃ_１１と画素Ｃ_１２はデータ電極Ｘ_１に接続されており、画素Ｃ_２１はデータ電極Ｘ_２に接続されている。 A portion where the pair of data electrodes X _i and the scanning electrode Y _j intersect is called a pixel C _ij . In the display unit 101, N × M pixels C _ij are two-dimensionally arranged. Each pixel C _ij represents a pixel position by its subscripts i and j. For example, the pixel C ₁₁ of FIG. 1 represents the pixel locations of the data electrode X ₁ and scan electrodes Y ₁ crosses represent pixels of a portion the pixel C ₂₁ and the data electrode X ₂ and the scan electrodes Y ₁ intersects Pixel C ₁₂ represents a pixel at a location where the data electrode X ₁ and the scanning electrode Y ₂ intersect. Thus, the pixel _{C 11} and the pixel _{C 21} is connected to the scan electrodes _{Y 1,} pixel _{C 12} is connected to the scanning electrode _{Y 2.} On the other hand, the pixel _{C 11} and the pixel _{C 12} is connected to the data electrode _{X 1,} the pixel _{C 21} is connected to the data electrode _{X 2.}

図３は、図２のＡ−Ａ線に沿った発光面に垂直な断面図である。図３に示すように、それぞれの画素Ｃ_ｉｊは、基板１の上に順に積層された、データ電極Ｘ_ｉ（背面電極４）、発光層３、及び走査電極Ｙ_ｊ（透明電極２）からなる。各画素Ｃ_ｉｊは、一つのＥＬ素子に対応するものである。したがって、表示部１０１は、複数のＥＬ素子が２次元配列していると考えることができる。なお、この実施の形態では、発光層３が各画素Ｃ_ｉｊにわたって連続する層として設けられているが、このような構成に限られず、発光層３が各画素Ｃ_ｉｊごとに別個に設けられている構成であってもよい。例えば、発光層３を各画素Ｃ_ｉｊごとに分離してもよい。あるいは、各画素Ｃ_ｉｊごとにＥＬ素子がデータ電極Ｘ_ｉ及び走査電極Ｙ_ｊを除いてそれぞれ分離されており、各ＥＬ素子が２次元配列したＥＬ素子アレイを用いてもよい。この場合、Ｎ個のデータ電極Ｘ_ｉとＭ個の走査電極Ｙ_ｊのそれぞれの交差する画素Ｃ_ｉｊのすべてにＥＬ素子を構成していればよい。 3 is a cross-sectional view perpendicular to the light emitting surface along the line AA in FIG. As shown in FIG. 3, each pixel C _ij includes a data electrode X _i (back electrode 4), a light emitting layer 3, and a scan electrode Y _j (transparent electrode 2) stacked in order on the substrate 1. . Each pixel C _ij corresponds to one EL element. Therefore, the display unit 101 can be considered as a plurality of EL elements arranged two-dimensionally. In this embodiment, the light emitting layer 3 is provided as a continuous layer over each pixel C _ij . However, the present invention is not limited to this configuration, and the light emitting layer 3 is provided separately for each pixel C _ij. It may be a configuration. For example, the light emitting layer 3 may be separated for each pixel _Cij . Alternatively, an EL element in which EL elements are separated for each pixel C _ij except for the data electrode X _i and the scanning electrode Y _j and each EL element is two-dimensionally arranged may be used. In this case, it is only necessary to configure EL elements for all of the intersecting pixels C _ij of the N data electrodes X _i and the M scan electrodes Y _j .

図４は、図３の一つの画素Ｃ_ｉｊについて、一つの発光素子（ＥＬ素子）１０と考えた場合の模式的な概略図である。この発光素子１０は、基板１の上に、背面電極４、第２の緩衝層７、発光層３、第１の緩衝層６、透明電極２が順に積層されて構成される。透明電極２と背面電極４とは直流電源５を介して電気的に接続されている。この場合、負極側に接続された透明電極２は、電子注入電極（第１の電極）として機能し、正極側に接続された背面電極４は、正孔注入電極（第２の電極）として機能する。この発光素子１０では、発光層３は、ｎ型半導体層３ａとｐ型半導体層３ｂとが積層された２層型構造を有しており、電子注入電極はｎ型半導体層側に、正孔注入電極はｐ型半導体層側に設置される。 FIG. 4 is a schematic schematic view when one pixel C _ij in FIG. 3 is considered as one light emitting element (EL element) 10. The light emitting element 10 is configured by laminating a back electrode 4, a second buffer layer 7, a light emitting layer 3, a first buffer layer 6, and a transparent electrode 2 in this order on a substrate 1. The transparent electrode 2 and the back electrode 4 are electrically connected via a DC power source 5. In this case, the transparent electrode 2 connected to the negative electrode side functions as an electron injection electrode (first electrode), and the back electrode 4 connected to the positive electrode side functions as a hole injection electrode (second electrode). To do. In the light-emitting element 10, the light-emitting layer 3 has a two-layer structure in which an n-type semiconductor layer 3a and a p-type semiconductor layer 3b are stacked, and an electron injection electrode is formed on the n-type semiconductor layer side with a hole. The injection electrode is installed on the p-type semiconductor layer side.

また、一つの画素Ｃ_ｉｊを構成する発光素子１０は、電子注入電極（第１の電極）である透明電極２とｎ型半導体層３ａとの間に第１の緩衝層６を設けており、また、ｐ型半導体層３ｂと正孔注入電極（第２の電極）である背面電極４との間に第２の緩衝層７を設けていることを特徴とする。このように、発光層３を構成する半導体層３ａ、３ｂと電極２、４との間に第１及び第２の緩衝層６、７をそれぞれ挿入することによって、図５及び図６のエネルギーバンド図に示すように、透明電極２とｎ型半導体層３ａとの間のショットキー障壁の高さ、及び、背面電極４とｐ型半導体層３ｂとの間のショットキー障壁をそれぞれ小さくすることができる。これによって、発光層３への電子や正孔の注入効率を高めることができる。なお、この第１及び第２の緩衝層６、７を設けることによる接合面でのショットキー障壁低減の作用については後述する。 The light emitting element 10 constituting one pixel _Cij includes a first buffer layer 6 between the transparent electrode 2 that is an electron injection electrode (first electrode) and the n-type semiconductor layer 3a. Further, the second buffer layer 7 is provided between the p-type semiconductor layer 3b and the back electrode 4 which is a hole injection electrode (second electrode). Thus, by inserting the first and second buffer layers 6 and 7 between the semiconductor layers 3a and 3b constituting the light emitting layer 3 and the electrodes 2 and 4, respectively, the energy bands of FIGS. As shown in the figure, the height of the Schottky barrier between the transparent electrode 2 and the n-type semiconductor layer 3a and the Schottky barrier between the back electrode 4 and the p-type semiconductor layer 3b can be reduced. it can. Thereby, the injection efficiency of electrons and holes into the light emitting layer 3 can be increased. The effect of reducing the Schottky barrier at the joint surface by providing the first and second buffer layers 6 and 7 will be described later.

さらに、この発光素子１０では、透明電極２と背面電極４とは直流電源５を介して電気的に接続されている。直流電源５から電力が供給されると、透明電極２及び背面電極４の間に電位差が生じ、発光層３に電圧が印加される。そして、透明電極２及び背面電極４の間に配置されている発光層３が発光し、その光が透明電極２を透過して発光素子１０の外部に取り出される。なお、この例では、背面電極４はデータ電極Ｘ_ｉに対応し、透明電極２は走査電極Ｙ_ｊに対応する。また、背面電極４及び透明電極２と、データ電極Ｘ_ｉ及び走査電極Ｙ_ｊとの対応関係は上記の場合には限られず、逆の対応関係としてもよい。さらに、それぞれの積層順を逆としてもよい。 Further, in the light emitting element 10, the transparent electrode 2 and the back electrode 4 are electrically connected via a DC power source 5. When power is supplied from the DC power supply 5, a potential difference is generated between the transparent electrode 2 and the back electrode 4, and a voltage is applied to the light emitting layer 3. Then, the light emitting layer 3 disposed between the transparent electrode 2 and the back electrode 4 emits light, and the light passes through the transparent electrode 2 and is extracted outside the light emitting element 10. In this example, the back electrode 4 corresponds to the data electrodes X _i, the transparent electrode 2 corresponding to the scanning electrodes Y _j. Further, the back electrode 4 and the transparent electrode 2, correspondence between the data electrodes X _i and scan electrodes Y _j is not limited to the above case, it may be reversed correspondence. Further, the stacking order may be reversed.

さらに、上述の構成に限られず、発光層３をｐ−ｉ−ｎ型の３層構造としてもよい。ｐ−ｉ−ｎ型構造とは、ｐ型半導体とｎ型半導体の間に、真性半導体層を挿入した構造である。またさらに、発光層３を単層構造とする、ｐｎ接合膜を複数設ける、ｐ−ｉ−ｎ型構造を複数積層する、電極と発光層との間に電流制限を目的として薄い誘電体層を複数設ける、交流電源により駆動する、走査電極及びデータ電極の両方を透明電極にする、どちらか片側の電極を黒色電極とする、表示装置１００の全部又は一部を封止する構造を更に備える、発光取出し方向の前方に発光層３からの発光色を色変換する構造を更に備える等、適宜変更が可能である。 Furthermore, the light-emitting layer 3 may have a p-i-n type three-layer structure without being limited to the above-described configuration. The p-i-n type structure is a structure in which an intrinsic semiconductor layer is inserted between a p-type semiconductor and an n-type semiconductor. Furthermore, the light emitting layer 3 has a single layer structure, a plurality of pn junction films are provided, a plurality of pin type structures are stacked, and a thin dielectric layer is provided between the electrode and the light emitting layer for the purpose of current limitation. Provided with a plurality of structures, which are driven by an AC power source, both scanning electrodes and data electrodes are transparent electrodes, one of the electrodes is a black electrode, and a structure for sealing all or part of the display device 100 is further provided. The structure can be appropriately changed, such as further including a structure for converting the color of light emitted from the light emitting layer 3 in front of the light emission extraction direction.

なお、発光層３をＲＧＢの各色の蛍光体で色分けして成膜することによって、カラー表示装置を得ることができる。あるいは、透明電極／発光層／背面電極といったＲＧＢの各色毎の発光ユニットを積層してもよい。また更に、別例のカラー表示装置の場合、単一色又は２色の発光層による表示装置を作成した後、カラーフィルタ及び／又は色変換フィルタを用いて、ＲＧＢの各色を表示することもできる。 A color display device can be obtained by forming the light emitting layer 3 by color-coding the phosphors of RGB colors. Or you may laminate | stack the light emission unit for each color of RGB, such as a transparent electrode / light emitting layer / back electrode. Furthermore, in the case of another color display device, it is also possible to display each color of RGB using a color filter and / or a color conversion filter after creating a display device with a single color or two color light emitting layers.

＜表示装置の制御方法＞
データ電極Ｘ_ｉと走査電極Ｙ_ｊとにより選択された画素Ｃ_ｉｊにおいて、発光層３に発光開始電圧以上の電圧を印加すると、発光層３内を電流が流れ発光に至る。
（ａ）まず、制御部１０３に画像データＳ１が入力される。
（ｂ）次に、制御部１０３は、それぞれの画素Ｃ_ｉｊについて発光させるか否か等の情報に基づき、データ電極駆動回路１２１と走査電極駆動回路１２２を駆動する。
（ｃ）走査電極駆動回路１２２は、発光させる画素Ｃ_ｉｊに対応した走査電極Ｙ_ｊに電圧を印加する。
（ｄ）データ電極駆動回路１２１は、発光させる画素Ｃ_ｉｊに対応したデータ電極Ｘ_ｉに電圧を印加する。
（ｅ）電圧が印加された走査電極Ｙ_ｊとデータ電極Ｘ_ｉの交わる画素Ｃ_ｉｊにおいて発光層３に発光開始電圧以上の電圧が印加されると、発光層３内を電流が流れ、選択された画素Ｃ_ｉｊの発光層３からの発光に至る。 <Control method of display device>
In the pixel C _ij selected by the data electrode X _i and the scanning electrode Y _j , when a voltage equal to or higher than the light emission start voltage is applied to the light emitting layer 3, a current flows through the light emitting layer 3 to cause light emission.
(A) First, image data S <b> 1 is input to the control unit 103.
(B) Next, the control unit 103 drives the data electrode drive circuit 121 and the scan electrode drive circuit 122 based on information such as whether or not each pixel C _ij emits light.
(C) The scan electrode driving circuit 122 applies a voltage to the scan electrode Y _j corresponding to the pixel C _ij that emits light.
(D) The data electrode drive circuit 121 applies a voltage to the data electrode X _i corresponding to the pixel C _ij that emits light.
(E) When a voltage equal to or higher than the emission start voltage is applied to the light emitting layer 3 in the pixel C _ij where the scan electrode Y _j and the data electrode X _i to which the voltage is applied intersects, a current flows through the light emitting layer 3 and is selected The light emission from the light emitting layer 3 of the pixel C _ij is reached.

複数の画素から任意の画素を発光させる方法としては、選択した１つの走査電極Ｙ_ｊと、選択した１つのデータ電極Ｘ_ｉとに電圧を印加して１画素Ｃ_ｉｊごとに発光させる方式や、選択した１つの走査電極Ｙ_ｊと、選択した１または複数のデータ電極Ｘ_ｉとに電圧を印加して１走査電極Ｙ_ｊごとに発光させる線順次走査方式等が適用可能である。 As a method of emitting an arbitrary pixel from a plurality of pixels, a method of applying a voltage to one selected scanning electrode Y _j and one selected data electrode X _i to emit light for each pixel C _ij , For example, a line sequential scanning method in which a voltage is applied to one selected scanning electrode Y _j and one or more selected data electrodes X _i to emit light for each scanning electrode Y _j can be applied.

以下、この表示装置１００の各構成部材について詳述する。 Hereinafter, each component of the display device 100 will be described in detail.

＜基板＞
基板１は、その上に形成する各層を支持できるもので、且つ、電気絶縁性の高い材料を用いる。また、基板１側から光を取り出す場合には、発光体から発せられる光の波長に対し光透過性を有する材料であることが求められる。このような材料としては、例えば、コーニング１７３７等のガラス、石英、セラミック等を用いることができる。通常のガラスに含まれるアルカリイオン等が発光素子へ影響しないように、無アルカリガラスや、ガラス表面にイオンバリア層としてアルミナ等をコートしたソーダライムガラスであってもよい。また、ポリエステル、ポリエチレンテレフタレート系、ポリクロロトリフルオロエチレン系とナイロン６の組み合わせやフッ素樹脂系材料、ポリエチレン、ポリプロピレン、ポリイミド、ポリアミドなどの樹脂フィルム等を用いることもできる。樹脂フィルムを用いる場合には耐久性、柔軟性、透明性、電気絶縁性、防湿性の優れた材料を用いることが好ましい。なお、上記材料の記載は例示であって、基板１の材料は特にこれらに限定されるものではない。 <Board>
The substrate 1 is made of a material that can support each layer formed thereon and has high electrical insulation. Moreover, when taking out light from the board | substrate 1 side, it is calculated | required that it is a material which has a light transmittance with respect to the wavelength of the light emitted from a light-emitting body. As such a material, for example, glass such as Corning 1737, quartz, ceramic, or the like can be used. It may be non-alkali glass or soda lime glass in which alumina or the like is coated on the glass surface as an ion barrier layer so that alkali ions contained in ordinary glass do not affect the light emitting element. Further, polyester, polyethylene terephthalate-based, a combination of polychlorotrifluoroethylene-based and nylon 6, a fluororesin-based material, a resin film such as polyethylene, polypropylene, polyimide, and polyamide can also be used. When using a resin film, it is preferable to use a material excellent in durability, flexibility, transparency, electrical insulation, and moisture resistance. In addition, description of the said material is an illustration, Comprising: The material of the board | substrate 1 is not specifically limited to these.

なお、基板１側から光を取り出さない構成の場合は、上述の光透過性は不要であり、透光性を有していない材料も用いることができる。これらの例としては、表面に絶縁層を有する金属基板やセラミックス基板、シリコンウエハ等がある。 Note that in the case of a structure in which light is not extracted from the substrate 1, the above-described light transmittance is unnecessary, and a material that does not have a light-transmitting property can also be used. Examples of these include metal substrates, ceramic substrates, silicon wafers, and the like having an insulating layer on the surface.

＜電極＞
電極として、光を取り出す側の透明電極２と、他方の背面電極４とがある。なお、ここでは、図３に示すように、基板１の上に背面電極４を設ける場合について説明するが、これに限られず、例えば、基板１の上に透明電極２を設け、その上に発光層３、背面電極４を順に積層する構成としてもよい。あるいは、透明電極２及び背面電極４の両方を透明電極としてもよい。 <Electrode>
As the electrodes, there are a transparent electrode 2 on the light extraction side and a back electrode 4 on the other side. Here, as shown in FIG. 3, the case where the back electrode 4 is provided on the substrate 1 will be described. However, the present invention is not limited to this. For example, the transparent electrode 2 is provided on the substrate 1 and light is emitted thereon. It is good also as a structure which laminates | stacks the layer 3 and the back electrode 4 in order. Alternatively, both the transparent electrode 2 and the back electrode 4 may be transparent electrodes.

なお、２つの電極間に直流電源５を接続して、２つの電極間に直流電圧を印加して発光させる場合、負極側に接続された一方の電極が電子注入電極として機能し、正極側に接続された他方の電極が正孔注入電極として機能する。この場合、２つの電極が電子注入電極又は正孔注入電極として機能するかは、透明電極２又は背面電極４のいずれであるかとは関係なく、直流電源との接続によって決定される。すなわち、透明電極２であるか背面電極４であるかは、光を透過させるか否かによって決まり、電子注入電極として機能するか正孔注入電極として機能するかは、直流電源との接続によって決定される。また、電子注入電極はｎ型半導体層側に、正孔注入電極はｐ型半導体層側に設置される。 When a DC power source 5 is connected between the two electrodes and a DC voltage is applied between the two electrodes to emit light, one electrode connected to the negative electrode functions as an electron injection electrode and The other connected electrode functions as a hole injection electrode. In this case, whether the two electrodes function as an electron injection electrode or a hole injection electrode is determined by connection to a DC power source regardless of whether the electrode is the transparent electrode 2 or the back electrode 4. That is, whether it is the transparent electrode 2 or the back electrode 4 is determined by whether or not light is transmitted, and whether it functions as an electron injection electrode or a hole injection electrode is determined by connection with a DC power source. Is done. The electron injection electrode is disposed on the n-type semiconductor layer side, and the hole injection electrode is disposed on the p-type semiconductor layer side.

さらに、この表示装置１００では、複数のデータ電極Ｘｉと、複数の走査電極Ｙ_ｊとを有しているが、データ電極Ｘ_ｉが背面電極４に該当し、走査電極Ｙ_ｊが透明電極２に該当する。なお、データ電極Ｘ_ｉ及び走査電極Ｙ_ｊと、背面電極４及び透明電極２との対応関係も上記の場合に限られず、互いに逆の対応関係としてもよい。 Further, the display device 100 has a plurality of data electrodes Xi and a plurality of scanning electrodes Y _j , but the data electrodes X _i correspond to the back electrodes 4 and the scanning electrodes Y _j correspond to the transparent electrodes 2. Applicable. The correspondence relationship between the data electrode X _i and the scanning electrode Y _j , the back electrode 4 and the transparent electrode 2 is not limited to the above case, and may be opposite to each other.

まず、透明電極２について説明する。透明電極２の材料は、発光層３内で生じた発光を外部に取り出せるように光透過性を有するものであればよく、特に可視光領域において高い透過率を有することが好ましい。また、電極として低抵抗であることが好ましく、更には基板１や発光層３との密着性に優れていることが好ましい。透明電極２の材料として、特に好適なものは、ＩＴＯ（Ｉｎ_２Ｏ_３にＳｎＯ_２をドープしたものであり、インジウム錫酸化物ともいう。）やＩｎＺｎＯ、ＺｎＯ、ＳｎＯ_２等を主体とする金属酸化物、Ｐｔ、Ａｕ、Ｐｄ、Ａｇ、Ｎｉ、Ｃｕ、Ａｌ、Ｒｕ、Ｒｈ、Ｉｒ等の金属薄膜、あるいはポリアニリン、ポリピロール、ＰＥＤＯＴ／ＰＳＳ、ポリチオフェンなどの導電性高分子等が挙げられるが、特にこれらに限定されるものではない。これらの透明電極２はその透明性を向上させ、あるいは抵抗率を低下させる目的で、スパッタリング法、エレクトロンビーム蒸着法、イオンプレーティング法、等の成膜方法で成膜できる。また成膜後に、抵抗率制御の目的でプラズマ処理などの表面処理を施してもよい。透明電極２の膜厚は、必要とされるシート抵抗値と可視光透過率から決定される。 First, the transparent electrode 2 will be described. The material of the transparent electrode 2 may be any material as long as it has light transmittance so that light emitted in the light emitting layer 3 can be extracted to the outside, and preferably has high transmittance in the visible light region. Moreover, it is preferable that it is low resistance as an electrode, and also it is preferable that it is excellent in adhesiveness with the board | substrate 1 and the light emitting layer 3. FIG. As a material for the transparent electrode 2, a metal mainly composed of ITO (In ₂ O ₃ doped with SnO ₂ , also referred to as indium tin oxide), InZnO, ZnO, SnO ₂ or the like is mainly used. Examples include oxides, metal thin films such as Pt, Au, Pd, Ag, Ni, Cu, Al, Ru, Rh, and Ir, or conductive polymers such as polyaniline, polypyrrole, PEDOT / PSS, and polythiophene. It is not limited to these. These transparent electrodes 2 can be formed by a film forming method such as a sputtering method, an electron beam evaporation method, an ion plating method or the like for the purpose of improving the transparency or reducing the resistivity. Further, after film formation, surface treatment such as plasma treatment may be performed for the purpose of resistivity control. The film thickness of the transparent electrode 2 is determined from the required sheet resistance value and visible light transmittance.

透明電極２のキャリア濃度は、１Ｅ１７〜１Ｅ２２ｃｍ^−３の範囲であることが望ましい。また、透明電極２として性能を出すために、透明電極２の体積抵抗率は１Ｅ−３Ω・ｃｍ以下であって、透過率は３８０〜７８０ｎｍの波長において７５％以上であることが望ましい。また、透明電極２の屈折率は、１．８５〜１．９５が良い。さらに、透明電極２の膜厚は３０ｎｍ以下の場合に緻密で安定した特性を持つ膜が実現できる。 The carrier concentration of the transparent electrode 2 is desirably in the range of 1E17 to 1E22 cm ⁻³ . In order to obtain performance as the transparent electrode 2, the volume resistivity of the transparent electrode 2 is preferably 1E-3 Ω · cm or less, and the transmittance is preferably 75% or more at a wavelength of 380 to 780 nm. The refractive index of the transparent electrode 2 is preferably 1.85 to 1.95. Furthermore, when the film thickness of the transparent electrode 2 is 30 nm or less, a dense and stable film can be realized.

また、背面電極４には、一般に良く知られている導電材料であればいずれでも適用できる。更には発光層３との密着性に優れていることが好ましい。好適な例としては、例えば、ＩＴＯやＩｎＺｎＯ、ＺｎＯ、ＳｎＯ_２等の金属酸化物、Ｐｔ、Ａｕ、Ｐｄ、Ａｇ、Ｎｉ、Ｃｕ、Ａｌ、Ｒｕ、Ｒｈ、Ｉｒ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ｎｂ等の金属、これらの積層構造体、あるいは、ポリアニリン、ポリピロール、ＰＥＤＯＴ〔ポリ（３，４−エチレンジオキシチオフェン）〕／ＰＳＳ（ポリスチレンスルホン酸）等の導電性高分子、あるいは導電性カーボンなどを用いることができる。 The back electrode 4 may be any conductive material that is generally well known. Furthermore, it is preferable that the adhesiveness with the light emitting layer 3 is excellent. Suitable examples include, for example, metal oxides such as ITO, InZnO, ZnO, SnO ₂ , Pt, Au, Pd, Ag, Ni, Cu, Al, Ru, Rh, Ir, Cr, Mo, W, Ta, Metals such as Nb, laminated structures thereof, conductive polymers such as polyaniline, polypyrrole, PEDOT [poly (3,4-ethylenedioxythiophene)] / PSS (polystyrene sulfonic acid), or conductive carbon Can be used.

また、透明電極２及び背面電極４は、それぞれ層内に複数の電極をストライプ状に構成してもよい。さらに、透明電極２および背面電極４をともに複数のストライプ状の電極として構成し、透明電極２の各ストライプ状の電極と背面電極４のすべてのストライプ状の電極とが、それぞれねじれの位置の関係であり、かつ、透明電極２の各ストライプ状の電極を発光面に投影したものと背面電極４のすべてのストライプ状の電極を発光面に投影したものとが互いに交わるように構成してもよい。この場合、透明電極２のストライプ状の各電極、および、背面電極４のストライプ状の各電極からそれぞれ選択した一対の電極間に電圧を印加することにより、所定位置が発光するディスプレイを構成することが可能となる。 In addition, the transparent electrode 2 and the back electrode 4 may each be configured by forming a plurality of electrodes in a stripe shape within each layer. Furthermore, the transparent electrode 2 and the back electrode 4 are both configured as a plurality of stripe-shaped electrodes, and each stripe-shaped electrode of the transparent electrode 2 and all the stripe-shaped electrodes of the back-surface electrode 4 are respectively related to the twist positions. In addition, a configuration in which each of the striped electrodes of the transparent electrode 2 is projected on the light emitting surface and a shape in which all the striped electrodes of the back electrode 4 are projected on the light emitting surface may intersect with each other. . In this case, a display that emits light at a predetermined position is configured by applying a voltage between a pair of electrodes selected from each of the striped electrodes of the transparent electrode 2 and each of the striped electrodes of the back electrode 4. Is possible.

＜発光層＞
次に、発光層３について説明する。発光層３は、ｎ型半導体層３ａとｐ型半導体層３ｂとが積層された２層型発光層である。 <Light emitting layer>
Next, the light emitting layer 3 will be described. The light emitting layer 3 is a two-layer light emitting layer in which an n-type semiconductor layer 3a and a p-type semiconductor layer 3b are stacked.

ｎ型半導体層３ａの材料は、多数キャリアが電子でありｎ型伝導を示すｎ型半導体材料である。材料としては、光学バンドギャップがバンドギャップの大きさが近紫外領域から可視光領域（１．７ｅＶから３．６ｅＶ）を有するものが好ましく、さらに近紫外領域から青色領域（２．６ｅＶから３．６ｅＶ）を有するものがより好ましい。具体的には、前述のＺｎＳや、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ等の第１２族−第１６族間化合物やこれらの混晶（例えばＺｎＳＳｅ等）、ＣａＳ、ＳｒＳ等の第２族−第１６族間化合物やこれらの混晶（例えばＣａＳＳｅ等）、ＡｌＰ、ＧａＡｓ、ＧａＮ、ＧａＰ等の第１３族−第１５族間化合物やこれらの混晶（例えばＩｎＧａＮ等）、ＺｎＭｇＳ、ＣａＳＳｅ、ＣａＳｒＳ等の前記化合物の混晶等を用いることができる。またさらに、ＣｕＡｌＳ_２等のカルコパイライト型化合物を用いてもよい。またさらに、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｇａ、Ｉｎ、Ｍｎ、Ｃｌ、Ｂｒ、Ｉ、Ｌｉ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂからなる群より選択される１又は複数種の原子もしくはイオンを添加剤として含んでいてもよい。これらの元素の種類によっても、発光層３からの発光色が決定される。 The material of the n-type semiconductor layer 3a is an n-type semiconductor material in which majority carriers are electrons and exhibit n-type conduction. The material preferably has an optical band gap having a band gap size from the near ultraviolet region to the visible light region (1.7 eV to 3.6 eV), and further from the near ultraviolet region to the blue region (2.6 eV to 3. Those having 6 eV) are more preferred. Specifically, the above-described ZnS, Group 12-Group 16 compounds such as ZnSe, ZnTe, CdS, and CdSe, mixed crystals thereof (for example, ZnSSe), and Group 2 to Group 16 such as CaS and SrS. Intergroup compounds and mixed crystals thereof (for example, CaSSe), Group 13-15 compounds such as AlP, GaAs, GaN, GaP, and mixed crystals thereof (for example, InGaN), ZnMgS, CaSSe, CaSrS, etc. A mixed crystal of the above compound can be used. Furthermore, a chalcopyrite type compound such as CuAlS ₂ may be used. Furthermore, Cu, Ag, Au, Al, Ga, In, Mn, Cl, Br, I, Li, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb One or more kinds of atoms or ions selected from the group consisting of may be contained as an additive. The color of light emitted from the light emitting layer 3 is also determined by the type of these elements.

一方、ｐ型半導体層３ｂの材料は、多数キャリアが正孔であり、ｐ型伝導を示すｐ型半導体材料である。このｐ型半導体材料としては、例えば、Ｃｕ_２Ｓ、ＺｎＳ、ＺｎＳｅ，ＺｎＳＳｅ、ＺｎＳｅＴｅ、ＺｎＴｅなどの化合物がある。このｐ型半導体の材料のうち、Ｃｕ_２Ｓなどは、本来的にｐ型伝導を示すが、その他の材料は添加剤として窒素、Ａｇ、Ｃｕ、Ｉｎから一種以上選択される元素を添加して用いる。また、ｐ型伝導を示すＣｕＧａＳ_２、ＣｕＡｌＳ_２などのカルコパイライト型化合物を用いても良い。更には、添加剤としてＺｎやＭｇなどを含んだＧａＮ、ＩｎＧａＮ等の窒化物を用いてもよい。 On the other hand, the material of the p-type semiconductor layer 3b is a p-type semiconductor material in which majority carriers are holes and exhibits p-type conduction. Examples of the p-type semiconductor material include compounds such as Cu ₂ S, ZnS, ZnSe, ZnSSe, ZnSeTe, and ZnTe. Among these p-type semiconductor materials, Cu ₂ S and the like inherently show p-type conduction, but other materials are added with one or more elements selected from nitrogen, Ag, Cu, and In as additives. Use. Further, chalcopyrite type compounds such as CuGaS ₂ and CuAlS ₂ exhibiting p-type conduction may be used. Furthermore, nitrides such as GaN and InGaN containing Zn or Mg as additives may be used.

＜緩衝層＞
第１の緩衝層６は、電子注入電極である第１の電極２とｎ型半導体層３ａとの間に設けられる。この第１の緩衝層６としては、ｎ型半導体層３ａとオーミック接合となるような仕事関数の小さい物質、特に、仕事関数が３．５ｅＶ以下の物質を選択することが好ましい。このような場合、図５に示すように、電子注入電極である第１の電極（透明電極）２とｎ型半導体層３ａとの間のショットキー障壁が小さくなり、第１の電極２からの電子の注入が効率よく行われる。この第１の緩衝層６の組成としては、Ａｌ、Ｌｉ、Ａｌ−Ｌｉ、などの中から１種以上からなるものが望ましい。 <Buffer layer>
The first buffer layer 6 is provided between the first electrode 2 that is an electron injection electrode and the n-type semiconductor layer 3a. As the first buffer layer 6, it is preferable to select a material having a low work function, particularly a material having a work function of 3.5 eV or less, which forms an ohmic junction with the n-type semiconductor layer 3 a. In such a case, as shown in FIG. 5, the Schottky barrier between the first electrode (transparent electrode) 2 that is an electron injection electrode and the n-type semiconductor layer 3a is reduced, and Electron injection is performed efficiently. The composition of the first buffer layer 6 is preferably one or more of Al, Li, Al—Li, and the like.

また、第２の緩衝層７は、正孔注入電極である第２の電極４とｐ型半導体層３ｂとの間に設けられる。この第２の緩衝層７としては、ｐ型半導体層３ｂとオーミック接合となるような仕事関数の大きい物質、特に、仕事関数が５．０ｅＶ以上の物質を選択することが好ましい。このような場合、図６に示すように、正孔注入電極である第２の電極（背面電極）４とｐ型半導体層３ｂとの間のショットキー障壁が小さくなり、第２の電極４からの正孔の注入が効率よく行われる。この第２の緩衝層７の組成としては、Ｐｔ、Ａｕなど仕事関数が５ｅＶ以上の物質１種以上からなるものが望ましい。 The second buffer layer 7 is provided between the second electrode 4 that is a hole injection electrode and the p-type semiconductor layer 3b. As the second buffer layer 7, it is preferable to select a material having a large work function that forms an ohmic junction with the p-type semiconductor layer 3 b, particularly a material having a work function of 5.0 eV or more. In such a case, as shown in FIG. 6, the Schottky barrier between the second electrode (back electrode) 4 that is a hole injection electrode and the p-type semiconductor layer 3b becomes small, and the second electrode 4 Hole injection is efficiently performed. The composition of the second buffer layer 7 is preferably made of one or more substances having a work function of 5 eV or more, such as Pt and Au.

＜製造方法＞
次に、ＺｎＳを発光層３のそれぞれの半導体層３ａ、３ｂの発光体材料として用いる場合の、実施の形態１に係る表示装置１００の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層を用いる場合も同様の製造方法が利用可能である。
（１）基板１としてコーニング１７３７を準備する。
（２）基板１上に、データ電極Ｘｉ（背面電極４）を形成する。例えばＡｌを使用し、フォトリソグラフィ法などによって、所定の間隔を隔てて、略平行にパターン形成する。膜厚は２００ｎｍとする。
（３）データ電極４上に、第２の緩衝層７としてＰｔをフォトリソグラフィ法などにより堆積する。この厚さは４００ｎｍとする。
（４）次に、第２の緩衝層のＰｔ層７上にＺｎＳを気層成長法で堆積する。この時の条件としては、基板温度は６００℃とし、ＺｎＳと、Ａｇとを、ＮＨ_３を含むガス中で厚さ１μｍ堆積させることで、ｐ型半導体層３ｂとしてｐ型ＺｎＳ層を形成できる。
（５）ｐ型ＺｎＳ層３ｂの上に、ＺｎＳと、Ａｇとを気層成長法で堆積した。この時の条件としては、基板温度は６００℃とし、厚さ１μｍ堆積し、ｎ型半導体層３ａとしてｎ型ＺｎＳ層を形成できる。
（６）次に、ｐ型及びｎ型ＺｎＳ層において背面電極４が存在しない直上部分をレーザ照射により絶縁性物質に変性させる。
（７）ｎ型ＺｎＳ層３ａの上に、リフトオフ用レジスト（図では省略）を塗布し、フォトマスクを用いて露光現像を行うことでパターンを形成する。レジストパターンは、所定の間隔を隔てて略平行に、且つ、走査電極４に対して略直交するようにする。ここで、レジストパターンは上部に積層した膜とともに後に除去される為、電極などとして残したい箇所にはレジストが残存しないようにする。
（８）次に、第一の緩衝層６としてＡｌをスパッタリング法で厚さ２００ｎｍ堆積する。
（９）次に、第一の緩衝層のＡｌ層６の上部に、スパッタリング法により透明電極（データ電極）２としてＩＴＯを堆積する。膜厚は２００ｎｍとする。
（１０）次に、剥離液にサンプル表面を晒し、レジスト上のＡｌ層及びＩＴＯ層を、レジストと共に剥離する。これによって、ストライプ状のパターンが形成される。
（１１）続いて、全体を覆う保護層（図では省略）として、例えば窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施の形態１に係る表示装置１００を得ることができる。 <Manufacturing method>
Next, an example of a method for manufacturing the display device 100 according to the first embodiment when ZnS is used as the light emitter material of each of the semiconductor layers 3a and 3b of the light emitting layer 3 will be described. A similar manufacturing method can also be used when using a light emitting layer made of the other materials described above.
(1) Prepare Corning 1737 as the substrate 1.
(2) The data electrode Xi (back electrode 4) is formed on the substrate 1. For example, Al is used, and patterns are formed substantially in parallel at a predetermined interval by a photolithography method or the like. The film thickness is 200 nm.
(3) Pt is deposited as the second buffer layer 7 on the data electrode 4 by photolithography or the like. This thickness is 400 nm.
(4) Next, ZnS is deposited on the Pt layer 7 of the second buffer layer by a vapor deposition method. As conditions at this time, the substrate temperature is 600 ° C., and ZnS and Ag are deposited in a thickness of 1 μm in a gas containing NH ₃ , whereby a p-type ZnS layer can be formed as the p-type semiconductor layer 3b.
(5) ZnS and Ag were deposited on the p-type ZnS layer 3b by a vapor deposition method. As conditions at this time, the substrate temperature is set to 600 ° C., a thickness of 1 μm is deposited, and an n-type ZnS layer can be formed as the n-type semiconductor layer 3a.
(6) Next, the portion immediately above the back electrode 4 in the p-type and n-type ZnS layers is modified to an insulating material by laser irradiation.
(7) A lift-off resist (not shown) is applied on the n-type ZnS layer 3a, and a pattern is formed by exposure and development using a photomask. The resist pattern is substantially parallel with a predetermined interval and is substantially orthogonal to the scanning electrode 4. Here, since the resist pattern is removed later together with the film laminated on the upper portion, the resist is prevented from remaining in a portion to be left as an electrode or the like.
(8) Next, Al is deposited to a thickness of 200 nm as the first buffer layer 6 by a sputtering method.
(9) Next, ITO is deposited as the transparent electrode (data electrode) 2 on the upper part of the Al layer 6 of the first buffer layer by sputtering. The film thickness is 200 nm.
(10) Next, the sample surface is exposed to a stripping solution, and the Al layer and the ITO layer on the resist are stripped together with the resist. Thereby, a striped pattern is formed.
(11) Subsequently, a transparent insulating layer such as silicon nitride is formed as a protective layer (not shown) covering the whole.
Through the above steps, the display device 100 according to the first embodiment can be obtained.

この実施の形態１に係る表示装置１００は、データ電極２と走査電極４とを直流電源５に接続して、その間に直流電圧を印加して発光評価を行なったところ、印加電圧１５Ｖで発光し始め、３５Ｖで約６００ｃｄ／ｍ^２の発光輝度を示した。
なお、本実施の形態１においては、第１の緩衝層６及び第２の緩衝層７の両方を備える構成としているが、どちらか一方でもかまわない。また、各層の成膜方法は上記に述べた方法には限定されない。 In the display device 100 according to the first embodiment, the data electrode 2 and the scanning electrode 4 are connected to a DC power source 5 and a light emission evaluation is performed by applying a DC voltage therebetween. Initially, the light emission luminance of about 600 cd / m ² was exhibited at 35V.
In the first embodiment, although both the first buffer layer 6 and the second buffer layer 7 are provided, either one may be used. Further, the method for forming each layer is not limited to the method described above.

また、カラーの表示装置の場合、発光層をＲＧＢの各色の蛍光体で色分けして成膜すればよい。あるいは、透明電極／発光層／背面電極といったＲＧＢ各色毎の発光ユニットを積層してもよい。また更に、別例のカラー表示装置の場合、単一色又は２色の発光層による表示装置を作成した後、カラーフィルタ及び／又は色変換フィルタを用いて、ＲＧＢの各色を表示することもできる。 In the case of a color display device, the light emitting layer may be formed by color-coding with RGB phosphors. Or you may laminate | stack the light emission unit for every RGB colors, such as a transparent electrode / light emitting layer / back electrode. Furthermore, in the case of another color display device, it is also possible to display each color of RGB using a color filter and / or a color conversion filter after creating a display device with a single color or two color light emitting layers.

＜効果＞
本実施の形態に係る表示装置は、従来の表示装置のように交流高電圧を印加する必要がなく、直流低電圧で必要十分な発光輝度を得ることができた。 <Effect>
Unlike the conventional display device, the display device according to the present embodiment does not need to apply an alternating high voltage, and can obtain a necessary and sufficient light emission luminance with a low direct voltage.

（実施の形態２）
＜表示装置の概略構成＞
実施の形態２に係る表示装置について説明する。表示装置の概略構成は実施の形態１と同様、図１に示されるとおりである。本実施の形態２に係る表示装置においては、実施の形態１に係る表示装置と比較すると、第１の緩衝層６ａとして、ＣａＯ，ＢａＯ、ＳｒＯなどのアルカリ金属酸化物を用いることを特徴とする。本発明者は、このアルカリ金属酸化物が電子注入電極である金属の仕事関数を見かけ上引き下げる特性を持っていることを見出し、電子注入電極である第１の電極（透明電極）２と発光層３との間にアルカリ金属酸化物からなる第１の緩衝層６ａを挿入したものである。このように第１の緩衝層６ａとしてアルカリ金属酸化物を用いることによって、図７のエネルギーバンド図に示すように、第１の電極２と発光層３との間のショットキー障壁を低減させることができる。これによって、発光層への電子の注入効率を高めることができる。 (Embodiment 2)
<Schematic configuration of display device>
A display device according to Embodiment 2 will be described. The schematic structure of the display device is as shown in FIG. In the display device according to the second embodiment, as compared with the display device according to the first embodiment, an alkali metal oxide such as CaO, BaO, or SrO is used as the first buffer layer 6a. . The present inventor has found that the alkali metal oxide has a characteristic of apparently lowering the work function of the metal that is the electron injection electrode, and the first electrode (transparent electrode) 2 that is the electron injection electrode and the light emitting layer. The first buffer layer 6a made of an alkali metal oxide is inserted between Thus, by using an alkali metal oxide as the first buffer layer 6a, the Schottky barrier between the first electrode 2 and the light emitting layer 3 can be reduced as shown in the energy band diagram of FIG. Can do. As a result, the efficiency of electron injection into the light emitting layer can be increased.

図７は、第１の緩衝層６ａとしてアルカリ金属酸化物を用いた場合のエネルギーバンド図である。上記のアルカリ金属酸化物による金属の仕事関数を見かけ上引き下げる作用の発生原因は未だ明らかではないが、本発明者は、酸化物内に強い分極が起こる為であると考えている。透明電極２の仕事関数が見かけ上小さくなり、透明電極２とｎ型半導体層３ａとの接触はオーミックになる。なお、透明電極２とｎ型半導体層３ａとの間にはＭｇＯなどの第１の緩衝層６ａが存在するが、この第１の緩衝層６の厚さが十分薄ければ、電子は、トンネル効果により透明電極２からｎ型半導体層３ａへ移動することが可能である。 FIG. 7 is an energy band diagram when an alkali metal oxide is used as the first buffer layer 6a. The cause of the apparent lowering of the work function of the metal by the alkali metal oxide is not yet clear, but the present inventor believes that this is because strong polarization occurs in the oxide. The work function of the transparent electrode 2 becomes apparently small, and the contact between the transparent electrode 2 and the n-type semiconductor layer 3a becomes ohmic. A first buffer layer 6a such as MgO exists between the transparent electrode 2 and the n-type semiconductor layer 3a. If the thickness of the first buffer layer 6 is sufficiently thin, electrons are tunneled. Due to the effect, it is possible to move from the transparent electrode 2 to the n-type semiconductor layer 3a.

＜製造方法＞
以下、ＺｎＳを発光層３のそれぞれの半導体層３ａ、３ｂの発光体材料として用いる場合の、実施の形態２に係る表示装置の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層についても同様の製造方法が利用可能である。
（１）基板１としてコーニング１７３７を準備する。
（２）基板１上に、データ電極Ｘｉ（背面電極４）を形成する。例えばＡｌを使用し、フォトリソグラフィ法によって、所定の間隔を隔てて、略平行にパターン形成する。膜厚は２００ｎｍとする。
（３）基板１及びデータ電極４上に、ＺｎＳを気層成長法で堆積する。この時の条件として、基板温度は６００℃とし、ＺｎＳと、Ａｇとを、ＮＨ_３を含むガス中で厚さ１μｍ堆積させることで、ｐ型半導体層３ｂとしてｐ型ＺｎＳ層を形成できる。
（４）次に、ｐ型ＺｎＳ層３ｂの上に、ＺｎＳと、Ａｇとを気層成長法で堆積する。この時の条件としては、基板温度は６００℃とし、厚さ１μｍ堆積し、ｎ型半導体層３ａとしてｎ型ＺｎＳ層を形成できる。
（５）次に、ｐ型及びｎ型ＺｎＳ層において背面電極４が存在しない直上部分をレーザ照射により絶縁性物質に変性させる。
（６）次に、ｎ型ＺｎＳ層３ａの上にリフトオフ用レジスト（図では省略）を塗布し、フォトマスクを用いて露光現像を行うことでパターンを形成する。レジストパターンは所定の間隔を隔てて略平行に、且つ、走査電極４に対して略直交するようにする。ここで、レジストパターンは上部に積層した膜とともに後に除去される為、電極などとして残したい箇所にはレジストが残存しないようにする。
（７）次に第１の緩衝層としてＣａＯ層をスパッタリング法で厚さ２ｎｍ堆積する。
（８）さらに第１の緩衝層のＣａＯ層６ａの上部に、スパッタリング法により透明電極（データ電極）２としてＩＴＯを厚さ２００ｎｍ堆積する。
（９）次に、剥離液にサンプル表面を晒し、レジスト上のＣａＯ層及びＩＴＯ層を、レジストと共に剥離する。これによってストライプ状のパターンが形成される。
（１０）続いて、全体を覆う保護層（図では省略）として、例えば窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施の形態２に係る表示装置を得ることができる。 <Manufacturing method>
Hereinafter, an example of the manufacturing method of the display device according to the second embodiment in the case where ZnS is used as the light emitter material of the respective semiconductor layers 3a and 3b of the light emitting layer 3 will be described. The same manufacturing method can be used for the light emitting layer made of the other materials described above.
(1) Prepare Corning 1737 as the substrate 1.
(2) The data electrode Xi (back electrode 4) is formed on the substrate 1. For example, Al is used, and patterns are formed substantially in parallel at a predetermined interval by a photolithography method. The film thickness is 200 nm.
(3) ZnS is deposited on the substrate 1 and the data electrode 4 by a vapor deposition method. As conditions at this time, the substrate temperature is set to 600 ° C., and ZnS and Ag are deposited in a thickness of 1 μm in a gas containing NH ₃ , whereby a p-type ZnS layer can be formed as the p-type semiconductor layer 3b.
(4) Next, ZnS and Ag are deposited on the p-type ZnS layer 3b by a vapor deposition method. As conditions at this time, the substrate temperature is set to 600 ° C., a thickness of 1 μm is deposited, and an n-type ZnS layer can be formed as the n-type semiconductor layer 3a.
(5) Next, in the p-type and n-type ZnS layers, the portion immediately above the back electrode 4 is denatured into an insulating material by laser irradiation.
(6) Next, a lift-off resist (not shown) is applied on the n-type ZnS layer 3a, and a pattern is formed by exposure and development using a photomask. The resist pattern is substantially parallel to the scanning electrode 4 at a predetermined interval and substantially orthogonal to the scanning electrode 4. Here, since the resist pattern is removed later together with the film laminated on the upper portion, the resist is prevented from remaining in a portion to be left as an electrode or the like.
(7) Next, a CaO layer is deposited as a first buffer layer to a thickness of 2 nm by sputtering.
(8) Further, ITO is deposited to a thickness of 200 nm as the transparent electrode (data electrode) 2 on the upper portion of the CaO layer 6a of the first buffer layer by a sputtering method.
(9) Next, the sample surface is exposed to a stripping solution, and the CaO layer and the ITO layer on the resist are stripped together with the resist. As a result, a stripe pattern is formed.
(10) Subsequently, a transparent insulator layer such as silicon nitride is formed as a protective layer (not shown) covering the whole.
Through the above steps, the display device according to the second embodiment can be obtained.

この表示装置の透明電極２と背面電極４とを直流電源５に接続してその間に直流電圧を印加して発光評価を行なったところ、印加電圧１５Ｖで発光し始め、３５Ｖで約６００ｃｄ／ｍ^２の発光輝度を示した。
なお本実施の形態２においては、第１の緩衝層６ａのみを備える構成としているが、第１の緩衝層６ａだけでなく第２の緩衝層７の両方を備える構成でもかまわない。また、各層の成膜方法は上記に述べた方法には限定されない。 When the transparent electrode 2 and the back electrode 4 of this display device were connected to a DC power source 5 and a DC voltage was applied between them, the light emission was evaluated. As a result, light emission started at an applied voltage of 15 V and about 600 cd / m ² at 35 V. The emission luminance was shown.
In the second embodiment, the configuration includes only the first buffer layer 6a. However, the configuration may include not only the first buffer layer 6a but also the second buffer layer 7. Further, the method for forming each layer is not limited to the method described above.

（実施の形態３）
＜表示装置の概略構成＞
実施の形態３に係る表示装置について説明する。表示装置の概略構成は実施の形態１と同様に、図１に示されるとおりである。本実施の形態３に係る表示装置は、実施の形態１に係る表示装置と比較すると、第１の緩衝層６ｂとして、酸素、フッ素など電気陰性度が約３以上と大きい物質で構成されていることを特徴とする。この電気陰性度が３以上の物質は、ｎ型半導体層３ａと第１の緩衝層６ｂの界面で電気双極子を形成する。この電気双極子の効果で、図８のエネルギーバンド図に示すように、透明電極２側のバンドが持ち上がりｎ型半導体層３ａとのショットキー障壁の高さが低減する。なお、この第１の緩衝層６ｂは、膜厚を厚くする必要は無く、１〜数原子層の厚みで十分である。 (Embodiment 3)
<Schematic configuration of display device>
A display device according to Embodiment 3 will be described. The schematic configuration of the display device is as shown in FIG. 1 as in the first embodiment. Compared with the display device according to the first embodiment, the display device according to the third embodiment is composed of a substance having a large electronegativity of about 3 or more, such as oxygen and fluorine, as the first buffer layer 6b. It is characterized by that. The substance having an electronegativity of 3 or more forms an electric dipole at the interface between the n-type semiconductor layer 3a and the first buffer layer 6b. Due to the effect of the electric dipole, as shown in the energy band diagram of FIG. 8, the band on the transparent electrode 2 side is raised, and the height of the Schottky barrier with the n-type semiconductor layer 3a is reduced. The first buffer layer 6b does not need to be thick, and a thickness of one to several atomic layers is sufficient.

＜製造方法＞
以下、ＺｎＳを発光層３のそれぞれの半導体層３ａ、３ｂの発光体材料として用いる場合の、実施の形態３に係る表示装置の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層についても同様の製造方法が利用可能である。
（１）基板１としてコーニング１７３７を準備する。
（２）基板１上に、データ電極Ｘｉ（背面電極４）を形成する。例えばＡｌを使用し、フォトリソグラフィ法などによって、所定の間隔を隔てて、略平行にパターン形成する。膜厚は２００ｎｍとする。
（３）基板１及びデータ電極４上にＺｎＳを気層成長法で堆積する。この時の条件としては、基板温度は６００℃とし、ＺｎＳと、Ａｇとを、ＮＨ_３を含むガス中で厚さ１μｍ堆積させることで、ｐ型半導体層３ｂとしてｐ型ＺｎＳ層を形成できる。
（４）次に、ｐ型ＺｎＳ層３ｂの上に、ＺｎＳと、Ａｇを気層成長法で堆積する。このときの条件としては、基板温度は６００℃とし、厚さ１μｍ堆積し、ｎ型半導体層３ａとしてｎ型ＺｎＳ層を形成できる。
（５）次に、ｐ型及びｎ型ＺｎＳ層において背面電極４が存在しない直上部分をレーザ照射により絶縁性物質に変性させる。
（６）次に、ｎ型ＺｎＳ層３ａの上にリフトオフ用レジスト（図では省略）を塗布し、フォトマスクを用いて露光現像を行うことでパターンを形成する。レジストパターンは所定の間隔を隔てて略平行に、且つ、走査電極４に対して略直交するようにする。ここで、レジストパターンは上部に積層した膜とともに後に除去される為、電極などとして残したい箇所にはレジストが残存しないようにする。
（７）次に、サンプルを高真空チャンバー中に保持し、ＣＨ_３Ｆガスを導入し、その後、ＵＶ照射することで、第１の緩衝層６ｂとして一原子層程度のフッ素で表面を被覆する。
（８）この第１の緩衝層６ｂであるフッ素の上部に、スパッタリング法により透明電極（データ電極）２としてＩＴＯを厚さ２００ｎｍ堆積する。
（９）次に、剥離液にサンプル表面を晒し、レジスト上のＩＴＯ層を、レジストと共に剥離する。これによってストライプ状のパターンが形成される。
（１０）続いて、全体を覆う保護層（図では省略）として、例えば窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施の形態３に係る表示装置を得ることができる。 <Manufacturing method>
Hereinafter, an example of the manufacturing method of the display device according to the third embodiment in the case where ZnS is used as the light emitter material of the respective semiconductor layers 3a and 3b of the light emitting layer 3 will be described. The same manufacturing method can be used for the light emitting layer made of the other materials described above.
(1) Prepare Corning 1737 as the substrate 1.
(2) The data electrode Xi (back electrode 4) is formed on the substrate 1. For example, Al is used, and patterns are formed substantially in parallel at a predetermined interval by a photolithography method or the like. The film thickness is 200 nm.
(3) ZnS is deposited on the substrate 1 and the data electrode 4 by a vapor deposition method. As conditions at this time, the substrate temperature is 600 ° C., and ZnS and Ag are deposited in a thickness of 1 μm in a gas containing NH ₃ , whereby a p-type ZnS layer can be formed as the p-type semiconductor layer 3b.
(4) Next, ZnS and Ag are deposited on the p-type ZnS layer 3b by a gas phase growth method. As conditions at this time, the substrate temperature is set to 600 ° C., a thickness of 1 μm is deposited, and an n-type ZnS layer can be formed as the n-type semiconductor layer 3a.
(5) Next, in the p-type and n-type ZnS layers, the portion immediately above the back electrode 4 is denatured into an insulating material by laser irradiation.
(6) Next, a lift-off resist (not shown) is applied on the n-type ZnS layer 3a, and a pattern is formed by exposure and development using a photomask. The resist pattern is substantially parallel to the scanning electrode 4 at a predetermined interval and substantially orthogonal to the scanning electrode 4. Here, since the resist pattern is removed later together with the film laminated on the upper portion, the resist is prevented from remaining in a portion to be left as an electrode or the like.
(7) Next, the sample is held in a high vacuum chamber, CH ₃ F gas is introduced, and then UV irradiation is performed to coat the surface with about one atomic layer of fluorine as the first buffer layer 6b. .
(8) An ITO film having a thickness of 200 nm is deposited as a transparent electrode (data electrode) 2 on the upper portion of fluorine serving as the first buffer layer 6b by sputtering.
(9) Next, the sample surface is exposed to a stripping solution, and the ITO layer on the resist is stripped together with the resist. As a result, a stripe pattern is formed.
(10) Subsequently, a transparent insulator layer such as silicon nitride is formed as a protective layer (not shown) covering the whole.
Through the above steps, the display device according to the third embodiment can be obtained.

この実施の形態３に係る表示装置の透明電極２と背面電極４とを直流電源５に接続して、その間に直流電圧を印加して発光評価を行なったところ、印加電圧１５Ｖで発光し始め、３５Ｖで約６００ｃｄ／ｍ^２の発光輝度を示した。
なお本実施の形態３においては、第１の緩衝層６ｂのみを備える構成としているが、第１の緩衝層６ｂだけでなく第２の緩衝層７の両方を備える構成でもかまわない。また、各層の成膜方法は上記に述べた方法には限定されない。 When the transparent electrode 2 and the back electrode 4 of the display device according to the third embodiment are connected to a DC power source 5 and a light emission is evaluated by applying a DC voltage therebetween, light emission starts at an applied voltage of 15 V. The light emission luminance was about 600 cd / m ² at 35V.
In the third embodiment, the configuration includes only the first buffer layer 6b. However, the configuration may include not only the first buffer layer 6b but also the second buffer layer 7. Further, the method for forming each layer is not limited to the method described above.

＜効果＞
本実施の形態に係る表示装置は、発光層と電極間のショットキー障壁が減少することで、低電圧で必要十分な発光輝度を得ることができた。 <Effect>
In the display device according to the present embodiment, the necessary and sufficient light emission luminance can be obtained at a low voltage by reducing the Schottky barrier between the light emitting layer and the electrode.

（実施の形態４）
図９は、本発明の実施の形態４に係るカラー表示装置の表示部の構成を示す断面図である。このカラー表示装置では、実施の形態１に係る表示装置と比較すると、基板１と、複数のデータ電極Ｘｉとの間に、さらに、色変換層１１５と、カラーフィルタ１１６とを備えることを特徴とする。また、全体を覆って保護するシール層１１８を備える。色変換層１１５は、データ電極Ｘ_ｉとカラーフィルタ１１６との間に備えられ、発光層３からの光を白色光に変換する。カラーフィルタ１１６は、各データ電極Ｘ_ｉ１本につき、それぞれ赤色フィルタＲ、緑色フィルタＧ、青色フィルタＢのうち１つが備えられる。色変換層１１５からの白色光は、赤色フィルタＲ、緑色フィルタＧ、青色フィルタＢによってそれぞれ赤色光、緑色光、青色光が透過され、表示される。 (Embodiment 4)
FIG. 9 is a cross-sectional view showing the configuration of the display unit of the color display device according to Embodiment 4 of the present invention. Compared with the display device according to the first embodiment, this color display device further includes a color conversion layer 115 and a color filter 116 between the substrate 1 and the plurality of data electrodes Xi. To do. In addition, a seal layer 118 that covers and protects the whole is provided. The color conversion layer 115 is provided between the data electrodes X _i and the color filter 116, converts the light from the light emitting layer 3 in white light. The color filter 116 includes one of a red filter R, a green filter G, and a blue filter B for each data electrode X _i . White light from the color conversion layer 115 is transmitted through the red filter R, the green filter G, and the blue filter B, respectively, and is displayed through the red light, the green light, and the blue light.

このカラー表示装置によれば、色変換層１１５及び赤色フィルタＲ、緑色フィルタＧ、青色フィルタＢからなるカラーフィルタを用いることによってカラー表示させることができる。 According to this color display device, color display can be performed by using the color conversion layer 115 and the color filter including the red filter R, the green filter G, and the blue filter B.

本発明に係る表示装置は、低電圧駆動で高輝度表示が得られる表示装置を提供するものである。特にデジタルカメラ、カーナビーゲーションシステム、テレビ等のディスプレイデバイスとして有用である。 The display device according to the present invention provides a display device capable of obtaining a high luminance display by driving at a low voltage. In particular, it is useful as a display device for digital cameras, car navigation systems, televisions and the like.

本発明の実施の形態１に係るパッシブマトリクス型表示装置の構成を示すブロック図である。1 is a block diagram illustrating a configuration of a passive matrix display device according to a first embodiment of the present invention. 図１の表示装置を構成する表示部の構成を示す斜視図である。It is a perspective view which shows the structure of the display part which comprises the display apparatus of FIG. 図２のＡ−Ａ線に沿った発光面に垂直な断面図である。It is sectional drawing perpendicular | vertical to the light emission surface along the AA line of FIG. 図３の各画素Ｃ_ｉｊを一つの発光素子と考えた場合の構成を示す概略図である。It is the schematic which shows a structure at the time of considering each pixel _Cij of FIG. 3 as one light emitting element. 図４の電子注入電極である第１の電極とｎ型半導体層との間のエネルギーバンド図であるIt is an energy band figure between the 1st electrode which is an electron injection electrode of FIG. 4, and an n-type semiconductor layer. 図４の正孔注入電極である第２の電極とｐ型半導体層との間のエネルギーバンド図であるIt is an energy band figure between the 2nd electrode which is a hole injection electrode of FIG. 4, and a p-type semiconductor layer. 実施の形態２に係る表示装置の電子注入電極である第１の電極とｎ型半導体層との間のエネルギーバンド図であるFIG. 6 is an energy band diagram between a first electrode that is an electron injection electrode and an n-type semiconductor layer of the display device according to the second embodiment. 実施の形態３に係る表示装置の電子注入電極である第１の電極とｎ型半導体層との間のエネルギーバンド図であるFIG. 11 is an energy band diagram between a first electrode that is an electron injection electrode and an n-type semiconductor layer of a display device according to Embodiment 3. 実施の形態４に係るカラー表示装置の構成を示す概略図である。FIG. 6 is a schematic diagram illustrating a configuration of a color display device according to a fourth embodiment. 従来の実施形態に係る発光素子の概略構成図であるIt is a schematic block diagram of the light emitting element which concerns on the conventional embodiment. （ａ）は、従来の発光素子の電子注入電極である第１の電極とｎ型半導体層とを接触させる前のエネルギーバンド図であり、（ｂ）は、接触後のエネルギーバンド図である(A) is the energy band figure before making the 1st electrode and n-type semiconductor layer which are the electron injection electrodes of the conventional light emitting element contact, and (b) is the energy band figure after contact. （ａ）は、従来の発光素子の正孔注入電極である第２の電極とｐ型半導体層とを接触させる前のエネルギーバンド図であり、（ｂ）は、接触後のエネルギーバンド図である。(A) is an energy band figure before making the 2nd electrode which is a hole injection electrode of the conventional light emitting element, and a p-type semiconductor layer contact, (b) is an energy band figure after a contact. .

符号の説明Explanation of symbols

１基板
２透明電極
３発光層
３ａｎ型半導体層
３ｂｐ型半導体層
４背面電極
５直流電源
６、６ａ、６ｂ第１の緩衝層
７第２の緩衝層
１０発光素子
５０発光素子
５１基板
５２透明電極
５３発光層
５３ａｎ型半導体層
５３ｂｐ型半導体層
５４背面電極
５５直流電源
１００表示装置
１０１表示部
１０２駆動部
１０３制御部
１１５色変換層
１１６カラーフィルタ
１１８シール層
１２１データ電極駆動回路
１２２走査電極駆動回路 DESCRIPTION OF SYMBOLS 1 Substrate 2 Transparent electrode 3 Light emitting layer 3a n-type semiconductor layer 3b p-type semiconductor layer 4 Back electrode 5 DC power supply 6, 6a, 6b First buffer layer 7 Second buffer layer 10 Light emitting element 50 Light emitting element 51 Substrate 52 Transparent Electrode 53 Light emitting layer 53a n-type semiconductor layer 53b p-type semiconductor layer 54 Back electrode 55 DC power supply 100 Display device 101 Display unit 102 Drive unit 103 Control unit 115 Color conversion layer 116 Color filter 118 Seal layer 121 Data electrode drive circuit 122 Scan electrode Driving circuit

Claims

基板と、
前記基板上に第１方向に互いに平行に延在している複数のデータ電極と、
前記データ電極に対して垂直な第２方向に互いに平行に延在している複数の走査電極と、
前記データ電極と前記走査電極との間に挟まれて設けられた少なくとも１層の発光層と、
前記データ電極又は前記走査電極と、前記発光層との間に挟まれて設けられた少なくとも一つの緩衝層と
を備え、
前記データ電極と前記走査電極の少なくとも一方が透明又は半透明であり、
前記緩衝層を設けたことによって、前記緩衝層を挟持する前記電極と前記発光層との間の電位障壁の大きさが、前記電極と前記発光層とを直接接触させた場合のショットキー障壁の大きさより小さくなることを特徴とする表示装置。 A substrate,
A plurality of data electrodes extending parallel to each other in a first direction on the substrate;
A plurality of scan electrodes extending parallel to each other in a second direction perpendicular to the data electrodes;
At least one light emitting layer provided between the data electrode and the scan electrode;
Comprising at least one buffer layer provided between the data electrode or the scan electrode and the light emitting layer,
At least one of the data electrode and the scan electrode is transparent or translucent,
By providing the buffer layer, the size of the potential barrier between the electrode and the light emitting layer sandwiching the buffer layer is such that the Schottky barrier in the case where the electrode and the light emitting layer are in direct contact with each other. A display device characterized by being smaller than the size.

前記データ電極と前記走査電極との間に直流電圧を印加して発光させるものであって、前記データ電極又は前記走査電極のいずれか一方の電極が電子注入電極として機能し、他方の電極が正孔注入電極として機能し、
前記緩衝層は、
前記電子注入電極と前記発光層との間に設けられた第１の緩衝層と、
前記正孔注入電極と前記発光層との間に設けられた第２の緩衝層と
の２つの緩衝層を備えることを特徴とする請求項１に記載の表示装置。 A DC voltage is applied between the data electrode and the scan electrode to emit light, and either the data electrode or the scan electrode functions as an electron injection electrode, and the other electrode is a positive electrode. Functions as a hole injection electrode,
The buffer layer is
A first buffer layer provided between the electron injection electrode and the light emitting layer;
The display device according to claim 1, comprising two buffer layers, a second buffer layer provided between the hole injection electrode and the light emitting layer.

前記データ電極と前記走査電極との間に直流電圧を印加して発光させるものであって、前記データ電極又は前記走査電極のいずれか一方の電極が電子注入電極として機能し、他方の電極が正孔注入電極として機能し、
前記緩衝層は、
前記電子注入電極と前記発光層との間に設けられた第１の緩衝層と、
前記正孔注入電極と前記発光層との間に設けられた第２の緩衝層と
のうち少なくとも一方の緩衝層を備えることを特徴とする請求項１に記載の表示装置。 A DC voltage is applied between the data electrode and the scan electrode to emit light, and either the data electrode or the scan electrode functions as an electron injection electrode, and the other electrode is a positive electrode. Functions as a hole injection electrode,
The buffer layer is
A first buffer layer provided between the electron injection electrode and the light emitting layer;
The display device according to claim 1, further comprising at least one buffer layer of a second buffer layer provided between the hole injection electrode and the light emitting layer.

前記第１の緩衝層は、仕事関数が３．５ｅＶ以下の物質を含んでいることを特徴とする請求項２又は３に記載の表示装置。 The display device according to claim 2, wherein the first buffer layer includes a substance having a work function of 3.5 eV or less.

前記第２の緩衝層は、仕事関数が５．０ｅＶ以上の物質を含んでいることを特徴とする請求項２又は３に記載の表示装置。 The display device according to claim 2, wherein the second buffer layer includes a substance having a work function of 5.0 eV or more.

前記第１の緩衝層は、アルカリ金属酸化物を含んでいることを特徴とする請求項２又は３に記載の表示装置。 The display device according to claim 2, wherein the first buffer layer contains an alkali metal oxide.

前記第１の緩衝層は、電気陰性度が３以上の物質で構成されていることを特徴とする請求項２又は３に記載の表示装置。 The display device according to claim 2, wherein the first buffer layer is made of a substance having an electronegativity of 3 or more.

前記発光層は、ｎ型半導体層とｐ型半導体層とが積層された２層型発光層であることを特徴とする請求項１から７のいずれか一項に記載の表示装置。 The display device according to claim 1, wherein the light emitting layer is a two-layer light emitting layer in which an n-type semiconductor layer and a p-type semiconductor layer are stacked.

前記発光層は、ｎ型半導体層とｐ型半導体層と、その間に挟まれた無ドープの半導体層とで構成された３層型発光層であることを特徴とする請求項１から７のいずれか一項に記載の表示装置。 The light emitting layer is a three-layer light emitting layer including an n-type semiconductor layer, a p-type semiconductor layer, and an undoped semiconductor layer sandwiched between the n-type semiconductor layer and the p-type semiconductor layer. A display device according to claim 1.

前記一対の電極に対向し、且つ、前記発光層からの発光の取出し方向の前方に色変換層をさらに備えることを特徴とする請求項１から９のいずれか一項に記載の表示装置。 The display device according to claim 1, further comprising a color conversion layer facing the pair of electrodes and in front of a direction in which light is extracted from the light emitting layer.