JP2008091631A - 半導体装置 - Google Patents

Abstract

【課題】インダクタで生じた磁場が集積回路に対して影響を与えることを防止し、かつ、インダクタの磁気特性を劣化させることのない半導体装置を提供する。
【解決手段】本発明の半導体装置１０は、半導体基板１１と、この半導体基板１１に重ねて配されるインダクタ１２とを備えている。半導体基板１１とインダクタ１２との間には、磁気シールド層１３が配される。磁気シールド層１３は、半導体基板１１側に配された、高導電率材料からなる高導電率層１６と、インダクタ１２側に配された、高透磁率材料からなる高透磁率層１７とを隣接して重ねた２層構造を成す。
【選択図】図１

Description

本発明は、半導体基板の上にインダクタを形成した半導体装置に関する。

近年、集積回路などを形成した半導体基板に、インダクタを設けた半導体装置が知られている。こうした半導体装置は、例えば、インダクタをアンテナ回路として利用し、各種信号の送受信を行う、非接触で通信が可能なデバイスなどに利用されている。従来、こうした半導体装置は、インダクタをチップ部品として外付けで半導体基板に実装していた。しかし、近年の半導体装置の一層の小型化、低コスト化にともなって、集積回路などを形成した半導体基板上にインダクタ自体を直接形成した、インダクタが一体化された半導体装置も知られている。

受動素子であるインダクタは、信号の送受信などの動作時に、周囲に磁場を発生させる。上述したように、集積回路が形成された半導体基板にインダクタを直接形成すると、インダクタの動作に伴って生じた磁場が、集積回路に直接影響を与える。特に、高密度実装によって集積回路に重なるようにインダクタを配した場合、インダクタで生じた磁束が集積回路を貫通し、集積回路の誤動作を引き起こす懸念がある。

このようにインダクタで生じた磁場によって集積回路が誤動作するのを防止するために、例えば、特許文献１では、集積回路とインダクタとの間に高導電率材料からなる磁気シールド部を形成し、インダクタで生じた磁場が集積回路に影響を与えないようにした磁気素子一体型半導体デバイスが記載されている。
特開２００２−１８４９４５号公報

上述した特許文献１に記載されたインダクタを備えた半導体デバイスでは、インダクタで生じた磁場は高導電率材料からなる磁気シールド層によって遮蔽され、集積回路に影響を与えることは防止できる。しかしながら、磁気シールド層を成す高導電率材料は、磁場によって渦電流を生じ、この渦電流が反磁場を形成する。こうした反磁場がインダクタに隣接して形成された磁気シールド層に生じると、インダクタの磁場が相殺されてしまい、結果的にインダクタの磁気特性が大幅に劣化するという課題があった。

本発明は上記事情に鑑みてなされたもので、インダクタで生じた磁場が集積回路に対して影響を与えることを防止し、かつ、インダクタの磁気特性を劣化させることのない半導体装置を提供することを目的とする。

本発明の請求項１に係る半導体装置は、半導体基板、該半導体基板に重ねて配されたインダクタ、前記半導体基板と前記インダクタとの間に配された磁気シールド部、前記半導体基板と前記磁気シールド部との間に配された第一絶縁層、前記磁気シールド部に重ねて配され、前記インダクタを埋設する第二絶縁層を少なくとも備えた半導体装置であって、
前記磁気シールド部は、高導電率材料からなる高導電率層と、高透磁率材料からなる高透磁率層とが、前記半導体基板側から順に１回以上繰り返し重ねられてなることを特徴とする。
本発明の請求項２に係る半導体装置は、請求項１において、前記半導体基板に形成された集積回路、前記第一絶縁層に配され、前記集積回路と電気的に接続される第一と第二の電極パッド、前記インダクタの一端と他端とを、前記第一と第二の電極パッドにそれぞれ電気的に接続する配線層を更に備えたことを特徴とする。
本発明の請求項３に係る半導体装置は、請求項１において、前記高導電率材料の導電率は、１×１０^７〜１×１０^８［Ｓ／ｍ］であることを特徴とする。
本発明の請求項４に係る半導体装置は、請求項１において、前記高透磁率材料の透磁率は、１×１０^−５〜１×１０^−３［Ｈ／ｍ］であることを特徴とする。

本発明の半導体装置によれば、信号の送受信などに伴いインダクタに発生した磁場は、磁気シールド層を構成する高導電率層によって遮蔽され、この高導電率層よりも半導体基板側に磁場が広がることを防止する。これにより、半導体基板に形成された集積回路は、インダクタで生じた磁場の影響を受けることが無く、インダクタの磁場による集積回路の誤動作など半導体装置への悪影響を防止することができる。

一方、インダクタで生じた磁場によって、高導電率層には渦電流が発生し反磁場が生じる。しかし、高導電率層に隣接してインダクタ側に配された高透磁率層によって、高導電率層に生じた反磁場は遮蔽され、反磁場がインダクタに対して影響を与えることを防止する。これにより、高導電率層の磁場遮蔽によって生じた反磁場によってインダクタの磁気特性が低下することを防止できる。このように、本発明の半導体装置は、インダクタによって生じた磁場が半導体基板に形成された集積回路などに影響を及ぼすことを防止するとともに、磁気シールド層を構成する高導電率層に生じた反磁場によってインダクタの磁気特性が劣化することも防止でき、良好な磁気特性のインダクタを備え、磁場による影響を受けない信頼性の高い半導体装置を実現できる。

以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。図１は、本発明の半導体装置の一例を示す斜視図であり、図２は、図１におけるＡ−Ａ線での断面図である。本発明の半導体装置１０は、半導体基板１１と、この半導体基板１１に重ねて配されるインダクタ１２とを備えている。

半導体基板１１とインダクタ１２との間には、磁気シールド層１３が配される。また、半導体基板１１と磁気シールド層１３との間には第一絶縁層１８が形成され、磁気シールド層１３に重ねてインダクタ１２を埋設する第二絶縁層（封止層）１９が形成されている。

半導体基板１１には、例えば、集積回路（ＩＣ）１５が形成されていればよい。インダクタ１２は、例えば半導体基板１１の一面と平行に広がるスパイラル状の導電体である。磁気シールド層１３は、半導体基板１１側に配された、高導電率材料からなる高導電率層１６と、インダクタ１２側に配された、高透磁率材料からなる高透磁率層１７とを隣接して重ねた２層構造を成す。

このような構成のインダクタを備えた半導体装置１０によれば、信号の送受信などに伴いインダクタ１２に発生した磁場は、磁気シールド層１３を構成する高導電率層１６によって遮蔽され、この高導電率層１６よりも半導体基板１１側に磁場が広がることを防止する。これにより、半導体基板１１に形成された集積回路１５は、インダクタ１２で生じた磁場の影響を受けることが無く、インダクタの磁場による集積回路１５の誤動作など半導体装置１０への悪影響を防止することができる。

一方、インダクタ１２で生じた磁場によって、高導電率層１６には渦電流が発生し反磁場が生じる。しかし、高導電率層１６に隣接してインダクタ１２側に配された高透磁率層１７によって、高導電率層１６に生じた反磁場は遮蔽され、反磁場がインダクタ１２に対して影響を与えることを防止する。これにより、高導電率層１６の磁場遮蔽によって生じた反磁場によってインダクタ１２の磁気特性が低下することを防止できる。

このように、本発明の半導体装置１０は、インダクタ１２によって生じた磁場が半導体基板１１に形成された集積回路１５などに影響を及ぼすことを防止するとともに、磁気シールド層１３を構成する高導電率層１６に生じた反磁場によってインダクタ１２の磁気特性が劣化することも防止でき、良好な磁気特性のインダクタを備え、磁場による影響を受けない信頼性の高い半導体装置を実現できる。

半導体基板１１は、例えば、シリコンウェハやガリウム砒素ウェハなどから形成されればよい。第一絶縁層１８は、例えば、ＳｉＯ_２ 、ＳｉＮなどの絶縁材から形成されればよい。第二絶縁層（封止層）１９は、絶縁性の樹脂、例えばポリイミド、ＰＢＯ、ＢＣＢなどから形成されればよい。

磁気シールド層１３を構成する高導電率層１６は、導電率が１×１０^７〜１×１０^８［Ｓ／ｍ］の高導電率材料、例えば、Ａｌ，Ｃｕ，Ａｕなどから形成されていればよい。高導電率層１６の厚みは、例えば、０．５〜１．５μｍ程度に形成されていればよい。磁気シールド層１３を構成する高透磁率層１７は、透磁率が１×１０^−５〜１×１０^−３［Ｈ／ｍ］の高透磁率材料、例えば、フェライト，ＣｏＮｂＺｒ，ＳｍＣｏなどから形成されていればよい。高透磁率層１７の厚みは、例えば、２．０〜６．０μｍ程度に形成されていればよい。また、磁気シールド層１３を構成する高導電率層１６と高透磁率層１７との厚みの形成比は、たとえば、１：１〜１：４程度の比率にされればよい。

なお、１層の高導電率層１６と高透磁率層１７とを１組として、２組以上の高導電率層１６と高透磁率層１７を重ねて繰り返し形成することによって、多層構造の磁気シールド層１３を形成することも好ましい。この時に、最外層の高導電率層１６を半導体基板１１側に、また、最外層の高透磁率層１７をインダクタ１２側になるように積層すればよい。

インダクタ１２は、導電体、例えば、Ｃｕ，Ａｕなどから形成されていればよい。インダクタ１２の形状としては、図１に示した、半導体基板１１の一面と平行に広がる渦巻形状以外にも、例えば、半導体基板１１を巻回するコイル状などであってもよい。また、インダクタ１２は、２層以上の多層に渡って形成されていてもよい。

図３は、本発明に係る半導体装置の別な一例を示す断面図である。半導体装置２０は、半導体基板２１と、この半導体基板２１に重ねて配されるインダクタ２２とを備えている。半導体基板２１とインダクタ２２との間には、磁気シールド層２３が配される。また、半導体基板２１と磁気シールド層２３との間には第一絶縁層２８が形成される。更に、磁気シールド層２３に重ねてインダクタ２２を埋設する第二絶縁層（封止層）２９が形成されている。

半導体基板２１と第一絶縁層２８との間には、集積回路（ＩＣ）２５が形成されている。また、第一絶縁層２８には、この集積回路（ＩＣ）２５と電気的に接続される第一と第二の電極パッド３１ａ，３１ｂがそれぞれ形成されている。さらに、インダクタ２２の一端２２ａと他端２２ｂとを、第一と第二の電極パッド３１ａ，３１ｂにそれぞれ電気的に接続する配線層３２が形成されている。

こうした配線層３２は、第二絶縁層（封止層）２９を厚み方向に延びる貫通電極や、第二絶縁層（封止層）２９の面方向に延びる再配線層などを組み合わせて形成されていればよい。これにより、インダクタ２２は、一端２２ａと他端２２ｂがそれぞれ集積回路（ＩＣ）２５に接続された一連のループ回路を形成する。

インダクタ２２は、例えば半導体基板２１の一面と平行に広がるスパイラル状の導電体であればよい。磁気シールド層２３は、半導体基板２１側に配された、高導電率材料からなる高導電率層２６と、インダクタ２２側に配された、高透磁率材料からなる高透磁率層２７とを隣接して重ねた２層構造を成す。

このような半導体装置２０も、インダクタ２２によって生じた磁場を高導電率層２６によって遮蔽して、半導体基板２１に形成された集積回路２５などに磁場が影響を及ぼすことを防止するとともに、高導電率層２６に生じた反磁場を高透磁率層２７によって遮蔽して、インダクタ２２の磁気特性が劣化することを防止できる。

次に、本発明の半導体装置の製造方法の一例を説明する。まず、図４（ａ）に示すように、表面に集積回路（ＩＣ）４５などが形成された半導体基板４１を用意し、集積回路（ＩＣ）を覆うように第一絶縁層４２を形成する。この時に、集積回路（ＩＣ）４５に電気的に接続された第一と第二の電極パッド５１ａ，５１ｂが露呈するように第一絶縁層４２を形成すればよい。

図４（ｂ）に示すように、第一絶縁層４２に重ねて高導電率層４６を形成する。高導電率層４６は、例えば、Ａｌ，Ｃｕ，Ａｕなどをスパッタリングによって膜厚１μｍ程度に成膜し、リフトオフあるいはエッチングによって所定の形状に整形すればよい。次に、図４（ｃ）に示すように、高導電率層４６に重ねて高透磁率層４７を形成する。高透磁率層４７は、例えば、フェライトをスパッタリングによって膜厚３．５μｍ程度に成膜し、リフトオフあるいはエッチングによって所定の形状に整形すればよい。これにより、高導電率層４６と高透磁率層４７の２層からなる磁気シールド層４３が形成される。

次に、図４（ｄ）に示すように、磁気シールド層４３を覆う第二絶縁層（封止層）４９ａを形成する。この第二絶縁層４９ａは、例えば、ポリイミドをスピンコートによって膜厚１０μｍ程度塗布すればよい。この後、例えば、フォトリソグラフィによって第一と第二の電極パッド５１ａ，５１ｂをそれぞれ露呈させる開口５３を形成すればよい。

続いて、半導体基板４１の全体にＣｒおよびＣｕをそれぞれ膜厚０．１５μｍおよび０．２μｍ程度成膜してシード層（図示せず）を形成した後、図４（ｅ）に示すように、開口５３を埋め、第二絶縁層（封止層）４９ａ上に配される配線層（再配線層）５２を形成する。こうした配線層（再配線層）５２の形成は、例えば、レジストを塗布した後に、フォトリソグラフィによって所定の形状のレジストマスクを形成し、Ｃｕを電解めっきによって膜厚５〜１０μｍ程度成膜した後、レジストマスクを除去すればよい。

図５（ａ）に示すように、第二絶縁層（封止層）４９ａに重ねて、配線層５２を覆うように第二絶縁層（封止層）４９ｂをスピンコートによって膜厚１０μｍ程度塗布する。そして、フォトリソグラフィによって配線層（再配線層）５２の一部を露呈させる開口５５を形成する。

次に、図５（ｂ）に示すように、第二絶縁層（封止層）４９ｂに重ねてインダクタ４２を形成する。インダクタ４２は、例えば、レジストを塗布した後に、フォトリソグラフィによって所定の形状のレジストマスクを形成し、Ｃｕ，Ａｌ，Ａｕなどを電解めっきによって膜厚１０μｍ程度成膜した後、レジストマスクを除去することで形成すればよい。

最後に、図５（ｃ）に示すように、第二絶縁層（封止層）４９ｂに重ねて、インダクタ４２を覆うように第二絶縁層（封止層）４９ｃをスピンコートによって膜厚１０μｍ程度塗布する。その後、ベーキングによってインダクタ４２を埋設する第二絶縁層（封止層）４９が一体に形成される。なお、第二絶縁層（封止層）４９は、ポリイミド以外にも、例えば、ＰＢＯ，ＢＣＢなどを用いてもよい。以上のような工程によって、本発明の半導体装置４０を製造することができる。

本出願人は、本発明の効果を検証するため、磁気シールドの構造の違いによるインダクタのインダクタンスおよびＱ値の比較を行った。検証にあたっては、半導体装置を構成する各層の材料や特性を表１に示すものとし、本発明例として、高導電率層と高透磁率層とからなる磁気シールド層を備えた半導体装置、従来の比較例として、高導電率層だけからなる磁気シールド層を備えた半導体装置、および磁気シールド層を有しない半導体装置の３種類のサンプルが用意された。これら３つのサンプルを用いて、インダクタンスを測定した結果を図６に、Ｑ値を測定した結果を図７にそれぞれ示す。

図６に示す結果によれば、磁気シールドが無い場合（比較例１）、即ちインダクタ本来のインダクタンスは７ｎＨである。一方、磁気シールドとして高導電率層だけを備えた従来の比較例２では、インダクタンスが２〜３ｎＨと大きく低下している。これは、高導電率層で生じた渦電流による反磁場がインダクタのインダクタンスを低下させているものと考えられる。

一方、磁気シールドとして高導電率層と高透磁率層とを備えた本発明例では、インダクタンスは７ｎＨと、インダクタ本来のインダクタンスを保っている。これは、高導電率層で生じた渦電流による反磁場が高透磁率層によって遮蔽され、インダクタのインダクタンス低下を防止しているためである。

また、図７に示す結果によれば、磁気シールドとして高導電率層だけを備えた従来の比較例２では、Ｑ値が２〜３と大きく低下している。一方、磁気シールドとして高導電率層と高透磁率層とを備えた本発明例では、Ｑ値は磁気シールドが無い場合（比較例１）とほぼ同様の値を維持しており、磁気シールドの形成によるＱ値の低下をほぼ防止できていることが分かる。

本発明の半導体装置の一例を示す斜視図である。 本発明の半導体装置の一例を示す断面図である。 本発明の半導体装置の他の一例を示す断面図である。 本発明の半導体装置の製造方法の一例を示す断面図である。 本発明の半導体装置の製造方法の一例を示す断面図である。 本発明の半導体装置の検証結果を示すグラフである。 本発明の半導体装置の検証結果を示すグラフである。

符号の説明

１０…半導体装置、１１…半導体基板、１２…インダクタ、１３…磁気シールド部、１５…集積回路、１６…高導電率層、１７…高透磁率層、１８…第一絶縁層、１９…第二絶縁層。

Claims (4)

1. 半導体基板、該半導体基板に重ねて配されたインダクタ、前記半導体基板と前記インダクタとの間に配された磁気シールド部、前記半導体基板と前記磁気シールド部との間に配された第一絶縁層、前記磁気シールド部に重ねて配され、前記インダクタを埋設する第二絶縁層を少なくとも備えた半導体装置であって、
   前記磁気シールド部は、高導電率材料からなる高導電率層と、高透磁率材料からなる高透磁率層とが、前記半導体基板側から順に１回以上繰り返し重ねられてなることを特徴とする半導体装置。
2. 前記半導体基板に形成された集積回路、前記第一絶縁層に配され、前記集積回路と電気的に接続される第一と第二の電極パッド、前記インダクタの一端と他端とを、前記第一と第二の電極パッドにそれぞれ電気的に接続する配線層を更に備えたことを特徴とする請求項１に記載の半導体装置。
3. 前記高導電率材料の導電率は、１×１０^７〜１×１０^８［Ｓ／ｍ］であることを特徴とする請求項１に記載の半導体装置。
4. 前記高透磁率材料の透磁率は、１×１０^−５〜１×１０^−３［Ｈ／ｍ］であることを特徴とする請求項１に記載の半導体装置。
   
   

Images